JP4151016B2

JP4151016B2 - 絶縁型スイッチングｄｃ／ｄｃコンバータ

Info

Publication number: JP4151016B2
Application number: JP2004027088A
Authority: JP
Inventors: 義基田村
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2003-03-11
Filing date: 2004-02-03
Publication date: 2008-09-17
Anticipated expiration: 2024-02-03
Also published as: JP2004297996A

Description

本発明はスイッチング電源装置に係り、特に絶縁型スイッチングＤＣ／ＤＣコンバータの高効率化及び小型化を実現する技術に関する。

従来、部分共振回路を採用してゼロボルトスイッチングを実現したスイッチング電源回路が提案されている（非特許文献１，非特許文献２参照）。図１６に従来の回路構成例を示す。図１６中、Ｖi は入力電圧源であり、Ｃ1 はクランプコンデンサ、Ｑ1'はスイッチ素子（例えばMOSFET）である。Ｌr1はリーケージインダクタンスであり、共振動作用のインダクタンスとして機能する。Ｔr1はフォワードトランス（１次コイルの巻数Ｎ，２次コイルの巻数ｎ，ただしＮ，ｎは自然数）、Ｔr2はフライバックトランス（１次コイルの巻数Ｎ，２次コイルの巻数ｎ）である。Ｑ1 はスイッチ素子（例えばMOSFET）、Ｑ2 とＱ2'は同期整流素子として機能するスイッチ素子（例えばMOSFET）、Ｃo は出力平滑コンデンサ、Ｖo は出力直流電圧を示している。同期整流用のスイッチ素子Ｑ2 ，Ｑ2'はそれぞれトランスＴr2、Ｔr1の２次コイルから得られる電圧によってゲート端子が駆動されるようになっている。

なお、図１６の変形例として、図１７のようにクランプコンデンサＣ1 とスイッチ素子Ｑ1'との直列回路をスイッチ素子Ｑ1 の端子間に接続する構成もあり得る。

次に、図１６に示した従来の回路の動作を説明する。図１８は図１６に示した回路の各部の動作波形である。図１８においてＶGS(Q1)とＶGS(Q1') はそれぞれスイッチ素子Ｑ1 とＱ1'のゲート電圧である。これら二つのスイッチ素子Ｑ1 ，Ｑ1'は両者がオフ状態となるデッドタイムの期間を除いて一方がオンの期間に他方はオフするように、不図示の制御回路によって交互にオン／オフ制御される。動作周期Ｔに対するスイッチ素子Ｑ1 のオン期間ＤT の比率（オンデューティ比Ｄ）を変化させることで出力直流電圧Ｖo を制御できる。すなわち、出力直流電圧Ｖo は次式の関係を満たす。

[数１]
Ｖo ＝（ｎ／Ｎ）×Ｄ×Ｖi
図１８のＶDS(Q1)とＶDS(Q1') は、それぞれスイッチ素子Ｑ1 , Ｑ1'のドレイン・ソース間電圧の波形である。ＩD(Q1) はスイッチ素子Ｑ1 とボディーダイオードＤ1 と出力接合容量Ｃ11とを流れる電流の和である。ＩD(Q1')はスイッチ素子Ｑ1'とボディーダイオードＤ1'と出力接合容量Ｃ12とを流れる電流の和である。ＩLr1 はトランスＴr1の１次電流である。ＩLm1 とＩLm2 はそれぞれトランスＴr1，Ｔr2の励磁電流である。

このＤＣ／ＤＣコンバータ回路は、モード１〜８の８つの動作状態に分けることができる。図１９乃至図２６にモード別の等価回路を示す。各モードに対応する等価回路を参照しながらその動作を概説する。

〔モード１；ｔ0 ≦ｔ≦ｔ1 〕
モード１の期間は、図１９に示したように、スイッチ素子Ｑ1 とＱ2 がオンしており、トランスＴr1を介して出力側にエネルギーが伝送される。このときトランスＴr2の電流は阻止されるのでトランスＴr2はエネルギーを蓄えるチョークコイルとして動作する。なお、図１９中Ｌm1, Ｌm2はそれぞれトランスＴr1, Ｔr2の励磁インダクタンスを示し、ＲL は負荷抵抗を示す。

〔モード２；ｔ1 ≦ｔ≦ｔ2 〕
この期間は、ｔ＝ｔ1 にてスイッチ素子Ｑ1 がオフすると、電流はリーケージインダクタンスＬr1を流れ続けることにより、スイッチ素子Ｑ1 の出力接合容量Ｃ11の電圧は入力電圧Ｖi に等しくなるまで充電される（図２０参照）。また、スイッチ素子Ｑ1'の出力接合容量Ｃ12の電圧はクランプコンデンサＣ1 の電圧Ｖc1と等しくなるまで放電される。

〔モード３；ｔ2 ≦ｔ≦ｔ3 〕
ｔ＝ｔ2 にて、出力接合容量Ｃ12とクランプコンデンサＣ1 の電圧が等しくなると、２次側同期整流用のスイッチ素子Ｑ2 ，Ｑ2'のボディーダイオードＤ2 ，Ｄ2'がともにオンとなり、トランス２次側は短絡状態となる（図２１参照）。また、リーケージインダクタンスＬr1のみがインダクタンスとなり、共振動作を行う。

〔モード４；ｔ3 ≦ｔ≦ｔ4 〕
モード４の期間は、ｔ＝ｔ3 にて図２２のようにスイッチ素子Ｑ1'のボディーダイオードＤ1'が順バイアスされ、ボディーダイオードＤ2 ，Ｄ2'はともにオンのまま、ボディーダイオードＤ2 を流れる電流ＩD2は減少し、ボディーダイオードＤ2'を流れる電流ＩD2' は増加し、やがてｔ＝ｔ4 にて電流ＩD2が零になる。

〔モード５；ｔ4 ≦ｔ≦ｔ5 〕
モード５の期間は、図２３のようにスイッチ素子Ｑ1'とＱ2'がオンしている期間であり、トランスＴr2の励磁インダクタンスＬm2に蓄えられたエネルギーが２次側に伝送される。この間、スイッチ素子Ｑ1'に流れる電流の向きは負（図２３の点線矢印）から正（図２３の実線矢印）に変化する。

〔モード６；ｔ5 ≦ｔ≦ｔ6 〕
モード６の期間は、ｔ＝ｔ5 にてスイッチ素子Ｑ1'がオフされると、電流はリーケージリアクタンスＬr1を流れ続けることにより、出力接合容量Ｃ11は入力電圧Ｖi まで放電し、出力接合容量Ｃ12はクランプコンデンサＣ1 の電圧Ｖc1まで充電される（図２４参照）。

〔モード７；ｔ6 ≦ｔ≦ｔ7 〕
ｔ＝ｔ6 にて出力接合容量Ｃ12の電圧Ｖc12 がクランプコンデンサＣ1 の電圧Ｖc1と等しくなると（Ｖc12 ＝Ｖc1）、ボディーダイオードＤ2,Ｄ2'がともにオンし、トランス２次側は短絡状態となる（図２５参照）。このため、リーケージインダクタンスＬr1のみがインダクタンスとして働き、共振動作を行う。

〔モード８；ｔ7 ≦ｔ≦ｔ8 〕
ｔ＝ｔ7 にてスイッチ素子Ｑ1 のボディーダイオードＤ1 が順バイアスされ、オンとなる（図２６参照）。ボディーダイオードＤ2 ，Ｄ2'はともにオンのまま、電流ＩD2' は減少し、電流ＩD2は増加する。ｔ＝ｔ8 にて電流ＩD2' が零になると、モード１に移行する。このモード８の期間においてスイッチ素子Ｑ1 の電流の向きは負（図２６の点線矢印）から正（図２６の実線矢印）に変化する。
富岡聡，「オンボード電源の大容量化技術と課題」，２０００スイッチング電源システムシンポジウム，社団法人日本能率協会，Ｂ４−２原田耕介，「スイッチング電源の高周波対策」，初版，日刊工業新聞社，1997年２月25日，ｐ．２３２−２３７

しかしながら、上記従来の回路構成は、いわゆるダブルトランス方式と呼ばれるもので、出力リプル電圧は小さくなるが、磁気部品のコアのトータル直流偏磁量が非常に大きくなり、コアの体積が大幅に大きく、またコア損失も大幅に大きくなり、かつ装置全体の効率が悪い。更に上記従来の回路構成は、部品点数が多いという欠点もある。

本発明はこのような事情に鑑みてなされたもので、磁気部品のコア体積の低減及びコア損失の低減並びに装置全体の効率向上を図り、かつ回路の構成を工夫することにより、部品点数の削減を達成し得るスイッチングＤＣ／ＤＣコンバータを提供することを目的とする。

前記目的を達成するために本発明は、絶縁トランスの１次側に直流電圧源が接続されるとともに、該１次側に接続された第１のスイッチ素子及び第２のスイッチ素子を両者が同時にオン状態とならないように交互にオン／オフさせることにより電圧変換を行い、前記絶縁トランスの２次側整流回路を介して直流電圧の出力を得る絶縁型スイッチングＤＣ／ＤＣコンバータにおいて、入力チョークコイルと、前記絶縁トランスの１次コイルと、前記絶縁トランスの２次コイルと、出力チョークコイルと、が共通のコアに巻回され、かつ、これら各コイルの巻線により発生する直流磁束が互いに打ち消し合う方向に構成されており、前記絶縁トランスの１次側には、前記１次コイルと直列に接続された前記第１のスイッチ素子と、前記１次コイルの端子間に接続された前記入力チョークコイルと、前記１次コイルの端子間に接続されたクランプコンデンサと前記第２のスイッチ素子との直列回路と、を含む１次側回路が形成され、前記絶縁トランスの２次側には、前記２次コイルに接続された第１の整流用素子及び第２の整流用素子と、前記第１及び第２の整流用素子に接続された前記出力チョークコイルと、前記出力チョークコイルに接続された出力平滑コンデンサと、を含む２次側回路が形成されていることを特徴とする。

本発明によれば、絶縁トランスを用いるＤＣ／ＤＣコンバータにおいて、入力チョークコイル及び出力チョークコイルを該絶縁トランスと一体化し、同一のコア（磁心）にトランスの１次コイル、２次コイル及び入・出力チョークコイルを巻回し、かつ、それぞれのコイルが作る直流磁束を打ち消す方向に巻数と巻き方向を設計することで、コアの直流偏磁量を非常に小さくしている。これにより、従来と比較してコアの体積を大幅に小型化でき、かつコア損失を低減できるため、高効率の装置を実現できる。また、回路構成上、単一のトランスで実現できるため、従来のダブルトランス方式と比較して部品点数の削減を達成できる。

本発明の他の態様として、前記１次側回路におけるクランプコンデンサと第２のスイッチ素子との直列回路の接続場所を変更し、前記第１のスイッチ素子の端子間にクランプコンデンサと第２のスイッチ素子との直列回路を接続した構成の１次側回路とする態様もある。

また、上記した本発明の回路構成において、前記絶縁トランスの直流偏磁防止のために、前記絶縁トランスの１次コイル（トランス１次巻線）と直列にコンデンサを挿入する構成も好ましい。

本発明の更に他の態様は、前記入力チョークコイル（１次チョーク巻線）と前記絶縁トランスの１次コイル（トランス１次巻線）との区別を予めつけるために、前記絶縁トランスの２次コイル（トランス２次巻線）との結合度に予め差を設けることにより、前記結合度が高い方が前記絶縁トランスの１次コイル、前記結合度が低い方が前記入力チョークコイルとなることを特徴とする。

本発明によれば、入力チョークコイル及び出力チョークコイルを絶縁トランスと一体化し、同一のコアにトランスの１次コイル、２次コイル及び入・出力チョークコイルを巻回し、かつ、それぞれのコイルが作る直流磁束を打ち消す方向にしてコアの直流偏磁量を非常に小さくしたので、従来と比較してコアの体積を大幅に小型化できるとともに、コア損失の低減を図ることができ、装置の高効率化を達成できる。また、回路構成上、単一のトランスで実現できるため、従来のダブルトランス方式と比較して部品点数が少ないという利点がある。

以下添付図面に従って本発明の好ましい実施の形態について詳説する。

図１は本発明の実施形態に係るＤＣ／ＤＣコンバータ（昇圧アクティブクランプフォワード・コンバータ）の回路図である。図１において、Ｖi は入力電圧源であり、Ｃ1 はクランプコンデンサ、Ｑ1'はFET を用いたスイッチ素子、Ｌr1はリーケージインダクタンス、Ｌ1 は入力チョークコイル（巻数Ｎ，Ｎは自然数）、Ｌr2はリーケージインダクタンス、Ｔr は絶縁トランス（１次コイルの巻数Ｎ，２次コイルの巻数ｎ, ｎは自然数) 、Ｑ1 はFET を用いたスイッチ素子、Ｑ2 とＱ2'は同期整流素子として機能するスイッチ素子、Ｌr3はリーケージインダクタンス或いは外部挿入インダクタンスとリーケージインダクタンスとの和、Ｌ3 は出力チョークコイル（巻数ｎ）、Ｃo は出力平滑コンデンサ、Ｖo は出力直流電圧を示している。なお、本例ではスイッチ素子Ｑ1,Ｑ1', Ｑ2,Ｑ2'としてMOSFETを用いているが、本発明の実施に際しては他の半導体素子を使用してもよい。

入・出力チョークコイルＬ1 , Ｌ3 はトランスＴr と一体化されており、共通のコア（例えば、ＥＩ形コア）に入・出力チョークコイルＬ1 , Ｌ3 とトランスＴr の１次コイル、２次コイルが巻かれ、それぞれのコイルの巻線が作る直流磁束を打ち消し合う方向に構成されている。

入力チョークコイルＬ1 とトランスＴr の１次コイルとの区別を予めつけるために、トランスＴr の２次コイルとの結合度に予め差をつけて設計され、トランスＴr の２次コイルとの結合度が高い方がトランスＴr の１次コイル、トランスＴr の２次コイルとの結合度が低い方が入力チョークコイルＬ1 となっている。トランス・チョークコイル巻線の一例として図２の構成がある。

図２にＥＩ形コアを使用した例を示す。同図に示すようにＥＩ形コア２０は、Ｅ形コア２１とＩ形コア２２とが組み合わされた構造を有している。Ｅ形コア２１の３本の磁脚２１Ａ、２１Ｂ、２１ＣとＩ形コア２２との接続面にはギャップ２３が設けられている。

Ｅ形コア２１の一方の外磁脚２１Ａには、図２のように入力チョークコイルＬ1 、トランスＴr の１次コイルＮp （巻数Ｎ）及び２次コイルＮs （巻数ｎ）が巻装され、中央磁脚２１Ｂには巻数ｎの出力チョークコイルＬ3 が巻装されている。図２上で右側の外磁脚２１Ｃは漏れ磁束が流入する磁気漏洩足である。

外磁脚２１Ａ及び中央磁脚２１Ｂに巻かれた各コイルの巻線の方向は図中のドット（・）で表したように、それぞれの巻線に電流が流れた際に各コイルで発生する起磁力が打ち消し合う方向になっている。このように、複数の巻線を組み合わせて直流磁束を相殺する方向に構成することで、コアの直流偏磁量を非常に小さくすることができる。理想的には、コア内部に発生する直流磁束を零とすることも可能であり、磁気漏洩足２１ＣのないＵＩコアで、ギャップ２３のないコアを用いることも可能である。しかし、実際には、わずかな交流電圧のアンバランスのために、磁気漏洩足を使う。

こうして、コア全体の体積を大幅に小型化することが可能となり、コア損失の低減及び装置全体の効率向上を達成できる。なお、本発明の実施に際してコアの形状はＥＩ形コアに限定されず、ＥＥ形コアその他の他の形状から成るコアを用いることが可能である。

次に、図１に示した回路の動作を説明する。

図３は図１に示した回路の各部の動作波形である。なお、図３においてモード１とモード５以外の期間は実際よりも長く表している。

図３においてＶGS(Q1)とＶGS(Q1') はそれぞれスイッチ素子Ｑ1 とＱ1'のゲート電圧である。これら二つのスイッチ素子Ｑ1 ，Ｑ1'はデッドタイムＴd1, Ｔd2の期間を除いて一方がオンの期間に他方はオフするように、不図示の制御回路によって交互にオン／オフ制御される。動作周期Ｔに対するスイッチ素子Ｑ1 のオン期間ＤT の比率（オンデューティ比Ｄ）を変化させることで出力直流電圧Ｖo を制御できる。出力直流電圧Ｖo は次式の関係を満たす。

[数２]
Ｖo ＝（ｎ／Ｎ）×Ｄ×Ｖi
図３のＶDS(Q1)は、スイッチ素子Ｑ1 のドレイン・ソース間電圧の波形である。ＩD(Q1) はスイッチ素子Ｑ1 とボディーダイオードＤ1 と出力接合容量Ｃ11とを流れる電流の和である。ＩD(Q1')はスイッチ素子Ｑ1'とボディーダイオードＤ1'と出力接合容量Ｃ12とを流れる電流の和である。またＩD(Q2) は、スイッチ素子Ｑ2 とボディーダイオードＤ2 とを流れる電流の和である。ＩD(Q2')はスイッチ素子Ｑ2'とボディーダイオードＤ2'とを流れる電流の和である。

本例のＤＣ／ＤＣコンバータ回路は、モード１〜８の８つの動作状態に分けることができる。図４乃至図１１はモード１からモード８の各モードの等価回路である。各モードに対応する等価回路を参照しながらその動作を概説する。

〔１〕モード１；ｔ0 ≦ｔ≦ｔ1
モード１の期間は、図４に示したように、スイッチ素子Ｑ1 とＱ2 がオンし、出力チョークコイルＬ3 を介して出力側にエネルギーが伝送される。このとき、トランスＴr の電流は阻止されるので、励磁電流のみ流れる。なお、図４中Ｌm はトランスＴr の励磁インダクタンスを示し、ＲL は負荷抵抗を示す。

〔２〕モード２；ｔ1 ≦ｔ≦ｔ2
ｔ＝ｔ1 にてスイッチ素子Ｑ1 がオフすると、図５に示すように、電流はリーケージインダクタンスＬr1，Ｌr2を流れ続けることにより、スイッチ素子Ｑ1 の出力接合容量Ｃ11の充電と、スイッチ素子Ｑ1'の出力接合容量Ｃ12の放電がなされる。出力接合容量Ｃ11の電圧は入力電圧Ｖi まで充電され、出力接合容量Ｃ12の電圧はクランプコンデンサＣ1 の電圧と等しくなるまで放電される。

〔３〕モード３；ｔ2 ≦ｔ≦ｔ3
ｔ＝ｔ2 にて、出力接合容量Ｃ12とクランプコンデンサＣ1 の電圧が等しくなると、ボディーダイオードＤ2 ，Ｄ2'がともにオンとなり、トランスＴr の２次側は短絡状態となる（図６参照）。また、この期間、リーケージインダクタンスＬr1，Ｌr2のみがインダクタンスとなり、共振動作を行う。

〔４〕モード４；ｔ3 ≦ｔ≦ｔ4
モード４の期間は、ｔ＝ｔ3 にて図７のようにスイッチ素子Ｑ1'のボディーダイオードＤ1'が順バイアスされ、ボディーダイオードＤ2 ，Ｄ2'はともにオンのまま、電流ＩD2は減少し、電流ＩD2' は増加し、電流ＩD2が零になるまでの期間である。

〔５〕モード５；ｔ4 ≦ｔ≦ｔ5
モード５の期間は、ｔ＝ｔ4 にて図８のように、ボディーダイオードＤ2 がオフしてからｔ＝t5にてスイッチ素子Ｑ1'がオフするまでの期間である。このモード５では、スイッチ素子Ｑ1', Ｑ2'がともにオンしており、スイッチ素子Ｑ1'の電流の向きは負（図８の点線矢印）から正（図８の実線矢印）に変化する。また、ｔ＝ｔ４にてトランスＴr の巻線は短絡状態から解放され、巻線電圧が発生する。

〔６〕モード６；ｔ5 ≦ｔ≦ｔ6
ｔ＝ｔ5 にて、スイッチ素子Ｑ1'がオフされると、図９に示すように、電流はリーケージインダクタンスＬr1, Ｌr2を流れ続けることにより、負荷電流への供給がなされるとともに、出力接合容量Ｃ11は入力電圧Ｖi まで放電し、出力接合容量Ｃ12はクランプコンデンサＣ1 の電圧Ｖc1まで充電される。

〔７〕モード７；ｔ6 ≦ｔ≦ｔ7
ｔ＝ｔ6 にて出力接合容量Ｃ12の電圧Ｖc12 がＶc1と等しくなると（Ｖc12 ＝Ｖc1）、図１０のように、ボディーダイオードＤ2 ，Ｄ2'がともにオンし、トランスＴr の２次側は短絡状態となる。このため、リーケージインダクタンスＬr1, Ｌr2のみがインダクタンスとして働き、共振動作を行う。

〔８〕モード８；ｔ7 ≦ｔ≦ｔ8
ｔ＝ｔ7 にてスイッチ素子Ｑ1 のボディーダイオードＤ1 が順バイアスされ、オンとなる（図１１参照）。ボディーダイオードＤ2,Ｄ2'はともにオンのまま、電流ＩD2' は減少し、電流ＩD2は増加する。電流ＩD2' が零になるとモード１に移行する。このモード８の期間にスイッチ素子Ｑ1 の電流の向きは負（図１１の点線矢印）から正（図１１の実線矢印）に変化する。

上記した本発明の実施形態に係るスイッチングＤＣ／ＤＣコンバータによれば、入力チョークコイルＬ1 、出力チョークコイルＬ3及びトランスＴr を一体化し、各巻線が作る磁束を打ち消す方向にしてコアの直流偏磁量を非常に小さくしたことによって、従来の回路構成と比較してコアを大幅に小型化でき、かつコアロスを大幅に低減することができる。これにより、装置全体の効率を飛躍的に向上させることが可能であるとともに、部品点数の削減を達成できる。

本発明の適用範囲は図１に示した回路構成に限定されず、各種の変形が可能である。図１２乃至図１４に回路の変形例を示す。各回路について図１の回路との主な相違点を指摘し、回路動作の説明は省略する。また、図１，図１２，図１３は、直流母線の下側にスイッチ素子Ｑ1 を挿入しているが、直流母線の上側にスイッチ素子Ｑ1 を挿入しても、全く同様である。

図１２に示した回路は、スイッチ素子Ｑ1'とコンデンサＣ1 との直列回路の接続場所が図１の回路と相違する。すなわち、図１２では、スイッチ素子Ｑ1 の端子間にスイッチ素子Ｑ1'とコンデンサＣ1 との直列回路が接続されている。

図１３に示した回路は、図１２の回路と比較して、コンデンサＣ1 とスイッチ素子Ｑ1'の接続関係が入れ替わっており、スイッチ素子Ｑ1'にＰチャンネルMOSFETを用いている点で相違する。

また、トランスＴr の２次側回路として図１４に示した構成とする態様も可能である。図１４ではトランスＴr の１次側回路が示されていないが、同図において省略されているトランスＴr の１次側回路には、図１、図１２及び図１３のうち何れか１つの図面に示した回路構成を用いることができる。図１４に示した回路は、スイッチ素子Ｑ2'の接続場所が図１の回路と相違する。

図１５は本発明の更に他の実施形態を示す回路図である。同図において図１と共通する部分には同一の符号を付し、その説明は省略する。図１５によれば、トランスＴr の直流偏磁防止のために、トランス一次巻線（１次コイルＮp ）と直列にコンデンサＣ2 が挿入されている。

図１５では図１の回路図にコンデンサＣ2 を付加した例を示したが、図１２，図１３に示した回路図についても同様に、トランス一次巻線（１次コイルＮp ）と直列にコンデンサＣ2 を挿入する構成が可能である。

本発明は、電気自動車やハイブリッド自動車などの車両用の場合などの広範囲・高入力電圧大容量低出力電圧（一例として、入力電圧ＤＣ２００〜４００Ｖ，出力１５Ｖ）の場合に特に有益である。もちろん、本発明の適用範囲はこれに限定されるものではなく、様々な用途や仕様の電源に適用可能である。

本発明の第１の実施形態に係るＤＣ／ＤＣコンバータの回路図ＥＩ形コアを利用した例を示す図図１に示した回路の各部の動作波形を示す図本例のＤＣ／ＤＣコンバータにおけるモード１の動作を示す等価回路図本例のＤＣ／ＤＣコンバータにおけるモード２の動作を示す等価回路図本例のＤＣ／ＤＣコンバータにおけるモード３の動作を示す等価回路図本例のＤＣ／ＤＣコンバータにおけるモード４の動作を示す等価回路図本例のＤＣ／ＤＣコンバータにおけるモード５の動作を示す等価回路図本例のＤＣ／ＤＣコンバータにおけるモード６の動作を示す等価回路図本例のＤＣ／ＤＣコンバータにおけるモード７の動作を示す等価回路図本例のＤＣ／ＤＣコンバータにおけるモード８の動作を示す等価回路図本発明の第２の実施形態を示す回路図本発明の第３の実施形態を示す回路図本発明の第４の実施形態を示す回路図本発明の第５の実施形態を示す回路図従来のＤＣ／ＤＣコンバータの一例を示す回路図従来のＤＣ／ＤＣコンバータの他の例を示す回路図図１６に示した従来回路の各部の動作波形を示す図図１６に示した従来のＤＣ／ＤＣコンバータにおけるモード１の動作を示す等価回路図図１６に示した従来のＤＣ／ＤＣコンバータにおけるモード２の動作を示す等価回路図図１６に示した従来のＤＣ／ＤＣコンバータにおけるモード３の動作を示す等価回路図図１６に示した従来のＤＣ／ＤＣコンバータにおけるモード４の動作を示す等価回路図図１６に示した従来のＤＣ／ＤＣコンバータにおけるモード５の動作を示す等価回路図図１６に示した従来のＤＣ／ＤＣコンバータにおけるモード６の動作を示す等価回路図図１６に示した従来のＤＣ／ＤＣコンバータにおけるモード７の動作を示す等価回路図図１６に示した従来のＤＣ／ＤＣコンバータにおけるモード８の動作を示す等価回路図

符号の説明

Ｖi …入力電圧源、Ｌ1 …入力チョークコイル、Ｑ1,Ｑ1'…スイッチ素子、Ｃ1 …クランプコンデンサ、Ｃ2 …コンデンサ、Ｔr …トランス、Ｑ2,Ｑ2'…スイッチ素子、Ｌ3 …出力チョークコイル、Ｃo …出力平滑コンデンサ、２０…ＥＩ形コア

Claims

絶縁トランスの１次側に直流電圧源が接続されるとともに、該１次側に接続された第１のスイッチ素子及び第２のスイッチ素子を両者が同時にオン状態とならないように交互にオン／オフさせることにより電圧変換を行い、前記絶縁トランスの２次側整流回路を介して直流電圧の出力を得る絶縁型スイッチングＤＣ／ＤＣコンバータにおいて、
入力チョークコイルと、前記絶縁トランスの１次コイルと、前記絶縁トランスの２次コイルと、出力チョークコイルと、が共通のコアに巻回され、かつ、これら各コイルの巻線により発生する直流磁束が互いに打ち消し合う方向に構成されており、
前記絶縁トランスの１次側には、前記１次コイルと直列に接続された前記第１のスイッチ素子と、前記１次コイルの端子間に接続された前記入力チョークコイルと、前記１次コイルの端子間に接続されたクランプコンデンサと前記第２のスイッチ素子との直列回路と、を含む１次側回路が形成され、
前記絶縁トランスの２次側には、前記２次コイルに接続された第１の整流用素子及び第２の整流用素子と、前記第１及び第２の整流用素子に接続された前記出力チョークコイルと、前記出力チョークコイルに接続された出力平滑コンデンサと、を含む２次側回路が形成されていることを特徴とする絶縁型スイッチングＤＣ／ＤＣコンバータ。
絶縁トランスの１次側に直流電圧源が接続されるとともに、該１次側に接続された第１のスイッチ素子及び第２のスイッチ素子を両者が同時にオン状態とならないように交互にオン／オフさせることにより電圧変換を行い、前記絶縁トランスの２次側整流回路を介して直流電圧の出力を得る絶縁型スイッチングＤＣ／ＤＣコンバータにおいて、
入力チョークコイルと、前記絶縁トランスの１次コイルと、前記絶縁トランスの２次コイルと、出力チョークコイルと、が共通のコアに巻回され、かつ、これら各コイルの巻線により発生する直流磁束が互いに打ち消し合う方向に構成されており、
前記絶縁トランスの１次側には、前記１次コイルと直列に接続された前記第１のスイッチ素子と、前記１次コイルの端子間に接続された前記入力チョークコイルと、前記第１のスイッチ素子の端子間に接続されたクランプコンデンサと前記第２のスイッチ素子との直列回路と、を含む１次側回路が形成され、
前記絶縁トランスの２次側には、前記２次コイルに接続された第１の整流用素子及び第２の整流用素子と、前記第１及び第２の整流用素子に接続された前記出力チョークコイルと、前記出力チョークコイルに接続された出力平滑コンデンサと、を含む２次側回路が形成されていることを特徴とする絶縁型スイッチングＤＣ／ＤＣコンバータ。
前記入力チョークコイルと前記絶縁トランスの１次コイルの巻数はともにＮ（Ｎは自然数）であり、前記絶縁トランスの２次コイル及び前記出力チョークコイルの巻数はともにｎ（ｎは自然数）であることを特徴とする請求項１又は２記載の絶縁型スイッチングＤＣ／ＤＣコンバータ。
前記第１及び第２のスイッチ素子並びに前記第１及び第２の整流用素子にMOSFETが用いられていることを特徴とする請求項１、２又は３記載の絶縁型スイッチングＤＣ／ＤＣコ
ンバータ。
前記絶縁トランスの直流偏磁防止のために、前記絶縁トランスの１次コイルと直列にコンデンサが接続されていることを特徴とする請求項１乃至４の何れか１項記載の絶縁型スイッチングＤＣ／ＤＣコンバータ。
前記入力チョークコイルと前記絶縁トランスの１次コイルとの区別を予めつけるために、前記絶縁トランスの２次コイルとの結合度に予め差を設けることにより、前記結合度が高い方が前記絶縁トランスの１次コイル、前記結合度が低い方が前記入力チョークコイルとなることを特徴とする請求項１乃至５の何れか１項記載の絶縁型スイッチングＤＣ／ＤＣコンバータ。