JP2003189622A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2003189622A JP2003189622A JP2001385683A JP2001385683A JP2003189622A JP 2003189622 A JP2003189622 A JP 2003189622A JP 2001385683 A JP2001385683 A JP 2001385683A JP 2001385683 A JP2001385683 A JP 2001385683A JP 2003189622 A JP2003189622 A JP 2003189622A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- output
- circuit
- primary winding
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 ハーフブリッジ回路のスイッチング電源にお
いて装置の高効率化と小型経済化を達成する。 【解決手段】 一次巻線N1及び二次巻線Na,Nbを
有する出力トランスTを設け、入力端子2a,2b間に
第一のスイッチ素子Q1と第二のスイッチ素子Q2とを
接続し、該第一のスイッチ素子Q1と該第二のスイッチ
素子Q2との接続点と、該出力トランスTの一次巻線N
1の一端とを接続し、この一次巻線N1の他端を該入力
端子2bに接続し、該出力トランスTの二次巻線Na,
Nbに同期整流MOSFETQ3,Q4を接続し、この
整流回路にフィルタ回路と出力端子を接続し、この出力
端子の出力電圧を検出して該第一のスイッチ素子Q1と
該第二のスイッチ素子Q2を交互にオン、オフ制御する
制御回路18を有することを特徴とするスイッチング電
源装置。
いて装置の高効率化と小型経済化を達成する。 【解決手段】 一次巻線N1及び二次巻線Na,Nbを
有する出力トランスTを設け、入力端子2a,2b間に
第一のスイッチ素子Q1と第二のスイッチ素子Q2とを
接続し、該第一のスイッチ素子Q1と該第二のスイッチ
素子Q2との接続点と、該出力トランスTの一次巻線N
1の一端とを接続し、この一次巻線N1の他端を該入力
端子2bに接続し、該出力トランスTの二次巻線Na,
Nbに同期整流MOSFETQ3,Q4を接続し、この
整流回路にフィルタ回路と出力端子を接続し、この出力
端子の出力電圧を検出して該第一のスイッチ素子Q1と
該第二のスイッチ素子Q2を交互にオン、オフ制御する
制御回路18を有することを特徴とするスイッチング電
源装置。
Description
【0001】
【発明の属する利用分野】本発明はスイッチング電源装
置の小型経済化に関するものである。
置の小型経済化に関するものである。
【0002】
【従来の技術】図14に従来のハーフブリッジ回路方式
におけるスイッチング電源装置の回路例を示す。図14
においてVINは、入力電源であり2a,2bは入力端
子、Q1,Q2はスイッチ素子(MOSFET等)、C
1,C2はコンデンサ、Tは出力トランスで、N1およ
びNa,Nbはその一次巻線、第一の二次巻線部分、第
二の二次巻線部分である。Q3,Q4は同期整流MOS
FET、Lは出力フィルタを構成するチョークコイル、
Coutはコンデンサ、16a,16bは出力端子、1
8は制御回路である。
におけるスイッチング電源装置の回路例を示す。図14
においてVINは、入力電源であり2a,2bは入力端
子、Q1,Q2はスイッチ素子(MOSFET等)、C
1,C2はコンデンサ、Tは出力トランスで、N1およ
びNa,Nbはその一次巻線、第一の二次巻線部分、第
二の二次巻線部分である。Q3,Q4は同期整流MOS
FET、Lは出力フィルタを構成するチョークコイル、
Coutはコンデンサ、16a,16bは出力端子、1
8は制御回路である。
【0003】このスイッチング電源装置は、直流電圧を
受ける入力端子2a,2bを備えてあるとともに、4個
の磁脚を設けたコアを備え、このコアの内側2本の磁脚
の周辺に一次巻線N1を巻回し、一方の内側の磁脚の周
辺に第一の二次巻線Naを巻回し、他方の内側の磁脚の
周辺に第二の二次巻線Nbを巻回して構成した出力トラ
ンスTを備えてある。入力端子2a,2b間に第一のス
イッチ素子Q1と第二のスイッチ素子Q2との直列回路
を接続し、入力端子2a,2b間に第一コンデンサC1
と第二コンデンサC2との直列回路を接続し、第一のス
イッチ素子Q1と第二のスイッチ素子Q2との接続点
と、第一コンデンサC1と第二コンデンサC2との接続
点との間に出力トランスTの一次巻線N1を接続してあ
る。また、出力トランスTの二次巻線Na,Nbに同期
整流MOSFETで構成された整流素子Q3,Q4を備
えた整流回路接続し、出力トランスTの二次巻線Na,
Nbの接続点に出力フィルタを構成するチョークコイル
Lを接続し、整流素子Q4及びチョークコイルLに出力
端子16a,16bを接続し、この出力端子の出力電圧
を検出して該第一のスイッチ素子と該第二のスイッチ素
子を交互にオン、オフ制御する制御回路18を設けてあ
る。
受ける入力端子2a,2bを備えてあるとともに、4個
の磁脚を設けたコアを備え、このコアの内側2本の磁脚
の周辺に一次巻線N1を巻回し、一方の内側の磁脚の周
辺に第一の二次巻線Naを巻回し、他方の内側の磁脚の
周辺に第二の二次巻線Nbを巻回して構成した出力トラ
ンスTを備えてある。入力端子2a,2b間に第一のス
イッチ素子Q1と第二のスイッチ素子Q2との直列回路
を接続し、入力端子2a,2b間に第一コンデンサC1
と第二コンデンサC2との直列回路を接続し、第一のス
イッチ素子Q1と第二のスイッチ素子Q2との接続点
と、第一コンデンサC1と第二コンデンサC2との接続
点との間に出力トランスTの一次巻線N1を接続してあ
る。また、出力トランスTの二次巻線Na,Nbに同期
整流MOSFETで構成された整流素子Q3,Q4を備
えた整流回路接続し、出力トランスTの二次巻線Na,
Nbの接続点に出力フィルタを構成するチョークコイル
Lを接続し、整流素子Q4及びチョークコイルLに出力
端子16a,16bを接続し、この出力端子の出力電圧
を検出して該第一のスイッチ素子と該第二のスイッチ素
子を交互にオン、オフ制御する制御回路18を設けてあ
る。
【0004】このように構成してあるスイッチング電源
では、高効率化,高密度化を実現しようとすると、出力
フィルタを構成するチョークコイルを必要とするため、
導通損失,実装面積が増大するという問題が生じる。ま
た、この従来例はハーフブリッジ回路方式のスイッチン
グ電源装置に関するものであるが、フルブリッジ回路方
式のスイッチング電源装置においても、同様の問題点が
生じる。
では、高効率化,高密度化を実現しようとすると、出力
フィルタを構成するチョークコイルを必要とするため、
導通損失,実装面積が増大するという問題が生じる。ま
た、この従来例はハーフブリッジ回路方式のスイッチン
グ電源装置に関するものであるが、フルブリッジ回路方
式のスイッチング電源装置においても、同様の問題点が
生じる。
【0005】
【発明が解決しようとする課題】本発明は出力部のチョ
ークコイルを不要にし、小型経済化を図ったスイッチン
グ電源装置を提供するものである。
ークコイルを不要にし、小型経済化を図ったスイッチン
グ電源装置を提供するものである。
【0006】
【課題を解決するための手段】上記の課題を達成するた
めの本発明のスイッチング電源装置は、直流電圧を受け
る入力端子を備えるとともに、4個の磁脚を設けたコア
を備え、このコアの内側2本の磁脚の周辺に一次巻線を
巻回し、一方の該内側の磁脚の周辺に第一の二次巻線を
巻回し、他方の該内側の磁脚の周辺に第二の二次巻線を
巻回して構成した出力トランスを備え、該入力端子間に
第一のスイッチ素子と第二のスイッチ素子との直列回路
を接続し、該入力端子間に第一コンデンサと第二コンデ
ンサとの直列回路を接続し、該第一のスイッチ素子と該
第二のスイッチ素子との接続点と、該第一コンデンサと
該第二コンデンサとの接続点との間に該出力トランスの
一次巻線を接続してあり、該出力トランスの二次巻線に
同期整流MOSFET、またはダイオードで構成された
整流回路を接続し、この整流回路にフィルタ回路と出力
端子を接続し、この出力端子の出力電圧を検出して該第
一のスイッチ素子と該第二のスイッチ素子を交互にオ
ン、オフ制御する制御回路を有し、出力チョークコイル
を不要とすることを特徴とする。
めの本発明のスイッチング電源装置は、直流電圧を受け
る入力端子を備えるとともに、4個の磁脚を設けたコア
を備え、このコアの内側2本の磁脚の周辺に一次巻線を
巻回し、一方の該内側の磁脚の周辺に第一の二次巻線を
巻回し、他方の該内側の磁脚の周辺に第二の二次巻線を
巻回して構成した出力トランスを備え、該入力端子間に
第一のスイッチ素子と第二のスイッチ素子との直列回路
を接続し、該入力端子間に第一コンデンサと第二コンデ
ンサとの直列回路を接続し、該第一のスイッチ素子と該
第二のスイッチ素子との接続点と、該第一コンデンサと
該第二コンデンサとの接続点との間に該出力トランスの
一次巻線を接続してあり、該出力トランスの二次巻線に
同期整流MOSFET、またはダイオードで構成された
整流回路を接続し、この整流回路にフィルタ回路と出力
端子を接続し、この出力端子の出力電圧を検出して該第
一のスイッチ素子と該第二のスイッチ素子を交互にオ
ン、オフ制御する制御回路を有し、出力チョークコイル
を不要とすることを特徴とする。
【0007】また、直流電圧を受ける入力端子を備える
とともに、4個の磁脚を設けたコアを備え、このコアの
内側2本の磁脚の周辺に一次巻線を巻回し、一方の該内
側の磁脚の周辺に第一の二次巻線を巻回し、他方の該内
側の磁脚の周辺に第二の二次巻線を巻回して構成した出
力トランスを備え、該入力端子間に第一のスイッチ素子
と第二のスイッチ素子との直列回路を接続し、該入力端
子間に第三のスイッチ素子と第四のスイッチ素子との直
列回路を接続し、該第一のスイッチ素子と該第二のスイ
ッチ素子との接続点と、該第三のスイッチ素子と該第四
のスイッチ素子との接続点との間に該出力トランスの一
次巻線を接続してあり、該出力トランスの二次巻線に同
期整流MOSFET、またはダイオードで構成された整
流回路を接続し、この整流回路にフィルタ回路と出力端
子を接続し、この出力端子の出力電圧を検出して該第一
のスイッチ素子と該第二のスイッチ素子を交互にオン、
オフ制御する制御回路を有し、出力チョークコイルを不
要とすることを特徴とする。
とともに、4個の磁脚を設けたコアを備え、このコアの
内側2本の磁脚の周辺に一次巻線を巻回し、一方の該内
側の磁脚の周辺に第一の二次巻線を巻回し、他方の該内
側の磁脚の周辺に第二の二次巻線を巻回して構成した出
力トランスを備え、該入力端子間に第一のスイッチ素子
と第二のスイッチ素子との直列回路を接続し、該入力端
子間に第三のスイッチ素子と第四のスイッチ素子との直
列回路を接続し、該第一のスイッチ素子と該第二のスイ
ッチ素子との接続点と、該第三のスイッチ素子と該第四
のスイッチ素子との接続点との間に該出力トランスの一
次巻線を接続してあり、該出力トランスの二次巻線に同
期整流MOSFET、またはダイオードで構成された整
流回路を接続し、この整流回路にフィルタ回路と出力端
子を接続し、この出力端子の出力電圧を検出して該第一
のスイッチ素子と該第二のスイッチ素子を交互にオン、
オフ制御する制御回路を有し、出力チョークコイルを不
要とすることを特徴とする。
【0008】
【発明の実施の形態】図1は本発明の一実施例回路図
で、従来例と同一符号は同等部分を示す。本発明に係る
本実施例は出力トランスTの、該一次巻線N1の励磁イ
ンダクタンスを利用することに大きな特徴を有する。図
1においてVINは入力電源であり、2a,2bは入力
端子であり、Q1は第一のスイッチ素子であり、Q2は
第二のスイッチ素子である。また、C1は第一のコンデ
ンサであり、C2は第二のコンデンサである。Tはトラ
ンスであり、N1はトランスTの一次巻線部分、Naは
トランスTの第一の二次巻線部分、NbはトランスTの
第二の二次巻線部分である。Q3は第一の同期整流MO
SFET、Q4は第二の同期整流MOSFETである。
Coutは出力平滑用の第三のコンデンサであり、16
a,16bは出力端子であり、17は負荷であり、18
は制御回路である。
で、従来例と同一符号は同等部分を示す。本発明に係る
本実施例は出力トランスTの、該一次巻線N1の励磁イ
ンダクタンスを利用することに大きな特徴を有する。図
1においてVINは入力電源であり、2a,2bは入力
端子であり、Q1は第一のスイッチ素子であり、Q2は
第二のスイッチ素子である。また、C1は第一のコンデ
ンサであり、C2は第二のコンデンサである。Tはトラ
ンスであり、N1はトランスTの一次巻線部分、Naは
トランスTの第一の二次巻線部分、NbはトランスTの
第二の二次巻線部分である。Q3は第一の同期整流MO
SFET、Q4は第二の同期整流MOSFETである。
Coutは出力平滑用の第三のコンデンサであり、16
a,16bは出力端子であり、17は負荷であり、18
は制御回路である。
【0009】このスイッチング電源装置は、直流電圧を
受ける入力端子2a,2bを備えてあるとともに、後述
する図5乃至図7に示す、一次巻線N1と、2つの二次
巻線Na,Nbとを備えた出力トランスTを設けてあ
る。入力端子2a,2b間に第一のスイッチ素子Q1と
第二のスイッチ素子Q2との直列回路を接続し、入力端
子2a,2b間に第一コンデンサC1と第二コンデンサ
C2との直列回路を接続し、第一のスイッチ素子Q1と
第二のスイッチ素子Q2との接続点と、第一コンデンサ
C1と第二コンデンサC2との接続点との間に出力トラ
ンスTの一次巻線N1を接続してある。また、出力トラ
ンスTの二次巻線Na,Nbに、同期整流MOSFET
で構成された整流素子Q3,Q4を備えた整流回路を接
続し、この整流回路にフィルタ回路と出力端子16a,
16bを接続し、この出力端子の出力電圧を検出して該
第一のスイッチ素子と該第二のスイッチ素子を交互にオ
ン、オフ制御する制御回路18を設けてある。ここで、
整流素子Q3,Q4を同期整流MOSFETの替わりに
ダイオードを用いても同様の動作,効果が得られる。
受ける入力端子2a,2bを備えてあるとともに、後述
する図5乃至図7に示す、一次巻線N1と、2つの二次
巻線Na,Nbとを備えた出力トランスTを設けてあ
る。入力端子2a,2b間に第一のスイッチ素子Q1と
第二のスイッチ素子Q2との直列回路を接続し、入力端
子2a,2b間に第一コンデンサC1と第二コンデンサ
C2との直列回路を接続し、第一のスイッチ素子Q1と
第二のスイッチ素子Q2との接続点と、第一コンデンサ
C1と第二コンデンサC2との接続点との間に出力トラ
ンスTの一次巻線N1を接続してある。また、出力トラ
ンスTの二次巻線Na,Nbに、同期整流MOSFET
で構成された整流素子Q3,Q4を備えた整流回路を接
続し、この整流回路にフィルタ回路と出力端子16a,
16bを接続し、この出力端子の出力電圧を検出して該
第一のスイッチ素子と該第二のスイッチ素子を交互にオ
ン、オフ制御する制御回路18を設けてある。ここで、
整流素子Q3,Q4を同期整流MOSFETの替わりに
ダイオードを用いても同様の動作,効果が得られる。
【0010】次に、図1の回路動作を、その各部の電圧
と電流の波形である図2を用いて説明する。図2におい
てT31はスイッチ素子の動作周期、Ton31は第一
のスイッチ素子Q1がオンの期間、Ton32は第二の
スイッチ素子がオンの期間、Toff31とToff3
2は第一と第二のスイッチ素子の両方がオフの期間であ
る。また、Vgs(Q1)とVgs(Q2)は、それぞれス
イッチ素子Q1とQ2のゲート駆動電圧波形である。第
一のスイッチ素子Q1と第二のスイッチ素子Q2は、互
いに動作周期T31の半周期ずつ位相をずらして駆動す
る。動作周期T31に対する両スイッチ素子のオン期間
の比率(デューティサイクル)を変化させることによっ
て、出力電圧Voutの定電圧制御を行う。この時、両
スイッチ素子のオン期間Ton31、Ton32は同じ
時間である。
と電流の波形である図2を用いて説明する。図2におい
てT31はスイッチ素子の動作周期、Ton31は第一
のスイッチ素子Q1がオンの期間、Ton32は第二の
スイッチ素子がオンの期間、Toff31とToff3
2は第一と第二のスイッチ素子の両方がオフの期間であ
る。また、Vgs(Q1)とVgs(Q2)は、それぞれス
イッチ素子Q1とQ2のゲート駆動電圧波形である。第
一のスイッチ素子Q1と第二のスイッチ素子Q2は、互
いに動作周期T31の半周期ずつ位相をずらして駆動す
る。動作周期T31に対する両スイッチ素子のオン期間
の比率(デューティサイクル)を変化させることによっ
て、出力電圧Voutの定電圧制御を行う。この時、両
スイッチ素子のオン期間Ton31、Ton32は同じ
時間である。
【0011】次に図2において、I(N1)とV(N1)は
トランスTの一次巻線N1を流れる電流と、その端子間
電圧であり、I(Q1)とI(Q2)はそれぞれ第一と第二
のスイッチ素子Q1とQ2を流れる電流であり、Vds
(Q3)とVds(Q4)はそれぞれ第一と第二の同期整流
MOSFET、Q3とQ4のドレイン・ソース間電圧で
あり、V(R)はR点の電圧である。
トランスTの一次巻線N1を流れる電流と、その端子間
電圧であり、I(Q1)とI(Q2)はそれぞれ第一と第二
のスイッチ素子Q1とQ2を流れる電流であり、Vds
(Q3)とVds(Q4)はそれぞれ第一と第二の同期整流
MOSFET、Q3とQ4のドレイン・ソース間電圧で
あり、V(R)はR点の電圧である。
【0012】次に、図2の各部の電圧電流波形について
説明をする。まず、第一のスイッチ素子Q1がオンの期
間(Ton31)において、トランスTの一次巻線N1に
は、I(N1)で示すような電流が、第一のスイッチ素子
Q1から、第二のコンデンサC2に向かって流れている
(この期間に流れる電流の向きをプラスとする。)。こ
のトランスTの一次巻線N1を流れる電流値は、負荷を
流れる電流を、トランスTの巻き数比でトランスの一次
側に換算した値に、トランスTの一次巻線N1の励磁電
流を加えたものである。そこで第一のスイッチ素子Q1
には、トランスTの一次巻線N1を流れる電流が流れ
る。これは、図2のI(Q1)に示すような電流波形にな
る。
説明をする。まず、第一のスイッチ素子Q1がオンの期
間(Ton31)において、トランスTの一次巻線N1に
は、I(N1)で示すような電流が、第一のスイッチ素子
Q1から、第二のコンデンサC2に向かって流れている
(この期間に流れる電流の向きをプラスとする。)。こ
のトランスTの一次巻線N1を流れる電流値は、負荷を
流れる電流を、トランスTの巻き数比でトランスの一次
側に換算した値に、トランスTの一次巻線N1の励磁電
流を加えたものである。そこで第一のスイッチ素子Q1
には、トランスTの一次巻線N1を流れる電流が流れ
る。これは、図2のI(Q1)に示すような電流波形にな
る。
【0013】次に、第二のスイッチ素子Q2がオンの期
間(Ton32)には、トランスTの一次巻線N1に、I
(N1)で示すような電流が流れている。これは、第一の
コンデンサC1から、トランスTの一次巻線N1を通っ
て、第二のスイッチ素子Q2に向かう経路で流れてい
る。このトランスTの一次巻線N1を流れる電流の値
は、第一のスイッチ素子Q1がオンの期間(Ton31)
と同じように、負荷を流れる電流を、トランスTの巻き
数比でトランスの一次側に換算した電流に、トランスT
の一次巻線N1の励磁電流を加えたものである。これ
は、図2のI(Q2)に示すような電流波形となる。
間(Ton32)には、トランスTの一次巻線N1に、I
(N1)で示すような電流が流れている。これは、第一の
コンデンサC1から、トランスTの一次巻線N1を通っ
て、第二のスイッチ素子Q2に向かう経路で流れてい
る。このトランスTの一次巻線N1を流れる電流の値
は、第一のスイッチ素子Q1がオンの期間(Ton31)
と同じように、負荷を流れる電流を、トランスTの巻き
数比でトランスの一次側に換算した電流に、トランスT
の一次巻線N1の励磁電流を加えたものである。これ
は、図2のI(Q2)に示すような電流波形となる。
【0014】次に、図2のV(N1)はトランスTの一次
巻線N1の端子間電圧を示しているが、この波形の、T
on31の期間の電圧は、第一のスイッチ素子Q1がオ
ンしているので第二のコンデンサC2の端子間電圧に相
当し、Ton32の期間の電圧は第二のスイッチ素子Q
2がオンしているので第一のコンデンサC1の端子間電
圧に相当する。Vds(Q3)とVds(Q4)は、それぞ
れ図1に示す同期整流MOSFET、Q3とQ4のドレ
イン・ソース間電圧であり、これらの電圧は、それぞれ
他方の同期整流MOSFETのゲート駆動電圧となって
いる。また、V(R)はR点の電圧波形である。また、こ
れらのVds(Q3)とVds(Q4)の波形は、それぞれ
Ton31の期間とTon32の期間のトランスTの一
次巻線N1の端子間電圧V(N1)を、トランスTの一次
巻線N1、および第二の一次巻線N2と第一の二次巻線
部分Na(または第二の二次巻線部分Nb)の巻き数比
で変換した電圧であり、R点の電圧V(R)は、前記Vd
s(Q3)とVds(Q4)の電圧波形を加えた波形であ
る。
巻線N1の端子間電圧を示しているが、この波形の、T
on31の期間の電圧は、第一のスイッチ素子Q1がオ
ンしているので第二のコンデンサC2の端子間電圧に相
当し、Ton32の期間の電圧は第二のスイッチ素子Q
2がオンしているので第一のコンデンサC1の端子間電
圧に相当する。Vds(Q3)とVds(Q4)は、それぞ
れ図1に示す同期整流MOSFET、Q3とQ4のドレ
イン・ソース間電圧であり、これらの電圧は、それぞれ
他方の同期整流MOSFETのゲート駆動電圧となって
いる。また、V(R)はR点の電圧波形である。また、こ
れらのVds(Q3)とVds(Q4)の波形は、それぞれ
Ton31の期間とTon32の期間のトランスTの一
次巻線N1の端子間電圧V(N1)を、トランスTの一次
巻線N1、および第二の一次巻線N2と第一の二次巻線
部分Na(または第二の二次巻線部分Nb)の巻き数比
で変換した電圧であり、R点の電圧V(R)は、前記Vd
s(Q3)とVds(Q4)の電圧波形を加えた波形であ
る。
【0015】V(R)の波形の中で、Voutは出力端子
(16a、16b)での出力電圧を示しており、このR
点の電圧V(R)と出力電圧Voutが、この点を流れる
リプル電流値と、出力フィルタの第三のコンデンサCo
utの等価直列抵抗との積で、およそ決定される値のリ
プル電圧が、出力電圧に発生する。
(16a、16b)での出力電圧を示しており、このR
点の電圧V(R)と出力電圧Voutが、この点を流れる
リプル電流値と、出力フィルタの第三のコンデンサCo
utの等価直列抵抗との積で、およそ決定される値のリ
プル電圧が、出力電圧に発生する。
【0016】図5及び図6は出力トランスTの構造図で
ある。本実施例のトランスは、底板に4個の磁脚を並列
に設け、これら4個の磁脚の一方の外側の磁脚と内側の
磁脚との間隔とが等しくなるように第一のコアを立設
し、この第一のコアの底板と略同一形状であって、第一
のコアの4個の磁脚の端部に装着される平板状の第二の
コアとを備えてある。内側2本の磁脚の周辺に一次巻線
N1を巻回し、一方の内側の磁脚の周辺に第一の二次巻
線Naを巻回し、他方の内側の磁脚の周辺に第二の二次
巻線Nbを巻回してある。
ある。本実施例のトランスは、底板に4個の磁脚を並列
に設け、これら4個の磁脚の一方の外側の磁脚と内側の
磁脚との間隔とが等しくなるように第一のコアを立設
し、この第一のコアの底板と略同一形状であって、第一
のコアの4個の磁脚の端部に装着される平板状の第二の
コアとを備えてある。内側2本の磁脚の周辺に一次巻線
N1を巻回し、一方の内側の磁脚の周辺に第一の二次巻
線Naを巻回し、他方の内側の磁脚の周辺に第二の二次
巻線Nbを巻回してある。
【0017】図7は図5とは別の出力トランスTの構造
図である。本実施例のトランスは、底板に3個の磁脚を
並列に設け、これら3個の磁脚の一方の外側の磁脚と内
側の磁脚との間隔とが等しくなるように第一のコアを立
設し、この第一のコアの底板と略同一形状であって、第
一のコアの3個の磁脚の端部に装着される平板状の第二
のコアとを備えてある。中央に位置する内側の磁脚の周
辺に一次巻線N1を巻回し、一方の外側の磁脚の周辺に
第一の二次巻線Naを巻回し、他方の外側の磁脚の周辺
に第二の二次巻線Nbを巻回してある。
図である。本実施例のトランスは、底板に3個の磁脚を
並列に設け、これら3個の磁脚の一方の外側の磁脚と内
側の磁脚との間隔とが等しくなるように第一のコアを立
設し、この第一のコアの底板と略同一形状であって、第
一のコアの3個の磁脚の端部に装着される平板状の第二
のコアとを備えてある。中央に位置する内側の磁脚の周
辺に一次巻線N1を巻回し、一方の外側の磁脚の周辺に
第一の二次巻線Naを巻回し、他方の外側の磁脚の周辺
に第二の二次巻線Nbを巻回してある。
【0018】図8は本提案方式における出力トランスT
の等価回路である。一次巻線N1は、等価的に2つの巻
線を直列に接続した形で表すことができる。このトラン
ス等価回路図で、図1の実施例回路図を描き換えると、
図9の等価回路図になる。この時の出力トランスTの動
作を、図10に示すトランス等価回路第一動作図を使っ
て説明する。一次側電流が矢印の方向で流れる場合、一
次巻線N1−1には電流は流れず、励磁インダクタンス
LN1−1を充電する。一次側電流は一次巻線N1−2
に流れ、二次側巻線Nbを通して負荷に電力を供給す
る。この時、励磁インダクタンスLN1−1は出力チョ
ークコイルと同等の役割を果たし、二次側に出力チョー
クコイルを不要にしている。一次側電流の向きが反転し
た時は図11に示すトランス等価回路第二動作図のよう
に前段階と同様の動作を行う。この時、前段階で励磁イ
ンダクタンスLN1−1に蓄積されたエネルギの放出を
行う。本効果は本提案方式以外でも、出力トランスTの
一次側電流が一次側スイッチ素子のオンオフによってプ
ラス方向,マイナス方向交互に流れるプッシュプル動作
をする方式において得られる。
の等価回路である。一次巻線N1は、等価的に2つの巻
線を直列に接続した形で表すことができる。このトラン
ス等価回路図で、図1の実施例回路図を描き換えると、
図9の等価回路図になる。この時の出力トランスTの動
作を、図10に示すトランス等価回路第一動作図を使っ
て説明する。一次側電流が矢印の方向で流れる場合、一
次巻線N1−1には電流は流れず、励磁インダクタンス
LN1−1を充電する。一次側電流は一次巻線N1−2
に流れ、二次側巻線Nbを通して負荷に電力を供給す
る。この時、励磁インダクタンスLN1−1は出力チョ
ークコイルと同等の役割を果たし、二次側に出力チョー
クコイルを不要にしている。一次側電流の向きが反転し
た時は図11に示すトランス等価回路第二動作図のよう
に前段階と同様の動作を行う。この時、前段階で励磁イ
ンダクタンスLN1−1に蓄積されたエネルギの放出を
行う。本効果は本提案方式以外でも、出力トランスTの
一次側電流が一次側スイッチ素子のオンオフによってプ
ラス方向,マイナス方向交互に流れるプッシュプル動作
をする方式において得られる。
【0019】以上の説明から明らかなように、図1の回
路においては、出力チョークコイルを削減できるので、
ここでの電力損失も少ない。その結果として実装面積の
小さなスイッチング電源装置を作ることができる。
路においては、出力チョークコイルを削減できるので、
ここでの電力損失も少ない。その結果として実装面積の
小さなスイッチング電源装置を作ることができる。
【0020】また、図1の回路図において、第一と第二
のスイッチ素子Q1,Q2は、NチャネルMOSFET
を用いているが、これらはどちらか一方、または両方と
もPチャネルMOSFETを用いた場合にも、回路動作
は全く同じである。また、前記第一と第二のスイッチ素
子Q1,Q2は、MOSFETに限定することなく、た
とえばIGBTを用いても、回路動作は全く同じであ
る。
のスイッチ素子Q1,Q2は、NチャネルMOSFET
を用いているが、これらはどちらか一方、または両方と
もPチャネルMOSFETを用いた場合にも、回路動作
は全く同じである。また、前記第一と第二のスイッチ素
子Q1,Q2は、MOSFETに限定することなく、た
とえばIGBTを用いても、回路動作は全く同じであ
る。
【0021】更に、図12では図1とは別の実施例を示
す。このスイッチング電源装置は、直流電圧を受ける入
力端子2a,2bを備えてあるとともに、前述した図5
及び図6に示すような、一次巻線N1と、2つの二次巻
線Na,Nbとを備えた出力トランスTを設けてある。
入力端子2a,2b間に第一のスイッチ素子Q1と第二
のスイッチ素子Q2との直列回路と、第三のスイッチ素
子Q5と第四のスイッチ素子Q6との直列回路とを並列
に接続し、第一のスイッチ素子Q1と第二のスイッチ素
子Q2との接続点と、第三のスイッチ素子Q5と第四の
スイッチ素子Q6との接続点との間に出力トランスTの
一次巻線N1を接続してある。また、出力トランスTの
二次巻線Na,Nbに、同期整流MOSFETで構成さ
れた整流素子Q3,Q4を備えた整流回路を接続し、こ
の整流回路にフィルタ回路と出力端子16a,16bを
接続し、この出力端子の出力電圧を検出して該第一のス
イッチ素子と該第二のスイッチ素子を交互にオン、オフ
制御する制御回路18を設けてある。
す。このスイッチング電源装置は、直流電圧を受ける入
力端子2a,2bを備えてあるとともに、前述した図5
及び図6に示すような、一次巻線N1と、2つの二次巻
線Na,Nbとを備えた出力トランスTを設けてある。
入力端子2a,2b間に第一のスイッチ素子Q1と第二
のスイッチ素子Q2との直列回路と、第三のスイッチ素
子Q5と第四のスイッチ素子Q6との直列回路とを並列
に接続し、第一のスイッチ素子Q1と第二のスイッチ素
子Q2との接続点と、第三のスイッチ素子Q5と第四の
スイッチ素子Q6との接続点との間に出力トランスTの
一次巻線N1を接続してある。また、出力トランスTの
二次巻線Na,Nbに、同期整流MOSFETで構成さ
れた整流素子Q3,Q4を備えた整流回路を接続し、こ
の整流回路にフィルタ回路と出力端子16a,16bを
接続し、この出力端子の出力電圧を検出して該第一のス
イッチ素子と該第二のスイッチ素子を交互にオン、オフ
制御する制御回路18を設けてある。
【0022】ここで、第一と第二のスイッチ素子Q1,
Q2、並びに、第三と第四のスイッチ素子Q3,Q4
は、NチャネルMOSFETを用いているが、これらは
どちらか一方、または両方ともPチャネルMOSFET
を用いた場合にも、回路動作は全く同じである。また、
前記第一と第二のスイッチ素子Q1,Q2、並びに、第
三と第四のスイッチ素子Q3,Q4は、MOSFETに
限定することなく、たとえばIGBTを用いても、回路
動作は全く同じである。さらに、整流素子Q3,Q4を
同期整流MOSFETの替わりにダイオードを用いても
同様の動作,効果が得られる。加えて、出力トランスT
は図7図示のものでも同様の動作、効果が得られる。な
お、この実施例は、図1に示す実施例とほぼ同様の動
作、効果が得られる。
Q2、並びに、第三と第四のスイッチ素子Q3,Q4
は、NチャネルMOSFETを用いているが、これらは
どちらか一方、または両方ともPチャネルMOSFET
を用いた場合にも、回路動作は全く同じである。また、
前記第一と第二のスイッチ素子Q1,Q2、並びに、第
三と第四のスイッチ素子Q3,Q4は、MOSFETに
限定することなく、たとえばIGBTを用いても、回路
動作は全く同じである。さらに、整流素子Q3,Q4を
同期整流MOSFETの替わりにダイオードを用いても
同様の動作,効果が得られる。加えて、出力トランスT
は図7図示のものでも同様の動作、効果が得られる。な
お、この実施例は、図1に示す実施例とほぼ同様の動
作、効果が得られる。
【0023】更に、図13ではいわゆるアクティブクラ
ンプを用いた実施例を示す。このスイッチング電源装置
は、直流電圧を受ける入力端子2a,2bを備えてある
とともに、前述した図5及び図6に示すような、一次巻
線N1と、2つの二次巻線Na,Nbとを備えた出力ト
ランスTを設けてある。入力端子2a,2b間に第一の
スイッチ素子Q1と第二のスイッチ素子Q2との直列回
路を接続し、この直列回路の第二のスイッチ素子Q2側
の接続点と、第二のスイッチ素子Q2との間にコンデン
サC1を接続してある。また、出力トランスTの二次巻
線Na,Nbに、同期整流MOSFETで構成された整
流素子Q3,Q4を備えた整流回路を接続し、この整流
回路にフィルタ回路と出力端子16a,16bを接続
し、この出力端子の出力電圧を検出して該第一のスイッ
チ素子と該第二のスイッチ素子を交互にオン、オフ制御
する制御回路18を設けてある。
ンプを用いた実施例を示す。このスイッチング電源装置
は、直流電圧を受ける入力端子2a,2bを備えてある
とともに、前述した図5及び図6に示すような、一次巻
線N1と、2つの二次巻線Na,Nbとを備えた出力ト
ランスTを設けてある。入力端子2a,2b間に第一の
スイッチ素子Q1と第二のスイッチ素子Q2との直列回
路を接続し、この直列回路の第二のスイッチ素子Q2側
の接続点と、第二のスイッチ素子Q2との間にコンデン
サC1を接続してある。また、出力トランスTの二次巻
線Na,Nbに、同期整流MOSFETで構成された整
流素子Q3,Q4を備えた整流回路を接続し、この整流
回路にフィルタ回路と出力端子16a,16bを接続
し、この出力端子の出力電圧を検出して該第一のスイッ
チ素子と該第二のスイッチ素子を交互にオン、オフ制御
する制御回路18を設けてある。
【0024】ここで、第一と第二のスイッチ素子Q1,
Q2は、NチャネルMOSFETを用いているが、これ
らはどちらか一方、または両方ともPチャネルMOSF
ETを用いた場合にも、回路動作は全く同じである。ま
た、前記第一と第二のスイッチ素子Q1,Q2は、MO
SFETに限定することなく、たとえばIGBTを用い
ても、回路動作は全く同じである。さらに、整流素子Q
3,Q4を同期整流MOSFETの替わりにダイオード
を用いても同様の動作,効果が得られる。加えて、出力
トランスTは図7図示のものでも同様の動作、効果が得
られる。なお、この実施例においても、図1に示す実施
例とほぼ同様の作用をする。
Q2は、NチャネルMOSFETを用いているが、これ
らはどちらか一方、または両方ともPチャネルMOSF
ETを用いた場合にも、回路動作は全く同じである。ま
た、前記第一と第二のスイッチ素子Q1,Q2は、MO
SFETに限定することなく、たとえばIGBTを用い
ても、回路動作は全く同じである。さらに、整流素子Q
3,Q4を同期整流MOSFETの替わりにダイオード
を用いても同様の動作,効果が得られる。加えて、出力
トランスTは図7図示のものでも同様の動作、効果が得
られる。なお、この実施例においても、図1に示す実施
例とほぼ同様の作用をする。
【0025】次に、図1の回路図において、整流素子Q
3,Q4のドライブ方法について述べる。図1の回路図
における整流素子Q3,Q4は、それぞれ他方の同期整
流MOSFETのドレイン・ソース間電圧によってゲー
ト端子を駆動しているが、このゲート端子の駆動方法
は、図1に示した方法に限らず、トランスTの巻線から
得られる電圧であれば、同様な効果が得られる。同期整
流MOSFETの他の駆動方法の一例を図4に示す。こ
こで、同期整流MOSFETの駆動方法に関して、図4
の回路動作は、図2の回路動作と、まったく等価であ
る。
3,Q4のドライブ方法について述べる。図1の回路図
における整流素子Q3,Q4は、それぞれ他方の同期整
流MOSFETのドレイン・ソース間電圧によってゲー
ト端子を駆動しているが、このゲート端子の駆動方法
は、図1に示した方法に限らず、トランスTの巻線から
得られる電圧であれば、同様な効果が得られる。同期整
流MOSFETの他の駆動方法の一例を図4に示す。こ
こで、同期整流MOSFETの駆動方法に関して、図4
の回路動作は、図2の回路動作と、まったく等価であ
る。
【0026】
【発明の効果】以上の説明から明らかなように、本発明
回路においては、出力フィルタの出力チョークコイルL
を削減する事が可能になり、実装面積も小さくすること
ができる。その結果として高効率のスイッチング電源装
置を作ることができる。これは、通信等で出力電圧が低
く(たとえば3.3V出力以下)出力電流の大きい高効
率なスイッチング電源を作る時に効果が大きい。
回路においては、出力フィルタの出力チョークコイルL
を削減する事が可能になり、実装面積も小さくすること
ができる。その結果として高効率のスイッチング電源装
置を作ることができる。これは、通信等で出力電圧が低
く(たとえば3.3V出力以下)出力電流の大きい高効
率なスイッチング電源を作る時に効果が大きい。
【図1】 本発明スイッチング電源装置の一実施例を示
す回路図。
す回路図。
【図2】 図1図示実施例に係る各部電圧電流波形図。
【図3】 図1図示実施例に係る出力電圧特性図。
【図4】 図1図示実施例に適用する駆動回路の他の実
施例を示す回路図。
施例を示す回路図。
【図5】 図1図示実施例に係るトランスの一構造図。
【図6】 同じくトランス構造図
【図7】 図5図示とは別のトランス構造図。
【図8】 図5及び図6図示トランスの等価回路図。
【図9】 図1図示実施例の等価回路図
【図10】 トランス等価回路第一動作図。
【図11】 トランス等価回路第二動作図。
【図12】 本発明スイッチング電源装置の別の実施例
を示す回路図。
を示す回路図。
【図13】 同じく別の実施例を示す回路図。
【図14】 従来のスイッチング電源装置を示す回路図
【符号の説明】
VIN :入力電源
2a ,2b :入力端子
Q1 ,Q2 :スイッチ素子
Q3 ,Q4 :整流素子
Q5 ,Q6 :スイッチ素子
C1 ,C2 :コンデンサ
T :出力トランス
N1 :一次巻線
N1−1 ,N1−2 :一次巻線
LN1−1,LN1−2:励磁インダクタンス
Na :第一の二次巻線
Nb :第二の二次巻線
L :チョークコイル
Cout :コンデンサ
16a ,16b :出力端子
17 :負荷
18 :制御回路
Claims (6)
- 【請求項1】 直流電圧を受ける入力端子を備えるとと
もに、4個の磁脚を設けたコアを備え、このコアの内側
2本の磁脚の周辺に一次巻線を巻回し、一方の該内側の
磁脚の周辺に第一の二次巻線を巻回し、他方の該内側の
磁脚の周辺に第二の二次巻線を巻回して構成した出力ト
ランスを設け、該入力端子間に第一のスイッチ素子と第
二のスイッチ素子との直列回路を接続し、該第一のスイ
ッチ素子と該第二のスイッチ素子との接続点と、該出力
トランスの一次巻線の一端とを接続し、この一次巻線の
他端を該入力端子に接続してあり、該出力トランスの二
次巻線に同期整流MOSFET、またはダイオードで構
成された整流回路を接続し、この整流回路にフィルタ回
路と出力端子を接続し、この出力端子の出力電圧を検出
して該第一のスイッチ素子と該第二のスイッチ素子を交
互にオン、オフ制御する制御回路を有することを特徴と
するスイッチング電源装置。 - 【請求項2】 直流電圧を受ける入力端子を備えるとと
もに、3個の磁脚を設けたコアを備え、このコアの内側
の磁脚の周辺に一次巻線を巻回し、一方の外側の磁脚の
周辺に第一の二次巻線を巻回し、他方の外側の磁脚の周
辺に第二の二次巻線を巻回して構成した出力トランスを
設け、該入力端子間に第一のスイッチ素子と第二のスイ
ッチ素子との直列回路を接続し、該第一のスイッチ素子
と該第二のスイッチ素子との接続点と、該出力トランス
の一次巻線の一端とを接続し、この一次巻線の他端を該
入力端子に接続してあり、該出力トランスの二次巻線に
同期整流MOSFET、またはダイオードで構成された
整流回路を接続し、この整流回路にフィルタ回路と出力
端子を接続し、この出力端子の出力電圧を検出して該第
一のスイッチ素子と該第二のスイッチ素子を交互にオ
ン、オフ制御する制御回路を有することを特徴とするス
イッチング電源装置。 - 【請求項3】 請求項1又は2に記載のスイッチング電
源装置において、該第一のスイッチ素子と該第二のスイ
ッチ素子との直列回路と並列に、第一コンデンサと第二
コンデンサとの直列回路を接続し、該第一コンデンサと
該第二コンデンサとの接続点と、該出力トランスの一次
巻線の他端とを接続してあることを特徴とするスイッチ
ング電源装置。 - 【請求項4】 請求項1又は2に記載のスイッチング電
源装置において、該第一のスイッチ素子と該第二のスイ
ッチ素子との直列回路と並列に、第三のスイッチ素子と
第四のスイッチ素子とを同方向に直列に接続し、該第三
のスイッチ素子と該第四のスイッチ素子との接続点と、
該出力トランスの一次巻線の他端とを接続してあること
を特徴とするスイッチング電源装置。 - 【請求項5】 請求項1又は2に記載のスイッチング電
源装置において、該第一のスイッチ素子と該第二のスイ
ッチ素子との直列回路の他端部にコンデンサを設け、こ
のコンデンサの一端を該スイッチ素子のいずれかの他端
に接続してあることを特徴とするスイッチング電源装
置。 - 【請求項6】 請求項1乃至5のいずれかに記載のスイ
ッチング電源装置において、該出力トランスの一次巻線
は、等価的に2つの巻線を直列に接続してあることを特
徴とするスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001385683A JP2003189622A (ja) | 2001-12-19 | 2001-12-19 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001385683A JP2003189622A (ja) | 2001-12-19 | 2001-12-19 | スイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003189622A true JP2003189622A (ja) | 2003-07-04 |
Family
ID=27595035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001385683A Pending JP2003189622A (ja) | 2001-12-19 | 2001-12-19 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003189622A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008522211A (ja) * | 2004-11-29 | 2008-06-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Led動作の方法及び駆動回路 |
JP2008160948A (ja) * | 2006-12-22 | 2008-07-10 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
CN100407544C (zh) * | 2004-10-20 | 2008-07-30 | 台达电子工业股份有限公司 | 充电电路及使用该充电电路的不断电电源供应*** |
JP2009189144A (ja) * | 2008-02-06 | 2009-08-20 | Shindengen Electric Mfg Co Ltd | トランスおよびこのトランスを備えたスイッチング電源装置 |
KR100940227B1 (ko) | 2008-07-04 | 2010-02-04 | 삼성전기주식회사 | 전류 스트레스를 개선한 위상 천이 풀 브릿지 컨버터 |
US8837174B2 (en) | 2010-01-29 | 2014-09-16 | Murata Manufacturing Co., Ltd. | Switching power-supply apparatus including switching elements having a low threshold voltage |
WO2023287229A1 (ko) * | 2021-07-14 | 2023-01-19 | 엘지이노텍 주식회사 | 보조전원 생성회로 |
-
2001
- 2001-12-19 JP JP2001385683A patent/JP2003189622A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100407544C (zh) * | 2004-10-20 | 2008-07-30 | 台达电子工业股份有限公司 | 充电电路及使用该充电电路的不断电电源供应*** |
JP2008522211A (ja) * | 2004-11-29 | 2008-06-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Led動作の方法及び駆動回路 |
JP2008160948A (ja) * | 2006-12-22 | 2008-07-10 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
JP2009189144A (ja) * | 2008-02-06 | 2009-08-20 | Shindengen Electric Mfg Co Ltd | トランスおよびこのトランスを備えたスイッチング電源装置 |
KR100940227B1 (ko) | 2008-07-04 | 2010-02-04 | 삼성전기주식회사 | 전류 스트레스를 개선한 위상 천이 풀 브릿지 컨버터 |
US8837174B2 (en) | 2010-01-29 | 2014-09-16 | Murata Manufacturing Co., Ltd. | Switching power-supply apparatus including switching elements having a low threshold voltage |
WO2023287229A1 (ko) * | 2021-07-14 | 2023-01-19 | 엘지이노텍 주식회사 | 보조전원 생성회로 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6549436B1 (en) | Integrated magnetic converter circuit and method with improved filtering | |
US7405955B2 (en) | Switching power supply unit and voltage converting method | |
JP5556859B2 (ja) | 電流共振型dcdcコンバータ | |
US8315073B2 (en) | Isolated switching power supply device | |
KR100689349B1 (ko) | D.c.-d.c. 컨버터 및 이 컨버터에서의 일차측 및 이차측간 절연 유지 방법 | |
US6757184B2 (en) | Step-down buck converter with full bridge circuit | |
JPH11262263A (ja) | スイッチング電源装置 | |
KR20060083162A (ko) | 다출력형 dc-dc 컨버터 | |
JP4553881B2 (ja) | Dc/dcコンバータの制御方法 | |
JP5018960B2 (ja) | 絶縁型スイッチング電源装置 | |
JP2022018418A (ja) | スイッチング電源装置および電力供給システム | |
JP4136342B2 (ja) | スイッチング電源装置およびこのスイッチング電源装置に設けるトランス | |
US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
US6961254B2 (en) | Insulating switching DC/DC converter | |
JP2006197711A (ja) | スイッチング電源 | |
JPH07322613A (ja) | 電圧共振コンバータ | |
JPH11356044A (ja) | 共振型スイッチング電源 | |
JP2003189622A (ja) | スイッチング電源装置 | |
JP2007318999A (ja) | スイッチング電源装置 | |
WO2000014861A1 (fr) | Montage redresseur/de lissage et convertisseur a double borne | |
JPH07298610A (ja) | スイッチング電源装置 | |
JP2000023455A (ja) | 共振型スイッチング電源 | |
JP2001218457A (ja) | Dc/dcコンバータ | |
JP3790256B2 (ja) | スイッチング電源装置の制御方法 | |
JP4013952B2 (ja) | Dc−dcコンバータ |