JP4062405B2 - 電源電圧レベル検出器 - Google Patents
電源電圧レベル検出器 Download PDFInfo
- Publication number
- JP4062405B2 JP4062405B2 JP2001393198A JP2001393198A JP4062405B2 JP 4062405 B2 JP4062405 B2 JP 4062405B2 JP 2001393198 A JP2001393198 A JP 2001393198A JP 2001393198 A JP2001393198 A JP 2001393198A JP 4062405 B2 JP4062405 B2 JP 4062405B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- control signal
- node
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の属する技術分野】
本発明は、外部から供給される電源電圧のレベルを検出する装置に関し、特に基準電圧と比較電圧との差を感知して所望のレベルの電圧を検出できるようにした電源電圧レベル検出器に関する。
【0002】
【従来の技術】
一般に、半導体素子は種々の回路から出来ており、各回路は外部から供給される電源電圧で動作する。ところで、電源電圧のレベルが変動して各回路の動作電圧範囲から外れると回路の誤動作が発生するため、電源電圧のレベルを感知して、回路が適正レベルの電圧範囲内で正常的に動作できるようにしなければならない。
【0003】
例えば、メモリ素子のワードラインに適正のバイアス電圧が印加されるようにするためのクランプ(clamping)回路またはブースト(boosting)回路の場合、電源電圧の変動に応じて出力電圧が変動するため、電源電圧の変動を感知して、適正範囲内の電圧が出力されるようにしなければならない。このような電源電圧のレベル感知のために電源電圧レベル検出器が用いられる。
【0004】
電源電圧レベル検出器は、図1に示すように、制御信号ctrlbに応じて一定レベルの基準電圧Vrefを発生させるための基準電圧発生部1と、制御信号ctrlbに応じて外部から供給される電源電圧VDDより変化率の大きい比較電圧afvdd/hfvddを発生するための比較電圧発生部2と、制御信号ctrlbに応じて基準電圧Vrefと比較電圧afvdd/hfvddとを比較して電源電圧VDDが所定のレベルより高い場合、ハイ状態の信号vdd_detを出力し、所定のレベルより低い場合、ロー状態の信号vdd_detを出力するための比較部3とからなる。
【0005】
ところで、従来の電源電圧レベル検出器は、図8に示すように、電源電圧VDDの変化幅に比べて比較電圧発生部2からの電圧afvddの変化幅が小さいため、検出速度が遅いだけでなく、ノイズによってセンシングマージン(sensing margin)が減少するという短所がある。
【0006】
即ち、従来の比較電圧発生部2は、図2に示すように、制御信号ctrlbによってPMOSトランジスタP1がターンオンすると、抵抗R1及びR2によって分配された電圧hfvddが出力されるように構成されるため、図8に示すように、基準電圧Vrefと比較電圧hfvddとの差が小さく、これにより比較部3の出力が遅くなり、少ないノイズによっても誤動作が生ずる恐れがある。
【0007】
【発明が解決しようとする課題】
従って、本発明の目的は、電源電圧の変化による比較電圧の変化が大きくなるように比較電圧発生部を構成することにより、かかる短所を解消できる電源電圧レベル検出器を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するための本発明に係る電源電圧レベル検出器は、制御信号に応じて一定レベルの基準電圧を発生する基準電圧発生部と、制御信号に応じて外部から供給される電源電圧より変化率の大きい比較電圧を発生する比較電圧発生部と、制御信号に応じて基準電圧と比較電圧とを比較して所定の信号を出力する比較部とからなり、比較電圧発生部は、制御信号に応じて動作し、ソースが電源電圧に接続された第1PMOSトランジスタと、第1PMOSトランジスタのドレインとノードとの間に接続された抵抗と、電源電圧と出力端子との間に接続され、制御信号に応じて動作する第2PMOSトランジスタと、出力端子と接地との間に接続され、ゲートがノードに接続された第1NMOSトランジスタとからなることを特徴とする。
【0009】
前記第1NMOSトランジスタは、トリプル構造のウェルを有する基板に形成され、Pウェルはノードに接続され、Nウェルは電源電圧に接続され、基板は接地に接続されるように構成されたことを特徴とする。
【0010】
また、本発明に係る他の電源電圧レベル検出器は、制御信号に応じて一定レベルの基準電圧を発生する基準電圧発生部と、制御信号に応じて外部から供給される電源電圧より変化率の大きい比較電圧を発生する比較電圧発生部と、制御信号に応じて基準電圧と比較電圧とを比較し、所定の信号を出力する比較部とからなり、比較電圧発生部は、制御信号に応じて動作し、ソースが電源電圧に接続された第1PMOSトランジスタと、第1PMOSトランジスタのドレインとノードとの間に接続された抵抗と、ノードと接地との間に接続されたダイオードと、電源電圧と出力端子との間に接続され、制御信号に応じて動作する第2PMOSトランジスタと、出力端子と接地との間に接続され、ゲートがノードに接続された第1NMOSトランジスタとから構成されることを特徴とする。
【0011】
【発明の実施の形態】
本発明は、図1に示すように、制御信号ctrlbに応じて一定レベルの基準電圧Vrefを発生させるための基準電圧発生部1と、制御信号ctrlbに応じて外部から供給される電源電圧VDDより変化率の大きい比較電圧afvdd/hfvddを発生するための比較電圧発生部2と、制御信号ctrlbに応じて基準電圧vrefと比較電圧afvdd/hfvddとを比較し、電源電圧VDDが所定のレベルより高い場合、ハイ状態の信号vdd_detを出力し、所定のレベルより低い場合、ロー状態の信号vdd_detを出力するための比較部3とからなる電源電圧レベル検出器を提供する。
【0012】
特に、本発明の電源電圧レベル検出器において、比較電圧発生部2は、電源電圧VDDの変化による比較電圧afvddの変化が従来より大きくなるように構成され、これにより基準電圧Vrefと比較電圧afvddとの差を感知する比較部3のセンシングマージンが向上する。
【0013】
このために、本発明は、電源電圧VDDの変化による比較電圧afvddの変化が大きくなるように、比較電圧発生部2を次のように構成する。
【0014】
以下、添付図に基づいて本発明を詳細に説明する。図3及び図4は本発明の比較電圧発生部を説明するための回路図である。
【0015】
図3(a)は本発明に係る比較電圧発生部の基本回路を示す。制御信号ctrlbに応じて動作するPMOSトランジスタP11のソースが電源電圧VDDに接続され、PMOSトランジスタP11のドレインとノードbiasとの間に抵抗R11が接続される。
【0016】
また、電源電圧VDDと出力端子afvddとの間に、制御信号ctrlbに応じて動作するPMOSトランジスタP12が接続され、出力端子afvddと接地との間に、ゲートが前記ノードbiasに接続された第1NMOSトランジスタN11が接続される。
【0017】
この際、前記NMOSトランジスタN11は、図5に示すように、トリプル構造のウェルを有する基板10に形成されるが、Pウェル12のピックアップ領域15は前記ノードbiasに接続され、Nウェル11のピックアップ領域16は電源電圧VDDに接続され、前記基板10のピックアップ領域17はソース13と共に接地に接続される。
【0018】
図3(b)は図3(a)のような基本回路で前記ノードbiasと接地との間に、制御信号ctrlbに応じて動作する第2NMOSトランジスタN12を連結した回路、図4(a)は図3(b)の回路でNMOSトランジスタN12のゲートに、反転された制御信号ctrlbを供給するためのインバータI11をさらに連結した回路、図4(b)は図3(a)のような基本回路でノードbiasの初期化のためにノードと接地との間に抵抗R12を連結した回路である。
【0019】
このように構成された比較電圧発生部2の動作は次のように行われる。待機状態において、前記制御信号ctrlbはハイ状態に維持され、前記PMOSトランジスタP11及びPMOSトランジスタP12はターンオフし、ノードbiasがフローティング(floating)されるにつれて、NMOSトランジスタN11のゲートとPウェル12がフローティング状態に維持され、不要な電力消耗が発生しなくなる。
【0020】
前記制御信号ctrlbがロー状態に遷移するとともに電源電圧VDDが1.7V以下の区間で、前記PMOSトランジスタP11、PMOSトランジスタP12、NMOSトランジスタN12がターンオンする。
【0021】
この際、飽和状態になっていないノードの電位は、前記NMOSトランジスタN11のゲート及びPウェルのピックアップ領域15に印加されるが、ノードの電位が上昇しながら前記NMOSトランジスタN11のチャネル幅が増加すると同時に、Pウェルのピックアップ領域15とソース13間のPN接合が順方向バイアス状態になることにより、DTMOS(Dynamic Threshold MOSfet)動作が誘導されて前記NMOSトランジスタN11のしきい値電圧Vthが低くなる。
【0022】
結果的に、前記PMOSトランジスタP11がターンオンした状態であるが、前記NMOSトランジスタN11の電荷駆動能力が一層強くなって、図8のように従来の比較電圧hfvddより低い比較電圧afvddが出力される。
【0023】
一方、電源電圧VDDが1.7V以上の区間では、抵抗R11を介して流れる電流が順方向バイアス状態のPウェルのピックアップ領域15とソース13間のPN接合によって十分に流れるため、ノードbiasの電位が電源電圧VDDに応じて線形的に増加せず、一定の飽和状態に達する。
【0024】
従って、電源電圧VDDが増加しても、前記NMOSトランジスタN11のゲート電圧の増加またはDTMOS動作による効果はそれ以上向上しないため、前記NMOSトランジスタN11の電荷駆動能力は変動しない一方、PMOSトランジスタP12の電荷駆動能力は電源電圧VDDの増加によって大幅増加するので、出力される比較電圧afvddは図8に示すように急速に上昇する。
【0025】
図9において、波形Aは抵抗R11を介して流れる電流、波形BはNMOSトランジスタN12を介して流れる電流、波形CはPMOSトランジスタP12を介して流れる電流、波形DはNMOSトランジスタN11のソース13を介して接地へ流れる電流、波形EはNMOSトランジスタN11のPウェル12とソース13間のPN接合によって流れる電流をそれぞれ示す。
【0026】
図6及び図7は本発明の他の実施例に係る比較電圧発生部を説明するための回路図である。
【0027】
図6(a)は本発明の他の実施例に係る比較電圧発生部の基本回路を示す。制御信号ctrlbに応じて動作するPMOSトランジスタP21のソースが電源電圧VDDに接続され、PMOSトランジスタP21のノードbiasと接地との間に抵抗R21が接続され、ノードbiasと接地との間にダイオードD21が接続される。
【0028】
また、電源電圧VDDと出力端子afvddとの間に、制御信号ctrlbに応じて動作するPMOSトランジスタP22が接続され、出力端子afvddと接地端子との間に、ゲートが前記ノードbiasに接続されたNMOSトランジスタN21が接続される。
【0029】
図6(b)は図6(a)のような基本回路で前記ノードbiasと接地との間に、制御信号ctrlbに応じて動作するNMOSトランジスタN22を連結した回路、図7(a)は図6(b)の回路でNMOSトランジスタN22のゲートに、反転された制御信号ctrlbを供給するためのインバータI21をさらに連結した回路、図7(b)は図6(a)のような基本回路でノードbiasの初期化のためにノードbiasと接地との間に抵抗R22を連結した回路である。
【0030】
このように構成された比較電圧発生部2の動作は次のように行われる。待機状態において、前記制御信号ctrlbはハイ状態に維持され、前記PMOSトランジスタP21及びPMOSトランジスタP22はターンオンし、ノードbiasがフローティングされるにつれて、NMOSトランジスタN21のゲートがフローティング状態に維持され、不要な電力消耗が発生しなくなる。
【0031】
前記制御信号ctrlbがロー状態に遷移するとともに電源電圧VDDが1.7V以下の区間で、前記PMOSトランジスタP21、PMOSトランジスタP22、NMOSトランジスタN22がターンオンする。
【0032】
この際、飽和状態になっていないノードbiasの電位は、前記NMOSトランジスタN21のゲート及びダイオードD21に印加されるが、ノードbiasの電位が上昇しながら前記NMOSトランジスタN21のチャネル幅が増加すると同時にダイオードD21が順方向バイアス状態になることにより、DTMOS動作が誘導されて前記NMOSトランジスタN21のしきい値電圧Vthが低くなる。
【0033】
結果的に、前記PMOSトランジスタP21がターンオンした状態であるが、前記NMOSトランジスタN21の電荷駆動能力が一層強くなって、図8のように従来の比較電圧hfvddより低い比較電圧afvddが出力される。
【0034】
一方、電源電圧VDDが1.7V以上の区間では、抵抗R21を介して流れる電流が順方向バイアス状態のダイオードD21を介して十分に流れるため、ノードbiasの電位が電源電圧VDDに応じて線形的に増加せず、一定の飽和状態に達する。
【0035】
従って、電源電圧VDDが増加しても、前記NMOSトランジスタN21のゲート電圧の増加またはDTMOS動作による効果はそれ以上向上しないため、前記NMOSトランジスタN21の電荷駆動能力は変動しない一方、PMOSトランジスタP22の電荷駆動能力は電源電圧VDDの増加によって大幅増加するので、出力される比較電圧afvddは図8に示すように急速に上昇する。
【0036】
本発明は電源電圧VDDの変化による比較電圧afvddの変化が大きくなるようにするため、図5に示すトリプル構造のウェルを有する基板10に形成されたNMOSトランジスタN11を使用する。
【0037】
電源電圧VDDが低い区間では、PMOSトランジスタP12のチャネルが弱く形成され、電荷駆動能力が弱くなる。一方、抵抗R11によって分配された電圧がNMOSトランジスタN11のゲートへ供給されるにつれて、Pウェル15とソース13間のPN接合が順方向バイアス状態になり、これによりDTMOS動作が誘導されてNMOSトランジスタN11のしきい値電圧Vthが低くなる。即ち、NMOSトランジスタN11の電荷駆動能力がPMOSトランジスタP12より強くなって、低い比較電圧afvddが出力される。
【0038】
また、電源電圧VDDが高い区間では、ノードbiasの電位が飽和状態になるので、NMOSトランジスタN11の電荷駆動能力は制限される反面、PMOSトランジスタP12の電荷駆動能力は増加し、出力される比較電圧afvddが引き続き上昇する。
【0039】
この際、NMOSトランジスタN11のPウェル15とソース13間のPN接合が順方向バイアス状態になることにより、NMOSトランジスタN11の電荷駆動能力が向上し、接地を介した放電が活発に行われるため、ノードbiasの電位が飽和状態になる。
【0040】
【発明の効果】
上述したように、本発明は、電源電圧VDDの変化による比較電圧afvddの変化が大きくなるように電源電圧レベル検出器の比較電圧発生部を構成することにより、基準電圧Vrefと比較電圧afvddとの差を感知する比較部のセンシングマージンが向上し、ノイズによる誤動作が防止されて安定的な動作が実現する。
【図面の簡単な説明】
【図1】電源電圧レベル検出器のブロック図である。
【図2】従来の比較電圧発生部を説明するための回路図である。
【図3】本発明に係る比較電圧発生部を説明するための回路図である。
【図4】本発明に係る比較電圧発生部を説明するための回路図である。
【図5】本発明に用いられるトリプル構造のウェルを有するトランジスタを説明するための素子の断面図である。
【図6】本発明の他の実施例に係る比較電圧発生部を説明するための回路図である。
【図7】本発明の他の実施例に係る比較電圧発生部を説明するための回路図である。
【図8】比較電圧発生部の動作を説明するための各部の直流電圧波形図である。
【図9】比較電圧発生部の動作を説明するための各部の電流波形図である。
【符号の説明】
1 基準電圧発生部
2 比較電圧発生部
3 比較部
10 基板
11 Nウェル
12 Pウェル
13 ソース
14 ドレイン
15 Pウェルのピックアップ領域
16 Nウェルのピックアップ領域
17 基板のピックアップ領域
Claims (7)
- 制御信号に応じて一定レベルの基準電圧を発生する基準電圧発生部と、前記制御信号に応じて外部から供給される電源電圧より変化率の大きい比較電圧を発生する比較電圧発生部と、前記制御信号に応じて前記基準電圧と比較電圧とを比較して所定の信号を出力する比較部とからなり、前記比較電圧発生部は、前記制御信号に応じて動作し、ソースが電源電圧に接続された第1PMOSトランジスタと、前記第1PMOSトランジスタのドレインとノードとの間に接続された抵抗と、電源電圧と出力端子との間に接続され、前記制御信号に応じて動作する第2PMOSトランジスタと、前記出力端子と接地との間に接続され、ゲートが前記ノードに接続された第1NMOSトランジスタとからなることを特徴とする電源電圧レベル検出器。
- 前記第1NMOSトランジスタは、トリプル構造のウェルを有する基板に形成され、Pウェルはノードに接続され、Nウェルは電源電圧に接続され、基板は接地に接続されるように構成されたことを特徴とする請求項1記載の電源電圧レベル検出器。
- 前記ノードと接地との間に接続され、前記制御信号に応じて動作する第2NMOSトランジスタと、前記第2NMOSトランジスタのゲートに、反転された前記制御信号を供給するために接続されるインバータとをさらに含んでなることを特徴とする請求項1記載の電源電圧レベル検出器。
- 前記ノードの初期化のために前記ノードと接地との間に接続された抵抗をさらに含んでなることを特徴とする請求項1記載の電源電圧レベル検出器。
- 制御信号に応じて一定レベルの基準電圧を発生する基準電圧発生部と、前記制御信号に応じて外部から供給される電源電圧より変化率の大きい比較電圧を発生する比較電圧発生部と、前記制御信号に応じて前記基準電圧と比較電圧とを比較し、所定の信号を出力する比較部とからなり、前記比較電圧発生部は、前記制御信号に応じて動作し、ソースが電源電圧に接続された第1PMOSトランジスタと、前記第1PMOSトランジスタのドレインとノードとの間に接続された抵抗と、前記ノードと接地との間に接続されたダイオードと、電源電圧と出力端子との間に接続され、前記制御信号に応じて動作する第2PMOSトランジスタと、前記出力端子と接地との間に接続され、ゲートが前記ノードに接続された第1NMOSトランジスタとから構成されることを特徴とする電源電圧レベル検出器。
- 前記ノードと接地との間に接続され、前記制御信号に応じて動作する第2NMOSトランジスタと、前記第2NMOSトランジスタのゲートに、反転された前記制御信号を供給するために接続されるインバータとをさらに含んでなることを特徴とする請求項5記載の電源電圧レベル検出器。
- 前記ノードの初期化のために前記ノードと接地との間に接続された抵抗をさらに含んでなることを特徴とする請求項5記載の電源電圧レベル検出器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2001-75438 | 2001-11-30 | ||
KR10-2001-0075438A KR100434176B1 (ko) | 2001-11-30 | 2001-11-30 | 전원전압 레벨 검출기 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003174099A JP2003174099A (ja) | 2003-06-20 |
JP4062405B2 true JP4062405B2 (ja) | 2008-03-19 |
Family
ID=19716501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001393198A Expired - Fee Related JP4062405B2 (ja) | 2001-11-30 | 2001-12-26 | 電源電圧レベル検出器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6639419B2 (ja) |
JP (1) | JP4062405B2 (ja) |
KR (1) | KR100434176B1 (ja) |
DE (1) | DE10164359B4 (ja) |
TW (1) | TW548903B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7141470B2 (en) * | 2004-01-06 | 2006-11-28 | Macronix International Co., Ltd. | Low voltage CMOS structure with dynamic threshold voltage |
KR100713083B1 (ko) * | 2005-03-31 | 2007-05-02 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
TWI408548B (zh) * | 2007-09-12 | 2013-09-11 | Asustek Comp Inc | 量化指示電路 |
US11892864B2 (en) * | 2020-01-14 | 2024-02-06 | Texas Instruments Incorporated | Voltage supervisor with low quiescent current |
CN112798919B (zh) * | 2020-12-30 | 2024-04-02 | 乐鑫信息科技(上海)股份有限公司 | 基于fgd nmos管的电源低电压监测电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5927330A (ja) * | 1982-08-09 | 1984-02-13 | Hitachi Ltd | 電源監視回路 |
JPH06174759A (ja) | 1992-12-07 | 1994-06-24 | Toshiba Corp | 電圧検知回路装置 |
KR960000894B1 (ko) * | 1993-07-02 | 1996-01-13 | 삼성전자주식회사 | 반도체 메모리 장치의 전원전압 감지회로 |
FR2749939B1 (fr) | 1996-06-13 | 1998-07-31 | Sgs Thomson Microelectronics | Detecteur de gamme de tension d'alimentation dans un circuit integre |
TW404063B (en) * | 1997-02-27 | 2000-09-01 | Toshiba Corp | Semiconductor integrated circuit apparatus and semiconductor memory apparatus |
KR100253536B1 (ko) * | 1997-04-29 | 2000-04-15 | 김영환 | 리세트 회로 |
JPH11355123A (ja) * | 1998-06-11 | 1999-12-24 | Mitsubishi Electric Corp | 動的しきい値mosトランジスタを用いたバッファ |
KR100500947B1 (ko) * | 1998-10-28 | 2005-10-24 | 매그나칩 반도체 유한회사 | 전압 감지 장치 |
EP1045251A3 (en) | 1999-04-14 | 2001-09-12 | Matsushita Electric Industrial Co., Ltd. | Voltage detecting circuit |
KR100351932B1 (ko) * | 2000-05-30 | 2002-09-12 | 삼성전자 주식회사 | 반도체 메모리 장치의 전압 감지 회로 |
-
2001
- 2001-11-30 KR KR10-2001-0075438A patent/KR100434176B1/ko not_active IP Right Cessation
- 2001-12-26 JP JP2001393198A patent/JP4062405B2/ja not_active Expired - Fee Related
- 2001-12-27 US US10/026,673 patent/US6639419B2/en not_active Expired - Lifetime
- 2001-12-28 DE DE10164359A patent/DE10164359B4/de not_active Expired - Fee Related
- 2001-12-28 TW TW090132784A patent/TW548903B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE10164359A1 (de) | 2003-06-12 |
KR20030044617A (ko) | 2003-06-09 |
US20030102855A1 (en) | 2003-06-05 |
TW548903B (en) | 2003-08-21 |
JP2003174099A (ja) | 2003-06-20 |
DE10164359B4 (de) | 2008-10-16 |
KR100434176B1 (ko) | 2004-06-04 |
US6639419B2 (en) | 2003-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5982162A (en) | Internal voltage generation circuit that down-converts external power supply voltage and semiconductor device generating internal power supply voltage on the basis of reference voltage | |
KR100240423B1 (ko) | 반도체 장치의 레벨 검출 회로 | |
US7538602B2 (en) | Semiconductor integrated circuit with stepped-down voltage generating circuit | |
US7099223B2 (en) | Semiconductor memory device | |
KR100218078B1 (ko) | 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로 | |
KR100549947B1 (ko) | 집적회로용 기준전압 발생회로 | |
KR100795014B1 (ko) | 반도체 메모리 장치의 내부전압 발생기 | |
EP0720295B1 (en) | Semiconductor device | |
KR100421610B1 (ko) | 저전압 동적로직의 전력소모 억제회로 | |
JP4062405B2 (ja) | 電源電圧レベル検出器 | |
JP2004103941A (ja) | 電圧発生装置 | |
US5786723A (en) | Voltage switching circuit for a semiconductor memory device | |
US5668487A (en) | Circuit detecting electric potential of semiconductor substrate by compensating fluctuation in threshold voltage of transistor | |
US6265932B1 (en) | Substrate control voltage circuit of a semiconductor memory | |
KR19990081305A (ko) | 기준 전압 발생회로 | |
KR100772544B1 (ko) | 반도체장치의 기판전압발생기 | |
KR100554840B1 (ko) | 파워 업 신호 발생 회로 | |
JP3602216B2 (ja) | 半導体装置 | |
KR100623598B1 (ko) | 내부 전원전압 발생장치를 구비하는 반도체메모리소자 | |
US7463074B2 (en) | Integrated circuit and method for generating a ready signal | |
KR100451495B1 (ko) | 대기전류감소회로를갖는반도체집적회로 | |
KR19980076029A (ko) | 백 바이어스 전압(vbb) 레벨 감지기 | |
KR19980082921A (ko) | 기준 전압 발생 회로 | |
KR20040011790A (ko) | 반도체 메모리 장치의 셀 어레이 전원전압 발생회로 | |
KR960001293B1 (ko) | 전압레벨 감지기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4062405 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |