JP4060256B2 - 表示装置および表示方法 - Google Patents

表示装置および表示方法 Download PDF

Info

Publication number
JP4060256B2
JP4060256B2 JP2003325879A JP2003325879A JP4060256B2 JP 4060256 B2 JP4060256 B2 JP 4060256B2 JP 2003325879 A JP2003325879 A JP 2003325879A JP 2003325879 A JP2003325879 A JP 2003325879A JP 4060256 B2 JP4060256 B2 JP 4060256B2
Authority
JP
Japan
Prior art keywords
voltage
scanning signal
signal line
switch element
falling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003325879A
Other languages
English (en)
Other versions
JP2005091836A (ja
Inventor
秀隆 水巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003325879A priority Critical patent/JP4060256B2/ja
Priority to TW093127318A priority patent/TWI254909B/zh
Priority to US10/937,416 priority patent/US7460114B2/en
Priority to CNB2004100942343A priority patent/CN100416347C/zh
Priority to KR1020040074577A priority patent/KR100596084B1/ko
Publication of JP2005091836A publication Critical patent/JP2005091836A/ja
Application granted granted Critical
Publication of JP4060256B2 publication Critical patent/JP4060256B2/ja
Priority to US12/219,682 priority patent/US20090009460A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、マトリクス型等の表示装置および表示方法に係り、特に表示画素ごとにスイッチ素子として例えば薄膜トランジタが配設された表示装置、およびその駆動回路、並びに表示方法に関するものである。
液晶表示装置は、テレビやパソコン用のモニター等の表示装置として盛んに用いられている。その中でも、特に表示画素毎に薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称する）等のスイッチ素子が設けられた液晶表示装置は、表示画素数が増大しても隣接表示画素間でのクロストークのない優れた表示画像を得ることができるため、特に注目を集めている。
このような液晶表示装置は、図５に示す様に液晶表示パネル１及び駆動回路部とからその主要部が構成されており、液晶表示パネルは一対の電極基板間に液晶組成物が保持され、各電極基板の外表面にはそれぞれ偏光板が貼り付けられている。
一方の電極基板であるＴＦＴアレイ基板は、ガラスなどの透明な絶縁性基板１００上に複数本の信号線Ｓ（１）、Ｓ（２）、…Ｓ（ｉ）、…Ｓ（Ｎ）、及び走査信号線Ｇ（１）、Ｇ（２）…Ｇ（ｊ）、…Ｇ（Ｍ）、がマトリクス状に形成されている。そして、これら信号線と走査信号線との交差部ごとに、画素電極１０３に接続されたＴＦＴからなるスイッチ素子１０２が形成されており、これらの上をほぼ全面にわたって覆うように配向膜が設置されて、ＴＦＴアレイ基板が形成されている。
他方の電極基板である対向基板は、ＴＦＴアレイ基板と同様にガラスなどの透明な絶縁性基板上に、全面にわたって対向電極１０１、配向膜が順次積層されて構成されている。そして、このようにして構成される液晶表示パネルの各走査信号線に接続される走査信号線駆動回路３００、各信号線に接続される信号線駆動回路２００、及び対向電極に接続される対向電極駆動回路ＣＯＭによって上記駆動回路部は構成されている。
走査信号線駆動回路（ゲートドライバ）３００は、例えば、図６に示すように、カスケード接続されたＭ個のフリップフロップから成るシフトレジスタ部３ａと、各フリップフロップからの出力に応じて切り替わる選択スイッチ３ｂとによって構成されている。
各選択スイッチ３ｂの一方の入力端子ＶＤ１には、ＴＦＴ１０２（図５参照）をオン状態にするのに十分なゲートオン電圧Ｖｇｈが入力され、他方の入力端子ＶＤ２には、ＴＦＴ１０２をオフ状態にするのに十分なゲートオフ電圧Ｖｇｌが入力されている。従って、クロック信号（ＳＣＫ）によってデータ信号（ＧＳＰ）はフリップフロップを順次転送され、選択スイッチ３ｂへ順次出力される。これに応答して選択スイッチ３ｂはＴＦＴをオン状態にするＶｇｈの電圧を１走査期間（ＴＨ）選択して走査信号線１０５に出力した後、走査信号線１０５にはＴＦＴをオフ状態にするＶｇｌ電圧をそれぞれ出力する。この動作により、信号線駆動回路２００から各々の信号線１０４（図５参照）に出力された映像信号を、対応した各々の画素に書き込むことが可能となる。
図７は、画素容量Ｃ１ｃと補助容量Ｃｓとが対向電極駆動回路ＣＯＭの対向電位ＶＣＯＭに並列に接続されている構成の１表示画素Ｐ（ｉ，ｊ）の等価回路を示す。図中、ＣｇｄはＴＦＴのゲート−ドレイン間の寄生容量を示す。
図８は、従来の液晶表示装置の駆動波形図を示している。図８中、Ｖｇは１走査信号線の波形を示し、Ｖｓは１信号線の波形を示し、Ｖｄはドレイン波形を示す。
ここで、図５、図７及び図８を参照しながら、従来の駆動方法を説明する。なお、液晶は、焼き付け残像や、表示劣化を防ぐために交流駆動を必要とすることは広く知られており、以下に説明する従来駆動方法も上記交流駆動の１種であるフレーム反転駆動を用いて説明する。
図８に示すように、第１フィールド（ＴＦ１）で１表示画素Ｐ（ｉ，ｊ）のＴＦＴのゲート電極ｇ（ｉ，ｊ）（図５参照）に走査信号線駆動回路３００から図８に示すように走査電圧Ｖｇｈが印加されると、このＴＦＴはオン状態となり、信号線駆動回路２００からの映像信号電圧ＶｓｐがＴＦＴのソース電極、及びドレイン電極を介して画素電極に書き込まれ、次フィールド（ＴＦ２）で走査電圧Ｖｇｈが印加されるまで画素電極は図８に示すように画素電位Ｖｄｐを保持する。そして、対向電極は対向電極駆動回路ＣＯＭによって所定の対向電位ＶＣＯＭに設定されているため、画素電極と対向電極とによって保持される液晶組成物は画素電位Ｖｄｐと対向電位ＶＣＯＭとの電位差に応じて応答し、画像表示が行われる。
同様に、第２フィールド（ＴＦ２）で１表示画素Ｐ（ｉ，ｊ）のＴＦＴのゲート電極ｇ（ｉ，ｊ）に走査信号線駆動回路３００から図８に示すように走査電圧Ｖｇｈが印加されると、このＴＦＴはオン状態となり、信号線駆動回路２００からの映像信号電圧Ｖｓｎが画素電極に書き込まれ、画素電位Ｖｄｎを保持し、液晶組成物は画素電位Ｖｄｎと対向電位ＶＣＯＭとの電位差に応じて応答し、画像表示が行われ、且つ、液晶交流駆動が実現される。
また、図７に示したように、ＴＦＴのゲート−ドレイン間には、構成上、寄生容量Ｃｇｄが必然的に形成されるため、図８に示すように、走査電圧Ｖｇｈの立ち下がり時に、画素電位Ｖｄには寄生容量Ｃｇｄに起因するレベルシフトΔＶｄが生じる。このようにＴＦＴに必然的に形成される寄生容量Ｃｇｄに起因して画素電位Ｖｄに生じるレベルシフト△Ｖｄは、走査信号の非走査時電圧（ＴＦＴのオフ時電圧）をＶｇｌとすると、△Ｖｄ＝Ｃｇｄ・（Ｖｇｈ−Ｖｇｌ）／（Ｃ１ｃ＋Ｃｓ＋Ｃｇｄ）となり、表示画像にフリッカや表示劣化等を生じさせるといった問題を引き起こしてしまうため、一層の高精細、高品位を指向する液晶表示装置にとっては全く好ましくない。
そこで従来では、例えば対向電極に寄生容量Ｃｇｄに起因するレベルシフトΔＶｄを予め低減させるように対向電位ＶＣＯＭにバイアスすることなどが考えられている。
ところが、上記従来の技術では、図５に示すようにガラスなどの透明な絶縁性基板１００上に形成された走査信号線Ｇ（１）、Ｇ（２）、…Ｇ（ｊ）、…Ｇ（Ｍ）は、信号遅延伝播のない理想配線で形成することは難しく、ある程度信号伝播遅延が生じる信号遅延経路である。
図１０は、１本の走査信号線Ｇ（ｊ）の信号伝播遅延に着目した場合の伝播等価回路である。図１０中、ｒｇ１、ｒｇ２、ｒｇ３、…ｒｇＮは、主に、走査信号線を形成する配線材料の抵抗成分、及び配線幅、配線長による抵抗成分を示すものである。また、ｃｇ１、ｃｇ２、ｃｇ３、…ｃｇＮは、構成上、走査信号線と容量結合関係にある各種寄生容量を示すものであり、たとえば、信号線と交差することによって生じるクロス容量などで構成される。このように走査信号線は、分布定数型の信号遅延伝播経路になっている。
図１１は、走査信号線に上記走査信号線駆動回路３００から入力された走査信号ＶＧ（ｊ）が走査信号線の上述した信号遅延伝播特性によりパネル内部でなまっていく様子を示したものである。図１１中、波形Ｖｇ（１，ｊ）は走査信号線駆動回路３００の出力直後のｇ（１，ｊ）付近の波形であり、波形なまりは殆ど無い。これに対して、同図中、波形Ｖｇ（Ｎ，ｊ）は走査信号線終端部ｇ（Ｎ，ｊ）付近の波形で上記走査信号線の信号遅延伝播特性により波形がなまっている。波形なまりにより、単位時間当りの変化量ＳｙＮが発生している。
また、ＴＦＴは、完全なＯＮ／ＯＦＦスイッチではなく、図９に示すようなＶ−Ｉ特性（ゲート電圧−ドレイン電流特性）をもっている。図９中、横軸はＴＦＴのゲートに印加される電圧を示し、縦軸はドレイン電流を示す。通常、走査パルスは、ＴＦＴをオン状態にするのに十分な電圧レベルＶｇｈと、ＴＦＴをオフするのに十分なＶｇｌとの２電圧レベルとにより構成されているが、図示するようにＴＦＴのしきい値ＶＴからＶｇｈレベルまでに中間的なオン領域（リニア領域）が存在する。
したがって、図１１に示すように、走査信号線駆動回路３００の出力直後のｇ（１，ｊ）に位置する画素では、走査信号のＶｇｈからＶｇｌへの立ち下がりが瞬時に立ち下がるので、上記ＴＦＴのリニア領域の特性が影響せず、上述の寄生容量Ｃｇｄに起因して、画素電位Ｖｄ（１，ｊ）に生じるレベルシフト△Ｖｄ（１）は、△Ｖｄ（１）＝Ｃｇｄ・（Ｖｇｈ−Ｖｇｌ）／（Ｃ１ｃ＋Ｃｓ＋Ｃｇｄ）と近似できる。
ところが、走査信号線終端部ｇ（Ｎ，ｊ）付近に位置する画素では走査信号の立ち下がりがなまっているため、上記ＴＦＴのリニア領域の特性が影響し、走査信号がＶｇｈからＴＦＴのしきい値レベルＶＴ付近まで立ち下がる間はＴＦＴがリニア状態でオンのため寄生容量Ｃｇｄに起因する画素電位Ｖｄに生じるレベルシフトは発生せず、走査信号が更にしきい値レベルＶＴ付近からＶｇｌに変化する領域において、上述した寄生容量Ｃｇｄに起因して画素電位Ｖｄ（Ｎ，ｊ）に生じるレベルシフトΔＶｄ（Ｎ）が発生する。したがって、レベルシフトΔＶｄ（Ｎ）は、△Ｖｄ（Ｎ）＜Ｃｇｄ・（Ｖｇｈ−Ｖｇｌ）／（Ｃ１ｃ＋Ｃｓ＋Ｃｇｄ）となり、ΔＶｄ（１）＞△Ｖｄ（Ｎ）を満足する。
このように、このパネル内での寄生容量Ｃｇｄに起因して画素電位Ｖｄに生じるレベルシフト△Ｖｄのズレは表示面内で均一ではなく、画面の大型化、高精細化によって無視できなくなる。したがって、従来方式の対向電圧のバイアス方法では表示面内のレベルシフトの不均一を吸収できず、各画素を最適交流駆動できないので、フリッカの発生や、ＤＣ成分印加による焼き付け残像などの不具合を招来することになる。
このような上記従来の問題点に鑑みなされた発明としては、特許文献１がある。この特許文献１では、前記各走査信号線に出力開始される前記走査信号の立ち下がり波形を、前記スイッチ素子をオン状態にするレベルから傾斜変化が開始し、前記スイッチ素子をオフ状態にするレベルになるまでに前記傾斜変化が止まって略垂直な変化となる波形とした表示装置および表示方法を開示している。これにより、特許文献１では、寄生容量に起因して生じる画素電位の変動に伴うフリッカ等の発生を十分に低減させている。また、ガラスなどの透明な絶縁性基板上に形成された配線は、信号遅延のない理想配線経路でなく、ある程度信号遅延が生じる信号遅延経路であるため、そのことによって生じる表示不均一をキャンセルし、且つ、寄生容量に起因して画素電位に生じるレベルシフトを小さく均一にしている。この結果、高精細、高品位な表示画像が得られるようにしている。
特許第３４０６５０８号公報（公開日平成１１年１０月１５日）
しかしながら、近年の液晶表示装置は高解像度化が進んでおり、これに伴い走査信号の数も増加する傾向にある。このため、１走査信号線あたりの書き込み期間（画素電極に各映像信号線を介して入力されたデータ信号をＴＦＴ等のスイッチ素子を介して供給する期間）は短くなる。これとは別に、データ信号を供給する場合の駆動において、スイッチ素子は、スレッシュレベルからのマージンが大きいほどその駆動能力を発揮することができる。このため、スイッチ素子を介してデータ信号を供給する際において、走査信号は、できるだけスイッチ素子が十分にオンする状態の電位であることが望ましい。
上記の点に関し、特許文献１記載の表示装置および表示方法では、走査信号が、スイッチ素子のオン状態から徐々に傾斜しながらスイッチ素子がオフ状態になるまで変化する。この場合、スイッチ素子の駆動能力を十分に引き出すためには、スイッチ素子のオン状態の電位を高く設定する必要があり、このために、走査信号では、スイッチ素子のオン状態からオフ状態までの傾斜期間をある程度長く設定する必要がある。このため、液晶表示装置の高解像度化に伴って１走査信号あたりの書き込み期間が短くなった場合には、十分な書き込み期間を得ることが困難となる。
本発明は、上記従来の問題点に鑑みなされたものであり、スイッチ素子の駆動能力を十分に引き出して、１走査信号あたりの書き込み期間が短くなった場合であってもデータ信号を十分に書き込むことができ、この結果、高品位な表示画像が得られる表示装置、およびその駆動回路、並びに表示方法の提供を目的としている。
上記の課題を解決するために、本発明の表示装置は、複数の画素電極に各映像信号線を介して入力されたデータ信号をスイッチ素子を介して供給し、該各映像信号線に交差し前記スイッチ素子に接続された各走査信号線を介して、前記スイッチ素子に前記スイッチ素子のオン状態およびオフ状態を決める走査信号を供給して表示を行う表示装置において、前記各走査信号線に出力開始される前記走査信号の立ち下がり波形が、前記スイッチ素子をオン状態にするレベルから一旦スイッチ素子のオフ状態方向に略垂直に変化してから傾斜変化が開始し、前記スイッチ素子をオフ状態にするレベルになるまでに前記傾斜変化が止まって略垂直な変化となる波形であることを特徴としている。
また、本発明の表示方法は、複数の画素電極に各映像信号線を介して入力されたデータ信号をスイッチ素子を介して供給し、該各映像信号線に交差し前記スイッチ素子に接続された各走査信号線を介して、前記スイッチ素子に前記スイッチ素子のオン状態およびオフ状態を決める走査信号を供給して表示を行う表示方法において、前記各走査信号線に出力開始される前記走査信号の立ち下がり波形が、前記スイッチ素子をオン状態にするレベルから一旦スイッチ素子をオフ状態にするレベルの方向に略垂直に変化してから傾斜変化が開始し、前記スイッチ素子をオフ状態にするレベルになるまでに前記傾斜変化が止まって略垂直な変化となる波形であることを特徴としている。
本発明の表示装置は、複数の画素電極に各映像信号線を介して入力されたデータ信号をスイッチ素子を介して供給し、該各映像信号線に交差し前記スイッチ素子に接続された各走査信号線を介して、前記スイッチ素子に前記スイッチ素子のオン状態およびオフ状態を決める走査信号を供給して表示を行う表示装置において、前記各走査信号線に出力開始される前記走査信号の立ち下がり波形が、前記スイッチ素子のオン電圧から一旦スイッチ素子のオフ電圧方向に略垂直に変化してから傾斜変化が開始し、前記スイッチ素子のオフ電圧になるまでに前記傾斜変化が止まって略垂直な変化となる波形であることを特徴としている。
また、本発明の表示方法は、複数の画素電極に各映像信号線を介して入力されたデータ信号をスイッチ素子を介して供給し、該各映像信号線に交差し前記スイッチ素子に接続された各走査信号線を介して、前記スイッチ素子に前記スイッチ素子のオン状態およびオフ状態を決める走査信号を供給して表示を行う表示方法において、前記各走査信号線に出力開始される前記走査信号の立ち下がり波形が、前記スイッチ素子のオン電圧から一旦スイッチ素子をオフ電圧にするレベルの方向に略垂直に変化してから傾斜変化が開始し、前記スイッチ素子のオフ電圧になるまでに前記傾斜変化が止まって略垂直な変化となる波形であることを特徴としている。
本発明の表示装置は、複数の画素電極に各映像信号線を介して入力されたデータ信号をスイッチ素子を介して供給し、該各映像信号線に交差し前記スイッチ素子に接続された各走査信号線を介して、前記スイッチ素子のゲートに前記スイッチ素子のオン状態およびオフ状態を決める走査信号を供給して表示を行う表示装置において、前記各走査信号線に出力開始される前記走査信号の立ち下がり波形が、前記スイッチ素子のゲートオン電圧から一旦ゲートオフ電圧方向に略垂直に変化してから傾斜変化が開始し、前記スイッチ素子のゲートオフ電圧になるまでに前記傾斜変化が止まって略垂直な変化となる波形であることを特徴としている。
また、本発明の表示方法は、複数の画素電極に各映像信号線を介して入力されたデータ信号をスイッチ素子を介して供給し、該各映像信号線に交差し前記スイッチ素子に接続された各走査信号線を介して、前記スイッチ素子のゲートに前記スイッチ素子のオン状態およびオフ状態を決める走査信号を供給して表示を行う表示方法において、前記各走査信号線に出力開始される前記走査信号の立ち下がり波形が、前記スイッチ素子のゲートオン電圧から一旦スイッチ素子のゲートオフ電圧方向に略垂直に変化してから傾斜変化が開始し、前記スイッチ素子のゲートオフ電圧になるまでに前記傾斜変化が止まって略垂直な変化となる波形であることを特徴としている。
本発明の表示装置は、複数の画素電極に各映像信号線を介して入力されたデータ信号を薄膜トランジスタを介して供給し、該各映像信号線に交差し前記薄膜トランジスタに接続された各走査信号線を介して、前記薄膜トランジスタのゲートに前記薄膜トランジスタのオン状態およびオフ状態を決める走査信号を供給して表示を行う表示装置において、前記各走査信号線に出力開始される前記走査信号の立ち下がり波形が、前記薄膜トランジスタのゲートオン電圧から一旦ゲートオフ電圧方向に略垂直に変化してから傾斜変化が開始し、前記薄膜トランジスタのゲートオフ電圧になるまでに前記傾斜変化が止まって略垂直な変化となる波形であることを特徴としている。
本発明の表示方法は、複数の画素電極に各映像信号線を介して入力されたデータ信号を薄膜トランジスタを介して供給し、該各映像信号線に交差し前記薄膜トランジスタに接続された各走査信号線を介して、前記薄膜トランジスタのゲートに前記薄膜トランジスタのオン状態およびオフ状態を決める走査信号を供給して表示を行う表示方法において、前記各走査信号線に出力開始される前記走査信号の立ち下がり波形が、前記薄膜トランジスタのゲートオン電圧から一旦ゲートオフ電圧にするレベルの方向に略垂直に変化してから傾斜変化が開始し、前記薄膜トランジスタのゲートオフ電圧になるまでに前記傾斜変化が止まって略垂直な変化となる波形であることを特徴としている。
本発明の表示装置は、複数の画素電極に各映像信号線を介して入力されたデータ信号をスイッチ素子を介して供給し、該各映像信号線に交差し前記スイッチ素子に接続された各走査信号線を介して、前記スイッチ素子のゲートにハイレベルとローレベルとを有する走査信号を供給して表示を行う表示装置において、前記各走査信号線に出力開始される前記走査信号の立ち下がり波形が、前記ハイレベルから一旦ローレベル方向に略垂直に変化してから傾斜変化が開始し、前記ローレベルになるまでに前記傾斜変化が止まって略垂直な変化となる波形であることを特徴としている。
また、本発明の表示方法は、複数の画素電極に各映像信号線を介して入力されたデータ信号をスイッチ素子を介して供給し、該各映像信号線に交差し前記スイッチ素子に接続された各走査信号線を介して、前記スイッチ素子のゲートにハイレベルとローレベルとを有する走査信号を供給して表示を行う表示方法において、前記各走査信号線に出力開始される前記走査信号の立ち下がり波形が、前記ハイレベルから一旦ローレベルの方向に略垂直に変化してから傾斜変化が開始し、前記ローレベルになるまでに前記傾斜変化が止まって略垂直な変化となる波形であることを特徴としている。
本発明の表示装置は、複数の画素電極に各映像信号線を介して入力されたデータ信号を薄膜トランジスタを介して供給し、該各映像信号線に交差し前記薄膜トランジスタに接続された各走査信号線を介して、前記薄膜トランジスタのゲートにハイレベルとローレベルとを有する走査信号を供給して表示を行う表示装置において、前記各走査信号線に出力開始される前記走査信号の立ち下がり波形が、前記ハイレベルから一旦ローレベル方向に略垂直に変化してから傾斜変化が開始し、前記ローレベルになるまでに前記傾斜変化が止まって略垂直な変化となる波形であることを特徴としている。
また、本発明の表示方法は、複数の画素電極に各映像信号線を介して入力されたデータ信号を薄膜トランジスタを介して供給し、該各映像信号線に交差し前記薄膜トランジスタに接続された各走査信号線を介して、前記薄膜トランジスタのゲートにハイレベルとローレベルとを有する走査信号を供給して表示を行う表示方法において、前記各走査信号線に出力開始される前記走査信号の立ち下がり波形が、前記ハイレベルから一旦ローレベルの方向に略垂直に変化してから傾斜変化が開始し、前記ローレベルになるまでに前記傾斜変化が止まって略垂直な変化となる波形であることを特徴としている。
上記のいずれかの表示装置は、前記走査信号を、ハイレベル部、このハイレベル部の始端部までの立上り部、前記ハイレベル部の終端部から略垂直に立ち下がる第１の立下り部、およびこの第１の立下り部の終端部から傾斜変化しながら立ち下がる第２の立下り部を有する走査信号生成信号に基づいて生成する構成としてもよい。
上記のいずれかの表示方法は、前記走査信号を、ハイレベル部、このハイレベル部の始端部までの立上り部、前記ハイレベル部の終端部から略垂直に立ち下がる第１の立下り部、およびこの第１の立下り部の終端部から傾斜変化しながら立ち下がる第２の立下り部を有する走査信号生成信号に基づいて生成する構成としてもよい。
上記の表示装置において、前記走査信号生成信号を生成する信号生成回路は、前記ハイレベル部に相当する第１の電圧の入力部と、前記第１の電圧と第２の立下り部の始端部の電圧との電位差に相当する第２の電圧の入力部と、第１の電圧の充電部と、この充電部から所定の時定数による放電を行う放電部と、前記充電部の出力電圧から第２の電圧を差し引く電圧減算部と、前記充電部への第１の電圧の充電動作と前記減算部および前記放電部の動作とを切り替える切替部とを備えている構成としてもよい。
上記の表示方法において、前記走査信号生成信号は、前記ハイレベル部に相当する第１の電圧を所定期間保持しかつ充電した後、この電圧を所定の時定数により放電するとともに、この放電電圧から前記第１の電圧と第２の立下り部の始端部の電圧との電位差に相当する第２の電圧を差し引くことにより生成する構成としてもよい。
本発明の表示装置の駆動回路は、複数の画素電極に各映像信号線を介して入力されたデータ信号をスイッチ素子を介して供給し、該各映像信号線に交差し前記スイッチ素子に接続された各走査信号線を介して、前記スイッチ素子に前記スイッチ素子のオン状態およびオフ状態を決める走査信号を供給して表示を行う表示装置の駆動回路において、前記走査信号として、立ち下がり波形が、前記スイッチ素子をオン状態にするレベルから一旦スイッチ素子のオフ状態方向に略垂直に変化してから傾斜変化が開始し、前記スイッチ素子をオフ状態にするレベルになるまでに前記傾斜変化が止まって略垂直な変化となる波形の走査信号を出力することを特徴としている。
上記の表示装置の駆動回路は、前記スイッチ素子をオン状態にするレベルを形成するためのハイレベル部、このハイレベル部の始端部までの立上り部、前記ハイレベル部の終端部から一旦スイッチ素子のオフ状態方向への略垂直な立下り部、およびこの立下り部の終端部から傾斜変化しながら立ち下がる傾斜立下り部を有する走査信号生成信号に基づいて、前記走査信号を生成する構成としてもよい。
以上のように本発明の表示装置および表示方法では、各走査信号線に出力開始される走査信号の立ち下がり波形が、（１）スイッチ素子をオン状態にするレベルから一旦スイッチ素子をオフ状態にするレベルの方向に略垂直に変化してから傾斜変化が開始し、スイッチ素子をオフ状態にするレベルになるまでに前記傾斜変化が止まって略垂直な変化となる波形、（２）スイッチ素子のオン電圧から一旦スイッチ素子のオフ電圧方向に略垂直に変化してから傾斜変化が開始し、前記スイッチ素子のオフ電圧になるまでに前記傾斜変化が止まって略垂直な変化となる波形、（３）スイッチ素子のゲートオン電圧から一旦ゲートオフ電圧方向に略垂直に変化してから傾斜変化が開始し、前記スイッチ素子のゲートオフ電圧になるまでに前記傾斜変化が止まって略垂直な変化となる波形、（４）薄膜トランジスタのゲートオン電圧から一旦ゲートオフ電圧方向に略垂直に変化してから傾斜変化が開始し、前記薄膜トランジスタのゲートオフ電圧になるまでに前記傾斜変化が止まって略垂直な変化となる波形、（５）ハイレベルから一旦ローレベル方向に略垂直に変化してから傾斜変化が開始し、前記ローレベルになるまでに前記傾斜変化が止まって略垂直な変化となる波形、あるいは（６）ハイレベルから一旦ローレベル方向に略垂直に変化してから傾斜変化が開始し、前記ローレベルになるまでに前記傾斜変化が止まって略垂直な変化となる波形となっている。
すなわち、走査信号の上記立ち下がり波形は、傾斜変化部分を有しているので、走査信号が急峻に立ち下がらないようになっている。これにより、寄生容量コンデンサに起因する画素電位のレベルシフトが低減され、高精細かつ高品位の表示が可能となる。
また、走査信号の上記立ち下がり波形は、上記傾斜変化部分の前にまず略垂直に変化する部分を有しているので、走査信号が上記データ信号を薄膜トランジスタ等のスイッチ素子を介して画素に供給するための十分な電圧（レベル）を得ることができる。これにより、１走査信号あたりの書き込み期間が短くなった場合であっても画素電極に対してデータ信号を十分に書き込むことができる。したがって、表示装置の高解像度化に伴う書き込み期間の短縮に対応可能となる。
上記の表示装置および上記の表示方法において、走査信号をハイレベル部、立上り部、第１の立下り部および第２の立下り部を有する走査信号生成信号に基づいて生成する構成では、適切に走査信号を生成することができる。
上記の表示装置において、走査信号生成信号を生成する信号生成回路は、第１の電圧の入力部と、第２の電圧の入力部と、第１の電圧の充電部と、放電部と、電圧減算部と、切替部とを備えている構成であるから、適切に走査信号生成信号を生成可能である。
また、上記の表示方法において、走査信号生成信号は、前記ハイレベル部に相当する第１の電圧を所定期間保持しかつ充電した後、この電圧を所定の時定数により放電するとともに、この放電電圧から前記第１の電圧と第２の立下り部の始端部の電圧との電位差に相当する第２の電圧を差し引くことにより生成する構成であるから、適切に走査信号生成信号を生成可能である。
本発明の表示装置の駆動回路は、複数の画素電極に各映像信号線を介して入力されたデータ信号をスイッチ素子を介して供給し、該各映像信号線に交差し前記スイッチ素子に接続された各走査信号線を介して、前記スイッチ素子に前記スイッチ素子のオン状態およびオフ状態を決める走査信号を供給して表示を行う表示装置の駆動回路において、前記走査信号として、立ち下がり波形が、前記スイッチ素子をオン状態にするレベルから一旦スイッチ素子のオフ状態方向に略垂直に変化してから傾斜変化が開始し、前記スイッチ素子をオフ状態にするレベルになるまでに前記傾斜変化が止まって略垂直な変化となる波形の走査信号を出力することを特徴としている。
したがって、前述の表示装置および表示方法の場合と同様、走査信号の上記立ち下がり波形は、傾斜変化部分を有しているので、走査信号が急峻に立ち下がらないようになっている。これにより、寄生容量コンデンサに起因する画素電位のレベルシフトが低減され、高精細かつ高品位の表示が可能となる。
また、走査信号の上記立ち下がり波形は、上記傾斜変化部分の前にまず略垂直に変化する部分を有しているので、走査信号が上記データ信号を薄膜トランジスタ等のスイッチ素子を介して画素に供給するための十分な電圧（レベル）を得ることができる。これにより、１走査信号あたりの書き込み期間が短くなった場合であっても画素電極に対してデータ信号を十分に書き込むことができる。したがって、表示装置の高解像度化に伴う書き込み期間の短縮に対応可能となる。
上記の表示装置の駆動回路は、ハイレベル部、立上り部、立下り部、および傾斜立下り部を有する走査信号生成信号に基づいて走査信号を生成する構成であるから、適切に走査信号を生成することができる。
〔参考例〕
図３及び図４を参照しながら、本発明に係る実施の形態の参考例について以下に説明する。なお、図３中、ＧＣＫはクロック信号を表す。
図３及び図４には本参考例に係る走査信号線駆動回路の出力波形ＶＧ（ｊ−１）、ＶＧ（ｊ）、ＶＧ（ｊ＋１）及び、走査信号線入力付近の走査波形Ｖｇ（１，ｊ）、走査信号線終端付近の走査信号線波形Ｖｇ（Ｎ，ｊ）、各々の画素電位Ｖｄ（１，ｊ）、Ｖｄ（Ｎ，ｊ）を示す。走査信号線駆動回路の出力波形ＶＧ（ｊ）においては、走査電圧Ｖｇｈから非走査電圧Ｖｇｌへの立ち下がり波形は、図３に示すように、単位時間当たりの変化量Ｓｘのスロープ（傾斜）で変化する。
本参考例によれば、複数の画素電極にデータ信号を映像信号線を介して供給し、該映像信号線に交差した走査信号線を介して走査信号を供給して駆動し、表示を行う表示方法において、上記駆動の際に、上記走査信号の立ち下がりが制御される。この立ち下がりは、上記変化量Ｓｘを任意に設定することによって可能となる。
このように上記変化量Ｓｘを適切に設定することによって、走査信号線の入力付近、及び終端付近でもその立ち下がり波形の変化量Ｓｘ１、及びＳｘＮは、走査信号線波形Ｖｇ（１，ｊ）、及びＶｇ（Ｎ，ｊ）のように、走査信号線が寄生的に所有している信号遅延伝播特性の影響を受けずにほぼ同じになった（図３及び図４参照）。このことにより、走査信号線に寄生的に存
在する寄生容量Ｃｇｄに起因して画素電位Ｖｄに生じるレベルシフトは、表示面内で略均一になる。これにより、例えば寄生容量Ｃｇｄに起因するレベルシフト△Ｖｄを予め低減させるように対向電極に対向電位ＶＣＯＭをバイアスする等の従来方法によって、十分にフリッカを低減させ、焼き付け残像等の表示不具合のない表示装置を実現できた。
上記のように立ち下がり波形の変化量Ｓｘ１、及びＳｘＮを走査線上の位置に関係なくほぼ同じにするためには、上記立ち下がりの制御が、走査信号線が備える信号遅延伝達特性に基づいて行われればよい。このように制御すれば、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃えることが可能となるので、各画素電位のレベルシフトが略均一になる。
上記信号遅延伝播特性に基づいて上記立ち下がりの制御を行う代わりに、上記薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、上記走査信号の立ち下がりの傾斜を制御するようにしてもよい。薄膜トランジスタは、閾値電圧からオン電圧までの範囲にある電圧がゲートに印加されると、上記の薄膜トランジスタのドレイン電流（オン抵抗）が、ゲート電圧に依存し、リニアに変化する。すなわち、２値状態におけるオン状態ではなく、薄膜トランジスタは中間的なオン状態となる（アナログ的にゲート電圧により、ドレイン電流が変化する）。
この場合、上記走査信号の立ち下がりが従来のように急峻であると、薄膜トランジスタのゲート電圧−ドレイン電流特性に無関係に、上述のように、寄生容量コンデンサに起因する画素電位のレベルシフトが生じてしまう。しかしながら、本参考例によれば、薄膜トランジスタの上記リニアに変化する領域に影響を受けるように、上記走査信号の立ち下がりの傾斜を制御することが可能となる。このように制御すれば、走査信号の立ち下がりは傾斜すると共に、薄膜トランジスタのオンからオフへの状態変化も上記電圧−電流特性に基づいてリニアに変化するので、寄生容量コンデンサに起因する画素電位のレベルシフトは確実に低減される。
上記の信号遅延伝播特性と、薄膜トランジスタのゲート電圧−ドレイン電流特性との双方に基づいて、上記走査信号の立ち下がりの傾斜を制御することが、より好ましい。この場合、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃えることが可能となるので、各画素電位のレベルシフトが略均一になるとともに、該レベルシフト自体が小さくなる。
また、図４の電圧レベルＶＴは、図９で示したＴＦＴの閾値電圧である。走査信号が走査電圧ＶｇｈからＴＦＴの閾値電圧ＶＴまで立ち下がる期間はＴＦＴがオン状態にあり、寄生容量Ｃｇｄに起因する上記レベルシフトは殆ど発生せず、ＴＦＴがオフ状態になる走査信号線変化量（ＶＴ−Ｖｇｌ）の影響により寄生容量Ｃｇｄに起因するレベルシフトが発生する。
本参考例によれば、ＶＴ−Ｖｇｌ＜Ｖｇｈ−Ｖｇｌであるので、寄生容量Ｃｇｄに起因するレベルシフトの表示面内の不均一をキャンセルするだけでなく、寄生容量Ｃｇｄに起因するレベルシフト量自体を小さくすることが可能になった。
ここで、従来技術における走査信号線駆動回路付近の画素の寄生容量Ｃｇｄに起因して画素電位Ｖｄに生じるレベルシフト量を△Ｖｄ（１）とし、終端付近の画素のレベルシフト量をΔＶｄ（Ｎ）とする。また、本参考例に係る走査信号線駆動回路付近の画素のレベルシフト量を△Ｖｄｘ（１）とし、終端付近の画素のレベルシフト量をΔＶｄｘ（Ｎ）とする。この場合、上述のように立ち下がり波形の変化量Ｓｘ１、及びＳｘＮは、走査信号線が寄生的に所有している信号遅延伝播特性の影響を受けずにほぼ同じである。これにより、寄生的に存在する寄生容量Ｃｇｄに起因して画素電位Ｖｄに生じるレベルシフトは、表示面内で略均一になり、ΔＶｄｘ（１）＝△Ｖｄｘ（Ｎ）＜△Ｖｄ（Ｎ）＜△Ｖｄ（１）という関係を満足する。
従って、例えば対向電極に寄生容量Ｃｇｄに起因するレベルシフトを予め低減させるように対向電位ＶＣＯＭにバイアスする等の従来方法によっても、そのバイアスレベルを小さくでき、フリッカを低減させ、焼き付け残像等の表示不具合を解決するとともに低消費電力な表示装置を実現できる。
〔実施の形態〕
本実施の形態においては、従来の安価な汎用の走査信号線駆動回路（ゲートドライバ）を使用した場合について、主として図１及び図２を参照しながら、以下に説明する。図２は、本実施の形態に係る走査信号線駆動回路の要部の構成、即ち走査信号線駆動回路が備える信号生成回路を示す回路図であり、図１は図２に示した走査信号線駆動回路における要部の波形図である。なお、以下の説明においては、従来の技術の説明に使用した図面も適宜使用する。
従来の走査信号線駆動回路（ゲートドライバ）は、図６を参照しながら既に説明したように、ゲートオン電圧のＶｇｈとゲートオフ電圧のＶｇｌがそれぞれ入力端子ＶＤ１とＶＤ２に入力され、クロック信号ＧＣＫによって順次走査オン電圧Ｖｇｈを順次１走査期間（ＴＨ）選択して走査信号線１０５に出力した後、走査信号線１０５にはＴＦＴ（スイッチ素子）１０２をオフ状態にするＶｇｌ電圧をそれぞれ出力するものである。これに対して、本実施の形態１においては、図２に示すような信号生成回路を採用しており、該回路の出力が、走査信号線駆動回路のＶｇｈ電圧として使用される。
信号生成回路は、図２に示すように、主として、充・放電を行うための抵抗Ｒｃｎｔ及びＣｃｎｔ、この充・放電を制御するためのインバータＩＮＶ、充・放電を切り替えるためのスイッチＳＷ１及びスイッチＳＷ２、ゲートオン電圧Ｖｇｈと該ゲートオン電圧Ｖｇｈから上記充・放電の開始電圧までの降下電圧Ｖｇｈ２の基となる電圧の印加を切り替えるためのスイッチＳＷ３、並びに増幅度切り替えのための抵抗Ｒ１，Ｒ２,Ｒ３を含むＯＰアンプ等のアンプＡＭＰから構成されている。
上記スイッチＳＷ１の一方の端子には信号電圧Ｖｄｄが印加される。この信号電圧Ｖｄｄは、上記ＴＦＴ１０２をオン状態にするのに十分なレベルＶｇｈを有する直流電圧である。このスイッチＳＷ１の他方の端子は、抵抗Ｒｃｎｔの一端に接続されるとともにコンデンサＣｃｎｔの一端にも接続され、さらには上記アンプＡＭＰの非反転端子に接続されている。上記抵抗Ｒｃｎｔの他端は、上記スイッチＳＷ２を介して接地されている。このスイッチＳＷ２の開閉制御は、上記インバータＩＮＶを介して入力されるＳｔｃ信号（図１参照）に基づいて行われる。このＳｔｃ信号は、１走査期間に同期しており、上記スイッチＳＷ１の開閉制御も行う。このＳｔｃ信号は、図１に示すように、クロック信号（ＧＣＫ）と同期するように形成されればよく、例えばモノマルチバイブレータ等（図示しない）を使用して構成できる。
スイッチＳＷ３の一方の端子には信号電圧Ｖｄｄ２が印加される。この信号電圧Ｖｄｄ２は上記降下電圧Ｖｇｈ２の基となる直流電圧である。このスイッチＳＷ３の他方の端子は抵抗Ｒ１を介して上記アンプＡＭＰの反転端子に接続されている。アンプＡＭＰの反転端子は抵抗Ｒ２を介してその出力端子に接続される。ここでは、抵抗Ｒ１とＲ２の値を同じ値とすれば、上記アンプＡＭＰからの出力信号（出力電圧）ＶＤ１ａは、ゲートオン電圧Ｖｇｈから降下電圧Ｖｇｈ２を引いた値となる。本実施の形態では抵抗Ｒ１及びＲ２を同じ値とする。抵抗Ｒ３は、入力インピーダンスのマッチング用であり、特にスイッチＳＷ３が開状態のときにアンプＡＭＰの反転端子への入力電圧が不安定になるのを防ぐ目的で設けられている。
上記のスイッチＳＷ１、ＳＷ２及びＳＷ３の開閉動作については、後述するが、Ｓｔｃ信号がハイレベルの場合にスイッチＳＷ１が閉状態となる。このとき、スイッチＳＷ２及びＳＷ３は、インバータＩＮＶを介してローレベルが印加されるので開状態となる。これに対して、Ｓｔｃ信号がローレベル（放電制御信号）の場合にスイッチＳＷ１が開状態となる。このとき、スイッチＳＷ２及びＳＷ３は、インバータＩＮＶを介してハイレベルが印加されるので閉状態となる。つまり、図２の構成において、スイッチＳＷ１、ＳＷ２及びＳＷ３は、ハイアクティブな素子である。
信号生成回路で生成された出力信号（走査信号生成信号）ＶＤ１ａは、図６に示す走査信号線駆動回路３００の入力端子ＶＤ１に入力される。上記Ｓｔｃ信号は、図１に示すように、ゲート立ち下がり期間を制御するタイミング信号であり、１走査期間（ＴＨ）と同周期の信号である。
上記構成によれば、Ｓｔｃ信号がハイレベルの期間には、上記スイッチＳＷ１が閉状態になる一方、スイッチＳＷ２及びＳＷ３が開状態となるので、出力信号ＶＤ１ａはレベルＶｇｈの電圧として図６に示す走査信号線駆動回路３００の入力端子ＶＤ１へ出力される。
これに対して、Ｓｔｃ信号がローレベルの期間には、スイッチＳＷ１が開状態となる一方、スイッチＳＷ２及びＳＷ３が閉状態となり、Ｃｃｎｔに蓄えられた電荷がＲｃｎｔを介して放電されて徐々に電圧レベルが下がっていき、後段のアンプＡＭＰの非反転端子に入力される。その一方で、ゲートオン電圧Ｖｇｈからの降下電圧であるＶｇｈ２をアンプＡＭＰの反転端子に入力することで、出力信号ＶＤ１ａは、図１に示すようなゲートオン電圧Ｖｇｈから一旦電圧Ｖｇｈ２だけ降下した値になった後に、Ｃｃｎｔに蓄えられた電荷がＲｃｎｔを介して放電された信号が傾斜となってノコギリ波状の信号となる。
すなわち、図１に示す出力信号ＶＤ１ａ（走査信号生成信号）は、走査信号を、ハイレベル部、このハイレベル部の始端部までの立上り部、前記ハイレベル部の終端部から略垂直に立ち下がる第１の立下り部、およびこの第１の立下り部の終端部から傾斜変化しながら立ち下がる第２の立下り部を有するものとなっている。あるいは、ＴＦＴ（スイッチ素子）１０２をオン状態にするレベルを形成するためのハイレベル部、このハイレベル部の始端部までの立上り部、前記ハイレベル部の終端部から一旦ＴＦＴ１０２のオフ状態方向への略垂直な立下り部、およびこの立下り部の終端部から傾斜変化しながら立ち下がる傾斜立下り部を有するものとなっている。
また、図２に示す信号生成回路は、前記ハイレベル部に相当する信号電圧Ｖｄｄ（第１の電圧）の入力部と、信号電圧Ｖｄｄと第２の立下り部の始端部の電圧との電位差に相当する信号電圧Ｖｄｄ２（第２の電圧）の入力部と、信号電圧Ｖｄｄの充電部と、この充電部から所定の時定数による放電を行う放電部と、前記充電部の出力電圧から信号電圧Ｖｄｄ２を差し引く電圧減算部と、前記充電部への信号電圧Ｖｄｄの充電動作と前記減算部および前記放電部の動作とを切り替える切替部とを備えたものとなっている。
図２の信号生成回路で生成された出力信号ＶＤ１ａ（図１参照）を走査信号線駆動回路３００の入力端子ＶＤ１へ送ると、図１のＶＧ（ｊ）に示すような、ゲートオン電圧値が十分であり、かつ走査信号線立ち下がりが傾斜を持った波形を容易に生成することが可能になる。この傾斜波形の傾斜時間は、Ｓｔｃ信号のロー期間にて調整され、傾斜量Ｖｓｌｏｐｅは、図２の抵抗Ｒｃｎｔ及びコンデンサＣｃｎｔを可変にし、その時定数を調整することによって調整可能である。また、走査信号上の信号波形を傾斜させるための電位は、ゲートオン電圧Ｖｇｈ（信号電圧Ｖｄｄ）、降下電圧Ｖｇｈ２（信号電圧Ｖｄｄ２、及び抵抗Ｒ１とＲ２の比で求められる電圧値）を調整することで、駆動する表示パネル毎に最適化すれば良い。
図１に示したように、ＶＧ（ｊ）において、立ち下がり傾斜波形はＶｇｌのレベルまで必ずしも行う必要はない。すなわち、表示面内のレベルシフト△Ｖｄのばらつきを抑制するには、ＴＦＴのオン領域でのゲート立ち下がり傾斜が重要である。言い換えれば、一旦ＴＦＴがオフ領域にはいるとゲート立ち下がりのスピードに依存しない。よって、このような若干の立ち下がり波形の形成で十分な効果が得られる。
上記のように本実施の形態における走査信号（走査信号線駆動回路の出力信号）は、立ち下がり波形が、ＴＦＴ（スイッチ素子）１０２をオン状態にするレベルから一旦ＴＦＴ１０２のオフ状態方向に略垂直に変化してから傾斜変化が開始し、ＴＦＴ１０２をオフ状態にするレベルになるまでに前記傾斜変化が止まって略垂直な変化となる波形である。
上記のように、走査信号は、立ち下がり波形において、ＴＦＴ１０２をオン状態にするレベルから一旦ＴＦＴ１０２のオフ状態方向に略垂直に変化してから傾斜変化が開始しているので、ＴＦＴ１０２をオン状態にするレベルから直ぐに傾斜変化が開始している場合と比較して、ＴＦＴ１０２の駆動マージンを稼ぐことができる。すなわち、ＴＦＴ１０２の電圧が高いほど、ＴＦＴ１０２のスイッチングのための駆動能力が増すことになり、ＴＦＴ１０２のソース−ドレイン間電流を十分に得ることができる。これにより、ＴＦＴ１０２の駆動能力を十分に引き出すことができ、１走査信号あたりの書き込み期間が短くなった場合であっても十分な書き込み期間が得られ、この結果、高品位の表示画像を得ることができる。
また、発明の実施の形態における表示装置は、走査信号線と、前記走査信号線にゲート電極が接続された薄膜トランジスタと前記薄膜トランジスタのソース電極に接続された映像信号線と、前記薄膜トランジスタのドレイン電極に接続された画素電極と、前記画素電極と前記走査信号線との間に形成された付加容量素子と、前記ドレイン電極と対向電極との間に形成された液晶容量素子とからなる画素において、走査信号線駆動回路の出力信号が、走査レベル（ゲートオン電圧Ｖｇｈ）から一旦略垂直に変化してから非走査レベルヘの状態変化が任意に傾斜をもち緩やかであることを特徴としている。この場合、上記走査信号線駆動回路の出力信号の走査レベルから非走査レベルヘの状態変化が、該走査信号線の信号遅延伝達特性を考慮した、任意傾斜であることが好ましい。つまり、これまでの説明に鑑みれば、少なくとも同一の走査信号線上において、走査信号の立下り部分（Ｖｓｌｏｐｅ部：傾斜部）は、走査信号線駆動回路の出力直後の傾斜部と、該走査信号線駆動回路から距離的に最も遠い位置に存在する画素への入力部の傾斜部とが略同一であると言える。
上記表示装置において、走査信号線駆動回路の出力信号の走査レベルから非走査レベルヘの状態変化が、上記薄膜トランジスタのＶ−Ｉ特性を考慮して任意の傾斜をもち緩かであることが好ましい。表示パネル上に構成されたＴＦＴのＶ−Ｉ特性は基本的に同一と考えられるため、少なくとも同一の走査信号線上において、走査信号の立下り部分（Ｖｓｌｏｐｅ部：傾斜部）は、走査信号線駆動回路の出力直後の傾斜部と、該走査信号線駆動回路から距離的に最も遠い位置に存在する画素への入力部の傾斜部とが略同一であると言える。
また、上記構成において、走査信号線駆動回路の出力信号の走査レベルから非走査レベルヘの状態変化が、上記走査信号線の信号遅延伝達特性と、該薄膜トランジスタのＶ−Ｉ特性の双方を考慮して任意の傾斜をもち緩やかであることが好ましい。このため、少なくとも同一の走査信号線上において、走査信号の立下り部分（Ｖｓｌｏｐｅ部：傾斜部）は、走査信号線駆動回路の出力直後の傾斜部と、該走査信号線駆動回路から距離的に最も遠い位置に存在する画素への入力部の傾斜部とが略同一であると言える。
なお、従来例から発明の実施の形態に至る上記一連の説明は、液晶表示装置を例として行ってきたが、本発明の対象となるのは、当然ながら同じ課題を有するマトリクス型表示装置全般であり、特にその駆動方法が、ＴＦＴ等のスイッチ素子で電荷を充電するもの全般について有効なものであり、有機ＥＬ等の素子を用いた表示装置に対しても駆動方法によっては有効である。
本発明の表示装置および表示方法は、映像信号線と走査信号線とが交差するように配置され、走査信号線に供給した走査信号によりスイッチ素子をＯＮ／ＯＦＦして、映像信号線に供給されたデータ信号を画素電極に書き込む方式の種々の表示装置および表示方法において利用可能である。
本発明の実施の形態に係る走査信号線駆動回路の要部の波形図である。 本発明の実施の形態に係る走査信号線駆動回路の要部の構成を示す回路図である。 本発明の実施の形態の参考例に係る走査信号線駆動回路の各部出力波形を示す波形図である。 図３の走査信号線入力付近の走査波形、走査信号線終端付近の走査信号線波形、および各々の画素電位を示す波形図である。 従来の液晶表示装置の構成を示す説明図である。 従来の走査信号線駆動回路の構成例を示す説明図である。 画素容量と補助容量とが対向電極駆動回路の対向電位に並列に接続されている構成における１表示画素の等価回路図である。 従来の液晶表示装置の駆動波形図である。 本発明及び従来技術の双方に使用する説明図であり、薄膜トランジスタが完全なＯＮ／ＯＦＦスイッチではなく、リニアなゲート電圧−ドレイン電流特性を有することを示す説明図である。 １本の走査信号線の信号伝播遅延に着目した場合の伝播等価回路である。 走査信号線に上記走査信号線駆動回路から入力された走査信号が走査信号線の信号遅延伝播特性によりパネル内部でなまっていく様子を示す説明図である。
符号の説明
３ａ シフトレジスタ部
３ｂ 選択スイッチ（スイッチ部）
１０２ ＴＦＴ（スイッチ素子）
１０３ 画素電極
１０４ 信号線
１０５ 走査信号線
２００ 信号線駆動回路
３００ 走査信号線駆動回路（駆動回路）
ＳＷ１ スイッチ
ＳＷ２ スイッチ
ＳＷ３ スイッチ
ＡＭＰ アンプ
ＶＧ 走査信号
ＶＤ１ａ 出力信号（走査信号生成信号）
Ｒ１ 抵抗
Ｒ２ 抵抗
Ｒ３ 抵抗
ＧＣＫ クロック信号
ＧＳＰ データ信号
ＶＤ１ 入力端子
ＶＤ２ 入力端子

Claims (13)

  1. 複数の画素電極に各映像信号線を介して入力されたデータ信号をスイッチ素子を介して供給し、該各映像信号線に交差し前記スイッチ素子に接続された各走査信号線を介して、前記スイッチ素子に前記スイッチ素子のオン状態およびオフ状態を決める走査信号を供給して表示を行う表示装置において、
    前記各走査信号線に出力開始される前記走査信号の立ち下がり波形は、前記スイッチ素子をオン状態にする電圧レベルから一旦スイッチ素子をオフ状態にする電圧方向に第１の略垂直な変化をし、次に傾斜変化を開始し、前記スイッチ素子をオフ状態にする電圧レベルになるまでに前記傾斜変化が止まり、次に前記スイッチ素子をオフ状態にする電圧レベルまで第２の略垂直な変化をする波形であることを特徴とする表示装置。
  2. 複数の画素電極に各映像信号線を介して入力されたデータ信号をゲートを有するスイッチ素子を介して供給し、該各映像信号線に交差し前記スイッチ素子に接続された各走査信号線を介して、前記スイッチ素子のゲートに前記スイッチ素子のオン状態およびオフ状態を決める走査信号を供給して表示を行う表示装置において、
    前記各走査信号線に出力開始される前記走査信号の立ち下がり波形は、前記スイッチ素子のゲートオン電圧から一旦ゲートオフ電圧方向に第１の略垂直な変化をし、次に傾斜変化を開始し、前記スイッチ素子のゲートオフ電圧になるまでに前記傾斜変化が止まり、次にゲートオフ電圧になるまで第２の略垂直な変化をする波形であることを特徴とする表示装置。
  3. 前記スイッチ素子は薄膜トランジスタであることを特徴とする請求項２に記載の表示装置。
  4. 前記走査信号を出力する走査信号線駆動回路を備えていることを特徴とする請求項１から３のいずれか１項に記載の表示装置。
  5. 前記走査信号を、ハイレベル部、このハイレベル部の始端部までの立上り部、前記ハイレベル部の終端部から略垂直に立ち下がる第１の立下り部、およびこの第１の立下り部の終端部から傾斜変化しながら立ち下がる第２の立下り部を有する走査信号生成信号に基づいて生成することを特徴とする請求項１から３のいずれか１項に記載の表示装置。
  6. 前記走査信号生成信号は、前記第２の立下り部の下端部から前記立上り部が立ち上がっていることを特徴とする請求項５に記載の表示装置。
  7. 前記走査信号生成信号を生成する信号生成回路は、
    前記ハイレベル部に相当する第１の電圧の入力部と、
    前記第１の電圧と第２の立下り部の始端部の電圧との電位差に相当する第２の電圧の入力部と、
    第１の電圧の充電部と、
    この充電部から所定の時定数による放電を行う放電部と、
    前記充電部の出力電圧から第２の電圧を差し引く電圧減算部と、
    前記充電部への第１の電圧の充電動作と前記減算部および前記放電部の動作とを切り替える切替部とを備えていることを特徴とする請求項５または６に記載の表示装置。
  8. 複数の画素電極に各映像信号線を介して入力されたデータ信号をスイッチ素子を介して供給し、該各映像信号線に交差し前記スイッチ素子に接続された各走査信号線を介して、前記スイッチ素子に前記スイッチ素子のオン状態およびオフ状態を決める走査信号を供給して表示を行う表示方法において、
    前記各走査信号線に出力開始される前記走査信号の立ち下がり波形は、前記スイッチ素子をオン状態にする電圧レベルから一旦スイッチ素子をオフ状態にする電圧方向に第１の略垂直な変化をし、次に傾斜変化を開始し、前記スイッチ素子をオフ状態にする電圧レベルになるまでに前記傾斜変化が止まり、次に前記スイッチ素子をオフ状態にする電圧レベルまで第２の略垂直な変化をする波形であることを特徴とする表示方法。
  9. 複数の画素電極に各映像信号線を介して入力されたデータ信号をゲートを有するスイッチ素子を介して供給し、該各映像信号線に交差し前記スイッチ素子に接続された各走査信号線を介して、前記スイッチ素子のゲートに前記スイッチ素子のオン状態およびオフ状態を決める走査信号を供給して表示を行う表示方法において、
    前記各走査信号線に出力開始される前記走査信号の立ち下がり波形は、前記スイッチ素子のゲートオン電圧から一旦ゲートオフ電圧方向に第１の略垂直な変化をし、次に傾斜変化を開始し、前記スイッチ素子のゲートオフ電圧になるまでに前記傾斜変化が止まり、次にゲートオフ電圧になるまで第２の略垂直な変化をする波形であることを特徴とする表示方法。
  10. 前記スイッチ素子は薄膜トランジスタであることを特徴とする請求項９に記載の表示方法。
  11. 前記走査信号を、ハイレベル部、このハイレベル部の始端部までの立上り部、前記ハイレベル部の終端部から略垂直に立ち下がる第１の立下り部、およびこの第１の立下り部の終端部から傾斜変化しながら立ち下がる第２の立下り部を有する走査信号生成信号に基づいて生成することを特徴とする請求項８から１０のいずれか１項に記載の表示方法。
  12. 前記走査信号生成信号は、前記第２の立下り部の下端部から前記立上り部が立ち上がっていることを特徴とする請求項１１に記載の表示方法。
  13. 前記走査信号生成信号は、
    前記ハイレベル部に相当する第１の電圧を所定期間保持しかつ充電した後、この電圧を所定の時定数により放電するとともに、この放電電圧から前記第１の電圧と第２の立下り部の始端部の電圧との電位差に相当する第２の電圧を差し引くことにより生成することを特徴とする請求項１１または１２に記載の表示方法。
JP2003325879A 2003-09-18 2003-09-18 表示装置および表示方法 Expired - Lifetime JP4060256B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003325879A JP4060256B2 (ja) 2003-09-18 2003-09-18 表示装置および表示方法
TW093127318A TWI254909B (en) 2003-09-18 2004-09-09 Display device and driving circuit for the same, display method
US10/937,416 US7460114B2 (en) 2003-09-18 2004-09-10 Display device and driving circuit for the same display method
CNB2004100942343A CN100416347C (zh) 2003-09-18 2004-09-17 显示装置及其驱动电路和显示方法
KR1020040074577A KR100596084B1 (ko) 2003-09-18 2004-09-17 표시 장치와 그의 구동 회로, 및 표시 방법
US12/219,682 US20090009460A1 (en) 2003-09-18 2008-07-25 Display device and driving circuit for the same, display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003325879A JP4060256B2 (ja) 2003-09-18 2003-09-18 表示装置および表示方法

Publications (2)

Publication Number Publication Date
JP2005091836A JP2005091836A (ja) 2005-04-07
JP4060256B2 true JP4060256B2 (ja) 2008-03-12

Family

ID=34308718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003325879A Expired - Lifetime JP4060256B2 (ja) 2003-09-18 2003-09-18 表示装置および表示方法

Country Status (5)

Country Link
US (2) US7460114B2 (ja)
JP (1) JP4060256B2 (ja)
KR (1) KR100596084B1 (ja)
CN (1) CN100416347C (ja)
TW (1) TWI254909B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4060256B2 (ja) * 2003-09-18 2008-03-12 シャープ株式会社 表示装置および表示方法
JP4667904B2 (ja) * 2005-02-22 2011-04-13 株式会社 日立ディスプレイズ 表示装置
KR101209043B1 (ko) * 2006-01-26 2012-12-06 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR101265333B1 (ko) * 2006-07-26 2013-05-20 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법
CN101501754B (zh) * 2006-09-15 2012-01-18 夏普株式会社 显示装置
US8223137B2 (en) * 2006-12-14 2012-07-17 Lg Display Co., Ltd. Liquid crystal display device and method for driving the same
US8754836B2 (en) * 2006-12-29 2014-06-17 Lg Display Co., Ltd. Liquid crystal device and method of driving the same
TWI336461B (en) * 2007-03-15 2011-01-21 Au Optronics Corp Liquid crystal display and pulse adjustment circuit thereof
KR100899157B1 (ko) * 2007-06-25 2009-05-27 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
US8570267B2 (en) * 2007-10-04 2013-10-29 Sharp Kabushiki Kaisha Display apparatus and method for driving same
TWM340549U (en) * 2008-04-01 2008-09-11 Richtek Technology Corp Apparatus for decreasing internal power loss in integrated circuit package
TWI410941B (zh) * 2009-03-24 2013-10-01 Au Optronics Corp 可改善畫面閃爍之液晶顯示器和相關驅動方法
JP2010230842A (ja) * 2009-03-26 2010-10-14 Toshiba Mobile Display Co Ltd 液晶表示装置
JP5206594B2 (ja) * 2009-06-05 2013-06-12 富士通セミコンダクター株式会社 電圧調整回路及び表示装置駆動回路
CN102129845B (zh) * 2010-01-14 2012-12-26 群康科技(深圳)有限公司 液晶面板驱动电路和液晶显示装置
US8963904B2 (en) * 2010-03-22 2015-02-24 Apple Inc. Clock feedthrough and crosstalk reduction method
CN102622951B (zh) * 2011-01-30 2015-11-18 联咏科技股份有限公司 闸极驱动器及相关的显示装置
US9595232B2 (en) * 2012-04-13 2017-03-14 Sharp Kabushiki Kaisha Liquid crystal display device and driving method thereof
KR102110223B1 (ko) * 2012-08-14 2020-05-14 삼성디스플레이 주식회사 구동 회로 및 이를 포함하는 표시 장치
CN102914925B (zh) * 2012-10-22 2015-02-04 深圳市华星光电技术有限公司 液晶面板驱动电路
US8890791B2 (en) 2012-10-22 2014-11-18 Shenzhen China Star Optoelectronics Technology Co., Ltd Drive circuit of liquid crystal panel
JP6139777B2 (ja) * 2013-04-02 2017-05-31 ビーオーイー・テクノロジー・グループ・カンパニー・リミテッド 残像除去装置、ディスプレイ及び残像除去方法
WO2015128904A1 (ja) * 2014-02-28 2015-09-03 パナソニック液晶ディスプレイ株式会社 表示装置及びその製造方法
US10163392B2 (en) * 2015-04-07 2018-12-25 Sharp Kabushiki Kaisha Active matrix display device and method for driving same
CN105609080B (zh) * 2016-03-16 2018-03-06 深圳市华星光电技术有限公司 可调节削角波形的削角电路及削角波形的调节方法
US20170371763A1 (en) * 2016-06-28 2017-12-28 International Business Machines Corporation Automated globalization enablement on development operations
JP2018032171A (ja) * 2016-08-23 2018-03-01 株式会社ジャパンディスプレイ 表示装置
JP2018032170A (ja) * 2016-08-23 2018-03-01 株式会社ジャパンディスプレイ 表示装置
CN107665687A (zh) * 2017-10-26 2018-02-06 惠科股份有限公司 一种显示设备
CN107545873A (zh) * 2017-10-26 2018-01-05 惠科股份有限公司 一种显示设备
TWI767734B (zh) * 2021-06-03 2022-06-11 友達光電股份有限公司 顯示裝置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH063647A (ja) 1992-06-18 1994-01-14 Sony Corp アクティブマトリクス型液晶表示装置の駆動方法
JPH06110035A (ja) 1992-09-28 1994-04-22 Seiko Epson Corp 液晶表示装置の駆動方法
JPH06113079A (ja) * 1992-09-30 1994-04-22 Fuji Photo Film Co Ltd 光ビーム走査装置
JPH1078592A (ja) * 1996-09-03 1998-03-24 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
JP3406508B2 (ja) 1998-03-27 2003-05-12 シャープ株式会社 表示装置および表示方法
US7002542B2 (en) * 1998-09-19 2006-02-21 Lg.Philips Lcd Co., Ltd. Active matrix liquid crystal display
JP4480821B2 (ja) 1999-10-28 2010-06-16 シャープ株式会社 液晶表示装置
JP2001272654A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd アクティブマトリクス型液晶表示装置
JP2003015608A (ja) * 2001-06-22 2003-01-17 Internatl Business Mach Corp <Ibm> 画像表示装置、画像表示制御装置、表示制御方法、および信号供給方法
JP3628676B2 (ja) * 2002-10-28 2005-03-16 シャープ株式会社 表示装置
JP3681734B2 (ja) 2003-05-09 2005-08-10 シャープ株式会社 表示装置および表示方法
JP4060256B2 (ja) * 2003-09-18 2008-03-12 シャープ株式会社 表示装置および表示方法

Also Published As

Publication number Publication date
US20090009460A1 (en) 2009-01-08
TW200525484A (en) 2005-08-01
KR100596084B1 (ko) 2006-07-03
JP2005091836A (ja) 2005-04-07
US7460114B2 (en) 2008-12-02
CN100416347C (zh) 2008-09-03
KR20050028842A (ko) 2005-03-23
CN1667457A (zh) 2005-09-14
US20050062706A1 (en) 2005-03-24
TWI254909B (en) 2006-05-11

Similar Documents

Publication Publication Date Title
JP4060256B2 (ja) 表示装置および表示方法
JP3406508B2 (ja) 表示装置および表示方法
JP4704438B2 (ja) 表示装置
US20100289785A1 (en) Display apparatus
JP4330059B2 (ja) 液晶表示装置及びその駆動制御方法
JP2005292793A (ja) 液晶表示装置の駆動方法
WO2019080298A1 (zh) 一种显示设备
WO2019080299A1 (zh) 一种显示设备
JP3628676B2 (ja) 表示装置
JP3715306B2 (ja) 表示装置および表示方法
JP4639702B2 (ja) 液晶表示装置及び液晶表示装置の駆動方法
JP3681734B2 (ja) 表示装置および表示方法
WO2019080301A1 (zh) 一种显示设备
JP4137957B2 (ja) 表示装置及びこの表示装置に用いる走査信号線駆動回路
WO2019080300A1 (zh) 一种显示设备
JP2008191687A (ja) 表示装置
WO2019080302A1 (zh) 一种显示设备
JP3745362B2 (ja) 表示装置および表示方法
JP3832667B2 (ja) 表示装置
JP3795509B2 (ja) 表示装置および表示方法
JP3754056B2 (ja) 表示装置および表示方法
JP3754060B2 (ja) 表示装置および表示方法
JP2006171022A (ja) 表示装置およびその駆動方法
JP2000035560A (ja) アクティブマトリクス型表示装置
JP2011128642A (ja) 表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070918

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4060256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term