JP4057745B2 - 半導体装置のコンタクト形成方法 - Google Patents
半導体装置のコンタクト形成方法 Download PDFInfo
- Publication number
- JP4057745B2 JP4057745B2 JP15434899A JP15434899A JP4057745B2 JP 4057745 B2 JP4057745 B2 JP 4057745B2 JP 15434899 A JP15434899 A JP 15434899A JP 15434899 A JP15434899 A JP 15434899A JP 4057745 B2 JP4057745 B2 JP 4057745B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- forming
- conductive layer
- semiconductor device
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体メモリ装置の製造方法に関するものであり、より詳しくはコンタクト形成方法に関するものである。
【0002】
【従来の技術】
図1及び図2は、従来の半導体メモリ装置のストレージノードの製造方法の工程を順次的に示す断面図である。
図1を参照すると、従来のDRAMセルキャパシタのストレージノード製造方法は、まず半導体基板1上に多層膜、例えば層間絶縁膜(interlayer insulation films)2が形成される。半導体基板1の一部の上部表面が露出されるときまで、多層膜2がエッチングされてコンタクトホール3、即ちストレージノードコンタクトホール(storage nodecontact hole)3が形成される。コンタクトホール3を十分に充填するように層間絶縁膜2上にストレージノード形成用導電層4、例えばポリシリコン膜が形成される。
【0003】
ポリシリコン膜4がストレージノード形成用マスクを使用してパターニング(patterning)されると、図2に図示されたように、ストレージノード4aが形成される。このストレージノード4aがコンタクトホール3に正確に整列(align)されたことを示す。これに対する平面投影図は、図2のとおりである。
【0004】
しかし、ストレージノードパターニング工程において、ストレージノード4bとコンタクトホール3との間に誤整列(misalign)が発生されると、図4のように、ストレージノードパターニングのための乾式エッチング工程時一般的に行われる過エッチング(overetch)工程によってストレージノード4bの首部分が狭くなる「ネッキング(necking)」現象(参照番号5)が発生される。
【0005】
図5は、図4の平面投影図として、ここで参照番号5は、ストレージノード4bとコンタクトホール3の連結部位を示す。このようなネッキング現象が著しい場合、ストジーレノード4bが倒れる(fall down)問題が発生される。
【0006】
【発明が解決しようとする課題】
本発明の第一の目的は、ストレージノードが誤整列されても過度なネッキング現象が防止できる半導体装置のコンタクト形成方法を提供することである。
第二の目的は、ストレージノードの倒れることが防止できる半導体装置のコンタクト形成方法を提供することである。
【0007】
【課題を解決するための手段】
上述の目的を達成するための本発明によると、半導体装置のコンタクト形成方法は、半導体基板上に層間絶縁膜を形成する段階と、半導体基板の一部が露出されるときまで、層間絶縁膜をエッチングして層間絶縁膜内にコンタクトホールを形成する段階と、コンタクトホール下部の半導体基板と接触され、層間絶縁間の上部表面より相対的に低い上部表面を有するコンタクトプラグを形成する段階と、コンタクトホールのトポロジー(topology)に沿って層間絶縁膜上にコンタクトプラグと電気的に接続されるように第1導電層を形成する段階と、コンタクトホールを物質層として完全に充填する段階と、物質層を含んで第1導電層上に第2導電層を形成する段階と、コンタクト電極形成用マスクを使用して第2導電層及び第1導電層をエッチングしてコンタクト電極を形成する。
【0008】
上述の目的を達成するための本発明によると、半導体装置のコンタクト形成方法は、半導体基板上に層間絶縁膜を形成する段階と、半導体基板の一部が露出されるときまで、層間絶縁膜をエッチングして層間絶縁膜内にコンタクトホールを形成する段階と、コンタクトホール下部の半導体基板と接触され、層間絶縁間の上部表面より相対的に低い上部表面を有するコンタクトプラグを形成する段階と、コンタクトホールのトポロジーに沿って層間絶縁膜上にコンタクトプラグと電気的に接続されるように第1導電層を形成する段階と、コンタクトホール両側壁の第1導電層上にコンタクトスペーサーを形成する段階と、コンタクトホールを完全に充填するように第1導電層上に第2導電層を形成する段階と、コンタクト電極形成用マスクを使用して第2導電層及び第1導電層をエッチングしてコンタクト電極を形成する。
【0009】
図10及び図16を参照すると、本発明の実施形態による新たな半導体装置のコンタクト形成方法は、リセスされたコンタクトプラグ(recessed contact plug)が形成された後、コンタクトホールのトポロジーに沿って層間絶縁膜上にコンタクトプラグと電気的に接続される導電層が形成される。コンタクトホールが物質層で充填されたり、コンタクトホール両側壁の導電層上に物質層によるコンタクトスペーサーが形成される。このとき、物質層は、導電層及び後続ストレージノード形成用導電層とエッチング選択比を有する物質で形成される。このような半導体装置の製造方法によって、ストレージノードが誤整列されてもストレージノードの過度なネッキング現象が防止でき、従ってストレージノードの倒れることが防止できる。
【0010】
【発明の実施の形態】
(実施形態1)
以下図6乃至図11を参照して、本発明の第1実施形態を詳細に説明する。
図6乃至図10は、本発明の第1実施形態による半導体装置のコンタクト形成方法の工程を順序に示す断面図である。
【0011】
図6を参照すると、本発明の第1実施形態によるDRAMセルキャパシタの製造方法は、まず半導体基板100上に層間絶縁膜102が形成される。層間絶縁膜102上に形成されたフォトレジストパターン(未図示)等をマスクとして使用して層間絶縁膜102がエッチングされる。そうすると、半導体基板100の一部、例えば不純物領域(未図示)一部の上部表面が露出されるようにコンタクトホール103、即ちストレージノードコンタクトホール103が形成される。コンタクトホール103の一部を充填するようにリセスされたコンタクトプラグ104が形成される。
【0012】
リセスされたコンタクトプラグ104は、100Å乃至5000Åの範囲内のリセス深さを有するように形成される。
リセスされたコンタクトプラグ104は、次の工程を通して形成される。まず、コンタクトホール103を充填するように層間絶縁膜102上に導電層が形成された後、この導電層がエッチバック(etch back)工程で平坦化エッチングされる。このとき、導電層は、コンタクトプラグ104の上部表面が層間絶縁膜102の上部表面より相対的に低いレベル(lower level)を有するように、即ちコンタクトプラグ104がリセス深さtを有するように過エッチングされる。結果的にリセスされたコンタウトプラグ104が形成される。
【0013】
又は、まずコンタクトホール103を充填するように層間絶縁膜102上に導電層が形成された後、層間絶縁膜102の上部表面が露出されるときまで導電層がCMP工程で平坦化エッチングされる。そして乾式エッチング及び湿式エッチングのうち、いずれか1つでコンタクトホール103内の導電層の一部をエッチングして結果的にリセスされたコンタクトプラグ104が形成される。
【0014】
リセスされたコンタクトプラグ104形成のための導電層は、各々Si(poly−Si)、Ti、TiN、W、WN、Al、Cu、Pt、Au、Ag、そしてこれらの複合膜のうち、いずれか1つで形成される。
【0015】
図7において、コンタクトホール103のトポロジーに沿って層間絶縁膜102上にリセスされたコンタクトプラグ104と電気的に接続される一種のキャッピング層(capping layer)の導電層105が形成される。導電層105は、Si(poly−Si)、Ti、TiN、W、WN、Al、Cu、Pt、Au、Ag、そしてこれらの複合膜のうち、いずれか1つで形成される。導電層105は、100Å乃至3000Åの厚さ範囲内に形成される。
【0016】
図8を参照すると、コンタクトホール103が十分に充填するように導電層105上に物質層106が形成される。物質層106は、導電層105、そして後続工程で形成されるストレージ電極物質とエッチング選択比を有する物質で形成され、導電物質及び絶縁物質のうち、いずれか1つで形成される。
【0017】
物質層は、例えばシリコン酸化膜としてBPSG、PSG、SiO2、そしてFox(flowable oxide)のうち、ある1つで形成される。物質層は、Si−O、Si−O−N、Si−N、Al−O、Al−N、B−N、Ti−N、W−Si、そしてW−Nのうち、いずれか1つで形成される。
【0018】
図9のように、物質層106が、例えば、エッチバック工程でコンタクトホール103両側の導電層105の上部表面が露出されるときまで平坦化エッチングされ孤立される。そうすると、物質層プラグ106a、例えばシリコン酸化膜プラグが形成される。物質層プラグ106aを含んで導電層105上にストレージノード形成用導電層108が形成される。
【0019】
導電層108は、Si(poly−Si)、Ti、TiN、W、WN、Al、Cu、Pt、Au、Ag、そしてこれらの複合膜のうち、いずれか1つで形成される。ここで、リセスされたコンタクトプラグ104と導電層105、108は、望ましくは、全部ポリシリコンで形成され、このとき、物質層プラグ106aは、シリコン酸化膜で形成される。
【0020】
導電層108が、この分野でよく知られたフォトリソグラフィ工程を通してパターニングされると、図10に図示されたように、DRAMセルキャパシタの下部電極であるストレージノード110が形成される。ここで、ストレージノード110がコンタクトホール103に対して誤整列された場合を示している。しかし、誤整列程度が図4に図示された従来ストレージノード4bと同程度であっても、物質層プラグ106aが導電層105、108に対してエッチング選択比を有するため、従来の過度なネッキング現象はない。
【0021】
図11は、図10の平面投影図である。
図11を参照すると、ストレージノード110がコンタクトホール103に対して誤整列されているが、導電層105と物質層プラグ106aによって維持されることが分かる。このとき、参照番号111は、ストレージノード110とコンタクトホール103との間の連結部位を示す。
【0022】
ストレージノード110とコンタクトホール103との間の誤整列マージンとコンタクト抵抗を得るためストレージノード110とコンタクトホール103との間の接触面積を考慮して物質層プラグ106aの半径を調節するようになる。これは、物質層106蒸着前に形成される導電層105の厚さを調節することによって可能である。
【0023】
(実施形態2)
次は、図12乃至図19を参照して、本発明の第2実施形態を詳細に説明する。
図12乃至図16は、本発明の第2実施形態による半導体装置のコンタクト形成方法の工程を順序に示す断面図である。
【0024】
図12を参照すると、本発明の第2実施形態によるDRAMセルキャパシタの製造方法は、まず半導体基板200上に層間絶縁膜202が形成される。層間絶縁膜202上に形成されたフォトレジストパターン(未図示)等をマスクとして使用して層間絶縁膜202がエッチングされる。そうすると、半導体基板200の一部、例えば不純物領域(未図示)一部の上部表面が露出されるようにコンタクトホール203、即ちストレージノードコンタクトホール203が形成される。コンタクトホール203の一部が充填されるようにリセスされたコンタクトプラグ204が形成される。
【0025】
リセスされたコンタクトプラグ204は、第1実施形態のように、コンタクトホール203を充填するように形成された導電層がエッチバック工程で過エッチングされて形成されたり、CMP工程で平坦化エッチングされた後、乾式エッチング及び湿式エッチングのうち、いずれか1つでエッチングされて形成される。このとき、リセスされたコンタクトプラグ204は、100Å乃至5000Å範囲内のリセス深さtを有するように形成される。
【0026】
リセスされたコンタクトプラグ204形成のための導電層は、Si(poly−Si)、Ti、TiN、W、WN、Al、Cu、Pt、Au、Ag、そしてこれらの複合膜のうち、いずれか1つで形成される。
【0027】
図13において、コンタクトホール203のトポロジーに沿って層間絶縁膜202上にリセスされたコンタクトプラグ204と電気的に接続される一種のキャッピング層の導電層205が形成される。導電層205は、100Å乃至3000Åの厚さ範囲内に形成され、Si(poly−Si)、Ti、TiN、W、WN、Al、Cu、Pt、Au、Ag、そしてこれらの複合膜のうち、いずれか1つで形成される。
【0028】
図13を参照すると、コンタクトホール203のトポロジに沿って導電層205上にエッチング選択比を物質層206が形成される。物質層206は、後続ストレージノード形成用物質とエッチング選択比を有する物質として、導電物質及び絶縁物質のうち、いずれか1つで形成される。
【0029】
物質層206は、例えばシリコン酸化膜としてBPSG、PSG、SiO2、そしてFoxのうち、いずれか1つで形成されたり、Si−O、Si−O−N、Si−N、Al−O、Al−N、B−N、Ti−N、W−Si、そしてW−Nのうち、いずれか1つで形成される。
【0030】
図15のように、物質層206が、エッチバック工程でエッチングされてコンタクトスペーサー206a、例えばシリコン酸化膜スペーサーが形成される。コンタクトホール203を完全に充填するように導電層205上にストレージノード形成用導電層208が形成される。
【0031】
導電層208は、Si(poly−Si)、Ti、TiN、W、WN、Al、Cu、Pt、Au、Ag、そしてこれらの複合膜のうち、いずれか1つで形成される。ここで、リセスされたコンタクトプラグ204と導電層205、208は、望ましくは、全部ポリシリコンで形成され、このとき、物質層プラグ206aは、シリコン酸化膜で形成される。
【0032】
導電層208が、この分野でよく知られたフォトリソグラフィ工程を通じてパターニングされると、図16に図示されたように、DRAMセルキャパシタの下部電極であるストレージノード210が形成される。ここで、ストレージノード210がコンタクトホール203に対して誤整列された場合を示している。しかし、コンタクトスペーサー206aが導電層205、208aに対してエッチング選択比を有するため、従来の過度なネッキング現象はない。
【0033】
図17は、図16の平面投影図である。
図17を参照すると、コンタクトスペーサー206aの外部で少しネッキングが発生されることができるが、コンタクトスペーサー206aによってコンタクトスペーサー206a内部のストレージノード210のコンタクトホール203との間の接触が完璧に維持される(参照番号211)。
【0034】
一方、図18のように、導電層パターン208b形成時、ストレージノード210とコンタクトホール203との間の誤整列が著しく発生される場合、図10のように、コンタクトスペーサー206a内部でもネッキングが発生される。これによって、コンタクトスペーサー206a内部でストレージノード210とコンタクトホール203が接触されなく、コンタクトスペーサー206a外部の一部のみ接触される(参照番号213)。
【0035】
このような場合が発生されないようにするため、コンタクトスペーサー206aの厚さ及び半径に対する適切な調節が必要である。コンタクトスペーサー206aの半径調節は、導電層205の厚さを調節することによって可能で、コンタクトスペーサー206aの厚さ調節は、物質層206の厚さを調節することによって可能である。
【0036】
【発明の効果】
本発明は、コンタクトホールの一部をストレージノードとエッチング選択比を有する物質で充填されたり、その物質でコンタクトホールの両側壁にコンタクトスペーサーを形成することによって、ストレージノードが誤整列されてもストレージノードの過度なネッキング現象が防止でき、従って、ストレージノードの倒れることが防止できる効果がある。
【図面の簡単な説明】
【図1】 従来の半導体装置のストレージノードの製造方法の工程を順序に示す断面図である。
【図2】 従来の半導体装置のストレージノードの製造方法の工程を順序に示す断面図である。
【図3】 図2の平面投影図である。
【図4】 従来の誤整列されたストレージノードを示す断面図である。
【図5】 図4の平面投影図である。
【図6】 本発明の第1実施形態による半導体装置のコンタクト形成方法の工程を順次的に示す断面図である。
【図7】 本発明の第1実施形態による半導体装置のコンタクト形成方法の工程を順次的に示す断面図である。
【図8】 本発明の第1実施形態による半導体装置のコンタクト形成方法の工程を順次的に示す断面図である。
【図9】 本発明の第1実施形態による半導体装置のコンタクト形成方法の工程を順次的に示す断面図である。
【図10】 本発明の第1実施形態による半導体装置のコンタクト形成方法の工程を順次的に示す断面図である。
【図11】 図10の平面投影図である。
【図12】 本発明の第2実施形態による半導体装置のコンタクト形成方法の工程を順次的に示す断面図である。
【図13】 本発明の第2実施形態による半導体装置のコンタクト形成方法の工程を順次的に示す断面図である。
【図14】 本発明の第2実施形態による半導体装置のコンタクト形成方法の工程を順次的に示す断面図である。
【図15】 本発明の第2実施形態による半導体装置のコンタクト形成方法の工程を順次的に示す断面図である。
【図16】 本発明の第2実施形態による半導体装置のコンタクト形成方法の工程を順次的に示す断面図である。
【図17】 図16の平面投影図である。
【図18】 本発明の第2実施形態による誤整列されたストレージノードを示す断面図である。
【図19】 図18の平面投影図である。
【符号の説明】
1,100,200 半導体基板
2,102,202 層間絶縁膜
3,103,203 コンタクトホール
4a,4b,110,210 ストレージノード
t リセス深さ
104,204 リセスされたコンタクトプラグ
105,108,205,208 導電層
106,206 物質層
106a 物質層プラグ
206a コンタクトプラグ
Claims (16)
- 半導体基板上に層間絶縁膜を形成する段階と、
前記半導体基板の一部が露出されるときまで、前記層間絶縁膜をエッチングして層間絶縁膜内にコンタクトホールを形成する段階と、
前記コンタクトホール下部の半導体基板と接続され、前記層間絶縁間の上部表面より相対的に低い上部表面を有するコンタクトプラグを形成する段階と、
コンタクトホールの凹みに対応する凹みが残るように、前記層間絶縁膜上及び前記コンタクトホール内に前記コンタクトプラグと電気的に接続される第1導電層を形成する段階と、
前記コンタクトホールを物質層として完全に充填する段階と、前記物質層を含んで第1導電層上に第2導電層を形成する段階と、
コンタクト電極形成用マスクを使用して前記第2導電層及び第1導電層をエッチングしてコンタクト電極を形成する段階とを含むことを特徴とする半導体装置のコンタクト形成方法。 - 前記コンタクトプラグ形成段階は、前記コンタクトホールを充填するように層間絶縁膜上に導電層を形成する段階と、前記導電層をエッチバック工程でエッチングし、過エッチングしてリセスされたコンタクトプラグを形成する段階とを含むことを特徴とする請求項1に記載の半導体装置のコンタクト形成方法。
- 前記リセスされたコンタクトプラグは、100Å乃至5000Åの範囲内のリセス深さを有するように形成されることを特徴とする請求項2に記載の半導体装置のコンタクト形成方法。
- 前記コンタクトプラグ形成段階は、前記コンタクトホールを充填するように層間絶縁膜上に導電層を形成する段階と、前記層間絶縁膜の上部表面が露出されるときまで導電層をCMP工程で平坦化エッチングする段階と、乾式エッチング及び湿式エッチングのうち、いずれか1つで前記導電層の一部をエッチングしてリセスされたコンタクトプラグを形成する段階とを含むことを特徴とする請求項1に記載の半導体装置のコンタクト形成方法。
- 前記リセスされたコンタクトプラグは、100Å乃至5000Åの範囲内のリセス深さを有するように形成されることを特徴とする請求項4に記載の半導体装置のコンタクト形成方法。
- 前記第1導電層は、100Å乃至3000Åの厚さ範囲内に形成されることを特徴とする請求項1に記載の半導体装置のコンタクト形成方法。
- 前記物質層は、第1及び第2導電層とのエッチング選択比を有する導電物質及び絶縁物質のうち、いずれか1つで形成されることを特徴とする請求項1に記載の半導体装置のコンタクト形成方法。
- 前記絶縁物質は、シリコン酸化膜で形成されることを特徴とする請求項7に記載の半導体装置のコンタクト形成方法。
- 前記絶縁物質は、BPSG、PSG、SiO2、そしてFoxのうち、いずれか1つで形成されることを特徴とする請求項7に記載の半導体装置のコンタクト形成方法。
- 前記物質層は、Si−O、Si−O−N、Si−N、Al−O、Al−N、B−N、Ti−N、W−Si、そしてW−Nのうち、いずれか1つで形成されることを特徴とする請求項1に記載の半導体装置のコンタクト形成方法。
- 前記コンタクトプラグは、第1導電層、そして第2導電層は、各々Si、Ti、TiN、W、WN、Al、Cu、Pt、Au、Ag、そしてこれらの複合膜のうち、いずれか1つで形成されることを特徴とする請求項1に記載の半導体装置のコンタクト形成方法。
- 半導体基板上に層間絶縁膜を形成する段階と、
前記半導体基板の一部が露出されるときまで、前記層間絶縁膜をエッチングして層間絶縁膜内にコンタクトホールを形成する段階と、
前記コンタクトホール下部の半導体基板と接続され、前記層間絶縁間の上部表面より相対的に低い上部表面を有するコンタクトプラグを形成する段階と、
コンタクトホールの凹みに対応する凹みが残るように、前記層間絶縁膜上及び前記コンタクトホール内に前記コンタクトプラグと電気的に接続される第1導電層を形成する段階と、
前記コンタクトホール両側壁の第1導電層上にコンタクトスペーサーを形成する段階と、前記コンタクトホールを完全に充填するように第1導電層上に第2導電層を形成する段階と、
コンタクト電極形成用マスクを使用して前記第2導電層及び第1導電層をエッチングしてコンタクト電極を形成する段階とを含むことを特徴とする半導体装置のコンタクト形成方法。 - 前記コンタクトスペーサーは、第1及び第2導電層とエッチング選択比を有する導電物質及び絶縁物質のうち、いずれか1つで形成されることを特徴とする請求項12に記載の半導体装置のコンタクト形成方法。
- 前記絶縁物質は、シリコン酸化膜で形成されることを特徴とする請求項13に記載の半導体装置のコンタクト形成方法。
- 前記絶縁物質は、BPSG、PSG、SiO2、そしてFoxのうち、いずれか1つで形成されることを特徴とする請求項13に記載の半導体装置のコンタクト形成方法。
- 前記コンタクトスペーサーは、Si−O、Si−O−N、Si−N、Al−O、Al−N、B−N、Ti−N、W−Si、そしてW−Nのうち、いずれか1つで形成されることを特徴とする請求項12に記載の半導体装置のコンタクト形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR199820363 | 1998-06-02 | ||
KR1019980020363A KR100272673B1 (ko) | 1998-06-02 | 1998-06-02 | 반도체 메모리 장치의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000031421A JP2000031421A (ja) | 2000-01-28 |
JP4057745B2 true JP4057745B2 (ja) | 2008-03-05 |
Family
ID=19538128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15434899A Expired - Fee Related JP4057745B2 (ja) | 1998-06-02 | 1999-06-01 | 半導体装置のコンタクト形成方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6323558B1 (ja) |
JP (1) | JP4057745B2 (ja) |
KR (1) | KR100272673B1 (ja) |
CN (1) | CN1107969C (ja) |
DE (1) | DE19924651B4 (ja) |
GB (1) | GB2338106B (ja) |
TW (1) | TW404012B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6537913B2 (en) * | 2001-06-29 | 2003-03-25 | Intel Corporation | Method of making a semiconductor device with aluminum capped copper interconnect pads |
US6900106B2 (en) * | 2002-03-06 | 2005-05-31 | Micron Technology, Inc. | Methods of forming capacitor constructions |
JP2005032769A (ja) * | 2003-07-07 | 2005-02-03 | Seiko Epson Corp | 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 |
KR100654353B1 (ko) | 2005-06-28 | 2006-12-08 | 삼성전자주식회사 | 커패시터를 구비하는 반도체 집적 회로 장치 및 이의 제조방법 |
CN101253620B (zh) * | 2005-08-31 | 2011-02-16 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
CN101330042B (zh) * | 2007-06-18 | 2010-11-10 | 中芯国际集成电路制造(上海)有限公司 | 导电插塞及其制作方法 |
KR100929643B1 (ko) * | 2008-03-07 | 2009-12-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
JP2011223031A (ja) * | 2011-07-08 | 2011-11-04 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
CN102446836A (zh) * | 2011-09-29 | 2012-05-09 | 上海华力微电子有限公司 | 一种铜互连线上有金属保护层的大马士革工艺 |
KR101993092B1 (ko) | 2018-07-11 | 2019-06-25 | 우정하 | 사용자 특성기반 명함 제공 시스템, 방법 및 서버와 그를 구현하기 위한 프로그램이 기록된 기록매체 |
TWI817694B (zh) * | 2022-03-07 | 2023-10-01 | 南亞科技股份有限公司 | 具有接觸栓塞的半導體結構及其製備方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4656732A (en) * | 1984-09-26 | 1987-04-14 | Texas Instruments Incorporated | Integrated circuit fabrication process |
JP2535908B2 (ja) * | 1987-05-21 | 1996-09-18 | ソニー株式会社 | 半導体装置の製造方法 |
DE69119953T2 (de) * | 1990-03-23 | 1997-01-23 | At & T Corp | Halbleiterschaltung-Leiterbahn |
US5381302A (en) * | 1993-04-02 | 1995-01-10 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
JPH0730077A (ja) * | 1993-06-23 | 1995-01-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
KR970007967B1 (en) * | 1994-05-11 | 1997-05-19 | Hyundai Electronics Ind | Fabrication method and semiconductor device |
KR0147640B1 (ko) * | 1995-05-30 | 1998-08-01 | 김광호 | 반도체 장치의 커패시터 및 그 제조방법 |
US5552340A (en) * | 1995-10-27 | 1996-09-03 | Vanguard International Semiconductor Corp. | Nitridation of titanium, for use with tungsten filled contact holes |
JP3607424B2 (ja) * | 1996-07-12 | 2005-01-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
KR100230418B1 (ko) * | 1997-04-17 | 1999-11-15 | 윤종용 | 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법 |
-
1998
- 1998-06-02 KR KR1019980020363A patent/KR100272673B1/ko not_active IP Right Cessation
-
1999
- 1999-04-23 TW TW088106502A patent/TW404012B/zh active
- 1999-04-23 GB GB9909489A patent/GB2338106B/en not_active Expired - Lifetime
- 1999-05-28 DE DE19924651A patent/DE19924651B4/de not_active Expired - Lifetime
- 1999-05-28 CN CN99107887A patent/CN1107969C/zh not_active Expired - Lifetime
- 1999-06-01 JP JP15434899A patent/JP4057745B2/ja not_active Expired - Fee Related
- 1999-06-02 US US09/323,889 patent/US6323558B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100272673B1 (ko) | 2000-11-15 |
TW404012B (en) | 2000-09-01 |
GB9909489D0 (en) | 1999-06-23 |
DE19924651B4 (de) | 2007-03-01 |
DE19924651A1 (de) | 1999-12-16 |
CN1237782A (zh) | 1999-12-08 |
US6323558B1 (en) | 2001-11-27 |
CN1107969C (zh) | 2003-05-07 |
KR20000000633A (ko) | 2000-01-15 |
GB2338106B (en) | 2000-08-02 |
JP2000031421A (ja) | 2000-01-28 |
GB2338106A (en) | 1999-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4117087B2 (ja) | 半導体装置のコンタクト形成方法及びその構造 | |
JP3953715B2 (ja) | 半導体装置及びその製造方法 | |
JP2920119B2 (ja) | 半導体素子のキャパシタ製造方法 | |
US6121146A (en) | Method for forming contact plugs of a semiconductor device | |
JP4057745B2 (ja) | 半導体装置のコンタクト形成方法 | |
JP3955411B2 (ja) | Dramセルキャパシタの製造方法 | |
JPH10223762A (ja) | 半導体装置及びその製造方法 | |
JP4064005B2 (ja) | 半導体メモリ装置の製造方法及びその構造 | |
JP4694120B2 (ja) | ダマシーン工程を利用した半導体装置及びその製造方法 | |
US6180970B1 (en) | Microelectronic devices including ferroelectric capacitors with lower electrodes extending into contact holes | |
US6136695A (en) | Method for fabricating a self-aligned contact | |
KR100268447B1 (ko) | 커패시터 및 그의 제조 방법 | |
KR100875654B1 (ko) | 반도체 소자의 스토리지노드콘택 형성 방법 | |
JPH08316429A (ja) | ビット線の形成方法、集積回路及び半導体メモリ素子 | |
KR100281897B1 (ko) | 도전층을 갖는 반도체 장치의 제조방법 | |
US5698466A (en) | Tungsten tunnel-free process | |
US20040132246A1 (en) | Method of forming semiconductor device with capacitor | |
JP4492982B2 (ja) | 多層配線を有する半導体装置の製造方法 | |
KR100499637B1 (ko) | 반도체 소자 제조 방법 | |
JP4492009B2 (ja) | 半導体装置およびその製造方法 | |
JPH08227939A (ja) | 多層配線の形成方法 | |
JPH08306779A (ja) | 半導体装置の製造方法 | |
KR100545206B1 (ko) | 반도체 트랜지스터 및 그 제조 방법 | |
KR100780659B1 (ko) | 스토리지노드 콘택 플러그 형성방법 | |
KR100315849B1 (ko) | 다층 배선의 콘택 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4057745 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |