JP3574718B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3574718B2 JP3574718B2 JP28840296A JP28840296A JP3574718B2 JP 3574718 B2 JP3574718 B2 JP 3574718B2 JP 28840296 A JP28840296 A JP 28840296A JP 28840296 A JP28840296 A JP 28840296A JP 3574718 B2 JP3574718 B2 JP 3574718B2
- Authority
- JP
- Japan
- Prior art keywords
- bus bar
- lead
- semiconductor chip
- chip
- adhesive tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特にLOC(lead on chip)と呼称される半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
電子機器は、機能面から高密度実装化が、実装面から軽量化,小型化,薄型化が要請されている。また、電子部品の製造コストの低減のために、パッケージ形態としては材料が安くかつ生産性が良好な樹脂封止(レジンパッケージ)型半導体装置が多用されている。レジンパッケージ型半導体装置としては、金属製のリードフレームを用いるもの、絶縁性フィルムの表面にリードを形成したTCP(Tape Carrier Package)等が知られている。
【0003】
リードフレームを用いた半導体装置の構造の一つとして、半導体チップの上に絶縁性の接着テープを介してリード内端部を取り付けるとともに、これらリード内端部と半導体チップの上面に設けられたボンディングパッドをワイヤで接続し、かつ半導体チップ,ワイヤ,リード内端部をレジンパッケージで封止してなるLOC構造の半導体装置が知られている。
【0004】
LOC構造については、日経BP社発行「日経マイクロデバイス」1991年2月号、P89〜P97に記載されている。
【0005】
LOC構造では、一般に半導体チップの中央に沿って電極パッド(ボンディングパッド)が配列されるとともに、このボンディングパッド列の両側にそれぞれ電源線および接地線としてのバス・バー・リードが接着テープを介して配置されている。また、バス・バー・リードの外側の半導体チップ上に信号線等となるリード(信号用リード)の内端部分が並ぶ構造となっている。
【0006】
前記ボンディングパッドとバス・バー・リードや信号用リード内端部が導電性のワイヤで接続されている。前記バス・バー・リードや信号用リードの内端部は接着テープを介して半導体チップの上面に接着されている。
【0007】
この文献には、長方形の半導体チップの長手方向に沿って真っ直ぐに延在するバス・バー・リードが示されている。また、前記半導体チップ上のバス・バー・リードの両端部分はそれぞれ直角に曲がって半導体チップの側面側に向かって延在している。そして、前記バス・バー・リードの半導体チップの長手方向に沿う直線部分と、この直線部分の端の屈曲部分は接着テープを介して半導体チップに張り付けられている。
【0008】
一方、特開平4−206561号公報には、半導体素子上を直線的に延在する共通信号用インナーリード(バス・バー・リード)を断続的に半導体素子に固定する構造が開示されている。
【0009】
【発明が解決しようとする課題】
LOC構造の半導体装置は、半導体チップの表面(主面)に絶縁性の接着テープを介してリードの先端部分を固定する構造になっている。また、電源線および接地線としてのバス・バー・リードも前記接着テープ上に接着される。
【0010】
電源線および接地線としての2本のバス・バー・リードは、半導体チップの中心線に沿って配設される電極パッド(ボンディングパッド)の両側に沿って延在する。また、半導体チップの両側から半導体チップの中心線に向かって延在する信号用リードの内端部は、その先端を前記バス・バー・リードの側面に近接させるように配置される。
【0011】
一方、半導体装置の高機能,高集積化に伴って半導体チップは漸次大きくなっている。たとえば、64MシンクロナスDRAM(Dynamic Random Access Memory)の場合、半導体チップの大きさは、縦15mm,横8mm程度と大きい。
【0012】
また、64MシンクロナスDRAMは、高速化のためハイパワー(高出力)となり、放熱のために銅材のリードフレームを使うことが必要になっている。
【0013】
バス・バー・リードは、前述のようにシリコンからなる半導体チップの主面上に接着テープを介して固定され、かつ樹脂によって形成されるパッケージに封止される。
【0014】
半導体装置の製造における半導体チップとリードとの固定時、約400℃のヒートツールでリード上面と半導体チップ下面を加熱しながら、半導体チップの主面に接着テープを介してリードを熱圧着する。この時、熱膨張係数αの大きな銅からなるバス・バー・リードが大きく熱膨張した状態で半導体チップに固定される。リード接続後は、全体は室温に戻るが、半導体チップに接着テープを介して張り付けられるバス・バー・リードが長いことと、バス・バー・リードと半導体チップとの間の熱膨張係数の差によって、バス・バー・リードおよび半導体チップ間には大きな熱歪みが発生し、反りが発生する。
【0015】
熱膨張係数の違いに起因するこの熱歪みによって半導体チップには、その両側が上方(主面側)に持ち上がるように反る曲げ応力が働く。たとえば、厚さが0.125mmの銅バス・バー・リードで、厚さ0.28mm,長さ15mmの半導体チップの場合、チップの反りは120μm程度となる。
【0016】
半導体チップの長さがさらに長くなると、この状態だけでも半導体チップにはクラックや割れが発生する。
【0017】
一方、半導体チップ,リード内端部等は、トランスファモールドによって封止される。また、封止後は、モールド金型のキャビティ内の製品はエジェクタピンによって突き出される。
【0018】
本発明者等の分析検討によれば、前記エジェクタピンによる突き出しの際の突き出し力が、曲げ応力の掛かった半導体チップに作用すると、半導体チップの下面には容易にクラックが入り、特性の劣化を生じさせたり、信頼性の低下を招くことが判明した。
【0019】
本発明の目的は信頼性の高いLOC構造半導体装置を提供することにある。
【0020】
本発明の他の目的は、信頼性の高い半導体装置を高歩留りで製造できるLOC構造半導体装置の製造方法を提供することにある。
【0021】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【0022】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0024】
(1)樹脂からなる封止体と、前記封止体の内外に亘って延在するリードと、前記封止体内に位置しかつ主面に電極を有する半導体チップと、前記半導体チップの電極と前記リードを電気的に接続する接続手段とを有し、前記リードは前記半導体チップの主面上を横切るバス・バー・リードと前記半導体チップの主面上に先端を延在させる信号用リードとからなり、前記信号用リードおよびバス・バー・リードの一部は前記半導体チップの主面に接着される絶縁性の接着テープ上に重なる半導体装置であって、前記半導体チップの主面上を延在するチップ上バス・バー・リード部はどの部分も前記接着テープに接着されず、前記信号用リードが前記接着テープに接着されている構成になっている。前記半導体チップの主面上を延在するチップ上バス・バー・リード部の少なくともワイヤボンディングされる部分は前記接着テープ上を非接着の状態で横切り、他の部分は前記接着テープの外側に張り出すように迂回している。前記チップ上バス・バー・リード部の迂回部分はジグザグ状に屈曲している。前記チップ上バス・バー・リード部の迂回部分にはチップ上バス・バー・リード部の熱応力を吸収するためのノッチ部が所定箇所に設けられている。前記信号用リードおよびバス・バー・リードは銅材で形成されている。
【0025】
このような半導体装置の製造方法は以下の方法によって製造される。すなわち、樹脂からなる封止体と、前記封止体の内外に亘って延在するリードと、前記封止体内に位置しかつ主面に電極を有する半導体チップと、前記半導体チップの電極と前記リードを電気的に接続する接続手段とを有し、前記リードは前記半導体チップの主面上を横切るバス・バー・リードと前記半導体チップの主面上に先端を延在させる信号用リードとからなり、前記信号用リードおよびバス・バー・リードは前記半導体チップの主面に接着される絶縁性の接着テープ上に重なる半導体装置であり、前記半導体チップの主面上を延在するチップ上バス・バー・リード部はどの部分も前記接着テープに接着されず、前記信号用リードが前記接着テープに接着されてなる半導体装置の製造方法であって、前記半導体チップに前記信号用リードを固定する際、前記バス・バー・リードを加圧することなく前記半導体チップと前記信号用リードとをツールで荷重を加えながら加熱し、半導体チップの主面に前記接着テープを介して信号用リードを熱圧着することを特徴とする。また、前記半導体チップの主面上を延在するチップ上バス・バー・リード部の少なくともワイヤボンディングする部分は前記接着テープを横切り、他の部分は前記接着テープの外側に張り出すように迂回させ、前記接着テープを横切る部分は加圧しないようにする。
【0026】
前記(1)の手段によれば、前記チップ上バス・バー・リード部の少なくともワイヤボンディングする部分は前記接着テープに接着されるが、前記接着部分の間のバス・バー・リード部分は前記接着テープの外側に張り出すように迂回している構成になっていることから、シリコンからなる半導体チップと銅からなるバス・バー・リードの熱膨張係数の差に起因する熱応力が、前記半導体チップとバス・バー・リード間に作用しても、前記バス・バー・リードの迂回部分が変形部材となるため、半導体チップには大きな熱歪みは発生しなくなる。したがって、トランスファモールド時のエジェクタピンによる封止体の突き上げ時に応力が加わっても、半導体チップにクラックや割れが発生しなくなる。
【0027】
また、前記チップ上バス・バー・リード部の略中間部分を前記接着テープに接着する構成においては、チップ上バス・バー・リード部の長さが二分されるため、バス・バー・リードの熱に起因する変形長さが短くなり、半導体チップに発生する熱歪みは一層小さなものになる。この場合、半導体チップの応力中心点がバス・バー・リードの固定点であることから、半導体チップの変形はより小さくなる。
【0028】
また、前記チップ上バス・バー・リード部の迂回部分はジグザグ状に屈曲している構成では、このジグザグ状屈曲部分がバス・バー・リードの変形を吸収することになり、半導体チップの熱歪み発生はより小さなものになる。
【0029】
また、前記チップ上バス・バー・リード部の迂回部分にはチップ上バス・バー・リード部の熱応力を吸収するためのノッチ部が所定箇所に設けられていることから、このノッチ部で変形が一層容易になるため、半導体チップの熱歪み発生はより小さなものになる。
【0030】
また、チップ上バス・バー・リード部のいずれの部分も接着テープに接着されることがないため、バス・バー・リードと半導体チップとの間には、大きな熱収縮量の差が生じた場合でも、バス・バー・リードの全長に亘って変形することにより熱応力が緩和されるため、半導体チップの反りは小さい。
【0032】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0033】
(実施形態1)
図1乃至図5は本発明の実施形態1である半導体装置に係わる図であり、図1は半導体装置の一部を切り欠いた状態の斜視図、図2は同じく平面図、図3は図2のA−A線に沿う一部の断面図、図4は図2のB−B線に沿う断面図、図5は半導体装置の製造状態を示す平面図である。
【0034】
本発明では64MシンクロナスDRAMが組み込まれたSOJ型の半導体装置について説明する。本発明の半導体装置は、図1〜図4に示すように、樹脂(レジン)からなる矩形体状の封止体(パッケージ)1の両側から、複数のリード2をそれぞれ並んで突出させる構造となっている。前記パッケージ1の厚さは、たとえば、2.6mmである。また、リード2は銅材からなり、たとえば、厚さ0.25mm,幅0.2mmである。
【0035】
前記パッケージ1の内部には矩形体からなる半導体チップ3が封止されている。この半導体チップ3は、図示はしないが64MシンクロナスDRAMが形成されている。半導体チップ3は、たとえば、厚さ0.4mm、幅8mm,長さ15mm程度となっている。
【0036】
前記半導体チップ3は、図2〜図4に示すように、主面中央に沿って1列に亘って電極(電極パッド:ボンディングパッド)4が複数設けられている。
【0037】
前記パッケージ1の内外に亘って延在するリード2において、パッケージ1の外におけるリード部分(アウターリード)は成形され、図1に示すようにJ−リード構造となっている。また、パッケージ1内におけるリード部分(インナーリード)は、そのリード内端部6を半導体チップ3の主面上に絶縁性の接着樹脂からなる接着テープ7を介して接着されている。
【0038】
前記接着テープ7は、たとえば、熱可塑性ポリイミド樹脂系の樹脂による単層テープ、または熱硬化性ポリイミド基材の両面に熱可塑性ポリイミド樹脂系の樹脂を形成した三層テープ構造である。前記熱可塑性ポリイミド樹脂は、たとえばポリエーテルアミドイミド樹脂である。三層テープは、基材の厚さが50μm、この基材の両面に形成される接着剤樹脂の厚さはそれぞれ25μmの厚さである。
【0039】
また、パッケージ1の両側に突出するそれぞれのリード列において、リード列の両側のリードはパッケージ1内で連なり、バス・バー・リード9となる。バス・バー・リード9は、一方が電源用リード10となり、他方は接地用リード11となる。これら2本のバス・バー・リード9は、半導体チップ3上を前記電極4列の両側に沿って延在する。
【0040】
一方、これが本発明の特徴の一つであるが、前記バス・バー・リード9の半導体チップ3の主面上を延在するチップ上バス・バー・リード部15の少なくともワイヤボンディングを行う部分、図2〜図5の例では両端部分と中間部分は、前記接着テープ7に接着されている。また、前記接着部分では、前記チップ上バス・バー・リード部15は接着テープ7の幅員方向に横切るようになっている。そして、前記チップ上バス・バー・リード部15は、前記接着テープ7の外側、すなわち、半導体チップ3の中心線側に張り出すように迂回している。
【0041】
前記迂回部分16はジグザグ状に屈曲している。
【0042】
また、前記チップ上バス・バー・リード部15のチップ短辺に平行な迂回部分16には、チップ上バス・バー・リード部15の熱応力による変形を吸収するためのノッチ部17が所定箇所、たとえば、ジグザグ状に屈曲する屈曲部分のチップ上バス・バー・リード部15の延在方向と直角方向に設けられている。
【0043】
これによって、チップ上バス・バー・リード部15の延在方向、すなわち、半導体チップ3の長手方向の長手方向屈曲片20は、長手方向屈曲片20の両端に繋がる長手方向屈曲片20に直交する方向の幅員方向屈曲片21がそれぞれノッチ部17で支持されることから、チップ上バス・バー・リード部15の延在方向の熱に起因する変形を長手方向屈曲片20の両端の幅員方向屈曲片21のチップ主面と平行方向の変形によって吸収することができる。
【0044】
この結果、銅リードとシリコン半導体チップとが、その熱膨張係数が大きく隔たっても、半導体チップ3には大きな熱応力は作用しなくなり、大きな熱歪みは生じなくなる。
【0045】
したがって、半導体装置の製造におけるトランスファモールド時、パッケージ1がエジェクタピンによって突き出されて半導体チップ3に応力が加わっても、半導体チップ3には大きな熱歪みが残留していないことから、半導体チップにクラックや割れが発生しなくなる。これにより、半導体装置の特性の劣化や信頼性の低下が起きなくなる。
【0046】
前記ノッチ部17は、チップ上バス・バー・リード部15の一側面または両側面に、V字状の切り欠き(ノッチ)等を設けることによって形成される。
【0047】
なお、リード部分と接着テープ7との接着部分は、説明の便宜上ハッチングを施してある(以下の図でも同様)。
【0048】
また、前記電極4とリード2の内端部、電極4とバス・バー・リード9の所定部分は導電性のワイヤ12によって接続されている。リード2およびバス・バー・リード9において、ワイヤ12の接続強度を維持するため、接続部分のリード2やバス・バー・リード9は、必ず接着テープ7上に位置している。
【0049】
つぎに、このような半導体装置の製造について説明する。最初に図5に示されるようなリードフレーム31が用意される。このリードフレーム31は、たとえば、0.25mmの厚さのCu板をエッチングまたは精密プレスによってパターニングすることによって形成される。リードフレーム31は複数の単位リードパターンを一方向に直列に並べた形状となっている。単位リードパターンは、一対の平行に延在する内枠32と、この一対の内枠32を連結しかつ内枠32に直交する方向に延在する一対の外枠33とによって形成される枠内に形成されている。
【0050】
一方、前記枠の内枠32の内側から複数のリード2が枠の中央に向かって延在している。これらリード2は、途中まで相互に平行となって延在してアウターリードを形成するが、途中から枠の中心方向にそれぞれ屈曲して片持梁構造のインナーリードを形成している。
【0051】
また、リード列の両側のリードは枠の中央に沿って延在して相互に連なってバス・バー・リード9を形成している。このバス・バー・リード9は、両方の内枠32から延在するリード2によって形成され、一方が電源用リード10となり、他方が接地用リード11と2本となる。このバス・バー・リード9は、枠の中央を内枠32に沿ってジグザグ状に屈曲しながら延在する。
【0052】
図5には、リード2やバス・バー・リード9が固定される半導体チップ3や、半導体チップ3とリード2やバス・バー・リード9を接続する接着テープ7を示してある。前記半導体チップ3の主面上を延在するチップ上バス・バー・リード部15において、両端の端部分35と、中間部分36が接着テープ7を接着テープ7の幅員方向に横切る部分となり、かつ接着テープ7に接着されている。しかし、前記接着テープ7に接着されないチップ上バス・バー・リード部15は、前記接着テープ7の外側、すなわち、半導体チップ3の中央側に張り出すように迂回している。
【0053】
前記迂回部分16はジグザグ状に屈曲している。
【0054】
また、前記チップ上バス・バー・リード部15の迂回部分16には、チップ上バス・バー・リード部15の熱応力による変形を吸収するためのノッチ部17が所定箇所、たとえば、ジグザグ状に屈曲する屈曲部分のチップ上バス・バー・リード部15の延在方向と直角方向の部分に設けられている。
【0055】
これによって、チップ上バス・バー・リード部15の延在方向、すなわち、半導体チップ3の長手方向の長手方向屈曲片20は、長手方向屈曲片20の両端に繋がる長手方向屈曲片20に直交する方向の幅員方向屈曲片21がそれぞれノッチ部17で支持されることから、チップ上バス・バー・リード部15の延在方向の熱に起因する変形を長手方向屈曲片20の両端の幅員方向屈曲片21のチップ主面と平行方向の変形によって吸収することができる。
【0056】
この結果、銅リードとシリコン半導体チップとが、その熱膨張係数が大きく隔たっても、半導体チップ3には大きな熱応力は作用しなくなり、大きな熱歪みは生じなくなる。
【0057】
なお、前記外枠33には、図示しないガイド孔が設けられている。このガイド孔は、リードフレーム31の移送や位置決め等のガイドとして利用される。
【0058】
つぎに、このようなリードフレーム31は、図5に示すように、半導体チップ3の主面に重ねられる。半導体チップ3の主面には、絶縁性接着樹脂からなる接着テープ7を介してインナーリードのリード内端部6と、チップ上バス・バー・リード部15のワイヤボンディングされる部分、すなわち端部分35および中間部分36が、加熱加圧を伴うボンディングツールによって接着される。
【0059】
バス・バー・リード9の迂回部分16は、接着テープ7から外にはみ出す。
【0060】
つぎに、電極4とリード内端部6および電極4とバス・バー・リード9とは、金線からなるワイヤ12で電気的に接続される。
【0061】
つぎに、このリードフレーム31は、常用のモールド(トランスファモールド)技術によって、所定部分にパッケージ1が形成される。パッケージ1は、図5の二点鎖線に示されるように、半導体チップ3,リード内端部6,バス・バー・リード9の内端部分およびワイヤ12を被う。パッケージ1はその厚さが2.6mmとなる。つぎに、不要となるリードフレーム部分は切断除去される。さらに、パッケージ1から突出するリード2は成形されて、図1に示されるようなJ−ベンド型の半導体装置が製造される。
【0062】
本実施形態1の半導体装置によれば以下の効果を奏する。
【0063】
(1)チップ上バス・バー・リード部15の両端の端部分35および中間部分36は接着テープ7に接着されるが、前記接着部分の間のバス・バー・リード部分は前記接着テープ7の外側に張り出すように迂回している構成になっていることから、シリコンからなる半導体チップ3と銅からなるバス・バー・リード9の熱膨張係数の差に起因する熱応力が、前記半導体チップ3とバス・バー・リード9間に作用しても、前記バス・バー・リード9の迂回部分が変形部材となるため、半導体チップ3には大きな熱歪みは発生しなくなる。したがって、トランスファモールド時のエジェクタピンによる封止体1の突き上げ時に応力が加わっても、半導体チップ3にクラックや割れが発生しなくなる。
【0064】
(2)前記チップ上バス・バー・リード部15の略中間部分36を前記接着テープ7に接着する構成においては、チップ上バス・バー・リード部15の長さが二分されるため、バス・バー・リードの熱に起因する変形長さが短くなり、半導体チップ3に発生する熱歪みは一層小さなものになる。この場合、半導体チップ3の中間点がバス・バー・リードの固定点であることから、半導体チップ3の変形はより小さくなる。
【0065】
(3)前記チップ上バス・バー・リード部15の迂回部分16はジグザグ状に屈曲している。したがって、このジグザグ状屈曲部分がチップ上バス・バー・リード部15の変形を吸収することになり、半導体チップ3の熱歪み発生はより小さなものになる。
【0066】
(4)前記ジグザグ状屈曲部分のチップ上バス・バー・リード部15の延在方向と直角方向の部分には、チップ上バス・バー・リード部15の熱応力を吸収するためのノッチ部17が所定箇所に設けられていることから、このノッチ部17で変形が一層容易になるため、半導体チップ3の熱歪み発生はより小さなものになる。
【0067】
(5)前記(1)〜(4)により、本実施形態1の半導体装置は、半導体チップの破損が起き難くなり、信頼性が高くなるとともに、その製造において歩留りが高くなる。
【0068】
図6乃至図8は、本実施形態1の変形例である。この例では、リード2を途中で一段高く屈曲させたオフセット構造とし、半導体チップ3のパッケージ1内での高さを中央に配置して封止性を向上するとともに、リード2のパッケージ1から突き出る高さを従来と同一にし、封止用金型の共用を図ったものである。
【0069】
これにより、信頼性の高いパッケージ1を形成するとともに、製造歩留りの向上を図ることができる。
【0070】
(実施形態2)
図9乃至図11は本発明の実施形態2の半導体装置に係わる図であり、図9は半導体装置の一部を切り欠いた状態を示す平面図、10は図9のE−E線に沿う一部の断面図、図11は図9のF−F線に沿う断面図である。
【0071】
本実施形態2では、チップ上バス・バー・リード部15を中間で明確に区分けした分割構造としたものである。すなわち、中間部分36はUの字状となり、Uの字のそれぞれの直線部分から迂回部分16が始まるようにした構造となっている。この構造では、チップ上バス・バー・リード部15の熱歪みを明確に二分割にすることができ、半導体チップ3の熱歪みの発生を抑止することができる。
【0072】
(実施形態3)
図12乃至図15は本発明の実施形態3の半導体装置に係わる図であり、図12は半導体装置の一部を切り欠いた状態を示す平面図、図13は図12のG−G線に沿う一部の断面図、図14は図12のH−H線に沿う断面図、図15は半導体装置の製造方法におけるリード接続状態を示す模式図である。
【0073】
本実施形態3の半導体装置は、前記実施形態1の半導体装置において、前記チップ上バス・バー・リード部15の迂回部分16を他の部分よりも細くし、チップ上バス・バー・リード部15の延在方向に直角な部分40を変形し易くなっていることから、シリコンからなる半導体チップ3と銅からなるバス・バー・リード9の熱膨張係数の差に起因する熱応力が、前記半導体チップ3とバス・バー・リード9間に作用しても、半導体チップ3には大きな熱歪みは発生しなくなる。したがって、トランスファモールド時のエジェクタピンによる封止体1の突き上げ時に応力が加わっても、半導体チップ3にクラックや割れが発生しなくなる。
【0074】
また、本実施形態3では、半導体チップ3に信号用リードを固定する際、前記バス・バー・リード9を加圧することなく半導体チップ3と前記信号用リードとを加熱加圧しながら、半導体チップ3の主面に接着テープ7を介して信号用リードを熱圧着したものである。すなわち、図12に示すように、チップ上バス・バー・リード部15は、ワイヤボンディングを行うその両端部分のみが接着テープ7上を横切るが、この横切る部分41は接着テープ7に接着されていない。
【0075】
したがって、バス・バー・リード9は接着テープ7と接着されることがないため、シリコンからなる半導体チップ3と銅からなるバス・バー・リード9の熱膨張係数が異なっても、半導体チップ3とバス・バー・リード9間には熱応力は発生しなくなり、半導体チップ3にバス・バー・リード9に起因する熱歪みは発生しなくなる。
【0076】
なお、本実施形態3では、バス・バー・リード9を完全に半導体チップ3と接着させない構造としてあるが、チップ上バス・バー・リード部15の中間点部分は接着テープ7を介して半導体チップ3に固定する分には半導体チップ3に熱歪みが発生しない。すなわち、チップ上バス・バー・リード部15の熱応力中点を接着テープ7に接着する構造ならば半導体チップ3の熱歪みの発生は起きないものと考えて差し支えない。
【0077】
本実施形態3の半導体装置の製造方法においては、図15に示すように、加熱(約400℃)されたステージ42上に載置した半導体チップ3に対して、接着テープ7を下側にしてリードフレーム31を載置し、その後上方から加熱された(約400℃)ヒートツール43を降下させて、接着テープ7を介してリード2を半導体チップ3に固定する際、ヒートツール43では、バス・バー・リード9を加圧しない。すなわち、ヒートツール43の寸法を小さくして、ヒートツール43を降下させても、ヒートツール43がバス・バー・リード9に接触することもなく、かつ近接することがないようにして半導体チップ3とリード2(信号用リード)の接続を行う。
【0078】
なお、本実施形態3の場合には、リードフレーム31のバス・バー・リード9が浮くため、ワイヤボンディングにおいては、バス・バー・リード9をクランパーで抑えてワイヤボンディングを行う。すなわち、ワイヤボンディングは超音波熱圧着により行うことから、バス・バー・リード9が浮いた状態ではワイヤボンディングが確実に行えない。したがって、ワイヤボンディングが行われるバス・バー・リード9の下には、接着はされないが、接着テープ7が延在し、ワイヤボンディング時にはバス・バー・リード9を支持するようになっている。
【0079】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0080】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるDRAMの製造技術に適用した場合について説明したが、それに限定されるものではなく、たとえば、SRAM(Static Random Access Memory)の製造技術などに適用できる。
【0081】
本発明は少なくともLOC構造の半導体装置の製造技術には適用できる。
【0082】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【0083】
(1)LOC構造の半導体装置において、半導体チップの長手方向に延在するチップ上バス・バー・リード部は、そのワイヤボンディングを行う部分のみが接着テープに接着され、他の部分は接着テープから外れて接着テープの外側に張り出すように迂回していることから、シリコンからなる半導体チップと銅からなるバス・バー・リードの熱膨張係数の差に起因する熱応力が、前記半導体チップとバス・バー・リード間に作用しても、前記バス・バー・リードの迂回部分が変形部材となるため、半導体チップには大きな熱歪みは発生しなくなり、半導体装置の信頼性の向上を図ることができる。
【0084】
(2)チップ上バス・バー・リード部は、そのワイヤボンディングを行う部分は少なくとも接着テープ上を横切るが、どの部分も接着テープに接着されず、また接着テープを横切らない他の部分は接着テープの外側に張り出すように迂回している。バス・バー・リードのどの部分も接着していないため、熱応力を緩和する部分が長く、チップ反りがより小さくなる。
【0085】
(3)また、前記迂回部分をジグザグ状に屈曲させたり、迂回部分にノッチ部を設けたり、細くしたりすることによって、バス・バー・リードとシリコンチップ間に発生する熱応力を吸収することができる。
【0086】
(4)前記(1)および(2)により、本発明によれば半導体チップが大形化したり、半導体チップの発熱量が多くなっても、半導体チップの熱歪みによる損傷を抑止できることから、信頼性が高いLOC構造の半導体装置を高歩留りに製造することができる。
【図面の簡単な説明】
【図1】本発明の実施形態1である半導体装置の一部を切り欠いた状態を示す斜視図である。
【図2】本実施形態1の半導体装置の一部を切り欠いた状態を示す平面図である。
【図3】図2のA−A線に沿う一部の断面図である。
【図4】図2のB−B線に沿う断面図である。
【図5】本実施形態1の半導体装置の製造状態を示す平面図である。
【図6】本発明の実施形態1の変形例である半導体装置の一部を切り欠いた状態を示す平面図である。
【図7】図6のC−C線に沿う一部の断面図である。
【図8】図6のD−D線に沿う断面図である。
【図9】本発明の実施形態2の半導体装置の一部を切り欠いた状態を示す平面図である。
【図10】図9のE−E線に沿う一部の断面図である。
【図11】図9のF−F線に沿う断面図である。
【図12】本発明の実施形態3の半導体装置の一部を切り欠いた状態を示す平面図である。
【図13】図12のG−G線に沿う一部の断面図である。
【図14】図12のH−H線に沿う断面図である。
【図15】本実施形態3の半導体装置の製造方法におけるリード接続状態を示す模式図である。
【符号の説明】
1…パッケージ、2…リード、3…半導体チップ、4…電極、6…リード内端部、7…接着テープ、10…電源用リード、11…接地用リード、12…ワイヤ、15…チップ上バス・バー・リード部、16…迂回部分、17…括れ部、20…長手方向屈曲片、21…幅員方向屈曲片、31…リードフレーム、32…内枠、33…外枠、35…端部分、36…中間部分、40…延在方向に直角な部分、41…横切る部分、42…ステージ、43…ヒートツール。
Claims (7)
- 樹脂からなる封止体と、前記封止体の内外に亘って延在するリードと、前記封止体内に位置しかつ主面に電極を有する半導体チップと、前記半導体チップの電極と前記リードを電気的に接続する接続手段とを有し、前記リードは前記半導体チップの主面上を横切るバス・バー・リードと前記半導体チップの主面上に先端を延在させる信号用リードとからなり、前記信号用リードおよびバス・バー・リードの一部は前記半導体チップの主面に接着される絶縁性接着テープ上に重なる半導体装置であって、前記半導体チップの主面上を延在するチップ上バス・バー・リード部はいずれの部分も前記絶縁性接着テープに接着されず、前記信号用リードが前記絶縁性接着テープに接着されていることを特徴とする半導体装置。
- 前記半導体チップの主面上を延在するチップ上バス・バー・リード部の少なくともワイヤボンディングされる部分は前記絶縁性接着テープ上を横切り、他の部分は前記絶縁性接着テープの外側に張り出すように迂回していることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記チップ上バス・バー・リード部の迂回部分はジグザグ状に屈曲していることを特徴とする請求項2に記載の半導体装置。
- 前記チップ上バス・バー・リード部の迂回部分にはチップ上バス・バー・リード部の熱応力を吸収するためのノッチ部が所定箇所に設けられていることを特徴とする請求項2または請求項3に記載の半導体装置。
- 前記チップ上バス・バー・リード部の迂回部分は他の部分よりも細くなっていることを特徴とする請求項2または請求項3に記載の半導体装置。
- 樹脂からなる封止体と、前記封止体の内外に亘って延在するリードと、前記封止体内に位置しかつ主面に電極を有する半導体チップと、前記半導体チップの電極と前記リードを電気的に接続する接続手段とを有し、前記リードは前記半導体チップの主面上を横切るバス・バー・リードと前記半導体チップの主面上に先端を延在させる信号用リードとからなり、前記信号用リードおよびバス・バー・リードの一部は前記半導体チップの主面に接着される絶縁性接着テープ上に重なる半導体装置であり、前記半導体チップの主面上を延在するチップ上バス・バー・リード部はいずれの部分も前記絶縁性接着テープに接着されず、前記信号用リードが前記絶縁性接着テープに接着されてなる半導体装置の製造方法であって、前記半導体チップに前記信号用リードを固定する際、前記バス・バー・リードを加圧することなく前記半導体チップと前記信号用リードとを加熱加圧しながら、半導体チップの主面に前記絶縁性接着テープを介して信号用リードを熱圧着することを特徴とする半導体装置の製造方法。
- 前記半導体チップの主面上を延在するチップ上バス・バー・リード部の少なくともワイヤボンディングされる部分は前記絶縁性接着テープを横切り、他の部分は前記絶縁性接着テープの外側に張り出すように迂回させ、前記絶縁性接着テープを横切る部分は熱圧着しないことを特徴とする請求項6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28840296A JP3574718B2 (ja) | 1996-10-30 | 1996-10-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28840296A JP3574718B2 (ja) | 1996-10-30 | 1996-10-30 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10135263A JPH10135263A (ja) | 1998-05-22 |
JP3574718B2 true JP3574718B2 (ja) | 2004-10-06 |
Family
ID=17729750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28840296A Expired - Fee Related JP3574718B2 (ja) | 1996-10-30 | 1996-10-30 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3574718B2 (ja) |
-
1996
- 1996-10-30 JP JP28840296A patent/JP3574718B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10135263A (ja) | 1998-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100285664B1 (ko) | 스택패키지및그제조방법 | |
JP3813788B2 (ja) | 半導体装置及びその製造方法 | |
KR100674548B1 (ko) | 반도체 장치 | |
JPH1093001A (ja) | 半導体パッケージおよびその製造方法 | |
US6750080B2 (en) | Semiconductor device and process for manufacturing the same | |
KR100381979B1 (ko) | 반도체 장치 및 그 제조방법 | |
US6893898B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP2981194B2 (ja) | 半導体チップパッケージ | |
JP3574718B2 (ja) | 半導体装置およびその製造方法 | |
JP2006279088A (ja) | 半導体装置の製造方法 | |
US6610561B2 (en) | Method of fabricating a semiconductor device | |
JP4162758B2 (ja) | 半導体装置の製造方法 | |
JP2971594B2 (ja) | 半導体集積回路装置 | |
KR100321149B1 (ko) | 칩사이즈 패키지 | |
JPH0254957A (ja) | 半導体装置およびその製造方法 | |
KR0152902B1 (ko) | 버텀리드형 반도체 패키지의 구조 및 그 제조방법 | |
JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
KR100216990B1 (ko) | 복수개의 구멍이 형성된 폴리이미드 테이프를 이용한 리드 온 칩 구조 | |
JP4040549B2 (ja) | 半導体装置 | |
JPH08274234A (ja) | 半導体装置およびその製造方法並びに半導体実装モジュール | |
JP4528977B2 (ja) | 半導体装置の製造方法 | |
JP3468447B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPS635253Y2 (ja) | ||
JPH06163801A (ja) | 樹脂封止型半導体装置 | |
JPH0922978A (ja) | 半導体装置およびその製造に用いられるリードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |