JPH0927583A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH0927583A
JPH0927583A JP7175684A JP17568495A JPH0927583A JP H0927583 A JPH0927583 A JP H0927583A JP 7175684 A JP7175684 A JP 7175684A JP 17568495 A JP17568495 A JP 17568495A JP H0927583 A JPH0927583 A JP H0927583A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
resin
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7175684A
Other languages
English (en)
Inventor
Atsushi Fujisawa
敦 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP7175684A priority Critical patent/JPH0927583A/ja
Publication of JPH0927583A publication Critical patent/JPH0927583A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 封止性を向上させ、リードフレームの標準化
とコスト低減を図る半導体集積回路装置およびその製造
方法を提供する。 【構成】 配線部2aを有しかつ表面2bもしくは裏面
2cの少なくともどちらか一方の面の外周部2dに配置
する端子部2eが設けられたプリント基板2と、端子部
2eを残してプリント基板2に搭載された半導体チップ
1およびその周辺部1aを樹脂封止する樹脂部材3と、
予め表面がめっきされかつ端子部2eに接続されるアウ
タリード4aとからなり、プリント基板2上で半導体チ
ップ1の樹脂封止を行った後、プリント基板2にアウタ
リード4aが接続される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造技術に関し、特に、樹脂によって封止を行
う半導体集積回路装置およびその製造方法に関するもの
である。
【0002】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【0003】電子機器やコンピュータなどでは、その小
形化、軽量化あるいは高性能化に伴い、半導体集積回路
装置の高速化や高集積化が求められている。
【0004】前記要求に対応する半導体集積回路装置の
一例として、QFP(Quad Flat Package) と称される樹
脂封止型の半導体集積回路装置が知られている。このQ
FPは、リードフレームがガルウィング形状を成してい
る。
【0005】ここで、前記半導体集積回路装置の主な製
造方法について説明すると、まず、半導体素子をリード
フレームに搭載し、その後、樹脂封止を行い、さらに、
リードフレームのアウタリードを外装めっきし、最後に
アウタリードの切断成形を行う。
【0006】なお、QFPについては、例えば、199
3年5月31日、日経BP社発行、香山晋、成瀬邦彦
(監)「実践講座VLSIパッケージング技術(上)」
82〜84頁に記載されている。
【0007】
【発明が解決しようとする課題】ところが、前記した技
術においては、半導体素子の大きさやワイヤボンディン
グ技術、あるいは樹脂封止技術に制限があるため、リー
ドフレームの品種の数が増加するという問題があり、そ
の結果、リードフレームの価格向上につながることが問
題とされる。
【0008】そこで、本発明の目的は、封止性を向上さ
せ、リードフレームの標準化とコスト低減を図る半導体
集積回路装置およびその製造方法を提供することにあ
る。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0011】すなわち、本発明による半導体集積回路装
置は、配線部を有しかつ表裏面の少なくともどちらか一
方の面の外周部に配置する端子部が設けられた絶縁基板
と、前記端子部を残して前記絶縁基板に搭載された半導
体素子およびその周辺部を封止する封止部材と、予め表
面がめっきされかつ前記端子部に接続される外部リード
とを有し、前記絶縁基板上で前記半導体素子の封止を行
った後、前記絶縁基板に前記外部リードが接続されるも
のである。
【0012】また、本発明による半導体集積回路装置
は、配線部を有しかつ表裏面の少なくともどちらか一方
の面の外周部に配置する端子部が設けられた絶縁基板
と、前記端子部を残して前記絶縁基板に搭載された半導
体素子およびその周辺部を樹脂封止する樹脂部材と、予
め表面がめっきされかつ前記端子部に接続される外部リ
ードとを有し、前記絶縁基板上で前記半導体素子の樹脂
封止を行った後、前記絶縁基板に前記外部リードが接続
されるものである。
【0013】さらに、本発明による半導体集積回路装置
は、前記絶縁基板がその封止箇所に少なくとも1つの貫
通孔を有し、多連のフレーム状に形成されているもので
ある。
【0014】なお、本発明による半導体集積回路装置の
外部リードは、はんだなどの導電材料によってその表面
が予めめっきされたリードフレームである。
【0015】また、本発明による半導体集積回路装置の
製造方法は、前記絶縁基板に前記半導体素子を搭載した
後、前記半導体素子上の電極と前記配線部とを導電部材
によって電気的に接続し、前記半導体素子およびその周
辺部を樹脂封止する金型の所定箇所に前記絶縁基板を配
置した後、前記絶縁基板上において前記端子部を残した
それ以外の箇所を樹脂封止し、樹脂封止終了後、予め表
面がめっきされた外部リードを前記端子部に接続して前
記外部リードを切断成形するものである。
【0016】
【作用】上記した手段によれば、半導体素子が絶縁基板
上に搭載され、かつ絶縁基板上においてその封止が行わ
れるため、封止の際の封止部材の移動、特に、樹脂封止
時の樹脂の流れを整流化することができる。これによ
り、ボンディングワイヤの変形を抑制することができ、
さらに、半導体素子の位置移動を防止することができ
る。
【0017】その結果、封止性、特に樹脂封止性を向上
することができる。
【0018】さらに、剛性を有した絶縁基板において配
線部のボンディングを行うことができるため、ボンディ
ング性を向上できる。
【0019】なお、樹脂封止性とボンディング性とを向
上することができ、かつ絶縁基板が多連のフレーム状に
形成されていることにより、絶縁基板およびその配線部
のパターンの標準化とコスト低減を図ることができる。
【0020】また、リードフレームが外部リードである
アウタリードだけによって形成されているため、リード
フレームの品種の数を低減することができる。
【0021】さらに、絶縁基板はエポキシ系またはポリ
イミド系などの樹脂あるいはセラミックによって形成さ
れた複合積層板であることにより、半導体集積回路装置
を樹脂またはセラミックベースの実装基板に実装する場
合、相互にその素材を樹脂またはセラミック材料にする
ことができる。
【0022】また、リードフレームにおいて少なくとも
外部リードの表面が、予めめっきされていることによ
り、封止後のリードフレームの外装めっき工程を削除す
ることができる。
【0023】なお、樹脂封止の際に、金型が絶縁基板と
クランプする箇所において、絶縁基板の配線部が形成さ
れていない箇所と配線部との段差によって隙間が形成さ
れる。これにより、封止する樹脂部材中の空気を逃がす
エアベント効果を生み出し、内部ボイドの低減と歩留り
を向上することができる。
【0024】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【0025】図1は本発明による半導体集積回路装置の
構造の一実施例を示す断面図、図2は本発明による半導
体集積回路装置の構造の一実施例を示す平面図、図3は
本発明の半導体集積回路装置における絶縁基板の構造の
一実施例を示す部分平面図、図4は本発明の半導体集積
回路装置におけるリードフレームの構造の一実施例を示
す部分平面図、図5は本発明による半導体集積回路装置
の製造方法の一実施例を示す部分断面図、図6は本発明
による半導体集積回路装置の製造方法の一実施例を示す
部分断面図である。
【0026】本実施例の半導体集積回路装置の構成につ
いて説明すると、配線部2aを有しかつ表面2bもしく
は裏面2c(本実施例では半導体集積回路装置を実装す
る実装基板側を裏面2c、その反対側を表面2bとす
る)の少なくともどちらか一方の面の外周部2dに配置
する端子部2eが設けられた絶縁基板であるプリント基
板2と、端子部2eを残してプリント基板2に搭載され
た半導体素子である半導体チップ1およびその周辺部1
aを樹脂封止する樹脂部材3と、予め表面がめっきされ
かつ端子部2eに接続される外部リードであるアウタリ
ード4aとから構成され、プリント基板2上で半導体チ
ップ1の樹脂封止を行った後、プリント基板2にアウタ
リード4aが接続されるものである。
【0027】ここで、絶縁基板であるプリント基板2
は、PCB(Printed Circuited Board)とも呼ばれ、図
1〜図3に示すように、プリント基板本体部2fの中央
付近には半導体チップ1を載置するタブ2gが設けら
れ、さらに、その周囲には配線パターンなどの配線部2
aが形成されている。
【0028】また、配線部2aは、タブ2g寄りの先端
にインナリード端子2hを有し、さらに、外周部2d付
近の先端にアウタリード4aを接続する端子部2eを有
している。
【0029】ここで、端子部2eには、はんだめっきな
どが行われ、さらに、配線部2aの厚さは30〜40μ
m程度である。
【0030】なお、配線部2a、インナリード端子2h
または端子部2eは、プリント基板2の表面2bもしく
は裏面2cの両方に設けられていてもよい。この場合、
配線部2a内に設けられかつ配線パターンが形成された
スルーホール部2iなどを介すことにより、表裏両面の
配線部2aを電気的に接続することができる。
【0031】さらに、本実施例のプリント基板2は、図
3に示すように、複数個のプリント基板本体部2fが多
連のフレーム状に形成されているものである。すなわ
ち、複数個のプリント基板本体部2fがその周囲に設け
られたスリット部2kを境界にし、つながって配置され
ている。
【0032】また、プリント基板2は、樹脂部材3(図
1参照)によって封止される封止箇所に少なくとも1つ
の貫通孔2jを有している。この貫通孔2jは、樹脂封
止の際に、樹脂部材3がプリント基板2の表裏両面側に
行き渡るように樹脂部材3の通路として設けられている
ものであり、好ましくは複数個設けられている。
【0033】さらに、プリント基板2は、エポキシ系ま
たはポリイミド系などの樹脂あるいはセラミックによっ
て形成された複合積層板である。
【0034】また、本実施例のリードフレーム4は、図
4に示すように、外部リードであるアウタリード4aだ
けを有するものである。したがって、複数個のアウタリ
ード4aが多連のフレーム状に形成されている。
【0035】なお、リードフレーム4は、少なくともア
ウタリード4aがはんだやPdなどによって、予め外装
めっきされているものであるが、リードフレーム4全体
が外装めっきされていてもよい。
【0036】さらに、本実施例のリードフレーム4は、
プリント基板2に接続した後にアウタリード4aの切断
および曲げ成形を行うものであるが、アウタリード4a
が予め所望の形状に曲げ成形されたリードフレーム4を
用いてもよい。
【0037】また、本実施例の半導体集積回路装置にお
いては、半導体チップ1がプリント基板2上のタブ2g
に導電性あるいは非導電性の接着剤などによって固定さ
れている。
【0038】さらに、半導体チップ1上の電極1bが、
金もしくはアルミニウムなどからなる導電部材であるボ
ンディングワイヤ5によって、配線部2aのインナリー
ド端子2hと電気的に接続されている。
【0039】また、半導体チップ1およびその周辺部1
a、すなわち、半導体チップ1、ボンディングワイヤ
5、インナリード端子2hおよび配線部2aの局部など
が、熱硬化性の樹脂部材3によって樹脂封止されてい
る。
【0040】ただし、プリント基板2の外周部2dにお
いて、配線部2aの先端に配置する端子部2eは、樹脂
封止されていない。
【0041】なお、配線部2aの他方の先端に配置する
インナリード端子2hは、外部装置(例えば、半導体集
積回路装置を実装する実装基板もしくは他の測定装置な
ど)と電気的に接続されてもよい。
【0042】次に、本実施例の半導体集積回路装置の製
造方法について説明する。
【0043】まず、エッチングなどによって配線パター
ン、すなわち配線部2aが形成され、かつプレスもしく
はルータなどによってその外形が加工された絶縁基板で
あるプリント基板2を準備する。
【0044】さらに、プリント基板2のタブ4に半導体
チップ1を搭載して接着剤などによって固定し、続い
て、半導体チップ1上の電極1bと配線部2aのインナ
リード端子2hとをボンディングワイヤ5によって電気
的に接続する。
【0045】その後、半導体チップ1およびその周辺部
1aを樹脂封止する金型6の所定箇所にプリント基板2
を配置する。
【0046】この時、金型6については、その内部の樹
脂部材3を注入する箇所の大きさが、プリント基板2上
の端子部2eには樹脂を形成しない程度のものを用い
る。
【0047】これにより、ゲート部6aを介して金型6
内に樹脂部材3を注入し、プリント基板2上において端
子部2eを残したそれ以外の箇所を樹脂封止する。
【0048】ここで、プリント基板2は、封止が行われ
る箇所に少なくとも1つの貫通孔2jを有しているた
め、樹脂部材3がこれを通過し、プリント基板2の表裏
両面側に行き渡る。その結果、プリント基板2の表裏両
面側を樹脂封止できる。
【0049】なお、図5、図6に示すように、金型6を
クランプした際に、プリント基板2の配線部2aが形成
されていない箇所と配線部2aとの段差7によって隙間
(金型6とプリント基板2との間で、前記段差7によっ
て生じる隙間)が形成されることにより、金型6内に注
入された樹脂部材3中の空気を逃がすエアベント効果を
生み出すことができる。
【0050】続いて、樹脂部材3を熱硬化し、樹脂封止
を終了する。
【0051】その後、金型6内からプリント基板2を取
り出し、予め外装めっきされたアウタリード4aをプリ
ント基板2の端子部2eに熱圧着などによって接続す
る。
【0052】この時、例えば、プリント基板2の表裏両
面に端子部2eが形成されている場合、アウタリード4
aは表裏どちらの面の端子部2eに接続することも可能
である。
【0053】さらに、リードフレーム4において、アウ
タリード4aを切断する。この時、プリント基板2も同
時に切断する。
【0054】その後、アウタリード4aを所望の形状に
曲げ成形する。なお、本実施例の半導体集積回路装置
は、アウタリード4aをガルウィング形状に曲げ成形し
たQFPタイプのものであるが、QFP以外の他の半導
体集積回路装置であってもよい。
【0055】なお、予め所望の形状に曲げ成形が行われ
たリードフレーム4を用いる場合、アウタリード4aお
よびプリント基板2の切断後の曲げ成形(曲げ工程)を
省くことができる。
【0056】次に、本実施例の半導体集積回路装置およ
びその製造方法によって得られる作用効果について説明
する。
【0057】すなわち、半導体チップ1がプリント基板
2上に搭載され、かつプリント基板2上においてその樹
脂封止が行われるため、樹脂封止時の樹脂部材3の流れ
を整流化することができる。これにより、ボンディング
ワイヤ5の変形を抑制することができ、さらに、半導体
チップ1の位置移動を防止することができる。
【0058】その結果、樹脂封止性を向上することがで
きる。
【0059】また、プリント基板2に形成された配線部
2aは、その厚さが30〜40μm程度であるため、配
線部2aのファインピッチ化(細パターン化)ができ
る。
【0060】これにより、剛性を有したプリント基板2
において配線部2aのボンディングを行うことができる
ため、ボンディング性を向上できる。
【0061】なお、樹脂封止性とボンディング性とを向
上することができ、かつプリント基板2が多連のフレー
ム状に形成されていることにより、プリント基板2およ
びその配線部2aのパターンの標準化とコスト低減を図
ることができる。
【0062】また、リードフレーム4が外部リードであ
るアウタリード4aだけによって形成されているため、
リードフレーム4の品種の数を低減することができ、そ
の結果、リードフレーム4の標準化とコスト低減を図る
ことができる。
【0063】さらに、プリント基板2はエポキシ系また
はポリイミド系などの樹脂あるいはセラミックによって
形成された複合積層板であることにより、半導体集積回
路装置を樹脂またはセラミックベースの実装基板に実装
する場合、相互にその素材を樹脂またはセラミック材料
にすることができる。
【0064】その結果、半導体集積回路装置の実装時も
しくは実装後の熱疲労に対する歩留りを向上することが
でき、また、接続部の信頼性を向上することもできる。
【0065】また、リードフレーム4において少なくと
もアウタリード4aの表面が、予め外装めっきされてい
ることにより、樹脂封止後のリードフレーム4の外装め
っき工程を削除することができる。
【0066】これにより、半導体集積回路装置の製造工
程におけるスループットを向上することができ、また、
製造コストを低減することができる。
【0067】なお、樹脂封止の際に、金型6がプリント
基板2とクランプする箇所において、プリント基板2の
配線部2aが形成されていない箇所と配線部2aとの段
差7によって隙間が形成される。
【0068】これにより、樹脂部材3中の空気を逃がす
エアベント効果を生み出し、内部ボイドの低減と歩留り
を向上することができる。
【0069】ここで、前記隙間から流出する樹脂部材3
は、プリント基板2のベースである樹脂部との密着性が
良いため、前記流出した樹脂部材3が落下または脱落す
ることを低減できる。
【0070】これにより、アウタリード4aの切断成形
時に不良が発生することを低減できる。
【0071】また、封止する樹脂部材3は、プリント基
板2のベースである樹脂部との密着性が良好であること
により、半導体集積回路装置の実装時の信頼性を向上す
ることができる。
【0072】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【0073】例えば、前記実施例で説明した半導体集積
回路装置は、半導体素子が搭載されるプリント基板の両
面を樹脂封止するものであったが、少なくとも半導体素
子とその周辺部が封止されていれば、片面だけの封止で
あってもよい。
【0074】また、前記半導体集積回路装置は、半導体
素子およびその周辺部が金型によって樹脂封止されるも
のであったが、封止は金型を用いた樹脂封止だけでな
く、ゲル状の封止部材をポッティングする封止などであ
ってもよく、さらに、アルミニウムなどによって形成さ
れたキャップ部材を用いた封止であってもよい。
【0075】なお、プリント基板の外周部に設けられた
端子部はアウタリードを熱圧着するものであったが、ア
ウタリードの接合時にピンを挿入するピン挿入タイプに
することもできる。これにより、アウタリードの形状に
ついては、種々の形状に曲げ成形を行うことができる。
【0076】また、前記実施例の半導体集積回路装置
は、プリント基板に1つの半導体素子を搭載するもので
あったが、図7の他の実施例の半導体集積回路装置に示
すように、プリント基板2上でハイブリッド構成を実
現、すなわちプリント基板2の表裏両面に複数個の半導
体チップ1を搭載し、封止するものであってもよい。
【0077】さらに、図8の他の実施例の半導体集積回
路装置に示すように、プリント基板2の外周部2dの表
裏両面に端子部2eを設けることにより、表裏両面の端
子部2eにアウタリード4aを接合することもできる。
【0078】その結果、半導体チップ1を上下に複数個
積層したハイブリッドタイプの半導体集積回路装置を実
現することもできる。
【0079】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0080】(1).半導体素子が絶縁基板上に搭載さ
れ、かつ絶縁基板上においてその封止が行われるため、
封止の際の封止部材の移動、特に、樹脂封止時の樹脂の
流れを整流化することができる。これにより、ボンディ
ングワイヤの変形を抑制することができ、さらに、半導
体素子の位置移動を防止することができる。
【0081】その結果、封止性、特に樹脂封止性を向上
することができる。
【0082】(2).絶縁基板に形成された配線部は、
その厚さが30〜40μm程度であるため、配線部のフ
ァインピッチ化(細パターン化)が可能になる。
【0083】これにより、剛性を有した絶縁基板におい
て配線部のボンディングを行うことができるため、ボン
ディング性を向上できる。
【0084】(3).樹脂封止性とボンディング性とを
向上することができ、かつ絶縁基板が多連のフレーム状
に形成されていることにより、絶縁基板およびその配線
部のパターンの標準化とコスト低減を図ることができ
る。
【0085】(4).リードフレームが外部リードであ
るアウタリードだけによって形成されているため、リー
ドフレームの品種の数を低減することができ、その結
果、リードフレームの標準化とコスト低減を図ることが
できる。
【0086】(5).絶縁基板はエポキシ系またはポリ
イミド系などの樹脂あるいはセラミックによって形成さ
れた複合積層板であることにより、半導体集積回路装置
を樹脂またはセラミックベースの実装基板に実装する場
合、相互にその素材を樹脂またはセラミック材料にする
ことができる。
【0087】その結果、半導体集積回路装置の実装時も
しくは実装後の熱疲労に対する歩留りを向上することが
でき、また、接続部の信頼性を向上することもできる。
【0088】(6).リードフレームにおいて少なくと
も外部リードの表面が、予めめっきされていることによ
り、封止後のリードフレームのめっき工程を削除するこ
とができる。これにより、半導体集積回路装置の製造工
程におけるスループットを向上することができ、また、
製造コストを低減することができる。
【0089】(7).樹脂封止の際に、金型が絶縁基板
とクランプする箇所において、絶縁基板の配線部が形成
されていない箇所と配線部との段差によって隙間が形成
される。これにより、封止する樹脂部材中の空気を逃が
すエアベント効果を生み出し、内部ボイドの低減と歩留
りを向上することができる。
【0090】(8).(7)で説明した隙間から流出す
る樹脂部材は、絶縁基板のベースである樹脂部との密着
性が良いため、流出した樹脂部材が落下または脱落する
ことを低減できる。その結果、外部リードの切断成形時
に不良が発生することを低減できる。
【0091】(9).封止する樹脂部材は、絶縁基板の
ベースである樹脂部との密着性が良好であることによ
り、半導体集積回路装置の実装時の信頼性を向上するこ
とができる。
【図面の簡単な説明】
【図1】本発明による半導体集積回路装置の構造の一実
施例を示す断面図である。
【図2】本発明による半導体集積回路装置の構造の一実
施例を示す平面図である。
【図3】本発明の半導体集積回路装置における絶縁基板
の構造の一実施例を示す部分平面図である。
【図4】本発明の半導体集積回路装置におけるリードフ
レームの構造の一実施例を示す部分平面図である。
【図5】本発明による半導体集積回路装置の製造方法の
一実施例を示す部分断面図である。
【図6】本発明による半導体集積回路装置の製造方法の
一実施例を示す部分断面図である。
【図7】本発明の他の実施例である半導体集積回路装置
の構造の一例を示す断面図である。
【図8】本発明の他の実施例である半導体集積回路装置
の構造の一例を示す断面図である。
【符号の説明】
1 半導体チップ(半導体素子) 1a 周辺部 1b 電極 2 プリント基板(絶縁基板) 2a 配線部 2b 表面 2c 裏面 2d 外周部 2e 端子部 2f プリント基板本体部 2g タブ 2h インナリード端子 2i スルーホール部 2j 貫通孔 2k スリット部 3 樹脂部材(封止部材) 4 リードフレーム 4a アウタリード(外部リード) 5 ボンディングワイヤ(導電部材) 6 金型 6a ゲート部 7 段差

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子を搭載し、外部リードが接続
    される絶縁基板を有する半導体集積回路装置であって、 配線部を有し、かつ表裏面の少なくともどちらか一方の
    面の外周部に配置する端子部が設けられた絶縁基板と、 前記端子部を残して前記半導体素子およびその周辺部を
    封止する封止部材と、 予め表面がめっきされ、かつ前記端子部に接続される外
    部リードとを有し、 前記絶縁基板上で前記半導体素子の封止を行った後、前
    記絶縁基板に前記外部リードが接続されることを特徴と
    する半導体集積回路装置。
  2. 【請求項2】 半導体素子を搭載し、外部リードが接続
    される絶縁基板を有する半導体集積回路装置であって、 配線部を有し、かつ表裏面の少なくともどちらか一方の
    面の外周部に配置する端子部が設けられた絶縁基板と、 前記端子部を残して前記半導体素子およびその周辺部を
    樹脂封止する樹脂部材と、 予め表面がめっきされ、かつ前記端子部に接続される外
    部リードとを有し、 前記絶縁基板上で前記半導体素子の樹脂封止を行った
    後、前記絶縁基板に前記外部リードが接続されることを
    特徴とする半導体集積回路装置。
  3. 【請求項3】 請求項1または2記載の半導体集積回路
    装置であって、前記絶縁基板はその封止箇所に少なくと
    も1つの貫通孔を有し、多連のフレーム状に形成されて
    いることを特徴とする半導体集積回路装置。
  4. 【請求項4】 請求項1,2または3記載の半導体集積
    回路装置であって、前記絶縁基板はエポキシ系またはポ
    リイミド系などの樹脂あるいはセラミックによって形成
    された複合積層板であることを特徴とする半導体集積回
    路装置。
  5. 【請求項5】 請求項1,2,3または4記載の半導体
    集積回路装置であって、前記外部リードは、はんだなど
    の導電材料によってその表面が予めめっきされたリード
    フレームであることを特徴とする半導体集積回路装置。
  6. 【請求項6】 請求項1,2,3,4または5記載の半
    導体集積回路装置の製造方法であって、 前記絶縁基板に前記半導体素子を搭載した後、前記半導
    体素子上の電極と前記配線部とを導電部材によって電気
    的に接続し、 前記半導体素子およびその周辺部を樹脂封止する金型の
    所定箇所に前記絶縁基板を配置した後、前記絶縁基板上
    において前記端子部を残したそれ以外の箇所を樹脂封止
    し、 樹脂封止終了後、予め表面がめっきされた外部リードを
    前記端子部に接続して前記外部リードを切断成形するこ
    とを特徴とする半導体集積回路装置の製造方法。
JP7175684A 1995-07-12 1995-07-12 半導体集積回路装置およびその製造方法 Pending JPH0927583A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7175684A JPH0927583A (ja) 1995-07-12 1995-07-12 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7175684A JPH0927583A (ja) 1995-07-12 1995-07-12 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0927583A true JPH0927583A (ja) 1997-01-28

Family

ID=16000436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7175684A Pending JPH0927583A (ja) 1995-07-12 1995-07-12 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0927583A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057259A1 (ja) * 2007-11-01 2009-05-07 Panasonic Corporation 電子部品実装構造体およびその製造方法
JP2010135373A (ja) * 2008-12-02 2010-06-17 Denso Corp モールドパッケージおよびその製造方法
JP4922155B2 (ja) * 2005-02-25 2012-04-25 京セラ株式会社 電子装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4922155B2 (ja) * 2005-02-25 2012-04-25 京セラ株式会社 電子装置及びその製造方法
WO2009057259A1 (ja) * 2007-11-01 2009-05-07 Panasonic Corporation 電子部品実装構造体およびその製造方法
JP5093244B2 (ja) * 2007-11-01 2012-12-12 パナソニック株式会社 電子部品実装構造体およびその製造方法
US8345444B2 (en) 2007-11-01 2013-01-01 Panasonic Corporation Structure with electronic component mounted therein and method for manufacturing such structure
JP2010135373A (ja) * 2008-12-02 2010-06-17 Denso Corp モールドパッケージおよびその製造方法

Similar Documents

Publication Publication Date Title
KR100344927B1 (ko) 적층 패키지 및 그의 제조 방법
US7638879B2 (en) Semiconductor package and fabrication method thereof
US6228683B1 (en) High density leaded ball-grid array package
KR940007757Y1 (ko) 반도체 패키지
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
US20030089981A1 (en) Semiconductor package having stacked dice and leadframes and method of fabrication
CN102332445B (zh) 半导体装置及其制造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
JP4614584B2 (ja) 混成集積回路装置およびその製造方法
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US6670707B2 (en) Integrated circuit chip
US6962836B2 (en) Method of manufacturing a semiconductor device having leads stabilized during die mounting
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
US20020190366A1 (en) Micro BGA package
JPH0927583A (ja) 半導体集積回路装置およびその製造方法
JP4614585B2 (ja) 混成集積回路装置の製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JPH08255868A (ja) 半導体装置およびその製造方法
KR200159861Y1 (ko) 반도체 패키지
JP2002237559A (ja) 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法
JP4614579B2 (ja) 混成集積回路装置の製造方法
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JP4311294B2 (ja) 電子装置およびその製造方法