JP4030207B2 - ドライバ回路、レシーバ回路、信号伝送システムおよび信号伝送方法 - Google Patents
ドライバ回路、レシーバ回路、信号伝送システムおよび信号伝送方法 Download PDFInfo
- Publication number
- JP4030207B2 JP4030207B2 JP37067098A JP37067098A JP4030207B2 JP 4030207 B2 JP4030207 B2 JP 4030207B2 JP 37067098 A JP37067098 A JP 37067098A JP 37067098 A JP37067098 A JP 37067098A JP 4030207 B2 JP4030207 B2 JP 4030207B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal transmission
- circuit
- driver
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は信号伝送技術に関し、特に、高速の信号伝送を可能とするドライバ回路、レシーバ回路、信号伝送システムおよび信号伝送方法に関する。
近年、コンピュータやその他の情報処理機器を構成する部品の性能は大きく向上しており、例えば、DRAM等の半導体記憶装置やプロセッサ等の性能向上は目を見張るものがある。そして、この半導体記憶装置やプロセッサ等の性能向上に伴って、各部品或いは要素間の信号伝送速度を向上させなければ、システムの性能を向上させることができないという事態になって来ている。具体的に、例えば、DRAM等の主記憶装置とプロセッサ(論理回路)との間の信号伝送速度がコンピュータ全体の性能向上の妨げになりつつある。さらに、サーバと主記憶装置或いはネットワークを介したサーバ間といった匡体やボード(プリント配線基板)間の信号伝送だけでなく、半導体チップの高集積化並びに大型化、および、電源電圧の低電圧化(信号振幅の低レベル化)等により、チップ間の信号伝送やチップ内における素子や回路ブロック間での信号伝送においても信号伝送速度の向上が必要となって来ている。そこで、信号の高周波成分による波形の乱れや信号線間の干渉を防ぎ、より一層の高精度で高速の信号伝送が可能な信号伝送技術の提供が要望されている。
【0002】
【従来の技術】
図1は従来の信号伝送システムの一例を概略的に示す図であり、例えば、LSI(半導体集積回路)の間の信号伝送の様子を示している。図1において、参照符号101はドライバ回路、102は信号伝送路(ケーブル)、131〜133は寄生インダクタ、141〜145は寄生容量、105は終端抵抗、そして、106はレシーバ回路を示している。ここで、例えば、寄生インダクタ131は半導体チップ(ドライバ回路)と外部ピンを繋ぐボンディングワイヤによるものを示し、寄生インダクタ132はパッケージやリード線によるものを示し、そして、寄生インダクタ133はコネクタによるものを示している。また、例えば、寄生容量141〜145は、それぞれ各部における寄生容量を示している。
【0003】
【発明が解決しようとする課題】
ところで、例えば、LSIの間の信号伝送を高速化すると、その伝送される信号波形に含まれる高周波成分が増加する。
この高周波成分は、図1に示されるような信号伝送システムにおいて、ボンディングワイヤ、パッケージやリード線並びにソケット等のもつ寄生インダクタ131〜133、および、各部における寄生容量141〜145に振動的な挙動を引き起こすことになる。
【0004】
その結果、伝送すべき信号の波形が乱れて、正しい信号伝送が困難になる。さらに、高周波成分を含む信号を信号線に流すと、他の信号線にクロストーク等の結合雑音が発生することにもなり、高精度で高速の信号伝送の妨げとなる。なお、このような問題は、LSIの間の信号伝送だけでなく、サーバと主記憶装置或いはネットワークを介したサーバ間といった匡体やボード間の信号伝送や、チップ(LSI)内における素子や回路ブロック間での信号伝送においても同様である。
【0005】
本発明は、上述した従来技術における課題に鑑み、信号の高周波成分による波形の乱れや信号線間の干渉を防ぎ、高精度で高速の信号伝送を可能とすることを目的としている。
【0006】
【課題を解決するための手段】
本発明の第1の形態によれば、ドライバ側からレシーバ側へ信号を伝送する信号伝送方法であって、前記ドライバ側では、前記伝送される信号を遅延したデータ系列を重畳して送信信号を生成し、該生成された送信信号を前記レシーバ側へ出力するようになっており、前記送信信号に用いる符号において、符号1個当たりの立ち上がり時間および立ち下がり時間の合計を1ビットタイムの長さと同程度或いはより長くするようにしたことを特徴とする信号伝送方法が提供される。
【0007】
本発明の第2の形態によれば、ドライバ側に設けたドライバ回路から信号伝送路を介してレシーバ側のレシーバ回路へ信号を伝送する信号伝送システムであって、前記ドライバ回路は、前記伝送される信号を遅延したデータ系列を重畳して送信信号を生成し、該送信信号に用いる符号において、該符号1個当たりの立ち上がり時間および立ち下がり時間の合計を1ビットタイムの長さと同程度或いはより長くする符号長制御手段を備えたことを特徴とする信号伝送システムが提供される。
【0008】
本発明の第3の形態によれば、信号を伝送するためのドライバ回路であって、前記伝送される信号を遅延したデータ系列を重畳して送信信号を生成し、該送信信号に用いる符号において、該符号1個当たりの立ち上がり時間および立ち下がり時間の合計を1ビットタイムの長さと同程度或いはより長くする符号長制御手段を備えたことを特徴とするドライバ回路が提供される。
本発明の第4の形態によれば、伝送される信号を遅延したデータ系列を重畳して生成され、符号1個当たりの立ち上がり時間および立ち下がり時間の合計が1ビットタイムの長さと同程度或いはより長い信号を受信するためのレシーバ回路であって、受信信号が最大となるビットタイム後半で該受信信号の値を判定する受信信号判定手段を備えたことを特徴とするレシーバ回路が提供される。
【0009】
図2および図3は本発明の原理を説明するための図である。なお、図2(a),図2(b),図3(a)および図3(b)において、縦軸は電圧Vを示し、また、横軸は時間tを示している。
ところで、信号にどれだけ高周波成分が含まれるかは、データ『0』および『1』に対応する符号波形がどれだけ高周波成分を持つかによって決まる。
【0010】
まず、バイナリ値b=0または1を、c=−1または1に対応させて考えると、図2(a)に示されるように、ある系列{bn}に対応する信号波形(送り側の信号)は、系列{cn}を用いて
s(t)=Σci u(t−iT)
と現される。ここで、s(t)は低レベル『L(0)』と高レベル『H(1)』の中間の基準電位Vref を基準にして測定された値とし、u(t)は仮想的な孤立パルスに対する応答である。
【0011】
もし、理想的な信号伝送路を立ち上がり時間ゼロで駆動すれば、応答u(t)は、図2(b)に示されるような矩形波となる。矩形波は、高周波成分を多く含むため信号s(t)も多くの高周波成分を含む。
ここで、u(t)の高周波成分を減らす1つの方法は、u(t)のパルス幅をできるだけ広くする(時間tの方向に延ばす)ことである。これは、パルス幅が広がれば、高周波成分は減少するからである。
【0012】
一般に、パルス幅が広いということは、符号間の干渉が増加することを意味するため、信号伝送にとっては不都合であると考えられている。しかしながら、図3(a)に示されるように、u(t)のパルス幅を最大2T(Tはビットタイム:1符号の長さ)としても、t=0およびt=2Tでのu(t)の値をゼロにすることができれば、t=nT(nは整数)で信号のデータ0および1の判定をする限りにおいては、隣り合うビットタイム間での干渉はないことになる。すなわち、u(t)として、
u(t)=0(t=0,t=2T)
u(t)=Umax (t=T,Umax はuの最大値)
となるような関数で高周波成分の小さなものを選べば良い。上記の関数の一番簡単な例としては、図3(b)に示される三角波がある。
【0013】
この図3(b)に示されるような三角波は、一定の電流を積分することで得られる。つまり、送信信号が1で直前のビットタイムの値が0の場合は正電流を積分し、また、送信信号が0で前ビットタイムが1なら負電流を積分、そして、それ以外(前ビットタイムと同じ符号)なら電流をゼロとすればよい。
本発明は、このような波形を用いることにより、信号の立ち上がり時間をビットタイムTと同じ値にまで増大させることができる。従って、di/dt(電流の変化率)に比例するインダクティブな電圧やdv/dt(電圧の変化率)に比例する容量電流を最小化することができる、信号の高周波成分による波形の乱れや信号線間の干渉を防ぎ、高精度で高速の信号伝送が可能になる。
【0014】
すなわち、本発明によれば、符号間干渉を十分小さな値に保ちつつ信号の立ち上がり時間を与えられたビットタイムのもとで最大にすることができ、信号に含まれる高周波成分が最小化されるため、寄生インダクタや容量による波形の乱れや信号線間の結合を防ぎ、高速の信号伝送を可能とすることができる。
【0015】
【発明の実施の形態】
以下、本発明に係るドライバ回路、レシーバ回路、信号伝送システムおよび信号伝送方法の実施例を図面を参照して詳述する。
図4は本発明の第1実施例としてのドライバ回路を概略的に示す回路図である。図4において、参照符号11〜14は定電流ドライバを示し、21〜23は遅延段(D)を示している。
【0016】
図4に示されるように、本第1実施例のドライバ回路は、複数の(4つの)定電流ドライバ11〜14、および、複数の遅延段21〜23を備えて構成されている。定電流ドライバ11には入力信号TSi が直接供給され、定電流ドライバ12には1つの遅延段21を介して入力信号TSi が供給され、定電流ドライバ13には2つの遅延段21および22を介して入力信号TSi が供給され、さらに、定電流ドライバ14には3つの遅延段21〜23を介して入力信号TSi が供給されている。そして、各定電流ドライバ11〜14の出力は共通接続され、出力信号TSo が出力されるようになっている。ここで、各遅延段21〜23は、例えば、直列接続された偶数個数のインバータにより構成され、また、全ての遅延段21〜23による遅延時間(総遅延時間)は、ほぼ1ビットタイム(1符号の長さ)Tになるように決められている。
【0017】
図5は図4に示すドライバ回路の動作を説明するための図であり、参照符号R1〜R4は、ドライバ回路の出力信号TSo が低レベルL(0)から高レベルH(1)へ変化する場合の信号波形の立ち上がり部分を示している。
立ち上がり部分R1は、入力信号TSi が直接供給される定電流ドライバ11の出力の立ち上がりに対応し、また、立ち上がり部分R2は、1つの遅延段21を介して入力信号TSi が供給される定電流ドライバ12の出力の立ち上がりに対応している。さらに、立ち上がり部分R3は、2つの遅延段21および22を介して入力信号TSi が供給される定電流ドライバ13の出力の立ち上がりに対応し、そして、立ち上がり部分R4は、3つの遅延段21〜23を介して入力信号TSi が供給される定電流ドライバ14の出力の立ち上がりに対応している。なお、出力信号TSo が0から1へ変化する総時間は、ほぼ1ビットタイムTと同程度になっている。
【0018】
これにより、信号(TSo)の高周波成分を減少させることができ、寄生要素(図1における寄生インダクタ131〜133や寄生容量141〜145)等による波形の乱れや信号線間の干渉を抑えることができる。
図6は本発明の第2実施例としてのドライバ回路を概略的に示すブロック回路図であり、図7は図6に示すドライバ回路で使用する4相クロックの一例を示すタイミング図である。図6において、参照符号31〜34は定電流ドライバを示し、40は4相クロック発生回路を示し、そして、41〜44はD型フリップフロップ(D-F.F.)を示している。
【0019】
図7に示されるように、4相クロック発生回路40は、送信クロックCLKに同期し、それぞれ位相が90°異なるクロックφ1,φ2,φ3,φ4を出力するようになっており、これら4相のクロックφ1〜φ4はフリップフロップ41〜44に供給され、入力信号TSi を各クロックφ1〜φ4のタイミング(例えば、立ち上がりタイミング)で取り込んでそれぞれ対応する定電流ドライバ31〜34へ供給するようになっている。
【0020】
本第2実施例では、図4に示す第1実施例の遅延段21〜23の代わりに4相クロック発生回路40を設け、クロックCLKに同期した4相クロックによりフリップフロップ41〜44のデータ(入力信号TSi )の取り込みタイミングを制御するようになっている。ここで、4相クロック発生回路40は、例えば、知られているDLL(Delay Locked Loop)回路等を用いて構成することで、半導体の製造プロセスやチップ温度の変化等に関わらず、第1実施例における遅延段(21〜23)の総遅延量に対応する時間を正確にビットタイム(T)に等しくすることができる。すなわち、本第2実施例では、半導体の製造プロセスやチップの温度変化等に依らず、常に、信号の高周波成分を減少させて寄生要素等による波形の乱れや信号線間の干渉を抑えること可能になる。なお、フリップフロップ41〜44の数および該フリップフロップを駆動するクロック(φ1〜φ4)は4つに限定されるものではないのはもちろんである。
【0021】
図8は本発明の第3実施例としてのドライバ回路を概略的に示す回路図である。図8において、参照符号51および53は相補(差動)信号を出力する定電流ドライバ(プリドライバ)、52は1ビットタイム(T)の遅延を与える遅延回路、54,57は抵抗、55,58は容量、そして、56,59は増幅器を示している。ここで、抵抗54,容量55並びに増幅器56は積分回路560を構成し、また、抵抗57,容量58並びに増幅器59は積分回路590を構成している。
【0022】
図8に示されるように、本第3実施例のドライバ回路は、入力信号TSi が直接供給されたプリドライバ51の相補出力と、遅延回路52により入力信号TSi が1ビットタイムTだけ遅延されて供給されたプリドライバ53の相補出力とが逆極性となるように加算され、この加算された各出力を積分回路560および590で積分してユニットパルス応答が三角波となるドライバ回路の相補の出力信号TSo および/TSo を得るようになっている。
【0023】
定電流出力のプリドライバ51および53は、直前のビットタイムと信号の符号(0,1)が異なるときにのみ正味の電流を出力するため、出力極性が逆の2つのプリドライバ51および53を組にして使い、それぞれを入力系列および1ビットタイムTだけ遅延させた入力系列で駆動するようになっている。
そして、積分回路560および590の出力インピーダンスを信号伝送路(伝送線)の特性インピーダンス(例えば、50Ω)に合わせることにより、消費電流の小さなドライバ回路を構成することができる。なお、積分回路の出力インピーダンスを信号伝送路の特性インピーダンスに合わせるのは、例えば、積分回路におけるトランジスタのサイズ等を調整して行うことになる。
【0024】
図9は図8に示すドライバ回路の変形例を概略的に示す回路図であり、図8におけるプリドライバ53の代わりに、入力信号TSi および遅延回路52により1ビットタイムTだけ遅延された入力信号TSi が供給されたエクスクルーシブ・オア(EXOR)ゲート50を設け、このEXORゲート50の出力によりプリドライバ51のイネーブル制御を行うようになっている。
【0025】
すなわち、図9に示す第3実施例の変形例では、EXORゲート50により、入力系列とこれを1ビットタイムTだけ遅延させた系列とを比較して、両者が異なる時にのみプリドライバ51を活性化して電流を流すようになっている。これにより、図8の第3実施例よりもプリドライバの消費電流を低減することができ、より一層少ない消費電流のドライバ回路とすることができる。
【0026】
図10は図8および図9に示すドライバ回路における定電流ドライバの一例を示す回路図である。
図10に示されるように、図8および図9における相補信号を出力する定電流ドライバ(プリドライバ)51は、それぞれPMOSトランジスタ501〜503、NMOSトランジスタ504〜506、インバータ507により構成されている。ここで、トランジスタ502並びに504、および、トランジスタ503並びに505はそれぞれインバータを構成し、それぞれ入力信号TSi およびその反転信号が入力されている。また、トランジスタ501および506のゲートには、それぞれバイアス電圧VcpおよびVcnが印加され電流源として機能するようになっている。なお、定電流ドライバ53の構成も定電流ドライバ51と同様である。
【0027】
なお、図9におけるプリドライバ51として使用する場合、例えば、EXORゲート50からのイネーブル信号をトランジスタ506のゲートに供給し、イネーブル信号が高レベルHのときに回路を活性化するように構成すればよい。また、この図10に示すプリドライバの回路は一例であり、他の様々な回路を適用することができる。
【0028】
図11は本発明の第4実施例としてのレシーバ回路を概略的に示すブロック回路図であり、図12は図11に示すレシーバ回路の動作を説明するための図である。図11において、参照符号6はレシーバ回路、60はレシーバアンプ、61は位相インターポレータ、そして、62はアップダウンカウンタを示している。レシーバアンプ60には、ドライバ回路の出力信号(TSo)が信号伝送路を介して入力信号RSi として入力される。この入力信号RSi として、まず、図12(a)に示すようなデータ0,1を交互に並べた系列をドライバ回路からレシーバアンプ60へ送信する。
【0029】
レシーバ回路6では、送られてきたデータ0,1が交互に並べた系列(調整用符号系列)を受信し、図12(b)に示されるように、データが1から0へ変化するタイミング(LP1)、および、データが0から1へ変化するタイミング(LP2)をロックする。すなわち、レシーバアンプ60の出力をアップダウン制御信号UDCとしてアップダウンカウンタ62へ供給し、このアップダウンカウンタ62の出力により位相インターポレータ61を制御して、データが1から0およびデータ0から1へ変化するタイミングに同期するような受信クロックCK’を求める。ここで、アップダウンカウンタ62に供給されるアップダウン制御信号UDCは、例えば、レシーバアンプ60による受信信号が『0』(データ0)であれば受信タイミングが早すぎたとして、位相インターポレータ61を介して出力される受信クロック(CK’)のタイミングを遅らせ、逆に、また、レシーバアンプ60による受信信号が『1』(データ1)であれば受信タイミングが遅すぎたとして、位受信クロック(CK’)のタイミングを早める。
【0030】
上記の処理を繰り返すことにより、図12(b)に示されるように、受信クロックCK’を供給することでレシーバ回路6(レシーバアンプ60)の受信タイミング(データ取り込みタイミング)を受信信号がデータ1から0へ立ち上がる部分(LP1)およびデータ0から1へ立ち下がる部分(LP2)にロックさせる。さらに、図12(c)に示されるように、ロックしたタ後でロックしたときの受信クロック(CK’)の位相を略90°シフトして(例えば、位相を90°進めて)実際に使用する受信クロックCKを求める。ここで、受信クロックCKによるレシーバ回路6の受信タイミングDP1およびDP2では、受信信号が最大および最小になる。
【0031】
このように、本第4実施例によれば、信号伝送路やドライバ回路の遅延特性によらず最適な受信タイミングを決めることができるため、高速の信号伝送が高いタイミングマージンで実行することが可能となる。
図13は本発明の第5実施例としてのレシーバ回路を概略的に示すブロック回路図であり、図14は図13に示すレシーバ回路の動作を説明するための図である。図13において、参照符号10は波形調整ドライバ回路、20は信号伝送路(ケーブル)、そして、63はイコライズ回路を示している。
【0032】
波形調整ドライバ回路10は、例えば、入力信号TSi における立ち上がりを制御し、例えば、図14に示されるように、1ビットタイムTで振幅が最大(Amax)となり、2Tで最大振幅Amax の30%程度、3Tで最大振幅Amax の10%程度、そして、4Tで最大振幅Amax の3%程度になるように波形を調整し、波形調整された信号TSo を信号伝送路20を介して受信側へ送る。受信側では、伝送された信号RSi をイコライズ回路63により、例えば、信号伝送路20の特性(減衰特性等)を補償してドライバ部60へ供給する。これにより、本第5実施例によれば、例えば、信号伝送路20での高周波成分の減衰を補償することができ、より長距離の信号伝送が可能になる。なお、レシーバ回路6としては、後述するようなPRD回路(Partial Response Detector:部分応答検出回路)を適用することができる。
【0033】
図15は図13に示すレシーバ回路におけるイコライズ回路の一例を示す回路図である。ここで、図15は、イコライズ回路63として差動入力RSi,/RSi を受け取るものを一例として示している。
図15に示されるように、イコライズ回路63は、フィルタ631、PMOSトランジスタ632,633、および、NMOSトランジスタ634〜638を備えて構成され、信号伝送路(20)を介して伝送された差動信号(相補信号)RSi,/RSi を第1の差動対トランジスタ635,636のゲートで直接受け取ると共に、フィルタ631を介して第1の差動対トランジスタと並列に設けた第2の差動対トランジスタ634,637のゲートで受け取るようになっている。このフィルタ回路631により、入力する差動信号RSi,/RSi の高周波成分を補償(増強)して出力信号IRSo,/IRSo を次段のレシーバアンプ60へ供給するようになっている。
【0034】
図16は本発明の第6実施例としての信号伝送システムを概略的に示すブロック回路図であり、また、図17は図16に示す信号伝送システムにおけるドライバ回路の動作を説明するための信号波形図である。
図16に示されるように、ドライバ回路10は、遅延回路111、インバータ112およびドライバアンプ113,114により構成され、また、レシーバ回路6は、遅延回路64、加算回路65およびレシーバアンプ66によりPRDとして構成されている。
【0035】
送信側のドライバ回路10において、入力信号TSi は、ドライバアンプ114に直接入力されると共に、1ビットタイム(T)の遅延時間を与える遅延回路111およびインバータ112を介してドライバアンプ113に入力されている。すなわち、ドライバ回路10は、多相クロックを用いた立ち上がり時間の制御回路を持つ2組のドライバアンプ113,114を使用し、一方のドライバアンプ114に通常の信号系列を入力し、他方のドライバアンプ113に1ビットタイム(T)だけ遅延すると共に反転した信号系列を入力し、両方のドライバアンプ113,114の出力を加えて信号伝送路(ケーブル)20へ出力するようになっている。
【0036】
ここで、ドライバアンプ113の出力レベルはC1倍(例えば、C1=0.3〜0.4)され、また、ドライバアンプ114の出力レベルはC0倍(C0=1)されるようになっている。ここで、図17(a)に示されるように、ドライバ回路10の出力信号TSo としては、符号系列のデータが0から1へ、或いは、1から0へ変化する個所の振幅が強調(増強)されるような波形となっている。さらに、信号TSo が信号伝送路20を介してレシーバ回路6へ伝えられると、例えば、信号伝送路20の伝送特性等により高周波成分が減衰して、図17(b)に示されるような理想に近い波形となるようにされている。また、受信側では、レシーバ回路6としてPRDを用いることにより、あるビットタイムでの信号電圧のC2倍(例えば、C2=0.5)を次のビットタイムでの受信電圧から差し引いて受信を行うようになっている。なお、C1の値は受信端で受信信号にオーバーシュートが生じないように調整を行い、この調整は実際の信号送受信に先立って、例えば、調整用の信号を送ることで行うことができる。また、C2の値は受信回路の感度が許す限り大きな値を前もって選んでおくのが好ましい。
【0037】
このように、本第6実施例では、送信側のイコライズと受信側のイコライズを併用することで、ケーブル長をさらに長くすることができる利点がある。
次に、本第6実施例において、レシーバ回路6としてPRD方式相補型差動アンプを適用した場合を説明する。
図18は図16に示す信号伝送システムにおけるレシーバ回路の一構成例を示すブロック回路図であり、レシーバ回路6としてPRD方式相補型差動アンプを適用したものである。また、図19は図18に示すレシーバ回路で使用する制御信号の一例を示すタイミング図である。
【0038】
図18に示されるように、レシーバ回路6は、キャパシタ(容量C10a,C20a;C10b,C20b),および、トランスファゲート611〜614で構成されるPRD機能部分601の後段に、差動アンプ603および該差動アンプ603の入力ノードに対するアンプ用プリチャージ回路602を設けるようになっている。トランスファゲート611および614は制御信号φ2(/φ2)によりスイッチング制御され、また、トランスファゲート612および613は制御信号φ1(/φ1)によりスイッチング制御されている。ここで、信号/φ1,/φ2は、それぞれ信号φ1,φ2の反転論理の信号である。なお、クロックCK(CLK)に対する制御信号φ1およびφ2のタイミングは、図19に示す通りである。
【0039】
ここで、キャパシタC10aおよびC10bの値をC10とし、キャパシタC20aおよびC20bの値をC20とすると、これらのキャパシタの値C10,C20を、次の式:C10/(C10+C20)=(1+exp(−To /τ))/2を満たすように決めれば符号間干渉は理論的には完全に除去することができる。ただし、理想状態ではこの式を満たすようにすればよいが、実際には寄生容量等が入るので、この式を満たすのに近い値の容量比に設定することになる。ここで、τは信号伝送路(20)等の時定数を示し、To は1ビット分のデータがバスに現れる時間または1ビット分の周期を示している。
【0040】
図20は図18に示すレシーバ回路の動作を説明するための図である。
図18に示すレシーバ回路6は、制御信号φ1およびφ2を制御することにより、図20(a)および図20(b)に示す動作を交互に行う。
すなわち、制御信号φ1が高レベル“H”(/φ1が低レベル“L”)で制御信号φ2が低レベル“L”(/φ2が高レベル“H”)のとき、図20(a)に示されるように、符号間干渉成分除去(推定)動作が行われ、また、制御信号φ1が低レベル“L”で制御信号φ2が高レベル“H”のとき、図20(b)に示されるように、信号判定動作が行われる。なお、アンプ用プリチャージ回路602は、符号間干渉成分除去動作が行われる期間に差動アンプ603の入力ノードをプリチャージするようになっている。
【0041】
このように、本第6実施例では、送信側の波形調整と受信側のPRDを併用することにより、信号伝送路で生ずる符号間干渉を除去(推定)することができ、その結果、細い芯線を用いたケーブルでも高速信号を伝送することが可能になり、或いは、ケーブル長をさらに長くすることが可能になる。
上述したように、本発明の各実施例によれば、信号に含まれる高周波成分を最低限に抑えることができるため、寄生素子による波形の乱れや信号線間の干渉を最小に抑えて高速の信号伝送が可能になる。
【0042】
以上において、本発明のドライバ回路、レシーバ回路、信号伝送システムおよび信号伝送方法は、サーバと主記憶装置或いはネットワークを介したサーバ間といった匡体やボード間の信号伝送だけでなく、チップ間の信号伝送やチップ内における素子や回路ブロック間での信号伝送においても適用することができる。
【0043】
【発明の効果】
以上、詳述したように、本発明によれば、信号の高周波成分による波形の乱れや信号線間の干渉を防ぎ、高精度で高速の信号伝送が可能になる。
【図面の簡単な説明】
【図1】従来の信号伝送システムの一例を概略的に示す図である。
【図2】本発明の原理を説明するための図(その1)である。
【図3】本発明の原理を説明するための図(その2)である。
【図4】本発明の第1実施例としてのドライバ回路を概略的に示す回路図である。
【図5】図4に示すドライバ回路の動作を説明するための図である。
【図6】本発明の第2実施例としてのドライバ回路を概略的に示すブロック回路図である。
【図7】図6に示すドライバ回路で使用する4相クロックの一例を示すタイミング図である。
【図8】本発明の第3実施例としてのドライバ回路を概略的に示す回路図である。
【図9】図8に示すドライバ回路の変形例を概略的に示す回路図である。
【図10】図8および図9に示すドライバ回路における定電流ドライバの一例を示す回路図である。
【図11】本発明の第4実施例としてのレシーバ回路を概略的に示すブロック回路図である。
【図12】図11に示すレシーバ回路の動作を説明するための図である。
【図13】本発明の第5実施例としてのレシーバ回路を概略的に示すブロック回路図である。
【図14】図13に示すレシーバ回路の動作を説明するための図である。
【図15】図13に示すレシーバ回路におけるイコライズ回路の一例を示す回路図である。
【図16】本発明の第6実施例としての信号伝送システムを概略的に示すブロック回路図である。
【図17】図16に示す信号伝送システムにおけるドライバ回路の動作を説明するための信号波形図である。
【図18】図16に示す信号伝送システムにおけるレシーバ回路の一構成例を示すブロック回路図である。
【図19】図18に示すレシーバ回路で使用する制御信号の一例を示すタイミング図である。
【図20】図18に示すレシーバ回路の動作を説明するための図である。
【符号の説明】
6,106…レシーバ回路
10,101…ドライバ回路
11〜14,31〜34…定電流ドライバ
102,20…信号伝送路(ケーブル)
21〜23…遅延段
40…4相クロック発生回路
41〜44…D型フリップフロップ(D-F.F.)
50…エクスクルーシブ・オア(EXOR)ゲート
51,53…定電流ドライバ(プリドライバ)
52…遅延回路
60…レシーバアンプ
61…位相インターポレータ
62…アップダウンカウンタ
63…イコライズ回路
105…終端抵抗
131〜133…寄生インダクタ
141〜145…寄生容量
CLK,CK…クロック
RSi …レシーバ回路の入力信号
RSo,/TSo …レシーバ回路の出力信号
TSi …ドライバ回路の入力信号
TSo,/TSo …ドライバ回路の出力信号
φ1,φ2,φ3,φ4…4相クロック
Claims (21)
- ドライバ側からレシーバ側へ信号を伝送する信号伝送方法であって、
前記ドライバ側では、前記伝送される信号を遅延したデータ系列を重畳して送信信号を生成し、該生成された送信信号を前記レシーバ側へ出力するようになっており、
前記送信信号に用いる符号において、符号1個当たりの立ち上がり時間および立ち下がり時間の合計を1ビットタイムの長さと同程度或いはより長くするようにしたことを特徴とする信号伝送方法。 - 請求項1に記載の信号伝送方法において、前記レシーバ側では、前記送信信号に対応するレシーバ側の受信信号が最大となるビットタイムの後半で該受信信号の値を判定するようにしたことを特徴とする信号伝送方法。
- 請求項2に記載の信号伝送方法において、前記レシーバ側では、前記送信信号に対応する伝送されたデータ0および1が交互に続く調整用符号系列に対して、該データ0および1を判定する場合のしきい値となる受信タイミングを与える受信クロックタイミングを検出し、該検出された受信クロックタイミングの位相を所定値シフトして最適受信タイミングを得るようにしたことを特徴とする信号伝送方法。
- 請求項2に記載の信号伝送方法において、前記レシーバ側では、前記受信信号の符号間干渉を除去するためのイコライズ処理を行うようにしたことを特徴とする信号伝送方法。
- 請求項4に記載の信号伝送方法において、前記レシーバ側での符号干渉を除去するために、前記ドライバ側における送信信号の立ち上がり時間の調整と、前記レシーバ側でのイコライズ処理の調整との双方を行うようにしたことを特徴とする信号伝送方法。
- 請求項1〜5のいずれか1項に記載の信号伝送方法において、前記送信信号の生成は、前記伝送される信号を複数の遅延手段で遅延し、該各遅延手段の出力を対応するドライバ手段で駆動し、該各ドライバ手段の出力を重畳して行うことを特徴とする信号伝送方法。
- 請求項1〜5のいずれか1項に記載の信号伝送方法において、前記送信信号の生成は、前記伝送される信号を複数のデータ取り込み手段によりそれぞれ異なるタイミングで取り込んで保持し、該各データ取り込み手段の出力を重畳して行うことを特徴とする信号伝送方法。
- 請求項1〜5のいずれか1項に記載の信号伝送方法において、前記送信信号の生成は、前記伝送される信号と該伝送される信号の反転論理信号を1ビットタイムだけ遅延した信号とを重畳して行うことを特徴とする信号伝送方法。
- ドライバ側に設けたドライバ回路から信号伝送路を介してレシーバ側のレシーバ回路へ信号を伝送する信号伝送システムであって、
前記ドライバ回路は、前記伝送される信号を遅延したデータ系列を重畳して送信信号を生成し、該送信信号に用いる符号において、該符号1個当たりの立ち上がり時間および立ち下がり時間の合計を1ビットタイムの長さと同程度或いはより長くする符号長制御手段を備えたことを特徴とする信号伝送システム。 - 請求項9に記載の信号伝送システムにおいて、前記レシーバ回路は、前記送信信号に対応するレシーバ側での受信信号が最大となるビットタイム後半で該受信信号の値を判定する受信信号判定手段を備えたことを特徴とする信号伝送システム。
- 請求項9に記載の信号伝送システムにおいて、前記符号長制御手段は、送信クロックと同期した多相クロックを発生する多相クロック発生手段と、該多相クロック発生手段により発生された多相クロックにより順次駆動される複数のユニットドライバとを備えたことを特徴とする信号伝送システム。
- 請求項9に記載の信号伝送システムにおいて、前記符号長制御手段は、
送信されるべきバイナリ信号の第1の系列、および、該第1の系列に1ビットタイム或いはその整数倍の遅延を与えた第2の系列により駆動される複数の定電流出力ドライバと 、
該複数の定電流出力ドライバの出力を結合することで該各定電流出力ドライバの電流和を形成する電流和生成手段と、
該電流和を積分して電圧を出力する積分手段と、を備えたことを特徴とする信号伝送システム。 - 請求項10に記載の信号伝送システムにおいて、前記受信信号判定手段は、
伝送されたデータ0および1が交互に続く調整用符号系列に対して、該データ0および1を判定する場合のしきい値となる受信タイミングを与える受信クロックタイミングを検出する受信クロックタイミング検出手段と、該検出された受信クロックタイミングの位相を所定値シフトして最適受信タイミングを得る最適受信タイミング生成手段と、を備えたことを特徴とする信号伝送システム。 - 請求項9に記載の信号伝送システムにおいて、前記レシーバ回路は、前記受信信号の符号間干渉を除去するためのイコライズ回路を備えたことを特徴とする信号伝送システム。
- 請求項13に記載の信号伝送システムにおいて、前記ドライバ回路は、
前記レシーバ側での符号干渉を除去するために、前記ドライバ回路における送信信号の立ち上がり時間の調整と、前記レシーバ回路におけるイコライズ処理の調整との双方を行う調整手段を備えたことを特徴とする信号伝送システム。 - 信号を伝送するためのドライバ回路であって、
前記伝送される信号を遅延したデータ系列を重畳して送信信号を生成し、該送信信号に用いる符号において、該符号1個当たりの立ち上がり時間および立ち下がり時間の合計を1ビットタイムの長さと同程度或いはより長くする符号長制御手段を備えたことを特徴とするドライバ回路。 - 請求項16に記載のドライバ回路において、前記符号長制御手段は、送信クロックと同期した多相クロックを発生する多相クロック発生手段と、該多相クロック発生手段により発生された多相クロックにより順次駆動される複数のユニットドライバとを備えたことを特徴とするドライバ回路。
- 請求項16に記載のドライバ回路において、前記符号長制御手段は、
送信されるべきバイナリ信号の第1の系列、および、該第1の系列に1ビットタイム或いはその整数倍の遅延を与えた第2の系列により駆動される複数の定電流出力ドライバと、
該複数の定電流出力ドライバの出力を結合することで該各定電流出力ドライバの電流和を形成する電流和生成手段と、
該電流和を積分して電圧を出力する積分手段と、を備えたことを特徴とするドライバ回路。 - 伝送される信号を遅延したデータ系列を重畳して生成され、符号1個当たりの立ち上がり時間および立ち下がり時間の合計が1ビットタイムの長さと同程度或いはより長い信号を受信するためのレシーバ回路であって、
受信信号が最大となるビットタイム後半で該受信信号の値を判定する受信信号判定手段を備えたことを特徴とするレシーバ回路。 - 請求項19に記載のレシーバ回路において、前記受信信号判定手段は、
伝送されたデータ0および1が交互に続く調整用符号系列に対して、該データ0および1を判定する場合のしきい値となる受信タイミングを与える受信クロックタイミングを検出する受信クロックタイミング検出手段と、該検出された受信クロックタイミングの位相を所定値シフトして最適受信タイミングを得る最適受信タイミング生成手段とを備えたことを特徴とするレシーバ回路。 - 請求項19に記載のレシーバ回路において、該レシーバ回路は、前記受信信号の符号間干渉を除去するためのイコライズ回路を備えたことを特徴とするレシーバ回路。
Priority Applications (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37067098A JP4030207B2 (ja) | 1998-12-25 | 1998-12-25 | ドライバ回路、レシーバ回路、信号伝送システムおよび信号伝送方法 |
TW088108844A TW440767B (en) | 1998-06-02 | 1999-05-28 | Method of and apparatus for correctly transmitting signals at high speed without waveform distortion |
US09/323,203 US6166971A (en) | 1998-06-02 | 1999-06-01 | Method of and apparatus for correctly transmitting signals at high speed without waveform distortion |
EP99304279A EP0963083A3 (en) | 1998-06-02 | 1999-06-02 | Method of and apparatus for correctly transmitting signals at high speed without waveform distortion |
EP05011018A EP1564949A1 (en) | 1998-06-02 | 1999-06-02 | Reduction of common mode signals |
EP05011019A EP1564950A1 (en) | 1998-06-02 | 1999-06-02 | Timing signal generator |
KR1019990020141A KR100622957B1 (ko) | 1998-06-02 | 1999-06-02 | 파형 왜곡 없이 신호를 고속으로 정확하게 전송하는 장치 |
EP05010997.4A EP1564948B1 (en) | 1998-06-02 | 1999-06-02 | Digital transmission with controlled rise and fall times |
US09/697,641 US6400616B1 (en) | 1998-06-02 | 2000-10-27 | Method of an apparatus for correctly transmitting signals at high speed without waveform distortion |
US10/126,665 US6707727B2 (en) | 1998-06-02 | 2002-04-22 | Timing signal generator for correctly transmitting a signal at high speed without waveform distortion |
KR1020060008556A KR100611584B1 (ko) | 1998-06-02 | 2006-01-26 | 파형 왜곡 없이 신호를 고속으로 정확하게 전송하는 장치 |
KR1020060008557A KR100611585B1 (ko) | 1998-06-02 | 2006-01-26 | 파형 왜곡 없이 신호를 고속으로 정확하게 전송하는 방법및 장치 |
KR1020060008558A KR100611586B1 (ko) | 1998-06-02 | 2006-01-26 | 파형 왜곡 없이 신호를 고속으로 정확하게 전송하는 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37067098A JP4030207B2 (ja) | 1998-12-25 | 1998-12-25 | ドライバ回路、レシーバ回路、信号伝送システムおよび信号伝送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000196681A JP2000196681A (ja) | 2000-07-14 |
JP4030207B2 true JP4030207B2 (ja) | 2008-01-09 |
Family
ID=18497399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37067098A Expired - Fee Related JP4030207B2 (ja) | 1998-06-02 | 1998-12-25 | ドライバ回路、レシーバ回路、信号伝送システムおよび信号伝送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4030207B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6794907B2 (en) | 2000-09-15 | 2004-09-21 | Broadcom Corporation | Low jitter high speed CMOS to CML clock converter |
JP3976734B2 (ja) | 2002-03-29 | 2007-09-19 | 富士通株式会社 | ドライバ駆動方法、ドライバ回路、及び伝送方法 |
JP4327504B2 (ja) * | 2003-05-29 | 2009-09-09 | Necエレクトロニクス株式会社 | トランスミッタ回路、伝送回路及び駆動装置 |
JP4510048B2 (ja) * | 2007-04-23 | 2010-07-21 | 富士通株式会社 | ドライバ回路装置及びドライバ駆動方法 |
-
1998
- 1998-12-25 JP JP37067098A patent/JP4030207B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000196681A (ja) | 2000-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1564948B1 (en) | Digital transmission with controlled rise and fall times | |
US9338036B2 (en) | Data-driven charge-pump transmitter for differential signaling | |
US9135186B2 (en) | Chip having port to receive value that represents adjustment to output driver parameter | |
JP4063392B2 (ja) | 信号伝送システム | |
CN101233732A (zh) | 高速驱动器均衡 | |
JP4841786B2 (ja) | 低待ち時間多重レベル通信インタフェース | |
US8242811B2 (en) | High-bandwidth on-chip communication | |
JP4030207B2 (ja) | ドライバ回路、レシーバ回路、信号伝送システムおよび信号伝送方法 | |
US8116420B2 (en) | Clock-forwarding technique for high-speed links | |
KR100377283B1 (ko) | 스큐 억제 조정 기능을 갖는 입력 버퍼 | |
JP3791762B2 (ja) | 同時双方向送受信装置及び信号送受信システム | |
Sim et al. | 840 Mb/s CMOS demultiplexed equalizing transceiver for DRAM-to-processer communication | |
JP4272149B2 (ja) | 方向性結合器を用いたデータ転送方式 | |
US20240235903A9 (en) | Receiver and method for controlling equalization | |
TW202418765A (zh) | 接收器及控制等化的方法 | |
KR20230067441A (ko) | 수신회로를 포함하는 메모리 장치 및 전자장치, 그 수신 신호 처리방법 | |
TW202415012A (zh) | 用於高密度和低延遲晶片到晶片鏈路的接收器 | |
JP4952167B2 (ja) | データ伝送装置 | |
JP2012156660A (ja) | 受信回路並びにそれを備えた半導体装置及び情報処理システム | |
Fredriksson | Improvement Potential and Equalization Circuit Solutions for Multi-drop DRAM Memory Buses |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071016 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |