JP4952167B2 - データ伝送装置 - Google Patents
データ伝送装置 Download PDFInfo
- Publication number
- JP4952167B2 JP4952167B2 JP2006256926A JP2006256926A JP4952167B2 JP 4952167 B2 JP4952167 B2 JP 4952167B2 JP 2006256926 A JP2006256926 A JP 2006256926A JP 2006256926 A JP2006256926 A JP 2006256926A JP 4952167 B2 JP4952167 B2 JP 4952167B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission
- signal
- data
- voltage change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Description
前記送信装置は、前記複数の信号線の間で生じる遅延ばらつきを補正するための調整モードを指示する調整モード選択信号が入力されたときにステップ状変化点を有する調整用信号を出力する調整用信号出力手段と、この調整用信号出力手段から出力された調整用信号を前記複数の信号線のすべてに同期をとって出力する送信手段とを有し、
前記受信装置は、前記複数の信号線の各々を介して受信した受信調整用信号のすべてについてそのステップ状変化点が到達したことを検出して変化点検出信号を出力する調整用信号検出手段と、前記複数の信号線の各々に対して設けられ各信号線ごとの受信調整用信号に複数の相異なる遅延量を与えた遅延信号を生成するための遅延手段と、この遅延手段ごとに設けられて当該遅延手段が出力する遅延信号の1つを選択して出力する選択手段と、前記調整用信号検出手段が前記変化点検出信号を出力したときに前記遅延手段が出力する遅延信号の内で前記ステップ状変化点が含まれているものの内の最も大きい遅延量をもつ遅延信号を検出して該検出した遅延信号を前記選択手段が選択するように制御する遅延量決定手段とを有するとともに、
前記受信装置は、前記調整モードでない通常動作時には前記複数の信号線を介して受信した信号の各々を前記遅延手段の各々へ入力し、各遅延手段の出力のうち前記遅延量決定手段により制御された選択手段に選択された遅延信号をデータ取込手段へ入力するように構成したものである。
前記回路ブロックは、
エッジからなるデスキュー信号を生成し前記送信器に供給するデスキュー信号発生回路と、
前記デスキュー信号による反射波を検出する反射波検出回路と、
前記デスキュー信号発生から前記反射波の検出までの時間を計る時間計測回路と、
を備え、
前記調整回路に前記時間計測回路で計測された前記時間のデータを供給すように構成したものである。
前記送信回路から信号を受信回路に送信した際に、前記受信回路が有する入力容量による電位差が、前記信号電位に対してマイナスの反射率によって前記送信回路側に逆伝播した電圧変化を前記送信回路側で検出する検出手段と、前記送信回路側の検出手段で検出した電圧変化に基づいて得られる伝播速度情報に基づいて、前記送信回路側で信号を送信する送信タイミングを制御する制御手段とを備えるように構成したものである。
前記複数の送信回路からデータ信号を前記複数の受信回路に送信した際に、前記各受信回路が有する入力容量による電位差が、前記信号電位に対してマイナスの反射率によって前記送信回路側に逆伝播した電圧変化を前記各送信回路側で検出する検出手段と、前記各送信回路側の検出手段で検出した電圧変化に基づいて得られる伝播速度情報に基づいて、前記送信回路側で信号を送信する送信タイミングを制御する制御手段とを備えるように構成したものである。
前記受信回路が有する入力容量に起因して生じる電圧変化を前記送信回路側で検出し、当該電圧変化から得られる伝送路特性及び入力容量の情報に基づいて、前記送信回路側でイコライジング処理を行うように構成したものである。
前記電圧変化の積分値に基づいて前記受信器の入力容量を検出するように構成したものである。
前記検出手段は、前記受信回路が有する入力容量による電位差が、前記信号電位に対してマイナスの反射率によって前記送信回路側に逆伝播した電圧変化を検出する際に、前記伝送路の前記受信回路が有する入力容量に起因した非反転信号と反転信号の2相の信号における電圧変化の差信号を用いるように構成したものである。
前記受信回路は、当該受信回路の回路構成が複数種類にわたって変更可能に構成されており、
前記受信回路が有する入力容量に起因した電圧変化を前記送信回路側で検出し、当該電圧変化に基づいて、前記受信回路の回路構成の変更を検出するように構成したものである。
図1はこの発明の実施の形態1に係る差動伝送制御方式を採用したデータ伝送装置を示す回路図である。
図4はこの発明の実施の形態2を示すものであり、前記実施の形態1と同一の部分には同一の符号を付して説明すると、この実施の形態2では、前記受信器が有する入力容量に起因して生じる電圧変化を前記送信器側で検出し、当該電圧変化から得られる伝送路特性及び入力容量の情報に基づいて、前記送信器側でイコライジング処理を行うように構成されている。
図6はこの発明の実施の形態3を示すものであり、前記実施の形態2と同一の部分には同一の符号を付して説明すると、この実施の形態3では、実施の形態2において、前記電圧変化の積分値に基づいて前記受信器の入力容量を検出するように構成されている。
図7はこの発明の実施の形態4を示すものであり、前記実施の形態1と同一の部分には同一の符号を付して説明すると、この実施の形態4では、電圧検出手段として差動増幅器を用いるように構成されている。
図8はこの発明の実施の形態5を示すものであり、前記実施の形態1と同一の部分には同一の符号を付して説明すると、この実施の形態5では、前記受信器は、当該受信器の回路構成が複数種類にわたって変更可能に構成されており、前記受信器が有する入力容量に起因した電圧変化を前記送信器側で検出し、当該電圧変化に基づいて、前記受信器の回路構成の変更を検出するように構成されている。
次に、この発明の実施例について説明する。
Claims (6)
- データを送信する送信回路と、前記送信回路から送信されたデータを受信する受信回路と、電磁的に密結合した2本の信号線を用い、前記送信回路と前記受信回路とを接続する伝送路とを備え、前記伝送路を介して非反転信号と反転信号の2相の信号を伝送する差動伝送制御方式を用いたデータ伝送装置において、
前記送信回路から信号を受信回路に送信した際に、前記受信回路が有する入力容量による電位差が、前記信号電位に対してマイナスの反射率によって前記送信回路側に逆伝播した電圧変化を前記送信回路側で検出する検出手段と、前記送信回路側の検出手段で検出した電圧変化に基づいて得られる伝播速度情報に基づいて、前記送信回路側で信号を送信する送信タイミングを制御する制御手段とを備えたことを特徴とするデータ伝送装置。 - データを送信する送信回路と、前記送信回路から送信されたデータを受信する受信回路と、電磁的に密結合した2本の信号線を用い、前記送信回路と前記受信回路とを接続する伝送路とを複数備え、前記複数の伝送路を介して非反転信号と反転信号の2相の信号を伝送する差動伝送制御方式を用いたデータ伝送装置において、
前記複数の送信回路からデータ信号を前記複数の受信回路に送信した際に、前記各受信回路が有する入力容量による電位差が、前記信号電位に対してマイナスの反射率によって前記送信回路側に逆伝播した電圧変化を前記各送信回路側で検出する検出手段と、前記各送信回路側の検出手段で検出した電圧変化に基づいて得られる伝播速度情報に基づいて、前記送信回路側で信号を送信する送信タイミングを制御する制御手段とを備えたことを特徴とするデータ伝送装置。 - 請求項1又は2に記載のデータ伝送装置において、
前記受信回路が有する入力容量に起因して生じる電圧変化を前記送信回路側で検出し、当該電圧変化から得られる伝送路特性及び入力容量の情報に基づいて、前記送信回路側でイコライジング処理を行うことを特徴とするデータ伝送装置。 - 請求項3に記載のデータ伝送装置において、
前記電圧変化の積分値に基づいて前記受信回路の入力容量を検出することを特徴とするデータ伝送装置。 - 請求項1乃至4のいずれかに記載のデータ伝送装置において、
前記検出手段は、前記受信回路が有する入力容量による電位差が、前記信号電位に対してマイナスの反射率によって前記送信回路側に逆伝播した電圧変化を検出する際に、前記伝送路の前記受信回路が有する入力容量に起因した非反転信号と反転信号の2相の信号における電圧変化の差信号を用いることを特徴とするデータ伝送装置。 - 請求項1乃至5のいずれかに記載のデータ伝送装置において、
前記受信回路は、当該受信回路の回路構成が複数種類にわたって変更可能に構成されており、
前記受信回路が有する入力容量に起因した電圧変化を前記送信回路側で検出し、当該電圧変化に基づいて、前記受信回路の回路構成の変更を検出することを特徴とするデータ伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006256926A JP4952167B2 (ja) | 2006-09-22 | 2006-09-22 | データ伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006256926A JP4952167B2 (ja) | 2006-09-22 | 2006-09-22 | データ伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008079074A JP2008079074A (ja) | 2008-04-03 |
JP4952167B2 true JP4952167B2 (ja) | 2012-06-13 |
Family
ID=39350650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006256926A Expired - Fee Related JP4952167B2 (ja) | 2006-09-22 | 2006-09-22 | データ伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4952167B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4236913B2 (ja) * | 2002-11-20 | 2009-03-11 | 株式会社日立ハイテクノロジーズ | データ転送装置 |
JP2005244479A (ja) * | 2004-02-25 | 2005-09-08 | Fujitsu Ltd | 伝送装置 |
-
2006
- 2006-09-22 JP JP2006256926A patent/JP4952167B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008079074A (ja) | 2008-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7567104B2 (en) | Data sampling clock edge placement training for high speed GPU-memory interface | |
TWI530148B (zh) | 用於長距離行動產業處理器介面實體層串列鏈路之基於數位校準的偏斜抵銷 | |
US8286022B2 (en) | Intra-pair differential skew compensation method and apparatus for high-speed cable data transmission systems | |
CN107832246B (zh) | 半导体装置 | |
TWI524717B (zh) | 對間偏斜調整 | |
US8428114B2 (en) | Transmit equalizer compensation for probe receivers | |
US11509410B2 (en) | Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device | |
JP2016019095A (ja) | 受信装置、送信装置、および通信システム | |
US7590176B2 (en) | Partial response transmission system and equalizing circuit thereof | |
US7568127B2 (en) | Signal drive de-emphasis control for serial bus | |
JP2007295021A (ja) | 受信装置及び受信方法 | |
JP4952167B2 (ja) | データ伝送装置 | |
JP4236913B2 (ja) | データ転送装置 | |
US6618816B1 (en) | System for compensating delay of high-speed data by equalizing and determining the total phase-shift of data relative to the phase of clock signal transmitted via separate path | |
US10033525B2 (en) | Transmission device and signal processing method | |
JP7059536B2 (ja) | 信号伝送回路 | |
US9484967B1 (en) | Method for duty cycle distortion detection through decision feedback equalizer taps | |
US11467623B2 (en) | Reception device | |
JP2008060768A (ja) | 終端抵抗調整方法、及び終端抵抗調整回路 | |
JP2005303753A (ja) | 信号伝送システム | |
Ren et al. | System design considerations for a 5Gb/s source-synchronous link with common-mode clocking | |
JP2005295318A (ja) | シリアルコンソールスイッチ装置 | |
JP2021044784A (ja) | デューティー補正回路、受信回路およびデューティー補正方法 | |
JP2001339442A (ja) | 信号伝送方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |