JP4020701B2 - データ復元回路及び方法 - Google Patents
データ復元回路及び方法 Download PDFInfo
- Publication number
- JP4020701B2 JP4020701B2 JP2002160501A JP2002160501A JP4020701B2 JP 4020701 B2 JP4020701 B2 JP 4020701B2 JP 2002160501 A JP2002160501 A JP 2002160501A JP 2002160501 A JP2002160501 A JP 2002160501A JP 4020701 B2 JP4020701 B2 JP 4020701B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- synchronization
- input signal
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 18
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 230000000630 rising effect Effects 0.000 claims description 7
- 230000001934 delay Effects 0.000 claims description 6
- 238000011084 recovery Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、データ通信やデータ伝送システムにおいて受信側のデータ及びクロックを復元する回路及び方法に関する。
【0002】
【従来の技術】
データ通信やデータ伝送システムの受信端では受信されたデータからクロックを復元し、このクロックを利用してデータを抽出して復元するが、従来から、このために位相同期ループ回路(Phase Locked Loop:PLL)が広く利用されている。このようなクロック及びデータ復元回路は、同期時間が速くなければならず、またBER(Bit Error Rate)を減らすために低いジッタと低いスキュー特性とを有さねばならない。
このような条件を満足するために、一般に周波数同期ループ(Frequency Locked Loop:FLL)と位相同期ループ(Phase Locked Loop:PLL)とにより構成された二重ループ構造を有するデータ復元回路が使われる。このような構造のデータ復元回路は、周波数同期ループでまず周波数を同期させ、次に位相を同期させる。
【0003】
【発明が解決しようとする課題】
ところが、前記のような従来の技術は次のような問題点を有する。
周波数同期ループや位相同期ループでは電圧制御発振器(Voltage Controlled Oscillator:VCO)を使用するが、電圧制御発振器は、電源による雑音、熱による雑音などがある。このような電圧制御発振器の雑音は、位相同期ループの出力で除去されずにジッタとして作用する。このような問題は、位相同期ループの利得を小さくすればある程度減らしうるが、利得を小さくすれば同期時間が増大するという問題が発生する。
また、二重ループ構造を有するデータ復元回路で同期時間を速くするためには、周波数同期ループの分解能を向上させ、周波数同期時の誤差をできるだけ少なくして、位相同期ループの応答速度の遅い周波数範囲を減らして、同期時間を速くせねばならない。
【0004】
そこで、本発明の目的は、ジッタ及び同期時間を同時に減らしうるデータ復元回路を提供することである。
また、本発明他の目的は、ジッタ及び同期時間を同時に減らしうるデータ復元方法を提供することである。
【0005】
【課題を解決するための手段】
前記課題を解決するための本発明によるデータ復元回路は、周波数同期ループ、同期検出器、遅延同期ループ及びデータ決定回路を具備することを特徴とする。
周波数同期ループは、入力信号を受信して、フィードバックされる内部クロック信号の周波数と前記入力信号の周波数とを同期させ、前記入力信号の周波数と前記内部クロック信号の周波数とが同期させられることを示す周波数同期信号を発生する。
同期検出器は、前記周波数同期信号を受信して、前記内部クロック信号が前記入力信号の一定周波数範囲内にあるか否かを判断して位相制御信号を発生する。
遅延同期ループは、前記位相制御信号によりオンまたはオフされ、前記入力信号及び前記内部クロック信号を受信して、前記内部クロック信号の位相を前記入力信号の位相に同期させて復元同期信号として発生する。
データ決定回路は、前記復元同期信号をクロック信号として受信し、前記クロック信号に応答して前記入力信号を受信して出力データとして出力する。
【0006】
前記他課題を解決するための本発明によれば、周波数同期ループと、同期検出器と、遅延同期ループと、データ決定回路とを具備するデータ復元回路のデータ復元方法において、(a)前記周波数同期ループが周波数検出器を備え、入力信号を受信して、フィードバックされる内部クロック信号の周波数と前記入力信号の周波数とを同期させ、前記入力信号の周波数と前記内部クロック信号の周波数とが同期させられることを示す周波数同期信号を発生する段階と、(b)前記同期検出器が前記周波数同期信号を受信して、前記内部クロック信号が前記入力信号の一定周波数範囲内にあるか否かを判断して位相制御信号を発生する段階と、(c)前記遅延同期ループが前記位相制御信号によりオンまたはオフされ、前記入力信号及び前記内部クロック信号を受信して、前記内部クロック信号の位相を前記入力信号の位相に同期させて復元同期信号として発生する段階と、(d)前記データ決定回路が前記復元同期信号をクロック信号として受信し、前記クロック信号に応答して前記入力信号を受信して出力データとして出力する段階と、を具備することを特徴とするデータ復元方法が提供される。
【0007】
したがって、本発明によるデータ復元回路及び方法は、ジッタ及び同期時間を同時に減らしうる長所がある。
【0008】
【発明の実施の形態】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的とを十分に理解するために、本発明の望ましい実施例を例示する添付図面及び図面に記載された内容を参照する。
以下、添付した図面を参照して本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に付された同じ参照符号は同じ部材を示す。
【0009】
図1は、本発明の実施例によるデータ復元回路の回路図である。
図1を参照すれば、本発明の実施例によるデータ復元回路100は、周波数同期ループ110、同期検出器120、遅延同期ループ130、及びデータ決定回路140を具備する。
【0010】
周波数同期ループ110は、入力信号INSを受信して、フィードバックされる内部クロック信号INTCKの周波数と入力信号INSの周波数とを同期させ、入力信号INSの周波数と内部クロック信号INTCKの周波数とが同期させられることを示す周波数同期信号FLSを発生する。
同期検出器120は、周波数同期信号FLSを受信して、内部クロック信号INTCKが入力信号INSの一定周波数範囲内にあるか否かを判断して位相制御信号PCTRLSを発生する。
遅延同期ループ130は、位相制御信号PCTRLSにより制御され、入力信号INS及び内部クロック信号INTCKを受信して、内部クロック信号INTCKの位相を入力信号INSの位相に同期させて、復元同期信号RLSとして発生する。
データ決定回路140は、復元同期信号RLSをクロック信号CKとして受信し、クロック信号CKに応答して入力信号INSを受信し、出力データOUTDATAとして出力する。
【0011】
図2は、図1の周波数同期ループを示すブロック図である。
図2を参照すれば、周波数同期ループ110は、周波数検出器210、電荷ポンプ220、低域通過フィルタ230、及び発振器240を具備する。
周波数検出器210は、入力信号INSの周波数と内部クロック信号INTCKの周波数とを比較してその差を検出して、周波数同期信号FLSを発生する。より詳細に説明すれば、周波数検出器210は、入力信号INSの立上がりエッジと立下がりエッジとで、内部クロック信号INTCKの周波数を入力信号INSの周波数と比較してその差を検出する。
電荷ポンプ220は、周波数検出器210の出力に応答して電荷を増減する。
低域通過フィルタ230は、電荷ポンプ220の出力信号の高周波成分を除去して制御電圧を発生する。
発振器240は、制御電圧に応答して内部クロック信号INTCKを発生する。
【0012】
以下、図1及び図2を参照して、本発明の実施例によるデータ復元回路100の動作及びデータ復元方法を詳細に説明する。
データ復元回路100のうちの周波数同期ループ110は、入力信号INSを受信して、フィードバックされる内部クロック信号INTCKの周波数と入力信号INSの周波数とを同期させ、入力信号INSの周波数と内部クロック信号INTCKの周波数とが同期させられることを示す周波数同期信号FLSを発生する。
より詳細に説明すれば、周波数同期ループ110内部の周波数検出器210は、入力信号INSの周波数と発振器240で発生した内部クロック信号INTCKの周波数とを測定し、測定された周波数間の差を検出して周波数同期信号FLSを発生し、また測定された周波数間の差を電荷ポンプ220に印加する。電荷ポンプ220の出力信号は、低域通過フィルタ230を経て高周波成分を除去した後に、制御電圧として発生される。この制御電圧は直流電圧である。発振器240は、制御電圧の大きさによって発振器240で発生する内部クロック信号INTCKの周波数を増減して入力信号INSの周波数に同期させられる。
【0013】
すなわち、発振器240で発生した内部クロック信号INTCKの周波数が入力信号INSの周波数より小さければ、この差に比例して低域通過フィルタ230の制御電圧が大きくなって、発振器240で発生する内部クロック信号INTCKの周波数が増加して入力信号INSの周波数と同一になる。
反対に、発振器240で発生した内部クロック信号INTCKの周波数が入力信号INSの周波数より大きければ、その差に比例して低域通過フィルタ230の制御電圧が小さくなって、発振器240で発生する内部クロック信号INTCKの周波数が減って入力信号INSの周波数と同一になる。
【0014】
このような動作により、周波数同期ループ110は、内部クロック信号INTCKの周波数を入力信号INSの周波数に同期させる。ここで、周波数検出器210は、二重エッジトリガフリップフロップを使用して設計すると、入力信号INSの立上がりエッジと立下がりエッジとで、内部クロック信号INTCKの周波数を入力信号INSの周波数と比較してその差を検出するので、分解能が向上する。
同期検出器120は、入力信号INSと内部クロック信号INTCKとが同期させられることを示す周波数同期信号FLSを受信して、内部クロック信号INTCKが入力信号INSの一定周波数範囲内にあるか否かを判断し、遅延同期ループ130の動作を制御する位相制御信号PCTRLSを発生する。
同期検出器120は、内部クロック信号INTCKの周波数が入力信号INSの周波数の約5%以内に入れば同期されたと判断して位相制御信号PCTRLSを発生し、位相制御信号PCTRLSにより遅延同期ループ130の動作がオンまたはオフされる。
同期検出器120は、ロックウィンドウがヒステリシス特性を有するようにして、周波数同期ループ110が同期状態から外れることを防止する。すなわち、周波数同期ループ110が同期された状態で、電源による雑音やインパルスの雑音により内部クロック信号INTCKの周波数がロックウィンドウをしばらく外れても、ロックウィンドウのヒステリシス特性により周波数同期ループ110が同期状態から外れないようにする。
【0015】
遅延同期ループ130は、発振器を使用せずに、遅延素子の遅延特性を利用する。したがって、同期時間を短縮でき、出力ジッタも減らしうる。また、遅延同期ループ130を使用することにより光貯蔵システムのように広い同期範囲が必要なデータ復元回路での周波数の同期後にも、位相の同期時に電荷ポンプで発生する位相オフセットがスキューとして作用して、データ復元回路のBERが悪くなる問題を解決する。遅延同期ループ130については後述する。
【0016】
図3は、図1の遅延同期ループを示すブロック図である。
図3を参照すれば、遅延同期ループ130は、遅延ライン310、中間遅延ライン320、位相検出器330、及びシフトレジスタ340を具備する。
遅延ライン310は、内部クロック信号INTCKを受信して、所定時間だけ遅延させて復元同期信号RLSを発生する。
中間遅延ライン320は、入力信号INSを受信して、所定時間だけ遅延させて中間入力信号MDINSを発生する。
位相検出器330は、中間入力信号MDINSと復元同期信号RLSとの位相を比較してその差を検出し、第1移動信号SLまたは第2移動信号SRを発生する。
シフトレジスタ340は、第1移動信号SLまたは第2移動信号SRに応答して、遅延ライン310の遅延時間を制御する。
【0017】
以下、図3を参照して、遅延同期ループ130の動作を詳細に説明する。
遅延ライン310は、多数の遅延素子(図示せず)を具備して内部クロック信号INTCKを遅延させる。中間遅延ライン320も多数の遅延素子を具備し、その数は遅延ライン310が具備する遅延素子の半分に該当する。したがって、中間入力信号MDINSは、遅延ライン310の総遅延時間がTであればT/2だけ入力信号INSが遅延させられた信号である。復元同期信号RLSは中間入力信号MDINSに同期させられるので、結局、遅延同期ループ130が同期し始まる時に、遅延ライン310が内部クロック信号INTCKをT/2だけ遅延させた状態で同期が始まるように、中間遅延ライン320がしていることになる。
位相検出器330は、中間入力信号MDINSと復元同期信号RLSとの位相差を検出し、内部クロック信号INTCKが中間入力信号MDINSに比べて位相が速い場合には、内部クロック信号INTCKを遅延ライン310のより多くの遅延素子を経て出力させ、内部クロック信号INTCKが中間入力信号MDINSに比べて位相が遅い場合には、内部クロック信号INTCKを遅延ライン310のより少ない数の遅延素子を経て出力させる。
【0018】
遅延同期ループ130では、出力ジッタが遅延ライン310の単位遅延素子の遅延時間だけの大きさを有するために、単位遅延素子の遅延を小さくするほど出力ジッタを減らしうる。しかし、単位遅延素子の遅延時間を短くすれば、位相が同期できる全体範囲が縮まるので、これを考慮して設計せねばならない。
【0019】
図4は、図3の位相検出器を示す回路図である。
図4を参照すれば、位相検出器330は、第1フリップフロップ410、第1バッファ420、第2フリップフロップ430、第1論理積手段440、及び第2論理積手段450を具備する。
第1フリップフロップ410は、中間入力信号MDINSをクロック信号として受信し、クロック信号に応答して復元同期信号RLSを受信して出力する。
第1バッファ420は、復元同期信号RLSを一定時間だけ遅延させる。より詳細に説明すれば、第1バッファ420は、遅延ライン310の内部に存在する遅延素子のうちの一つの遅延時間と同じ遅延時間を有する。
第2フリップフロップ430は、中間入力信号MDINSをクロック信号として受信し、クロック信号に応答して第1バッファ420の出力信号を受信して出力する。
第1論理積手段440は、第1フリップフロップ410の出力信号及び第2フリップフロップ430の出力信号を論理積して第1移動信号SLを発生する。第2論理積手段450は、第1フリップフロップ410の出力信号の反転信号及び第2フリップフロップ430の出力信号の反転信号を論理積して第2移動信号SRを発生する。
【0020】
図5は、図4の位相検出器の回路図の動作タイミング図である。
以下、図4及び図5を参照して、位相検出器330の動作を詳細に説明する。中間入力信号MDINSの位相が復元同期信号RLSの位相より速い場合には、第2移動信号SRを発生する。すなわち、図5の(a)を見れば、復元同期信号RLSと、復元同期信号RLSが第1バッファ420の遅延時間T1だけ遅延させられた信号とがいずれもローレベルであるために第1フリップフロップ410及び第2フリップフロップ430の出力信号はいずれもローレベルであり、したがって、第2移動信号SRだけハイレベルで発生して選択される。すると、シフトレジスタ340は、第2移動信号SRに応答して遅延ライン310の遅延量を調節して位相を一致させる。
中間入力信号MDINSの位相が復元同期信号RLSの位相より遅い場合には、第1移動信号SLを発生する。すなわち、図5の(b)を見れば、復元同期信号RLSと、復元同期信号RLSが第1バッファ420の遅延時間T1だけ遅延させられた信号とがいずれもハイレベルであるために第1フリップフロップ410及び第2フリップフロップ430の出力信号はいずれもハイレベルであり、したがって、第1移動信号SLだけハイレベルで発生して選択される。すると、シフトレジスタ340は、第1移動信号SLに応答して遅延ライン310の遅延量を調節して位相を一致させる。
図5の(c)は、復元同期信号RLSの位相が中間入力信号MDINSに一致した場合を示し、第1移動信号SL及び第2移動信号SRがいずれもローレベルで発生するのでシフトレジスタ340は動作しない。
【0021】
ここで、位相検出器330は、二重エッジトリガフリップフロップを使用して設計すると、中間入力信号MDINSの立上がりエッジと立下がりエッジとで、復元同期信号RLSの位相を中間入力信号MDINSの位相と比較してその差を検出するので、分解能が向上する。
【0022】
【発明の効果】
前述したように、本発明によるデータ復元回路及び方法は、ジッタと同期時間とを同時に減らしうる長所がある。
【0023】
以上のように、図面及び明細書で最適の実施例を開示した。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであって、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者であればこれより多様な変形及び均等な他の実施例が可能であるということが理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まらねばならない。
【図面の簡単な説明】
【図1】本発明の実施例によるデータ復元回路の回路図。
【図2】図1の周波数同期ループを示すブロック図。
【図3】図1の遅延同期ループを示すブロック図。
【図4】図3の位相検出器を示す回路図。
【図5】図4の位相検出器の回路図の動作タイミング図。
【符号の説明】
100 データ復元回路
110 周波数同期ループ
120 同期検出器
130 遅延同期ループ
140 データ決定回路
Claims (17)
- 入力信号を受信して、フィードバックされる内部クロック信号の周波数と前記入力信号の周波数とを同期させ、前記入力信号の周波数と前記内部クロック信号の周波数とが同期させられることを示す周波数同期信号を発生する周波数検出器を備えた周波数同期ループと、
前記周波数同期信号を受信して、前記内部クロック信号が前記入力信号の一定周波数範囲内にあるか否かを判断して位相制御信号を発生する同期検出器と、
前記位相制御信号によりオンまたはオフされ、前記入力信号及び前記内部クロック信号を受信して、前記内部クロック信号の位相を前記入力信号の位相に同期させて復元同期信号として発生する遅延同期ループと、
前記復元同期信号をクロック信号として受信して、前記クロック信号に応答して前記入力信号を受信して出力データとして出力するデータ決定回路と、
を具備することを特徴とするデータ復元回路。 - 前記周波数同期ループは、
前記周波数検出器の出力に応答して電荷を増減する電荷ポンプと、
前記電荷ポンプの出力信号の高周波成分を除去して制御電圧を発生する低域通過フィルタと、
前記制御電圧に応答して前記内部クロック信号を発生する発振器と、をさらに具備し、
前記周波数検出器は、前記入力信号の立上がりエッジと立下がりエッジとで、前記内部クロック信号の周波数を前記入力信号の周波数と比較してその差を検出することを特徴とする請求項1に記載のデータ復元回路。 - 前記同期検出器のロックウィンドウは、前記周波数同期ループが同期状態から外れることを防止するためにヒステリシス特性を有することを特徴とする請求項1に記載のデータ復元回路。
- 前記遅延同期ループは、
前記内部クロック信号を受信して、所定時間だけ遅延させて前記復元同期信号を発生する遅延ラインと、
前記入力信号を受信して、所定時間だけ遅延させて中間入力信号を発生する中間遅延ラインと、
前記中間入力信号と前記復元同期信号との位相を比較してその差を検出し、第1移動信号または第2移動信号を発生する位相検出器と、
前記第1移動信号または前記第2移動信号に応答して前記遅延ラインの遅延時間を制御するシフトレジスタと、を具備することを特徴とする請求項1に記載のデータ復元回路。 - 前記位相検出器は、
前記中間入力信号の立上がりエッジと立下がりエッジとで、前記復元同期信号の位相を前記中間入力信号の位相と比較してその差を検出することを特徴とする請求項4に記載のデータ復元回路。 - 前記位相検出器は、
前記中間入力信号をクロック信号として受信し、前記クロック信号に応答して前記復元同期信号を受信して出力する第1フリップフロップと、
前記復元同期信号を一定時間だけ遅延させる第1バッファと、
前記中間入力信号をクロック信号として受信し、前記クロック信号に応答して前記第1バッファの出力信号を受信して出力する第2フリップフロップと、
前記第1フリップフロップの出力信号及び前記第2フリップフロップの出力信号を論理積して前記第1移動信号を発生する第1論理積手段と、
前記第1フリップフロップの出力信号の反転信号及び前記第2フリップフロップの出力信号の反転信号を論理積して前記第2移動信号を発生する第2論理積手段と、を具備することを特徴とする請求項4に記載のデータ復元回路。 - 前記第1バッファは、
前記遅延ラインの内部に存在する単位遅延素子が有する遅延時間と同じ遅延時間を有することを特徴とする請求項6に記載のデータ復元回路。 - 前記第1移動信号は、前記シフトレジスタを制御して前記遅延ラインの遅延時間を減らし、前記第2移動信号は、前記シフトレジスタを制御して前記遅延ラインの遅延時間を延ばすことを特徴とする請求項4に記載のデータ復元回路。
- 前記第1移動信号は、前記シフトレジスタを制御して前記遅延ラインの遅延時間を延ばし、前記第2移動信号は、前記シフトレジスタを制御して前記遅延ラインの遅延時間を短縮することを特徴とする請求項4に記載のデータ復元回路。
- 周波数同期ループと、同期検出器と、遅延同期ループと、データ決定回路とを具備するデータ復元回路のデータ復元方法において、
(a)前記周波数同期ループが周波数検出器を備え、入力信号を受信して、フィードバックされる内部クロック信号の周波数と前記入力信号の周波数とを同期させ、前記入力信号の周波数と前記内部クロック信号の周波数とが同期させられることを示す周波数同期信号を発生する段階と、
(b)前記同期検出器が前記周波数同期信号を受信して、前記内部クロック信号が前記入力信号の一定周波数範囲内にあるか否かを判断して位相制御信号を発生する段階と、
(c)前記遅延同期ループが前記位相制御信号によりオンまたはオフされ、前記入力信号及び前記内部クロック信号を受信して、前記内部クロック信号の位相を前記入力信号の位相に同期させて復元同期信号として発生する段階と、
(d)前記データ決定回路が前記復元同期信号をクロック信号として受信し、前記クロック信号に応答して前記入力信号を受信して出力データとして出力する段階と、
を具備することを特徴とするデータ復元方法。 - 前記(a)段階は、
(a1)前記入力信号の周波数と前記内部クロック信号の周波数とを比較してその差を検出して前記周波数同期信号を発生する段階と、
(a2)前記(a1)段階の出力に応答して電荷を増減して電荷信号を発生する段階と、
(a3)前記電荷信号の高周波成分を除去して制御電圧を発生する段階と、
(a4)前記制御電圧に応答して前記入力信号の周波数に同期させられる前記内部クロック信号を発生する段階と、を具備し、
前記(a1)段階は、前記入力信号の立上がりエッジと立下がりエッジとで、前記内部クロック信号の周波数を前記入力信号の周波数と比較してその差を検出することを特徴とする請求項10に記載のデータ復元方法。 - 前記(b)段階は、
前記周波数同期ループが同期状態から外れることを防止するために、前記位相制御信号が発生する周波数範囲がヒステリシス特性を有することを特徴とする請求項10に記載のデータ復元方法。 - 前記(c)段階は、
(c1)前記内部クロック信号を受信して、所定時間だけ遅延させて前記復元同期信号を発生する段階と、
(c2)前記入力信号を受信して、所定時間だけ遅延させて中間入力信号を発生する段階と、
(c3)前記中間入力信号と前記復元同期信号との位相を比較してその差を検出し、第1移動信号または第2移動信号を発生する段階と、
(c4)前記第1移動信号または前記第2移動信号に応答して前記内部クロック信号が遅延させられる程度を制御するシフト信号を発生する段階と、を具備することを特徴とする請求項10に記載のデータ復元方法。 - 前記(c3)段階は、
前記中間入力信号の立上がりエッジと立下がりエッジとで、前記復元同期信号の位相を前記中間入力信号の位相と比較してその差を検出することを特徴とする請求項13に記載のデータ復元方法。 - 前記(c3)段階は、
(c31)前記中間入力信号をクロック信号として受信し、前記クロック信号に応答して前記復元同期信号を受信して出力する段階と、
(c32)前記復元同期信号を一定時間だけ遅延させる段階と、
(c33)前記中間入力信号をクロック信号として受信し、前記クロック信号に応答して前記一定時間だけ遅延させられた復元同期信号を受信して出力する段階と、
(c34)前記(c31)段階の出力信号及び前記(c33)段階の出力信号を論理積して前記第1移動信号を発生する段階と、
(c35)前記(c31)段階の出力信号の反転信号及び前記(c33)段階の出力信号の反転信号を論理積して前記第2移動信号を発生する段階と、を具備することを特徴とする請求項13に記載のデータ復元方法。 - 前記第1移動信号は、前記シフト信号を制御して前記内部クロック信号の遅延時間を短縮し、前記第2移動信号は、前記シフト信号を制御して前記内部クロック信号の遅延時間を延ばすことを特徴とする請求項13に記載のデータ復元方法。
- 前記第1移動信号は、前記シフト信号を制御して前記内部クロック信号の遅延時間を延ばし、前記第2移動信号は、前記シフト信号を制御して前記内部クロック信号の遅延時間を短縮することを特徴とする請求項13に記載のデータ復元方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2001-032496 | 2001-06-11 | ||
KR10-2001-0032496A KR100400043B1 (ko) | 2001-06-11 | 2001-06-11 | 데이터 복원 회로 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003051743A JP2003051743A (ja) | 2003-02-21 |
JP4020701B2 true JP4020701B2 (ja) | 2007-12-12 |
Family
ID=19710640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002160501A Expired - Fee Related JP4020701B2 (ja) | 2001-06-11 | 2002-05-31 | データ復元回路及び方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6670853B2 (ja) |
JP (1) | JP4020701B2 (ja) |
KR (1) | KR100400043B1 (ja) |
TW (1) | TW561699B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8374075B2 (en) * | 2006-06-27 | 2013-02-12 | John W. Bogdan | Phase and frequency recovery techniques |
US7436882B2 (en) * | 2003-12-19 | 2008-10-14 | Broadcom Corporation | Decision feedback equalizer and clock and data recovery circuit for high speed applications |
US7822113B2 (en) * | 2003-12-19 | 2010-10-26 | Broadcom Corporation | Integrated decision feedback equalizer and clock and data recovery |
US7221201B2 (en) * | 2004-08-11 | 2007-05-22 | Micron Technology, Inc. | Fast-locking digital phase locked loop |
US9794096B2 (en) * | 2005-06-27 | 2017-10-17 | John W. Bogdan | Direct synchronization of synthesized clock |
KR100892637B1 (ko) * | 2007-04-13 | 2009-04-09 | 주식회사 하이닉스반도체 | 클럭 분배 회로 및 이를 이용한 인터페이스 장치 |
KR101169210B1 (ko) | 2009-02-13 | 2012-07-27 | 주식회사 실리콘웍스 | 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치 |
US8509371B2 (en) * | 2009-09-29 | 2013-08-13 | Analog Devices, Inc. | Continuous-rate clock recovery circuit |
US8634510B2 (en) * | 2011-01-12 | 2014-01-21 | Qualcomm Incorporated | Full digital bang bang frequency detector with no data pattern dependency |
GB2492389A (en) * | 2011-06-30 | 2013-01-02 | Tomtom Int Bv | Pulse shaping is used to modify a timing signal prior to propagation to reduce electromagnetic radiation |
KR101327221B1 (ko) * | 2012-07-06 | 2013-11-11 | 주식회사 실리콘웍스 | 클럭생성기, 데이터 수신부 및 마스터 클럭신호 복원방법 |
US8958513B1 (en) * | 2013-03-15 | 2015-02-17 | Xilinx, Inc. | Clock and data recovery with infinite pull-in range |
KR101489890B1 (ko) * | 2014-06-24 | 2015-02-04 | 엘아이지넥스원 주식회사 | 통신 시스템에서 동기신호 처리 방법 |
US9520877B2 (en) * | 2014-12-16 | 2016-12-13 | Intel Corporation | Apparatus and method for detecting or repairing minimum delay errors |
US10784865B1 (en) | 2019-05-15 | 2020-09-22 | Intel Corporation | Minimum delay error detection and correction for pulsed latches |
CN111431557B (zh) * | 2020-06-12 | 2020-09-11 | 长沙北斗产业安全技术研究院有限公司 | 适用于多模调制体制的信号跟踪方法及信号跟踪*** |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05129937A (ja) * | 1991-11-07 | 1993-05-25 | Canon Inc | 遅延回路 |
JPH07321651A (ja) * | 1994-05-23 | 1995-12-08 | Oki Electric Ind Co Ltd | 周波数同期回路及び位相同期回路 |
KR19980019934A (ko) * | 1996-09-04 | 1998-06-25 | 구자홍 | 멀티위상 클럭을 이용한 클럭/데이터 복원용 피엘엘 |
US5963606A (en) * | 1997-06-27 | 1999-10-05 | Sun Microsystems, Inc. | Phase error cancellation method and apparatus for high performance data recovery |
US6337589B1 (en) * | 1997-09-11 | 2002-01-08 | Mitsubishi Denki Kabushiki Kaisha | Phase-lock loop with independent phase and frequency adjustments |
US6128557A (en) * | 1998-09-17 | 2000-10-03 | Novatel Inc. | Method and apparatus using GPS to determine position and attitude of a rotating vehicle |
KR100293256B1 (ko) * | 1999-02-23 | 2001-06-15 | 윤덕용 | 빠른 클럭 동기 시간과 작은 지터 특성을 갖는 혼합 모드 클럭동기 회로 |
JP3407197B2 (ja) * | 1999-11-26 | 2003-05-19 | 松下電器産業株式会社 | PLL(PhaseLockedLoop)回路 |
US6310521B1 (en) * | 1999-12-23 | 2001-10-30 | Cypress Semiconductor Corp. | Reference-free clock generation and data recovery PLL |
-
2001
- 2001-06-11 KR KR10-2001-0032496A patent/KR100400043B1/ko not_active IP Right Cessation
-
2002
- 2002-05-10 US US10/143,154 patent/US6670853B2/en not_active Expired - Lifetime
- 2002-05-21 TW TW091110597A patent/TW561699B/zh not_active IP Right Cessation
- 2002-05-31 JP JP2002160501A patent/JP4020701B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6670853B2 (en) | 2003-12-30 |
KR100400043B1 (ko) | 2003-09-29 |
TW561699B (en) | 2003-11-11 |
JP2003051743A (ja) | 2003-02-21 |
KR20020094371A (ko) | 2002-12-18 |
US20020186087A1 (en) | 2002-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4020701B2 (ja) | データ復元回路及び方法 | |
US8218707B2 (en) | Intialization circuit for delay locked loop | |
US6008680A (en) | Continuously adjustable delay-locked loop | |
KR100319890B1 (ko) | 지연동기루프 및 이에 대한 제어방법 | |
JP3404369B2 (ja) | Dll回路 | |
US6625242B1 (en) | Delay locked loops and methods that shift the phase of a delayed clock signal based on a reference phase value | |
US7479814B1 (en) | Circuit for digital frequency synthesis in an integrated circuit | |
US6285219B1 (en) | Dual mode phase and frequency detector | |
KR100857855B1 (ko) | 반도체 메모리 장치 및 그 구동방법 | |
US7230875B2 (en) | Delay locked loop for use in synchronous dynamic random access memory | |
US8106693B2 (en) | Delay locked loop circuit and operation method thereof | |
KR100973222B1 (ko) | 타이밍 제어를 위한 지연동기 루프 장치 | |
JP3623948B2 (ja) | ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法 | |
JP4079733B2 (ja) | 位相同期ループ回路 | |
JP2000307560A (ja) | 高速ロックによる遅延ロックループ回路の妨害なしの初期化用回路装置 | |
US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
JPH1198130A (ja) | クロック再生回路およびデータ伝送装置 | |
JP3931477B2 (ja) | クロック再生/識別装置 | |
KR100479309B1 (ko) | 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기 | |
KR100891327B1 (ko) | 낮은 지터 소오스 싱크로너스 인터페이스를 갖는 반도체메모리장치 및 이의 클럭킹 방법 | |
KR100398326B1 (ko) | 엔알젯 형태의 데이터를 복원하기 위한 클럭/데이터 복원회로 | |
JPH05227017A (ja) | 収束モード切り換え式ディジタルpll装置 | |
KR20040004838A (ko) | 클럭 및 데이터 복원 회로 | |
JPH07147537A (ja) | 位相比較器 | |
JPH07162403A (ja) | 位相同期ループ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070326 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |