TW561699B - Data recovery circuit and method thereof - Google Patents
Data recovery circuit and method thereof Download PDFInfo
- Publication number
- TW561699B TW561699B TW091110597A TW91110597A TW561699B TW 561699 B TW561699 B TW 561699B TW 091110597 A TW091110597 A TW 091110597A TW 91110597 A TW91110597 A TW 91110597A TW 561699 B TW561699 B TW 561699B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- frequency
- input signal
- lock
- phase
- Prior art date
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000001276 controlling effect Effects 0.000 claims description 9
- 230000000630 rising effect Effects 0.000 claims description 8
- 230000002079 cooperative effect Effects 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000001934 delay Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000012856 packing Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
561699 9462pif.doc/008 A7 B7 五、發明說明(I ) 發明領域 本發明是有關於數據通訊,且特別是有關於一種傳輸 系統之接收器中回復數據與時脈訊號之電路與方法。 相關枝術說明 過去,相鎖迴路(PLL)廣泛地使用於從數據通訊或傳 輸系統之接收端所收到之數據來回復時脈訊號,然後使用 回復之時脈訊號來獲取及回復數據。類似鎖相迴路之時脈 訊號與數據回復電路必須具有快速鎖定'低相位跳動(jitter) 及扭曲(skew)等特性,以便降低其位元錯誤率(BER)。 爲了符合這個要求,一般均使用包括鎖頻迴路 (frequency-locked loop,簡稱FLL)及鎖相迴路(phase-locked loop,簡稱PLL)之雙迴路結構的數據回復電路,具有這種 結構之數據回復電路首先使用鎖頻迴路來執行訊號之頻率 鎖定,然後使用鎖相迴路來執行訊號之相位鎖定。 然而,習知之數據回復電路具有一些缺點,特別是鎖 頻迴路或鎖相迴路使用電壓控制震盪器(voltage controlled oscillator,簡稱VCO),其會因電源或熱導致產生大量雜 訊,電壓控制震憑器產生之雜訊無法自鎖相迴路的輸出移 除,而變成相位跳動。此問題可以藉由降低鎖相迴路之增 益而稍獲改善,但如果降低鎖相迴路之增益,將大幅增加 其鎖定時間。 此外,爲了降低具有雙迴路結構之數據回復電路的鎖 定時間,具有低響應速率之鎖相迴路的頻率範圍必須藉由 增加鎖相迴路解析度和降低頻率鎖定期間發生之錯誤來降 4 尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) · ϋ ϋ ϋ ϋ ϋ ^1 ϋ^dJ ϋ ^1 ϋ ϋ ϋ βϋ ϋ I · 經濟部智慧財產局員工消費合作社印製 561699 9462pif.doc/008 A7 B7 五、發明說明(>) 至最小。 發明之槪述 (請先閱讀背面之注意事項再填寫本頁) 爲解決上述問題,本發明之第一個目的是提供一種數 據回復電路與方法,其可同時降低相位跳動及鎖定時間。 因此’爲了達成第一個目的,本發明提供一種數據回 復電路’其包括鎖頻迴路、鎖定偵測器、延遲鎖定迴路及 數據決定電路。鎖頻迴路響應於輸入訊號以將回饋回鎖頻 迴路之內部時脈訊號的頻率鎖定於輸入訊號之頻率,並產 生代表輸入訊號已被內部時脈訊號頻率鎖定之頻率鎖定訊 號。鎖定偵測器回應頻率鎖定訊號,以決定內部時脈訊號 之頻率是否於輸入訊號之預定頻率範圍,並產生一相位控 制訊號。延遲鎖定迴路受到相位控制訊號之控制,以將內 部時脈訊號之相位鎖定於輸入訊號之相位,並產生一回復 鎖定訊號。數據決定電路接收回復鎖定訊號作爲時脈訊 號,響應於時脈訊號來接收輸入訊號,並將輸入訊號輸出 成爲輸出數據。 經濟部智慧財產局員工消費合作社印製. 於一實施例中,鎖頻迴路包括頻率偵測器、電荷泵、 低通濾波器及震盪器。鎖頻迴路比較輸入訊號之頻率與內 部時脈訊號之頻率,偵測輸入訊號與內部時脈訊號間之頻 率差,並產生頻率鎖定訊號。電荷泵響應於頻率偵測器之 輸出以充電或放電。低通濾波器移除電荷泵輸出訊號之高 頻成分並產生一控制電壓。震盪器響應於控制電壓以產生 內部時脈訊號,於上升緣與下降緣比較內部時脈訊號之頻 率與輸入訊號之頻率,並偵測內部時脈訊號與輸入訊號間 5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 經濟部智慧財產局員工消費合作社印製 561699 9462pif.doc/008 A7 B7 五、發明說明(3 ) 之頻率差。 在一實施例中,鎖定偵測器之鎖定窗具有遲滯特性, 以便防止鎖頻迴路自鎖定狀態偏離。 在一實施例中,延遲鎖定迴路包括一延遲線、一中間 延遲線、一相位偵測器及一移位暫存器。延遲線接收內部 時脈訊號,將內部時脈訊號延遲一段預定時間並產生回復 鎖定訊號。中間延遲線接收輸入訊號,將輸入訊號延遲一 段預定時間並產生中間輸入訊號。相位偵測器比較中間輸 入訊號之相位與回復鎖定訊號之相位,偵測中間輸入訊號 與回復鎖定訊號間之相位差,並至少產生第一移動訊號與 第二移動訊號之一。移位暫存器回應至少第一移動訊號與 第二移動訊號之一以控制延遲線之延遲時間。在一實施例 中,相位偵測器在上升緣與下降緣比較回復鎖定訊號之相 位與中間輸入訊號之相位,並偵測回復鎖定訊號與中間輸 入訊號間之相位差。在一實施例中,相位偵測器包括一第 一正反器,其用以接收中間輸入訊號作爲時脈訊號,響應 於時脈訊號以接收回復鎖定訊號,及輸出回復鎖定訊號; 一第一緩衝器,其將回復鎖定訊號延遲一段預定時間;一第 二正反器,其用以接收中間輸入訊號作爲時脈訊號,響應 於時脈訊號以接收第一緩衝器之輸出訊號,及輸出第一緩 衝益之輸出訊號;一第一邏輯及裝置,其執行第一正反器和 桌一正反器之輸出訊號的邏輯及運算,並產生第一移動訊 號;以及一第二邏輯及裝置,其執行第一正反器和第二正反 器之輸出訊號的反相訊號之邏輯及運算,並產生第二移動 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
獨· · ϋ ϋ 1 ϋ ϋ ϋ^OJ· ϋ ϋ ϋ I ^1 I 1 I ρ 561699 A7 B7 9462pif.doc/008 五、發明說明(y) _ 訊號。第一緩衝訊號可以與延遲線中之單位延遲裝置具有 相同之延遲時間。 在一實施例中,第一移動訊號藉由控制移位暫存器來 減少延遲線之延遲時間,而第二移動訊號藉由控制移位暫 存器來增加延遲線之延遲時間。在另一實施例中,第一移 動訊號藉由控制移位暫存器來增加延遲線之延遲時間,而 第二移動訊號藉由控制移位暫存器來減少延遲線之延遲時 間。 本發明另提供一種包括鎖頻迴路和延遲鎖定迴路之 數據回復電路的數據回復方法,此方法包括:(a)響應於輸入 訊號以將回饋至鎖頻迴路之內部時脈訊號的頻率鎖定於輸 入訊號之頻率,並產生代表輸入訊號已被內部時脈訊號頻 率鎖定之頻率鎖定訊號;(b)回應頻率鎖定訊號,以決定內部 時脈訊號之頻率是否於輸入訊號之預定頻率範圍,並產生 一相位控制訊號;(c)響應於相位控制訊號以接收輸入訊號 與內部時脈訊號,並將內部時脈訊號之相位鎖定於輸入訊 號之相位,以產生一回復鎖定訊號,響應於輸入訊號與內 部時脈訊號,以將內部時脈訊號之相位鎖定於輸入訊號之 相位,並產生一回復鎖定訊號;以及(d)接收回復鎖定訊號作 爲時脈訊號,響應於時脈訊號來接收輸入訊號,並將輸入 訊號輸出成爲輸出數據。 因此’根據本發明之數據回復電路與方法能夠同時降 低相位跳動與鎖定時間。 爲讓本發明之上述和其他目的、特徵、和優點能更明 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---J----1----裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印.製 561699 9462pif.doc/008 A7 B7 五、發明說明(ο 顯易懂,下文特以較佳實施例,並配合所附圖式,作詳細 說明如下: 圖式之簡單說明: 第1圖係顯示根據本發明較佳實施例之一種數據回復 電路圖示; 第2圖係顯示第1圖中之鎖頻迴路方塊圖; 第3圖係顯示第1圖中之延遲鎖定迴路方塊圖; 第4圖係顯不第3圖中之相位偵測器電路圖;以及 第5圖係顯示第4圖中之相位偵測器操作時序圖。 圖式標號之簡單說明ζ 100數據回復電路 110鎖頻迴路 120鎖定偵測器 130延遲鎖定迴路 140數據決定電路 210頻率偵測器 220電荷泵 230低通濾波器 240震盪器 3 10延遲線 320中間延遲線 330相位偵測器 340移位暫存器 410第一正反器 8 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂-------- (請先閱讀背面之注意事項再填寫本頁) 561699 9462pif.doc/008 pj B7 五、發明說明(6 ) 420第一緩衝器 430第二正反器 44〇第一邏輯及裝置 450第二邏輯及裝置 實施例 請參考第1圖,其爲根據本發明較佳實施例之一種數 據回復電路1〇〇圖示,包括一鎖頻迴路11〇、一鎖定偵測器 120、一延遲鎖定迴路130及一數據決定電路14〇。 鎖頻迴路110響應於輸入訊號INS,以將內部時脈訊號 INTCK鎖定於輸入訊號INS之頻率,並產生代表輸入訊號 INS已被內部時脈訊號INTCK頻率鎖定之頻率鎖定訊號 FLS。鎖定偵測器120回應頻率鎖定訊號FLS,以決定內部 時脈訊號INTCK是否於輸入訊號INS之預定頻率範圍,並產 生一相位控制訊號PCTRLS。延遲鎖定迴路130受到相位控 制訊號PCTRLS之控制,回應於輸入訊號INS和內部時脈訊 號INTCK,以將內部時脈訊號INTCK鎖定於輸入訊號INS 之相位,並產生一回復鎖定訊號RLS。數據決定電路140接 收回復鎖定訊號RLS作爲時脈訊號CK,響應於時脈訊號CK 來接收輸入訊號INS,並將輸入訊號INS輸出成爲輸出數據 OUTDATA。 請參考第2圖,鎖頻迴路110包括一頻率偵測器210、 一電荷泵220、一低通濾波器230及一震盪器240。
頻率偵測器210比較輸入訊號INS與內部時脈訊號 INTCK之頻率,偵測輸入訊號INS與內部時脈訊號INTCK 9 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ▼- · ϋ I ϋ ϋ ϋ ^1 ϋ I i^i a^i an H ^1 I ϋ I · 經濟部智慧財產局員工消費合作社印製 561699 9462pif.doc/008 A7 B7 五、發明說明(7 ) 間之頻率差,並產生頻率鎖定訊號FLS。詳言之,頻率偵 測器210於上升緣和下降緣比較輸入訊號INS與內部時脈訊 號INTCK之頻率,並偵測輸入訊號INS與內部時脈訊號 INTCK間之頻率差。電荷泵220響應於頻率偵測器210之輸 出以充電或放電。低通濾波器230移除電荷泵220輸出訊號 之高頻成分並產生一控制電壓。震盪器240響應於控制電壓 以產生內部時脈訊號INTCK。 以下將參考第1和2圖來更詳細地說明根據本發明較 佳實施例之數據回復電路100的操作與數據回復方法。 數據回復電路100中之鎖頻迴路110響應於輸入訊號 INS,而以輸入訊號INS之頻率來鎖住回饋至鎖頻迴路11〇 的內部時脈訊號INTCK之頻率,並產生代表內部時脈訊號 INTCK已頻率鎖定輸入訊號INS之頻率鎖定訊號FLS。
特別地,鎖頻迴路110中之頻率偵測器210測量輸入訊 號INS和震盪器240產生之內部時脈訊號INTCK的頻率,偵 測輸入訊號INS與內部時脈訊號INTCK間之頻率差,並產生 頻率鎖定訊號FLS。此外,頻率偵測器210將輸入訊號INS 與內部時脈訊號INTCK間之頻率差應用於電荷栗22〇。低通 濾波器230移除電荷泵220輸出訊號之高頻成分並產生一控 制電壓,此控制電壓爲一直流電壓。震盪器240產生之內部 時脈訊號INTCK的頻率依據控制電壓的大小而增減,因此 鎖定於輸入訊號INS之頻率。也就是說,如果震盪器240產 生之內部時脈訊號INTCK的頻率低於輸入訊號INS之頻率 時,低通濾波器230之控制電壓正比於內部時脈訊號INTCK 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝--------訂--------- 經濟部智慧財產局員工消費合作社印製 561699 9462pif.doc/008
五、發明說明(《) 與輸入訊號INS間之頻率差而增加,結果造成內部時脈訊號 INTCK之頻率增加,因此而等於輸入訊號1NS之頻率。 (請先閱讀背面之注意事項再填寫本頁) 另一種情形,如果震盪器240產生之內部時脈訊號 INTCK的頻率高於輸入訊號INS之頻率時,低通濾波器230 之控制電壓正比於內部時脈訊號1NTCK與輸入訊號1NS間 之頻率差而降低,結果造成內部時脈訊號1NTCK2頻率降 低,因此而等於輸入訊號INS之頻率。
鎖頻迴路1〇〇經由如上述般之操作而將內部時脈訊號 INTCK之頻率鎖於輸入訊號INS之頻率。此處之頻率偵測器 21〇可以使用雙緣觸發正反器(加&1以^11^#1^10-:^叩)來 設計,如此便可提高頻率偵測器210之解析度’因爲頻率偵 測器21 〇藉由在上升緣與下降緣比較內部時脈訊號INTCK 之頻率與輸入訊號INS之頻率,以偵測內部時脈訊號INTCK 與輸入訊號INS間之頻率差。 鎖定偵測器120接收代表內部時脈訊號INTCK已鎖定 輸入訊號INS之頻率鎖定訊號FLS,決定內部時脈訊號 INTCK之頻率是否於輸入訊號INS之預定頻率範圍,並產生 相位控制訊號PCTRLS,用以控制延遲鎖定迴路13〇之操 作。 經濟部智慧財產局員工消費合作社印製. 如果內部時脈訊號INTCK之頻率是在輸入訊號INS之 頻率的5%範圍內,鎖定偵測器120便認爲內部時脈訊號 INTCK已鎖定於輸入訊號INS而產生相位控制訊號 PCTRLS,延遲鎖定迴路130藉由相位控制訊號pCTRLS之控 制而啓動或關閉。 、 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 561699 A7 B7 9462p if. doc/00 8 五、發明說明(q ) 鎖定偵測器120之鎖定窗具有磁滯特性,因而可防止 鎖頻迴路no自鎖定狀態偏離。也就是說,在鎖頻迴路11〇 鎖定時,即使內部時脈訊號INTCK之頻率因爲電源產生之 雜訊或脈衝雜訊而超出鎖定窗一段期間,也會因爲鎖定窗 之磁滯特性而防止鎖頻迴路110自鎖定狀態偏離。 延遲鎖定迴路130沒有使用震盪器且具有延遲裝置之 延遲特性的優點,因此能夠降低鎖定時間與輸出相位跳 動。此外,在使用延遲鎖定迴路130期間,例如是光學儲存 系統等寬廣鎖定範圍之數據回復電路中,於頻率鎖定後之 相位鎖定期間產生於電荷泵之相位偏移會成爲扭曲 (skew),因此可以克服數據回復電路位元錯誤率惡化之問 題。延遲鎖定迴路130將詳細地加以說明。 請參考第3圖,延遲鎖定迴路130包括延遲線310、中 間延遲線320、相位偵測器330及移位暫存器340。 延遲線310接收內部時脈訊號INTCK,將內部時脈訊 號延遲一段預定時間並產生回復鎖定訊號RLS。中間延遲 線320接收輸入訊號INS,將輸入訊號延遲一段預定時間並 產生中間輸入訊號MDINS。相位偵測器330比較中間輸入訊 號MDINS之相位與回復鎖定訊號RLS之相位,偵測中間輸 入訊號MDINS與回復鎖定訊號RLS間之相位差,並產生第 一移動訊號SL或第二移動訊號SR。移位暫存器340回應第 一移動訊號SL或第二移動訊號SR以控制延遲線3 10之延遲 時間。 延遲鎖定迴路130的操作將參考第3圖來詳細地加以 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------I--裝--------訂·! (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 561699 A7 B7 9462pif.doc/008 五、發明說明(γ) 說明。 (請先閱讀背面之注意事項再填寫本頁) 延遲線3 10包括複數個延遲裝置(未繪示)以延遲內部 時脈訊號INTCK。中間延遲線320也包括複數個延遲裝置, 於一實施例中,其延遲裝置之數量等於組成延遲線3 10之延 遲裝置數量的一半。因此,假設延遲線3 10的總延遲時間爲 Τ,那麼輸入訊號INS便延遲Τ/2以產生中間輸入訊號 MDINS。因爲回復鎖定訊號RLS係由中間輸入訊號MDINS 來鎖定,中間延遲線320以延遲線310延遲內部時脈訊號 INTCKT/2之狀態,來協助延遲鎖定迴路130,以開始將內 部時脈訊號INTCK鎖定於輸入訊號。 相位偵測器330偵測中間輸入訊號MDINS與回復鎖定 訊號RLS間之相位差,如果內部時脈訊號INTCK之相位領 先中間輸入訊號MDINS之相位,相位偵測器330便允許內部 時脈訊號IN T C K在輸出前通過較多之延遲線3 10中的延遲 裝置。如果內部時脈訊號INTCK之相位落後中間輸入訊號 MDINS之相位,相位偵測器330便允許內部時脈訊號INTCK 在輸出前通過較少之延遲線310中的延遲裝置。 經濟部智慧財產局員工消費合作社印製 在延遲鎖定迴路130中,輸出相位跳動之大小等於延 遲線310中每一延遲裝置(或一單位延遲裝置)的延遲時 間。因此,當每一延遲裝置(或該單位延遲裝置)的延遲時 間降低時,輸出相位跳動也會變小。但是,如果降低每一 延遲裝置(或該單位延遲裝置)的延遲時間,整個相位的鎖 定範圍也會降低,當設計延遲鎖定迴路時,必須優先考慮 此一^問題。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 561699 9462pif.d〇c/〇〇8 A7 _ B7 五、發明說明(q) 請參考第4圖,相位偵測器330包括第一正反器410、 第一緩衝器42〇、第二正反器430、第一邏輯及裝置440和第 二邏輯及裝置450。 第一正反器410接收中間輸入訊號作爲時脈訊號,響 應於時脈訊號以接收回復鎖定訊號RLS,及輸出回復鎖定 訊號RLS。第一緩衝器420將回復鎖定訊號RLS延遲一段預 定時間,特別地,第一緩衝器420具有與組成延遲線310之 延遲裝置之一相同的延遲時間。第二正反器430接收中間輸 入訊號作爲時脈訊號,響應於時脈訊號以接收第一緩衝器 420之輸出訊號,及輸出第一緩衝器420之輸出訊號。第一 邏輯及裝置440執行第一正反器410和第二正反器430之輸 出訊號的邏輯及運算,因而產生第一移動訊號SL。第二邏 輯及裝置450執行第一正反器410和第二正反器43〇之輸出 訊號的反相訊號之邏輯及運算,因而產生第二移動訊號 SR。 以下將參考第4和5圖來詳細說明相位偵測器330之操 作。 如果中間輸入訊號MDINS的相位領先回復鎖定訊號 RLS的相位,相位偵測器330會產生第二移動訊號SR。也就 是說如第5(a)圖所示,因爲回復鎖定訊號RLS和經由延遲回 復鎖定訊號一第一緩衝器420之延遲時間T1而產生之訊號 爲低準位,所以第一和第二正反器41 〇和43 0之輸出訊ί虎也 是低準位,而只有第二移動訊號SR爲高準位且被選擇。結 果移位暫存器340響應於第二移動訊號SR來控制延遲線 14 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝i丨丨丨!丨訂-_丨丨丨— 經濟部智慧財產局員工消費合作社印製 561699 A7 B7 9462pif.doc/008 五、發明說明(P7) 3 10的延遲量,因而將中間輸入訊號MDINS相位鎖定於回復 鎖定訊號RLS。 如果中間輸入訊號M DIN S的相位落後回復鎖定訊號 RLS的相位,相位偵測器330會產生第一移動訊號SL。也就 是說如第5(b)圖所示,因爲回復鎖定訊號RLS和經由延遲回 復鎖定訊號一第一緩衝器420之延遲時間Τ1而產生之訊號 爲高準位,所以第一和第二正反器410和430之輸出訊號也 是高準位,而只有第一移動訊號SL爲高準位且被選擇。結 果移位暫存器340響應於第一移動訊號SL來控制延遲線 3 10的延遲量,因而將中間輸入訊號MDINS相位鎖定於回復 鎖定訊號RLS。 第5(c)圖說明回復鎖定訊號RLS的相位鎖定於中間輸 入訊號MDINS之相位的情況,在第5(c)圖中,第一和第二 移動訊號SL和SR爲低準位,因而移位暫存器340並不動 作。 此處之相位偵測器330可以使用雙緣觸發之正反器來 設計,此時因爲相位偵測器330藉由在上升緣與下降緣時, 比較回復鎖定訊號RLS之相位與中間輸入訊號MDINS之相 位,以偵測中間輸入訊號MDINS與回復鎖定訊號RLS間之 相位差,故可增進相位偵測器330之解析度。 如上所述,根據本發明之數據回復電路及其方法能夠 同時降低相位跳動與鎖定時間。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 15 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 561699 9462pif.doc/008 A7 _B7_ 五、發明說明(〖)) 和範圍內,當可作各種之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂--------- 經濟部智慧財產局員工诮費合作社印製 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 561699 9462pif.d〇c/00R A8 B8 C8 D8 六、申請專利範圍 i一種數據回復電路,包括: ^鎖頻迴路,用以響應於一輸入訊號,以將回饋回該 鎖頻迴路之一內部時脈訊號的頻率鎖定於該輸入訊號之頻 率,並產生代表該內部時脈訊號已頻率鎖定該輸入訊號之 一頻率鎖定訊號; 一鎖定偵測器,用以回應該頻率鎖定訊號,以決定該 內部時脈訊號之頻率是否於該輸入訊號之預定頻率範圍, 並產生一相位控制訊號; 一延遲鎖定迴路,用以接受該相位控制訊號之控制, 以將該內部時脈訊號之相位鎖定於該輸入訊號之相位,並 產生一回復鎖定訊號;以及 一數據決定電路,用以接收該回復鎖定訊號作爲一時 脈§只號’響應於該時脈迅號來接收該輸入訊號,並輸出該 輸入訊號成爲輸出數據。 2·如申請專利範圍第1項所述之數據回復電路,其中該 鎖頻迴路包括: 一頻率偵測器,用以比較該輸入訊號之頻率與該內部 時脈訊號之頻率,偵測該輸入訊號與該內部時脈訊號間之 頻率差,並產生該頻率鎖定訊號; 一電荷泵,用以響應於該頻率偵測器之輸出以充電或 放電; 一低通濾波器,用以移除該電荷栗之輸出訊號的高頻 成分,並產生一控制電壓;以及 一震盪器’用以響應於該控制電壓以產生該內部時脈 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) # 線· 經濟部智慧財產局員工消費合·作社印製 561699 9462pif.d〇c/〇〇8 A8 B8 C8 D8 、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 訊號,於上升緣與下降緣比較該內部時脈訊號之頻率與該 輸入訊號之頻率,並偵測該內部時脈訊號與該輸入訊號間 之頻率差。 3. 如申請專利範圍第1項所述之數據回復電路,其中該 鎖定偵測器之鎖定窗具有遲滯特性,以便防止該鎖頻迴路 自鎖定狀態偏離。 4. 如申請專利範圍第1項所述之數據回復電路,其中該 延遲鎖定迴路包括: 一延遲線,用以接收該內部時脈訊號,將該內部時脈 訊號延遲一段預定時間,並產生該回復鎖定訊號; 一中間延遲線,用以接收該輸入訊號,將該輸入訊號 延遲一段預定時間,並產生一中間輸入訊號; -丨線· 一相位偵測器,用以比較該中間輸入訊號之相位與該 回復鎖定訊號之相位,偵測該中間輸入訊號與該回復鎖定 訊號間之相位差,並至少產生一第一移動訊號與一第二移 動訊號之一;以及 一移位暫存器,用以回應產生之該第一移動訊號與該 第二移動訊號之一,以控制該延遲線之延遲時間。 經濟部智慧財產局員工消費合作社印製 5·如申請專利範圍第4項所述之數據回復電路,其中該 相位偵測器在上升緣與下降緣比較該回復鎖定訊號之相位 與該中間輸入訊號之相位,並偵測該回復鎖定訊號與該中 間輸入訊號間之相位差。 6·如申請專利範圍第4項所述之數據回復電路,其中該 相位偵測器包括: 18 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 561699 9462pif.d〇c/008 A8 B8 C8 D8 濟 部 智 慧 財 產 局 員. 工 消 費 合 作 、申請專利範圍 一第一正反器,用以接收該中間輸入訊號作爲一時脈 訊號,,響應於該時脈訊號以接收該回復鎖定訊號,並輸出 該回復鎖定訊號; 一第一緩衝器,用以將該回復鎖定訊號延遲一段預定 時間; 一第二正反器,用以接收該中間輸入訊號作爲一時脈 訊號,響應於該時脈訊號以接收該第一緩衝器之輸出訊 號’並輸出該第一緩衝器之輸出訊號; 一第一邏輯及裝置,用以執行該第一正反器之輸出訊 號和該第二正反器之輸出訊號的邏輯及運算,並產生該第 一移動訊號;以及 一第二邏輯及裝置,用以執行該第一正反器之輸出訊 號的反相訊號和該第二正反器之輸出訊號的反相訊號之邏 輯及運算,並產生該第二移動訊號。 7.如申請專利範圍第6項所述之數據回復電路,其中該 第一緩衝訊號與該延遲線中之單位延遲裝置具有相同之延 遲時間。 8·如申請專利範圍第4項所述之數據回復電路,其中該 第一移動訊號藉由控制該移位暫存器來減少該延遲線之延 遲時間,而該第二移動訊號藉由控制該移位暫存器來增加 該延遲線之延遲時間。 9·如申請專利範圍第4項所述之數據回復電路,其中該 第一移動訊號藉由控制該移位暫存器來增加該延遲線之延 遲時間,而該第二移動訊號藉由控制該移位暫存器來減少 19 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) i線· I 561699 9462pif.doc/008 A8 B8 C8 D8 六、申請專利範圍 該延遲線之延遲時間。 10·—種包括鎖頻迴路和延遲鎖定迴路之數據回復電 路的數據回復方法,該方法包括: U)響應於一輸入訊號以將回饋至該鎖頻迴路之一內 部時脈訊號的頻率鎖定於該輸入訊號之頻率,並產生代表 該內部時脈訊號已頻率鎖定該輸入訊號之一頻率鎖定訊 號; (b)回應該頻率鎖定訊號,以決定該內部時脈訊號之頻 率是否於該輸入訊號之預定頻率範圍,並產生一相位控制 訊號; (0響應於該相位控制訊號以接收該輸入訊號與該內 部時脈訊號,並將該內部時脈訊號之相位鎖定於該輸入訊 號之相位,以產生一回復鎖定訊號;以及 (d)接收該回復鎖定訊號作爲一時脈訊號,響應於該時 脈訊號來接收該輸入訊號,並輸出該輸入訊號成爲輸出數 據。 11·如申請專利範圍第10項所述之方法,其中步驟(a) 包括: 經濟部智慧財產局員工,消費合作社印剔衣 (請先閱讀背面之注意事項再填寫本頁) --線· (al)比較該輸入訊號之頻率與該內部時脈訊號之頻 率’偵測該輸入訊號與該內部時脈訊號間之一頻率差,並 產生該頻率鎖定訊號; (a2)回應於(al)步驟之輸出以增加或減少充電,並產 生一充電訊號; (a3)自該充電訊號移除高頻成分以產生一控制電壓; 20 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 561699 9462pif.doc/008 A8 B8 C8 D8 六、申請專利範圍 以及 @4)回應該控制電壓以產生頻率鎖定於該輸入訊號之 該內部時脈訊號; 其中,步驟(al)中係將該內部時脈訊號之頻率與該輸 入訊號之頻率作比較,以偵測該頻率差。 12. 如申請專利範圍第10項所述之方法,其中步驟(b) 產生該相位控制訊號之頻率範圍具有遲滯特性,以便防止 該鎖頻迴路自鎖定狀態偏離。 13. 如申請專利範圍第10項所述之方法,其中步驟(c) 包括: (cl)藉由接收該內部時脈訊號,並將該內部時脈訊號 延遲一段預定時間,以產生該回復鎖定訊號; (c2)藉由接收該輸入訊號,並將該輸入訊號延遲一段 預定時間,以產生一中間輸入訊號; (c3)比較該中間輸入訊號之相位與該回復鎖定訊號之 相位,並產生至少一第一移動訊號與一第二移動訊號之一; 以及 (c4)回應產生之該第一移動訊號與該第二移動訊號之 一,以產生控制該內部時脈訊號之延遲程度的一移位訊 號。 I4·如申請專利範圍第Π項所述之方法,其中步驟(C3) 在上升緣與下降緣比較該中間輸入訊號之相位與該回復鎖 定訊號之相位。 I5.如申請專利範圍第13項所述之方法,其中步驟(c3) 21 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) · 線· 經濟部智慧財產局員工消♦費合作社印製 561699 A8 B8 C8 9462pif.doc/008 D8 六、申請專利範圍 包括: (請先閱讀背面之注意事項再填寫本頁) (c31)接收該中間輸入訊號作爲一時脈訊號,響應於該 時脈訊號以接收該回復鎖定訊號,並輸出該回復鎖定訊號; (c32)將該回復鎖定訊號延遲一段預定時間; (c33)接收該中間輸入訊號作爲一時脈訊號,響應於該 時脈訊號以接收延遲一段預定時間之該回復鎖定訊號,並 輸出延遲之該回復鎖定訊號; (c34)執行步驟(c31)之輸出訊號和步驟(c33)之輸出訊 號的邏輯及運算,以產生該第一移動訊號;以及 (c3 5)執行步驟(c3 1)之輸出訊號的反相訊號和步驟 (c33)之輸出訊號的反相訊號之邏輯及運算,以產生該第二 移動訊號。 16. 如申請專利範圍第13項所述之方法,其中該第一移 動訊號藉由控制該移位暫存器來減少該延遲線之延遲時 間,而該第二移動訊號藉由控制該移位暫存器來增加該延 遲線之延遲時間。 經濟部智慧財產局員工消費合作社印制衣 17. 如申請專利範圍第13項所述之方法,其中該第一移 動訊號藉由控制該移位暫存器來增加該延遲線之延遲時 間,而該第二移動訊號藉由控制該移位暫存器來減少該延 遲線之延遲時間。 22 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0032496A KR100400043B1 (ko) | 2001-06-11 | 2001-06-11 | 데이터 복원 회로 및 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW561699B true TW561699B (en) | 2003-11-11 |
Family
ID=19710640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091110597A TW561699B (en) | 2001-06-11 | 2002-05-21 | Data recovery circuit and method thereof |
Country Status (4)
Country | Link |
---|---|
US (1) | US6670853B2 (zh) |
JP (1) | JP4020701B2 (zh) |
KR (1) | KR100400043B1 (zh) |
TW (1) | TW561699B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8374075B2 (en) * | 2006-06-27 | 2013-02-12 | John W. Bogdan | Phase and frequency recovery techniques |
US7436882B2 (en) * | 2003-12-19 | 2008-10-14 | Broadcom Corporation | Decision feedback equalizer and clock and data recovery circuit for high speed applications |
US7822113B2 (en) * | 2003-12-19 | 2010-10-26 | Broadcom Corporation | Integrated decision feedback equalizer and clock and data recovery |
US7221201B2 (en) * | 2004-08-11 | 2007-05-22 | Micron Technology, Inc. | Fast-locking digital phase locked loop |
US9794096B2 (en) * | 2005-06-27 | 2017-10-17 | John W. Bogdan | Direct synchronization of synthesized clock |
KR100892637B1 (ko) * | 2007-04-13 | 2009-04-09 | 주식회사 하이닉스반도체 | 클럭 분배 회로 및 이를 이용한 인터페이스 장치 |
KR101169210B1 (ko) | 2009-02-13 | 2012-07-27 | 주식회사 실리콘웍스 | 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치 |
US8509371B2 (en) * | 2009-09-29 | 2013-08-13 | Analog Devices, Inc. | Continuous-rate clock recovery circuit |
US8634510B2 (en) * | 2011-01-12 | 2014-01-21 | Qualcomm Incorporated | Full digital bang bang frequency detector with no data pattern dependency |
GB2492389A (en) * | 2011-06-30 | 2013-01-02 | Tomtom Int Bv | Pulse shaping is used to modify a timing signal prior to propagation to reduce electromagnetic radiation |
KR101327221B1 (ko) * | 2012-07-06 | 2013-11-11 | 주식회사 실리콘웍스 | 클럭생성기, 데이터 수신부 및 마스터 클럭신호 복원방법 |
US8958513B1 (en) * | 2013-03-15 | 2015-02-17 | Xilinx, Inc. | Clock and data recovery with infinite pull-in range |
KR101489890B1 (ko) * | 2014-06-24 | 2015-02-04 | 엘아이지넥스원 주식회사 | 통신 시스템에서 동기신호 처리 방법 |
US9520877B2 (en) * | 2014-12-16 | 2016-12-13 | Intel Corporation | Apparatus and method for detecting or repairing minimum delay errors |
US10784865B1 (en) | 2019-05-15 | 2020-09-22 | Intel Corporation | Minimum delay error detection and correction for pulsed latches |
CN111431557B (zh) * | 2020-06-12 | 2020-09-11 | 长沙北斗产业安全技术研究院有限公司 | 适用于多模调制体制的信号跟踪方法及信号跟踪*** |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05129937A (ja) * | 1991-11-07 | 1993-05-25 | Canon Inc | 遅延回路 |
JPH07321651A (ja) * | 1994-05-23 | 1995-12-08 | Oki Electric Ind Co Ltd | 周波数同期回路及び位相同期回路 |
KR19980019934A (ko) * | 1996-09-04 | 1998-06-25 | 구자홍 | 멀티위상 클럭을 이용한 클럭/데이터 복원용 피엘엘 |
US5963606A (en) * | 1997-06-27 | 1999-10-05 | Sun Microsystems, Inc. | Phase error cancellation method and apparatus for high performance data recovery |
US6337589B1 (en) * | 1997-09-11 | 2002-01-08 | Mitsubishi Denki Kabushiki Kaisha | Phase-lock loop with independent phase and frequency adjustments |
US6128557A (en) * | 1998-09-17 | 2000-10-03 | Novatel Inc. | Method and apparatus using GPS to determine position and attitude of a rotating vehicle |
KR100293256B1 (ko) * | 1999-02-23 | 2001-06-15 | 윤덕용 | 빠른 클럭 동기 시간과 작은 지터 특성을 갖는 혼합 모드 클럭동기 회로 |
JP3407197B2 (ja) * | 1999-11-26 | 2003-05-19 | 松下電器産業株式会社 | PLL(PhaseLockedLoop)回路 |
US6310521B1 (en) * | 1999-12-23 | 2001-10-30 | Cypress Semiconductor Corp. | Reference-free clock generation and data recovery PLL |
-
2001
- 2001-06-11 KR KR10-2001-0032496A patent/KR100400043B1/ko not_active IP Right Cessation
-
2002
- 2002-05-10 US US10/143,154 patent/US6670853B2/en not_active Expired - Lifetime
- 2002-05-21 TW TW091110597A patent/TW561699B/zh not_active IP Right Cessation
- 2002-05-31 JP JP2002160501A patent/JP4020701B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6670853B2 (en) | 2003-12-30 |
JP4020701B2 (ja) | 2007-12-12 |
KR100400043B1 (ko) | 2003-09-29 |
JP2003051743A (ja) | 2003-02-21 |
KR20020094371A (ko) | 2002-12-18 |
US20020186087A1 (en) | 2002-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW561699B (en) | Data recovery circuit and method thereof | |
US7084681B2 (en) | PLL lock detection circuit using edge detection and a state machine | |
US7656988B2 (en) | Start up circuit for delay locked loop | |
US7759990B2 (en) | Clock switching circuit | |
US8749271B2 (en) | Methods for synchronizing high-speed signals in a digital phase detector | |
US8242822B2 (en) | Delay locked loop | |
US5631591A (en) | Method and apparatus for synchronizing timing signals of two integrated circuit chips | |
US8049533B1 (en) | Receiver and method for dynamically adjusting sensitivity of receiver | |
US7230875B2 (en) | Delay locked loop for use in synchronous dynamic random access memory | |
US20080084233A1 (en) | Frequency regulator having lock detector and frequency regulating method | |
US20050110541A1 (en) | Delay locked loop | |
US20110156767A1 (en) | Delay locked loop and method for driving the same | |
US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
US6603300B2 (en) | Phase-detecting device | |
TW456107B (en) | Phase lock loop circuit | |
US6411141B1 (en) | PLL circuit | |
US7382163B2 (en) | Phase frequency detector used in digital PLL system | |
US8384454B2 (en) | DLL circuit with dynamic phase-chasing function and method thereof | |
KR20080077515A (ko) | 위상 록킹 검출 방법 및 이를 수행하기 위한 위상 고정루프 회로 | |
US12052021B2 (en) | Phase-locked loop slip detector | |
US20230006681A1 (en) | Phase-locked loop slip detector | |
Park et al. | A low-jitter delay-locked loop with harmonic-lock prevention | |
JP2002190735A (ja) | 半導体集積回路 | |
KR20090064715A (ko) | 위상 고정 검출 회로 및 이를 포함한 위상 고정 루프 | |
JP2002252560A (ja) | 位相比較回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |