KR100479309B1 - 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기 - Google Patents

위상차 검출 방법 및 이를 수행하기 위한 위상 검출기 Download PDF

Info

Publication number
KR100479309B1
KR100479309B1 KR10-2003-0051716A KR20030051716A KR100479309B1 KR 100479309 B1 KR100479309 B1 KR 100479309B1 KR 20030051716 A KR20030051716 A KR 20030051716A KR 100479309 B1 KR100479309 B1 KR 100479309B1
Authority
KR
South Korea
Prior art keywords
signal
phase difference
information
phase
clock
Prior art date
Application number
KR10-2003-0051716A
Other languages
English (en)
Other versions
KR20050012598A (ko
Inventor
김년태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0051716A priority Critical patent/KR100479309B1/ko
Priority to US10/850,162 priority patent/US7078938B2/en
Priority to TW093116075A priority patent/TWI325693B/zh
Publication of KR20050012598A publication Critical patent/KR20050012598A/ko
Application granted granted Critical
Publication of KR100479309B1 publication Critical patent/KR100479309B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

동작 속도를 유지하면서 지터를 줄일 수 있는 위상차 검출 방법이 개시되어 있다. 상기 위상차 검출 방법은 데이터 신호와 서로 다른 위상을 가지는 복수의 클록 신호들을 이용하여 제 1 위상차 정보를 가지는 제 1 위상차 신호, 제 4 위상차 정보를 가지는 제 4 위상차 신호, 제 2 위상차 정보를 가지는 제 1 위상차 정보 신호 및 제 3 위상차 정보를 가지는 제 2 위상차 정보 신호를 발생시키는 단계; 상기 제 1 위상차 정보 신호의 레벨을 제 1 다운시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 2 위상차 신호를 발생시키는 단계; 및 상기 제 2 위상차 정보 신호의 레벨을 제 2 다운시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 3 위상차 신호를 발생시키는 단계를 포함할 수 있다. 45°이하의 위상차를 가지는 위상차 신호의 레벨이 다운되므로, 동작 속도가 유지되면서 지터가 감소된다.

Description

위상차 검출 방법 및 이를 수행하기 위한 위상 검출기{METHOD FOR DETECTING PHASE DIFFERENCE, AND APPARATUS FOR PERFORMING THE SAME}
본 발명은 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기에 관한 것으로, 더욱 상세하게는 동작 속도를 유지하면서 지터를 줄일 수 있는 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기에 관한 것이다.
종래의 뱅-뱅 위상 검출기(bang-bang phase detector)는 입력되는 신호들의 위상차를 검출하고, 그 결과, 실제 위상차 폭에 관계없이 일정한 레벨을 가지는 위상차 신호를 출력한다. 그러므로, 종래의 뱅-뱅 위상 검출기는 고속으로 위상차를 검출할 수는 있었지만, 지터의 효율이 떨어졌다. 상세하게는, 상기 위상차 신호가 45°이하의 작은 위상차를 가지는 경우, 종래의 뱅-뱅 위상 검출기는 45°이상의 위상차를 가지는 위상차 신호와 동일한 레벨을 가지는 신호를 출력시키므로, 풀 인 타임(pull in time)이 증가되고 상기 지터의 효율이 떨어졌다. 그러므로, 동작 속도를 유지하면서 상기 지터의 효율을 향상시킬 수 있는 위상 검출기가 요구된다.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 동작 속도를 유지하면서 지터를 감소시킬 수 있는 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기를 제안하는 것을 목적으로 한다.
본 발명의 다른 목적은, 지터 상태를 유지하면서 동작 속도를 증가시킬 수 있는 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기를 제안하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 바람직한 일 실시예에 따른 위상차 검출 방법은 데이터 신호와 서로 다른 위상을 가지는 복수의 클록 신호들을 이용하여 제 1 위상차 정보를 가지는 제 1 위상차 신호, 제 4 위상차 정보를 가지는 제 4 위상차 신호, 제 2 위상차 정보를 가지는 제 1 위상차 정보 신호 및 제 3 위상차 정보를 가지는 제 2 위상차 정보 신호를 발생시키는 단계; 상기 제 1 위상차 정보 신호의 레벨을 제 1 다운시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 2 위상차 신호를 발생시키는 단계; 및 상기 제 2 위상차 정보 신호의 레벨을 제 2 다운시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 3 위상차 신호를 발생시키는 단계를 포함할 수 있다. 또한, 상기 레벨 다운을 제어하는 제어 신호를 발생시키는 단계를 더 포함할 수 있다. 상기 클록 신호들은 위상차 판단의 기준이 되는 기준 클록 신호를 포함한다. 상기 클록 신호들은 상기 기준 클록 신호인 제 1 클록 신호; 상기 제 1 클록 신호와 45°의 위상차를 가지는 제 2 클록 신호; 상기 제 1 클록 신호와 90°의 위상차를 가지는 제 3 클록 신호; 상기 제 1 클록 신호와 135°의 위상차를 가지는 제 4 클록 신호; 및 상기 제 1 클록 신호와 180°의 위상차를 가지는 제 5 클록 신호를 포함할 수 있다. 상기 제 1 위상차 내지 상기 제 4 위상차는 상기 데이터 신호와 상기 기준 클록 신호의 위상차이다. 상기 제 1 위상차 및 상기 제 4 위상차는 45°이상 90°이하이고, 상기 제 2 위상차 및 상기 제 3 위상차는 0°이상 45°미만이다. 상기 제 1 위상차 신호, 상기 제 4 위상차 신호, 상기 제 1 위상차 정보 신호, 및 상기 제 2 위상차 정보 신호를 동기시키는 동기 신호를 발생시키는 단계를 더 포함할 수 있다. 상기 제 1 위상차 신호를 발생시키는 단계는 상기 데이터 신호를 제 1 D 플립플롭에 통과시키는 단계; 상기 제 1 D 플립플롭을 통과한 신호에 해당하는 제 1 데이터 정보 신호를 발생시키는 단계; 상기 제 1 데이터 정보 신호를 버퍼링시키는 단계; 및 상기 버퍼링된 제 1 데이터 정보 신호를 제 1 앤드 게이트에 통과시키는 단계를 포함할 수 있다. 상기 제 4 위상차 신호를 발생시키는 단계는 상기 데이터 신호를 제 4 D 플립플롭에 통과시키는 단계; 상기 제 4 D 플립플롭을 통과한 신호에 해당하는 제 4 데이터 정보 신호를 발생시키는 단계; 상기 제 4 데이터 정보 신호를 버퍼링시키는 단계; 상기 버퍼링된 제 4 데이터 정보 신호를 제 4 앤드 게이트에 통과시키는 단계를 포함할 수 있다. 상기 제 1 위상차 정보 신호를 발생시키는 단계는 상기 데이터 신호를 제 2 D 플립플롭에 통과시키는 단계; 상기 제 2 D 플립플롭을 통과한 신호에 해당하는 제 2 데이터 정보 신호를 발생시키는 단계; 상기 제 2 데이터 정보 신호를 버퍼링시키는 단계; 및 상기 버퍼링된 제 2 데이터 정보 신호를 제 2 앤드 게이트에 통과시키는 단계를 포함할 수 있다. 상기 제 2 위상차 정보 신호를 발생시키는 단계는 상기 데이터 신호를 제 3 D 플립플롭에 통과시키는 단계; 상기 제 3 D 플립플롭을 통과한 신호에 해당하는 제 3 데이터 정보 신호를 발생시키는 단계; 상기 제 3 데이터 정보 신호를 버퍼링시키는 단계; 및 상기 버퍼링된 제 3 데이터 정보 신호를 제 3 앤드 게이트에 통과시키는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 위상차 검출 방법은 데이터 신호와 위상차 판단의 기준이 되는 기준 클록 신호로부터 순차적으로 45°의 위상차를 가지는 복수의 클록 신호들을 이용하여 제 1 위상차 정보를 가지는 제 1 위상차 신호, 제 4 위상차 정보를 가지는 제 4 위상차 신호, 제 2 위상차 정보를 가지는 제 1 위상차 정보 신호 및 제 3 위상차 정보를 가지는 제 2 위상차 정보 신호를 발생시키는 단계; 상기 제 1 위상차 정보 신호를 제 1 적분시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 2 위상차 신호를 발생시키는 단계; 및 상기 제 2 위상차 정보 신호를 제 2 적분시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 3 위상차 신호를 발생시키는 단계를 포함할 수 있다. 상기 제 1 위상차 내지 상기 제 4 위상차는 상기 데이터 신호와 상기 기준 클록 신호의 위상차이다.
본 발명의 일 실시예에 따른 위상 검출기는 데이터 신호와 서로 다른 위상을 가지는 복수의 클록 신호들을 이용하여 제 1 위상차 정보를 가지는 제 1 위상차 신호, 제 4 위상차 정보를 가지는 제 4 위상차 신호, 제 2 위상차 정보를 가지는 제 1 위상차 정보 신호 및 제 3 위상차 정보를 가지는 제 2 위상차 정보 신호를 발생시키는 위상 정보부; 및 상기 제 1 위상차 정보 신호의 레벨을 제 1 다운시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 2 위상차 신호를 발생시키며, 상기 제 2 위상차 정보 신호의 레벨을 제 2 다운시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 3 위상차 신호를 발생시키는 레벨 제어부를 포함할 수 있다. 상기 위상 정보부는 상기 데이터 신호와 상기 클록 신호들을 이용하여 상기 데이터에 대한 정보를 가지는 복수의 데이터 정보 신호들을 발생시키는 데이터 정보부; 및 상기 데이터 정보 신호들 및 상기 클록 신호들 중 하나의 클록 신호를 이용하여 상기 제 1 위상차 신호, 상기 제 4 위상차 신호, 상기 제 1 위상차 정보 신호 및 상기 제 2 위상차 정보 신호를 발생시키는 조합부를 포함할 수 있다. 상기 클록 신호들은 위상차 판단의 기준이 되는 기준 클록 신호를 포함할 수 있다. 상기 클록 신호들은 상기 기준 클록 신호인 제 1 클록 신호; 상기 제 1 클록 신호와 45°의 위상차를 가지는 제 2 클록 신호; 상기 제 1 클록 신호와 90°의 위상차를 가지는 제 3 클록 신호; 상기 제 1 클록 신호와 135°의 위상차를 가지는 제 4 클록 신호; 및 상기 제 1 클록 신호와 180°의 위상차를 가지는 제 5 클록 신호를 포함할 수 있다. 상기 제 1 위상차 내지 상기 제 4 위상차는 상기 데이터 신호와 상기 기준 클록 신호의 위상차이다. 상기 제 1 위상차 및 상기 제 4 위상차는 45°이상 90°이하이고, 상기 제 2 위상차 및 상기 제 3 위상차는 0°이상 45°미만일 수 있다. 상기 데이터 정보부는 복수의 D 플립플롭들을 포함할 수 있다. 상기 D 플립플롭들은 상호 병렬로 결합되어 있다. 상기 데이터 정보부는 상기 데이터 신호와 상기 제 1 클록 신호를 수신하는 제 1 D 플립플롭; 상기 데이터 신호와 상기 제 2 클록 신호를 수신하는 제 2 D 플립플롭; 상기 데이터 신호와 상기 제 3 클록 신호를 수신하는 제 3 D 플립플롭; 상기 데이터 신호와 상기 제 4 클록 신호를 수신하는 제 4 D 플립플롭; 및 상기 데이터 신호와 상기 제 5 클록 신호를 수신하는 제 5 D 플립플롭을 포함할 수 있다. 상기 조합부는 상기 데이터 정보 신호 및 동기 신호를 이용하여 상기 제 1 위상차 신호, 상기 제 4 위상차 신호, 상기 제 1 위상차 정보 신호 및 상기 제 2 위상차 정보 신호를 발생시키는 위상차 발생부; 및 상기 클록 신호들 중 하나의 클록 신호를 이용하여 상기 제 1 위상차 신호, 상기 제 4 위상차 신호, 상기 제 1 위상차 정보 신호 및 상기 제 2 위상차 정보 신호를 동기하는 상기 동기 신호를 발생시키는 동기화부를 포함할 수 있다. 상기 위상차 발생부는 상기 데이터 정보 신호들, 및 상기 동기 신호를 이용하여 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호를 발생시키는 제 1 위상차 신호 발생부; 및 상기 데이터 정보 신호들 및 상기 동기 신호를 이용하여 상기 제 1 위상차 정보 신호 및 상기 제 2 위상차 정보 신호를 발생시키는 위상차 정보 신호 발생부를 포함할 수 있다. 상기 제 1 위상차 신호 발생부는 상기 제 1 D 플립플롭에 결합된 제 1 인버터; 상기 제 4 D 플립플롭에 결합된 제 4 인버터; 상기 제 1 인버터에 결합된 제 1 앤드 게이트; 및 상기 제 4 인버터에 결합된 제 4 앤드 게이트를 포함할 수 있다. 상기 위상차 정보 신호 발생부는 상기 제 2 D 플립플롭에 결합된 제 2 인버터; 상기 제 3 D 플립플롭에 결합된 제 3 인버터; 상기 제 2 인버터에 결합된 제 2 앤드 게이트; 및 상기 제 3 인버터에 결합된 제 3 앤드 게이트를 포함할 수 있다. 상기 동기화부는 지연 소자를 포함할 수 있다. 상기 레벨 제어부는 상기 제 1 위상차 정보 신호의 레벨을 제 1 다운시키고, 상기 제 1 다운된 레벨을 가지는 상기 제 2 위상차 신호를 발생시키는 제 1 레벨 제어부; 및 상기 제 2 위상차 정보 신호의 레벨을 제 2 다운시키고, 상기 제 2 다운된 레벨을 가지는 상기 제 3 위상차 신호를 발생시키는 제 2 레벨 제어부를 포함할 수 있다. 상기 제 1 레벨 제어부는 적분기일 수 있다. 상기 제 1 레벨 제어부는 상기 제 2 앤드 게이트에 결합된 제 1 저항; 및 상기 제 1 저항에 결합된 제 1 캐패시터를 포함할 수 있다. 상기 제 2 레벨 제어부는 적분기일 수 있다. 상기 제 2 레벨 제어부는 상기 제 3 앤드 게이트에 결합된 제 2 저항; 및 상기 제 2 저항에 결합된 제 2 캐패시터를 포함할 수 있다. 또한, 상기 레벨 제어부를 제어하는 제어부를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 위상 검출기는 데이터 신호와 순차적으로 45°의 위상차를 가지는 복수의 클록 신호들을 이용하여 제 1 위상차 정보를 가지는 제 1 위상차 신호, 제 4 위상차 정보를 가지는 제 4 위상차 신호, 제 2 위상차 정보를 가지는 제 1 위상차 정보 신호 및 제 3 위상차 정보를 가지는 제 2 위상차 정보 신호를 발생시키는 위상 정보부; 및 상기 제 1 위상차 정보 신호 및 상기 제 2 위상차 정보 신호를 적분시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 2 위상차 신호 및 제 3 위상차 신호를 발생시키는 적분기를 포함할 수 있다. 상기 위상 정보부는, 상기 제 1 위상차 신호, 상기 제 4 위상차 신호, 상기 제 1 위상차 정보 신호, 및 상기 제 2 위상차 정보 신호를 상기 클록 신호들 중 하나의 클록 신호에 동기시킨다. 상기 적분기는 상기 위상 정보부에 결합된 제 1 저항; 상기 제 1 저항에 직렬로 결합된 캐패시터; 및 상기 캐패시터에 직렬로 결합된 제 2 저항을 포함할 수 있다. 상기 클록 신호들은 위상차 판단의 기준이 되는 기준 클록 신호를 포함할 수 있다. 상기 클록 신호들은 상기 기준 클록 신호인 제 1 클록 신호; 상기 제 1 클록 신호와 45°의 위상차를 가지는 제 2 클록 신호; 상기 제 1 클록 신호와 90°의 위상차를 가지는 제 3 클록 신호; 상기 제 1 클록 신호와 135°의 위상차를 가지는 제 4 클록 신호; 및 상기 제 1 클록 신호와 180°의 위상차를 가지는 제 5 클록 신호를 포함할 수 있다. 상기 제 1 위상차 내지 상기 제 4 위상차는 상기 데이터 신호와 상기 기준 클록 신호의 위상차이다. 상기 제 1 위상차 및 상기 제 4 위상차는 45°이상 90°이하이고, 상기 제 2 위상차 및 상기 제 3 위상차는 0°이상 45°미만이다. 또한, 상기 적분기를 제어하는 제어부를 더 포함할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 위상 검출 방법 및 이를 수행하기 위한 위상 검출기의 바람직한 실시예를 자세히 설명하도록 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 위상 검출기의 구성을 도시한 블록도이다.
도 1을 참조하면, 본 발명의 위상 검출기는 위상 정보부(20) 및 레벨 제어부(50)를 포함할 수 있다. 또한, 본 발명의 다른 실시예에 따른 위상 검출기는 위상 정보부(20), 레벨 제어부(50) 및 제어부(70)를 포함할 수 있다.
위상 정보부(20)는 데이터 정보부(10) 및 조합부(30)를 포함할 수 있다. 본 발명의 일 실시예에 따른 위상 검출기는 뱅-뱅 위상 검출기(bang-bang phase detector)이다.
위상 정보부(20)는 데이터 신호(15)와 복수의 클럭 신호들(35)을 이용하여 제 1 위상차 정보를 가지는 제 1 위상차 신호(45), 제 4 위상차 정보를 가지는 제 4 위상차 신호(55), 제 2 위상차 정보를 가지는 제 1 위상차 정보 신호(65) 및 제 3 위상차 정보를 가지는 제 2 위상차 정보 신호(75)를 발생시킨다. 본 발명의 일 실시예에 따른 상기 제 1 위상차 및 상기 제 4 위상차는 기준 클록 신호와 데이터 신호(15)의 위상차가 45°이상 90°이하(이하, 큰 위상차)에 해당하는 값이다. 다만, 상기 제 1 위상차 신호는 데이터 신호(15)가 상기 기준 클록 신호보다 앞서는 신호이고, 상기 제 4 위상차 신호는 상기 기준 클록 신호가 데이터 신호(15)보다 앞서는 신호이다. 그리고, 상기 제 2 위상차 및 상기 제 3 위상차는 상기 기준 클록 신호와 데이터 신호(15)의 위상차가 0°이상 45°미만(이하, 작은 위상차)에 해당하는 값이다. 다만, 제 1 위상차 정보 신호(65)는 데이터 신호(15)가 상기 기준 클록 신호보다 앞서는 신호이고, 제 2 위상차 정보 신호(75)는 상기 기준 클록 신호가 데이터 신호(15)보다 앞서는 신호이다. 상기 기준 클록 신호는 위상차 판단의 기준이 되는 클록 신호이다. 즉, 상기 위상차는 상기 기준 클록 신호와 데이터 신호(15)의 위상의 차이를 의미한다.
데이터 정보부(10)는 데이터 신호(15)와 클록 신호들(35)을 이용하여 상기 데이터에 대한 정보를 가지는 복수의 데이터 정보 신호들(25)을 발생시킨다. 클록 신호들(35)은 서로 다른 위상을 가지고 있다. 본 발명의 일 실시예에 따른 클록 신호들(35)은 순차적으로 45°의 위상차를 가진다. 상세하게는, 클록 신호들(35)은 상기 기준 클록 신호인 제 1 클록 신호(이하, "I" 클록 신호), 상기 제 1 클록 신호와 45°의 위상차를 가지는 제 2 클록 신호(이하, "J" 클록 신호), 상기 제 1 클록 신호와 90°의 위상차를 가지는 제 3 클록 신호(이하, "K" 클록 신호), 상기 제 1 클록 신호와 135°의 위상차를 가지는 제 4 클록 신호(이하, "L" 클록 신호) 및 상기 제 1 클록 신호와 180°의 위상차를 가지는 제 5 클록 신호(이하, "M" 클록 신호)를 포함할 수 있다. 이하에서는 상기 I 클록 신호를 상기 기준 클록 신호로 가정하겠다. 상기 기준 클록 신호로 상기 I 클록 신호 외의 다른 클록 신호도 사용 가능하고, 이러한 변형은 본 발명의 범주에 영향을 미치지 아니한다는 것은 당업자에게 있어 자명한 사실일 것이다.
조합부(30)는 데이터 정보 신호들(25) 및 클록 신호들(35) 중 하나의 클록 신호(예를 들어, M 클록 신호)를 이용하여 제 1 위상차 신호(45), 제 4 위상차 신호(55), 제 1 위상차 정보 신호(65) 및 제 2 위상차 정보 신호(75)를 발생시킨다. 이하에서는, 상기 M 클록 신호를 조합부(30)에 제공되는 신호로 가정하겠다.
본 발명의 일 실시예에 따른 레벨 제어부(50)는 제 1 위상차 정보 신호(65) 및 제 2 위상차 정보 신호(75)의 레벨을 다운시키고, 상기 다운된 레벨을 가지는 제 2 위상차 신호(85) 및 제 3 위상차 신호(95)를 발생시킨다. 상세하게는, 레벨 제어부(50)는 제 1 위상차 정보 신호(65)의 레벨을 다운시켜 제 1 위상차 신호(45) 및 제 4 위상차 신호(55)의 레벨보다 낮은 레벨을 가지는 제 2 위상차 신호(85)를 발생시킨다. 또한 레벨 제어부(50)는 제 2 위상차 정보 신호(75)의 레벨을 다운시켜 제 1 위상차 신호(45) 및 제 4 위상차 신호(55)의 레벨보다 낮은 레벨을 가지는 제 3 위상차 신호(95)를 발생시킨다. 상기 레벨 다운은 상기 신호들의 크기 레벨의 다운을 의미한다. 본 발명의 다른 실시예에 따른 레벨 제어부(50)는 제 1 위상차 정보 신호(65), 제 2 위상차 정보 신호(75) 및 제어 신호(105)를 이용하여 제 2 위상차 신호(85) 및 제 3 위상차 신호(95)를 발생시킨다. 제 1 위상차 정보 신호(65) 및 제 2 위상차 정보 신호(75)는 작은 위상차를 가지는 신호들이다. 그러므로, 제 1 위상차 정보 신호(65) 및 제 2 위상차 정보 신호(75)의 레벨이 다운되면, 지터(jitter)가 감소될 수 있다. 이에 대한 설명은 이하 첨부된 도면을 참조하여 상술하겠다.
제어부(70)는 레벨 제어부(50)를 제어하는 제어 신호(105)를 발생시킨다. 상세하게는, 제어부(70)는 레벨 제어부(50)의 소자들의 값을 변화시킨다. 그 결과, 레벨 제어부(50)의 소자들의 값은 사용 시스템에 상응하여 적절하게 설정될 수 있다. 이에 대한 설명은 이하 첨부된 도면을 참조하여 상술하겠다.
레벨 제어부(50)에 의해 작은 위상차를 가지는 신호의 레벨이 다운되므로, 본 발명의 위상 검출기는 시스템의 동작 속도를 유지하면서 지터의 특성을 개선시킬 수 있다. 상기 시스템은 위상 검출기를 사용하는 장치를 의미한다.
도 2는 본 발명의 바람직한 일 실시예에 따른 조합부의 구성을 도시한 블록도이다.
도 2를 참조하면, 조합부(30)는 위상차 발생부(100) 및 동기화부(120)를 포함할 수 있다.
위상차 발생부(100)는 데이터 정보 신호들(25) 및 동기 신호(80)를 이용하여 제 1 위상차 신호(45), 제 4 위상차 신호(55), 제 1 위상차 정보 신호(65) 및 제 2 위상차 정보 신호(75)를 발생시킨다. 상세하게는, 위상차 발생부(100)는 데이터 신호(15)와 상기 기준 클록 신호의 위상차를 검출하고, 검출된 정보를 가지는 제 1 위상차 신호(45), 제 4 위상차 신호(55), 제 1 위상차 정보 신호(65) 및 제 2 위상차 정보 신호(75)를 발생시킨다.
동기화부(120)는 상기 M 클록 신호를 이용하여 동기 신호(80)를 발생시킨다. 동기 신호(80)는 제 1 위상차 신호(45), 제 4 위상차 신호(55), 제 1 위상차 정보 신호(65) 및 제 2 위상차 정보 신호(75)를 일정 시점에 동기시킨다. 이에 대한 설명은 이하 첨부된 도면을 참조하여 상술하겠다.
도 3은 본 발명의 바람직한 일 실시예에 따른 위상차 발생부의 구성을 도시한 블록도이다.
도 3을 참조하면, 위상차 발생부(100)는 제 1 위상차 신호 발생부(200) 및 위상차 정보 신호 발생부(220)를 포함할 수 있다.
제 1 위상차 신호 발생부(200)는 데이터 정보 신호들(25) 및 동기 신호(80)를 이용하여 제 1 위상차 신호(45) 및 제 4 위상차 신호(55)를 발생시킨다.
위상차 정보 신호 발생부(220)는 데이터 정보 신호들(25) 및 동기 신호(80)를 이용하여 제 1 위상차 정보 신호(65) 및 제 2 위상차 정보 신호(75)를 발생시킨다.
도 4는 본 발명의 바람직한 일 실시예에 따른 레벨 제어부의 구성을 도시한 블록도이다.
도 4를 참조하면, 레벨 제어부(50)는 제 1 레벨 제어부(300) 및 제 2 레벨 제어부(320)를 포함할 수 있다.
제 1 레벨 제어부(300)는 제 1 위상차 정보 신호(65)의 레벨을 다운시켜 제 1 위상차 신호(45) 및 제 4 위상차 신호(55)의 레벨보다 낮은 레벨을 가지는 제 2 위상차 신호(85)를 발생시킨다. 즉, 본 발명의 일 실시예에 따른 제 1 레벨 제어부(300)는 제 1 위상차 정보 신호(65)의 레벨만을 다운시키므로, 제 2 위상차 신호(85)는 상기 제 2 위상차 정보를 가지고 있다.
제 2 레벨 제어부(320)는 제 2 위상차 정보 신호(75)의 레벨을 다운시켜 제 1 위상차 신호(45) 및 제 4 위상차 신호(55)의 레벨보다 낮은 레벨을 가지는 제 3 위상차 신호(95)를 발생시킨다. 즉, 본 발명의 일 실시예에 따른 제 2 레벨 제어부(320)는 제 2 위상차 정보 신호(75)의 레벨만을 다운시키므로, 제 3 위상차 신호(95)는 상기 제 3 위상차 정보를 가지고 있다.
도 5는 본 발명의 바람직한 일 실시예에 따른 위상 검출기의 구성을 도시한 회로도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 데이터 정보부(10)는 5개의 D 플립플롭들을 포함할 수 있다. 상기 D 플립플롭들은 상호 병렬로 결합되어 있다. 제 1 D 플립플롭은 데이터 신호(15)와 상기 I 클록 신호를 수신하고, 제 2 D 플립플롭은 데이터 신호(15)와 상기 J 클록 신호를 수신하며, 제 3 D 플립플롭은 데이터 신호(15)와 상기 K 클록 신호를 수신하고, 제 4 D 플립플롭은 데이터 신호(15)와 상기 L 클록 신호를 수신하며, 제 5 D 플립플롭은 데이터 신호(15)와 상기 M 클록 신호를 수신한다. 상기 D 플립플롭은 상승 에지(edge) 때 데이터 신호(15)의 값을 다음 상승 에지(edge)가 발생될 때까지 유지시킨다. 그 결과, 상기 D 플립플롭들을 통과한 신호, 즉 데이터 정보 신호들(25)은 데이터 신호(15)의 상기 데이터 정보를 가진다.
조합부(30)는 4개의 인버터들, 4개의 앤드 게이트(and gate)들 및 하나의 지연 소자를 포함한다.
제 1 위상차 신호 발생부(200)는 상기 제 1 D 플립플롭에 결합된 제 1 인버터, 상기 제 1 인버터에 직렬로 결합된 제 1 앤드 게이트, 상기 제 4 D 플립플롭에 결합된 제 4 인버터 및 상기 제 4 인버터에 직렬로 결합된 제 4 앤드 게이트를 포함할 수 있다. 또한 상기 제 1 앤드 게이트는 상기 제 1 인버터의 출력 신호, 상기 제 2 D 플립플롭의 출력 신호 및 상기 지연 소자에 의해 지연된 상기 M 클록 신호를 수신한다. 그리고, 상기 제 4 앤드 게이트는 상기 제 4 인버터의 출력 신호, 상기 제 5 D 플립플롭의 출력 신호 및 상기 지연 소자에 의해 지연된 상기 M 클록 신호를 수신한다.
위상차 정보 신호 발생부(220)는 상기 제 2 D 플립플롭에 결합된 제 2 인버터, 상기 제 2 인버터에 직렬로 결합된 제 2 앤드 게이트, 상기 제 3 D 플립플롭에 결합된 제 3 인버터 및 상기 제 3 인버터에 결합된 제 3 앤드 게이트를 포함할 수 있다. 또한, 상기 제 2 앤드 게이트는 상기 제 2 인버터의 출력 신호, 상기 제 3 D 플립플롭의 출력 신호 및 상기 지연 소자에 의해 지연된 상기 M 클록 신호를 수신한다. 그리고, 상기 제 3 앤드 게이트는 상기 제 3 인버터의 출력 신호, 상기 제 4 D 플립플롭의 출력 신호 및 상기 지연 소자에 의해 지연된 상기 M 클록 신호를 수신한다.
동기화부(120)는 상기 지연 소자를 포함하고, 상기 M 클록 신호를 수신한다.
레벨 제어부(50)는 2개의 저항들 및 캐패시터를 포함할 수 있다.
도 6a는 본 발명의 바람직한 일 실시예에 따른 제 1 위상차 신호의 흐름을 도시한 개략적인 파형도이다. 이하, 도 5에 도시된 회로도를 참조하여 상술하겠다.
도 6a에 도시된 바와 같이, 클록 신호들(35)은 순차적으로 45°의 위상차를 가지고 데이터 정보부(10)에 입력된다. 상기 I 클록 신호의 상승 에지 때 데이터 신호(15)의 값은 "0"이다. 그러므로, 다음 상승 에지 발생 때까지 상기 제 1 D 플립플롭의 출력 신호의 값은 "0"이고, 결과적으로 상기 제 1 인버터의 출력 신호의 값은 "1"이다. 또한, 상기 J, K, L, M 클록 신호의 상승 에지 때 데이터 신호(15)의 값은 "1"이다. 그러므로, 다음 상승 에지 발생 때까지 상기 제 2, 3, 4, 5 D 플립플롭들의 출력 신호의 값은 "1"이고, 상기 제 2, 3, 4 인버터의 출력 신호의 값들은 "0"이다. 그러므로, 제 1 위상차 신호(45)의 값은 "1"이고, 제 4 위상차 신호(55)의 값, 제 1 위상차 정보 신호(65)의 값 및 제 2 위상차 정보 신호(75)의 값은 "0"이다. 또한, 상기 신호들은 동기 신호(80)에 의해 동기된다. 그 결과, 도 6a에 도시된 바와 같이, 제 1 위상차 신호(45)만이 상기 위상차로서 검출된다. 요컨대, 상기 제 1 위상차가 데이터 신호(15)와 상기 I 클록 신호의 위상차이다. 즉, 상기 위상차는 45°와 90°사이 값이고, 큰 위상차이다.
도 6b는 본 발명의 바람직한 일 실시예에 따른 제 1 위상차 정보 신호의 흐름을 도시한 개략적인 파형도이다.
도 6b에 도시된 바와 같이, 클록 신호들(35)은 순차적으로 45°의 위상차를 가지고 데이터 정보부(10)에 입력된다. 상기 I 클록 신호 및 상기 J 클록 신호의 상승 에지 때 데이터 신호(15)의 값은 "0"이다. 그러므로, 다음 상승 에지 발생 때까지 상기 제 1 D 플립플롭 및 상기 제 2 D 플립플롭의 출력 신호의 값은 "0"이고, 상기 제 1 인버터 및 상기 제 2 인버터의 출력 신호의 값은 "1"이다. 또한, 상기 K, L, M 클록 신호의 상승 에지 때 데이터 신호(15)의 값은 "1"이다. 그러므로, 다음 상승 에지 발생 때까지 상기 제 3, 4, 5 D 플립플롭들의 출력 신호의 값들은 "1"이고, 그 결과 상기 제 3, 4 인버터들의 출력 신호의 값은 "0"이다. 그 결과, 제 1 위상차 정보 신호(65)의 값은 "1"이고, 제 1 위상차 신호(45)의 값, 제 4 위상차 신호(55)의 값 및 제 2 위상차 정보 신호(75)의 값은 "0"이다. 또한, 상기 신호들은 동기 신호(80)에 의해 동기된다. 그 결과, 도 6b에 도시된 바와 같이, 제 1 위상차 정보 신호(65)만이 상기 위상차로서 검출된다. 요컨대, 상기 제 2 위상차가 데이터 신호(15)와 상기 I 클록 신호의 위상차이다. 즉, 상기 위상차는 0°와 45°사이 값이고, 작은 위상차이다.
위의 방식을 이용하면, 제 4 위상차 신호(55) 및 제 2 위상차 정보 신호(75)가 용이하게 구해지므로 설명은 생략하겠다. 다만, 위의 방식을 이용하면, 상기 제 4 위상차는 큰 위상차이고, 상기 제 3 위상차는 작은 위상차가 된다.
도 7은 본 발명의 바람직한 일 실시예에 따른 위상차 신호들을 도시한 파형도이다.
도 7에 도시된 바와 같이, 제 1 위상차 신호(45) 및 제 4 위상차 신호(55)는 펄스 형태의 파형을 가지고, 제 2 위상차 신호(85) 및 제 3 위상차 신호(95)는 펄스 신호의 적분 형태의 파형을 가진다. 이 경우, 제 2 위상차 신호(85) 및 제 3 위상차 신호(95)의 레벨은 제 1 위상차 신호(45) 및 제 4 위상차 신호(55)의 레벨보다 낮다. 요컨대, 본 발명의 위상 검출기는 작은 위상차를 가지는 신호를 레벨 제어부(50)를 이용하여 적분시키고, 그 결과, 상기 작은 위상차를 가지는 신호의 레벨이 다운된다. 상기 신호의 레벨이 다운되면, 상기 지터(jitter)가 감소된다. 본 발명의 일 실시예에 따른 레벨 제어부(50)는 저항과 캐패시터를 가지는 적분기이므로, 상기 저항의 값과 상기 캐패시터의 값이 적절하게 설정됨에 의해 상기 시스템의 상기 레벨 다운이 실현된다. 본 발명의 다른 실시예에 따른 위상 검출기는 제어부(70)를 이용하여 상기 저항의 값과 상기 캐패시터의 값을 제어한다.
도 8은 본 발명의 바람직한 다른 실시예에 따른 위상 검출기의 구성을 도시한 블록도이다.
도 8을 참조하면, 위상 검출기는 위상 정보부(400), 적분기(420) 및 제어부(440)를 포함할 수 있다.
위상 정보부(400)는 데이터 신호(15) 및 클록 신호들(35)을 이용하여 제 1 위상차 신호(45), 제 4 위상차 신호(55), 제 1 위상차 정보 신호(65) 및 제 2 위상차 정보 신호(75)를 발생시킨다. 클록 신호들(35)은 순차적으로 45°의 위상차를 가지는 신호들이다.
적분기(420)는 제 1 위상차 정보 신호(65), 제 2 위상차 정보 신호(75) 및 제어 신호(105)를 이용하여 제 2 위상차 신호(85) 및 제 3 위상차 신호(95)를 발생시킨다. 상세하게는, 적분기(420)는 제 1 위상차 정보 신호(65)를 적분시켜 제 1 위상차 신호(45) 및 제 4 위상차 신호(55)보다 낮은 레벨을 가지는 제 2 위상차 신호(85)를 발생시킨다. 또한, 적분기(420)는 제 2 위상차 정보 신호(75)를 적분시켜 제 1 위상차 신호(45) 및 제 4 위상차 신호(55)보다 낮은 레벨을 가지는 제 3 위상차 신호(95)를 발생시킨다.
제어부(440)는 적분기(420)를 제어하는 제어 신호(105)를 발생시킨다.
도 9는 본 발명의 위상 검출기를 이용한 클록 및 데이터 복원 장치(CDR)의 구성을 도시한 블록도이다.
도 9를 참조하면, 클록 및 데이터 복원 장치는 위상 검출기(500), 차지 펌프(520), 필터(540), 전압 제어 발진기(560) 및 결정 회로부(580)를 포함할 수 있다.
위상 검출기(500)는 데이터 신호(15) 및 클록 신호들(35)을 이용하여 제 1 데이터 신호(145) 및 위상차 신호들(45, 55, 85, 95)을 발생시킨다. 제 1 위상차 신호(45) 및 제 4 위상차 신호(55)는 큰 위상차 신호이고, 제 2 위상차 신호(85) 및 제 3 위상차 신호(95)는 작은 위상차를 가지는 신호이다. 또한, 제 2 위상차 신호(85) 및 제 3 위상차 신호(95)는 레벨 제어부(50)에 의해 상기 레벨 다운된 신호이다.
차지 펌프(520)는 상기 위상차 신호들을 이용하여 필터(540)의 축적 전하량을 충/방전시키는 전하량 제어 신호(115)를 발생시킨다.
필터(540)는 전하량 제어 신호(115)를 이용하여 전압 제어 신호(125)를 발생시킨다.
전압 제어 발진기(560)는 전압 제어 신호(125)를 이용하여 클록 신호들(35)의 주파수를 보상한다. 보상된 클록 신호들(135)이 위상 검출기(500)에 제공되고, 그 결과, 데이터 신호(15)와 보상된 클록 신호들(135)의 위상차가 검출된다.
결정 회로부(580)는 제 1 데이터 신호(145) 및 보상된 클록 신호들(135)을 이용하여 제 2 데이터 신호(155)를 발생시킨다. 제 2 데이터 신호(155)는 리타이밍(retiming)된 신호이다.
본 발명의 위상 검출기가 클록 및 데이터 복원 장치에 사용되면, 클록 복원 동작 속도를 종래의 기술과 동일하게 유지하면서 상기 지터를 감소시킬 수 있다. 이에 대한 설명은 이하 첨부된 도면을 참조하여 상술하겠다.
도 10a는 차지 펌프 및 필터의 구성을 도시한 회로도이고, 도 10b는 도 10a에 의한 파형도이다.
도 10a 및 도 10b를 참조하면, 제 1 위상차 신호(45), 제 4 위상차 신호(55), 제 2 위상차 신호(85) 및 제 3 위상차 신호(95)가 차지 펌프(520)에 입력된다. 다만, 차지 펌프(520)의 엔 모스 트랜지스터(N-MOS transistor)들의 사이즈가 다르게 설정된다. 그 결과, 도 10b에 도시된 바와 같이, 위상차에 따라 레벨이 달라진다. 그 결과, 클록 및 데이터 복원 장치는 클록 복원 동작 속도를 향상시킬 수 있다. 이는 상기 위상 검출기가 뱅-뱅 위상 검출기이기 때문이다. 상기 뱅-뱅 위상 검출기는 위상차 폭에 관계없이 항상 일정한 레벨의 위상차 신호를 발생시킨다. 즉, 상기 뱅-뱅 위상 검출기는 위상차 폭을 검출하지 못한다. 그 결과, 상기 뱅-뱅 위상 검출기가 실제적으로 작은 위상차를 가지는 신호에 대하여도 큰 위상차를 가지는 신호와 동일하게 위상차를 검출하므로, 클록 및 데이터 복원 장치는 트랙킹(tracking)을 위해 많은 시간을 소요하게 된다. 즉, 풀 인 타임(pull in time)이 증가한다. 이는 작은 위상차를 가지는 위상차 신호임에도 불구하고, 전압 제어 신호(125)의 레벨이 큰 위상차를 가지는 위상차 신호와 동일하기 때문이다. 그러나, 상기와 같이 위상차에 따라 레벨이 달라지면, 전압 제어 신호(125)의 레벨이 달라진다. 결과적으로, 작은 위상차를 가지는 신호의 경우, 전압 제어 발진기(560)가 클록 신호들(35)을 적게 보상하므로, 상기 풀 인 타임과 상기 지터를 줄일 수 있다. 상기 풀 인 타임은 락킹(locking)되기까지 소요되는 시간을 의미한다.
도 11a는 종래의 전압 제어 신호를 도시한 파형도이고, 도 11b는 본 발명의 위상 검출기를 이용한 클록 및 데이터 복원 장치의 전압 제어 신호를 도시한 파형도이다.
도 11a 및 도 11b를 참조하면, 본 발명의 위상 검출기에 따른 전압 제어 신호(125)의 레벨은 도 10a 및 도 10b에서 설명된 전압 제어 신호(125)의 레벨보다 낮다. 그러므로, 본 발명의 클록 및 데이터 복원 장치는 도 10a 및 도 10b에서 설명된 기술보다 상기 지터 및 풀 인 타임을 더 줄일 수 있다. 상세하게는, 본 발명의 위상 검출기를 이용한 클록 및 데이터 복원 장치는 작은 위상차를 가지는 위상차 신호의 경우, 클록 및 데이터 복원 속도를 동일하게 유지하면서 상기 지터를 줄일 수 있다. 또한, 본 발명의 클록 및 복원 장치는 본 발명의 위상 검출기에 따른 상기 전압 제어 신호의 레벨을 도 10a 및 도 10b에서 설명된 상기 전압 제어 신호의 레벨까지 상승시킬 수 있으므로, 큰 위상차를 가지는 위상차 신호의 경우, 상기 지터를 유지하면서 상기 클록 및 데이터 복원 속도를 증가시킬 수 있다.
도 12는 본 발명의 위상 검출기를 이용한 클록 및 데이터 복원 장치의 복원 과정을 도시한 순서도이다.
도 12를 참조하면, 데이터 신호(15)와 클록 신호들(35)의 위상이 비교된다(S1000). 그 결과, 제 1 위상차 신호(45), 제 4 위상차 신호(55), 제 1 위상차 정보 신호(65) 및 제 2 위상차 정보 신호(75)가 발생된다(S1020). 이어서, 제 1 위상차 정보 신호(65) 및 제 2 위상차 정보 신호(75)가 적분된다(S1040). 계속하여, 상기 적분된 값을 가지는 제 2 위상차 신호(85) 및 제 3 위상차 신호(95)가 발생된다(S1060). 이어서, 상기 위상차 신호들(45, 55, 85, 95)에 따라 전하량이 제어되고 상기 전하량을 가지는 전압 제어 신호(125)가 발생된다(S1080). 계속하여, 전압 제어 신호(125)에 상응하여 클록 신호들(35)의 주파수가 변화된다(S1100). 이어서, 클록이 복원되었는지가 판단된다(S1120). 판단 결과, 상기 클록이 복원되지 않은 경우, 단계 S1000부터 단계가 다시 실행되고, 상기 클록이 복원된 경우, 복원 동작이 종료된다.
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기는 45°이하의 위상차를 가지는 위상차 신호의 레벨을 다운시키므로, 동작 속도를 유지하면서 지터를 감소시킬 수 있는 장점이 있다.
아울러, 본 발명에 의한 위상차 검출 방법 및 이를 수행하기 위한 위상검출기는 45°이하의 위상차를 가지는 위상차 신호의 레벨을 유지하면서 45°이상의 위상차를 가지는 위상차 신호의 레벨을 업(up)시킬 수 있으므로, 지터의 상태를 유지하면서 동작 속도를 증가시킬 수 있는 장점이 있다.
도 1은 본 발명의 바람직한 일 실시예에 따른 위상 검출기의 구성을 도시한 블록도이다.
도 2는 본 발명의 바람직한 일 실시예에 따른 조합부의 구성을 도시한 블록도이다.
도 3은 본 발명의 바람직한 일 실시예에 따른 위상차 발생부의 구성을 도시한 블록도이다.
도 4는 본 발명의 바람직한 일 실시예에 따른 레벨 제어부의 구성을 도시한 블록도이다.
도 5는 본 발명의 바람직한 일 실시예에 따른 위상 검출기의 구성을 도시한 회로도이다.
도 6a는 본 발명의 바람직한 일 실시예에 따른 제 1 위상차 신호의 흐름을 도시한 개략적인 파형도이다.
도 6b는 본 발명의 바람직한 일 실시예에 따른 제 1 위상차 정보 신호의 흐름을 도시한 개략적인 파형도이다.
도 7은 본 발명의 바람직한 일 실시예에 따른 위상차 신호들을 도시한 파형도이다.
도 8은 본 발명의 바람직한 다른 실시예에 따른 위상 검출기의 구성을 도시한 블록도이다.
도 9는 본 발명의 위상 검출기를 이용한 클록 및 데이터 복원 장치(CDR)의 구성을 도시한 블록도이다.
도 10a는 차지 펌프 및 필터의 구성을 도시한 회로도이다.
도 10b는 도 10a에 의한 파형도이다.
도 11a는 종래의 전압 제어 신호를 도시한 파형도이다.
도 11b는 본 발명의 위상 검출기를 이용한 클록 및 데이터 복원 장치의 전압 제어 신호를 도시한 파형도이다.
도 12는 본 발명의 위상 검출기를 이용한 클록 및 데이터 복원 장치의 복원 과정을 도시한 순서도이다.

Claims (42)

  1. 데이터 신호와 서로 다른 위상을 가지는 복수의 클록 신호들을 이용하여 제 1 위상차 정보를 가지는 제 1 위상차 신호, 제 4 위상차 정보를 가지는 제 4 위상차 신호, 제 2 위상차 정보를 가지는 제 1 위상차 정보 신호 및 제 3 위상차 정보를 가지는 제 2 위상차 정보 신호를 발생시키는 단계;
    상기 제 1 위상차 정보 신호의 레벨을 제 1 다운시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 2 위상차 신호를 발생시키는 단계; 및
    상기 제 2 위상차 정보 신호의 레벨을 제 2 다운시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 3 위상차 신호를 발생시키는 단계를 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
  2. 제 1 항에 있어서, 상기 레벨 다운을 제어하는 제어 신호를 발생시키는 단계를 더 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
  3. 제 1 항에 있어서, 상기 클록 신호들은 위상차 판단의 기준이 되는 기준 클록 신호를 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
  4. 제 3 항에 있어서, 상기 클록 신호들은,
    상기 기준 클록 신호인 제 1 클록 신호;
    상기 제 1 클록 신호와 45°의 위상차를 가지는 제 2 클록 신호;
    상기 제 1 클록 신호와 90°의 위상차를 가지는 제 3 클록 신호;
    상기 제 1 클록 신호와 135°의 위상차를 가지는 제 4 클록 신호; 및
    상기 제 1 클록 신호와 180°의 위상차를 가지는 제 5 클록 신호를 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
  5. 제 4 항에 있어서, 상기 제 1 위상차 내지 상기 제 4 위상차는 상기 데이터 신호와 상기 기준 클록 신호의 위상차인 것을 특징으로 하는 위상차 검출 방법.
  6. 제 5 항에 있어서, 상기 제 1 위상차 및 상기 제 4 위상차는 45°이상 90°이하이고, 상기 제 2 위상차 및 상기 제 3 위상차는 0°이상 45°미만인 것을 특징으로 하는 위상차 검출 방법.
  7. 제 1 항에 있어서, 상기 제 1 위상차 신호, 상기 제 4 위상차 신호, 상기 제 1 위상차 정보 신호, 및 상기 제 2 위상차 정보 신호를 동기시키는 동기 신호를 발생시키는 단계를 더 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
  8. 제 1 항에 있어서, 상기 제 1 위상차 신호를 발생시키는 단계는,
    상기 데이터 신호를 제 1 D 플립플롭에 통과시키는 단계;
    상기 제 1 D 플립플롭을 통과한 신호에 해당하는 제 1 데이터 정보 신호를 발생시키는 단계;
    상기 제 1 데이터 정보 신호를 버퍼링시키는 단계; 및
    상기 버퍼링된 제 1 데이터 정보 신호를 제 1 앤드 게이트에 통과시키는 단계를 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
  9. 제 1 항에 있어서, 상기 제 4 위상차 신호를 발생시키는 단계는,
    상기 데이터 신호를 제 4 D 플립플롭에 통과시키는 단계;
    상기 제 4 D 플립플롭을 통과한 신호에 해당하는 제 4 데이터 정보 신호를 발생시키는 단계;
    상기 제 4 데이터 정보 신호를 버퍼링시키는 단계;
    상기 버퍼링된 제 4 데이터 정보 신호를 제 4 앤드 게이트에 통과시키는 단계를 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
  10. 제 1 항에 있어서, 상기 제 1 위상차 정보 신호를 발생시키는 단계는,
    상기 데이터 신호를 제 2 D 플립플롭에 통과시키는 단계;
    상기 제 2 D 플립플롭을 통과한 신호에 해당하는 제 2 데이터 정보 신호를 발생시키는 단계;
    상기 제 2 데이터 정보 신호를 버퍼링시키는 단계; 및
    상기 버퍼링된 제 2 데이터 정보 신호를 제 2 앤드 게이트에 통과시키는 단계를 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
  11. 제 1 항에 있어서, 상기 제 2 위상차 정보 신호를 발생시키는 단계는,
    상기 데이터 신호를 제 3 D 플립플롭에 통과시키는 단계;
    상기 제 3 D 플립플롭을 통과한 신호에 해당하는 제 3 데이터 정보 신호를 발생시키는 단계;
    상기 제 3 데이터 정보 신호를 버퍼링시키는 단계; 및
    상기 버퍼링된 제 3 데이터 정보 신호를 제 3 앤드 게이트에 통과시키는 단계를 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
  12. 데이터 신호와 위상차 판단의 기준이 되는 기준 클록 신호로부터 순차적으로 45°의 위상차를 가지는 복수의 클록 신호들을 이용하여 제 1 위상차 정보를 가지는 제 1 위상차 신호, 제 4 위상차 정보를 가지는 제 4 위상차 신호, 제 2 위상차 정보를 가지는 제 1 위상차 정보 신호 및 제 3 위상차 정보를 가지는 제 2 위상차 정보 신호를 발생시키는 단계;
    상기 제 1 위상차 정보 신호를 제 1 적분시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 2 위상차 신호를 발생시키는 단계; 및
    상기 제 2 위상차 정보 신호를 제 2 적분시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 3 위상차 신호를 발생시키는 단계를 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
  13. 제 12 항에 있어서, 상기 제 1 위상차 내지 상기 제 4 위상차는 상기 데이터 신호와 상기 기준 클록 신호의 위상차인 것을 특징으로 하는 위상차 검출 방법.
  14. 데이터 신호와 서로 다른 위상을 가지는 복수의 클록 신호들을 이용하여 제 1 위상차 정보를 가지는 제 1 위상차 신호, 제 4 위상차 정보를 가지는 제 4 위상차 신호, 제 2 위상차 정보를 가지는 제 1 위상차 정보 신호 및 제 3 위상차 정보를 가지는 제 2 위상차 정보 신호를 발생시키는 위상 정보부; 및
    상기 제 1 위상차 정보 신호의 레벨을 제 1 다운시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 2 위상차 신호를 발생시키며, 상기 제 2 위상차 정보 신호의 레벨을 제 2 다운시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 3 위상차 신호를 발생시키는 레벨 제어부를 포함하고 있는 것을 특징으로 하는 위상 검출기.
  15. 제 14 항에 있어서, 상기 위상 정보부는,
    상기 데이터 신호와 상기 클록 신호들을 이용하여 상기 데이터에 대한 정보를 가지는 복수의 데이터 정보 신호들을 발생시키는 데이터 정보부; 및
    상기 데이터 정보 신호들 및 상기 클록 신호들 중 하나의 클록 신호를 이용하여 상기 제 1 위상차 신호, 상기 제 4 위상차 신호, 상기 제 1 위상차 정보 신호 및 상기 제 2 위상차 정보 신호를 발생시키는 조합부를 포함하고 있는 것을 특징으로 하는 위상 검출기.
  16. 제 15 항에 있어서, 상기 클록 신호들은 위상차 판단의 기준이 되는 기준 클록 신호를 포함하고 있는 것을 특징으로 하는 위상 검출기.
  17. 제 16 항에 있어서, 상기 클록 신호들은,
    상기 기준 클록 신호인 제 1 클록 신호;
    상기 제 1 클록 신호와 45°의 위상차를 가지는 제 2 클록 신호;
    상기 제 1 클록 신호와 90°의 위상차를 가지는 제 3 클록 신호;
    상기 제 1 클록 신호와 135°의 위상차를 가지는 제 4 클록 신호; 및
    상기 제 1 클록 신호와 180°의 위상차를 가지는 제 5 클록 신호를 포함하고 있는 것을 특징으로 하는 위상 검출기.
  18. 제 17 항에 있어서, 상기 제 1 위상차 내지 상기 제 4 위상차는 상기 데이터 신호와 상기 기준 클록 신호의 위상차인 것을 특징으로 하는 위상 검출기.
  19. 제 18 항에 있어서, 상기 제 1 위상차 및 상기 제 4 위상차는 45°이상 90°이하이고, 상기 제 2 위상차 및 상기 제 3 위상차는 0°이상 45°미만인 것을 특징으로 하는 위상 검출기.
  20. 제 19 항에 있어서, 상기 데이터 정보부는 복수의 D 플립플롭들을 포함하고 있는 것을 특징으로 하는 위상 검출기.
  21. 제 20 항에 있어서, 상기 D 플립플롭들은 상호 병렬로 결합되어 있는 것을 특징으로 하는 위상 검출기.
  22. 제 21 항에 있어서, 상기 데이터 정보부는,
    상기 데이터 신호와 상기 제 1 클록 신호를 수신하는 제 1 D 플립플롭;
    상기 데이터 신호와 상기 제 2 클록 신호를 수신하는 제 2 D 플립플롭;
    상기 데이터 신호와 상기 제 3 클록 신호를 수신하는 제 3 D 플립플롭;
    상기 데이터 신호와 상기 제 4 클록 신호를 수신하는 제 4 D 플립플롭; 및
    상기 데이터 신호와 상기 제 5 클록 신호를 수신하는 제 5 D 플립플롭을 포함하고 있는 것을 특징으로 하는 위상 검출기.
  23. 제 22 항에 있어서, 상기 조합부는,
    상기 데이터 정보 신호 및 동기 신호를 이용하여 상기 제 1 위상차 신호, 상기 제 4 위상차 신호, 상기 제 1 위상차 정보 신호 및 상기 제 2 위상차 정보 신호를 발생시키는 위상차 발생부; 및
    상기 클록 신호들 중 하나의 클록 신호를 이용하여 상기 제 1 위상차 신호, 상기 제 4 위상차 신호, 상기 제 1 위상차 정보 신호 및 상기 제 2 위상차 정보 신호를 동기하는 상기 동기 신호를 발생시키는 동기화부를 포함하고 있는 것을 특징으로 하는 위상 검출기.
  24. 상기 제 23 항에 있어서, 상기 위상차 발생부는,
    상기 데이터 정보 신호들, 및 상기 동기 신호를 이용하여 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호를 발생시키는 제 1 위상차 신호 발생부; 및
    상기 데이터 정보 신호들 및 상기 동기 신호를 이용하여 상기 제 1 위상차 정보 신호 및 상기 제 2 위상차 정보 신호를 발생시키는 위상차 정보 신호 발생부를 포함하고 있는 것을 특징으로 하는 위상 검출기.
  25. 제 24 항에 있어서, 상기 제 1 위상차 신호 발생부는,
    상기 제 1 D 플립플롭에 결합된 제 1 인버터;
    상기 제 4 D 플립플롭에 결합된 제 4 인버터;
    상기 제 1 인버터에 결합된 제 1 앤드 게이트; 및
    상기 제 4 인버터에 결합된 제 4 앤드 게이트를 포함하고 있는 것을 특징으로 하는 위상 검출기.
  26. 제 24 항에 있어서, 상기 위상차 정보 신호 발생부는,
    상기 제 2 D 플립플롭에 결합된 제 2 인버터;
    상기 제 3 D 플립플롭에 결합된 제 3 인버터;
    상기 제 2 인버터에 결합된 제 2 앤드 게이트; 및
    상기 제 3 인버터에 결합된 제 3 앤드 게이트를 포함하고 있는 것을 특징으로 하는 위상 검출기.
  27. 제 26 항에 있어서, 상기 동기화부는 지연 소자를 포함하고 있는 것을 특징으로 하는 위상 검출기.
  28. 제 26 항에 있어서, 상기 레벨 제어부는,
    상기 제 1 위상차 정보 신호의 레벨을 제 1 다운시키고, 상기 제 1 다운된 레벨을 가지는 상기 제 2 위상차 신호를 발생시키는 제 1 레벨 제어부; 및
    상기 제 2 위상차 정보 신호의 레벨을 제 2 다운시키고, 상기 제 2 다운된 레벨을 가지는 상기 제 3 위상차 신호를 발생시키는 제 2 레벨 제어부를 포함하고 있는 것을 특징으로 하는 위상 검출기.
  29. 제 28 항에 있어서, 상기 제 1 레벨 제어부는 적분기인 것을 특징으로 하는 위상 검출기.
  30. 제 29 항에 있어서, 상기 제 1 레벨 제어부는,
    상기 제 2 앤드 게이트에 결합된 제 1 저항; 및
    상기 제 1 저항에 결합된 제 1 캐패시터를 포함하고 있는 것을 특징으로 하는 위상 검출기
  31. 제 28 항에 있어서, 상기 제 2 레벨 제어부는 적분기인 것을 특징으로 하는 위상 검출기.
  32. 제 31 항에 있어서, 상기 제 2 레벨 제어부는,
    상기 제 3 앤드 게이트에 결합된 제 2 저항; 및
    상기 제 2 저항에 결합된 제 2 캐패시터를 포함하고 있는 것을 특징으로 하는 위상 검출기.
  33. 제 14 항에 있어서, 상기 레벨 제어부를 제어하는 제어부를 더 포함하고 있는 것을 특징으로 하는 위상 검출기.
  34. 데이터 신호와 순차적으로 45°의 위상차를 가지는 복수의 클록 신호들을 이용하여 제 1 위상차 정보를 가지는 제 1 위상차 신호, 제 4 위상차 정보를 가지는 제 4 위상차 신호, 제 2 위상차 정보를 가지는 제 1 위상차 정보 신호 및 제 3 위상차 정보를 가지는 제 2 위상차 정보 신호를 발생시키는 위상 정보부; 및
    상기 제 1 위상차 정보 신호 및 상기 제 2 위상차 정보 신호를 적분시켜 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 2 위상차 신호 및 제 3 위상차 신호를 발생시키는 적분기를 포함하고 있는 것을 특징으로 하는 위상 검출기.
  35. 제 34 항에 있어서, 상기 위상 정보부는, 상기 제 1 위상차 신호, 상기 제 4 위상차 신호, 상기 제 1 위상차 정보 신호, 및 상기 제 2 위상차 정보 신호를 상기 클록 신호들 중 하나의 클록 신호에 동기시키는 것을 특징으로 하는 위상 검출기.
  36. 제 34 항에 있어서, 상기 적분기는,
    상기 위상 정보부에 결합된 제 1 저항;
    상기 제 1 저항에 직렬로 결합된 캐패시터; 및
    상기 캐패시터에 결합된 제 2 저항을 포함하고 있는 것을 특징으로 하는 위상 검출기.
  37. 제 34 항에 있어서, 상기 클록 신호들은 위상차 판단의 기준이 되는 기준 클록 신호를 포함하고 있는 것을 특징으로 하는 위상 검출기.
  38. 제 37 항에 있어서, 상기 클록 신호들은,
    상기 기준 클록 신호인 제 1 클록 신호;
    상기 제 1 클록 신호와 45°의 위상차를 가지는 제 2 클록 신호;
    상기 제 1 클록 신호와 90°의 위상차를 가지는 제 3 클록 신호;
    상기 제 1 클록 신호와 135°의 위상차를 가지는 제 4 클록 신호; 및
    상기 제 1 클록 신호와 180°의 위상차를 가지는 제 5 클록 신호를 포함하고 있는 것을 특징으로 하는 위상 검출기.
  39. 제 38 항에 있어서, 상기 제 1 위상차 내지 상기 제 4 위상차는 상기 데이터 신호와 상기 기준 클록 신호의 위상차인 것을 특징으로 하는 위상 검출기.
  40. 제 39 항에 있어서, 상기 제 1 위상차 및 상기 제 4 위상차는 45°이상 90°이하이고, 상기 제 2 위상차 및 상기 제 3 위상차는 0°이상 45°미만인 것을 특징으로 하는 위상 검출기.
  41. 제 34 항에 있어서, 상기 적분기를 제어하는 제어부를 더 포함하고 있는 것을 특징으로 하는 위상 검출기.
  42. 데이터 신호와 서로 다른 위상을 가지는 복수의 클록 신호들을 이용하여 제 1 위상차 정보를 가지는 제 1 위상차 신호, 제 4 위상차 정보를 가지는 제 4 위상차 신호, 제 2 위상차 정보를 가지며 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 2 위상차 신호 및 제 3 위상차 정보를 가지며 상기 제 1 위상차 신호 및 상기 제 4 위상차 신호의 레벨보다 낮은 레벨을 가지는 제 3 위상차 신호 및 제 1 데이터 신호를 발생시키는 위상 검출기;
    상기 제 1 위상차 신호, 상기 제 2 위상차 신호, 상기 제 3 위상차 신호 및 상기 제 4 위상차 신호를 이용하여 전하량을 충/방전시키는 전하량 제어 신호를 발생시키는 차지펌프;
    상기 전하량 제어 신호를 이용하여 주파수를 보상하는 전압 제어 신호를 발생시키는 필터;
    상기 전압 제어 신호를 이용하여 상기 클록 신호들의 주파수를 보상하고, 상기 보상된 클록 신호들을 제공하는 전압 제어 발진기; 및
    상기 보상된 클록 신호들을 이용하여 상기 제 1 데이터 신호를 리타이밍시키고, 상기 리타이밍된 신호인 제 2 데이터 신호를 발생시키는 결정 회로부를 포함하고 있는 것을 특징으로 하는 클록 및 데이터 복원 장치.
KR10-2003-0051716A 2003-07-26 2003-07-26 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기 KR100479309B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0051716A KR100479309B1 (ko) 2003-07-26 2003-07-26 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기
US10/850,162 US7078938B2 (en) 2003-07-26 2004-05-21 Method of detecting phase difference, phase detector for performing the same and clock-and-data recovering device including the phase detector
TW093116075A TWI325693B (en) 2003-07-26 2004-06-04 Method of detecting phase difference, phase detector for performing the same and clock-and-data recovering device including the phase detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0051716A KR100479309B1 (ko) 2003-07-26 2003-07-26 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기

Publications (2)

Publication Number Publication Date
KR20050012598A KR20050012598A (ko) 2005-02-02
KR100479309B1 true KR100479309B1 (ko) 2005-03-28

Family

ID=34074999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0051716A KR100479309B1 (ko) 2003-07-26 2003-07-26 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기

Country Status (3)

Country Link
US (1) US7078938B2 (ko)
KR (1) KR100479309B1 (ko)
TW (1) TWI325693B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7532038B2 (en) * 2005-07-01 2009-05-12 Via Technologies, Inc. Phase detecting circuit having adjustable gain curve and method thereof
KR100739957B1 (ko) * 2006-07-24 2007-07-16 주식회사 하이닉스반도체 고속 반도체 메모리 장치의 입력 신호들의 지터 및 스큐를감소시키는 호스트 인터페이스 장치
US7839179B2 (en) * 2007-06-13 2010-11-23 Micron Technology, Inc. Balanced phase detector
WO2011016141A1 (ja) * 2009-08-04 2011-02-10 日本電気株式会社 周波数再生回路
US8179162B2 (en) * 2010-07-13 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Phase-lock assistant circuitry
US8588358B2 (en) 2011-03-11 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Clock and data recovery using LC voltage controlled oscillator and delay locked loop
KR101405242B1 (ko) * 2012-07-27 2014-06-10 고려대학교 산학협력단 데이터 통신용 수신기

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640523A (en) * 1994-09-02 1997-06-17 Cypress Semiconductor Corporation Method and apparatus for a pulsed tri-state phase detector for reduced jitter clock recovery
US6259278B1 (en) * 1999-06-14 2001-07-10 Realtek Semiconductor Corp. Phase detector
US6249159B1 (en) * 1999-12-30 2001-06-19 Intel Corporation Frequency control circuit having increased control bandwidth at lower device operating speed
US6686777B1 (en) * 2002-10-09 2004-02-03 Agilent Technologies, Inc. Phase detector having improved timing margins

Also Published As

Publication number Publication date
TW200505167A (en) 2005-02-01
TWI325693B (en) 2010-06-01
US20050017758A1 (en) 2005-01-27
KR20050012598A (ko) 2005-02-02
US7078938B2 (en) 2006-07-18

Similar Documents

Publication Publication Date Title
US6259755B1 (en) Data clock recovery PLL circuit using a windowed phase comparator
US7920665B1 (en) Symmetrical range controller circuit and method
US7639048B2 (en) System and method of detecting a phase, a frequency and an arrival-time difference between signals
US6873669B2 (en) Clock signal reproduction device
KR100857855B1 (ko) 반도체 메모리 장치 및 그 구동방법
US7292670B2 (en) System and method for automatically correcting duty cycle distortion
US20080192873A1 (en) Single Loop Frequency and Phase Detection
US5117135A (en) Frequency and phase detection circuit in NRZ bit synchronous system
JP2003224471A (ja) Ｐｌｌ回路および光通信受信装置
CN107078743B (zh) 用于时钟和数据恢复的电路布置和方法
KR101202682B1 (ko) 위상고정루프
WO2005057840A1 (ja) クロックデータ再生回路
KR100479309B1 (ko) 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기
US5809097A (en) Low jitter phase detector for phase locked loops
JP2019097080A (ja) 信号再生回路、光モジュール及び信号再生方法
US8456205B2 (en) Phase-frequency comparator and serial transmission device
JPH11261547A (ja) オーバーサンプリング型クロックリカバリ回路
JP2002198807A (ja) Ｐｌｌ回路および光通信受信装置
JP2000228660A (ja) クロック再生／識別装置
US20030227990A1 (en) Method and apparatus for reducing data dependent phase jitter in a clock recovery circuit
JP2008541685A (ja) 到達時間同期ループ
KR101430796B1 (ko) 주파수 배수 기능을 제공하는 위상 주파수 검출기, 상기 위상 주파수 검출기를 포함하는 위상 고정 루프 및 클락 및 데이터 복원 회로
JP2005086789A (ja) クロックデータリカバリ回路
KR100261287B1 (ko) 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법
JP2806675B2 (ja) 収束モード切り換え式ディジタルｐｌｌ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee