JP4015368B2 - ブラシレスモータの制御装置 - Google Patents

ブラシレスモータの制御装置 Download PDF

Info

Publication number
JP4015368B2
JP4015368B2 JP2001004115A JP2001004115A JP4015368B2 JP 4015368 B2 JP4015368 B2 JP 4015368B2 JP 2001004115 A JP2001004115 A JP 2001004115A JP 2001004115 A JP2001004115 A JP 2001004115A JP 4015368 B2 JP4015368 B2 JP 4015368B2
Authority
JP
Japan
Prior art keywords
circuit
control signal
signal
switching elements
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001004115A
Other languages
English (en)
Other versions
JP2002209396A (ja
Inventor
英樹 須永
敦 高田
和則 山田
栄二 高橋
司朗 中村
佳則 朝山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Calsonic Kansei Corp
Original Assignee
Calsonic Kansei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Calsonic Kansei Corp filed Critical Calsonic Kansei Corp
Priority to JP2001004115A priority Critical patent/JP4015368B2/ja
Publication of JP2002209396A publication Critical patent/JP2002209396A/ja
Application granted granted Critical
Publication of JP4015368B2 publication Critical patent/JP4015368B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、複数相のステータ巻線に接続されたスイッチング素子のオン/オフを切り換えてこれらステータ巻線を流れる駆動電流の方向を切り換えることでロータの回転制御を行うブラシレスモータの制御装置に関する。
【0002】
【従来の技術】
例えば車両用空調装置における送風ファンを駆動するためのモータとして、整流機構を磁極センサとスイッチング素子とで置き換えたブラシレスモータが知られている。この種のブラシレスモータは、ロータの回転を制御するための制御装置を備えており、電源回路から駆動電源が供給されるとともに、制御装置によりスイッチング素子の切り換えタイミングが制御されることで、ロータに接続された送風ファンを所定の回転数で安定的に回転させるようになっている。
【0003】
詳述すると、この種のブラシレスモータでは、例えば3相のステータ巻線がブリッジ形態で相互に接続され、この3相ブリッジ形態のステータ巻線の巻線端子がそれぞれスイッチング素子を介してバッテリ電源に接続されるようになっている。そして、制御装置が、磁極センサからのセンサ信号とロータの回転数を指示する回転指示信号とに基づいてスイッチング素子の切り換えタイミングを制御するための制御信号を出力し、この制御信号に応じて各スイッチング素子のオン/オフが切り換えられることで、3相ブリッジ形態のステータ巻線に流れるバッテリ電源からの駆動電流の方向が切り換えられて、ロータの回転が制御されることになる。
【0004】
【発明が解決しようとする課題】
ところで、上述したブラシレスモータでは、制御装置からの制御信号に応じてオンとなったスイッチング素子の組み合わせで、3相ブリッジ形態のステータ巻線に流れる駆動電流の方向が切り換えられることになるが、制御装置に外乱ノイズが混入するといったような特殊な事情が生じた場合には、この制御装置に誤動作が生じて、各巻線端子に接続された全てのスイッチング素子を同時にオンとする制御信号が出力される場合がある。
【0005】
このような制御信号が出力された場合、各スイッチング素子がこの制御信号に応じて同時にオンとなると、3相のステータ巻線がそれぞれ電気的に短絡することになり、いわゆる回生ブレーキが働くことになる。そして、このような各スイッチング素子を同時にオンとする信号と正常な制御信号とがスイッチング素子に交互に繰り返して供給されると、スイッチング素子に回生ブレーキによる電流と起動電流とが繰り返し供給されて、スイッチング素子の負担が過剰となり、スイッチング素子の破損を招いてしまう場合がある。
【0006】
そこで、本発明は、外乱ノイズの混入等によって誤作動が生じた場合に、駆動電流の方向を切り換えるスイッチング素子に過剰な負担がかかることを有効に防止し、スイッチング素子の破損等を未然に回避することができるブラシレスモータの制御装置を提供することを目的としている。
【0007】
【課題を解決するための手段】
請求項1に記載の発明は、ブリッジ形態で接続された複数相のステータ巻線を流れる駆動電流の方向を前記複数相のステータ巻線に対応した複数のスイッチング素子を用いて切り換えることで、ロータの回転制御を行うブラシレスモータの制御装置において、前記ロータの回転数を指示する回転指示信号に基づいて、前記ロータの回転数の目標値を示す目標回転数信号を算出する目標値算出手段と、磁極センサからのセンサ信号に基づいて、前記ロータの現在の回転数を示す回転数信号を算出する回転数算出手段と、前記目標値算出手段により算出された目標回転数信号と、前記回転数算出手段により算出された回転数信号とに基づいて、前記ロータの回転数が前記回転指示信号により指示された回転数となるように前記複数のスイッチング素子のオン/オフの切り換えタイミングを制御するための制御信号を算出する制御信号算出手段と、前記制御信号算出手段により算出された制御信号をモニタリングして、この制御信号が前記複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなったときに、前記複数のスイッチング素子に対する制御信号の供給を停止させる回路保護手段と、前記ロータの回転数が異常値を示した場合に当該ブラシレスモータの制御装置の動作を停止させてその停止状態を維持するロック保護制御手段とを備え、前記回路保護手段は、前記制御信号算出手段により算出された制御信号が前記複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなったときに、この制御信号の前記複数のスイッチング素子に対する供給を停止させると共に、この制御信号の供給を停止している間、前記ロック保護制御手段を機能させない制御を行うことを特徴としている。
【0008】
この請求項1に記載のブラシレスモータの制御装置では、目標値算出手段が、ロータの回転数を指示する回転指示信号に基づいて、ロータの回転数の目標値を示す目標回転数信号を算出する。また、回転数算出手段が、磁極センサからのセンサ信号に基づいて、ロータの現在の回転数を示す回転数信号を算出する。そして、制御信号算出手段が、これら目標回転数信号と回転数信号とに基づいて、ブリッジ形態で接続された複数相のステータ巻線に供給する駆動電流の方向を切り換えるスイッチング素子のオン/オフの切り換えタイミングを制御するための制御信号を算出する。また、ロータの回転数が異常値を示した場合には、ロック保護制御手段が、当該ブラシレスモータの制御装置の動作を停止させてその停止状態を維持する制御を行う。このとき、制御信号算出手段により算出された制御信号が複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなった場合には、回路保護手段が、複数のスイッチング素子への制御信号の供給を停止させると共に、この制御信号の供給を停止している間、ロック保護制御手段を機能させない制御を行う。
【0009】
また、請求項2に記載の発明は、請求項1に記載のブラシレスモータの制御装置において、前記回路保護手段が、前記制御信号算出手段により算出された制御信号が前記複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなったときに、この制御信号の前記制御信号算出手段からの出力を遮断することを特徴としている。
【0010】
この請求項2に記載のブラシレスモータの制御装置では、制御信号算出手段により算出された制御信号が複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなった場合には、回路保護手段が、この制御信号の制御信号算出手段からの出力を遮断する。これにより、複数のスイッチング素子に対する制御信号の供給が停止することになる。
【0011】
また、請求項3に記載の発明は、請求項1に記載のブラシレスモータの制御装置において、前記回路保護手段が、前記制御信号算出手段により算出された制御信号が前記複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなったときに、前記目標値算出手段に対する回転指示信号の供給を遮断することを特徴としている。
【0012】
この請求項3に記載のブラシレスモータの制御装置では、制御信号算出手段により算出された制御信号が複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなった場合には、回路保護手段が、目標値算出手段に対する回転指示信号の供給を遮断する。これにより、複数のスイッチング素子に対する制御信号の供給が停止することになる。
【0013】
また、請求項4に記載の発明は、請求項1に記載のブラシレスモータの制御装置において、所定の条件下で当該ブラシレスモータの制御装置の動作をリセットさせるリセット手段を更に備え、前記回路保護手段が、前記制御信号算出手段により算出された制御信号が前記複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなったときに、前記リセット手段を機能させることを特徴としている。
【0014】
この請求項4に記載のブラシレスモータの制御装置では、例えば、電源投入直後や電源電圧が所定の値に満たない状態が一定時間経過した場合等、所定の条件下では、リセット手段が当該ブラシレスモータの制御装置の動作をリセットさせて、当該ブラシレスモータの異常動作を防止する。また、制御信号算出手段により算出された制御信号が複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなった場合も、回路保護手段がリセット手段を機能させて、当該ブラシレスモータの制御装置の動作をリセットさせる。これにより、複数のスイッチング素子に対する制御信号の供給が停止することになる。
【0017】
【発明の効果】
請求項1乃至4に記載の発明によれば、外乱ノイズの混入等により誤作動が生じて、制御信号算出手段により算出された制御信号が複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなった場合に、回路保護手段が複数のスイッチング素子への制御信号の供給を停止させるようにしているので、スイッチング素子に回生ブレーキによる電流と起動電流とが繰り返し供給されてこれらスイッチング素子に過剰な負担がかかるといった不都合を有効に防止して、スイッチング素子の破損等を未然に回避することができる。
【0018】
また、請求項1乃至4に記載の発明によれば、制御信号算出手段により算出された制御信号が複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなった場合に、回路保護手段が複数のスイッチング素子への制御信号の供給を停止させると共に、この制御信号の供給を停止している間、ロック保護制御手段を機能させない制御を行うようにしているので、制御信号の供給が停止するたびにロック保護制御が働いて、その都度復帰動作を行わなければならないといった煩雑な処理を不要としながら、スイッチング素子を適切に保護することができる。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0020】
本発明は、例えば図1に示すように構成されたブラシレスモータに適用される。
【0021】
この図1に示すブラシレスモータは、いわゆる3相全波整流方式のブラシレスモータであり、図示しない永久磁石を有するロータと、ブリッジ形態で相互に接続された3相のステータ巻線1a,1b,1cを有するステータとの間における磁界の作用によって、ロータが回転駆動されるようになっている。
【0022】
ブリッジ形態で接続された3相のステータ巻線1a,1b,1cは、6つのスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6を介してバッテリ電源に接続されており、バッテリ電源からの駆動電流がこれらステータ巻線1a,1b,1cに供給されることで、ステータに磁界を発生させてロータを回転駆動させる。
【0023】
6つのスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6は、例えばMOS型の電界効果トランジスタ(MOSFET)よりなり、Hiサイドの3つのスイッチング素子Q1,Q2,Q3とLoサイドの3つのスイッチング素子Q4,Q5,Q6とが、ステータ巻線1a,1b,1cの巻線端子にそれぞれ接続されている。
【0024】
これらスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6は、それぞれのオン/オフの切り替えタイミングがモータ制御装置10によって制御されるようになっている。モータ制御装置10には、ロータの回転数を指示する回転指示信号と、磁極センサからのセンサ信号が供給されるようになっており、モータ制御装置10は、これら回転指示信号とセンサ信号とに基づいて、6つのスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6のオン/オフの切り替えタイミングを制御するための制御信号を出力する。そして、6つのスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6のオン/オフの切り替えタイミングがこの制御信号に応じて制御されることで、3相のステータ巻線1a,1b,1cに流れる駆動電流の方向が切り替えられ、ステータから発生する磁界が制御されて、ロータの回転が制御されることになる。
【0025】
磁極センサは、センサマグネット2と、このセンサマグネット2からの磁界の方向を検出するための3つのホールIC3a,3b,3cと、これら3つのホールIC3a,3b,3cからの出力をもとにセンサ信号を生成するセンサ信号検出回路4とから構成される。
【0026】
センサマグネット2は、ロータの回転位置を示すためのものであり、ロータの回転中心に対し、N極とS極の対が2対均等角度に配置され、ロータと一体に回転するシャフトに取り付けられている。そして、このセンサマグネット2から所定間隔を存して離間した位置に、このセンサマグネット2の周囲に亘って、3つのホールIC3a,3b,3cが120度間隔で均等配置されている。
【0027】
3つのホールIC3a,3b,3cからの出力は、センサ信号検出回路4に供給される。センサ信号検出回路4は、センサマグネット2の磁界方向の変化による検出信号が各ホールIC3a,3b,3cから入力されると、これら各ホールIC3a,3b,3cからの検出信号をもとに反転信号を生成し、これら反転信号を非反転信号とともに、6本のセンサ信号としてモータ制御装置10に供給する。
【0028】
モータ制御装置10は、目標値算出部11と、回転数算出部12と、制御信号算出部13と、回路保護部14とを備えている。
【0029】
目標値算出部11は、図示しない外部回路に接続されており、この外部回路からロータの回転数を指示する回転指示信号が供給されるようになっている。回転指示信号は、そのデューティ(Duty)比によって、所定の回転数を特定している。すなわち、回転指示信号は、Hレベルの信号時間とLレベルの信号時間との比率(デューティ比)がロータの回転数に一対一で対応しており、このデューティ比を変化させることで、ロータの回転数を指示するようになっている。具体的には、回転指示信号は、例えば、ロータを高回転数で駆動させるときには高いデューティ比の信号となり、ロータを低回転数で駆動させるときには低いデューティ比の信号となる。目標値算出部11は、外部回路からこのような回転指示信号が供給されると、そのデューティ比を検出して、ロータの回転数の目標値を示す目標回転数信号を算出する。
【0030】
回転数算出部12は、センサ信号検出回路4に接続されており、このセンサ信号検出回路4から6本のセンサ信号が供給されるようになっている。回転数算出部12は、センサ信号検出回路4からセンサ信号が供給されると、このセンサ信号をもとにしてロータの現在の回転数を検出し、ロータの現在の回転数を示す回転数信号を算出する。
【0031】
制御信号算出部13は、目標値算出部11と回転数算出部12とに接続されており、目標値算出部11により算出された目標回転数信号と、回転数算出部12により算出された回転数信号とが供給されるようになっている。制御信号算出部13は、目標値算出部11からの目標回転数信号と、回転数算出部12からの回転数信号とが供給されると、これら目標回転数信号と回転数信号とに基づいて、ロータの回転数が回転指示信号により指示された回転数となるように、6つのスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6のオン/オフの切り替えタイミングを制御するための制御信号を算出する。
【0032】
回路保護部14は、制御信号算出部13により算出された制御信号、すなわち、3相のステータ巻線1a,1b,1cに接続された6つのスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に供給されることになる制御信号をモニタリングするようになっている。そして、回路保護部14は、例えば、モータ制御装置10に外乱ノイズが混入するといったような何らかの要因で誤作動が生じ、制御信号算出部13により算出された制御信号がHiサイドの3つのスイッチング素子Q1,Q2,Q3を同時にオンさせるものとなったとき、或いはLoサイドの3つのスイッチング素子Q4,Q5,Q6を同時にオンさせるものとなったときは、これらスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に対する制御信号の供給を停止させる。
【0033】
制御信号算出部13からHiサイドの3つのスイッチング素子Q1,Q2,Q3を同時にオンさせる制御信号、或いはLoサイドの3つのスイッチング素子Q4,Q5,Q6を同時にオンさせる制御信号が出力された場合、Hiサイドの3つのスイッチング素子Q1,Q2,Q3、或いはLoサイドの3つのスイッチング素子Q4,Q5,Q6がこの制御信号に応じて同時にオンとなると、3相のステータ巻線1a,1b,1cがそれぞれ電気的に短絡することになり、いわゆる回生ブレーキが働くことになる。そして、このような異常な制御信号と正常な制御信号とが交互に繰り返して供給されると、各スイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に回生ブレーキによる電流と起動電流とが繰り返し供給されて、スイッチング素子Q1,Q2,Q3,Q4,Q5,Q6の負担が過剰となり、スイッチング素子Q1,Q2,Q3,Q4,Q5,Q6の破損を招いてしまう場合がある。
【0034】
しかしながら、モータ制御装置10では、回路保護部14が、制御信号算出部13により算出された制御信号をモニタリングして、この制御信号がHiサイドの3つのスイッチング素子Q1,Q2,Q3を同時にオンさせるものとなったとき、或いはLoサイドの3つのスイッチング素子Q4,Q5,Q6を同時にオンさせるものとなったときは、これらスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に対する制御信号の供給を停止させるようにしているので、スイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に回生ブレーキによる電流と起動電流とが繰り返し供給されてこれらスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に過剰な負担がかかるといった不都合を有効に防止して、スイッチング素子Q1,Q2,Q3,Q4,Q5,Q6の破損等を未然に回避することができる。
【0035】
次に、モータ制御装置10の詳細な構成について、具体的な一例を挙げて説明する。図2は、一体のIC(Integrated Circuit)として構成されたモータ制御装置10の一構成例を示すブロック図である。
【0036】
この図2に示すモータ制御装置10は、車両用空調装置における送風ファンを駆動するブラシレスモータを制御するためのものであり、図示しない車両電源回路から電源が供給されると、第1フィルタ回路21に電源電圧が入力される。第1フィルタ回路21は、入力された電源電圧に対してフィルタ処理を施して、ACC電圧算出回路22に供給する。ACC電圧算出回路22は、供給された電源電圧を分圧して、分圧した電圧値を8ビットのデータDaccとして電圧補正値算出回路23に出力する。
【0037】
また、モータ制御装置10では、図示しない空調制御回路からアナログ方式の回転指示信号が入力されたときには、第2フィルタ回路24によりこの回転指示信号に対してフィルタ処理が施される。第2フィルタ回路24によりフィルタ処理が施された回転指示信号は、ACC電圧算出回路22に供給され、このACC電圧算出回路22によりディジタル方式の回転指示信号に変換されてファン速目標値算出回路25に供給される。
【0038】
一方、図示しない空調制御回路からディジタル方式の回転指示信号が入力されたときには、ディジタルフィルタ回路26によりこの回転指示信号に対してフィルタ処理が施される。ディジタルフィルタ回路26によりフィルタ処理が施された回転指示信号は、デューティ比検出回路27に供給される。デューティ比検出回路27は、図3に示すように、回転指示信号のパルス周期Tinと、前パルスの立ち下がりから次パルスの立ち上がりまでの時間、すなわちON電圧レベル区間Tinonとを検出し、これらパルス周期TinとON電圧レベル区間Tinonとの比率(Tin/Tinon)であるデューティ比Ddutyを算出する。デューティ比検出回路27で算出されたデューティ比Ddutyは、8ビットのデータとされ、ファン速目標値算出回路25に供給される。
【0039】
ファン速目標値算出回路25は、図4に示すように、デューティ比Ddutyを送風ファンの回転数(ロータの回転数)に変換するためのテーブルを有しており、デューティ比Ddutyが供給されると、この変換テーブルを参照して送風ファンの回転数(ロータの回転数)を示すファン速目標値Dfanを算出する。このファン速目標値算出回路25により算出されたファン速目標値Dfanは、8ビットのデータとされ、ソフトスタート目標値算出回路28及び急スタート切替回路29、後述する出力OFF→ONタイマー回路39にそれぞれ供給される。
【0040】
ソフトスタート目標値算出回路28は、ファン速目標値Dfanまでに達するときのビット数と時間との関係を示したテーブルを有している。このソフトスタート目標値算出回路28は、テーブルを参照して時間に対するソフトスタート目標値Dsfanを算出して、ソフトスタート目標値Dsfanを急スタート切替回路29に供給する。このソフトスタート目標値算出回路28は、オフ(0%)から立ち上がったときに、ファン速目標値Dfanまでファン速を上昇させるように勾配遅延を設定してソフトスタート制御をするためのものである。
【0041】
急スタート切替回路29は、ファン速目標値Dfan及びソフトスタート目標値Dsfanが入力されると共に、外部からの急スタート入力ポートからHi信号又はLo信号が入力される。急スタート切替回路29は、急スタート入力ポートからHi信号が入力されたときには、ファン速目標値算出回路25からのファン速目標値Dfanをそのまま目標値Dfan’として電圧補正値算出回路23に供給する。一方、急スタート切替回路29は、急スタート入力ポートからLo信号が入力されたときには、ソフトスタート目標値算出回路28からのソフトスタート目標値Dsfanを目標値Dfan'として電圧補正値算出回路23に供給する。
【0042】
電圧補正値算出回路23には、基準データ作成回路30が接続されている。この基準データ作成回路30は、ブラシレスモータ自体の電源電圧の中心電圧の大きさが8ビットデータで表現された基準データDrefを生成して、この基準データDrefを電圧補正値算出回路23に供給する。
【0043】
電圧補正値算出回路23は、基準データ作成回路31から供給される基準データDrefとACC電圧算出回路22から供給される電圧入力データDaccとの比率を検出し、この検出した比率に基づいて、急スタート切替回路29から供給された目標値Dfan'を補正して、8ビットデータで表現された補正値Dfan''を生成する。すなわち、電圧補正値算出回路23は、
(Dref/Dacc)・Dfan'=Dfan''
で表現される演算をして補正値Dfan''を算出する。この電圧補正値算出回路23により算出された補正値Dfan''は、PWM出力回路31及び後述する出力判定回路38に供給される。
【0044】
PMW出力回路31は、図5に示すように、PWM基準クロックに応じたPWM周期Tpwmと電圧補正値算出回路23から供給される補正値Dfan''とに基づいて、8ビットデータで表現された目標回転数信号PWMを生成する。このPWM出力回路31により生成された目標回転数信号PWMは、制御信号算出部13を構成するLoサイド出力回路52に供給される。また、このPWM出力回路31により生成された目標回転数信号PWMは、検査用予備出力として、モータ制御回路10の外部にモニター出力される。
【0045】
モータ制御装置10では、以上説明した第1フィルタ回路21、第2フィルタ回路24、ディジタルフィルタ回路26からPWM出力回路31までの各回路により目標値算出部11が構成されている。
【0046】
また、このモータ制御装置10では、センサ信号検出回路4から6本のセンサ信号が供給されると、これらセンサ信号が波形変換回路32に入力される。
【0047】
波形変換回路32は、センサ信号検出回路4からのセンサ信号を波形変換して、センサ信号SAH、SAL、SBH、SBL、SCH、SCLを生成する。この波形変換回路32により波形変換されたセンサ信号のうちHiサイドのセンサ信号SAH、SBH、SCHは、制御信号算出部13を構成するHiサイド出力回路51に供給され、Loサイドのセンサ信号SAL、SBL、SCLはLoサイド出力回路52に供給される。またHiサイドのセンサ信号SAHは、回転数検出回路33にも供給される。
【0048】
回転数検出回路33は、波形変換回路32から供給されたセンサ信号SAHに基づいて、ロータ回転数の回転周期Trを検出する。ここでは、上述したセンサマグネット2の極数が4極であり、1つのホールIC3aからの出力でみると2周期分がロータの1周期となるため、回転数検出回路33は、波形変換回路32から供給されたセンサ信号SAHを2周期毎にカウントをして、ロータ回転数の回転周期Trを検出する。この回転数検出回路33により検出されたロータの回転周期Trは、オーバーラップ算出回路34及び進角量算出回路35にそれぞれ供給される。
【0049】
オーバーラップ算出回路34は、回転数検出回路33から供給された回転周期Trに基づいて、オーバーラップ量Toを算出する。このオーバーラップ算出回路34は、回転周期Trとオーバーラップ量Toとを対応づけたテーブルを有しており、このテーブルを参照することで回転数検出回路33から供給された回転周期Trに対応したオーバーラップ量Toを算出する。このオーバーラップ算出回路36により算出されたオーバーラップ量Toは、Hiサイド出力回路51及びLoサイド出力回路52にそれぞれ供給される。
【0050】
また、進角量算出回路35は、回転数検出回路33から供給された回転周期Trに基づいて、進角制御をするための進角時間Tfを算出する。この進角量算出回路35は、回転周期Trと進角時間Tfとを対応づけたテーブルを有しており、このテーブルを参照することで回転数検出回路33から供給された回転周期Trに対応した進角時間Tfを算出する。この進角量算出回路35により算出された進角時間Tfは、Hiサイド出力回路51及びLoサイド出力回路52にそれぞれ供給されると共に、モータ制御装置10の外部の進角量切替入力端子に供給される。
【0051】
モータ制御装置10では、以上説明した波形変換回路32、回転数検出回路33、オーバーラップ算出回路34及び進角量算出回路35の各回路により回転数算出部12が構成されている。
【0052】
また、このモータ制御装置10では、回転数検出回路33により検出されたロータの回転周期Trがロック判定回路36にも供給されるようになっている。ロック判定回路36は、回転数検出回路33から供給された回転周期Trが予め設定された所定時間以上となっているか否かを判定する。そして、ロック判定回路36は、回転数検出回路33から供給された回転周期Trが予め設定された所定時間以上となっている場合には、ロック判定信号としてHi信号をロック保護制御回路37に供給し、所定時間以下の場合にはLo信号を供給する。
【0053】
ロック保護制御回路37は、ロータの回転数が異常値を示した場合にモータ制御装置10の動作を停止させて、その停止状態を維持するためのものであり、ロック判定回路36の他に、上述した出力判定回路38及び出力OFF→ONタイマー回路39が接続されている。
【0054】
出力判定回路38は、上述した電圧補正値算出回路23から目標値Dfan''が供給されるようになっており、電圧補正値算出回路23から供給された目標値Dfan''が「0」以外であるときには、出力判定信号としてHi信号をロック保護制御回路37に供給し、目標値Dfan''が「0」であるときにはLo信号を供給する。
【0055】
また、出力OFF→ONタイマー回路39は、上述したファン速目標値算出回路25からファン速目標値Dfanが供給されるようになっており、ファン速目標値算出回路25から供給されたファン速目標値Dfanが「0」から立ち上がったらカウントを開始して所定時間以上経過した場合に、出力OFF→ONタイマー信号としてHi信号をロック保護制御回路37に供給し、ファン速目標値Dfanが「0」となったらLo信号を供給する。
【0056】
ロック保護制御回路37は、AND回路で構成されており、ロック判定回路36から供給されたロック判定信号、出力判定回路38から供給された出力判定信号及び出力OFF→ONタイマー回路39から供給された出力OFF→ONタイマー信号回路39が全てHi信号であるときには、出力を停止することを示すHi信号のロック保護制御信号を生成する。一方、ロック保護制御回路37は、各信号のうちいずれかの信号がLo信号であるときには、出力動作を示すLo信号のロック保護制御信号を生成する。そして、ロック保護制御回路37により生成されたロック保護制御信号は、Hiサイド出力回路51及びLoサイド出力回路52にそれぞれ供給されると共に、モータ制御装置10の外部にロック検知信号出力として出力される。
【0057】
また、このモータ制御装置10は、図示しない車両電源回路から電源が供給される起動回路40と、電源投入直後や電源電圧が所定の値に満たない状態が一定時間経過した場合等の所定の条件下で当該モータ制御装置10の動作をリセットさせるリセット回路41とを備えている。
【0058】
リセット回路41は、電源投入時、外部コンデンサに定電流を流し込んでリセット端子が所定の電圧値になるまでの間、モータ制御装置10の動作をリセットし、電源投入直後の発振不安定状態によるモータ制御装置10の異常動作を防止する。この電源投入時におけるリセット時間は、外部コンデンサに応じて設定されることになる。また、リセット回路41は低電圧監視も行っており、起動回路40に供給される電源電圧が所定の電圧値に満たない状態が一定時間以上経過した場合には、モータ制御装置10の動作をリセットし、所定の電圧値以上となった場合にモータ制御装置10の動作を復帰させる。
【0059】
制御信号算出部13を構成するHiサイド出力回路51及びLoサイド出力回路52は、PWM出力回路31から供給される目標回転数信号PWMと、波形変換回路24から供給されるセンサ信号SAH、SAL、SBH、SBL、SCH、SCL、オーバーラップ算出回路34から供給されるオーバーラップ量To、進角量算出回路35から供給される進角時間Tfとに基づいて、3層のステータ巻線1a,1b,1cの巻線端子にそれぞれ接続されたスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6のオン/オフの切り替えタイミングを制御するための制御信号を算出する。
【0060】
具体的には、Hiサイド出力回路51及びLoサイド出力回路52は、例えば、ロータの回転数が予め設定された所定の値以下の場合には、非進角制御を行って、図6のタイミングチャートで示すように制御信号を算出する。すなわち、Hiサイド出力回路51及びLoサイド出力回路52は、センサ信号SAH、SAL、SBH、SBL、SCH、SCLの立ち下がりで出力を切り換え、出力の立ち下がりはオーバーラップ量To分だけOFFを遅らせるようにしている。また、Loサイドの出力は、目標回転数信号PWMとの論理積で決定するようにし、図6に示すような制御信号を算出する。
【0061】
また、ロータの回転数が予め設定された所定の値を超える場合には、進角量算出回路35からの進角時間Tfに基づいて進角制御が行われた上で、同様のアルゴリズムで制御信号が算出されることになる。
【0062】
モータ制御装置10では、以上のようにHiサイド出力回路51及びLoサイド出力回路52により算出された制御信号、すなわち3層のステータ巻線1a,1b,1cの巻線端子にそれぞれ接続されたスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6のオン/オフの切り替えタイミングを制御するための制御信号を、回路保護部14を構成する保護回路60によりモニタリングするようにしている。
【0063】
モータ制御装置10では、Hiサイド出力回路51及びLoサイド出力回路52により算出された制御信号に応じてオンとなったスイッチング素子の組み合わせで、3相ブリッジ形態のステータ巻線1a,1b,1cに流れる駆動電流の方向が切り換えられることになるが、例えば当該モータ制御装置1に外乱ノイズが混入するといったような特殊な事情が生じた場合には、モータ制御装置10に誤動作が生じて、Hiサイドのスイッチング素子Q1,Q2,Q3を全て同時にオンさせる異常な制御信号、或いは図7に例示するように、Loサイドのスイッチング素子Q4,Q5,Q6を全て同時にオンさせる異常な制御信号が算出される場合がある。このような異常な制御信号は、上述したように、スイッチング素子Q1,Q2,Q3,Q4,Q5,Q6の損傷を招く要因となるので、モータ制御装置10では、Hiサイド出力回路51及びLoサイド出力回路52により算出された制御信号を保護回路60によりモニタリングして、Hiサイドのスイッチング素子Q1,Q2,Q3を全て同時にオンさせる異常な制御信号、或いはLoサイドのスイッチング素子Q4,Q5,Q6を全て同時にオンさせる異常な制御信号が算出された場合には、スイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に対する制御信号の供給を停止させるようにしている。
【0064】
保護回路60は、例えば図8に示すように、NAND回路を用いて構成されている。この図8に示す保護回路60では、Hiサイド出力回路51から出力された制御信号がHiサイドのスイッチング素子Q1,Q2,Q3を全て同時にオンさせるものであるとき、すなわち、制御信号AH,BH,CHが全てHi信号であるときは、NAND回路の出力端がLoとなって、Hiサイド出力回路51からの出力が遮断される。これにより、Hiサイドのスイッチング素子Q1,Q2,Q3に対する制御信号の供給が停止することになる。
【0065】
また、この図8に示す保護回路60では、Loサイド出力回路52から出力された制御信号がLoサイドのスイッチング素子Q4,Q5,Q6を全て同時にオンさせるものであるとき、すなわち、制御信号AL,BL,CLが全てHi信号であるときは、NAND回路の出力端がLoとなって、Loサイド出力回路52からの出力が遮断される。これにより、Loサイドのスイッチング素子Q4,Q5,Q6に対する制御信号の供給が停止することになる。
【0066】
また、保護回路60は、例えば図9に示すように、NAND回路とAND回路とを用いて構成するようにしてもよい。この図9に示す保護回路60では、Hiサイド出力回路51から出力された制御信号がHiサイドのスイッチング素子Q1,Q2,Q3を全て同時にオンさせるものであるとき、すなわち、制御信号AH,BH,CHが全てHi信号であるときは、NAND回路の出力端からLo信号が出力される。そして、このNAND回路から出力されたLo信号が、各スイッチング素子Q1,Q2,Q3に対応したAND回路にそれぞれ入力され、これらAND回路からの出力がLoとなって、Hiサイド出力回路51からの出力が遮断されることになる。これにより、Hiサイドのスイッチング素子Q1,Q2,Q3に対する制御信号の供給が停止することになる。
【0067】
また、この図9に示す保護回路60では、Loサイド出力回路52から出力された制御信号がLoサイドのスイッチング素子Q4,Q5,Q6を全て同時にオンさせるものであるとき、すなわち、制御信号AL,BL,CLが全てHi信号であるときは、NAND回路の出力端からLo信号が出力される。そして、このNAND回路から出力されたLo信号が、各スイッチング素子Q4,Q5,Q6に対応したAND回路にそれぞれ入力され、これらAND回路からの出力がLoとなって、Loサイド出力回路52からの出力が遮断されることになる。これにより、Loサイドのスイッチング素子Q4,Q5,Q6に対する制御信号の供給が停止することになる。
【0068】
なお、以上の例では、Hiサイド出力回路51から出力された制御信号がHiサイドのスイッチング素子Q1,Q2,Q3を全て同時にオンさせるものであるときは、Hiサイドの全ての制御信号AH,BH,CHの供給を停止し、Loサイド出力回路52から出力された制御信号がLoサイドのスイッチング素子Q4,Q5,Q6を全て同時にオンさせるものであるときは、Loサイドの全ての制御信号AL,BL,CLの供給を遮断するようにしているが、保護回路60は、Hiサイド出力回路51から出力された制御信号がHiサイドのスイッチング素子Q1,Q2,Q3を全て同時にオンさせるものであるときに、Hiサイドの制御信号AH,BH,CHのいずれかの供給を遮断し、Loサイド出力回路52から出力された制御信号がLoサイドのスイッチング素子Q4,Q5,Q6を全て同時にオンさせるものであるときに、Loサイドの制御信号AL,BL,CLのいずれかの供給を遮断するように構成されていても、同様の効果が得られる。
【0069】
具体的には、保護回路60は、例えば図10や図11に示すように構成されていてもよい。この図10、図11に示す保護回路60では、Hiサイド出力回路51から出力された制御信号がHiサイドのスイッチング素子Q1,Q2,Q3を全て同時にオンさせるものであるとき、すなわち、制御信号AH,BH,CHが全てHi信号であるときは、制御信号AHの出力が遮断されて、Hiサイドのスイッチング素子Q1に対する制御信号AHの供給が停止することになる。また、この図10、図11に示す保護回路60では、Loサイド出力回路52から出力された制御信号がLoサイドのスイッチング素子Q4,Q5,Q6を全て同時にオンさせるものであるとき、すなわち、制御信号AL,BL,CLが全てHi信号であるときは、制御信号ALの出力が遮断されて、Loサイドのスイッチング素子Q4に対する制御信号ALの供給が停止することになる。
【0070】
ところで、以上のように保護回路60がスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に対する制御信号の供給を停止させた場合には、ロータの回転数が低下して、上述したロック保護制御回路37により出力を停止することを示すロック保護制御信号が生成されることになる。そして、この出力を停止することを示すロック保護制御信号がHiサイド出力回路51及びLoサイド出力回路52にそれぞれ供給されると、ロック保護制御が働いて、外乱ノイズ等の異常な制御信号の発生要因が解消された後でも、例えば、ファンスイッチを押下したり、電源を再投入したりといったような復帰動作を行わないと、スイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に対する制御信号の供給が停止した状態が維持されることになる。
【0071】
以上のように保護回路60がスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に対する制御信号の供給を停止させた場合に、その都度ロック保護制御が働いて復帰動作が要求されるのでは、操作が非常に煩雑なものとなってしまう。そこで、モータ制御装置1では、保護回路60がスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に対する制御信号の供給を停止させた場合には、制御信号の供給を停止している間、例えば、ロック保護制御回路37からのロック保護制御信号の出力を遮断するようにして、ロック保護制御を機能させないようにすることが望ましい。このように保護回路60がスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に対する制御信号の供給を停止させた場合に、制御信号の供給を停止している間、ロック保護制御を機能させないようにすれば、不要なロック保護制御を行わずに煩雑な操作を不要としながら、スイッチング素子Q1,Q2,Q3,Q4,Q5,Q6を適切に保護することができる。
【0072】
なお、以上は、モータ制御装置10を一体のICとして構成し、回路保護部14を構成する保護回路60をこのICの内部に設けるようにした例について説明したが、回路保護部14を構成する保護回路60は、目標値算出部11や回転数算出部12、制御信号算出部13が設けられたICの外部に、これら各部と別体の回路として設けられていてもよい。なお、保護回路60をICの外部に設けるようにした場合にも、保護回路60がスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に対する制御信号の供給を停止させた場合には、制御信号の供給を停止している間、ロック保護制御を機能させないようにすることが望ましい。
【0073】
保護回路60をICの外部に設けるようにした場合には、この保護回路60は、例えば図12に示すように構成される。
【0074】
この図12に示す保護回路60は、AND回路を用いて構成されており、その出力端が、目標値算出部11や回転数算出部12、制御信号算出部13が設けられたIC70におけるディジタル方式の回転指示信号の入力端子に接続されている。また、このIC70におけるディジタル方式の回転指示信号の入力端子には、ノイズ低減用のフィルタ回路80を介して空調制御回路が接続されている。
【0075】
この図12に示す保護回路60では、IC70内部に設けられた制御信号算出部13のHiサイド出力回路51から出力された制御信号がHiサイドのスイッチング素子Q1,Q2,Q3を全て同時にオンさせるものであるとき、すなわち、制御信号AH,BH,CHが全てHi信号であるときは、AND回路からHi信号が出力される。これにより、空調制御回路からノイズ低減用のフィルタ回路80を介してIC70内部の回転数算出部12に供給されていたディジタル方式の回転指示信号が遮断され、Hiサイドのスイッチング素子Q1,Q2,Q3に対する制御信号AH,BH,CHの供給が停止することになる。
【0076】
また、この図12に示す保護回路60では、IC70内部に設けられた制御信号算出部13のLoサイド出力回路52から出力された制御信号がLoサイドのスイッチング素子Q4,Q5,Q6を全て同時にオンさせるものであるとき、すなわち、制御信号AL,BL,CLが全てHi信号であるときは、AND回路からHi信号が出力される。これにより、空調制御回路からノイズ低減用のフィルタ回路80を介してIC70内部の回転数算出部12に供給されていたディジタル方式の回転指示信号が遮断され、Loサイドのスイッチング素子Q4,Q5,Q6に対する制御信号AL,BL,CLの供給が停止することになる。
【0077】
また、保護回路60は、図13に示すように、NAND回路を用いて構成され、その出力端が、目標値算出部11や回転数算出部12、制御信号算出部13が設けられたIC70におけるアナログ方式の回転指示信号の入力端子に接続されていてもよい。
【0078】
この図13に示す保護回路60では、IC70内部に設けられた制御信号算出部13のHiサイド出力回路51から出力された制御信号がHiサイドのスイッチング素子Q1,Q2,Q3を全て同時にオンさせるものであるとき、すなわち、制御信号AH,BH,CHが全てHi信号であるときは、NAND回路からLo信号が出力される。これにより、IC70内部の回転数算出部12に供給されていたアナログ方式の回転指示信号が遮断され、Hiサイドのスイッチング素子Q1,Q2,Q3に対する制御信号AH,BH,CHの供給が停止することになる。
【0079】
また、この図13に示す保護回路60では、IC70内部に設けられた制御信号算出部13のLoサイド出力回路52から出力された制御信号がLoサイドのスイッチング素子Q4,Q5,Q6を全て同時にオンさせるものであるとき、すなわち、制御信号AL,BL,CLが全てHi信号であるときは、NAND回路からLo信号が出力される。これにより、IC70内部の回転数算出部12に供給されていたアナログ方式の回転指示信号が遮断され、Loサイドのスイッチング素子Q4,Q5,Q6に対する制御信号AL,BL,CLの供給が停止することになる。
【0080】
また、保護回路60は、図14に示すように、NAND回路を用いて構成され、その出力端が、リセット回路41が設けられたIC70におけるリセット端子に接続されていてもよい。
【0081】
この図14に示す保護回路60では、IC70内部に設けられた制御信号算出部13のHiサイド出力回路51から出力された制御信号がHiサイドのスイッチング素子Q1,Q2,Q3を全て同時にオンさせるものであるとき、すなわち、制御信号AH,BH,CHが全てHi信号であるときは、NAND回路からLo信号が出力される。これにより、IC70のリセット端子からリセット回路41にリセット信号が供給されて、モータ制御装置10の動作がリセットされ、Hiサイドのスイッチング素子Q1,Q2,Q3に対する制御信号AH,BH,CHの供給が停止することになる。
【0082】
また、この図14に示す保護回路60では、IC70内部に設けられた制御信号算出部13のLoサイド出力回路52から出力された制御信号がLoサイドのスイッチング素子Q4,Q5,Q6を全て同時にオンさせるものであるとき、すなわち、制御信号AL,BL,CLが全てHi信号であるときは、NAND回路からLo信号が出力される。これにより、IC70のリセット端子からリセット回路41にリセット信号が供給されて、モータ制御装置10の動作がリセットされ、Loサイドのスイッチング素子Q4,Q5,Q6に対する制御信号AL,BL,CLの供給が停止することになる。
【0083】
以上詳細に説明したように、モータ制御装置10では、回路保護部14を構成する保護回路60が、制御信号算出部13を構成するHiサイド出力回路51及びLoサイド出力回路52により算出された制御信号をモニタリングして、この制御信号がHiサイドの3つのスイッチング素子Q1,Q2,Q3を同時にオンさせるものとなったとき、或いはLoサイドの3つのスイッチング素子Q4,Q5,Q6を同時にオンさせるものとなったときは、これらスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に対する制御信号の供給を停止させるようにしているので、スイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に回生ブレーキによる電流と起動電流とが繰り返し供給されてこれらスイッチング素子Q1,Q2,Q3,Q4,Q5,Q6に過剰な負担がかかるといった不都合を有効に防止して、スイッチング素子Q1,Q2,Q3,Q4,Q5,Q6の破損等を未然に回避することができる。
【0084】
なお、以上は、本発明を、いわゆる3相全波整流方式のブラシレスモータを制御するためのモータ制御装置10に適用した例について具体的に説明したが、本発明は以上の例に限定されるものではなく、複数相のステータ巻線を備えるブラシレスモータを制御するためのモータ制御装置にいずれも適用可能であり、また、全波整流方式のみならず、いわゆる半波整流方式のブラシレスモータを制御するための制御装置にも有効に適用可能である。
【図面の簡単な説明】
【図1】本発明を適用したブラシレスモータを示すブロック構成図である。
【図2】本発明に係るモータ制御装置の一例を示すブロック構成図である。
【図3】上記モータ制御装置が備えるデューティ比検出回路の処理について説明するための図である。
【図4】上記モータ制御装置が備えるファン速目標値算出回路の処理について説明するための図である。
【図5】上記モータ制御装置が備えるPWM出力回路の処理について説明するための図である。
【図6】上記モータ制御装置が備えるHiサイド出力回路及びLoサイド出力回路の処理について説明するための図であり、これらHiサイド出力回路及びLoサイド出力回路により算出される制御信号を示すタイミングチャートである。
【図7】Loサイドの3つのスイッチング素子を同時にオンさせる異常な制御信号を示す図である。
【図8】上記モータ制御装置が備える保護回路の一例を示す回路図である。
【図9】上記保護回路の他の例を示す回路図である。
【図10】上記保護回路の更に他の例を示す回路図である。
【図11】上記保護回路の更に他の例を示す回路図である。
【図12】上記保護回路の更に他の例を示す回路図である。
【図13】上記保護回路の更に他の例を示す回路図である。
【図14】上記保護回路の更に他の例を示す回路図である。
【符号の説明】
1a,1b,1c ステータ巻線
10 モータ制御装置
11 目標値算出部
12 回転数算出部
13 制御信号算出部
14 回路保護部
37 ロック保護制御回路
41 リセット回路
51 Hiサイド出力回路
52 Loサイド出力回路
60 保護回路
Q1,Q2,Q3,Q4,Q5,Q6 スイッチング素子

Claims (4)

  1. ブリッジ形態で接続された複数相のステータ巻線を流れる駆動電流の方向を前記複数相のステータ巻線に対応した複数のスイッチング素子を用いて切り換えることで、ロータの回転制御を行うブラシレスモータの制御装置において、
    前記ロータの回転数を指示する回転指示信号に基づいて、前記ロータの回転数の目標値を示す目標回転数信号を算出する目標値算出手段と、
    磁極センサからのセンサ信号に基づいて、前記ロータの現在の回転数を示す回転数信号を算出する回転数算出手段と、
    前記目標値算出手段により算出された目標回転数信号と、前記回転数算出手段により算出された回転数信号とに基づいて、前記ロータの回転数が前記回転指示信号により指示された回転数となるように前記複数のスイッチング素子のオン/オフの切り換えタイミングを制御するための制御信号を算出する制御信号算出手段と、
    前記制御信号算出手段により算出された制御信号をモニタリングして、この制御信号が前記複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなったときに、前記複数のスイッチング素子に対する制御信号の供給を停止させる回路保護手段と
    前記ロータの回転数が異常値を示した場合に当該ブラシレスモータの制御装置の動作を停止させてその停止状態を維持するロック保護制御手段とを備え、
    前記回路保護手段は、前記制御信号算出手段により算出された制御信号が前記複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなったときに、この制御信号の前記複数のスイッチング素子に対する供給を停止させると共に、この制御信号の供給を停止している間、前記ロック保護制御手段を機能させない制御を行うことを特徴とするブラシレスモータの制御装置。
  2. 前記回路保護手段は、前記制御信号算出手段により算出された制御信号が前記複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなったときに、この制御信号の前記制御信号算出手段からの出力を遮断することを特徴とする請求項1に記載のブラシレスモータの制御装置。
  3. 前記回路保護手段は、前記制御信号算出手段により算出された制御信号が前記複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなったときに、前記目標値算出手段に対する回転指示信号の供給を遮断することを特徴とする請求項1に記載のブラシレスモータの制御装置。
  4. 所定の条件下で当該ブラシレスモータの制御装置の動作をリセットさせるリセット手段を更に備え、
    前記回路保護手段は、前記制御信号算出手段により算出された制御信号が前記複数相のステータ巻線に対応した複数のスイッチング素子を同時にオンさせるものとなったときに、前記リセット手段を機能させることを特徴とする請求項1に記載のブラシレスモータの制御装置。
JP2001004115A 2001-01-11 2001-01-11 ブラシレスモータの制御装置 Expired - Fee Related JP4015368B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001004115A JP4015368B2 (ja) 2001-01-11 2001-01-11 ブラシレスモータの制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001004115A JP4015368B2 (ja) 2001-01-11 2001-01-11 ブラシレスモータの制御装置

Publications (2)

Publication Number Publication Date
JP2002209396A JP2002209396A (ja) 2002-07-26
JP4015368B2 true JP4015368B2 (ja) 2007-11-28

Family

ID=18872346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001004115A Expired - Fee Related JP4015368B2 (ja) 2001-01-11 2001-01-11 ブラシレスモータの制御装置

Country Status (1)

Country Link
JP (1) JP4015368B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7797080B2 (en) * 2004-06-14 2010-09-14 Ogd V-Hvac Inc. Opto-programmed HVAC controller
JP4711118B2 (ja) * 2005-05-13 2011-06-29 Smc株式会社 電磁弁駆動制御装置
CN204721259U (zh) * 2012-09-10 2015-10-21 三菱电机株式会社 驱动电路、电动机、泵电动机、空调机、换气扇和热水器
JP6475182B2 (ja) * 2016-03-28 2019-02-27 ミネベアミツミ株式会社 モータ駆動制御装置
CN117691920B (zh) * 2024-02-01 2024-04-12 成都航空职业技术学院 一种伺服电机自动控制方法

Also Published As

Publication number Publication date
JP2002209396A (ja) 2002-07-26

Similar Documents

Publication Publication Date Title
JPH0767381A (ja) 直流ブラシレスモータの駆動制御装置および駆動方法
JPH09219990A (ja) センサレスdcブラシレスモータの制御駆動装置
US11114961B2 (en) Motor driving control device and motor driving control method
JP4002717B2 (ja) ブラシレスモータの制御装置
JP2008259339A (ja) モータ制御回路、ファンモータ
JP4015368B2 (ja) ブラシレスモータの制御装置
JP6308519B2 (ja) モータ駆動装置及びモータ制御方法
JP2009100526A (ja) モータ制御装置
JP3244853B2 (ja) 直流ブラシレスモータの駆動制御装置
KR102685677B1 (ko) 브러시리스 dc 모터의 작동
JP4011839B2 (ja) ブラシレスモータの制御装置
JP6831346B2 (ja) モータ装置及びモータの駆動制御方法
JP4011872B2 (ja) ブラシレスモータの制御装置
JP2004521595A (ja) ハーフブリッジの制御
JP3239150B2 (ja) 三相dcブラシレスモ−タ
JP7095965B2 (ja) モータ駆動装置
JP3786149B2 (ja) インバータにおける過電流制限方法、並びにインバータ
JP2021035134A (ja) モータ駆動装置
JP2005012895A (ja) モータ駆動装置
JP6883760B2 (ja) モータ駆動装置
JP6408625B2 (ja) 半導体装置、駆動機構、及びモータ駆動制御方法
JP3883662B2 (ja) モータ制御回路
JP6851835B2 (ja) モータ駆動装置
JPH0888994A (ja) 空気調和機
JP4566551B2 (ja) 電動機駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees