JP3786149B2 - インバータにおける過電流制限方法、並びにインバータ - Google Patents
インバータにおける過電流制限方法、並びにインバータ Download PDFInfo
- Publication number
- JP3786149B2 JP3786149B2 JP07170497A JP7170497A JP3786149B2 JP 3786149 B2 JP3786149 B2 JP 3786149B2 JP 07170497 A JP07170497 A JP 07170497A JP 7170497 A JP7170497 A JP 7170497A JP 3786149 B2 JP3786149 B2 JP 3786149B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- switching element
- overcurrent
- pulse width
- width modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電動機を駆動させるインバータにおける過電流制限方法、並びにインバータに関する。
【０００２】
【従来の技術】
図３は、スイッチング素子における過電流に対する保護回路を有するインバータの一構成例を示す回路図である。
本回路は図３に示すように、三相（Ｕ相，Ｖ相，Ｗ相）交流信号によって電動機２を駆動させるものであり、直流電源１と、オン／オフ動作によって三相交流信号の上アームを生成する半導体スイッチング素子である絶縁ゲート型バイポーラトランジスタＱ１，Ｑ３，Ｑ５と、オン／オフ動作によって三相交流信号の下アームを生成する半導体スイッチング素子である絶縁ゲート型バイポーラトランジスタＱ２，Ｑ４，Ｑ６と、絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６のエミッタ側にそれぞれ接続され、絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６における過電流をそれぞれ検出するための抵抗Ｒ１〜Ｒ６と、絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６とそれぞれ逆並列に接続されたフリーホイールダイオードＤ１〜Ｄ６と、絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６の駆動を制御するとともに、抵抗Ｒ１〜Ｒ６のそれぞれの両端の電圧を検出することにより絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６における過電流を検出し、その検出結果を過電流検出信号ＯＣＬとして出力するパワーデバイス制御装置３と、電動機２を駆動させるためのパルス幅変調信号（以下、ＰＷＭ信号と称する）を演算し、演算したＰＷＭ信号を、絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６を駆動させるための信号としてパワーデバイス制御装置３に対して出力するマイクロコンピュータ４とから構成されており、パワーデバイス制御装置３による絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６の駆動の制御は、マイクロコンピュータ４から出力されるＰＷＭ信号に基づいて行われている。なお、電動機２においては、絶縁ゲート型バイポーラトランジスタＱ１とＱ２、Ｑ３とＱ４、及びＱ５とＱ６との接続点に接続され、絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６から出力される三相交流信号によって駆動される。また、直流電源１としては、例えば、ダイオードで構成されたコンバータにより、三相の交流電源が順変換されて得られる直流電源等が考えられ、また、電動機２としては、例えば、三相の誘導電動機等が考えられる。
【０００３】
ここで、上記のように構成されたインバータの駆動方式においては、３アームの絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６を全てオン／オフ動作させ、それにより交流電源出力を得る３アーム変調方式と、３アームの絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６のうち、２アームの絶縁ゲート型バイポーラトランジスタのみオン／オフ動作させ、残りの１アームの絶縁ゲート型バイポーラトランジスタを交流電源出力の１周期のうちの特定区間オン動作させることにより交流電源出力を得る２アーム変調方式とがあるが、通常、３アーム変調方式を用いたインバータにおいては入力に対して１００％の出力を得ることができないため、入力に対して１００％の出力を得ることができる２アーム変調方式が用いられる場合が多い。
【０００４】
以下に、上記のように構成されたインバータにおける過電流制限方法について説明する。
図４は、図３に示したインバータにおける従来の過電流制限方法を説明するためのタイミングチャートである。なお、図４においては、２アーム変調方式の場合について示している。
絶縁ゲート型バイポーラトランジスタＱ１がオン状態となり、絶縁ゲート型バイポーラトランジスタＱ１に電流が流れているときに、抵抗Ｒ１において過電流が検出されると、パワーデバイス制御装置３において、絶縁ゲート型バイポーラトランジスタＱ１を駆動させるための駆動信号ＰＵがＨｉレベルに固定され、それにより絶縁ゲート型バイポーラトランジスタＱ１のゲートが遮断されるとともに、過電流検出信号ＯＣＬが過電流検出状態（Ｌｏｗレベル）に設定されてマイクロコンピュータ４に対して出力される。
【０００５】
すると、絶縁ゲート型バイポーラトランジスタＱ１の動作が停止し、電動機２にＵ相の交流電流が正常に入力されなくなる。
その後、マイクロコンピュータ４において予め演算されているＰＷＭ信号である、絶縁ゲート型バイポーラトランジスタＱ１を駆動させるための駆動信号ＰＵＬの次のパルスの立ち下がり時において、過電流検出信号ＯＣＬ及び駆動信号ＰＵがリセットされ、それにより、絶縁ゲート型バイポーラトランジスタＱ１が通常動作に復帰する。
特開平５−２５２７５４号公報に開示されているものにおいては、インバータ主回路の直流電源部に過電流検出手段を設け、この過電流検出手段において過電流が検出された場合に、過電流が検出された半導体スイッチング素子の動作を停止させ、その後、マイクロコンピュータにて演算されているＰＷＭ信号の次のパルスの立ち下がり時において半導体スイッチング素子の動作を復帰させることによって、インバータにおける過電流制限を行っている。
【０００６】
【発明が解決しようとする課題】
上述したような従来のインバータにおける過電流制限方法においては、過電流検出手段において過電流が検出された場合に、過電流が検出された半導体スイッチング素子の動作を停止させ、その後、マイクロコンピュータにて演算されているＰＷＭ信号の次のパルスの立ち下がり時において半導体スイッチング素子の動作を復帰させているが、２アーム変調方式を用いたインバータにおいては、１アームの半導体スイッチング素子へのパルスが出力されていないため、図４に示すように、マイクロコンピュータにて演算されているＰＷＭ信号である駆動信号ＰＵＬのパルスとパルスとの間隔が半導体スイッチング素子の周期よりも長くなる部分が存在してしまう（図４Ａ部）。そのため、その期間において半導体スイッチング素子の動作が停止した場合、動作が停止した半導体スイッチング素子における相の電流が長時間正常に出力されず、その分、出力電流の波形が歪んでしまうという問題点がある。これは、２アーム変調方式が用いられた場合に限られず、ＰＷＭ飽和時においても生じてしまう。
【０００７】
本発明は、上述したような従来の技術が有する問題点に鑑みてなされたものであって、出力電流の波形の歪みを最小限に抑えることができるインバータにおける過電流制限方法、並びにインバータを提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために本発明は、
直流電源と、オン／オフ動作によって三相交流を生成する複数の半導体スイッチング素子と、該複数の半導体スイッチング素子とそれぞれ接続され、接続された半導体スイッチング素子における過電流を検出するための複数の抵抗と、前記半導体スイッチング素子の駆動を制御するとともに、前記抵抗のそれぞれの両端の電圧を検出することにより前記半導体スイッチング素子における過電流を検出し、該検出結果を過電流検出信号として出力するパワーデバイス制御装置と、電動機を駆動させるためのパルス幅変調信号を演算し、該パルス幅変調信号を前記半導体スイッチング素子を駆動させるための信号として前記パワーデバイス制御装置へ出力するマイクロコンピュータとを有し、前記パワーデバイス制御装置による前記半導体スイッチング素子の駆動の制御が前記パルス幅変調信号に基づいて行われ、前記パワーデバイス制御装置にて前記半導体スイッチング素子における過電流が検出された場合に、前記半導体スイッチング素子のうち過電流が検出された半導体スイッチング素子のゲートを遮断し、その後、前記パルス幅変調信号の次のパルスの立ち下がり時にて前記半導体スイッチング素子を動作状態に復帰させることにより過電流を制限するインバータにおける過電流制限方法において、
ＰＷＭ飽和領域または２アーム変調領域で前記過電流が検出されてから前記パルス幅変調信号の次のパルスの立ち下がりまでの間隔が前記半導体スイッチング素子のスイッチング周期を越える場合は、前記半導体スイッチング素子を前記間隔よりも短い所定時間だけオンあるいはオフ状態とするための駆動信号を生成し、
前記半導体スイッチング素子を駆動するためのパルス幅変調信号が次のパルスまでオン状態となる信号であれば、前記半導体スイッチング素子を前記所定時間オフ状態とするためのパルス幅変調信号を演算し、前記半導体スイッチング素子を駆動するためのパルス幅変調信号が次のパルスまでオフ状態となる信号であれば、前記半導体スイッチング素子を前記所定時間オン状態とするためのパルス幅変調信号を演算し、演算された前記パルス幅変調信号を前記パワーデバイス制御装置へ出力することを特徴とする。
【０００９】
また、前記マイクロコンピュータから出力されたパルス幅変調信号の次のパルスの立ち下がり時に、前記過電流検出信号、並びに前記半導体スイッチング素子を駆動するための信号をリセットして半導体スイッチング素子を通常動作に復帰させることを特徴とする。
また、前記ゲートを遮断した回数をカウントし、該カウント値が所定の値に到達した場合、前記複数の半導体スイッチング素子の全てのゲートを遮断することを特徴とする。
【００１０】
また、ゲートを遮断した回数がカウントされ、該カウント値が所定の値に到達した場合、複数の半導体スイッチング素子の全てのゲートが遮断されるので、半導体スイッチング素子の過電流耐量以内にて電動機の運転が継続して行われる。
【００１１】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
図１は、図３に示したインバータにおける本発明の過電流制限方法の実施の一形態を説明するためのタイミングチャートである。なお、図１においては、図４と同様に２アーム変調方式の場合について示している。
絶縁ゲート型バイポーラトランジスタＱ１がオン状態となり、絶縁ゲート型バイポーラトランジスタＱ１に電流が流れているときに、抵抗Ｒ１において過電流が検出されると、パワーデバイス制御装置３において、絶縁ゲート型バイポーラトランジスタＱ１を駆動させるための駆動信号ＰＵがＨｉレベルに固定され、それにより絶縁ゲート型バイポーラトランジスタＱ１のゲートが遮断されるとともに、過電流検出信号ＯＣＬが過電流検出状態（Ｌｏｗレベル）に設定されてマイクロコンピュータ４に対して出力される。
【００１２】
すると、絶縁ゲート型バイポーラトランジスタＱ１の動作が停止し、電動機２にＵ相の交流電流が正常に入力されなくなる。
その後、マイクロコンピュータ４において予め演算されているＰＷＭ信号である、絶縁ゲート型バイポーラトランジスタＱ１を駆動させるための駆動信号ＰＵＬの次のパルスの立ち下がり時において、過電流検出信号ＯＣＬ及び駆動信号ＰＵがリセットされ、それにより、絶縁ゲート型バイポーラトランジスタＱ１が通常動作に復帰するが、その際、マイクロコンピュータ４において、予め演算されているＰＷＭ信号のパルスの間隔に基づいて、改めてＰＷＭ信号の演算が行われる。
以下に、マイクロコンピュータにおけるＰＷＭ信号の演算処理について詳細に説明する。
【００１３】
図２は、本発明の過電流制限方法におけるマイクロコンピュータの演算アルゴリズムを示すフローチャートである。
まず、マイクロコンピュータ４（図３参照）において、パワーデバイス制御装置３（図３参照）から入力される過電流検出信号ＯＣＬがオン状態（Ｌｏｗレベル）であるかオフ状態（Ｈｉレベル）であるかが判断される（ステップＳ１）。ステップＳ１において過電流検出信号ＯＣＬがオン状態であると判断された場合、マイクロコンピュータ４（図３参照）にて予め演算されている半導体スイッチング素子駆動用ＰＷＭ信号の次のパルスまでの間隔が、半導体スイッチング素子のスイッチング周期を越えているか否かが判断される（ステップＳ２）。すなわち、ステップＳ２においては、過電流が検出された時点において、インバータがＰＷＭ飽和領域あるいは２アーム変調領域であるか否かが判断される。
【００１４】
ステップＳ１において過電流検出信号ＯＣＬがオフ状態であると判断された場合や、ステップＳ２において半導体スイッチング素子駆動用ＰＷＭ信号の次のパルスまでの間隔が、半導体スイッチング素子のスイッチング周期以下であると判断された場合は、通常のＰＷＭ信号の演算処理が行われる（ステップＳ６）。
一方、ステップＳ２において、半導体スイッチング素子駆動用ＰＷＭ信号の次のパルスまでの間隔が、半導体スイッチング素子のスイッチング周期を越えると判断された場合は、半導体スイッチング素子を最小時間オンあるいはオフ状態とするための駆動信号が生成される（ステップＳ３）。なお、この最小時間においては、半導体スイッチング素子のスイッチング周期程度の時間である。
ステップＳ３における処理の後、半導体スイッチング素子駆動用ＰＷＭ信号が、次のパルスまでオン状態となる信号であれば、半導体スイッチング素子を最小時間オフ状態とするためのＰＷＭ信号の演算が行われ（ステップＳ４）、また、半導体スイッチング素子駆動用ＰＷＭ信号が、次のパルスまでオフ状態となる信号であれば、半導体スイッチング素子を最小時間オン状態とするためのＰＷＭ信号の演算が行われ（ステップＳ５）、演算されたＰＷＭ信号が駆動信号ＰＵＬ〜ＮＷＬ（図３参照）としてパワーデバイス制御装置３（図３参照）に対して出力される。
【００１５】
そして、パワーデバイス制御装置３（図３参照）において、マイクロコンピュータ４（図３参照）から出力された駆動信号ＰＵＬ〜ＮＷＬ（図３参照）の次のパルスの立ち下がり時に、過電流検出信号ＯＣＬ及び駆動信号ＰＵ〜ＮＷがリセットされ、それにより、半導体スイッチング素子が通常動作に復帰する。
なお、上述した一連の動作は、過電流検出信号ＯＣＬがリセットされるまで行われる。
また、マイクロコンピュータ４（図３参照）においては、過電流検出時に半導体スイッチング素子のゲートが遮断された回数（パワーデバイス制御装置３から出力される過電流検出信号ＯＣＬの読込み回数）がカウントされており、その回数が連続して所定の回数（例えば５回）に到達した時点、あるいは所定の時間内（例えば半導体スイッチング素子のスイッチング周期の３０倍の時間内）に所定の回数（例えば５回）に到達した時点において、インバータ主回路の全半導体スイッチング素子のゲートが遮断される。
【００１６】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に記載するような効果を奏する。過電流が検出されてからパルス幅変調信号の次のパルスの立ち下がりまでの間隔が半導体スイッチング素子のスイッチング周期を越える場合、半導体スイッチング素子をその間隔よりも短い時間だけオンあるいはオフ状態とするための駆動信号を生成し、パルス幅変調信号として出力する構成としたものにおいては、過電流が検出されてからパルス幅変調信号の次のパルスの立ち下がりまでの間隔が半導体スイッチング素子のスイッチング周期を越える場合においても、ゲートが遮断された半導体スイッチング素子における相の電流が長時間正常に出力されないことがなくなり、出力電流の波形の歪みを最小限に抑えることができる。
【００１７】
また、ゲートを遮断した回数をカウントし、該カウント値が所定の値に到達した場合、複数の半導体スイッチング素子の全てのゲートを遮断する構成としたものにおいては、半導体スイッチング素子の過電流耐量以内にて電動機の運転を継続して行うことができる。これらにより、過渡的な過電流（過負荷）、インバータ内部の過電流検出・保護回路の誤動作あるいは外来侵入ノイズによって過電流検出信号に変動が生じた場合においても、出力電流波形の歪みを最小限に抑えて電動機の運転を継続して行うことができる。
【図面の簡単な説明】
【図１】本発明の、インバータにおける過電流制限方法の実施の一形態を説明するためのタイミングチャートである。
【図２】本発明の過電流制限方法におけるマイクロコンピュータの演算アルゴリズムを示すフローチャートである。
【図３】スイッチング素子における過電流に対する保護回路を有するインバータの一構成例を示す回路図である。
【図４】図３に示したインバータにおける従来の過電流制限方法を説明するためのタイミングチャートである。
【符号の説明】
１ 直流電源
２ 電動機
３ パワーデバイス制御装置
４ マイクロコンピュータ
Ｄ１〜Ｄ６ フリーホイールダイオード
Ｑ１〜Ｑ６ 絶縁ゲート型バイポーラトランジスタ
Ｒ１〜Ｒ６ 抵抗
【発明の属する技術分野】
本発明は、電動機を駆動させるインバータにおける過電流制限方法、並びにインバータに関する。
【０００２】
【従来の技術】
図３は、スイッチング素子における過電流に対する保護回路を有するインバータの一構成例を示す回路図である。
本回路は図３に示すように、三相（Ｕ相，Ｖ相，Ｗ相）交流信号によって電動機２を駆動させるものであり、直流電源１と、オン／オフ動作によって三相交流信号の上アームを生成する半導体スイッチング素子である絶縁ゲート型バイポーラトランジスタＱ１，Ｑ３，Ｑ５と、オン／オフ動作によって三相交流信号の下アームを生成する半導体スイッチング素子である絶縁ゲート型バイポーラトランジスタＱ２，Ｑ４，Ｑ６と、絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６のエミッタ側にそれぞれ接続され、絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６における過電流をそれぞれ検出するための抵抗Ｒ１〜Ｒ６と、絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６とそれぞれ逆並列に接続されたフリーホイールダイオードＤ１〜Ｄ６と、絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６の駆動を制御するとともに、抵抗Ｒ１〜Ｒ６のそれぞれの両端の電圧を検出することにより絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６における過電流を検出し、その検出結果を過電流検出信号ＯＣＬとして出力するパワーデバイス制御装置３と、電動機２を駆動させるためのパルス幅変調信号（以下、ＰＷＭ信号と称する）を演算し、演算したＰＷＭ信号を、絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６を駆動させるための信号としてパワーデバイス制御装置３に対して出力するマイクロコンピュータ４とから構成されており、パワーデバイス制御装置３による絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６の駆動の制御は、マイクロコンピュータ４から出力されるＰＷＭ信号に基づいて行われている。なお、電動機２においては、絶縁ゲート型バイポーラトランジスタＱ１とＱ２、Ｑ３とＱ４、及びＱ５とＱ６との接続点に接続され、絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６から出力される三相交流信号によって駆動される。また、直流電源１としては、例えば、ダイオードで構成されたコンバータにより、三相の交流電源が順変換されて得られる直流電源等が考えられ、また、電動機２としては、例えば、三相の誘導電動機等が考えられる。
【０００３】
ここで、上記のように構成されたインバータの駆動方式においては、３アームの絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６を全てオン／オフ動作させ、それにより交流電源出力を得る３アーム変調方式と、３アームの絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６のうち、２アームの絶縁ゲート型バイポーラトランジスタのみオン／オフ動作させ、残りの１アームの絶縁ゲート型バイポーラトランジスタを交流電源出力の１周期のうちの特定区間オン動作させることにより交流電源出力を得る２アーム変調方式とがあるが、通常、３アーム変調方式を用いたインバータにおいては入力に対して１００％の出力を得ることができないため、入力に対して１００％の出力を得ることができる２アーム変調方式が用いられる場合が多い。
【０００４】
以下に、上記のように構成されたインバータにおける過電流制限方法について説明する。
図４は、図３に示したインバータにおける従来の過電流制限方法を説明するためのタイミングチャートである。なお、図４においては、２アーム変調方式の場合について示している。
絶縁ゲート型バイポーラトランジスタＱ１がオン状態となり、絶縁ゲート型バイポーラトランジスタＱ１に電流が流れているときに、抵抗Ｒ１において過電流が検出されると、パワーデバイス制御装置３において、絶縁ゲート型バイポーラトランジスタＱ１を駆動させるための駆動信号ＰＵがＨｉレベルに固定され、それにより絶縁ゲート型バイポーラトランジスタＱ１のゲートが遮断されるとともに、過電流検出信号ＯＣＬが過電流検出状態（Ｌｏｗレベル）に設定されてマイクロコンピュータ４に対して出力される。
【０００５】
すると、絶縁ゲート型バイポーラトランジスタＱ１の動作が停止し、電動機２にＵ相の交流電流が正常に入力されなくなる。
その後、マイクロコンピュータ４において予め演算されているＰＷＭ信号である、絶縁ゲート型バイポーラトランジスタＱ１を駆動させるための駆動信号ＰＵＬの次のパルスの立ち下がり時において、過電流検出信号ＯＣＬ及び駆動信号ＰＵがリセットされ、それにより、絶縁ゲート型バイポーラトランジスタＱ１が通常動作に復帰する。
特開平５−２５２７５４号公報に開示されているものにおいては、インバータ主回路の直流電源部に過電流検出手段を設け、この過電流検出手段において過電流が検出された場合に、過電流が検出された半導体スイッチング素子の動作を停止させ、その後、マイクロコンピュータにて演算されているＰＷＭ信号の次のパルスの立ち下がり時において半導体スイッチング素子の動作を復帰させることによって、インバータにおける過電流制限を行っている。
【０００６】
【発明が解決しようとする課題】
上述したような従来のインバータにおける過電流制限方法においては、過電流検出手段において過電流が検出された場合に、過電流が検出された半導体スイッチング素子の動作を停止させ、その後、マイクロコンピュータにて演算されているＰＷＭ信号の次のパルスの立ち下がり時において半導体スイッチング素子の動作を復帰させているが、２アーム変調方式を用いたインバータにおいては、１アームの半導体スイッチング素子へのパルスが出力されていないため、図４に示すように、マイクロコンピュータにて演算されているＰＷＭ信号である駆動信号ＰＵＬのパルスとパルスとの間隔が半導体スイッチング素子の周期よりも長くなる部分が存在してしまう（図４Ａ部）。そのため、その期間において半導体スイッチング素子の動作が停止した場合、動作が停止した半導体スイッチング素子における相の電流が長時間正常に出力されず、その分、出力電流の波形が歪んでしまうという問題点がある。これは、２アーム変調方式が用いられた場合に限られず、ＰＷＭ飽和時においても生じてしまう。
【０００７】
本発明は、上述したような従来の技術が有する問題点に鑑みてなされたものであって、出力電流の波形の歪みを最小限に抑えることができるインバータにおける過電流制限方法、並びにインバータを提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために本発明は、
直流電源と、オン／オフ動作によって三相交流を生成する複数の半導体スイッチング素子と、該複数の半導体スイッチング素子とそれぞれ接続され、接続された半導体スイッチング素子における過電流を検出するための複数の抵抗と、前記半導体スイッチング素子の駆動を制御するとともに、前記抵抗のそれぞれの両端の電圧を検出することにより前記半導体スイッチング素子における過電流を検出し、該検出結果を過電流検出信号として出力するパワーデバイス制御装置と、電動機を駆動させるためのパルス幅変調信号を演算し、該パルス幅変調信号を前記半導体スイッチング素子を駆動させるための信号として前記パワーデバイス制御装置へ出力するマイクロコンピュータとを有し、前記パワーデバイス制御装置による前記半導体スイッチング素子の駆動の制御が前記パルス幅変調信号に基づいて行われ、前記パワーデバイス制御装置にて前記半導体スイッチング素子における過電流が検出された場合に、前記半導体スイッチング素子のうち過電流が検出された半導体スイッチング素子のゲートを遮断し、その後、前記パルス幅変調信号の次のパルスの立ち下がり時にて前記半導体スイッチング素子を動作状態に復帰させることにより過電流を制限するインバータにおける過電流制限方法において、
ＰＷＭ飽和領域または２アーム変調領域で前記過電流が検出されてから前記パルス幅変調信号の次のパルスの立ち下がりまでの間隔が前記半導体スイッチング素子のスイッチング周期を越える場合は、前記半導体スイッチング素子を前記間隔よりも短い所定時間だけオンあるいはオフ状態とするための駆動信号を生成し、
前記半導体スイッチング素子を駆動するためのパルス幅変調信号が次のパルスまでオン状態となる信号であれば、前記半導体スイッチング素子を前記所定時間オフ状態とするためのパルス幅変調信号を演算し、前記半導体スイッチング素子を駆動するためのパルス幅変調信号が次のパルスまでオフ状態となる信号であれば、前記半導体スイッチング素子を前記所定時間オン状態とするためのパルス幅変調信号を演算し、演算された前記パルス幅変調信号を前記パワーデバイス制御装置へ出力することを特徴とする。
【０００９】
また、前記マイクロコンピュータから出力されたパルス幅変調信号の次のパルスの立ち下がり時に、前記過電流検出信号、並びに前記半導体スイッチング素子を駆動するための信号をリセットして半導体スイッチング素子を通常動作に復帰させることを特徴とする。
また、前記ゲートを遮断した回数をカウントし、該カウント値が所定の値に到達した場合、前記複数の半導体スイッチング素子の全てのゲートを遮断することを特徴とする。
【００１０】
また、ゲートを遮断した回数がカウントされ、該カウント値が所定の値に到達した場合、複数の半導体スイッチング素子の全てのゲートが遮断されるので、半導体スイッチング素子の過電流耐量以内にて電動機の運転が継続して行われる。
【００１１】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
図１は、図３に示したインバータにおける本発明の過電流制限方法の実施の一形態を説明するためのタイミングチャートである。なお、図１においては、図４と同様に２アーム変調方式の場合について示している。
絶縁ゲート型バイポーラトランジスタＱ１がオン状態となり、絶縁ゲート型バイポーラトランジスタＱ１に電流が流れているときに、抵抗Ｒ１において過電流が検出されると、パワーデバイス制御装置３において、絶縁ゲート型バイポーラトランジスタＱ１を駆動させるための駆動信号ＰＵがＨｉレベルに固定され、それにより絶縁ゲート型バイポーラトランジスタＱ１のゲートが遮断されるとともに、過電流検出信号ＯＣＬが過電流検出状態（Ｌｏｗレベル）に設定されてマイクロコンピュータ４に対して出力される。
【００１２】
すると、絶縁ゲート型バイポーラトランジスタＱ１の動作が停止し、電動機２にＵ相の交流電流が正常に入力されなくなる。
その後、マイクロコンピュータ４において予め演算されているＰＷＭ信号である、絶縁ゲート型バイポーラトランジスタＱ１を駆動させるための駆動信号ＰＵＬの次のパルスの立ち下がり時において、過電流検出信号ＯＣＬ及び駆動信号ＰＵがリセットされ、それにより、絶縁ゲート型バイポーラトランジスタＱ１が通常動作に復帰するが、その際、マイクロコンピュータ４において、予め演算されているＰＷＭ信号のパルスの間隔に基づいて、改めてＰＷＭ信号の演算が行われる。
以下に、マイクロコンピュータにおけるＰＷＭ信号の演算処理について詳細に説明する。
【００１３】
図２は、本発明の過電流制限方法におけるマイクロコンピュータの演算アルゴリズムを示すフローチャートである。
まず、マイクロコンピュータ４（図３参照）において、パワーデバイス制御装置３（図３参照）から入力される過電流検出信号ＯＣＬがオン状態（Ｌｏｗレベル）であるかオフ状態（Ｈｉレベル）であるかが判断される（ステップＳ１）。ステップＳ１において過電流検出信号ＯＣＬがオン状態であると判断された場合、マイクロコンピュータ４（図３参照）にて予め演算されている半導体スイッチング素子駆動用ＰＷＭ信号の次のパルスまでの間隔が、半導体スイッチング素子のスイッチング周期を越えているか否かが判断される（ステップＳ２）。すなわち、ステップＳ２においては、過電流が検出された時点において、インバータがＰＷＭ飽和領域あるいは２アーム変調領域であるか否かが判断される。
【００１４】
ステップＳ１において過電流検出信号ＯＣＬがオフ状態であると判断された場合や、ステップＳ２において半導体スイッチング素子駆動用ＰＷＭ信号の次のパルスまでの間隔が、半導体スイッチング素子のスイッチング周期以下であると判断された場合は、通常のＰＷＭ信号の演算処理が行われる（ステップＳ６）。
一方、ステップＳ２において、半導体スイッチング素子駆動用ＰＷＭ信号の次のパルスまでの間隔が、半導体スイッチング素子のスイッチング周期を越えると判断された場合は、半導体スイッチング素子を最小時間オンあるいはオフ状態とするための駆動信号が生成される（ステップＳ３）。なお、この最小時間においては、半導体スイッチング素子のスイッチング周期程度の時間である。
ステップＳ３における処理の後、半導体スイッチング素子駆動用ＰＷＭ信号が、次のパルスまでオン状態となる信号であれば、半導体スイッチング素子を最小時間オフ状態とするためのＰＷＭ信号の演算が行われ（ステップＳ４）、また、半導体スイッチング素子駆動用ＰＷＭ信号が、次のパルスまでオフ状態となる信号であれば、半導体スイッチング素子を最小時間オン状態とするためのＰＷＭ信号の演算が行われ（ステップＳ５）、演算されたＰＷＭ信号が駆動信号ＰＵＬ〜ＮＷＬ（図３参照）としてパワーデバイス制御装置３（図３参照）に対して出力される。
【００１５】
そして、パワーデバイス制御装置３（図３参照）において、マイクロコンピュータ４（図３参照）から出力された駆動信号ＰＵＬ〜ＮＷＬ（図３参照）の次のパルスの立ち下がり時に、過電流検出信号ＯＣＬ及び駆動信号ＰＵ〜ＮＷがリセットされ、それにより、半導体スイッチング素子が通常動作に復帰する。
なお、上述した一連の動作は、過電流検出信号ＯＣＬがリセットされるまで行われる。
また、マイクロコンピュータ４（図３参照）においては、過電流検出時に半導体スイッチング素子のゲートが遮断された回数（パワーデバイス制御装置３から出力される過電流検出信号ＯＣＬの読込み回数）がカウントされており、その回数が連続して所定の回数（例えば５回）に到達した時点、あるいは所定の時間内（例えば半導体スイッチング素子のスイッチング周期の３０倍の時間内）に所定の回数（例えば５回）に到達した時点において、インバータ主回路の全半導体スイッチング素子のゲートが遮断される。
【００１６】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に記載するような効果を奏する。過電流が検出されてからパルス幅変調信号の次のパルスの立ち下がりまでの間隔が半導体スイッチング素子のスイッチング周期を越える場合、半導体スイッチング素子をその間隔よりも短い時間だけオンあるいはオフ状態とするための駆動信号を生成し、パルス幅変調信号として出力する構成としたものにおいては、過電流が検出されてからパルス幅変調信号の次のパルスの立ち下がりまでの間隔が半導体スイッチング素子のスイッチング周期を越える場合においても、ゲートが遮断された半導体スイッチング素子における相の電流が長時間正常に出力されないことがなくなり、出力電流の波形の歪みを最小限に抑えることができる。
【００１７】
また、ゲートを遮断した回数をカウントし、該カウント値が所定の値に到達した場合、複数の半導体スイッチング素子の全てのゲートを遮断する構成としたものにおいては、半導体スイッチング素子の過電流耐量以内にて電動機の運転を継続して行うことができる。これらにより、過渡的な過電流（過負荷）、インバータ内部の過電流検出・保護回路の誤動作あるいは外来侵入ノイズによって過電流検出信号に変動が生じた場合においても、出力電流波形の歪みを最小限に抑えて電動機の運転を継続して行うことができる。
【図面の簡単な説明】
【図１】本発明の、インバータにおける過電流制限方法の実施の一形態を説明するためのタイミングチャートである。
【図２】本発明の過電流制限方法におけるマイクロコンピュータの演算アルゴリズムを示すフローチャートである。
【図３】スイッチング素子における過電流に対する保護回路を有するインバータの一構成例を示す回路図である。
【図４】図３に示したインバータにおける従来の過電流制限方法を説明するためのタイミングチャートである。
【符号の説明】
１ 直流電源
２ 電動機
３ パワーデバイス制御装置
４ マイクロコンピュータ
Ｄ１〜Ｄ６ フリーホイールダイオード
Ｑ１〜Ｑ６ 絶縁ゲート型バイポーラトランジスタ
Ｒ１〜Ｒ６ 抵抗
Claims (5)
- 直流電源と、オン／オフ動作によって三相交流を生成する複数の半導体スイッチング素子と、該複数の半導体スイッチング素子とそれぞれ接続され、接続された半導体スイッチング素子における過電流を検出するための複数の抵抗と、前記半導体スイッチング素子の駆動を制御するとともに、前記抵抗のそれぞれの両端の電圧を検出することにより前記半導体スイッチング素子における過電流を検出し、該検出結果を過電流検出信号として出力するパワーデバイス制御装置と、電動機を駆動させるためのパルス幅変調信号を演算し、該パルス幅変調信号を前記半導体スイッチング素子を駆動させるための信号として前記パワーデバイス制御装置へ出力するマイクロコンピュータとを有し、前記パワーデバイス制御装置による前記半導体スイッチング素子の駆動の制御が前記パルス幅変調信号に基づいて行われ、前記パワーデバイス制御装置にて前記半導体スイッチング素子における過電流が検出された場合に、前記半導体スイッチング素子のうち過電流が検出された半導体スイッチング素子のゲートを遮断し、その後、前記パルス幅変調信号の次のパルスの立ち下がり時にて前記半導体スイッチング素子を動作状態に復帰させることにより過電流を制限するインバータにおける過電流制限方法において、
ＰＷＭ飽和領域または２アーム変調領域で前記過電流が検出されてから前記パルス幅変調信号の次のパルスの立ち下がりまでの間隔が前記半導体スイッチング素子のスイッチング周期を越える場合は、前記半導体スイッチング素子を前記間隔よりも短い所定時間だけオンあるいはオフ状態とするための駆動信号を生成し、
前記半導体スイッチング素子を駆動するためのパルス幅変調信号が次のパルスまでオン状態となる信号であれば、前記半導体スイッチング素子を前記所定時間オフ状態とするためのパルス幅変調信号を演算し、前記半導体スイッチング素子を駆動するためのパルス幅変調信号が次のパルスまでオフ状態となる信号であれば、前記半導体スイッチング素子を前記所定時間オン状態とするためのパルス幅変調信号を演算し、演算された前記パルス幅変調信号を前記パワーデバイス制御装置へ出力することを特徴とするインバータにおける過電流制限方法。 - 前記マイクロコンピュータから出力されたパルス幅変調信号の次のパルスの立ち下がり時に、前記過電流検出信号、並びに前記半導体スイッチング素子を駆動するための信号をリセットして半導体スイッチング素子を通常動作に復帰させることを特徴とする請求項１に記載のインバータにおける過電流制限方法。
- 前記ゲートを遮断した回数をカウントし、該カウント値が所定の値に到達した場合、前記複数の半導体スイッチング素子の全てのゲートを遮断することを特徴とする請求項１に記載のインバータにおける過電流制限方法。
- 直流電源と、オン／オフ動作によって三相交流を生成する複数の半導体スイッチング素子と、該複数の半導体スイッチング素子とそれぞれ接続され、接続された半導体スイッチング素子における過電流を検出するための複数の抵抗と、前記半導体スイッチング素子の駆動を制御するとともに、前記抵抗のそれぞれの両端の電圧を検出することにより前記半導体スイッチング素子における過電流を検出し、該検出結果を過電流検出信号として出力するパワーデバイス制御装置と、電動機を駆動させるためのパルス幅変調信号を演算し、該パルス幅変調信号を前記半導体スイッチング素子を駆動させるための信号として前記パワーデバイス制御装置へ出力するマイクロコンピュータとを有し、前記パワーデバイス制御装置による前記半導体スイッチング素子の駆動の制御が前記パルス幅変調信号に基づいて行われ、前記パワーデバイス制御装置にて前記半導体スイッチング素子における過電流が検出された場合に、前記半導体スイッチング素子のうち過電流が検出された半導体スイッチング素子のゲートを遮断し、その後、前記パルス幅変調信号の次のパルスの立ち下がり時にて前記半導体スイッチング素子を動作状態に復帰させることにより過電流を制限するインバータにおいて、
前記マイクロコンピュータは、ＰＷＭ飽和領域または２アーム変調領域で前記過電流が検出されてから前記パルス幅変調信号の次のパルスの立ち下がりまでの間隔が前記半導体スイッチング素子のスイッチング周期を越える場合は、前記半導体スイッチング素子を前 記間隔よりも短い所定時間だけオンあるいはオフ状態とするための駆動信号を生成し、前記半導体スイッチング素子を駆動するためのパルス幅変調信号が次のパルスまでオン状態となる信号であれば、前記半導体スイッチング素子を前記所定時間オフ状態とするためのパルス幅変調信号を演算し、前記半導体スイッチング素子を駆動するためのパルス幅変調信号が次のパルスまでオフ状態となる信号であれば、前記半導体スイッチング素子を前記所定時間オン状態とするためのパルス幅変調信号を演算し、演算された前記パルス幅変調信号を前記パワーデバイス制御装置へ出力することを特徴とするインバータ。 - 複数の半導体スイッチング素子による三相出力のインバータ主回路と、前記半導体スイッチング素子をオン／オフ駆動するパワーデバイス制御装置と、前記パワーデバイス制御装置に前記半導体スイッチング素子のオン／オフ駆動用のパルス幅変調信号を出力する演算装置を備えたインバータにおいて、
前記パワーデバイス制御装置は、
過電流検出によって前記半導体スイッチング素子を遮断する手段と、
前記パルス幅変調信号によって前記遮断をリセットする手段とを有し、
前記演算装置は、前記パワーデバイス制御装置にて過電流が検出された際に、前記パルス幅変調信号の次のパルスまでの間隔が前記半導体スイッチング素子のスイッチング周期を越える場合には前記間隔よりも短い時間だけ前記半導体スイッチング素子をオンまたはオフ状態とするパルス幅変調信号を出力する手段を有することを特徴とするインバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07170497A JP3786149B2 (ja) | 1997-03-25 | 1997-03-25 | インバータにおける過電流制限方法、並びにインバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07170497A JP3786149B2 (ja) | 1997-03-25 | 1997-03-25 | インバータにおける過電流制限方法、並びにインバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10271837A JPH10271837A (ja) | 1998-10-09 |
| JP3786149B2 true JP3786149B2 (ja) | 2006-06-14 |
Family
ID=13468205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07170497A Expired - Fee Related JP3786149B2 (ja) | 1997-03-25 | 1997-03-25 | インバータにおける過電流制限方法、並びにインバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3786149B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004274911A (ja) * | 2003-03-10 | 2004-09-30 | Denso Corp | モータ駆動装置 |
| KR101368968B1 (ko) * | 2012-04-23 | 2014-03-03 | 인피니언 테크놀로지스 아게 | 인버터의 전류 제어 장치 |
| JP6187515B2 (ja) * | 2015-03-20 | 2017-08-30 | トヨタ自動車株式会社 | 電源システム |
-
1997
- 1997-03-25 JP JP07170497A patent/JP3786149B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10271837A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7773351B2 (en) | Motor control microcomputer and control method for the same | |
| JPH05176547A (ja) | マイクロコンピュータ | |
| JP6948980B2 (ja) | 半導体素子の駆動装置 | |
| JP2008118834A (ja) | サージ低減回路およびサージ低減回路を備えたインバータ装置 | |
| JP3780898B2 (ja) | パワーデバイスの駆動回路 | |
| JP2017163392A (ja) | インバータ駆動装置および半導体モジュール | |
| US10476415B2 (en) | Motor drive control device and motor drive control method | |
| JP2020137175A (ja) | モータ駆動制御装置及びモータの駆動制御方法 | |
| JP2014217151A (ja) | 電力変換装置およびその過電流保護方法 | |
| JP4127014B2 (ja) | 電流検出装置および電流検出機能付きインバータ装置 | |
| JP3424155B2 (ja) | モータの駆動装置 | |
| JP6966233B2 (ja) | 三相モータの駆動装置およびそれを用いた電子機器、搬送機器 | |
| JP4938467B2 (ja) | モータ駆動用の電力変換装置、モータ駆動装置、モータおよびモータ駆動方法 | |
| JP3786149B2 (ja) | インバータにおける過電流制限方法、並びにインバータ | |
| JP2019176696A (ja) | パワートランジスタの駆動回路、パワーモジュール | |
| JPH06217556A (ja) | インバ−タの電流制限方法及びその回路 | |
| JP2007336665A (ja) | ゲート駆動装置およびそれを備えた電力変換装置 | |
| JP4770063B2 (ja) | Ｉｐｍ回路 | |
| JP3463432B2 (ja) | インバータ駆動装置 | |
| JP2004260981A (ja) | 電力変換装置及びこれを用いた電機システム | |
| KR950002039B1 (ko) | 인버터 구동회로의 자기 진단방법 | |
| JP2995915B2 (ja) | Ｉｇｂｔインバータの過電流保護回路 | |
| JP6365278B2 (ja) | 電力変換装置 | |
| WO2021070495A1 (ja) | スイッチング制御回路、駆動制御装置及びスイッチング制御方法 | |
| KR100316638B1 (ko) | 데드-타임발생회로를없앤펄스폭변조인버터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060120 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |