JP7095965B2

JP7095965B2 - モータ駆動装置

Info

Publication number: JP7095965B2
Application number: JP2017180334A
Authority: JP
Inventors: 敏満會澤
Original assignee: Toshiba Lifestyle Products and Services Corp
Current assignee: Toshiba Lifestyle Products and Services Corp
Priority date: 2017-09-20
Filing date: 2017-09-20
Publication date: 2022-07-05
Anticipated expiration: 2037-09-20
Also published as: JP2019057980A

Description

本発明の実施形態は、モータ駆動装置に関する。

近年、ブラシレスＤＣモータが、省エネや静音化の観点から多く用いられている。ブラシレスＤＣモータでは、回転子の位置に応じて通電タイミングを切り替える必要がある。そこで、ホールセンサなどの磁極位置センサにより回転子の位置を検出し、センサ信号のエッジに応じてモータへの通電タイミングを切り替えて駆動させている。

この場合、センサ信号のエッジが到来するタイミングよりも早く通電タイミングを切り替えて進角制御を行ったり、通電時間を変更することでモータ電流を調整できる。このような制御は、例えばタイマを用いて実現できる。例えば、センサ信号のエッジのタイミングからタイマ１による計時を開始させて当該タイマの割込みなどで通電を開始すると共に、タイマ２による計時を開始させて、当該タイマの割込みなどで通電を終了させることが考えられる。尚、特許文献１については、タイマを用いて行うブラシレスＤＣモータの通電制御の一例として提示した。

特開２００５－１１７８９５号公報

しかしながら、上記のような構成では、例えばモータが急激に加速する等してセンサ信号のエッジ間隔が短くなると、通電時間の完了よりも先に次のエッジが発生したり、次の通電タイミングが発生することで異常な通電状態となり、大電流が流れてしまうことも想定される。

そこで、制御に２つのタイマを用いる際に、制御の破綻を防止すると共に、より低進角での制御が可能となるモータ駆動装置を提供する。

実施形態のモータ駆動装置は、正側及び負側スイッチング素子の直列回路からなる複数のアームを並列に接続して構成され、モータを駆動する電力変換回路と、
前記モータを制御するため、前記電力変換回路を構成する各スイッチング素子に対するオンオフ信号を生成して出力する制御回路と、
前記モータの回転位置を検出する回転位置部とを備え、
前記制御回路は、第１及び第２タイマを備え、
前記回転位置に応じて前記第１タイマを起動し、前記第１タイマが所定時間を計時すると前記正側スイッチング素子のオンを開始させて前記モータへの通電を行うと共に、前記第１タイマによる計時を停止させて前記第２タイマを起動し、
前記第２タイマが所定時間を計時すると前記正側スイッチング素子をオフさせると共に、前記第２タイマによる計時を停止させ、
前記正側スイッチング素子のオフより先に前記回転位置が前記第１タイマを起動させる位置になると、オンにしている正側スイッチング素子のオフと、次にオンにする順番の正側スイッチング素子のオン及び前記第２タイマの起動とを行う。

一実施形態であり、モータ駆動装置の構成を示す図想定従来技術の通常動作を示すタイミングチャート回転位置信号のエッジ発生に伴う割込み処理を示すフローチャートタイマ１割込み処理を示すフローチャートタイマ２割込み処理を示すフローチャート異常発生時の動作を示すタイミングチャート本実施形態における回転位置信号のエッジ発生に伴う割込み処理を示すフローチャートタイマ１割込み処理を示すフローチャート異常発生時の動作を示すタイミングチャート図６に示す異常発生時に対応する実際の各信号波形を示す図本実施形態による異常対応を行った場合の実際の各信号波形を示す図

以下、一実施形態について図面を参照しながら説明する。モータ駆動装置の構成を示す図１において、直流電源１には、平滑コンデンサ２，抵抗素子３及び４の直列回路，並びにインバータ回路５が並列に接続されている。電力変換回路に相当するインバータ回路５は、４つのＮチャネルＭＯＳＦＥＴＱ１～Ｑ４がＨブリッジ接続されて構成されている。そして、ＦＥＴ＿Ｑ１及びＱ２の直列回路であるアームの共通接続点と、ＦＥＴ＿Ｑ３及びＱ４の直列回路であるアームの共通接続点との間に、単相ブラシレスＤＣモータ６の図示しない固定子巻線が接続されている。尚、ＦＥＴ＿Ｑ１及びＱ３は正側半導体スイッチング素子に対応し、ＦＥＴ＿Ｑ２及びＱ４は負側半導体スイッチング素子に対応する。

ＦＥＴ＿Ｑ１～Ｑ４は、制御マイクロコンピュータ７によりスイッチング制御される。制御回路に相当する制御マイコン７は、各ＦＥＴ＿Ｑ１～Ｑ４のゲートに、それぞれゲート駆動回路８～１１を介してゲート駆動信号を出力する。抵抗素子３及び４の共通接続点は制御マイコン７の入力端子に接続されている。制御マイコン７は、直流電源１の分圧された電圧をＡ／Ｄコンバータ１２によりＡ／Ｄ変換して読み込む。

また、モータ６にはホールセンサ１３が配置されており、ホールセンサ１３の出力端子は制御マイコン７の入力端子に接続されている。ホールセンサ１３は、モータ６の回転子に配置されている永久磁石の磁界を検出して、回転位置信号を制御マイコン７に出力する。制御マイコン７は、前記回転位置信号に応じて、モータ６の固定子巻線に対する通電方向，つまりモータ６の回転方向を切り替える。ホールセンサ１３は、回転位置検出部に相当する。

インバータ回路５と、直流電源１の負側端子であるグランドとの間を接続する電源線には、電流検出部である抵抗素子１４が挿入されている。抵抗素子１４のインバータ回路５側の端子は、制御マイコン７の入力端子に接続されており、制御マイコン７は、抵抗素子１４の端子電圧をＡ／Ｄコンバータ１２によりＡ／Ｄ変換して読み込む。

制御マイコン７は、第１ＰＷＭ回路１５及び第２ＰＷＭ回路１６を備えており、第１ＰＷＭ回路１５はＦＥＴ＿Ｑ１及びＱ２側にゲート信号を出力し、第２ＰＷＭ回路１６はＦＥＴ＿Ｑ３及びＱ４側にゲート信号を出力する。制御マイコン７は、それぞれタイマ１及びタイマ２を内蔵してなるタイマ１制御部１７及びタイマ２制御部１８を備えている。タイマ１及び２はプログラマブルであり、それぞれ第１及び第２タイマに相当する。タイマ１は、ホールセンサ１２が出力する回転位置信号のエッジで起動され、モータ６の進角制御に使用される。タイマ２は、タイマ１の計時が終了すると起動され、ＦＥＴ＿Ｑ１及びＱ３の通電時間制御に使用される。

周知のように、Ｈブリッジ型のインバータ回路５では、ＦＥＴ＿Ｑ１及びＱ４を同時にオンすることでモータ６の固定子巻線に例えば正方向の通電を行い、ＦＥＴ＿Ｑ２及びＱ３を同時にオンすることで同巻線に逆方向の通電を行う。

＜想定従来技術の説明＞
ここで、説明の都合上、以下のように想定した従来技術について図２から図６を参照して説明する。これは、上記の制御マイコン７の構成により実現可能であり、図２に示すように、以下の（１）～（３）のような制御シーケンスとなっている。また、図３は、回転位置信号のエッジ発生に伴う割込み処理，図４はタイマ１割込み処理，図５はタイマ２割込み処理のフローチャートである。

（１）ホールセンサ１３が出力する回転位置信号のエッジで（図３；開始）、タイマ１を起動させる（Ｓ７）。このときタイマ１には、前回までの回転位置信号のエッジ間隔時間（Ｓ１）を用いて，入力されるモータ６の進角指令に応じた進角を実現するため、信号エッジからの遅延時間を設定する（Ｓ６）。尚、図３に示すステップＳ５の「内部動作指令＝出力オン」は、インバータ回路５によりモータ６を駆動する指令が与えられている状態である。

（２）タイマ１が設定された時間を計時すると、タイマ１割込みが発生する（図４；開始）。この割込みに伴う処理では，信号エッジが「立上り」であれば（Ｓ１２；Ｈ）ＦＥＴ＿Ｑ１をオンさせ（Ｓ２２）、信号エッジが「立下がり」であれば（Ｓ１２；Ｌ）ＦＥＴ＿Ｑ３をオンさせて（Ｓ１６）モータ６への通電を開始する。そして、タイマ２を起動させる（Ｓ１８）。このとき，タイマ２には、通電指令に応じた通電時間を設定する（Ｓ１７）。また、誤動作を防止するためタイマ１を停止させ（Ｓ１１）、タイマ１割込みフラグをクリアする（Ｓ１１ａ）。

尚、ＦＥＴ＿Ｑ１をオンさせた時点では、下記（３）の制御におけるタイマ２による計時が過去に完了しており、それに伴いＦＥＴ＿Ｑ４が既にオンしているので、ＦＥＴ＿Ｑ１→Ｑ４方向の通電となる。同様に、ＦＥＴ＿Ｑ３をオンさせた時点では、ＦＥＴ＿Ｑ２が既にオンしているので、ＦＥＴ＿Ｑ３→Ｑ２方向の通電となる。

（３）タイマ２が設定された時間を計時すると、タイマ２割込みが発生する（図５；開始）。この割込みに伴う処理では，現状の通電方向に応じてオンさせている正側のＦＥＴ＿Ｑ１又はＱ３をオフさせる（Ｓ４０，Ｓ３６）。尚、ＦＥＴをオフさせる前に、抵抗素子１４で検出される電流のＡ／Ｄ変換を開始させる（Ｓ３１）。そして、タイマ１と同様に誤動作を防止するため，タイマ２を停止させる（Ｓ３３）。

尚、ステップＳ３６でＦＥＴ＿Ｑ３及びＱ４をオフし、ステップＳ４０でＦＥＴ＿Ｑ１及びＱ２をオフすると、ステップＳ３７，Ｓ４１でデッドタイム調整を行った後、ステップＳ３８，Ｓ４２でＦＥＴ＿Ｑ４，Ｑ２をオンさせる。これにより、インバータ回路５に還流電流が流れ、モータ６への通電電流は「フリーホイール」状態となる（Ｓ３９）。次に、回転位置信号の逆方向のエッジが発生すると（１）に移行する。

この従来技術に対し、以下のような異常が発生した場合を想定する。従来技術では、異常の発生に対応していない。図６に示すケースでは、モータ６が急加速する等して回転位置信号のエッジの到来が早まったため，タイマ１及び２を停止させる前に、つまり進角用遅延時間及び通電時間が経過する前に次のタイマ１の起動条件が発生している。これにより、所望の制御ができなくなる。具体的には、ＦＥＴ＿Ｑ３のオフ及びＦＥＴ＿Ｑ４のオンを、適切なタイミングで行うことができなくなる。

＜本実施形態による異常対応＞
そこで本実施形態では、上述した異常の発生に対応するため、図７に示すエッジ発生に伴う割込み処理において、新たなステップＳ５１～Ｓ５４を追加すると共に、タイマ２割込み処理におけるステップＳ３１～Ｓ４２，及びタイマ１割込み処理におけるステップＳ１２～Ｓ２２も実行するようにした。ステップＳ５で「ＹＥＳ」と判断すると、エッジ割込みの回数をカウントするホールセンサエッジカウンタをインクリメントして（Ｓ５１）、当該カウンタの値が「１」より大か否かを判断する（Ｓ５２）。

ホールセンサエッジカウンタは、図８に示すタイマ１割込み処理において、ステップＳ１８の実行後にリセットされる（Ｓ５５）。したがって、図２に示す通常の動作であれば当該カウンタの値は「１」であるから、ステップＳ５２において「ＮＯ」と判断され、ステップＳ６に移行する。

これに対して、図６に示す異常時では、図８に示すタイマ１割込み処理を実行する前にホールセンサエッジが発生することになるから、カウンタの値は「１」より大きくなる。したがって、ステップＳ５２において「ＹＥＳ」と判断され、ステップＳ３１～Ｓ４２を実行する。但し、このケースでは通電方向が「フリーホイール」にならないので、ステップＳ３５において「フリーホイール」と判断した際の分岐は削除している。そして、ホールセンサエッジカウンタの値を「１」に設定してから（Ｓ５３）、ステップＳ１２～Ｓ２２を実行する。ステップＳ１８の実行後は、タイマ１の停止及びタイマ１割込みフラグのクリアを行ってから（Ｓ５４）ステップＳ６に移行する。尚、タイマ２割込み処理については、図５に示したものに変更はない。

このように異常対応処理を行うことで、図６に示すケースに対応する図９においては、回転位置信号のエッジの到来が早まっても、その時点でタイマ２及び１の停止と再起動とが行われるので、それに伴いＦＥＴ＿Ｑ３のオフ及びＦＥＴ＿Ｑ４のオンが行われるようになる。

図１０は、図６に示すケースに対応する各信号波形を示す。モータ６の急加速に伴い回転位置信号のエッジ発生間隔が短くなり、タイマ１割込みである進角割込み，及びタイマ２割込みである通電割り込みの発生前にエッジ割込みが発生している。これにより、ＦＥＴ＿Ｑ３のオフ及びＦＥＴ＿Ｑ４のオンが行われず、図中に円形で囲んだ部分に示すように大きな電流が流れている。図１１は、図９に示すケースに対応する各信号波形を示す。回転位置信号のエッジ発生間隔が短くなってもＦＥＴ＿Ｑ３のオフ及びＦＥＴ＿Ｑ４のオンが行われるので、図１０のように大きな電流は流れない。

以上のように本実施形態によれば、制御マイコン７は、タイマ１制御部１７及びタイマ２制御部１８を備え、モータ６の回転子位置に応じてタイマ１を起動し、タイマ１による計時時間に基づいてＦＥＴ＿Ｑ１，Ｑ３のオンタイミングを制御することで、モータ６への通電を行う。また、制御マイコン７は、前記オンタイミングに応じてタイマ２を起動し、タイマ２による計時時間に基づいてＦＥＴ＿Ｑ１，Ｑ３のオフタイミングを制御する。そして、前記オフタイミングより先にロータ回転位置がタイマ１を起動させる位置になると、前記オフタイミングで行う予定であったＦＥＴ＿Ｑ１，Ｑ３のオフと、前記オンタイミングで行う予定であったＦＥＴ＿Ｑ１，Ｑ３のオン及び２タイマ２の起動を行うようにした。

これにより、モータ６が急加速する等して、タイマ１及び２による計時が完了する前に、次の回転位置信号のエッジが発生した場合でもモータ６への通電方向を適切に切り替えることが可能となり、インバータ回路５に大きな電流が流れることを防止して、制御を安定して行うことができる。

また、電流検出部２２は、タイマ２による計時時間に基づいてＦＥＴ＿Ｑ１，Ｑ３のオフタイミングを制御する際に電流を検出し、制御マイコン７は、前記オフタイミングより先に次の回転位置信号のエッジが発生すると、電流検出部２２により電流の検出を行わせてからＦＥＴ＿Ｑ１，Ｑ３のオフ及びオンを制御するようにした。これにより、モータ６が急加速した場合でも、電流の検出を確実に行うことができる。

（その他の実施形態）
３相のインバータ回路に適用しても良い。
電流検出は、異常対応時にタイマ２割込み処理のみで行っても良い。
スイッチング素子はＭＯＳＦＥＴに限ることなく、ＩＧＢＴやバイポーラトランジスタ等でも良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

図面中、１は直流電源、５はインバータ回路、６はブラシレスＤＣモータ、７は制御マイクロコンピュータ、１３はホールセンサ、１４は抵抗素子、１７はタイマ１制御部、１８はタイマ２制御部、Ｑ１～Ｑ４はＮチャネルＭＯＳＦＥＴを示す。

Claims

正側及び負側スイッチング素子の直列回路からなる複数のアームを並列に接続して構成され、モータを駆動する電力変換回路と、
前記モータを制御するため、前記電力変換回路を構成する各スイッチング素子に対するオンオフ信号を生成して出力する制御回路と、
前記モータの回転位置を検出する回転位置検出部とを備え、
前記制御回路は、第１及び第２タイマを備え、
前記回転位置に応じて前記第１タイマを起動し、前記第１タイマが所定時間を計時すると前記正側スイッチング素子のオンを開始させて前記モータへの通電を行うと共に、前記第１タイマによる計時を停止させて前記第２タイマを起動し、
前記第２タイマが所定時間を計時すると前記正側スイッチング素子をオフさせると共に、前記第２タイマによる計時を停止させ、
前記正側スイッチング素子のオフより先に前記回転位置が前記第１タイマを起動させる位置になると、オンにしている正側スイッチング素子のオフと、次にオンにする順番の正側スイッチング素子のオン及び前記第２タイマの起動とを行うモータ駆動装置。