JPH06349735A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06349735A
JPH06349735A JP5166117A JP16611793A JPH06349735A JP H06349735 A JPH06349735 A JP H06349735A JP 5166117 A JP5166117 A JP 5166117A JP 16611793 A JP16611793 A JP 16611793A JP H06349735 A JPH06349735 A JP H06349735A
Authority
JP
Japan
Prior art keywords
film
region
nickel
crystallization
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5166117A
Other languages
English (en)
Inventor
Shoji Miyanaga
昭治 宮永
Hisashi Otani
久 大谷
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP5166117A priority Critical patent/JPH06349735A/ja
Priority to CN94109535A priority patent/CN1052115C/zh
Priority to KR1019940013176A priority patent/KR100297878B1/ko
Publication of JPH06349735A publication Critical patent/JPH06349735A/ja
Priority to US08/831,088 priority patent/US6475840B1/en
Priority to US09/017,672 priority patent/US5932893A/en
Priority to JP2000173443A priority patent/JP3621331B2/ja
Priority to KR1020000067074A priority patent/KR100321000B1/ko
Priority to KR1020020042848A priority patent/KR100423632B1/ko
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

(57)【要約】 【目的】 結晶性珪素膜を６００度以下の低温で形成す
る。 【構成】 非晶質珪素膜に選択的に８族を中心とした金
属元素例えばＮｉを導入し、加熱により珪素膜を結晶化
させる。この際、結晶成長が基板に沿って進行する。例
えば、１００で示される領域に選択的にＮｉが導入され
た場合、その領域から結晶成長が１０５で示されるよう
に行われる。そしてこの領域において、結晶成長方向と
キャリアの移動方向とを揃えることによって、キャリア
が高速で移動するデバイスを得ることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ガラス等の絶縁基板上
に設けられたＴＦＴ（薄膜トランジスタ）を有する半導
体装置及びその作製方法に関するものである。
【０００２】
【従来の技術】ガラス等の絶縁基板上にＴＦＴを有する
半導体装置としては、これらのＴＦＴを画素の駆動に用
いるアクティブ型液晶表示装置やイメージセンサー等が
知られている。
【０００３】これらの装置に用いられるＴＦＴには、薄
膜状の珪素半導体を用いるのが一般的である。薄膜状の
珪素半導体としては、非晶質珪素半導体（ａ−Ｓｉ）か
らなるものと結晶性を有する珪素半導体からなるものの
２つに大別される。非晶質珪素半導体は作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、導電率等
の物性が結晶性を有する珪素半導体に比べて劣るため、
今後より高速特性を得る為には、結晶性を有する珪素半
導体からなるＴＦＴの作製方法の確立が強く求められて
いた。尚、結晶性を有する珪素半導体としては、多結晶
珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性
と非晶質性の中間の状態を有するセミアモルファス珪素
等の非単結晶珪素膜が知られている。以下においては、
結晶性を有する珪素半導体を結晶性珪素半導体、結晶性
を有する珪素半導体膜を結晶性珪素膜ということとす
る。
【０００４】これら結晶性を有する薄膜状の珪素半導体
を得る方法としては、 （１） 成膜時に結晶性を有する膜を直接成膜する。 （２） 非晶質の半導体膜を成膜しておき、レーザー光
のエネルギーにより結晶性を有せしめる。 （３） 非晶質の半導体膜を成膜しておき、熱エネルギ
ーを加えることにより結晶性を有せしめる。 と言った方法が知られている。しかしながら、（１）の
方法は良好な半導体物性を有する膜を基板上に全面に渡
って均一に成膜することが技術上困難であり、また成膜
温度が６００℃以上と高いので、安価なガラス基板が使
用できないというコストの問題もあった。また、（２）
の方法は、現在最も一般的に使用されているエキシマレ
ーザーを例にとると、レーザー光の照射面積が小さいた
め、スループットが低いという問題がまずあり、また大
面積基板の全面を均一に処理するにはレーザーの安定性
が充分ではなく、次世代の技術という感が強い。（３）
の方法は、（１）、（２）の方法と比較すると大面積に
対応できるという利点はあるが、やはり加熱温度として
６００℃以上の高温にすることが必要であり、安価なガ
ラス基板を用いることを考えると、さらに加熱温度を下
げる必要がある。特に現在の液晶表示装置の場合には大
画面化が進んでおり、その為ガラス基板も同様に大型の
物を使用する必要がある。この様に大型のガラス基板を
使用する場合には、半導体作製に必要不可欠な加熱工程
における縮みや歪みといったものが、マスク合わせ等の
精度を下げ、大きな問題点となっている。特に現在最も
一般的に使用されている７０５９ガラスの場合には、歪
み点が５９３℃であり、従来の加熱結晶化方法では大き
な変形を起こしてしまう。また、温度の問題以外にも現
在のプロセスでは結晶化に要する加熱時間が数十時間以
上にも及ぶので、さらにその時間を短くすることも必要
である。
【０００５】
【発明が解決しようとする課題】本発明は、上記の問題
を解決する手段を提供するものである。より具体的には
非晶質珪素からなる薄膜を加熱により結晶化させる方法
を用いた、結晶性を有する珪素半導体からなる薄膜の作
製方法において、結晶化に必要な温度の低温化と時間の
短縮を両立するプロセスを提供することをその目的とす
る。勿論、本発明で提供されるプロセスを用いて作製し
た結晶性を有する珪素半導体は、従来技術で作製された
ものと同等以上の物性を有し、ＴＦＴの活性層領域にも
使用可能なものであることは言うまでもないことであ
る。
【０００６】〔発明の背景〕本発明人らは、上記従来の
技術の項で述べた、非晶質の珪素半導体膜をＣＶＤ法や
スパッタ法で成膜し、該膜を加熱によって結晶化させる
方法について、以下のような実験及び考察を行った。
【０００７】まず実験事実として、ガラス基板上に非晶
質珪素膜を成膜し、この膜を加熱により結晶化させるメ
カニズムを調べると、結晶成長はガラス基板と非晶質珪
素との界面から始まり、ある程度の膜厚以上では基板表
面に対して垂直な柱状に進行することが認められた。
【０００８】上記現象は、ガラス基板と非晶質珪素膜と
の界面に、結晶成長の基となる結晶核（結晶成長の基と
なる種）が存在しており、その核から結晶が成長してい
くことに起因すると考察される。このような結晶核は、
基板表面に微量に存在している不純物金属元素やガラス
表面の結晶成分（結晶化ガラスと呼ばれるように、ガラ
ス基板表面には酸化珪素の結晶成分が存在していると考
えられる）であると考えられる。
【０００９】そこで、より積極的に結晶核を導入するこ
とによって結晶化温度の低温化が可能ではないかと考
え、その効果を確認すべく、他の金属を微量に基板上に
成膜し、その上に非晶質珪素からなる薄膜を成膜、その
後加熱結晶化を行う実験を試みた。その結果、幾つかの
金属を基板上に成膜した場合においては結晶化温度の低
下が確認され、異物を結晶核とした結晶成長が起こって
いることが予想された。そこで低温化が可能であった複
数の不純物金属について更に詳しくそのメカニズムを調
査した。
【００１０】結晶化は、初期の核生成と、その核からの
結晶成長の２段階に分けて考えることができる。ここ
で、初期の核生成の速度は、一定温度において点状に微
細な結晶が発生するまでの時間を測定することによって
観測されるが、この時間は上記不純物金属を成膜した薄
膜ではいずれの場合も短縮され、結晶核導入の結晶化温
度低温化に対する効果が確認された。しかも予想外のこ
とであるのだが、核生成後の結晶粒の成長を加熱時間を
変化させて調べたところ、ある種の金属を成膜後、その
上に成膜した非晶質珪素薄膜の結晶化においては、核生
成後の結晶成長の速度までが飛躍的に増大することが観
測された。このメカニズムについては後ほど詳しく述べ
ることにする。
【００１１】いずれにしろ、上記２つの効果により、あ
る種の金属を微量に成膜した上に非晶質珪素からなる薄
膜を成膜、その後加熱結晶化した場合には、従来考えら
れなかったような、５８０℃以下の温度で4 時間程度の
時間で十分な結晶性が得られることが判明した。この様
な効果を有する不純物金属の例として、鉄、コバルト、
ニッケル、銅、パラジウム、銀、白金が挙げられる。こ
れらはいずれも触媒材料として良く利用される金属であ
るので、今後本明細書中ではこれらを称して「低温結晶
化用触媒金属」と略すことにする。これらの中で、最も
効果が顕著であり、かつ扱いやすい材料としてニッケル
が挙げられ、今後本明細書中ではニッケルを中心とした
議論を行う事とする。
【００１２】ニッケルがどの程度の効果を有するのか一
例を挙げると、なんら処理を行なわない、即ちニッケル
の微量な薄膜を成膜していない基板上（コーニング７０
５９）にプラズマＣＶＤ法で形成された非晶質珪素から
なる薄膜を窒素雰囲気中での加熱によって、結晶化する
場合、その加熱温度として６００℃とした場合、加熱時
間として１０時間以上の時間を必要としたが、ニッケル
の微量な薄膜を成膜した基板上の非晶質珪素からなる薄
膜を用いた場合には、４時間程度の加熱において同様な
結晶化状態を得るこができた。尚この際の結晶化の判断
はラマン分光スペクトルを利用した。このことだけから
も、ニッケルの効果が非常に大きいことが判るであろ
う。
【００１３】〔課題を解決するための手段〕上記説明か
ら判る様に、低温結晶化用触媒金属の微量な薄膜を成膜
した上から、非晶質珪素からなる薄膜を成膜した場合、
結晶化温度の低温化及び結晶化に要する時間の短縮が可
能である。そこで、このプロセスをＴＦＴの製造に用い
ることを前提に、さらに詳細な説明を加えていくことに
する。尚、後ほど詳述するが、低温結晶化用触媒金属の
薄膜は基板上のみならず非晶質珪素上に成膜しても同様
の効果を有すること、及びイオン注入でも同様であった
ことから、今後本明細書ではこれら一連の処理を「低温
結晶化用触媒金属微量添加」と呼ぶことにする。なお、
上記低温結晶化用触媒金属としては、鉄、コバルト、ニ
ッケル、銅、パラジウム、銀、白金から選ばれた少なく
とも一つの元素を用いることが有用であるが、発明者ら
の知見によれば、上記材料と同等の効果を有する元素と
しては、８族元素であるＲｕ、Ｒｈ、Ｏｓ、Ｉｒを挙げ
ることができる。
【００１４】まず低温結晶化用触媒金属添加の方法につ
いて説明する。低温結晶化用触媒金属の微量添加は、基
板上に微量な低温結晶化用触媒金属薄膜を成膜し、その
後非晶質珪素を成膜する方法でも、先に非晶質珪素を成
膜し、その上から微量な低温結晶化用触媒金属薄膜を成
膜する方法でも、両者同様に低温化の効果が有り、その
成膜方法はスパッタ法でも、蒸着法でも可能で、成膜方
法は問わないことが判明している。ただし、基板上に微
量な低温結晶化用触媒金属薄膜を成膜する場合、７０５
９ガラス基板の上から直接微量な低温結晶化用触媒金属
薄膜を成膜するよりは、同基板上に酸化珪素の薄膜を成
膜し、その上に微量な低温結晶化用触媒金属薄膜を成膜
した場合の方が効果がより顕著である。この理由として
考えられることとして、珪素と低温結晶化用触媒金属が
直接接触していることが今回の低温結晶化には重要であ
り、７０５９ガラスの場合には珪素以外の成分がこの両
者の接触あるいは反応を阻害するのではないかというこ
とが挙げられる。
【００１５】また、微量添加の方法としては、非晶質珪
素の上または下に接して薄膜を形成する以外に、イオン
注入によって低温結晶化用触媒金属を添加してもほぼ同
様の効果が確認された。また、結晶化させんとする非晶
質珪素膜または非単結晶珪素膜の成膜時に、不純物とし
て添加してもよい。
【００１６】低温結晶化用触媒金属の量としては、例え
ばニッケルについては、１×１０15ａｔｏｍｓ／ｃｍ3
以上の量の添加において低温化が確認されているが、１
×１０21ａｔｏｍｓ／ｃｍ3 以上の添加量においては、
ラマン分光スペクトルのピークの形状が珪素単体の物と
は明らかに異なることから、実際に使用可能であるのは
１×１０15ａｔｏｍｓ／ｃｍ3 〜５×１０19ａｔｏｍｓ
／ｃｍ3 の範囲であると思われる。また、半導体物性と
して、ＴＦＴの活性層に使用することを考えると、この
量を１×１０15ａｔｏｍｓ／ｃｍ3 〜２×１０19ａｔｏ
ｍｓ／ｃｍ3 に抑えることが必要である。
【００１７】続いて、低温結晶化用触媒金属としてニッ
ケルを用いた場合に推測される結晶化機構について説明
を加える。
【００１８】上述の通り、低温結晶化用触媒金属を添加
しない場合には、基板界面等の結晶核からランダムに核
が発生し、その核からの結晶成長も同様にランダムで、
作製方法によっては（１１０）或いは（１１１）に比較
的配向した結晶が得られることが報告されており、当然
ながら薄膜全体に渡ってほぼ均一な結晶成長が観測され
る。
【００１９】まずこの機構を確認すべく、ＤＳＣ（示差
走査熱量計）による解析を行った。プラズマＣＶＤで基
板上に成膜した非晶質珪素薄膜を、基板についたまま試
料容器に充填し、一定速度で昇温していった。すると、
およそ７００℃前後で明確な発熱ピークが観察され、結
晶化が観測された。この温度は、昇温速度を変えると当
然シフトするが、例えば１０℃／ｍｉｎの速度で行った
場合には７００．９℃から結晶化が開始した。次に昇温
速度を３種類変えたものを測定し、それらから小沢法に
よって初期核生成後の結晶成長の活性化エネルギーを求
めた。すると、およそ３．０４ｅＶという値が得られ
た。また、反応速度式を理論曲線とのフィッティングか
ら求めたところ、無秩序核生成とその成長モデルによっ
て、最も良く説明されることが判明し、基板界面等の結
晶核からランダムに核が発生し、その核からの結晶成長
というモデルの妥当性が確認された。
【００２０】前述と全く同様の測定を、低温結晶化用触
媒金属を添加したもの、ここでは例としてニッケルを微
量添加したものについても行ってみた。すると、１０℃
／ｍｉｎの速度で昇温を行った場合には６１９．９℃か
ら結晶化が開始し、それら一連の測定から求めた結晶成
長の活性化エネルギーはおよそ１．８７ｅＶであって、
結晶成長が容易となっていることが数値的にも明らかと
なった。また、理論曲線とのフィッティングから求めた
反応速度式は、一次元的界面律速のモデルに近く、結晶
成長に一定方向の方向性を有することが示唆された。
【００２１】ここで、結晶化開始温度が低温化されるこ
とについては、前述の通り異物の効果として比較的容易
に考えられるのであるが、結晶成長の活性化エネルギー
まで下がった原因は何であろうか。この理由を調べるべ
く、多結晶珪素膜に珪素イオン注入することによって非
晶質化することにより作製した非晶質珪素膜の再結晶化
の活性化エネルギーの測定を前述の方法によって行っ
た。その結果、結晶化開始温度は逆に高温側にシフトし
たものの、結晶成長の活性化エネルギーは約２．３ｅＶ
と低下することが判明した。ここで、イオン注入によっ
て作製した非晶質珪素膜においては、膜中に殆ど水素を
含んでいないということを考えると、結晶成長の容易さ
は、結晶部分と非晶質部分との界面における水素脱離の
容易さが律速しているのではないかということが予想さ
れる。この仮説を支持する実験結果として、非晶質珪素
膜のＴＧ−ＤＴＡ（示差熱─熱重量同時分析）の結果か
ら、結晶化の開始は常に水素脱離が一段落した直後に起
こっており、水素が結晶化を阻害している可能性は非常
に高いものと予想される。ここで今回添加した低温結晶
化用触媒金属と水素との反応について調べてみると、こ
れらはいずれも水素と反応して水素化物を作る際に、発
熱反応を起こす物質である（パラジウムだけは文献によ
っては吸熱反応と示されている）ことが判明した。この
ことは、低温結晶化用触媒金属が水素と結合することに
よって安定化されることを示しており、これらから次の
ような機構により低温化が達成されていると考えられ
る。非晶質珪素中に取り込まれた低温結晶化用触媒金属
は、珪素と直接結合を作っている。ここに温度を加える
と、濃度勾配を均質化するために低温結晶化用触媒金属
の拡散が結晶化に先立って進行するが、その際に水素と
結合しながら拡散し、その結果として珪素との結合が弱
くなって結合が容易に切れやすくなり、膜中のダングリ
ングボンド及び空孔が増加する。結晶化は珪素原子の移
動を伴う必要があるが、ダングリングボンド及び空孔の
増加はそれらを容易にすることが予想され、これらは結
晶化の準備が低い温度において形成されることを意味す
る。その後、核発生が起こるが、この際の活性化エネル
ギーが低温結晶化用触媒金属の微量添加により低減され
る。このことは低温結晶化用触媒金属を添加することに
より、より低温から結晶化が発生していることから自明
であって、この理由としては低温結晶化用触媒金属単体
の異物としての効果あるいは、低温結晶化用触媒金属と
珪素からなる金属間化合物の効果の可能性もあると考え
ている。また、この核発生は低温結晶化用触媒金属の添
加した領域全面についてほぼ同時に発生するため、結果
として結晶成長は面のまま成長するような機構となり、
この場合反応速度式は一次元的界面律速過程となって、
ＤＳＣの結果と一致する。その後は結晶核からの結晶成
長が進行するが、その際に水素が結晶部分と非晶質部分
の界面に存在しないために律速過程が変化し、それに伴
って結晶成長に必要な活性化エネルギーは大きく低下す
る。上記機構を説明するためには、結晶化に先立った低
温結晶化用触媒金属の拡散が必要不可欠であるが、これ
については、結晶化が開始する手前までアニールを施し
た試料について、低温結晶化用触媒金属の濃度をＳＩＭ
Ｓ（二次イオン質量分析法）によって測定したところ、
低温結晶化用触媒金属を直接添加した領域からかなり遠
方の添加していない領域にまで測定限界値以上の低温結
晶化用触媒金属の存在が確認されていることから明らか
であろうと考えられる。
【００２２】次いで、上記低温結晶化用触媒金属微量添
加によって得られた結晶性珪素膜の結晶形態について説
明を加える。結晶化機構の説明の際にも触れたが、添加
した金属は結晶化温度以下でかなり広い領域に拡散す
る。そしてその結果、これら拡散領域においても結晶化
温度の低温化が達成されている。そして、この直接添加
領域と、その拡散領域においては結晶形態がことなるこ
とが明らかとなった。即ち、直接添加領域は基板に垂直
方向に結晶成長するのに対し、その周辺の拡散領域は結
晶が基板に水平方向に成長する様が確認された。これら
は、いずれも結晶の初期核生成の違いによるものであろ
うと推測している。即ち、直接添加部分は、それらの異
物が結晶核になり、そこから柱状に結晶成長が起こるの
に対し、周辺の拡散領域は、結晶核は前述の縦方向に成
長した直接添加部分であって、そこから成長が始まるた
めに必然的に横方向に成長が起こっているものと解釈さ
れるからである。以下、本明細書において、このように
低温結晶化用触媒金属の直接添加領域から周辺に伸びた
基板に平行な横方向への結晶成長領域を「横成長」領域
と呼ぶことにする。
【００２３】次に、上記低温結晶化用触媒金属としてニ
ッケルを使用した場合の、ニッケル微量添加部分とその
近傍の横成長部分についての電気特性を説明する。ニッ
ケル微量添加部分の電気特性は、導電率に関してはほぼ
ニッケルを添加していない膜、即ち６００℃程度で数十
時間結晶化を行ったものと同程度の値であり、また導電
率の温度依存性から活性化エネルギーを求めたところ、
ニッケルの添加量を前述の様に１０17ａｔｏｍｓ／ｃｍ
3 〜１０18ａｔｏｍｓ／ｃｍ3 程度とした場合には、ニ
ッケルの準位に起因すると思われる様な挙動は観測され
なかった。即ち、この実験事実からは、上記の濃度であ
ればＴＦＴの活性層等として使用が可能であることが考
察される。
【００２４】それに対し、横成長部分は、導電率がニッ
ケル微量添加部分と比較して１桁以上高く、結晶性を有
する珪素半導体としてはかなり高い値を有していた。こ
のことは、電流のパス方向が結晶の横成長方向と合致し
たため、電極間で電子が通過する間に存在する粒界が少
ないあるいは殆ど無かったことによるものと考えられ、
透過電子線顕微鏡写真の結果と矛盾無く一致する。即
ち、キャリアの移動が針状または柱状に成長した結晶の
粒界に沿ったものとなるので、キャリアは移動しやすい
状態が実現されている、と考えることができる。
【００２５】また、図１に示すように１００の領域に選
択的にニッケルを珪化ニッケル膜として導入し、しかる
後に非晶質珪素膜１０４を公知のプラズマＣＶＤ法で形
成し、さらに５５０度、４時間の加熱によって結晶化を
させた場合、ニッケルが導入された領域１００では基板
１０１に垂直な方向に結晶成長が起こり、同時に１００
以外の領域においては、矢印１０５で示すように基板１
０１に平行な方向に横方向成長が行われる。そして、こ
の結果結晶性珪素膜が得られる。この結晶性珪素膜中の
ニッケルの濃度をＳＩＭＳで測定したところ、以下のよ
うな知見が得られた。
【００２６】１．ニッケルの濃度分布は、膜の厚さ方向
においてそれ程大きくない。 ２．ニッケルが直接導入された領域（例えば、図１でい
うと１００の領域）におけるニッケル濃度は、ニッケル
膜の成膜条件に大きく影響される。言い換えるならば、
その領域におけるニッケル濃度の再現性はそれ程高くな
い。 ３．基板に平行な方向に結晶成長した領域（ニッケルが
直接導入されていない領域）においては、上記２のニッ
ケルが直接導入された領域よりもその濃度が約１桁以上
小さく、その濃度の再現性は高く得られる。 ４．バックグラウンドのニッケル濃度は、１×１０17ｃ
ｍ-3程度であり、ＳＩＭＳの測定限界とほぼ一致する。
即ち、バックグラウンドのニッケル濃度は、ＳＩＭＳの
測定限界レベルである１×１０17ｃｍ-3程度、またはそ
れ以下であるといえる。
【００２７】例えば、ニッケルが直接導入され、基板に
垂直な方向に結晶成長した領域においては、約２×１０
18ｃｍ-3の濃度でニッケルが存在している場合、そのニ
ッケルが導入された領域から約４０μｍ離れた基板に平
行な方向に結晶成長した領域、即ち横方向成長が行われ
た領域では、測定されるニッケル濃度は約２×１０17と
約１桁少ない。上記の例を図４を用いて説明する。図４
に示すのは、プラズマ処理によってＮｉが添加された領
域(Plasma treated)のＮｉ濃度と、基板に平行な方向に
結晶成長した領域(Lateral growth)のＮｉ濃度と、グラ
ンドレベルであるa-SiのＮｉ濃度である。図４からも分
かるように、基板に平行な方向に結晶成長した領域(Lat
eral growth)のＮｉ濃度は、Ｎｉが直接導入された領域
よりもＮｉ濃度が低い。従って、デバイスとして利用す
るには、この基板に平行な方向に結晶成長した領域を利
用することが有用である。
【００２８】直接ニッケルが導入される領域での珪素膜
中でのニッケル濃度を制御することは大変困難であり、
この場合のニッケル濃度は、ニッケル膜（実際には珪化
ニッケル膜）の成膜条件によって大きく変化する。これ
は、この領域（例えば図１の１００の領域）でのニッケ
ル濃度が、２０Å程度という極めてシビアな膜厚（実際
に測定することは困難であり、成膜レートから概算した
値である）が要求される成膜条件に直接依存するためで
あると考えられる。周知のように、スパッタ法等の成膜
方法で大面積に２０Å程度の膜を均一性良く成膜するこ
とは不可能である。従って、その成膜の再現性の悪さが
直接珪素膜中のニッケル濃度に反映するものと考えられ
る。また、このニッケル濃度のバラツキは、このニッケ
ルが直接導入された領域を活性層として形成したＴＦＴ
の特性にも直接影響する。即ち、ニッケルが直接導入さ
れた領域（例えば図１の１００）を利用してＴＦＴを作
製すると、その特性のバラツキが大きく現れる。これも
極薄膜のニッケル膜の成膜の再現性の悪さに起因するも
のと考えられる。
【００２９】一方、ニッケルが導入された領域から離れ
た領域、即ちニッケルが直接導入された領域から結晶が
基板に平行な方向に横方向成長した領域のニッケル濃度
は、概してニッケルが直接導入された領域よりもその濃
度が小さく（前述のように４０μｍ離れた場所で約１桁
小さい）、さらにそのバラツキが小さくなる傾向が見ら
れた。また、実験によれば、ＴＦＴとして満足のいく特
性が得られる活性層中のニッケルの濃度は、ＳＩＭＳの
測定限界以下（１×１０17ｃｍ-3以下）〜２×１０19ｃ
ｍ-3程度であることが分かっているが、基板に平行に結
晶成長した領域においては、直接のニッケルの導入量
（ニッケルが導入された領域、例えば領域１００におけ
る珪素膜１０４中のニッケル濃度）に係わらず、上記所
定のニッケル濃度が比較的安定して得られることが判明
している。即ち、ニッケルが導入された領域から基板に
平行に結晶成長した領域を利用してＴＦＴを形成する
と、極めて再現性良くＴＦＴを得ることができる。
【００３０】さらにまた、上記ニッケル濃度の範囲内の
領域を選ぶこと、あるいは所定の領域（但しニッケルが
直接導入される１００で示される領域は不可）のニッケ
ル濃度を上記範囲内にすることも容易であることが確認
されている。例えば、所定のニッケル濃度を有する領域
を選ぶには、ニッケルが導入された領域からの距離を設
定することでニッケルを所定の濃度とすることができ
る。但しこの場合、必要とする珪素膜の結晶性が得られ
ることが条件となる。
【００３１】また、この基板に平行に結晶成長した領域
におけるニッケル濃度を制御するには、結晶化の条件
（主に加熱時間と加熱温度）を制御することによっても
行え、その制御は、ニッケルが直接導入された領域にお
けるニッケル濃度を制御するのに比較して極めて容易で
ある。
【００３２】以上のように、結晶化のための触媒元素が
添加された領域から基板に平行に結晶成長した領域、即
ち横方向成長領域を半導体装置に利用することは、 （１） 結晶の配向性を積極的に利用でき、高移動度を
有するキャリアを利用できる。 （２） 結晶化のための触媒材料の濃度が低い領域を利
用できる。 （３） 上記（２）の領域が再現性良く得られる。 （４） 結晶化のための触媒材料の濃度を容易に制御す
ることができる。という点で有用である。
【００３３】では最後に、上述の各種特性を踏まえた上
でＴＦＴに応用する方法について説明する。ここでＴＦ
Ｔの応用分野としてはＴＦＴを画素の駆動に用いるアク
ティブマトリックス型液晶表示装置を想定するものとす
る。
【００３４】前述の様に、最近の大画面のアクティブマ
トリックス型液晶表示装置においては、ガラス基板の縮
みを抑えることが重要であるが、本発明の低温結晶化用
触媒金属微量添加プロセスを用いることにより、ガラス
の歪み点に比較して十分に低い温度で結晶化が可能であ
り、特に好適である。本発明を用いれば、従来非晶質珪
素を用いていた部分を、低温結晶化用触媒金属を微量添
加し、５００〜５５０℃程度で４時間程度結晶化させる
ことにより、結晶性を有する珪素に置き換えることが容
易に可能である。勿論、デザインルール等をそれ相応に
変更する必要はあるが、装置、プロセス共従来の物で十
分に対応可能であり、そのメリットは大きいものと考え
られる。
【００３５】しかも、今回の発明を用いれば、画素に用
いるＴＦＴと、周辺回路のドライバーを形成するＴＦＴ
とを、それぞれ特性に応じた結晶形態を利用して作り分
けることも可能であり、アクティブ型液晶表示装置への
応用に特にメリットが多い。画素に用いるＴＦＴは、そ
れほどのモビリティは必要とされておらず、それよりは
オフ電流が小さいことの方がメリットが大きい。そこで
本発明を用いる場合には、画素に用いるＴＦＴとなるべ
き領域に直接低温結晶化用触媒金属微量添加を行うこと
によって、結晶を縦方向に成長させ、その結果チャネル
方向に粒界を多数形成してオフ電流を低下させることが
可能である。それに対して、周辺回路のドライバーを形
成するＴＦＴは、今後ワークステーションへの応用等を
考えた場合には、非常に高いモビリティが必要である。
そこで本発明を応用する場合には、周辺回路のドライバ
ーを形成するＴＦＴの近傍に低温結晶化用触媒金属の微
量添加を行い、そこから一方向（基板に平行な方向）に
結晶を成長させ、その結晶成長方向をチャネルの電流の
パス方向と揃えることにより、非常に高い移動度を有す
るＴＦＴを作製することが可能である。
【００３６】また、画像情報や光信号を取扱うためのセ
ンサーをガラス基板上に集積化した装置が知られてい
る。例えば、集積化されたイメージセンサー等が知られ
ている。このような装置において、可視光を検出するの
であれば、分光感度の点から、非晶質珪素（ａ−Ｓｉ）
を用いることが好ましい。しかし、駆動回路部分には高
速動作が要求されるスイッチング素子が必要とされるの
で、駆動回路部分の素子例えばＴＦＴを非晶質珪素膜で
構成するのは好ましくない。このような場合、上記の高
移動度ＴＦＴを利用するのが有用である。例えば、セン
サー部分には、非晶質珪素膜を利用したフォトダイオー
ドやフォトトランジスタを形成し、周辺回路部分は、本
発明の結晶性珪素膜を利用してトランジスタを形成す
る。そしてこれらの回路を同一基板（例えばガラス基
板）上に集積化されて作り分けられる構成とすることが
できる。
【００３７】即ち、本発明を利用するならば、所定の領
域に結晶性珪素膜の領域と非晶質珪素膜の領域を作り分
けることができ、しかも横方向に結晶成長した結晶性珪
素膜の領域を利用することで、キャリアが高速で移動で
きるデバイスを形成することができる。上記のような有
用性は、液晶表示装置やセンサー等に限らず、広く基板
上に集積化された半導体装置に利用することができる。
即ち、基板上に薄膜半導体を利用したトランジスタやダ
イオード、さらには抵抗やキャパシタを集積化した装置
に利用することができる。
【００３８】
【作用】珪素を結晶化させるために導入される触媒作用
を有する８族の元素を中心とした微量元素を導入した領
域から、基板に対して平行な方向に針状あるいは柱状に
結晶成長を行わせ、該結晶成長領域を用いてＴＦＴ等の
活性層を構成することによって、微量元素が導入された
領域よりもその濃度が少ない領域を活性層として利用す
ることができ、前記微量元素の影響を受けないデバイス
を得ることができる。
【００３９】また、デバイスの形成に際して、針状ある
いは柱状に結晶成長した結晶性珪素膜の結晶成長方向に
合わせてキャリアが流れるように設定することで、デバ
イスの特性を高めることができる。さらにこの領域は、
前記微量元素の濃度が低く、またその濃度を容易に制御
できるので、必要とする特性を有するデバイスを再現性
良く得ることができる。
【００４０】
【実施例】以下の実施例においては、ニッケルを結晶化
のための触媒として用いた例を示すが、他の８族の元素
を用いる場合、さらにはニッケルと同様な効果を期待で
きるＣｕやＡｇを利用した場合でも、基本的に以下の実
施例におけるニッケルの代わりに用いることができる。
またその導入方法も、それらの元素またはその元素を含
む薄膜を、非単結晶珪素膜の上面に成膜する方法、８族
の元素をイオンドーピングまたはイオン注入によって非
単結晶珪素膜中に添加する方法、非晶質珪素膜の成膜時
に混入させる方法でよい。そしてこの時、その濃度が珪
素膜中において、２×１０19cm-3以下となるようにすれ
ばよい。
【００４１】〔実施例１〕本実施例は、ガラス基板上に
結晶性珪素膜を用いたＰチャネル型ＴＦＴ（ＰＴＦＴと
いう）とＮチャネル型ＴＦＴ（ＮＴＦＴという）とを相
補型に組み合わせた回路を形成する例である。本実施例
の構成は、アクティブ型の液晶表示装置の画素電極のス
イッチング素子や周辺ドライバー回路、さらにはイメー
ジセンサやその他集積回路に利用することができる。
【００４２】図１に本実施例の作製工程の断面図を示
す。まず、基板（コーニング７０５９）１０１上にスパ
ッタリング法によって厚さ２０００Åの酸化珪素の下地
膜１０２を形成する。つぎにメタルマスクまたは酸化珪
素膜等によって形成されたマスク１０３を設ける。この
マスク１０３は、スリット状に下地膜１０２を１００で
示す領域において露呈させる。即ち、図１（Ａ）の状態
を上面から見ると、スリット状に下地膜１０２は露呈し
ており、他ぼ部分はマスクされている状態となってい
る。
【００４３】上記マスク１０３を設けた後、スパッタリ
ング法によって、厚さ５〜２００Å、例えば２０Åの珪
化ニッケル膜（化学式ＮｉＳｉx 、０．４≦ｘ≦２．
５、例えば、ｘ＝２．０）を１００の領域に選択的に成
膜する。この珪化ニッケル膜を成膜するのは、VIII族
（８族）元素であるニッケルを結晶化のための触媒元素
として用いるためである。
【００４４】つぎに、プラズマＣＶＤ法によって、厚さ
５００〜１５００Å、例えば１０００Åの真性（Ｉ型）
の非晶質珪素膜１０４を成膜する。そして、これを水素
還元雰囲気下（好ましくは、水素の分圧が０．１〜１気
圧），５５０℃、または不活性雰囲気化（大気圧），５
５０℃、で４時間アニールして結晶化させる。この際、
珪化ニッケル膜が選択的に成膜された１００の領域にお
いては、基板１０１に対して垂直方向に結晶性珪素膜１
０４の結晶化が起こる。そして、領域１００以外の領域
では、矢印１０５で示すように、領域１００から横方向
（基板と平行な方向）に結晶成長が行われる。
【００４５】そしてこの結晶化を助長させ、さらに緻密
な結晶性珪素膜を得るために、上記加熱アニールの後に
ランプ加熱によるアニールを行う。このアニールは、
１．２μｍの赤外光を用いて行う。また、このアニール
の時間は５分以内とする。赤外光は、珪素には効率良く
吸収され、珪素の膜質改善には大きな効果を得ることが
できる。一方、ガラス基板には吸収されにくいので、珪
素に対して選択的にエネルギーを与えるとともに、ガラ
ス基板はあまり加熱しないという有意性が得られる。こ
のランプ加熱によるアニールに用いられる光としては、
タングステンハロゲンランプ光（波長０．５μｍ〜３．
５μｍ）等を用いることができる。このランプ加熱によ
るアニールによって、緻密な結晶性珪素膜を得ることが
できる。また、上記ランプ加熱の代わりにレーザー光を
用いたアニールを行うことも可能である。
【００４６】また、上記ランプ加熱によるアニールを行
った結晶性珪素膜と、上記ランプ加熱を行わなかった場
合の結晶性珪素膜とでＮチャネル型ＴＦＴをそれぞれ形
成し、その移動度を測定したところ、平均で約２０％の
向上が見られた。これは、上記ランプ加熱による結晶性
の改善、特に膜中の欠陥を大きく減少できたことによる
ものと考えられる。
【００４７】上記工程の結果、非晶質珪素膜を結晶化さ
せて、結晶性珪素膜１０４を得ることができる。その
後、素子間分離を行い、ＴＦＴのソース／ドレイン領
域、チャネル形成領域が形成される活性層の領域を確定
する。本実施例においては、約４０μｍ以上にわたって
基板に平行な方向への結晶成長（横方向成長）が見られ
たので、それぞれの活性層の長さ（ソース／ドレイン方
向の長さ）を４０μｍとした。この場合、チャネルの中
心とニッケルが導入された位置との距離は約２０μｍと
なるが、この距離を設定することで、活性層中（特にチ
ャネル形成領域）でのニッケルの濃度を選択することが
できる。
【００４８】つぎに、スパッタリング法によって厚さ１
０００Åの酸化珪素膜１０６をゲイト絶縁膜として成膜
する。スパッタリングには、ターゲットとして酸化珪素
を用い、スパッタリング時の基板温度は２００〜４００
℃、例えば３５０℃、スパッタリング雰囲気は酸素とア
ルゴンで、アルゴン／酸素＝０〜０．５、例えば０．１
以下とする。
【００４９】この工程の後、先程のランプ加熱によるア
ニールを再度行う。これは、酸化珪素膜より成るゲイト
絶縁膜１０６と結晶性珪素膜１０４との界面特性を改善
するためである。勿論、このランプ加熱のアニールによ
っても結晶性珪素膜１０４の結晶性はさらに改善され
る。周知のように、絶縁ゲイト型電界効果トランジスタ
のゲイト絶縁膜とチャネル形成領域（図１においては、
１１２と１１５がチャネル形成領域となる結晶性珪素膜
部分である）との界面特性を改善すること、具体的に
は、その領域における欠陥や準位を極力低減させること
は重要である。よって、このゲイト絶縁膜１０６の形成
後に行われるランプ加熱によるアニールは大きな効果を
得ることができる。また、ランプ加熱の代わりにレーザ
ー光の照射によるアニールを行ってもよい。
【００５０】つぎに、スパッタリング法によって、厚さ
６０００〜８０００Å、例えば６０００Åのアルミニウ
ム（０．１〜２％のシリコンを含む）を成膜する。そし
て、パターニングを行い、ゲイト電極１０７、１０９を
形成する。さらに、このアルミニウムの電極の表面を陽
極酸化して、表面に酸化物層１０８、１１０を形成す
る。この陽極酸化は、酒石酸が１〜５％含まれたエチレ
ングリコール溶液中で行った。得られた酸化物層１０
８、１１０の厚さは２０００Åであった。なお、この酸
化物１０８と１１０とは、後のイオンドーピング工程に
おいて、オフセットゲイト領域を形成する厚さとなるの
で、オフセットゲイト領域の長さを上記陽極酸化工程で
決めることができる。勿論このゲイト電極は、珪素を主
成分とするもの、さらには珪素と金属とのシリサイドを
有するもの、金属を主成分とするもの、珪素と金属との
積層を有する構造であってもよい。
【００５１】次に、イオンドーピング法（イオン注入
法）によって、活性層領域（ソース／ドレイン、チャネ
ルを構成する）に一導電型を付与する不純物を添加す
る。このドーピング工程において、ゲイト電極１０７と
その周囲の酸化層１０８、ゲイト電極１０９とその周囲
の酸化層１１０をマスクとして不純物（燐およびホウ
素）を注入する。ドーピングガスとして、フォスフィン
（ＰＨ3 ）およびジボラン（Ｂ2 Ｈ6 ）を用い、前者の
場合は、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、
後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶとす
る。ドース量は１×１０15〜８×１０15ｃｍ-2、例え
ば、燐を２×１０15ｃｍ-2、ホウ素を５×１０15とす
る。ドーピングに際しては、一方の領域をフォトレジス
トで覆うことによって、それぞれの元素を選択的にドー
ピングする。この結果、Ｎ型の不純物領域１１４と１１
６、Ｐ型の不純物領域１１１と１１３が形成され、Ｐチ
ャネル型ＴＦＴ（ＰＴＦＴ）の領域とＮチャネル型ＴＦ
Ｔ（ＮＴＦＴ）との領域を形成することができる。
【００５２】その後、レーザー光の照射によってアニー
ル行う。レーザー光としては、ＫｒＦエキシマレーザー
（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた
が、他のレーザーであってもよい。レーザー光の照射条
件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ2 、
例えば２５０ｍＪ／ｃｍ2 とし、一か所につき２〜１０
ショット、例えば２ショット照射する。このレーザー光
の照射時に基板を２００〜４５０℃程度に加熱すること
は有用である。このレーザアニール工程において、先に
結晶化された領域にはニッケルが拡散しているので、こ
のレーザー光の照射によって、再結晶化が容易に進行
し、Ｐ型を付与する不純物がドープされた不純物領域１
１１と１１３、さらにはＮを付与する不純物がドープさ
れた不純物領域１１４と１１６は、容易に活性化させる
ことができる。
【００５３】またこのソース／ドレイン領域のアニール
方法として、前述のランプ加熱によるアニール方法も有
効である。このランプ加熱（例えば１．２μｍの赤外光
を用いる）は前述のように、珪素を選択的に加熱するの
で、ガラス基板の加熱を極力避けたい本実施例のような
工程には有用である。
【００５４】続いて、厚さ６０００Åの酸化珪素膜１１
８を層間絶縁物としてプラズマＣＶＤ法によって形成
し、これにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によってＴＦ
Ｔの電極・配線１１７、１２０、１１９を形成する。最
後に、１気圧の水素雰囲気で３５０℃、３０分のアニー
ルを行い、ＴＦＴを相補型に構成した半導体回路を完成
する。（図１（Ｄ））
【００５５】上記に示す回路は、ＰＴＦＴとＮＴＦＴと
を相補型に設けたＣＭＯＳ構造であるが、上記工程にお
いて、２つのＴＦＴを同時に作り、中央で切断すること
により、独立したＴＦＴを２つ同時に作製することも可
能である。
【００５６】図２に、図１（Ｄ）を上面から見た概要を
示す。図２における符号は図１の符号に対応する。図２
に示すように結晶化の方向は矢印１０５で示す方向であ
り、ソース／ドレイン領域の方向（ソース領域とドレイ
ン領域を結んだ線方向）に結晶成長が行われている。こ
の構成のＴＦＴの動作時において、キャリアはソース／
ドレイン間を針状あるいは柱状に成長した結晶に沿って
移動する。即ちキャリアは針状あるいは柱状の結晶の結
晶粒界に沿って移動する。従って、キャリアが移動する
際に受ける抵抗を低減することができ、高移動度を有す
るＴＦＴを得ることができる。
【００５７】本実施例においては、ニッケルを導入する
方法として、非晶質珪素膜１０４下の下地膜１０２上に
選択的にニッケルを珪化ニッケル薄膜（極めて薄いの
で、膜として観察することは困難である）として形成
し、この部分から結晶成長を行わす方法を採用したが、
非晶質珪素膜１０４を形成後に、選択的に珪化ニッケル
膜を成膜する方法でもよい。即ち、結晶成長は非晶質珪
素膜の上面から行ってもよいし、下面から行ってもよ
い。またニッケルの導入方法としては、ニッケルを含む
電極を用いてプラズマ処理を行い、微量なニッケルを付
着させる方法を用いてもよい。また、予め非晶質珪素膜
を成膜し、さらにイオンドーピング法やイオンインプラ
テーション（イオン注入法）を用いて、ニッケルイオン
をこの非晶質珪素膜１０４中に選択的に注入する方法を
採用してもよい。この場合は、ニッケル元素の濃度を制
御することができるという特徴を有する。
【００５８】〔実施例２〕本実施例は、アクティブ型の
液晶表示装置において、Ｎチャネル型ＴＦＴをスイッチ
ング素子として各画素に設けた例である。以下において
は、一つの画素について説明するが、他に多数（一般に
は数十万）の画素が同様な構造で形成される。また、Ｎ
チャネル型ではなくＰチャネル型でもよいことはいうま
でもない。また、液晶表示装置の画素部分に設けるので
はなく、周辺回路部分にも利用できる。また、イメージ
センサや他の集積回路に利用することができる。即ち薄
膜トランジタと利用するのであれば、特にその用途が限
定されるものではない。
【００５９】本実施例の作製工程の概略を図３に示す。
本実施例において、基板２０１としてはコーニング７０
５９ガラス基板（厚さ１．１ｍｍ、３００×４００ｍ
ｍ）を使用した。まず、下地膜２０３（酸化珪素）をス
パッタリング法で２０００Åの厚さに形成する。この後
選択的にニッケルを導入するために、メタルマスクや酸
化珪素膜、またはフォトレジスト等により、マスク２０
３を形成する。そして、スパッタリング法により珪化ニ
ッケル膜を成膜する。この珪化ニッケル膜は、スパッタ
リング法によって、厚さ５〜２００Å、例えば２０Åの
厚さに形成する。この珪化ニッケル膜は、化学式ＮｉＳ
ｉx 、０．４≦ｘ≦２．５、例えば、ｘ＝２．０で示さ
れる。このようにして、選択的に領域２０４に珪化ニッ
ケル膜が形成される。
【００６０】この後、ＬＰＣＶＤ法もしくはプラズマＣ
ＶＤ法で非晶質珪素膜２０５を１０００Åの厚さに形成
し、４００℃で１時間脱水素化を行った後、加熱アニー
ルによって結晶化を行う。このアニール工程は、水素還
元雰囲気下（好ましくは、水素の分圧が０．１〜１気
圧）、５５０℃で４時間行った。またこの加熱アニール
工程を窒素等の不活性雰囲気中で行ってもよい。
【００６１】このアニール工程において、非晶質珪素膜
２０５下の一部の領域（２０４の領域）には、珪化ニッ
ケル膜が形成されているので、この部分から結晶化が起
こる。この結晶化の際、図３（Ｂ）の矢印で示すよう
に、珪化ニッケルが成膜されている部分２０４では、基
板２０１に垂直方向に珪素の結晶成長が進行する。ま
た、同様に矢印で示されるように、珪化ニッケルが成膜
されいていない領域（領域２０５以外の領域）において
は、基板に対し、平行な方向に結晶成長が行われる。こ
の後実施１と同様なランプ加熱によってアニールを行
い、珪素膜の結晶性の改善（緻密化）を行う。
【００６２】こうして、結晶性珪素よりなる半導体膜２
０５を得ることができる。次に、上記半導体膜２０５を
パターニングして島状の半導体領域（ＴＦＴの活性層）
を形成する。この際、チャンネル形成領域２０９が形成
される部分とニッケルが導入される２０４との距離を設
定することにより、チャネル形成領域２０９におけるニ
ッケルの濃度を決めることができる。即ちその距離を長
くすれば、チャネル形成領域２０９におけるニッケル濃
度を小さくすることができ、その距離を短くすれば、チ
ャネル形成領域におけるニッケル濃度を高くすることが
できる。勿論この場合、珪素膜２０５が結晶化している
領域でなければならない。
【００６３】さらにテトラ・エトキシ・シラン（ＴＥＯ
Ｓ）を原料として、酸素雰囲気中のプラズマＣＶＤ法に
よって、酸化珪素のゲイト絶縁膜（厚さ７００〜１２０
０Å、典型的には１０００Å）２０６を形成する。基板
温度はガラスの縮みやソリを防止するために４００℃以
下、好ましくは２００〜３５０℃とする。この後、実施
例１と同様に赤外光の照射によるランプ加熱を１分〜５
分行い、半導体膜２０５とゲイト絶縁膜２０６との界面
特性を向上させる。
【００６４】次に、公知の珪素を主成分とした膜をＣＶ
Ｄ法で形成し、パターニングを行うことによって、ゲイ
ト電極２０７を形成する。その後、Ｎ型の不純物とし
て、リンをイオン注入でドーピングし、自己整合的にソ
ース領域２０８、チャネル形成領域２０９、ドレイン領
域２１０を形成する。そして、ＫｒＦレーザー光を照射
することによって、イオン注入のために結晶性の劣化し
た珪素膜の結晶性を改善させる。このときにはレーザー
光のエネルギー密度は２５０〜３００ｍＪ／ｃｍ2 とす
る。このレーザー照射によって、このＴＦＴのソース／
ドレインのシート抵抗は３００〜８００Ω／ｃｍ2 とな
る。この工程も、レーザー光を用いる代わりに、赤外光
のランプ加熱で行うことができる。
【００６５】その後、酸化珪素によって層間絶縁物２１
１を形成し、さらに、画素電極２１２をＩＴＯによって
形成する。そして、コンタクトホールを形成して、ＴＦ
Ｔのソース／ドレイン領域にクロム／アルミニウム多層
膜で電極２１３、２１４を形成し、このうち一方の電極
２１３はＩＴＯ２１２にも接続するようにする。最後
に、水素中で２００〜３００℃で２時間アニールして、
シリコンの水素化を完了する。このようにして、ＴＦＴ
を完成する。この工程は、同時に他の多数の画素領域に
おいても同時に行われる。
【００６６】本実施例で作製したＴＦＴは、ソース領
域、チャネル形成領域、ドレイン領域を構成する活性層
として、キャリアの流れる方向に結晶成長させた結晶性
珪素膜を用いているので、結晶粒界をキャリアが横切る
ことがなく、即ちキャリアが針状あるいは柱状の結晶の
結晶粒界に沿って移動することになるから、キャリアの
移動度の高いＴＦＴを得ることができる。本実施例で作
製したＴＦＴはＮチャネル型であり、その移動度は、９
０〜１３０（ｃｍ2 ／Ｖｓ）であった。従来の６００
℃、４８時間の熱アニールによる結晶化によって得られ
た結晶性珪素膜を用いたＮチャネル型ＴＦＴの移動が、
８０〜１００（ｃｍ2 ／Ｖｓ）であったことと比較する
と、これは大きな特性の向上である。
【００６７】また上記の工程と同様な作製方法によっ
て、Ｐチャネル型ＴＦＴを作製し、その移動度を測定す
ると、８０〜１２０（ｃｍ2 ／Ｖｓ）であった。これも
従来の６００℃、４８時間の熱アニールによる結晶化に
よって得られた結晶性珪素膜を用いたＰチャネル型ＴＦ
Ｔの移動が、３０〜６０（ｃｍ2 ／Ｖｓ）であったこと
に比較すると大きな特性の向上である。
【００６８】〔実施例３〕本実施例は、実施例２に示す
ＴＦＴにおいて、結晶の成長方向に対して垂直な方向に
ソース／ドレインを設けた例である。即ち、キャリアの
移動する方向が結晶成長方向とは垂直になっており、針
状あるいは柱状の結晶の結晶粒界を横切るようにしてキ
ャリアが移動する構成とした例である。このような構成
とすると、ソース／ドレイン間の抵抗を高くすることが
できる。これは、針状あるいは柱状に結晶成長した結晶
の結晶粒界を横切るようにキャリアが移動しなければな
らないためである。本実施例の構成を実現するには、実
施例２に示す構成において、単にＴＦＴをどのような向
きで設けるかを設定すればよい。
【００６９】〔実施例４〕本実施例は、実施例２に示す
構成において、ＴＦＴを設ける向き（ここではソース／
ドレイン領域を結ぶ線で定義する。即ち、キャリアの流
れる向きでＴＦＴの方向を決めることとする）を結晶性
珪素膜の基板表面に対する結晶成長方向と任意の角度で
設定することにより、ＴＦＴの特性を選択することを要
旨とする。
【００７０】前述のように、結晶の成長方向にキャリア
を移動させる場合、キャリアは結晶粒界に沿って移動す
るので、その移動度を向上させることができる。一方、
結晶の成長方向に対して垂直な方向にキャリアを移動さ
せる場合には、キャリアが多数の粒界を横切らなければ
ならないので、キャリアの移動度は低下する。
【００７１】そこで、この２つの状態の間を選択するこ
とによって、即ち結晶成長方向とキャリアの移動する方
向との角度を０〜９０°の範囲において設定することに
より、キャリアの移動度を制御することができる。また
別な見方をするならば、上記結晶成長方向とキャリアの
移動する方向との角度を設定することにより、ソース／
ドレイン領域間の抵抗を制御できることになる。勿論こ
の構成は、実施例１に示す構成にも利用することができ
る。この場合、図２に示すスリット状のニッケル微量添
加領域１００が０〜９０°の範囲で回転し、矢印１０５
で示す結晶の成長方向と、ソース／ドレイン領域を結ぶ
線との角度が０〜９０°範囲で選択されることになる。
そして、この角度が、０°に近い場合は移動度が大き
く、ソース／ドレイン間の電気抵抗が小さい構成とする
ことができる。またこの角度が９０°に近い場合、移動
度が小さく、ソース／ドレイン間の抵抗、即ちチャネル
形成領域の抵抗が大きい構成とすることができる。
【００７２】〔実施例５〕本実施例は、実施例１または
実施例２の非単結晶珪素半導体膜の結晶化の工程におい
て、塩素が添加された酸化珪素膜を形成後に、ランプ加
熱による結晶化を行う例である。実施例１または実施例
２においては、まず非単結晶珪素膜を形成後に、５５０
度、４時間の加熱によりこの珪素膜を結晶化させ、さら
にランプ加熱によって結晶性の助長及び改善を行うもの
であった。本実施例はこの工程をさらに発展させたもの
であって、ランプ加熱の際に結晶化のための触媒元素を
ゲッタリングせんとするものである。
【００７３】本実施例においては、まず実施例１や実施
例２で説明したように加熱によって結晶性珪素膜を作製
する。この工程は、触媒元素（例えばニッケル）の作用
によって５５０度、４時間程度の加熱アニールによって
行われる。その後、塩素が添加された酸化珪素膜を１０
００Åの厚さに形成する。この後この酸化珪素膜を介し
てのランプ加熱を行う。ランプ加熱の条件は実施例１の
場合と同様である。この時、先の加熱によって結晶化さ
れた結晶性珪素膜の結晶性が改善される（膜の緻密化が
進行する）とともに、酸化珪素膜中の塩素の働きによっ
て、結晶化のための触媒元素のゲッタリングが行われ
る。こうして、触媒元素が固定化され、触媒元素がデバ
イスの動作に影響を与えることが低減された結晶性珪素
膜を得ることができる。
【００７４】その後この塩素が添加された酸化珪素膜を
取り除き、ゲイト絶縁膜用の酸化珪素膜を形成する。そ
の後の工程は、実施例１や実施例２で説明したのと同様
である。
【００７５】〔実施例６〕本実施例は、図３に示す実施
例２の作製工程において、珪化ニッケル膜を下地膜２０
２上全面に形成することで、珪素膜全面において、基板
に垂直な方向に結晶成長をさせた例である。ＴＦＴの作
製は、マスク２０３を設けずに珪化ニッケル膜を下地膜
２０２上全面に形成し、かかる後に実施例２で説明した
ように非晶質珪素膜２０５を形成し、さらに結晶化工程
を経て、ＴＦＴを作製する。
【００７６】本実施例のＴＦＴの概略の断面は、図３
（Ｄ）に示すものと異なるものではないが、ソース／ド
レイン領域２０８、２１０とチャネル形成領域２０９と
が形成される活性層において、針状あるいは柱状の結晶
の成長方向が、基板２０１に対して垂直に成されてい
る。この為、ソース領域（２０８または２１０）とドレ
イン領域（２１０または２０８）との間を移動するキャ
リアは、針状あるいは柱状の結晶の結晶粒界を横切る形
で移動することになる。従って、ソース／ドレイン間の
抵抗が若干高いＴＦＴとなる。このようなＴＦＴは、移
動度は１００ｃｍ2／Ｖｓ以下であるが、オフ電流が小
さいので、電荷保持を行うことを目的とする液晶表示装
置の画素用ＴＦＴに最適な形式となる。
【００７７】しかしながら、本実施例のようなＴＦＴ
は、前述のように活性層中におけるニッケル濃度を制御
することが困難であるので、歩留りや信頼性に問題があ
る。この問題は、ニッケルの導入量を制御できる方法
（例えばイオン注入法）を利用することで改善できる。
【００７８】〔実施例７〕本実施例は、加熱による結晶
化のための触媒元素である８族の元素の他に４族の元素
のイオン注入により、さらに結晶化を促進させた例であ
る。本実施例の作製工程を図１を用いて説明する。また
特に断らない限り個々の作製工程における作製条件や膜
厚は、実施例１で説明のと同様である。
【００７９】まずガラス基板１０１上に下地膜（酸化珪
素膜）を形成し、さらにマスク１０３を形成し、選択的
に結晶化のための触媒元素である８族の元素（ここでは
ニッケル）を薄膜として露呈した１００の領域に形成す
る。つぎにマスク１０３を取り除き、非単結晶珪素膜こ
こでは非晶質珪素膜１０４をプラズマＣＶＤ法によって
形成する。次に４族の元素である珪素をイオン注入法に
より、全面に打ち込む。この際投影飛程が珪素膜１０４
と下地膜１０２との界面近傍の基板側になるようにす
る。イオン注入の加速電圧は６０ｋＶし、ドーズ量は２
×１０15ｃｍ-2とする。この結果、基板（下地膜も含
む）と非晶質珪素膜１０４との界面近傍を中心に徹底的
に非晶質化が行われ、結晶化核となるべき存在を極力無
くすことができる。
【００８０】ここで４族の元素を用いるのは、珪素に対
して電気的に中性の不純物であるからである。この４族
の元素としては、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂを用いる
ことができるが、特にＳｉ、Ｇｅ、Ｓｎを用いることが
好ましい。またそのドーズ量は５×１０14〜５×１０16
イオンｃｍ-2とすればよい。
【００８１】この後、非晶質珪素膜１０４を５５０度、
４時間の加熱により結晶化させる。この際、１００の領
域から矢印１０５で示すような基板に平行な方向への結
晶成長が起こる。この結晶成長は、針状あるいは柱状に
行われる。この結晶成長の際、基板と非晶質珪素膜との
界面を中心に結晶成長の核になる結晶成分（非晶質珪素
膜といっても、程度も問題として結晶成分は存在する）
が先の珪素イオンの注入によって排除されているので、
１００の領域から基板に平行な方向に行われる結晶成長
が珪素膜１０４と下地膜１０２との界面から発生する結
晶成長によって阻害されることなく、配向性の良好な、
即ち結晶成長方向の揃った結晶成長を行わすことができ
る。
【００８２】後は実施例１で説明したように、ＰＴＦＴ
及びＮＴＦＴを形成することで、相補型に形成されたＴ
ＦＴ回路を完成する。本実施例のように、配向性の良好
な結晶性珪素膜において、その結晶成長方向とキャリア
の移動する方向とが揃うようにＴＦＴを形成した場合、
キャリアが結晶粒界に沿って移動するので、その移動の
際に結晶粒界の影響を殆ど受けない構成とすることがで
きる。即ち、高速動作を得ることができる。例えば、実
施例１で示した工程により形成したＮＴＦＴの移動度は
平均で９０〜１３０ｃｍ2 ／Ｖｓであったものが、本実
施例のように加熱による結晶化に先立ち、珪素イオンの
打ち込みを行ったものは、１５０〜１７０ｃｍ2 ／Ｖｓ
のものを得ることができた。
【００８３】本実施例においてさらに結晶性の向上が得
られ、移動度の高いＴＦＴが得られたのは、８族の元素
であるニッケルの導入領域からの基板に平行な方向への
結晶成長において、この結晶成長を阻害する基板に垂直
方向への結晶成長を助長する結晶成分が前もって徹底的
に除去されていたので、基板に平行な方向への結晶成長
が優先的に行われたためであると考えられる。特に基板
に垂直な方向に柱状に結晶成長する際の結晶核が存在す
る珪素膜と基板との界面近傍を徹底的に非晶質化したこ
とが有効であったと考えられる。
【００８４】〔実施例８〕本実施例は、アクティブ型の
液晶表示装置において、周辺ドライバー回路を８族元素
であるニッケルの触媒作用によって結晶化させた実施例
１または実施例２にその作製工程を示すＴＦＴで構成
し、画素部分に設けられるＴＦＴを公知の非晶質珪素
（アモルファスシリコン）を用いたＴＦＴで構成する例
である。
【００８５】公知のように、アクティブ型の液晶表示装
置において、周辺ドライバー回路部分のＴＦＴは、高移
動度（１００ｃｍ2 ／Ｖｓ以上）を有し、多くのオン電
流を流せるＴＦＴが必要とされるが、画素部分に設けら
れるＴＦＴは、電荷保持のために小さなオフ電流と光照
射による誤動作を避けるために比較的小さな移動度（１
０ｃｍ2 ／Ｖｓ程度）を有することを要求される。
【００８６】この要求は、周辺回路部分を実施例１や実
施例２で説明したＴＦＴで構成し、画素部分を公知の非
晶質珪素膜を利用したＴＦＴ（ａ−ＳｉＴＦＴ）で形成
することで、ある程度満足される。しかし、非晶質珪素
膜を利用したＴＦＴは、その移動度は１ｃｍ2 ／Ｖｓ以
下であるので、その点で問題が残る。
【００８７】〔実施例９〕本実施例は、実施例８をさら
に発展させたもので、周辺回路部分のＴＦＴは、実施例
１や実施例２で示した１００ｃｍ2 ／Ｖｓ以上の高移動
度を有するＴＦＴで構成し、画素部分のＴＦＴを実施例
６で示したＴＦＴで構成する例である。
【００８８】実施例６に示したＴＦＴは、基板に垂直な
方向に結晶成長を行わすことによって、キャリアの流れ
に対して、結晶粒界が垂直になるようにし、キャリアが
多数の結晶粒界を横切るように構成したＴＦＴである。
このようなＴＦＴは、キャリアの移動が結晶粒界によっ
て阻害されるので、移動度は低下する。しかし、オフ電
流は小さくなるので、電荷保持率を高めることができ、
画素用のＴＦＴとしては適する。しかし、実施例１や実
施例２で示したようにニッケルを薄膜として導入した場
合には、その再現性が悪く、また得られる移動度も１０
０ｃｍ2 ／Ｖｓ近くのものが得られてしまうので、画素
用ＴＦＴとしてはオーバースペックとなる。
【００８９】そこで、本実施例においては、ニッケルの
濃度を制御して導入することのできるイオン注入法を用
いることのよって、上記問題を解決せんとするものであ
る。まず、イオン注入法を用いることによって、膜中の
ニッケル濃度の再現性の問題は解決される。さらに、膜
中のニッケル濃度を下げることで、結晶性を多少悪くさ
せ、その移動度を低下させることができる。勿論移動度
を下げるには、チャネル領域やソース／ドレイン領域に
酸素や窒素を人為的に導入する方法、ソース／ドレイン
領域にドープされる導電型を付与する不純物のドープ量
を減らし、またはその活性化工程を簡略化させることに
よってソース／ドレイン領域の抵抗を高める方法、チャ
ネルをソース／ドレインとは弱い逆導電型にする方法、
ソース／ドレインのコンタクトホールの位置を離す（即
ち、ソース／ドレイン領域のシート抵抗を利用する）方
法、等のソース／ドレイン間の抵抗を高める手段を用い
てもよい。
【００９０】以上のように、本実施例は、珪素膜の結晶
化を行うための触媒元素であるニッケルをイオン注入法
によって非晶質珪素膜中に注入する方法を用い、しかも
その際、画素部分には低濃度で全面にニッケルを注入
し、さらに周辺回路部分にはそれより高濃度で注入し、
さらに画素部分では基板に垂直な方向に結晶成長した結
晶性珪素膜を利用してＴＦＴを形成し、周辺回路部分で
は、基板に平行に結晶成長した結晶性珪素膜を利用して
ＴＦＴを形成したものである。そして、このような構成
をとることによって、画素部分では移動度が１０〜５０
ｃｍ2 ／Ｖｓ程度でオフ電流の小さいＴＦＴを、周辺回
路部分では、移動度が１００ｃｍ2 ／Ｖｓ以上でオン電
流を多く流せるＴＦＴを得ることができる。
【００９１】また、さらに周辺回路部分のみを高移動度
化させるのであれば、その領域に実施例７で示したよう
な中性元素のイオン注入を併用すればよい。
【００９２】
【効果】基板上に設けられ、しかも基板表面に平行な方
向に結晶成長した結晶性を有する非単結晶珪素半導体膜
をＴＦＴに利用するに際して、ＴＦＴ内を移動するキャ
リアの流れの方向を結晶成長が行われた方向と合わせる
ことにより、キャリアの移動が針状または柱状に成長し
た結晶の結晶粒界に沿って（平行に）移動する構成とす
ることができ、高移動度を有するＴＦＴを得ることがで
きる。さらにこれらのＴＦＴを６００度以下の低温で形
成することができるので、基板として安価なガラス基板
を利用することができる。
【００９３】また、必要とする移動度を有するＴＦＴを
選択的に作り分けることができる。具体的には、 １．基板に平行な方向に結晶成長した結晶性珪素膜を用
いて、結晶粒界に沿った方向にキャリアが移動するよう
にＴＦＴを作製する。 ２．基板に平行な方向に結晶成長した結晶性珪素膜を用
いて、結晶粒界を横切ってキャリアが移動するようにＴ
ＦＴを作製する。 ３．基板に垂直な方向に結晶成長した領域にＴＦＴを作
製する。 ４．部分的に結晶化のための触媒元素を導入すること
で、選択的に結晶性珪素膜を形成し、その結晶性珪素膜
を利用することで、特定の部分のＴＦＴを高移動度ＴＦ
Ｔとする。特に、結晶化のための触媒元素が導入された
領域から離れた領域の結晶性珪素膜は、１次元的な配向
性を有しているので、その１次元方向とキャリアの移動
する方向とを概略合わせることによって、キャリアが高
移動度を有する半導体装置を得ることができる。特に絶
縁ヘイト型電界効果トランジスタのチャネル形成領域に
この構成を利用することで、高速応答を有するＴＦＴを
得ることができる。
【図面の簡単な説明】
【図１】 実施例の作製工程を示す。
【図２】 実施例の概要を示す。
【図３】 実施例の作製工程を示す。
【図４】 金属元素の濃度を示す。
【符号の説明】
１０１ ガラス基板 １０２ 下地膜（酸化珪素膜） １０３ マスク １０４ 珪素膜 １０５ 結晶化の方向 １０６ ゲイト絶縁膜 １０７ ゲイト電極 １０８ 陽極酸化層 １０９ ゲイト電極 １１０ 陽極酸化層 １１１ ソース／ドレイン領域 １１２ チャネル形成領域 １１３ ドレイン／ソース領域 １１４ ソース／ドレイン領域 １１５ チャネル形成領域 １１６ ドレイン／ソース領域 １１７ 電極 １１８ 層間絶縁物 １２０ 電極 １１９ 電極 ２０１ ガラス基板 ２０２ 下地膜（酸化珪素膜） ２０３ マスク ２０４ ニッケル微量添加領域 ２０５ 珪素膜 ２０６ ゲイト絶縁膜 ２０７ ゲイト電極 ２０８ ソース／ドレイン領域 ２０９ チャネル形成領域 ２１０ ドレイン／ソース領域 ２１１ 層間絶縁物 ２１３ 電極 ２１４ 電極 ２１２ ＩＴＯ（画素電極）

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成された非単結晶珪素膜を用
    いた半導体装置であって、 前記非単結晶珪素膜には、結晶化を促進させる触媒材料
    から選ばれた１種または複数種の材料が特定の領域に添
    加されており、 該領域からは基板表面に概略平行な方向に結晶成長が行
    われており、 前記結晶成長が行われた領域の非単結晶珪素膜を利用し
    て半導体装置が形成されていることを特徴とする半導体
    装置。
  2. 【請求項２】 請求項１において、触媒材料として、金
    属元素が用いられることを特徴とする半導体装置。
  3. 【請求項３】 請求項１において、触媒材料として、Ｆ
    ｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｐｄ、Ａｇ、Ｐｔから選ばれた
    １種または複数種の材料が用いられることを特徴とする
    半導体装置。
  4. 【請求項４】 請求項１において、非単結晶珪素膜を利
    用した半導体装置が絶縁ゲイト型電界効果トランジスタ
    であることを特徴とする半導体装置。
  5. 【請求項５】 請求項２において、絶縁ゲイト型電界効
    果トランジスタのチャネル形成領域は、キャリアの移動
    する概略の方向に結晶成長が行われていることを特徴と
    する半導体装置。
JP5166117A 1993-06-12 1993-06-12 半導体装置 Pending JPH06349735A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP5166117A JPH06349735A (ja) 1993-06-12 1993-06-12 半導体装置
CN94109535A CN1052115C (zh) 1993-06-12 1994-06-10 半导体器件
KR1019940013176A KR100297878B1 (ko) 1993-06-12 1994-06-11 반도체장치제작방법
US08/831,088 US6475840B1 (en) 1993-06-12 1997-04-01 Semiconductor device and method for manufacturing the same
US09/017,672 US5932893A (en) 1993-06-12 1998-02-03 Semiconductor device having doped polycrystalline layer
JP2000173443A JP3621331B2 (ja) 1993-06-12 2000-06-09 半導体装置の作製方法
KR1020000067074A KR100321000B1 (ko) 1993-06-12 2000-11-13 반도체장치
KR1020020042848A KR100423632B1 (ko) 1993-06-12 2002-07-22 반도체장치 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5166117A JPH06349735A (ja) 1993-06-12 1993-06-12 半導体装置

Related Child Applications (4)

Application Number Title Priority Date Filing Date
JP2000173443A Division JP3621331B2 (ja) 1993-06-12 2000-06-09 半導体装置の作製方法
JP2001218913A Division JP3886747B2 (ja) 2001-07-19 2001-07-19 半導体装置及びその作製方法
JP2001218910A Division JP3616357B2 (ja) 2001-07-19 2001-07-19 半導体装置の作製方法
JP2003006462A Division JP3918068B2 (ja) 2003-01-15 2003-01-15 半導体装置及びその作製方法

Publications (1)

Publication Number Publication Date
JPH06349735A true JPH06349735A (ja) 1994-12-22

Family

ID=15825349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5166117A Pending JPH06349735A (ja) 1993-06-12 1993-06-12 半導体装置

Country Status (4)

Country Link
US (2) US6475840B1 (ja)
JP (1) JPH06349735A (ja)
KR (3) KR100297878B1 (ja)
CN (1) CN1052115C (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705829A (en) * 1993-12-22 1998-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed using a catalyst element capable of promoting crystallization
WO1998057372A1 (en) * 1997-06-10 1998-12-17 The Board Of Trustees Of The Leland Stanford Junior University LATERALLY CRYSTALLIZED TFTs AND METHODS FOR MAKING LATERALLY CRYSTALLIZED TFTs
US6677611B2 (en) 1996-12-30 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Thin film circuit
US6841434B2 (en) 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
KR100488311B1 (ko) * 1996-10-15 2005-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US6906343B2 (en) 2002-03-26 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
KR100500033B1 (ko) * 1996-10-15 2005-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR100549353B1 (ko) * 1996-12-27 2006-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 및 반도체 디바이스
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
US7118994B2 (en) * 1998-03-05 2006-10-10 Semiconductor Energy Laboratroy Co., Ltd. Semiconductor device and method for manufacturing same
US7226817B2 (en) 2001-12-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing
US7312473B2 (en) 2001-12-28 2007-12-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
KR100885013B1 (ko) * 2002-01-03 2009-02-20 삼성전자주식회사 박막 트랜지스터 및 액정 표시 장치
USRE43450E1 (en) 1994-09-29 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US9178069B2 (en) 2002-01-17 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JP3240258B2 (ja) * 1996-03-21 2001-12-17 シャープ株式会社 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
US6118148A (en) 1996-11-04 2000-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6830616B1 (en) * 1997-02-10 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor and manufacturing method of semiconductor device
JPH10223532A (ja) * 1997-02-10 1998-08-21 Semiconductor Energy Lab Co Ltd 半導体の作製方法及び半導体装置の作製方法
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6335445B1 (en) * 1997-03-24 2002-01-01 Societe De Conseils De Recherches Et D'applications Scientifiques (S.C.R.A.S.) Derivatives of 2-(iminomethyl)amino-phenyl, their preparation, their use as medicaments and the pharmaceutical compositions containing them
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11204434A (ja) * 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6821710B1 (en) 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6444390B1 (en) 1998-02-18 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film
US6482684B1 (en) * 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
KR20000055877A (ko) * 1999-02-10 2000-09-15 장진 니켈이 포함된 다결정 실리콘
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2002083974A (ja) 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6703265B2 (en) 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6624051B1 (en) 2000-08-25 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
TW461118B (en) * 2000-12-15 2001-10-21 Ind Tech Res Inst Thin film transistor with increased device reliability and production process thereof
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW586141B (en) 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6380057B1 (en) * 2001-02-13 2002-04-30 Advanced Micro Devices, Inc. Enhancement of nickel silicide formation by use of nickel pre-amorphizing implant
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6855584B2 (en) 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4267266B2 (ja) 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4209606B2 (ja) * 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW527732B (en) * 2001-08-21 2003-04-11 Samsung Electronics Co Ltd Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7112517B2 (en) 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
US6746933B1 (en) 2001-10-26 2004-06-08 International Business Machines Corporation Pitcher-shaped active area for field effect transistor and method of forming same
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101217150B (zh) * 2002-03-05 2011-04-06 株式会社半导体能源研究所 半导体元件和使用半导体元件的半导体装置
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6864520B2 (en) * 2002-04-04 2005-03-08 International Business Machines Corporation Germanium field effect transistor and method of fabricating the same
JP4019261B2 (ja) 2002-09-10 2007-12-12 ソニー株式会社 コンテンツ提供システム、コンテンツ提供方法、情報処理装置、および情報処理方法
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR100514181B1 (ko) * 2003-09-03 2005-09-13 삼성에스디아이 주식회사 시리즈 박막트랜지스터, 그를 이용한 능동 매트릭스유기전계발광소자 및 상기 능동 매트릭스유기전계발광소자의 제조방법
CN101436534B (zh) * 2003-10-09 2012-02-08 松下电器产业株式会社 制作器件的方法以及采用该方法形成的已加工材料
KR100611764B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
US8880205B2 (en) * 2004-12-30 2014-11-04 Mondo Systems, Inc. Integrated multimedia signal processing system using centralized processing of signals
US8015590B2 (en) * 2004-12-30 2011-09-06 Mondo Systems, Inc. Integrated multimedia signal processing system using centralized processing of signals
US7653447B2 (en) 2004-12-30 2010-01-26 Mondo Systems, Inc. Integrated audio video signal processing system using centralized processing of signals
WO2006076606A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
JP2007073855A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法
US20080217563A1 (en) * 2007-03-07 2008-09-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor manufacturing apparatus
US8145676B2 (en) * 2008-02-11 2012-03-27 International Business Machines Corporation Shared inventory item donation in a virtual universe
US8103559B2 (en) * 2008-02-15 2012-01-24 International Business Machines Corporation Maintenance of group shared inventories in a virtual universe
US20110157113A1 (en) * 2008-10-02 2011-06-30 Tadayoshi Miyamoto Display panel and display device using the same
KR102188570B1 (ko) * 2018-03-23 2020-12-09 홍잉 수직 나노와이어 반도체 소자 및 그 제조 방법
WO2019182264A1 (ko) * 2018-03-23 2019-09-26 홍잉 수직 나노와이어 반도체 소자 및 그 제조 방법
KR102182058B1 (ko) * 2018-03-23 2020-11-23 홍잉 저온 다결정 반도체 소자 및 그 제조 방법
WO2019182263A1 (ko) * 2018-03-23 2019-09-26 홍잉 저온 다결정 반도체 소자 및 그 제조 방법

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1149589A (en) 1966-11-15 1969-04-23 Matsushita Electric Ind Co Ltd Thin film active element
USRE28385E (en) 1968-03-20 1975-04-08 Method of treating semiconductor devices
US3556880A (en) 1968-04-11 1971-01-19 Rca Corp Method of treating semiconductor devices to improve lifetime
US4174217A (en) 1974-08-02 1979-11-13 Rca Corporation Method for making semiconductor structure
SE7800261L (sv) 1977-02-28 1978-08-29 Rca Corp Sett att tillverka en halvledaranordning
US4133698A (en) * 1977-12-27 1979-01-09 Texas Instruments Incorporated Tandem junction solar cell
US4226898A (en) 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
US4239554A (en) 1978-07-17 1980-12-16 Shunpei Yamazaki Semiconductor photoelectric conversion device
US4525223A (en) 1978-09-19 1985-06-25 Noboru Tsuya Method of manufacturing a thin ribbon wafer of semiconductor material
US4231809A (en) * 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
DE2932569C2 (de) 1979-08-10 1983-04-07 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen
US4300989A (en) 1979-10-03 1981-11-17 Bell Telephone Laboratories, Incorporated Fluorine enhanced plasma growth of native layers on silicon
JPS5696877A (en) 1979-12-30 1981-08-05 Shunpei Yamazaki Photoelectric converter
JPS56108231A (en) 1980-02-01 1981-08-27 Ushio Inc Annealing method of semiconductor wafer
US4379020A (en) 1980-06-16 1983-04-05 Massachusetts Institute Of Technology Polycrystalline semiconductor processing
US5859443A (en) 1980-06-30 1999-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US5262350A (en) 1980-06-30 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Forming a non single crystal semiconductor layer by using an electric current
US4277884A (en) 1980-08-04 1981-07-14 Rca Corporation Method for forming an improved gate member utilizing special masking and oxidation to eliminate projecting points on silicon islands
US4406709A (en) * 1981-06-24 1983-09-27 Bell Telephone Laboratories, Incorporated Method of increasing the grain size of polycrystalline materials by directed energy-beams
US4466179A (en) * 1982-10-19 1984-08-21 Harris Corporation Method for providing polysilicon thin films of improved uniformity
JPH0693509B2 (ja) 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
US4544418A (en) 1984-04-16 1985-10-01 Gibbons James F Process for high temperature surface reactions in semiconductor material
JPS6184074A (ja) * 1984-10-01 1986-04-28 Semiconductor Energy Lab Co Ltd 半導体装置
US5296405A (en) 1985-08-02 1994-03-22 Semiconductor Energy Laboratory Co.., Ltd. Method for photo annealing non-single crystalline semiconductor films
US5170244A (en) * 1986-03-06 1992-12-08 Kabushiki Kaisha Toshiba Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device
US4755481A (en) 1986-05-15 1988-07-05 General Electric Company Method of making a silicon-on-insulator transistor
US5221423A (en) 1986-05-20 1993-06-22 Fujitsu Limited Process for cleaning surface of semiconductor substrate
JPS63170971A (ja) * 1987-01-09 1988-07-14 Nec Corp 半導体装置
JP2560716B2 (ja) * 1987-03-25 1996-12-04 株式会社日本自動車部品総合研究所 半導体素子及びその製造方法
US5225355A (en) 1988-02-26 1993-07-06 Fujitsu Limited Gettering treatment process
JPH01276616A (ja) 1988-04-27 1989-11-07 Seiko Epson Corp 半導体装置の製造方法
US5043224A (en) 1988-05-12 1991-08-27 Lehigh University Chemically enhanced thermal oxidation and nitridation of silicon and products thereof
US5173446A (en) 1988-06-28 1992-12-22 Ricoh Company, Ltd. Semiconductor substrate manufacturing by recrystallization using a cooling medium
JPH02140915A (ja) 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
JPH02208635A (ja) * 1989-02-08 1990-08-20 Seiko Epson Corp 半導体装置
EP0390608B1 (en) 1989-03-31 1999-06-09 Canon Kabushiki Kaisha Method for forming semiconductor thin-film and resulting semiconductor thin-film
US5200630A (en) 1989-04-13 1993-04-06 Sanyo Electric Co., Ltd. Semiconductor device
JPH02275641A (ja) * 1989-04-17 1990-11-09 Seiko Epson Corp 半導体装置の製造方法
JPH0388321A (ja) 1989-08-31 1991-04-12 Tonen Corp 多結晶シリコン薄膜
JPH03104210A (ja) * 1989-09-19 1991-05-01 Fujitsu Ltd 半導体装置の製造方法
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JP2662058B2 (ja) * 1989-11-14 1997-10-08 日本板硝子株式会社 半導体膜の製造方法
JPH03257818A (ja) * 1990-03-07 1991-11-18 Seiko Epson Corp 半導体装置の製造方法
EP0459763B1 (en) 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
US5318919A (en) 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
JPH0491425A (ja) 1990-08-02 1992-03-24 Fujitsu Ltd 半導体装置の製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5210050A (en) 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
JP2838318B2 (ja) 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
JP3103385B2 (ja) 1991-01-25 2000-10-30 株式会社東芝 ポリシリコン薄膜半導体装置
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH0824104B2 (ja) 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JPH05182923A (ja) * 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
JPH0567635A (ja) 1991-09-09 1993-03-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5254480A (en) 1992-02-20 1993-10-19 Minnesota Mining And Manufacturing Company Process for producing a large area solid state radiation detector
US5288662A (en) 1992-06-15 1994-02-22 Air Products And Chemicals, Inc. Low ozone depleting organic chlorides for use during silicon oxidation and furnace tube cleaning
US5300187A (en) 1992-09-03 1994-04-05 Motorola, Inc. Method of removing contaminants
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955954B2 (en) 1993-12-22 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6624445B2 (en) 1993-12-22 2003-09-23 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method of manufacturing the same
US5705829A (en) * 1993-12-22 1998-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed using a catalyst element capable of promoting crystallization
USRE43450E1 (en) 1994-09-29 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
US7138658B2 (en) 1996-10-15 2006-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8368142B2 (en) 1996-10-15 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100488311B1 (ko) * 1996-10-15 2005-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7023052B2 (en) 1996-10-15 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having crystalline semiconductor layer
KR100500033B1 (ko) * 1996-10-15 2005-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR100549353B1 (ko) * 1996-12-27 2006-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 및 반도체 디바이스
US7612376B2 (en) 1996-12-27 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7256760B2 (en) 1996-12-27 2007-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7759681B2 (en) 1996-12-30 2010-07-20 Semiconductor Energy Laboratory Co., Ltd. Thin film circuit
US6677611B2 (en) 1996-12-30 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Thin film circuit
WO1998057372A1 (en) * 1997-06-10 1998-12-17 The Board Of Trustees Of The Leland Stanford Junior University LATERALLY CRYSTALLIZED TFTs AND METHODS FOR MAKING LATERALLY CRYSTALLIZED TFTs
US7678624B2 (en) 1998-03-05 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing same
US7118994B2 (en) * 1998-03-05 2006-10-10 Semiconductor Energy Laboratroy Co., Ltd. Semiconductor device and method for manufacturing same
US7226817B2 (en) 2001-12-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing
US7312473B2 (en) 2001-12-28 2007-12-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US7791076B2 (en) 2002-01-03 2010-09-07 Samsung Electronics Co., Ltd. Thin film transistor having a three-portion gate electrode and liquid crystal display using the same
KR100885013B1 (ko) * 2002-01-03 2009-02-20 삼성전자주식회사 박막 트랜지스터 및 액정 표시 장치
US7538349B2 (en) 2002-01-03 2009-05-26 Samsung Electronics Co., Ltd Thin film transistor having a three-portion gate electrode and liquid crystal display using the same
US10879272B2 (en) 2002-01-17 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US10515983B2 (en) 2002-01-17 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US10361222B2 (en) 2002-01-17 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US9899419B2 (en) 2002-01-17 2018-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US9178069B2 (en) 2002-01-17 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US7704812B2 (en) 2002-03-26 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6906343B2 (en) 2002-03-26 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US6841434B2 (en) 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US7179699B2 (en) 2002-03-26 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US7615384B2 (en) 2002-03-26 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing the same
US7145175B2 (en) 2002-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US7547593B2 (en) 2002-03-26 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device

Also Published As

Publication number Publication date
US5932893A (en) 1999-08-03
CN1115499A (zh) 1996-01-24
KR100321000B1 (ko) 2002-01-18
KR100297878B1 (ko) 2001-10-24
KR100423632B1 (ko) 2004-03-22
US6475840B1 (en) 2002-11-05
CN1052115C (zh) 2000-05-03

Similar Documents

Publication Publication Date Title
KR100297878B1 (ko) 반도체장치제작방법
JP3450376B2 (ja) 半導体装置の作製方法
JP2791858B2 (ja) 半導体装置作製方法
JPH0758338A (ja) 半導体装置およびその作製方法
JPH0799314A (ja) 半導体装置
JP3403811B2 (ja) 半導体装置およびその作製方法
JP3886747B2 (ja) 半導体装置及びその作製方法
JP2001057339A (ja) 半導体装置およびその作製方法
JP3616357B2 (ja) 半導体装置の作製方法
JP3918068B2 (ja) 半導体装置及びその作製方法
JPH07153689A (ja) 半導体およびその作製方法
JP3621331B2 (ja) 半導体装置の作製方法
JP3207637B2 (ja) 半導体装置及びその作製方法
JP3672799B2 (ja) 半導体装置の作製方法
JP3664742B2 (ja) 薄膜トランジスタの作製方法
JP3626073B2 (ja) 半導体装置作製方法
JP3375693B2 (ja) 薄膜トランジスタを有する半導体装置の作製方法
JPH1064819A (ja) 半導体装置およびその作製方法
JP3999233B2 (ja) 薄膜トランジスタの作製方法
JP3541946B2 (ja) 半導体装置およびその作製方法
JPH11289096A (ja) 薄膜トランジスタ
JP3949682B2 (ja) 半導体装置の作製方法
JP3375692B2 (ja) 半導体装置の作製方法
JP3958244B2 (ja) 半導体装置及びその作製方法
JP2000058863A (ja) 半導体装置