JP3991706B2 - ディジタル/アナログ変換回路 - Google Patents
ディジタル/アナログ変換回路 Download PDFInfo
- Publication number
- JP3991706B2 JP3991706B2 JP2002045565A JP2002045565A JP3991706B2 JP 3991706 B2 JP3991706 B2 JP 3991706B2 JP 2002045565 A JP2002045565 A JP 2002045565A JP 2002045565 A JP2002045565 A JP 2002045565A JP 3991706 B2 JP3991706 B2 JP 3991706B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- pass filter
- low
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の属する技術分野】
本発明は、一般に、ディジタル信号をアナログ信号に変換するDAC(Digital to Analog Converter:ディジタル/アナログ変換回路)に関し、特に、PWM(Pulse Width Modulation:パルス幅変調)を利用してディジタル信号をアナログ信号に変換するDACに関する。
【0002】
【従来の技術】
従来から、PWMを利用してディジタル信号をアナログ信号に変換するDACが用いられている。このようなDACは、入力データに基づいて出力信号のパルス幅(デューティ)を変調するPWM回路と、PWM回路の出力信号を平滑化するローパスフィルタとを含んでいる。ローパスフィルタとしては、一般的に、抵抗とコンデンサとを組み合わせたCR型のローパスフィルタが所定の段数用いられる。DACの出力波形を安定させるためには、CRの時定数を大きくするか、ローパスフィルタの段数を大きくする必要がある。
【0003】
一方、プリンタにおいては、印字用紙を送ったり印字ヘッドを移動させるためのモータを駆動するモータドライバ回路においてDACが用いられている。このようなDACにおいては、応答時間を短縮することが求められる。しかしながら、CRの時定数やローパスフィルタの段数が大きいと、DACの応答が遅くなり、必要なスピードが得られないという問題があった。
【0004】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、PWMを利用したDACにおいて、出力波形を安定させたままで応答時間を短縮することを目的とする。
【0005】
【課題を解決するための手段】
以上の課題を解決するため、本発明の第1の観点に係るDACは、制御信号に応じて出力信号のパルス幅を変調するパルス幅変調回路と、パルス幅変調回路の出力信号を平滑化してアナログ出力電圧を生成するローパスフィルタと、入力データに基づいて、パルス幅変調回路に供給する制御信号を生成すると共に、パルス幅変調回路が出力すべきパルス幅の変化量の絶対値が所定の値を越える場合に、セトリング期間においてローパスフィルタの中間ノード又は出力ノードに信号を印加するローパスフィルタ制御手段とを具備する。
【0006】
ここで、ローパスフィルタ制御手段が、ローパスフィルタの中間ノード又は出力ノードに中点電位よりも高い電位を有する信号を印加するための第1のトランジスタと、ローパスフィルタの中間ノード又は出力ノードに中点電位よりも低い電位を有する信号を印加するための第2のトランジスタと、パルス幅変調回路が出力すべきパルス幅の変化量が正であり、その値が所定の値を越える場合に、セトリング期間において第1のトランジスタを動作させ、パルス幅変調回路が出力すべきパルス幅の変化量が負であり、その絶対値が所定の値を越える場合に、セトリング期間において第2のトランジスタを動作させる制御部とを含むようにしても良い。
【0010】
また、本発明の第2の観点に係るDACは、制御信号に応じて出力信号のパルス幅を変調するパルス幅変調回路と、パルス幅変調回路の出力信号を平滑化してアナログ出力電圧を生成するローパスフィルタと、入力データに基づいて、パルス幅変調回路に供給する制御信号を生成すると共に、パルス幅変調回路が出力すべきパルス幅の変化量の絶対値が所定の値を越える場合に、セトリング期間においてローパスフィルタの時定数を変化させるローパスフィルタ制御手段と、ローパスフィルタによって生成されたアナログ出力電圧をアナログ/ディジタル変換するアナログ/ディジタル変換回路と、アナログ/ディジタル変換回路から出力されるデータを入力データと比較することによりセトリング期間を設定するコンパレータとを具備する。
【0011】
本発明によれば、PWMを利用したDACにおいて、パルス幅変調回路が出力すべきパルス幅の変化量の絶対値が所定の値を越える場合に、パルス幅が変化するセトリング期間において、ローパスフィルタに信号を印加するか、又は、ローパスフィルタの時定数を変化させることにより、出力波形を安定させたままで応答時間を短縮することが可能となる。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1は、本発明の第1の実施形態に係るDACの構成を示すブロック図であり、図2は、本発明の第1の実施形態に係るDACの各部の信号波形を示すタイミングチャートである。
【0013】
図1に示すように、このDACは、制御信号に応じて出力信号のパルス幅(デューティ)を変調するPWM回路11と、PWM回路11の出力信号を平滑化してアナログ出力電圧VOUTを生成するローパスフィルタ13と、入力データに基づいて、PWM回路11に供給する制御信号を生成すると共に、PWM回路11が出力すべきパルス幅の変化量の絶対値が所定の値を越える場合に、セトリング期間TSにおいてローパスフィルタ13の所定の部分に信号を印加するローパスフィルタ制御手段12とを含んでいる。
【0014】
ローパスフィルタ13としては、抵抗とコンデンサとを組み合わせたCR型のローパスフィルタが所定の段数用いられる。本実施形態においては、抵抗R1及びR2と、コンデンサC1及びC2とを含む2段のローパスフィルタを用いている。
【0015】
ローパスフィルタ制御手段12は、制御部14と、ルックアップテーブル15と、トランジスタ16及び17と、電源電位VDD及びVSSがそれぞれ供給される電源端子18及び19とを含んでいる。制御部14は、入力データに基づいて、PWM回路11に供給する制御信号を生成する。また、制御部14は、PWM回路11が出力すべきパルス幅の変化量の絶対値が所定の値を越える場合に、所定の変化前におけるパルス幅τ1の値と所定の変化後におけるパルス幅τ2の値とをルックアップテーブル15に出力し、これに対応するセトリング期間TSの値をルックアップテーブル15から入力する。
【0016】
セトリング期間TSは、パルス幅τ1及びτ2の関数f(τ1,τ2)として表される。この値をローパスフィルタ制御手段12においてその都度計算により求めても良いが、本実施形態においては、ルックアップテーブル15を用いることにより応答時間を短縮している。ルックアップテーブル15は、パルス幅τ1及びτ2の値に対応して設定されたセトリング期間TSの値を格納している。
【0017】
PWM回路11が出力すべきパルス幅の変化量が正であり、その値が所定の値を越える場合には、制御部14がセトリング期間TSにおいてトランジスタ16を動作させて、中点電位(VDD−VSS)/2よりも高い電位を有するパルスPBをローパスフィルタ13のノードAに印加する。一方、PWM回路11が出力すべきパルス幅の変化量が負であり、その絶対値が所定の値を越える場合には、制御部14がセトリング期間TSにおいてトランジスタ17を動作させて、中点電位(VDD−VSS)/2よりも低い電位を有するパルスPBをローパスフィルタ13のノードAに印加する。なお、これらの電位をノードAに印加する替わりに、ノードBに印加しても良いし、若しくは、ノードAとノードBとに同時に印加するようにしても良い。
【0018】
次に、図1及び図2を参照しながら、本実施形態に係るDACの動作について説明する。図2は、パルス幅の変化量が正の場合を示している。
パルス幅の所定の変化前において、制御部14は、一定周期Tでパルス幅τ1のパルスPAを発生するように、PWM回路11に制御信号を供給する。PWM回路11が発生したパルスPAは、ローパスフィルタ13に入力される。また、制御部14は、トランジスタ16及び17をオープン状態とする。従って、パルスPAが、ローパスフィルタ13によって平滑化されて、アナログ出力電圧VOUTの値はV1になる。
【0019】
パルス幅の所定の変化の際に、制御部14は、一定周期Tでパルス幅τ2のパルスPAを発生するように、PWM回路11に制御信号を供給する。また、制御部14は、所定の変化前後におけるパルス幅τ1、τ2の値に対応するセトリング期間TSの値を予めルックアップテーブル15から読み出しておく。PWM回路11が出力すべきパルス幅の変化量が正であり、その値が所定の値を越える場合には、制御部14がセトリング期間TSにおいてトランジスタ16を動作させる。トランジスタ16は、例えば電位VDDのパルスPBをローパスフィルタ13のノードAに印加する。パルスPBは、ローパスフィルタ13によって平滑化されて、アナログ出力電圧VOUTは急激に上昇する。なお、このような動作は一時的なものであり、長い期間で観察すれば、アナログ出力電圧VOUTの波形は安定していると言える。
【0020】
セトリング期間TSの経過後において、制御部14は、一定周期Tでパルス幅τ2のパルスPAを発生するように、PWM回路11に制御信号を供給する。PWM回路11が発生したパルスPAは、ローパスフィルタ13に入力される。また、制御部14は、トランジスタ16及び17をオープン状態とする。従って、パルスPAが、ローパスフィルタ13によって平滑化されて、アナログ出力電圧VOUTの値はV2になる。
【0021】
なお、パルス幅の所定の変化の際に、PWM回路11が出力すべきパルス幅の変化量が負であり、その絶対値が所定の値を越える場合には、制御部14がセトリング期間TSにおいてトランジスタ17を動作させる。トランジスタ17は、例えば電位VSSのパルスPBをローパスフィルタ13のノードAに印加する。パルスPBは、ローパスフィルタ13によって平滑化されて、アナログ出力電圧VOUTは急激に下降する。
【0022】
このように、アナログ出力電圧を急激に上昇又は下降させなければならない過渡期において、ローパスフィルタ13の所定のノードに所定の期間ハイレベル又はローレベルの信号を印加することにより、DACの応答時間を短縮させることができる。
【0023】
次に、本発明の第2の実施形態について説明する。図3は、本発明の第2の実施形態に係るDACの構成を示すブロック図であり、図4は、本発明の第2の実施形態に係るDACの各部の信号波形を示すタイミングチャートである。
【0024】
図3に示すように、このDACは、制御信号に応じて出力信号のパルス幅(デューティ)を変調するPWM回路21と、PWM回路21の出力信号を平滑化してアナログ出力電圧VOUTを生成するローパスフィルタ23と、入力データに基づいて、PWM回路21に供給する制御信号を生成すると共に、PWM回路21が出力すべきパルス幅の変化量の絶対値が所定の値を越える場合に、セトリング期間TSにおいてローパスフィルタ23の時定数を変化させるローパスフィルタ制御手段22とを具備する。
【0025】
ローパスフィルタ23としては、抵抗とコンデンサとを組み合わせたCR型のローパスフィルタが所定の段数用いられる。本実施形態においては、抵抗R1及びR2と、コンデンサC1及びC2とを含む2段のローパスフィルタを用いている。
【0026】
ローパスフィルタ制御手段22は、制御部24と、ルックアップテーブル25と、トランジスタ26及び27とを含んでいる。制御部24は、入力データに基づいて、PWM回路21に供給する制御信号を生成する。また、制御部24は、PWM回路21が出力すべきパルス幅の変化量の絶対値が所定の値を越える場合に、所定の変化前におけるパルス幅τ1の値と所定の変化後におけるパルス幅τ2の値とをルックアップテーブル25に出力し、これに対応するセトリング期間TSの値をルックアップテーブル25から入力する。
【0027】
セトリング期間TSは、パルス幅τ1及びτ2の関数f(τ1,τ2)として表される。この値をローパスフィルタ制御手段22においてその都度計算により求めても良いが、本実施形態においては、ルックアップテーブル25を用いることにより応答時間を短縮している。ルックアップテーブル25は、パルス幅τ1及びτ2の値に対応して設定されたセトリング期間TSの値を格納している。
【0028】
PWM回路11が出力すべきパルス幅の変化量の絶対値が所定の値を越える場合には、制御部14がセトリング期間TSにおいてトランジスタ26及び27をオンさせて、ローパスフィルタ23の時定数を減少させる。
【0029】
次に、図3及び図4を参照しながら、本実施形態に係るDACの動作について説明する。図4は、パルス幅の変化が正の場合を示している。
パルス幅の所定の変化前において、制御部24は、一定周期Tでパルス幅τ1のパルスPCを発生するように、PWM回路21に制御信号を供給する。PWM回路21が発生したパルスPCは、ローパスフィルタ23に入力される。また、制御部24は、トランジスタ26及び27をオープン状態とする。従って、パルスPcが、ローパスフィルタ23によって平滑化されて、アナログ出力電圧VOUTの値はV1になる。
【0030】
パルス幅の所定の変化の際に、制御部24は、一定周期Tでパルス幅τ2のパルスPCを発生するように、PWM回路21に制御信号を供給する。また、制御部24は、所定の変化前後におけるパルス幅τ1、τ2の値に対応するセトリング期間TSの値を予めルックアップテーブル25から読み出しておく。PWM回路11が出力すべきパルス幅の変化量の絶対値が所定の値を越える場合には、制御部14がセトリング期間TSにおいてトランジスタ26及び27をオンさせる。これにより、R2が短絡して、ローパスフィルタ23の時定数TCRが(C1+C2)(R1+R2)から(C1+C2)R1へと減少する。ここで、アナログ出力電圧VOUTの過渡応答は、次式で表される。
VOUT={1−exp(−t/TCR)}V0
従って、アナログ出力電圧VOUTは、急激に上昇又は下降するようになる。なお、このような動作は一時的なものであり、長い期間で観察すれば、アナログ出力電圧VOUTの波形は安定していると言える。
【0031】
セトリング期間TSの経過後において、制御部24は、一定周期Tでパルス幅τ2のパルスPCを発生するように、PWM回路21に制御信号を供給する。PWM回路21が発生したパルスPCは、ローパスフィルタ23に入力される。また、制御部24は、トランジスタ26及び27をオープン状態とする。従って、パルスPCは、ローパスフィルタ23によって平滑化されて、アナログ出力電圧VOUTの値はV2になる。
【0032】
このように、アナログ出力電圧を急激に上昇又は下降させなければならない過渡期において、ローパスフィルタの時定数を減少させることにより、DACの応答時間を短縮させることができる。
【0033】
次に、本発明の第2の実施形態の変形例について説明する。この変形例においては、予め設定されたセトリング期間の値を用いるのではなく、DACの出力電圧をADC(アナログ/ディジタル変換回路)を用いて再びディジタルデータに戻し、これを入力データと比較することにより、セトリング期間を決定している。
【0034】
図5は、本発明の第2の実施形態の変形例に係るDACの構成を示している。図5に示すように、このDACにおけるローパスフィルタ制御手段32は、制御部34、トランジスタ26及び27に加えて、アナログ出力電圧VOUTをディジタル信号に変換するADC35と、ADC35から出力されるデータ(出力値)を入力データ(ターゲット値)と比較することによりセトリング期間を与えるコンパレータ36とをさらに含んでいる。
【0035】
コンパレータ36は、出力値がターゲット値よりも小さい場合においてハイレベルの比較信号を出力し、出力値がターゲット値以上の場合において、ローレベルの比較信号を出力する。なお、コンパレータ36における比較動作は、出力値とターゲット値の上位ビットに基づいて行うようにしても良い。
【0036】
パルス幅の所定の変化前において、制御部34は、一定周期Tでパルス幅τ1のパルスPCを発生するように、PWM回路21に制御信号を供給する。PWM回路21が発生したパルスPCは、ローパスフィルタ23に入力される。また、制御部34は、トランジスタ26及び27をオープン状態とする。従って、パルスPcが、ローパスフィルタ23によって平滑化されて、アナログ出力電圧VOUTの値はV1になる。
【0037】
パルス幅の所定の変化の際に、制御部34は、一定周期Tでパルス幅τ2のパルスPCを発生するように、PWM回路21に制御信号を供給する。また、出力値がターゲット値よりも小さい場合において、コンパレータ36は、ハイレベルの比較信号を出力する。制御部34は、PWM回路21が出力すべきパルス幅の変化量の絶対値が所定の値を越える場合に、比較信号がハイレベルであるセトリング期間において、トランジスタ26及び27をオンさせる。これにより、R2が短絡して、ローパスフィルタ23の時定数が減少し、アナログ出力電圧VOUTは、急激に上昇又は下降するようになる。
【0038】
セトリング期間TSの経過後において、制御部34は、一定周期Tでパルス幅τ2のパルスPCを発生するように、PWM回路21に制御信号を供給する。PWM回路21が発生したパルスPCは、ローパスフィルタ23に入力される。また、制御部34は、トランジスタ26及び27をオープン状態とする。従って、パルスPCは、ローパスフィルタ23によって平滑化されて、アナログ出力電圧VOUTの値はV2になる。
【0039】
このように、出力値とターゲット値を比較することによりセトリング期間を設定し、アナログ出力電圧を急激に上昇又は下降させなければならない過渡期において、ローパスフィルタ23の時定数を減少させることにより、DACの応答時間を短縮させることができる。
【0040】
なお、ADC35とコンパレータ36とを用いてセトリング期間を設定する方式は、第2の実施形態のみならず、第1の実施形態にも適用することができる。
【0041】
【発明の効果】
以上述べた様に、本発明によれば、PWMを利用したDACにおいて、出力波形を安定させたままで応答時間を短縮することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るDACの構成を示すブロック図である。
【図2】本発明の第1の実施形態に係るDACの各部の信号波形を示すタイミングチャートである。
【図3】本発明の第2の実施形態に係るDACの構成を示すブロック図である。
【図4】本発明の第2の実施形態に係るDACの各部の信号波形を示すタイミングチャートである。
【図5】本発明の第2の実施形態の変形例に係るDACの構成を示すブロック図である。
【符号の説明】
11、21 PWM回路
12、22、32 ローパスフィルタ制御手段
13、23 ローパスフィルタ
14、24、34 制御部
15、25 ルックアップテーブル
16、17、26、27 トランジスタ
18、19 電源端子
35 ADC
36 コンパレータ
Claims (3)
- 制御信号に応じて出力信号のパルス幅を変調するパルス幅変調回路と、
前記パルス幅変調回路の出力信号を平滑化してアナログ出力電圧を生成するローパスフィルタと、
入力データに基づいて、前記パルス幅変調回路に供給する制御信号を生成すると共に、前記パルス幅変調回路が出力すべきパルス幅の変化量の絶対値が所定の値を越える場合に、セトリング期間において前記ローパスフィルタの中間ノード又は出力ノードに信号を印加するローパスフィルタ制御手段と、
を具備するディジタル/アナログ変換回路。 - 前記ローパスフィルタ制御手段が、
前記ローパスフィルタの中間ノード又は出力ノードに中点電位よりも高い電位を有する信号を印加するための第1のトランジスタと、
前記ローパスフィルタの中間ノード又は出力ノードに中点電位よりも低い電位を有する信号を印加するための第2のトランジスタと、
前記パルス幅変調回路が出力すべきパルス幅の変化量が正であり、その値が所定の値を越える場合に、前記セトリング期間において前記第1のトランジスタを動作させ、前記パルス幅変調回路が出力すべきパルス幅の変化量が負であり、その絶対値が所定の値を越える場合に、前記セトリング期間において前記第2のトランジスタを動作させる制御部と、
を含む、請求項1記載のディジタル/アナログ変換回路。 - 制御信号に応じて出力信号のパルス幅を変調するパルス幅変調回路と、
前記パルス幅変調回路の出力信号を平滑化してアナログ出力電圧を生成するローパスフィルタと、
入力データに基づいて、前記パルス幅変調回路に供給する制御信号を生成すると共に、前記パルス幅変調回路が出力すべきパルス幅の変化量の絶対値が所定の値を越える場合に、セトリング期間において前記ローパスフィルタの時定数を変化させるローパスフィルタ制御手段と、
前記ローパスフィルタによって生成されたアナログ出力電圧をアナログ/ディジタル変換するアナログ/ディジタル変換回路と、
前記アナログ/ディジタル変換回路から出力されるデータを入力データと比較することにより前記セトリング期間を設定するコンパレータと、
を具備するディジタル/アナログ変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002045565A JP3991706B2 (ja) | 2002-02-22 | 2002-02-22 | ディジタル/アナログ変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002045565A JP3991706B2 (ja) | 2002-02-22 | 2002-02-22 | ディジタル/アナログ変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003249855A JP2003249855A (ja) | 2003-09-05 |
JP3991706B2 true JP3991706B2 (ja) | 2007-10-17 |
Family
ID=28659339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002045565A Expired - Fee Related JP3991706B2 (ja) | 2002-02-22 | 2002-02-22 | ディジタル/アナログ変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3991706B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5394984B2 (ja) * | 2010-05-21 | 2014-01-22 | トヨタ自動車株式会社 | デューティ比/電圧変換回路 |
JP5713820B2 (ja) * | 2011-06-29 | 2015-05-07 | 京セラドキュメントソリューションズ株式会社 | 露光装置および画像形成装置 |
JP6405149B2 (ja) * | 2014-08-19 | 2018-10-17 | アズビル株式会社 | D/a変換回路 |
-
2002
- 2002-02-22 JP JP2002045565A patent/JP3991706B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003249855A (ja) | 2003-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6373334B1 (en) | Real time correction of a digital PWM amplifier | |
US7952337B2 (en) | Hybrid DC-DC switching regulator circuit | |
US7233134B2 (en) | DC-to-DC converter with fast load transient response and method thereof | |
US20070057707A1 (en) | Triangular wave generation circuit | |
JPH1158735A (ja) | インクジェット記録装置 | |
JP2004007324A (ja) | D級増幅器における三角波生成回路 | |
JP2008092581A (ja) | パルス幅変調の方法および装置 | |
US20080150368A1 (en) | Configurable power supply integrated circuit | |
WO2003058798A1 (en) | Pwm controller with single-cycle response | |
JPH11150478A (ja) | パルス幅変調器 | |
JP3991706B2 (ja) | ディジタル/アナログ変換回路 | |
JP4211465B2 (ja) | パルス幅変調回路 | |
JP2010158084A (ja) | 電源装置 | |
JP3991705B2 (ja) | ディジタル/アナログ変換回路 | |
CN110350765B (zh) | 电压转换装置 | |
JPWO2003021769A1 (ja) | スイッチング増幅装置 | |
JP2007301757A (ja) | 駆動回路及び液体吐出ヘッド | |
JPH1130771A (ja) | 液晶表示装置の駆動電圧発生装置 | |
US10980090B1 (en) | Light emitting device driving apparatus and dimming control circuit and dimming control method thereof | |
JP2008287035A (ja) | 液晶駆動装置 | |
US7061417B2 (en) | Method and system for increased effective resolution in an N-bit digital-to-analog converter | |
TWI462453B (zh) | 直流轉直流控制器及其控制方法 | |
US6043619A (en) | Method and circuit arrangement for commutation of a multiple winding electric motor | |
EP2562933A1 (en) | Class D amplifier and control method | |
JP2000116163A (ja) | 始動回路及び始動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070607 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070716 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |