JP3979690B2 - 半導体記憶装置システム及び半導体記憶装置 - Google Patents
半導体記憶装置システム及び半導体記憶装置 Download PDFInfo
- Publication number
- JP3979690B2 JP3979690B2 JP35154896A JP35154896A JP3979690B2 JP 3979690 B2 JP3979690 B2 JP 3979690B2 JP 35154896 A JP35154896 A JP 35154896A JP 35154896 A JP35154896 A JP 35154896A JP 3979690 B2 JP3979690 B2 JP 3979690B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- memory device
- synchronization signal
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 80
- 239000000872 buffer Substances 0.000 claims description 37
- 230000010363 phase shift Effects 0.000 claims description 31
- 239000008186 active pharmaceutical agent Substances 0.000 claims 11
- 238000010586 diagram Methods 0.000 description 34
- 230000001360 synchronised effect Effects 0.000 description 15
- 230000003111 delayed effect Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1093—Input synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の属する技術分野】
本発明は、外部から入力される信号に同期して動作する同期型半導体記憶装置(シンクロナスメモリ)に関し、特に高速の半導体記憶装置システムを構成するのに有利なように、データストローブ信号を出力してこのデータストローブ信号に同期してデータを出力するシンクロナスメモリに関する。
【0002】
【従来の技術】
通常、半導体集積回路(LSI)では、外部から信号が入力され、入力信号に応じた処理動作が行われて出力信号が出力される。従って、外部入力信号に対して、どのようなタイミングで出力信号が得られるかが重要であり、汎用のLSIでは仕様でこのタイミングが定められているのが一般的である。例えば、ダイナミック・ランダム・アクセス・メモリ(DRAM)では、アドレス信号の最大周波数等と共に、アドレス信号の変化エッジからデータが出力されるタイミングや、データを書き込むためのデータセットアップ時間が規定されている。
【0003】
近年、コンピュータ・システムにおけるCPUのクロックの高速化、或いは、他の様々な電子回路の処理速度の高速化に伴って、インターフェース部分も高速化する必要に迫られている。例えば、クロックが100MHz以上のCPUも出現しているが、主記憶として広く使用されるDRAMのアクセス速度やデータ転送速度は1桁小さい動作速度である。そこで、100MHz以上でのデータ転送速度を可能にするシンクロナスDRAM(SDRAM)等の新しいDRAMの方式が各種提案されている。
【0004】
SDRAMは、外部から入力される高速のクロックに同期してデータの入出力を行うもので、内部には複数ビットのデータを並行して入出力できる複数のユニットを有し、外部とのインターフェースはこの複数ビットのデータをシリアルデータに変換して行うことにより外部とのインターフェースを高速化する方式と、内部での動作をパイプライン化し、各パイプの動作を並行して行うことにより高速化する方式、それらを組み合わせた方式がある。
【0005】
図1はSDRAMを複数個使用したメモリシステムの構成例を示す図である。図1に示すように、複数のSDRAM102−1、102−2、102−3、…は、クロック(CLK)信号線、コマンドバス、アドレスバス、データ(DQ)バス、及びデータストローブ(DS)信号線でSDRAMコントローラ101に接続されている。SDRAMコントローラ101は、例えば、CPUやSDRAM制御チップセットである。また、SDRAMは、内部に複数のSDRAMチップを搭載したモジュールであってもよい。通常SDRAMのデータビット幅は8ビット程度であるので、データ(DQ)バスが64ビットであれば16ビットのデータ幅のSDRAMを4個搭載したモジュールを使用する。
【0006】
従来のSDRAMは、コントローラから送られるクロックCLKに同期して動作し、SDRAMにデータを書き込む場合には、コントローラから送られる書込データやアドレスを取り込むラッチ回路を受信したCLKで動作させることによりSDRAM内部に取り込んでいた。また、SDRAMからデータを読み出す場合にも、内部の記憶セルから読み出したデータを出力するデータ出力回路を受信したCLKで動作させることにより出力していた。コントローラからSDRAMに送信される信号は、CLKとほぼ同一の信号経路とすることによりCLKと位相ずれ(スキュー)を小さくできるために問題ないが、SDRAMからコントローラに送信する読出データは、CLKと逆方向に送信されるため、たとえSDRAMが受信したCLKに同期してデータを出力してもコントローラで受信される時にはCLKと読出データの間にスキューが生じることになる。従来の比較的動作速度の遅いSDRAMでは、このようなスキューはあまり問題にはならなかったが、100MHzを越えるような動作速度のSDRAMでメモリシステムを構築する場合には、このようなスキューが無視できなくなってきた。そこで、SDRAMからデータストローブ信号DSを出力し、このDSに同期して読出データを出力することが提案されている。コントローラは、読出データを取り込むラッチ回路を受信したDSで動作させることによりコントローラ内部に取り込むことで上記のスキューの問題を低減できる。
【0007】
図2は、図1に示したデータストローブ信号DSを出力するSDRAMを使用するメモリシステムにおける、SDRAMからのデータ読出動作を示す図である。図2に示すように、SDRAM側では、読出(リード)コマンドが入力された後、所定のクロックサイクル数後にDSがハイインピーダンス状態から「低(L)」状態に変化する。ここでは、1.5クロック後に「L」になる。そして、その後のDSの「L」から「高(H)」への変化エッジと「H」から「L」への変化エッジの両方に合わせてデータDQが出力される。コントローラ側では、リードコマンドを出力した一定時間後DSの取込みを開始し(ここでは1.5クロックと2.0クロックの間)、DSの立ち上がりと立ち上がりに同期させてデータDQを取り込む。DSとDQの配線長、レイアウト等を完全に同じにしておけば、DSとDQ間のスキューをほぼゼロにすることが可能である。これにより、図1のようなメモリシステムで、どのSDRAMからデータを読み出す場合でもコントローラ側ではDSを基準としてデータDQを取り込めば、読出データに対して常に最適なストローブ・ポイントに設定することができる。
【0008】
図3は、データストローブ信号DSを出力する従来のSDRAMのデータ出力部の構成例を示す図である。図3に示すように、外部から入力されるクロックCLKを取り込み内部クロックを生成するクロックバッファ11と、メモリセルから読み出したデータのビット幅を変換する出力データマルチプレクサ24と、出力データマルチプレクサ24からの信号を外部に出力する出力データバッファ26と、内部クロックからデータストローブ信号DSを発生するためのもとになる原DS信号を生成する原DS発生回路27と、原DS信号に従って外部にデータストローブ信号DSを出力するDS出力バッファ29とを有する。出力バッファ26は、原DS信号に従ってデータを出力する。
【0009】
図4は、図1に示したコントローラ101の読出データを取り込む回路の従来の構成例を示す図である。図4に示すように、データDQとデータストローブ信号DS、及びクロックCLKは入力バッファ61、62、及び63に入力される。なお、ここでのクロックCLKはコントローラ101の上位の要素から入力されるクロックであり、図1に示したCLKとは異なる。図4に示したクロックから内部クロックが発生され、それから図1に示したクロックが出力される。図4に示した例では、SDRAMから続けて2回読み出される2つのデータの組みで1つのデータを形成しており、2つのデータを組みにして出力するようになっており、データラッチ回路64と65、データシフト回路66、及びデータ転送回路67と68はそのための回路である。入力バッファ62に取り込まれたDSは、遅延回路69で遅延されてDDS信号とされた後、「H」エッジトリガ回路70と「L」エッジトリガ回路71に入力され、DSの「H」エッジと「L」エッジに対応してラッチパルスDSPZとDSPXが発生される。「H」エッジトリガ回路70のラッチパルスDSPZはデータラッチ回路64に入力され、データラッチ回路64はDSの「H」エッジから所定時間遅れてデータDQをラッチする。同様に、「L」エッジトリガ回路71のラッチパルスDSPXはデータラッチ回路65に入力され、データラッチ回路65はDSの「L」エッジから所定時間遅れてデータDQをラッチする。また、「L」エッジトリガ回路71のラッチパルスDSPXはデータシフト回路66に入力され、データシフト回路66はDSの「L」エッジから所定時間遅れてデータラッチ回路64の出力をラッチする。これにより、2つのデータが揃うことになる。データ転送回路67と68は、転送クロックDQTZに同期してこれら2つのデータを転送する。
【0010】
図2に示すように、DQはDSの変化エッジで変化しており、取り込んだDSを直接「H」エッジトリガ回路70と「L」エッジトリガ回路71に入力してラッチパルスを発生したのでは、まだDQが安定した状態になっておらず、正確な取込みが行えない。そこで、遅延回路69を使用して、データラッチ回路64と65でデータを取り込むタイミングが最適になるようにDSを遅らせている。
【0011】
【発明が解決しようとする課題】
図5は、図4に示した読出データを取り込む回路の従来例における取込み動作のマージンを説明する図である。前述のように、DSとDQ間のスキューをほぼゼロにするように配置するが、実際にはわずかな配線の違いや複数ビットのデータDQの配線パターンの違い等からこれを完全にゼロにすることはできず、例えば±0.5ns、トータルで1.0nsのスキューがあるとする。また、データラッチ回路64と65でデータを取り込むためのパルス幅として、最低限必要な幅があり、これが1.5nsであるとする。更に、複数の複数ビットのデータDQのコントローラ内でのレイアウトの差、配線長の差、更にはリードフレーム長の差等により0.5nsの差が生じるとする。更に、図4の回路では遅延回路69を使用しているが、チップ間で製造ばらつきがある上、温度や電源電圧の違いに応じてばらつきが生じる。これが1.0ns程度ある。そのため、全体としては4.0ns程度のマージンを見込む必要があり、これがSDRAMの動作速度の限界を決定することになり、4.0nsのマージンであれば、動作速度は250MHzになる。従って、これ以上の高速なSDRAMを実現するには、この動作マージンを低減する必要がある。
【0012】
本発明は、このようなSDRAMからデータを読み出す場合のマージンを低減して、同期型メモリを使用したより高速で動作する半導体記憶装置システム及びそのための半導体記憶装置の実現を目的とする。
【0013】
【課題を解決するための手段】
図6は本発明を適用した半導体記憶装置の基本構成を示す図であり、図7は本発明を適用した時のコントローラ側のデータ取込み回路の基本構成を示す図であり、図8は本発明の原理を説明する図であり、図9は本発明によるデータ取込みのマージンを説明する図である。
【0014】
図6から図8に示すように、上記目的を実現するため、本発明の半導体記憶装置システム及び半導体記憶装置では、半導体記憶装置側で出力データとデータストローブ信号が正確に所定の位相になるように管理し、コントローラ側では受信したデータストローブ信号でただちにラッチパルスを発生できるようにすることで、従来必要であった遅延回路をなくし、この製造ばらつきや温度や電源電圧の違いよるばらつきのために必要であったマージンを低減する。
【0015】
すなわち、本発明の半導体記憶装置システムは、少なくとも1個の半導体記憶装置と、半導体記憶装置との間でデータの入出力を行う制御装置とを備え、制御装置は、この制御装置が出力する第1の同期信号に同期して半導体記憶装置に記憶するデータ(DQ)の出力を行い、半導体記憶装置は、この半導体記憶装置が出力する第2の同期信号(データストローブ信号DS)に同期して出力データの出力を行う半導体記憶装置システムにおいて、半導体記憶装置は、出力データと第2の同期信号が所定の位相になるようにする出力位相シフト回路28を備えることを特徴とする。
【0016】
また、本発明の半導体記憶装置は、出力用同期信号(データストローブ信号DS)を出力する出力用同期信号出力回路29と、出力用同期信号に同期して出力データ(DQ)を出力するデータ出力回路26とを備える半導体記憶装置において、出力データと出力用同期信号が所定の位相になるようにする出力位相シフト回路28を備えることを特徴とする。
【0017】
図6に示すように、本発明の半導体記憶装置システム及び半導体記憶装置では、出力位相シフト回路28により、出力データDQとデータストローブ信号DSが所定の位相にされる。この位相は常時一定になるように管理され、具体的には、図8に示すように、出力データDQの変化エッジから位相角度α遅れてデータストローブ信号DSが変化する位相関係になるようにされる。このαは、コントローラがDSを受信して直接「H」エッジトリガ回路70と「L」エッジトリガ回路71に入力してラッチパルスを発生すると、最適なラッチタイミングになるように決定される。従って、本発明を適用した場合には、図7に示すように、コントローラ側のデータ取込み回路に従来例で使用していた遅延回路を使用する必要がない。
【0018】
図9に示すように、DSを取り込んで発生された内部DSは、遅延されることなくただちにラッチパルスDSPZを発生する。従って、従来例において使用されていた遅延回路のチップ間で製造ばらつきや、温度や電源電圧の違いによって生じていた1.0ns程度のマージンが低減できることになる。他のマージンは同じであるから、本発明を適用することにより、従来例に比べて動作マージンを4.0nsから3.0nsに低減でき、動作速度を330MHzに向上させることができる。
【0019】
すでに説明したように、データストローブ信号DSは、デューティが50%の信号であることが望ましく、出力データの出力は、データストローブ信号DSの1周期に2回行う。この場合、データストローブ信号DSの出力データに対する位相は90度と270度であることが望ましい。
また、各種のコントローラに対応できるように、出力位相シフト回路は、出力データとデータストローブ信号の位相差を複数の設定値に調整可能であることが望ましく、それは制御装置から設定可能であることが望ましい。その場合、出力データとデータストローブ信号の複数の位相差値に対応する複数の制御値を記憶し、制御装置からのコマンド信号に応じていずれかの制御値を選択して出力するモードレジスタを備える必要があり、出力位相シフト回路はモードレジスタの出力する制御値に基づいて位相を調整する。
【0020】
【発明の実施の形態】
以下の説明では、本発明をシンクロナスDRAMに適用した実施例について述べるが、前述のように本発明はシンクロナスDRAMに限らず、外部から入力される信号に同期して出力信号が出力される半導体集積回路であればどのようなものにも適用可能である。
【0021】
図10は、本発明の第1実施例のシンクロナスDRAM(SDRAM)の全体構成を示す図である。図10に示すように、SDRAMは、外部から入力されるクロックCLKを受けるクロックバッファ11と、クロックバッファ11の出力から内部クロックを発生するクロック発生回路12と、内部クロックからCLKに同期した同期内部クロックCLKOZを生成する位相調整回路13と、CLKOZとCLKの位相を比較して位相調整回路13の制御信号を生成する位相比較回路14と、コマンド信号を受けるコマンドレジスタ15と、アドレス信号を受けるアドレスバファ16と、アドレス信号のうちの行アドレスをラッチする行アドレスラッチ17と、アドレス信号のうちの列アドレスをラッチする列アドレスラッチ18と、行アドレスラッチ17の出力する行アドレスをデコードする行デコーダ19と、セルアレイ20と、セルアレイ20の入出力信号を増幅するセンスアンプ21と、列アドレスラッチ18の出力する列アドレスをデコードする列デコーダ22と、ライトアンプ23と、出力データマルチプレクサ24と、データ入力バッファ25と、データ出力バッファ26と、データストローブ信号DSの出力バッファ29と、データストローブ信号DSを発生させるための原DS信号を発生する位相シフト原DS発生回路30とを有する。ここで、従来例と異なるのは、位相シフト原DS発生回路30と、位相調整回路13と、位相比較回路14の部分のみであり、他の部分は従来通りであるので、ここでは説明を省略し、異なる部分についてのみ説明する。なお、センスアンプ21とライトアンプ23及び出力データマルチプレクサ24を接続する内部データバスと、外部のデータバスのデータ幅は同一の場合も、内部データバスの方が2倍又は4倍等の場合もある。
【0022】
図11は、位相シフト原DS発生回路30の構成を示す図である。図11に示すように、位相シフト原DS発生回路30は、直列に接続された4組のディレイ回路とバッファ回路の組み31と32、33と34、35と36、37と38を有している。各ディレイ回路と各バッファ回路は等価な構成を有しており、各ディレイ回路31、33、35、37の遅延量はディレイ制御回路40により共通制御される。従って、各ディレイ回路の遅延量は同一である。最初のディレイ回路31には同期内部クロックCLKOZが入力される。位相比較回路39はCLKOZと最終のバッファ回路38の出力の位相を比較し、その比較結果をディレイ制御回路40に出力する。ディレイ制御回路40は、その比較結果に基づいて、各ディレイ回路31、33、35、37の遅延量を共通に制御して、CLKOZと最終のバッファ回路38の出力の位相が一致するように制御する。従って、CLKOZと最終のバッファ回路38の出力の位相が一致した時には、各ディレイ回路31、33、35、37に入力する信号は、ちょうど1/4サイクル、すなわち90°づつずれていることになる。直列に接続された3個のインバータとANDゲートの組みは、各ディレイ回路31、33、35、37に入力する信号の立ち上がりエッジ(Hエッジ)でクロックに比べて細いパルスを発生する回路である。ディレイ回路31と35の入力信号から生成された細いパルスをORゲートで合成することにより生成された信号がφ0原DSとなり、ディレイ回路33と37の入力信号から生成された細いパルスをORゲートで合成することにより生成された信号がφ1/4原DSとなる。上記の説明から明らかなように、φ1/4原DSは、φ0原DSに対して位相が90°遅れた信号になっている。φ1/4原DSはDS出力バッファ29のラッチパルスとして出力され、φ0原DSはデータ出力バッファ26のラッチパルスとして出力される。
【0023】
図12は、ディレイ回路31とディレイ制御回路40の構成を示す図であり、ディレイ回路33、35、37もディレイ回路31と同様の構成を有し、ディレイ制御回路40からの信号で共通に制御されるが、ここでは省略してある。また、図13は位相比較回路39の構成を示す図であり、図14は位相比較回路39の動作を説明する図である。
【0024】
図12に示すように、ディレイ回路31は、複数のインバータを直列に接続したインバータ列521と、入力の一方がインバータ列521の2段毎の出力を受けるように設けられた複数のANDゲート522−1、522−2、…、522−nで構成されるANDゲート列と、各ANDゲートの出力がゲートに印加され、ソースは接地され、ドレインが共通に接続されているN−チャンネルトランジスタ523−1、523−2、…、523−nで構成されるトランジスタ列と、各N−チャンネルトランジスタのドレインが共通に接続される信号線と電源の高電位側の間に接続された抵抗524と、入力がこの信号線に接続され内部クロックCLK2を出力するバッファ525とを備える。ディレイ制御回路40は、アップ/ダウンカウンタ526とデコーダ527で構成され、アップ/ダウンカウンタ526は、ホールド信号HOLDが“L”の時にはカウント動作を行わず、ホールド信号HOLDが“H”の時に、遅延回路41の出力するCLKOZを遅延させた信号の立ち上がりに同期してカウント動作を行い、アップ/ダウン信号が“H”の時にはカウントアップし、“L”の時にはカウントダウンする。デコーダ527は、アップ・ダウンカウンタ526の出力をデコードし、いずれか1つの出力を「H」にし、他の出力を「L」にする。アップ・ダウンカウンタ526がカウントアップした場合には「H」にする出力位置を右にシフトし、カウントダウンする場合には「H」にする出力位置を左にシフトする。デコーダ527の出力は、順に各ANDゲート522−1、522−2、…、522−nのもう一方の入力に接続されており、デコーダ527から「H」が入力されるANDゲートだけが活性化される。そして、インバータ列の出力のうち、活性化されたANDゲートに入力される信号が内部クロックCLK2として出力されることになり、どのANDゲートを活性化するかにより、インバータ列を通過する段数が変化するので、内部クロックの遅延量を選択することができる。従って、遅延量制御の調整単位はインバータ2個分の遅延量である。
【0025】
図13に示すように、位相比較回路39は、同期内部クロックCLKOZをバッファ38の出力するCLKOZ−4’に同期してラッチするラッチ回路531と、同期内部クロックCLKOZをCLKOZ−4’を遅延回路533でディレイ回路31の1段分の遅延量程度遅延させた信号に同期してラッチするラッチ回路532と、その出力PとQを演算するANDゲートとNANDゲートとインバータとで構成されている。図14の(1)に示すように、CLKOZの変化に対して、ラッチ回路531と532がラッチするタイミングは図示のようにずれており、CLKOZ−4’の方が進んでいる状態aの時には、ラッチ回路531と532の出力PとQは共に「L」になり、CLKOZ−4’の方が遅れている状態cの時にはPとQは共に「H」になり、両方がほぼ一致している時にはPが「L」で、Qが「H」になる。この場合の真理値表を(2)に示す。図13の回路において、PとQが共に「L」の時には、HOLDが「H」になり、アップ/ダウン信号が「H」になり、ディレイ回路31、33、35、37の遅延量を増加させ、PとQが共に「H」の時には、HOLDが「H」になり、アップ/ダウン信号が「L」になり、ディレイ回路31、33、35、37の遅延量を減少させ、Pが「L」でQが「H」の時には、HOLDが「L」になりディレイ回路31、33、35、37の遅延量は変化しない。
【0026】
図15は、第1実施例のSDRAMの出力動作を示す図である。図11から図13に示した回路により、図15に示すようなφ0原DSとφ1/4原DSが発生される。なお、位相シフト原DS発生回路は、DSの出力期間にかかわらず常時φ0原DSとφ1/4原DSを発生し、読出動作等に応じて出力を行うかどうかの制御は、図示していない制御回路により、データ出力バッファ26とDS出力バッファ29で行われるものとする。図15に示すように、データ出力バッファ26は、図示の内部DQをφ0原DSに応じてラッチして出力し、図示のようなDQが出力される。また、DS出力バッファ29は、図示のCLKOZをφ1/4原DSに応じてラッチして出力し、図示のようなDSが出力される。
【0027】
以上のように、第1実施例のSDRAMからは、クロックCLKの1周期に2回データが出力され、データの出力から正確にクロックサイクルの90°分遅れたタイミングで変化するデータストローブ信号DSが出力される。従って、コントローラでは受信したDSから直接入力データのラッチ信号を生成することができる。
【0028】
第1実施例では、位相シフト原DS発生回路で、図15に示すようなクロックCLKの2倍の周波数のφ0原DSとφ1/4原DSを発生させているが、クロックCLKと同じ周波数の方がマージンが取りやすく、扱いやすい。そこで、第1実施例の変形例として、図16に示すように、位相シフト原DS発生回路からは、3個のインバータとANDゲートを組み合わせたから発生される4個のパルスが、φ0原DS’、φ1/4原DS’、φ1/2原DS’、φ3/4原DS’として出力されるようにする。そして、データ出力バッファ26には、φ0原DS’とφ1/2原DS’を、DS出力バッファ29には、φ1/4原DS’とφ3/4原DS’を供給する。図17は、この変形例における出力動作を示す図である。
【0029】
図18は、本発明の第2実施例の半導体装置の位相シフト原DS発生回路の構成を示す図である。図示のように、ディレイ回路とバッファ回路の組みが2n組み設けられており、最終段の出力と同期内部クロックCLKOZの位相が一致した時には、各段の信号は360°/2nだけずれていることになる。第1実施例と同様に、CLKOZとn段目の入力信号からパルス信号を生成してそれらを合成してφ0原DSとする。180°ずれている各段の出力を組み合わせて同様にパルス信号を生成してそれらを合成すると、180°/nだけ位相がずれたラッチ信号が生成される。選択回路48−1から48−n−1は、3個のインバータとANDゲートとORゲートの組みを2つ含むと共に、選択回路45からの選択信号に応じてORゲートからの信号を出力するか出力しないかが選択可能になっている。
【0030】
SDRAMは、コントローラからのコマンドに応じて動作モードが設定できるようになっており、コマンドデコーダ15の出力からモードを判別するモードレジスタ43が設けられている。第2実施例では、モードレジスタ43に記憶するモードに、データストローブ信号DSの出力データDQに対する位相を設定するモードを設けている。位相を設定するモードの入力に応じて、モードレジスタ43は、上記の180°/nずつずれた位相のうちどれを選択するかを指示するデータを位相レジスタ44に出力し、位相レジスタ44はこの値を記憶して選択回路45に出力する。選択回路45は、この値に応じて選択回路48−1から48−n−1のいずれかを選択して、シフトDSとして出力する。このシフトDSがDS出力バッファに印加される。このような構成により、データストローブ信号DSの出力データ信号DQに対する位相が、コントローラ側から任意に設定できるようになる。
【0031】
【発明の効果】
以上説明したように、本発明によれば、半導体記憶回路からのデータストローブ信号の出力を出力データに対して所定の位相にできるため、コントローラ側で遅延回路を設ける必要がなく、それにより生じるマージンを低減でき、高速化が可能になる。
【図面の簡単な説明】
【図1】シンクロナス・DRAM(SDRAM)を使用するシステムの構成例を示す図である。
【図2】データストローブ信号を出力するSDRAMからのデータの読出動作を示す図である。
【図3】従来のSDRAMのデータ出力部の構成を示す図である。
【図4】コントローラのデータ取込み回路の従来例を示す図である。
【図5】従来例におけるコントローラでのデータ取込み動作を示す図である。
【図6】本発明のSDRAMの基本構成を示す図である。
【図7】本発明を適用した時のコントローラ側のデータ取込み回路の構成を示す図である。
【図8】本発明の原理を説明する図である。
【図9】本発明によるデータの取込み時のマージンを示す図である。
【図10】本発明の第1実施例のSDRAMの全体構成を示す図である。
【図11】第1実施例の位相シフト原DS発生回路の構成を示す図である。
【図12】ディレイ回路とディレイ制御回路の構成を示す図である。
【図13】位相比較回路の構成を示す図である。
【図14】第1実施例の位相比較回路の動作を説明する図である。
【図15】第1実施例でのSDRAMの出力動作を示す図である。
【図16】第1実施例の位相シフト原DS発生回路の変形例の構成を示す図である。
【図17】第1実施例の変形例でのSDRAMの出力動作を示す図である。
【図18】第2実施例の位相シフト原DS発生回路の構成を示す図である。
【符号の説明】
11…クロックバッファ
24…出力データマルチプレクサ
26…出力データバッファ
27…原DS発生回路
28…位相シフト回路
29…DSバッファ
Claims (20)
- 制御装置は、該制御装置が出力する第1の同期信号に同期して半導体記憶装置に記憶するデータの出力を行い、
前記半導体記憶装置は、該半導体記憶装置が出力する第2の同期信号に同期して該半導体記憶装置からの出力データの出力を行うことで前記半導体装置と前記制御装置との間でデータの入出力を行う半導体記憶装置システムにおいて、
前記半導体記憶装置は、
前記第1の同期信号に基づいて第3の同期信号を発生させる原DS発生回路と、
前記第3の同期信号に基づいて出力データの出力を行う出力データバッファと、
前記第3の同期信号に対して所定の位相を有する前記第2の同期信号を発生させる位相シフト回路と、
を備えることを特徴とする半導体記憶装置システム。 - 請求項1に記載の半導体記憶装置システムであって、
前記第2の同期信号はデータストローブ信号であり、
前記第2の同期信号を出力するDS出力バッファを備える半導体記憶装置システム。 - 請求項1に記載の半導体記憶装置システムであって、
前記第2の同期信号は、デューティが50%の信号である半導体記憶装置システム。 - 請求項3に記載の半導体記憶装置システムであって、
前記半導体記憶装置は、出力データの出力を、前記第2の同期信号の1周期に2回行う半導体記憶装置システム。 - 請求項4に記載の半導体記憶装置システムであって、
前記第2の同期信号の前記第3の同期信号に対する位相は、前記第2の同期信号の1/4クロックサイクルである半導体記憶装置システム。 - 請求項1から4のいずれか1項に記載の半導体記憶装置システムであって、
前記位相シフト回路は、前記第2の同期信号と前記第3の同期信号の位相差を複数の設定値に調整可能である半導体記憶装置システム。 - 請求項6に記載の半導体記憶装置システムであって、
前記第2の同期信号と前記第3の同期信号の前記位相差は、前記制御装置から設定可能である半導体記憶装置システム。 - 請求項7に記載の半導体記憶装置システムであって、
前記制御装置は、取り込んだ前記第2の同期信号に同期して前記半導体記憶装置からの前記出力データを取り込むのに適するように、前記第2の同期信号と前記第3の同期信号の前記位相差を設定するように、前記半導体記憶装置に要求する半導体記憶装置システム。 - 請求項7又は8に記載の半導体記憶装置システムであって、
前記半導体記憶装置は、前記第2の同期信号と前記第3の同期信号の複数の位相差値に対応する複数の制御値を記憶し、前記制御装置からのコマンド信号に応じていずれかの制御値を選択して出力するモードレジスタを備え、
前記位相シフト回路は、前記モードレジスタの出力する前記制御値に基づいて前記出力データと前記第2の同期信号の位相を調整する半導体記憶装置システム。 - 請求項1に記載の半導体記憶装置システムであって、
前記原DS発生回路と前記位相シフト回路を一体に形成した位相シフト原DS発生回路を備え、前記位相シフト原DS発生回路は前記第2及び第3の同期信号を並行して発生する半導体記憶装置システム。 - 半導体記憶装置であって、
外部から入力される第1の同期信号に同期して記憶するデータの入力を行い、
当該半導体記憶装置が出力する第2の同期信号に同期して当該半導体記憶装置からの出力データの出力を行い、
前記第1の同期信号に基づいて第3の同期信号を発生させる原DS発生回路と、
前記第3の同期信号に基づいて出力データの出力を行う出力データバッファと、
前記第3の同期信号と所定の位相を有する前記第2の同期信号を発生させる位相シフト回路と、
を備えることを特徴とする半導体記憶装置。 - 請求項11に記載の半導体記憶装置であって、
前記第2の同期信号はデータストローブ信号であり、
前記第2の同期信号を出力するDS出力バッファを備える半導体記憶装置。 - 請求項11に記載の半導体記憶装置であって、
前記第2の同期信号は、デューティが50%の信号である半導体記憶装置。 - 請求項13に記載の半導体記憶装置であって、
前記半導体記憶装置は、出力データの出力を、前記第2の同期信号の1周期に2回行う半導体記憶装置。 - 請求項14に記載の半導体記憶装置であって、
前記第2の同期信号の前記第3の同期信号に対する位相は、前記第2の同期信号の1/4クロックサイクルである半導体記憶装置システム。 - 請求項11から14のいずれか1項に記載の半導体記憶装置であって、
前記位相シフト回路は、前記第2の同期信号と前記第3の同期信号の位相差を複数の設定値に調整可能である半導体記憶装置。 - 請求項16に記載の半導体記憶装置であって、
前記第2の同期信号と前記第3の同期信号の位相差は、外部から設定可能である半導体記憶装置。 - 請求項17に記載の半導体記憶装置であって、
前記第2の同期信号と前記第3の同期信号の複数の位相差値に対応する複数の制御値を記憶し、外部からのコマンド信号に応じていずれかの制御値を選択して出力するモードレジスタを備え、
前記位相シフト回路は、前記モードレジスタの出力する前記制御値に基づいて前記第2の同期信号と前記第3の同期信号の位相を調整する半導体記憶装置。 - 請求項11に記載の半導体記憶装置であって、
前記原DS発生回路と前記位相シフト回路を一体に形成した位相シフト原DS発生回路を備え、前記位相シフト原DS発生回路は前記第2及び第3の同期信号を並行して発生する半導体記憶装置。 - 制御装置が出力する第1の同期信号に同期して半導体記憶装置に記憶するデータの出力を行う制御装置との間でデータの入出力を行う半導体記憶装置において、
当該半導体記憶装置が出力する第2の同期信号に同期して該半導体記憶装置からの出力データの出力を行い、
前記第1の同期信号に基づいて第3の同期信号を発生させる原DS発生回路と、
前記第3の同期信号に基づいて出力データの出力を行う出力データバッファと、
前記第3の同期信号と所定の位相を有する前記第2の同期信号を発生させる位相シフト回路と、
を備えることを特徴とする半導体記憶装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35154896A JP3979690B2 (ja) | 1996-12-27 | 1996-12-27 | 半導体記憶装置システム及び半導体記憶装置 |
US08/925,458 US5896347A (en) | 1996-12-27 | 1997-09-08 | Semiconductor memory system using a clock-synchronous semiconductor device and semiconductor memory device for use in the same |
TW086113022A TW358264B (en) | 1996-12-27 | 1997-09-09 | Semiconductor memory system using a clock-synchronous semiconductor device and a semiconductor memory device for use in the same |
GB9719273A GB2320779B (en) | 1996-12-27 | 1997-09-10 | Synchronous semiconductor memory device |
KR1019970050871A KR100256004B1 (ko) | 1996-12-27 | 1997-10-02 | 반도체 기억 장치 시스템 및 반도체 기억 장치 |
DE19752161A DE19752161C2 (de) | 1996-12-27 | 1997-11-25 | Halbleiterspeichersystem, unter Verwendung einer taktsynchronen Halbleitervorrichtung, und Halbleiterspeichervorrichtung zur Verwendung in demselben |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35154896A JP3979690B2 (ja) | 1996-12-27 | 1996-12-27 | 半導体記憶装置システム及び半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10199239A JPH10199239A (ja) | 1998-07-31 |
JP3979690B2 true JP3979690B2 (ja) | 2007-09-19 |
Family
ID=18418033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35154896A Expired - Lifetime JP3979690B2 (ja) | 1996-12-27 | 1996-12-27 | 半導体記憶装置システム及び半導体記憶装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5896347A (ja) |
JP (1) | JP3979690B2 (ja) |
KR (1) | KR100256004B1 (ja) |
DE (1) | DE19752161C2 (ja) |
GB (1) | GB2320779B (ja) |
TW (1) | TW358264B (ja) |
Families Citing this family (74)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2357355B (en) * | 1997-01-29 | 2001-08-01 | Samsung Electronics Co Ltd | A synchronous sram |
KR100247923B1 (ko) * | 1997-01-29 | 2000-03-15 | 윤종용 | 스위치신호발생기및이를이용한고속동기형sram |
JP3929116B2 (ja) | 1997-07-04 | 2007-06-13 | 富士通株式会社 | メモリサブシステム |
US6000022A (en) | 1997-10-10 | 1999-12-07 | Micron Technology, Inc. | Method and apparatus for coupling signals between two circuits operating in different clock domains |
FR2772968B1 (fr) * | 1997-12-24 | 2000-03-10 | Thomson Multimedia Sa | Dispositif de synchronisation pour memoire synchrone dynamique a acces aleatoire |
US6590901B1 (en) * | 1998-04-01 | 2003-07-08 | Mosaid Technologies, Inc. | Method and apparatus for providing a packet buffer random access memory |
JPH11306757A (ja) | 1998-04-27 | 1999-11-05 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
US6034417A (en) | 1998-05-08 | 2000-03-07 | Micron Technology, Inc. | Semiconductor structure having more usable substrate area and method for forming same |
KR100458812B1 (ko) * | 1998-05-21 | 2004-12-03 | 엔이씨 일렉트로닉스 가부시키가이샤 | 큰 래치 마진을 확보할 수 있는 반도체 메모리 장치 |
US6557071B2 (en) * | 1998-06-22 | 2003-04-29 | Intel Corporation | Memory system including a memory controller having a data strobe generator and method for accesing a memory using a data storage |
US6061551A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
US6434684B1 (en) * | 1998-09-03 | 2002-08-13 | Micron Technology, Inc. | Method and apparatus for coupling signals across different clock domains, and memory device and computer system using same |
DE19842818C2 (de) * | 1998-09-18 | 2001-03-01 | Siemens Ag | Synchrone Schaltung |
DE19844936C2 (de) * | 1998-09-30 | 2001-02-01 | Siemens Ag | Schaltung zur Erzeugung eines Ausgangssignals in Abhängigkeit von zwei Eingangssignalen |
US6370371B1 (en) | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
US7039372B1 (en) | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
KR100306883B1 (ko) * | 1998-12-22 | 2001-11-02 | 박종섭 | 반도체메모리장치의입력버퍼 |
US6879817B1 (en) | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
US6853690B1 (en) | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
US7110435B1 (en) * | 1999-03-15 | 2006-09-19 | Parkervision, Inc. | Spread spectrum applications of universal frequency translation |
US7693230B2 (en) | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
US7110444B1 (en) | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
KR100333703B1 (ko) | 1999-06-30 | 2002-04-24 | 박종섭 | 동기식 디램의 데이터 스트로브 버퍼 |
US6839393B1 (en) | 1999-07-14 | 2005-01-04 | Rambus Inc. | Apparatus and method for controlling a master/slave system via master device synchronization |
JP4220621B2 (ja) * | 1999-07-22 | 2009-02-04 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路 |
US8295406B1 (en) | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
JP4707204B2 (ja) * | 1999-10-08 | 2011-06-22 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
JP4613378B2 (ja) * | 1999-11-01 | 2011-01-19 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
JP4683690B2 (ja) | 1999-11-05 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP3446700B2 (ja) * | 1999-12-20 | 2003-09-16 | 日本電気株式会社 | 複数ラインバッファ型メモリlsi |
US7010286B2 (en) | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
KR100401490B1 (ko) * | 2000-10-31 | 2003-10-11 | 주식회사 하이닉스반도체 | 로오 버퍼를 내장한 반도체 메모리 장치 |
US7010559B2 (en) * | 2000-11-14 | 2006-03-07 | Parkervision, Inc. | Method and apparatus for a parallel correlator and applications thereof |
US7454453B2 (en) | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
KR100675273B1 (ko) * | 2001-05-17 | 2007-01-26 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 전압 레벨 및 지연 시간 조절회로 |
KR100403635B1 (ko) * | 2001-11-06 | 2003-10-30 | 삼성전자주식회사 | 동기식 반도체 메모리 장치의 데이터 입력 회로 및 데이터입력 방법 |
US7072427B2 (en) | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
US6838712B2 (en) * | 2001-11-26 | 2005-01-04 | Micron Technology, Inc. | Per-bit set-up and hold time adjustment for double-data rate synchronous DRAM |
KR100560644B1 (ko) * | 2002-01-09 | 2006-03-16 | 삼성전자주식회사 | 클럭 동기회로를 구비하는 집적회로장치 |
JP4136429B2 (ja) * | 2002-04-10 | 2008-08-20 | 富士通株式会社 | 半導体装置 |
KR100470995B1 (ko) * | 2002-04-23 | 2005-03-08 | 삼성전자주식회사 | 클럭수신 동기회로를 갖는 멀티클럭 도메인 데이터 입력처리장치 및 그에 따른 클럭신호 인가방법 |
US7321640B2 (en) * | 2002-06-07 | 2008-01-22 | Parkervision, Inc. | Active polyphase inverter filter for quadrature signal generation |
US7379883B2 (en) | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
US7460584B2 (en) * | 2002-07-18 | 2008-12-02 | Parkervision, Inc. | Networking methods and systems |
US6930949B2 (en) * | 2002-08-26 | 2005-08-16 | Micron Technology, Inc. | Power savings in active standby mode |
JP2004171678A (ja) * | 2002-11-20 | 2004-06-17 | Sony Corp | 情報記憶装置、情報記憶方法、及び情報記憶プログラム |
DE10344959A1 (de) * | 2003-09-27 | 2005-04-28 | Infineon Technologies Ag | Synchrone RAM-Speicherschaltung |
KR100557636B1 (ko) | 2003-12-23 | 2006-03-10 | 주식회사 하이닉스반도체 | 클럭신호를 이용한 데이터 스트로브 회로 |
US6972998B1 (en) * | 2004-02-09 | 2005-12-06 | Integrated Device Technology, Inc. | Double data rate memory devices including clock domain alignment circuits and methods of operation thereof |
JP4419067B2 (ja) * | 2004-07-26 | 2010-02-24 | 株式会社日立製作所 | ディジタルインターフェースを有する半導体装置、メモリ素子及びメモリモジュール |
KR100605600B1 (ko) * | 2004-07-27 | 2006-07-28 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
US7126874B2 (en) * | 2004-08-31 | 2006-10-24 | Micron Technology, Inc. | Memory system and method for strobing data, command and address signals |
KR100568546B1 (ko) * | 2004-10-19 | 2006-04-07 | 삼성전자주식회사 | 메모리 시스템, 반도체 메모리 장치, 및 이 시스템과장치의 출력 데이터 스트로우브 신호 발생 방법 |
KR100640594B1 (ko) * | 2004-10-27 | 2006-11-01 | 삼성전자주식회사 | 데이터 스트로브 신호를 모니터링하여 적응적으로 데이터입출력 신호를 래치하는 인터페이스 회로 및 이를구비하는 메모리 시스템 |
JP4786262B2 (ja) * | 2005-09-06 | 2011-10-05 | ルネサスエレクトロニクス株式会社 | インターフェイス回路 |
KR100776740B1 (ko) * | 2006-05-08 | 2007-11-19 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 출력장치 및 방법 |
JP2006244528A (ja) * | 2006-06-05 | 2006-09-14 | Renesas Technology Corp | マイクロコンピュータ |
US8098784B2 (en) * | 2006-09-05 | 2012-01-17 | International Business Machines Corporation | Systems, methods and computer program products for high speed data transfer using a plurality of external clock signals |
US7613265B2 (en) * | 2006-09-05 | 2009-11-03 | International Business Machines Corporation | Systems, methods and computer program products for high speed data transfer using an external clock signal |
TWI302318B (en) * | 2006-09-06 | 2008-10-21 | Nanya Technology Corp | Memory control circuit and method |
JP4353330B2 (ja) * | 2006-11-22 | 2009-10-28 | エルピーダメモリ株式会社 | 半導体装置および半導体チップ |
JP5045189B2 (ja) * | 2007-03-30 | 2012-10-10 | 富士通セミコンダクター株式会社 | インタフェース回路 |
JP4600467B2 (ja) * | 2007-12-03 | 2010-12-15 | 富士通セミコンダクター株式会社 | 電子装置及びダブル・データ・レート・シンクロナス・ダイナミック・ランダム・アクセス・メモリ |
KR100987359B1 (ko) * | 2008-09-02 | 2010-10-12 | 주식회사 하이닉스반도체 | 데이터 입출력 회로 |
US8489912B2 (en) * | 2009-09-09 | 2013-07-16 | Ati Technologies Ulc | Command protocol for adjustment of write timing delay |
JP4785153B2 (ja) * | 2009-10-26 | 2011-10-05 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ及びマイコンシステム |
JP2012014456A (ja) * | 2010-06-30 | 2012-01-19 | Toshiba Corp | ホストコントローラ、情報処理装置、およびサンプリング方法 |
KR101308479B1 (ko) * | 2010-12-31 | 2013-09-16 | 엘지디스플레이 주식회사 | 입출력 동기 신호의 동기화 방법 및 회로와, 그를 이용한 액정 표시 장치의 백라이트 드라이버 및 그 구동 방법 |
JP2011118932A (ja) * | 2011-03-07 | 2011-06-16 | Renesas Electronics Corp | マイクロコンピュータ |
JP2013065372A (ja) * | 2011-09-16 | 2013-04-11 | Elpida Memory Inc | 半導体装置およびそれを利用した情報処理システム |
US9601182B2 (en) * | 2015-05-08 | 2017-03-21 | Micron Technology, Inc. | Frequency synthesis for memory input-output operations |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950010622B1 (ko) * | 1992-05-20 | 1995-09-20 | 삼성전자주식회사 | 비트라인 센싱 제어회로 |
US5479646A (en) * | 1993-02-19 | 1995-12-26 | Intergraph Corporation | Method and apparatus for obtaining data from a data circuit utilizing alternating clock pulses to gate the data to the output |
JP3292584B2 (ja) * | 1994-04-08 | 2002-06-17 | 株式会社東芝 | タイミング発生装置 |
KR0140481B1 (ko) * | 1994-12-31 | 1998-07-01 | 김주용 | 동기식 메모리장치의 데이타신호 분배회로 |
US5767715A (en) * | 1995-09-29 | 1998-06-16 | Siemens Medical Systems, Inc. | Method and apparatus for generating timing pulses accurately skewed relative to clock |
JPH09148907A (ja) * | 1995-11-22 | 1997-06-06 | Nec Corp | 同期式半導体論理装置 |
US5715198A (en) * | 1997-02-03 | 1998-02-03 | International Business Machines Corporation | Output latching circuit for static memory devices |
-
1996
- 1996-12-27 JP JP35154896A patent/JP3979690B2/ja not_active Expired - Lifetime
-
1997
- 1997-09-08 US US08/925,458 patent/US5896347A/en not_active Expired - Lifetime
- 1997-09-09 TW TW086113022A patent/TW358264B/zh not_active IP Right Cessation
- 1997-09-10 GB GB9719273A patent/GB2320779B/en not_active Expired - Lifetime
- 1997-10-02 KR KR1019970050871A patent/KR100256004B1/ko active IP Right Grant
- 1997-11-25 DE DE19752161A patent/DE19752161C2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB2320779B (en) | 2001-02-14 |
GB2320779A (en) | 1998-07-01 |
DE19752161C2 (de) | 2003-04-10 |
GB9719273D0 (en) | 1997-11-12 |
KR100256004B1 (ko) | 2000-05-01 |
DE19752161A1 (de) | 1998-07-02 |
KR19980063509A (ko) | 1998-10-07 |
TW358264B (en) | 1999-05-11 |
US5896347A (en) | 1999-04-20 |
JPH10199239A (ja) | 1998-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3979690B2 (ja) | 半導体記憶装置システム及び半導体記憶装置 | |
US8780653B2 (en) | Semiconductor device having skew detection circuit measuring skew between clock signal and data strobe signal | |
US8018791B2 (en) | Circuit, system and method for controlling read latency | |
JP4817348B2 (ja) | 半導体メモリ装置で用いられる遅延固定ループ | |
US6222406B1 (en) | Semiconductor integrated circuit device, semiconductor memory system and clock synchronous circuit | |
JP4070255B2 (ja) | 半導体集積回路 | |
JP4070051B2 (ja) | 半導体メモリ装置のデータマスキング方法とその回路、及び該回路を有する半導体メモリ装置 | |
JP5017708B2 (ja) | ダブルデータレートダイナミックランダムアクセスメモリからのデータ取り出し方法、及びデータストローブ信号提供方法 | |
US8243534B2 (en) | Semiconductor memory device, memory module including the same, and data processing system | |
US6259288B1 (en) | Semiconductor integrated circuit having a DLL circuit and a special power supply circuit for the DLL circuit | |
US8115529B2 (en) | Device and control method of device | |
US9536591B1 (en) | Staggered DLL clocking on N-Detect QED to minimize clock command and delay path | |
US7127584B1 (en) | System and method for dynamic rank specific timing adjustments for double data rate (DDR) components | |
JP2001126480A (ja) | 半導体集積回路、半導体集積回路の制御方法、および可変遅延回路 | |
US7230864B2 (en) | Circuit for generating data strobe signal of semiconductor memory device | |
US9142276B2 (en) | Semiconductor device including latency counter | |
US7181638B2 (en) | Method and apparatus for skewing data with respect to command on a DDR interface | |
US6950350B1 (en) | Configurable pipe delay with window overlap for DDR receive data | |
JP4121690B2 (ja) | 半導体記憶装置 | |
US7492661B2 (en) | Command generating circuit and semiconductor memory device having the same | |
JP3961072B2 (ja) | 半導体装置及びそのタイミング調整方法 | |
KR20030078134A (ko) | 동기식 반도체 메모리 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070626 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |