JP4136429B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4136429B2 JP4136429B2 JP2002107350A JP2002107350A JP4136429B2 JP 4136429 B2 JP4136429 B2 JP 4136429B2 JP 2002107350 A JP2002107350 A JP 2002107350A JP 2002107350 A JP2002107350 A JP 2002107350A JP 4136429 B2 JP4136429 B2 JP 4136429B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- output
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Memory System (AREA)
- Static Random-Access Memory (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置に関し、特に外部データバス幅よりもバス幅の大きなデータを伝送することを可能にする半導体装置に関する。
【0002】
【従来の技術】
シンクロナス型DRAM(dynamic random access memory)に代表されるコマンド入力式のデバイスでは、通常データとコマンドとを同時に送信し、システムクロックの立ち上がりエッジにより、取り込まれる。このようにクロックの立ち上がりエッジで一回だけデータが取り込まれる方式をシングルデータレート(SDR)型と呼ぶ。以下に、データの取り込みをシステムクロックに同期して行うシンクロナス型のデバイスを例に、データ転送を行う回路の例を示す。
【0003】
図15は従来のデータ転送の一例を示す回路図、図16はシングルデータレート型のデータ転送波形の例を示す図である。
この回路例において、出力側デバイス100および入力側デバイス101は、それぞれ同じ数の内部データバス102,103を有し、同じ数の外部データバス104によって接続されている。コマンド線についても同じように、出力側デバイス100と入力側デバイス101との間で1対1に接続されている。出力側デバイス100は、その内部データバス102の出力側に出力ラッチ回路105および出力バッファ回路106が設けられ、入力側デバイス101は、その内部データバス103の入力側に入力バッファ回路107および入力ラッチ回路108が設けられている。出力側デバイス100および入力側デバイス101の出力ラッチ回路105および入力ラッチ回路108には、システムクロックが与えられている。
【0004】
出力側デバイス100は、システムクロックに同期して、データおよびコマンドを転送する。すなわち、システムクロックの立ち上がりエッジで出力ラッチ回路105が内部データバス102のデータおよびコマンド線のコマンドをラッチし、それぞれ出力バッファ回路106を介して外部データバス104およびコマンド線に送り出す。入力側デバイス101は、外部データバス104およびコマンド線を介して転送されたデータおよびコマンドを入力バッファ回路107で受け、システムクロックの立ち上がりエッジで入力ラッチ回路108がデータおよびコマンドをラッチして保持し、内部データバス103に出力する。
【0005】
出力側デバイス100は、システムクロックの立ち上がりエッジを基に出力を開始するが、入力側デバイス101がデータを取り込むための適当なセットアップ時間を満たすため、図16に示したように、外部データバス104に送り出されるデータには、システムクロックの半サイクルの遅延Dを持たせるようにしている。これにより、入力側デバイス101では、システムクロックの立ち上がりエッジのタイミングで有効データおよび有効コマンドの有効期間の中間におけるデータおよびコマンドをラッチすることができるようになる。
【0006】
内部データバス102,103および外部データバス104は、通常、1回のコマンドで処理されるデータ幅のデータを送信するが、バス幅以上のデータ幅を有するデータを送信する場合は、そのデータは、複数回のクロックに分ける等により行われる。
【0007】
図17は2倍のデータ幅を有するデータを転送する場合のシングルデータレート型のデータ転送波形の例を示す図である。
たとえば2倍のデータ幅を有するデータを転送する場合、1つのコマンドに対するデータは、2クロックに分けて転送され、最初のクロックで前半のデータがコマンドと一緒に送られ、次のクロックで後半のデータのみが送られる。このように、シングルデータレート型で2倍のデータ幅を有するデータを転送する場合には、後半のデータを送信している間は他のコマンド発行を行うことができない(No Operation)ため、システムの実効性能を低下させる要因となる。
【0008】
これに対し、クロック信号の立ち上がりエッジと立ち下がりエッジの両方を使用して、2倍のデータ幅を有するデータの取り込みを可能にしたダブルデータレート(DDR)型のデバイスがある。
【0009】
図18は従来のダブルデータレート型の出力側デバイスの例を示す回路図、図19はラッチパルス発生回路の例を示す図であって、(A)はラッチパルス発生回路の回路図、(B)はラッチパルス発生回路の入出力波形を示す図、図20はデータセレクタの例を示す回路図である。
【0010】
出力側デバイス110は、たとえばmビットのバス幅を有する内部データバスを有するとした場合、データを2つのデータブロックに分け、これらをシステムクロックの1サイクルで転送する。そのため、出力側デバイス110は、2つの入力A,Bと1つの出力Oとを有するデータセレクタ111を有している。各データセレクタ111の入力Aは、第1データブロックのデータを受けるよう接続され、入力Bは、第2データブロックのデータを受けるよう接続され、出力Oは、ラッチ回路112および出力バッファ113を介してm/2本の外部データバス114に接続されている。データをラッチするラッチ回路112は、ラッチパルス発生回路115によって制御するよう構成されている。データセレクタ111およびラッチパルス発生回路115は、システムクロックを基に動作し、システムクロックは、また、出力バッファを介し同期信号(ストローブ信号)として出力される。
【0011】
ラッチパルス発生回路115は、図19に示したように、ANDゲート116とNORゲート117とを有している。ANDゲート116およびNORゲート117の一方の入力は、直接システムクロックを受けるよう接続され、他方の入力は、インバータ118の出力に接続されている。このインバータ118の入力には、システムクロックを入力して遅延するラッチパルス幅調整用の遅延回路119が接続されている。そして、ANDゲート116およびNORゲート117の出力は、ORゲート120の入力に接続され、その出力は、ラッチパルス発生回路115の出力を構成している。
【0012】
このラッチパルス発生回路115によれば、ANDゲート116がシステムクロックの立ち上がりエッジに応答して、ラッチパルスaを出力し、NORゲート117がシステムクロックの立ち下がりエッジに応答して、ラッチパルスbを出力する。それぞれのラッチパルスa,bのパルス幅は、遅延回路119による遅延時間に相当する。
【0013】
また、データセレクタ111は、図20に示したように、一方の入力にこのデータセレクタ111の入力A,Bが接続されたNANDゲート121,122を有し、これらの出力は、NANDゲート123の入力に接続され、このNANDゲート123の出力は、データセレクタ111の出力Oに接続されている。また、NANDゲート122の他方の入力は、入力にシステムクロックを受けるインバータ124の出力に接続され、NANDゲート121の他方の入力は、直接システムクロックを受けるよう構成されている。
【0014】
このデータセレクタ111において、システムクロックがローレベルにあるとき、NANDゲート121が入力Aからのデータ入力を許可し、NANDゲート122は入力Bからのデータ入力を禁止する。逆に、システムクロックがハイレベルにある期間では、NANDゲート121が入力Aからのデータ入力を禁止し、NANDゲート122は入力Bからのデータ入力を許可する。
【0015】
以上の構成の出力側デバイス110では、システムクロックの半サイクル毎にデータセレクタ111が、前半のデータブロックのデータ0〜m/2−1と後半のデータブロックのデータm/2〜m−1とを交互に選択し、ラッチ回路112がラッチパルス発生回路115からのラッチパルスaによって前半のデータブロックのデータ0〜m/2−1をラッチし、出力バッファ113を介して外部データバス114に出力し、ラッチパルスbによって後半のデータブロックのデータm/2〜m−1をラッチし、出力バッファ113を介して外部データバス114に出力する。
【0016】
図21は従来のダブルデータレート型の入力側デバイスの例を示す回路図、図22はラッチパルス発生回路の例を示す図であって、(A)はラッチパルス発生回路の回路図、(B)はラッチパルス発生回路の入出力波形を示す図である。
【0017】
入力側デバイス130では、データバスは、入力バッファ131で受けられ、その出力は、各入力バッファ131毎に2つのラッチ回路132に入力するように接続されている。ラッチ回路132の各ペアの一方の制御入力は、ラッチパルス発生回路133の一方の出力cに接続され、各ペアの他方の制御入力は、ラッチパルス発生回路133の他方の出力cに接続されている。
【0018】
ラッチパルス発生回路133は、図22に示したように、ANDゲート134とNORゲート135とを有している。ANDゲート134およびNORゲート135の一方の入力は、直接システムクロックを受けるよう接続され、他方の入力は、インバータ136の出力に接続されている。このインバータ136の入力には、システムクロックを入力して遅延するラッチパルス幅調整用の遅延回路137が接続されている。そして、ANDゲート134の出力は、セットアップ時間を調整するための遅延回路138に接続され、この遅延回路138の出力は、ラッチパルス発生回路133の出力cを構成している。また、NORゲート135の出力は、セットアップ時間を調整するための遅延回路139の入力に接続され、その出力は、ラッチパルス発生回路133の出力dを構成している。
【0019】
このラッチパルス発生回路133によれば、ANDゲート134が同期信号の立ち上がりエッジに応答して、ラッチパルスを出力し、このラッチパルスが遅延回路138により遅延されて出力cより出力される。また、NORゲート135が同期信号の立ち下がりエッジに応答して、ラッチパルスを出力し、このラッチパルスが遅延回路139により遅延されて出力dより出力される。
【0020】
以上の構成の入力側デバイス130では、ラッチパルス発生回路133が同期信号のローレベルの期間に第1のラッチパルスを生成し、同期信号のハイレベルの期間に第2のラッチパルスを生成する。これら第1および第2のラッチパルスにより、ラッチ回路132が入力バッファ131を介して受けたデータを交互にラッチすることで、前半のデータブロックのデータと後半のデータブロックのデータとを内部データバスに振り分ける。すなわち、ラッチ回路132のうち、ラッチパルス発生回路115の出力cからのラッチパルスで動作するラッチ回路132は、前半のデータブロックのデータ0〜m/2−1をとり込み、出力dからのラッチパルスで動作するラッチ回路132は、後半のデータブロックのデータm/2〜m−1を取り込む。
【0021】
このように、ダブルデータレート型のデバイスは、シングルデータレート型のデバイスに比べシステムクロックの1サイクルで2倍のデータを転送することが可能である。このとき、コマンドは、通常システムクロックの立ち上がりエッジのみで取り込まれ、1コマンドで2回データが取り込まれる。
【0022】
【発明が解決しようとする課題】
しかし、ダブルデータレート型では、シングルデータレート型よりも転送速度が2倍になるため、データ有効期間が半分になるため、シングルデータレート型に比べデータを取り込むクロックに対するセットアップ時間も半分になるが、クロックを駆動するドライバのプルアップトランジスタとプルダウントランジスタの特性が、動作環境によっては必ずしも同一にならず、データ取り込み時のセットアップ時間、ホールド時間を最適に保つことが困難になるという問題点があった。
【0023】
また、シングルデータレート型およびダブルデータレート型の何れの方式においても、あるデータをn分割して転送した場合、転送されたデータを並び替えるためにデータの先頭を正しく認識する必要がある。通常データの先頭を示すために、先頭データと同時に有効なコマンドの転送等を行うが、コマンドの解釈を行いデータラッチ信号を発生させる為の回路が複雑になる等の問題があった。
【0024】
本発明はこのような点に鑑みてなされたものであり、デバイスの外部データバスのバス幅によらず、バス幅の大きなデータを伝送することができる半導体装置を提供することを目的とする。
【0025】
【課題を解決するための手段】
図1は上記目的を達成する本発明の原理図である。
本発明による半導体装置において、データ出力側の半導体装置1は、mビット幅の内部データバス上のデータからn分割したデータブロックのデータをブロック毎に選択するデータ選択回路2と、このデータ選択回路2によって選択されたL(=m/n)個のデータを出力するデータ出力部3と、データ選択回路2のデータ選択を制御する出力コントロール回路4と、選択したデータブロックを表すn個の同期信号を出力する同期信号出力部5とを有している。一方、データ入力側の半導体装置6は、L(=m/n)個のデータを入力するデータ入力部7と、転送されるデータブロックを表すn個の同期信号を入力する同期信号入力部8と、データ入力部7に入力されたデータを同期信号入力部8に入力された同期信号によって表されるデータブロックのデータとして取り込むデータ取り込み回路9とを有している。そして、データ出力側の半導体装置1のデータ出力部3は、データ入力側の半導体装置6のデータ入力部7とLビット幅を有する外部データバス10によって接続され、データ出力側の半導体装置1の同期信号出力部5は、データ入力側の半導体装置6の同期信号入力部8とn本の同期信号線11によって接続されている。
【0026】
この構成において、データ出力側の半導体装置1では、mビット幅の内部データバスのデータは、出力コントロール回路4から供給されるnビットの選択信号によりデータ選択回路2にて1/nに分割されたデータブロックをブロックごとに選択し、選択されたデータブロックのデータをデータ出力部3を介してLビット幅の外部データバス10に出力する。このとき、同期信号出力部5は、選択したデータブロックを表す同期信号を同期信号線11に出力する。
【0027】
データ入力側の半導体装置6では、外部データバス10によってブロック毎に転送されたデータをデータ入力部7が入力し、データ取り込み回路9が同期信号入力部8で受けた同期信号に対応するデータブロックの内部データバスに出力する。データ取り込み回路9がすべての同期信号に対応するデータブロックのデータを取り込むことによって、mビットのデータがデータ入力側の半導体装置6に取り込まれることになる。
【0028】
このように、データ出力側の半導体装置1がデータを1/nのブロックに分割して転送し、n個の同期信号を一緒に転送することにより、データ入力側の半導体装置6では、1ブロックずつ転送されてきたデータを対応するブロックの内部データバスに順次割り当てていくことにより、mビットのデータに再構成することができる。これにより、外部データバス幅によらず、バス幅の大きなデータを伝送することが可能になる。
【0029】
【発明の実施の形態】
まず、本発明の概略について図面を参照して説明する。
図1は本発明の半導体装置のデータ転送に関する原理的構成を示すブロック図である。
【0030】
まず、mビット幅の内部データバスを有していて、この内部データバス上のデータを出力する側の半導体装置1について説明する。データ出力側の半導体装置1は、内部データバス上のmビットのデータを1/nのデータブロックに分割してブロック毎に順次選択するデータ選択回路2と、このデータ選択回路2によって選択されたL(=m/n)個のデータを出力するデータ出力部3と、データ選択回路2がどのデータブロックのデータを選択するかを制御する出力コントロール回路4と、データ選択回路2がどのデータブロックのデータを選択しているかを表すn個の同期信号を出力する同期信号出力部5とを有している。
【0031】
データ入力側の半導体装置6は、転送されてきたL個のデータを入力するデータ入力部7と、どのデータブロックのデータが転送されて来たかを表すn個の同期信号を入力する同期信号入力部8と、データ入力部7に入力されたデータを同期信号入力部8に入力された同期信号によって表されるデータブロックのデータとして取り込むデータ取り込み回路9とを有している。
【0032】
そして、データ出力側の半導体装置1のデータ出力部3は、データ入力側の半導体装置6のデータ入力部7とLビット幅を有する外部データバス10によって接続され、データ出力側の半導体装置1の同期信号出力部5は、データ入力側の半導体装置6の同期信号入力部8とn本の同期信号線11によって接続されている。
【0033】
この構成において、データ出力側の半導体装置1では、まず、データ選択回路2がmビット幅の内部データバスのデータをn個に分割したデータブロック毎に選択する。このブロック毎の選択は、出力コントロール回路4から供給されるn個の選択信号により順次行われる。データ選択回路2で選択されたL(=m/n)個のデータは、データ出力部3を介して外部データバス10に出力される。このとき、同期信号出力部5は、データ出力部3がどのデータブロックのデータを転送しているかを表す同期信号を同期信号線11に出力する。
【0034】
データ入力側の半導体装置6では、外部データバス10によってブロック毎に転送されて来たデータをデータ入力部7が受ける。このデータとともに同期信号入力部8がそのデータのデータブロックを表す同期信号を受けている。データ取り込み回路9は、データ入力部7が受けたデータを同期信号入力部8が受けた同期信号に対応するデータブロックの内部データバスに出力する。同じように、次に受けた同期信号では、その同期信号に対応するデータブロックの内部データバスにデータ入力部7が受けたデータを出力する。データ取り込み回路9がすべての同期信号に対応するデータブロックのデータを取り込むことによって、mビットのデータがデータ入力側の半導体装置6に取り込まれることになる。
【0035】
このように、データ出力側の半導体装置1がデータを1/nのブロックに分割して転送し、n個の同期信号を一緒に転送することにより、データ入力側の半導体装置6では、1ブロックずつ転送されてきたデータを対応するブロックの内部データバスに順次出力していくことにより、mビットのデータを再構成することができる。これにより、外部データバス幅によらず、バス幅の大きなデータを伝送することが可能になる。
【0036】
次に、本発明の実施の形態を、一例として、内部データバスが288(=m)ビットのバス幅を有し、外部データバスが72(=L)ビットのバス幅を有し、データは4(=n)つのデータブロックに分割して転送する場合を例にして詳細に説明する。
【0037】
図2はデータ出力装置の一例を示す回路図、図3は出力コントロール回路の一例を示す回路図、図4は出力コントロール回路の入出力波形を示す図である。
データ出力装置は、内部データバスのデータをラッチする288個のラッチ回路12を有しており、それらの各出力は72個のマルチプレクサ13に接続されている。各マルチプレクサ13は、4つのスリーステートバッファによって構成され、それぞれ4つに分割されたデータブロックの4つのデータを選択して出力する。
【0038】
たとえば1番目のマルチプレクサ130は、1番目のデータブロックの1番目のデータ0と、2番目のデータブロックの1番目のデータ72と、3番目のデータブロックの1番目のデータ144と、4番目のデータブロックの1番目のデータ216とを入力し、最後の72番目のマルチプレクサ1371は、1番目のデータブロックの72番目のデータ71と、2番目のデータブロックの72番目のデータ143と、3番目のデータブロックの72番目のデータ215と、4番目のデータブロックの72番目のデータ287とを入力するようにしている。
【0039】
各マルチプレクサ13の出力は、出力ラッチ回路14および出力バッファ15を介して外部データバスに接続されている。出力ラッチ回路14は、出力クロックの立ち上がりエッジに応答してマルチプレクサ13の出力データをラッチする。ここで、出力クロックは、システムクロックの4倍以上の周波数にすることで、システムクロックの1サイクルの期間内に分割されたデータのすべてを出力することができ、好ましくは、システムクロックの4倍の周波数に設定される。
【0040】
マルチプレクサ13によるデータの選択は、出力コントロール回路16から出力される4つの選択信号によって行われる。この出力コントロール回路16は、図3に示したように、4つのラッチ回路171〜174を直列に接続することによって構成され、最初のラッチ回路171のデータ入力には、システムクロックに同期したラッチおよび出力開始信号が入力され、各ラッチ回路171〜174の制御入力には、出力クロックがそれぞれ入力するように接続されている。
【0041】
この出力コントロール回路16は、図4に示したように、ラッチ回路171にハイレベルのラッチおよび出力開始信号が入力されると、出力クロックの立ち上がりエッジに応答してラッチ回路171がそのラッチおよび出力開始信号をラッチして選択信号select0を出力し、次の出力クロックの立ち上がりエッジでは、ラッチ回路171はローレベルになったラッチおよび出力開始信号をラッチして出力をローレベルにし、次段のラッチ回路172は今までハイレベルであった選択信号select0をラッチして選択信号select1を出力する。このようにして、出力コントロール回路16は、出力クロックに同期した選択信号を順次出力する。
【0042】
出力コントロール回路16によって生成される4つの選択信号は、また、出力ラッチ回路14および出力バッファ15を介してストローブ信号0〜3として出力される。
【0043】
以上の構成のデータ出力装置において、まず、システムクロックに同期したラッチおよび出力開始信号が入力されると、ラッチ回路12は内部データバスのすべてのデータをラッチする。次に、マルチプレクサ13は、出力コントロール回路16から1番目の選択信号select0を受けて、4分割された第1のデータブロックのデータ0〜71を選択し、選択されたデータ0〜71は、出力ラッチ回路14によりラッチされ、出力バッファ15を介して外部データバスに出力される。次の出力クロックでは、マルチプレクサ13は、出力コントロール回路16から2番目の選択信号select1を受けて、第2のデータブロックのデータ72〜143を選択し、選択されたデータ72〜143は、出力ラッチ回路14によりラッチされ、出力バッファ15を介して外部データバスに出力される。同様にして、マルチプレクサ13は、出力コントロール回路16から選択信号select2,select3を順次受けて、第3および第4のデータブロックのデータを順次選択し、選択されたデータが出力ラッチ回路14により順次ラッチされ、出力バッファ15を介して外部データバスに順次出力される。このとき、マルチプレクサ13に与えられた選択信号は、出力ラッチ回路14によりラッチされ、出力バッファ15を介してストローブ信号0〜3としてデータと一緒に同期信号線に出力される。このストローブ信号0〜3およびデータの出力は、システムクロックの少なくとも1サイクルの期間内に終了する。
【0044】
このようなデータ出力装置では、ストローブ信号とデータとを同一の出力クロックの立ち上がりエッジで駆動することにより、内部データを分割した後も、各データに対してストローブ信号によるセットアップは常に一定に保つことが可能である。
【0045】
図5はデータ入力装置の一例を示す回路図、図6は同期信号線および外部データバスの波形を示す図である。
データ入力装置は、同期信号線の4つのストローブ信号を受ける入力バッファ18と、外部データバスの72のデータを受ける入力バッファ19とを有している。データを受ける入力バッファ19の出力は、入力ラッチ回路20に接続されている。この入力ラッチ回路20は、内部データバスと同じ数のラッチ回路を有し、入力バッファ19の1つの出力は4つのラッチ回路のデータ入力に接続されている。たとえば、1番目のデータバス0のデータを受ける入力バッファ19の出力は、各データブロックの1番目のデータをラッチするラッチ回路0−0,1−0,2−0,3−0のデータ入力に接続され、72番目のデータバスL−1のデータを受ける入力バッファ19の出力は、各データブロックの72番目のデータをラッチするラッチ回路0−L−1,1−L−1,2−L−1,3−L−1のデータ入力に接続されている。
【0046】
また、ストローブ信号を受ける入力バッファ18の出力は、それぞれセットアップ保証用遅延回路18aを介して入力ラッチ回路20に接続されている。このセットアップ保証用遅延回路18aは、データに対してセットアップ時間を保つために、ストローブ信号に遅延を与えるものである。入力ラッチ回路20では、図の上から1番目のラッチ回路の制御入力にストローブ信号0が入力され、後は、4つ置きにあるラッチ回路の制御入力にストローブ信号0が入力される。同様に、ストローブ信号1は、図の上から2番目のラッチ回路の制御入力に入力され、後は、4つ置きにあるラッチ回路の制御入力にストローブ信号1が入力される。ストローブ信号2,3についても同様に、図の上から3番目および4番目のラッチ回路の制御入力に入力され、後は、それぞれ4つ置きにあるラッチ回路の制御入力にストローブ信号2,3が入力される。
【0047】
この構成のデータ入力装置によれば、図6に示したように、データの受信は、まず始めに、ストローブ信号0がハイレベルにあるときは、外部データバスには4分割された第1のデータブロックのデータ0〜71が来ているので、これらに対応する内部データバスのラッチ回路がストローブ信号0によりトリガされて外部データバスのデータをラッチする。次に、ストローブ信号1がハイレベルにあるときは、外部データバスには第2のデータブロックのデータ72〜143が来ているので、これらに対応する内部データバスのラッチ回路がストローブ信号1によりトリガされて外部データバスのデータをラッチする。同様に、ストローブ信号2,3がハイレベルにあるときは、外部データバスには第3および第4のデータブロックのデータ144〜215,216〜287が来ているので、これらに対応する内部データバスのラッチ回路がストローブ信号2,3によりトリガされて外部データバスのデータをそれぞれラッチして、対応するすべてのデータが取り込まれる。
【0048】
このようなデータ入力装置の側では、ストローブ信号のハイエッジのみでデータを取り込むため、ダブルデータレート型のように、ストローブ信号を駆動するドライバのハイエッジ、ローエッジ特性差の影響を受けることがない。
【0049】
また、ストローブ信号のみで取り込みデータを元のデータバス幅に戻すことができるため、システムクロックなどによる同期作業が不必要である。このため、1サイクルのシステムクロック内に、分割したデータを複数回伝送することが可能である。1サイクルでn回の転送を行えば、1サイクル毎に分割前のデータを転送することができる。これは、プリント基板等へ実装する際に、データバス幅が広すぎて基板デザインが困難な場合に有効である。さらに、デバイスのパッケージピン数を削減することができるため、デバイスパッケージのアセンブリコストを削減する事が可能である。
【0050】
図7はデータ入力装置の第2の例を示す回路図、図8は同期信号線、外部データバス、2次ラッチ前データおよび内部データバスの波形を示す図である。図7において、図5に示した構成要素と同じ要素には同一の符号を付してその詳細な説明は省略する。
【0051】
このデータ入力装置によれば、4個1組になってストローブ信号0〜3によりデータをラッチする最初の3つのラッチ回路の後段に3つの2次ラッチ回路21を備えている。この3つの2次ラッチ回路21は、一連のデータ入力の最後のストローブ信号、すなわち4番目のストローブ信号3により同時にトリガされて、前段のラッチ回路が保持しているデータをラッチし直すようにしている。
【0052】
これは、ストローブ信号0〜3が異なる時間で入力されることによって、内部データの位相が揃わないといった点を回避するためのものである。このように、2次ラッチ回路21を設けて、先に入力してラッチされている第1ないし第3のデータブロックのデータを、第4のデータブロックのデータを取り込むときに2次ラッチ回路21でラッチし直すことにより、図8に示したように、内部データバスにおける内部データは同一位相となり、内部データのデータ有効期間を最大にとることができるようになる。
【0053】
図9はデータ出力装置の第2の例を示す回路図、図10は図9に示した出力コントロール回路の一例を示す回路図である。図9において、図2に示した構成要素と同じ要素には同一の符号を付してその詳細な説明は省略する。
【0054】
このデータ出力装置では、出力コントロール回路22が選択信号select0〜3の他に第1ないし第3同期信号を生成し、これをデータとともに出力するようにしている。
【0055】
出力コントロール回路22は、図10に示したように、直列に接続した4つのラッチ回路231〜234と2つのORゲート241,242とから構成されている。最初のラッチ回路231のデータ入力には、ラッチおよび出力開始信号が入力され、各ラッチ回路231〜234の制御入力には、出力クロックがそれぞれ入力するように接続されている。各ラッチ回路231〜234の出力は、選択信号select0〜3を出力する。ORゲート241は、その2つの入力にラッチ回路231,233の出力を受けて第1同期信号を出力し、ORゲート242は、その2つの入力にラッチ回路232,234の出力を受けて第2同期信号を出力し、ラッチ回路231の出力は、第3同期信号として出力する。
【0056】
これらの第1ないし第3同期信号は、出力クロックにてトリガされる出力ラッチ回路14にてラッチされ、出力バッファ15を介して第1および第2同期信号は、データを取り込むストローブ信号0,1となり、第3同期信号はデータの始まりを示すスタート信号となる。ストローブ信号0,1は、データが出力される度に状態が互いに逆に変化する相補信号であり、ハイエッジのみでデータを取り込む。スタート信号は、最初のデータブロックのデータが出力されたときのみハイレベルを出力する。
【0057】
図11はデータ入力装置の第3の例を示す回路図、図12はデータ入力装置の要部波形を示す回路図である。図11において、図5に示した構成要素と同じ要素には同一の符号を付してその詳細な説明は省略する。
【0058】
このデータ入力装置では、入力バッファ18にストローブ信号0,1およびスタート信号を受け、ストローブ信号0,1についてはセットアップ保証用遅延回路18aにて適当な遅延をかけるようにしてある。外部データバスのデータを受ける入力バッファ19では、それらの各出力は、入力ラッチ回路20の対応する2つのラッチ回路0−0〜0(L−1),1−0〜1(L−1)のデータ入力に接続されている。ラッチ回路0−0〜0(L−1)の制御入力は、ストローブ信号0が入力するよう接続され、ラッチ回路1−0〜1(L−1)の制御入力は、ストローブ信号1が入力するよう接続されている。このデータ入力装置は、また、並び替えラッチコントロール回路25と、入力ラッチ回路20の各出力に配置された並び替えラッチ260〜263とを備えている。
【0059】
並び替えラッチコントロール回路25は、3つのラッチ回路271,272,273を有している。ラッチ回路271は、そのデータ入力にスタート信号を受け、制御入力にはストローブ信号0を受けるように構成されている。ラッチ回路271の出力は、次段のラッチ回路272のデータ入力に接続され、その制御入力はストローブ信号1を受けるよう接続されている。ラッチ回路272の出力は、次段のラッチ回路273のデータ入力に接続され、その制御入力はストローブ信号0を受けるよう接続されている。ラッチ回路271の出力は、ANDゲート274の一方の入力に接続され、その他方の入力はストローブ信号1を受けるよう接続され、出力は、並び替え信号R0を並び替えラッチ260の制御入力に入力するよう接続されている。ラッチ回路272の出力は、ANDゲート275の一方の入力に接続され、その他方の入力はストローブ信号0を受けるよう接続され、出力は、並び替え信号R1を並び替えラッチ261の制御入力に入力するよう接続されている。そして、ラッチ回路273の出力は、ANDゲート276の一方の入力に接続され、その他方の入力はストローブ信号1を受けるよう接続され、出力は、並び替え信号R2を並び替えラッチ262,263の各制御入力に入力するように接続されている。
【0060】
このデータ入力装置は、相補のストローブ信号0,1によりラッチ回路0−0〜0−(L−1)またはラッチ回路1−0〜1−(L−1)に取り込まれたデータは、並び替えラッチコントロール回路25より出力される並び替え信号R0〜R2により、所定の並び替えラッチ260〜263に取り込まれる。すなわち、第1のデータブロックのデータは、ストローブ信号0により入力ラッチ回路20のラッチ回路0−0〜0−(L−1)にラッチされる。次に、第2のデータブロックのデータは、ストローブ信号1により入力ラッチ回路20のラッチ回路1−0〜1−(L−1)にラッチされるとともにラッチ回路0−0〜0−(L−1)にラッチされていたデータが並び替え信号R0により並び替えラッチ260にラッチされる。次に、第3のデータブロックのデータは、ストローブ信号0により入力ラッチ回路20のラッチ回路0−0〜0−(L−1)にラッチされるとともにラッチ回路1−0〜1−(L−1)にラッチされていたデータが並び替え信号R1により並び替えラッチ261にラッチされる。そして、第4のデータブロックのデータは、並び替え信号R2により並び替えラッチ263にラッチされるとともに入力ラッチ回路20のラッチ回路0−0〜0−(L−1)にラッチされていたデータが並び替えラッチ262にラッチされる。このとき、第4のデータブロックのデータは、ストローブ信号1により入力ラッチ回路20のラッチ回路1−0〜1−(L−1)にラッチされるが、このデータは使われない。
【0061】
このように、並び替えラッチコントロール回路25は、スタート信号を基に、ストローブ信号0,1が変化する度に入力されたデータが取り込まれるべき並び替えラッチ260〜263に対して順次取り込むための並び替え信号R0〜R2信号を出力し、この結果、並び替えラッチ260には、第1のデータブロックのデータが取り込まれ、並び替えラッチ261には、第2のデータブロックのデータが取り込まれ、並び替えラッチ262には、第3のデータブロックのデータが取り込まれ、並び替えラッチ263には、第4のデータブロックのデータが取り込まれることになる。
【0062】
図13はデータ入力装置の第4の例を示す回路図、図14はデータ入力装置の要部波形を示す回路図である。図13において、図7および図11に示した 構成要素と同じ要素には同一の符号を付してその詳細な説明は省略する。
【0063】
このデータ入力装置は、図7に示した2次ラッチ回路21を有するデータ入力装置と図11に示したデータの並び替えを行う入力装置とを組み合わせた構成を有している。
【0064】
すなわち、このデータ入力装置は、第2および第3のデータブロックのデータ転送時に、先に取り込んだ第1および第2のデータブロックのデータを並び変える並び替えラッチ260,261の出力に2次ラッチ210,211を設けた2次ラッチ回路21を有している。この2次ラッチ210,211は、第3のデータブロックのデータの並び替えと第4のデータブロックのデータの取り込みを行う並び替え信号R2によってトリガされる。
【0065】
以上の構成により、スタート信号を基にしてデータの取り込みを開始するが、そのとき、相補のストローブ信号0,1により、入力ラッチ回路20の2組のラッチ回路0−0〜0−(L−1),1−0〜1−(L−1)に交互に入力されたデータを取り込み、先に取り込んだデータは、並び替えラッチコントロール回路25から出力される並び替え信号R0〜R2によって並び替えラッチ260,261に移し替えられ、最後に、直前に取り込んだデータの並び替えラッチ262への移し替えと最後のデータの取り込みとともに、並び替えラッチ260,261にて取り込み済みのデータを2次ラッチ210,211によりラッチし直す。これにより、内部データは、同位相となり、内部データの有効期間を最大にとることができる。
【0066】
(付記1) 内部データバス幅より狭い外部データバスに内部データを出力する半導体装置において、
mビット幅の内部データバスからn分割したデータブロックのデータを選択するデータ選択回路と、
前記データ選択回路によって選択されたデータブロックのデータをm/nビット幅の外部データバスに出力するデータ出力部と、
出力開始信号に応答してn個の選択信号を順次生成し、前記データ選択回路がデータブロック毎のデータ選択を行うよう制御する出力コントロール回路と、
前記選択信号をストローブ信号として同期信号線に出力する同期信号出力部と、
を備えていることを特徴とする半導体装置。
【0067】
(付記2) 前記データ選択回路、前記データ出力部、前記出力コントロール回路、および前記同期信号出力部は、システムクロックより高い周波数を有する出力クロックに同期して動作することを特徴とする付記1記載の半導体装置。
【0068】
(付記3) 前記出力クロックは、前記システムクロックのn倍の周波数を有することを特徴とする付記2記載の半導体装置。
(付記4) 前記データ選択回路は、前記出力信号をトリガとして前記内部データバスのデータをラッチする内部データラッチ回路と、n個に分割されたデータブロックから1ビットずつ入力して前記選択信号に対応するデータブロックからの1ビットのデータを選択するm/n個のマルチプレクサとを有することを特徴とする付記2記載の半導体装置。
【0069】
(付記5) 前記出力コントロール回路は、前記出力クロックにより前記出力開始信号をラッチして第1の選択信号を出力し、次の前記出力クロックで前記第1の選択信号をラッチして第2の選択信号を出力するような方法で、前記出力クロックに同期して順次前記選択信号を出力するn個のラッチ回路からなることを特徴とする付記2記載の半導体装置。
【0070】
(付記6) 前記データ出力部は、前記出力クロックに同期して前記データ選択回路により選択されたデータをラッチする出力ラッチ回路と、前記出力ラッチ回路にてラッチされたデータを前記外部データバスに出力する出力バッファとを有することを特徴とする付記2記載の半導体装置。
【0071】
(付記7) 前記同期信号出力部は、前記出力クロックに同期して前記出力コントロール回路から出力され選択信号をラッチする出力ラッチ回路と、前記出力ラッチ回路にてラッチされた選択信号を前記ストローブ信号として同期信号線に出力する出力バッファとを有することを特徴とする付記2記載の半導体装置。
【0072】
(付記8) 内部データバス幅より狭い外部データバスによって転送されたデータを入力する半導体装置において、
mビット幅の内部データバスの1/nのバス幅を有する外部データバスのデータを入力するデータ入力部と、
1/nに分割して転送されて来るデータブロックを表すn個のストローブ信号を入力する同期信号入力部と、
前記データ入力部に入力されたデータを取り込んで前記ストローブ信号によって特定されたデータブロックに対応する内部データバスに割り当てるデータ取り込み回路と、
を備えていることを特徴とする半導体装置。
【0073】
(付記9) 前記データ入力部は、前記外部データバスのデータを入力するm/n個のデータ入力バッファからなることを特徴とする付記8記載の半導体装置。
【0074】
(付記10) 前記同期信号入力部は、前記ストローブ信号を入力するn個の同期用入力バッファと、前記同期用入力バッファによって入力された前記ストローブ信号に適当な遅延を与えるn個のセットアップ保証用遅延回路とからなることを特徴とする付記8記載の半導体装置。
【0075】
(付記11) 前記データ取り込み回路は、前記データ入力部に入力された1ビットのデータを同時にn個の入力ラッチ回路が入力するよう構成され、n個組の前記入力ラッチ回路は前記同期信号入力部に入力された前記ストローブ信号をトリガとして対応するデータブロックのデータをラッチして内部データバスに出力することを特徴とする付記8記載の半導体装置。
【0076】
(付記12) 前記データ取り込み回路は、n個組の前記入力ラッチ回路の最初のn−1個の前記入力ラッチ回路の出力に配置されて、n番目の前記ストローブ信号をトリガとして最初のn−1個の前記入力ラッチ回路がラッチしたデータを再ラッチして取り込んだすべてのデータの位相を揃えるようにした2次ラッチ回路を有していることを特徴とする付記11記載の半導体装置。
【0077】
(付記13) 内部データバス幅より狭い外部データバスに内部データを出力する半導体装置において、
mビット幅の内部データバスからn分割したデータブロックのデータを選択するデータ選択回路と、
前記データ選択回路によって選択されたデータブロックのデータをm/nビット幅の外部データバスに出力するデータ出力部と、
出力開始信号に応答してn個の選択信号を順次生成し、前記データ選択回路がデータブロック毎のデータ選択を行うよう制御するとともに、前記選択信号が生成される度に状態が互いに逆に変化する2つの相補同期信号および最初の前記選択信号に同期した同期信号を出力する出力コントロール回路と、
前記相補同期信号をストローブ信号とし、前記同期信号をスタート信号として同期信号線に出力する同期信号出力部と、
を備えていることを特徴とする半導体装置。
【0078】
(付記14) 前記データ選択回路、前記データ出力部、前記出力コントロール回路、および前記同期信号出力部は、システムクロックより高い周波数を有する出力クロックに同期して動作することを特徴とする付記13記載の半導体装置。
【0079】
(付記15) 前記出力クロックは、システムクロックのn倍の周波数を有することを特徴とする付記14記載の半導体装置。
(付記16) 前記データ選択回路は、前記出力信号をトリガとして前記内部データバスのデータをラッチする内部データラッチ回路と、n個に分割されたデータブロックから1ビットずつ入力して前記選択信号に対応するデータブロックからの1ビットのデータを選択するm/n個のマルチプレクサとを有することを特徴とする付記14記載の半導体装置。
【0080】
(付記17) 前記出力コントロール回路は、前記出力クロックにより前記出力開始信号をラッチして第1の選択信号を出力し、次の前記出力クロックで前記第1の選択信号をラッチして第2の選択信号を出力するような方法で、前記出力クロックに同期して順次前記選択信号を出力するn個のラッチ回路と、奇数番目の前記ラッチ回路の出力を入力する第1のORゲートと、偶数番目の前記ラッチ回路の出力を入力する第2のORゲートとからなり、前記第1の選択信号を前記同期信号として出力することを特徴とする付記14記載の半導体装置。
【0081】
(付記18) 前記データ出力部は、前記出力クロックに同期して前記データ選択回路により選択されたデータをラッチする出力ラッチ回路と、前記出力ラッチ回路にてラッチされたデータを前記外部データバスに出力する出力バッファとを有することを特徴とする付記14記載の半導体装置。
【0082】
(付記19) 前記同期信号出力部は、前記出力クロックに同期して前記出力コントロール回路から出力され前記相補同期信号および前記同期信号をラッチする出力ラッチ回路と、前記出力ラッチ回路にてラッチされた前記相補同期信号および前記同期信号を同期信号線に出力する出力バッファとを有することを特徴とする付記14記載の半導体装置。
【0083】
(付記20) 内部データバス幅より狭い外部データバスによって転送されたデータを入力する半導体装置において、
mビット幅の内部データバスの1/nのバス幅を有する外部データバスのデータを入力するデータ入力部と、
1/nに分割して転送されて来るデータブロックの奇数番目および偶数番目を表す2個の相補ストローブ信号とデータの転送開始を表すスタート信号とを入力する同期信号入力部と、
前記データ入力部に入力されたデータを前記相補ストローブ信号によって交互に取り込むデータ取り込み回路と、
前記スタート信号をトリガとして前記データ取り込み回路が取り込んだデータの並び替えを行うための並び替え信号を出力する並び替えラッチコントロール回路と、
前記データ取り込み回路が取り込んだ取り込み済みのデータを前記並び替え信号により並び替えして対応する内部データバスに出力するデータ並び替え回路と、
を備えていることを特徴とする半導体装置。
【0084】
(付記21) 前記データ入力部は、前記外部データバスのデータを入力するm/n個のデータ入力バッファからなることを特徴とする付記20記載の半導体装置。
【0085】
(付記22) 前記同期信号入力部は、前記相補ストローブ信号および前記スタート信号を入力する3個の同期用入力バッファと、前記同期用入力バッファによって入力された前記相補ストローブ信号に適当な遅延を与えるn個のセットアップ保証用遅延回路とからなることを特徴とする付記20記載の半導体装置。
【0086】
(付記23) 前記データ取り込み回路は、前記データ入力部に入力された1ビットのデータを前記相補ストローブ信号をトリガとして交互にラッチする入力ラッチ回路からなることを特徴とする付記20記載の半導体装置。
【0087】
(付記24) 前記並び替えラッチコントロール回路は、前記相補ストローブ信号により前記スタート信号を順次シフトしていくラッチ回路と、前記ラッチ回路のそれぞれの出力と前記相補ストローブ信号とを組み合わせてデータブロックごとのデータの入力の度に1つの前記並び替え信号を出力するANDゲートとからなることを特徴とする付記20記載の半導体装置。
【0088】
(付記25) 前記データ並び替え回路は、前記データ取り込み回路の出力に配置され、前記並び替え信号によりトリガされて前記データ取り込み回路が交互に取り込んだ取り込み済みのデータをラッチするとともに、前記データ取り込み回路に入力されるデータを直接取り込むよう配置されて、最後に生成される前記並び替え信号によりトリガされて最後に入力したデータブロックのデータをラッチする並び替えラッチ回路からなることを特徴とする付記20記載の半導体装置。
【0089】
(付記26) 前記データ並び替え回路は、n−2番目までのデータブロックのデータをラッチする前記並び替えラッチ回路の出力に配置され、最後に生成される前記並び替え信号をトリガとして最初のn−2個の前記並び替えラッチ回路がラッチしたデータを再ラッチして取り込んだすべてのデータの位相を揃えるようにした2次ラッチ回路を有していることを特徴とする付記25記載の半導体装置。
【0090】
(付記27) 内部データバス幅より狭い外部データバスを介してデータを転送する半導体装置間のデータ伝送方法において、
データ出力側で転送しようとするデータをn個のデータブロックに分割し、
分割されたデータブロックを表す同期信号とともに分割したデータブロック毎にシステムクロックとは非同期で前記データを転送し、
データ入力側でデータブロック毎に転送されたデータを前記同期信号に同期して取り込む、
ことを特徴とする半導体装置間のデータ伝送方法。
【0091】
(付記28) 前記同期信号は、分割されたデータブロックを表すn個のストローブ信号によって構成したことを特徴とする付記27記載の半導体装置間のデータ伝送方法。
【0092】
(付記29) 前記データの取り込みは、最後の前記ストローブ信号によるデータの取り込みに同期して先に取り込んだデータを再ラッチして取り込んだすべての内部データの位相を揃えるようにしたことを特徴とする付記28記載の半導体装置間のデータ伝送方法。
【0093】
(付記30) 前記同期信号は、相補型の2つのストローブ信号とデータ転送開始を表すスタート信号とからなることを特徴とする付記27記載の半導体装置間のデータ伝送方法。
【0094】
(付記31) 前記データの取り込みは、前記スタート信号に同期して転送されてきたデータを交互に取り込み、データの取り込みの際に先に取り込んだデータを順次並び替えるようにして分割転送されたデータを再構成していくことを特徴とする付記30記載の半導体装置間のデータ伝送方法。
【0095】
(付記32) 前記データの取り込みは、分割された最後のデータの取り込みに同期して先に取り込んだデータを再ラッチして取り込んだすべての内部データの位相を揃えるようにしたことを特徴とする付記31記載の半導体装置間のデータ伝送方法。
【0096】
(付記33) 前記同期信号は、システムクロックの少なくともn倍の周波数を有する出力クロックに同期して転送されることを特徴とする付記27記載の半導体装置間のデータ伝送方法。
【0097】
【発明の効果】
以上説明したように本発明では、出力側デバイスでは、バス幅の大きな内部データバスのデータを1/nに分割して転送し、そのとき、分割されたどのデータブロックのデータを転送しているかを示す同期信号を同時に送るようにし、入力側デバイスでは、同時に転送されてきた同期信号を基にして入力されたデータを取り込むように構成した。このため、外部データバスのバス幅によらず、バス幅の大きな内部データバスのデータを転送することができる。
【0098】
パッケージピン数は、物理的な制約があるため、内部データのバス幅が広すぎて、外部データバスに割り当てられるパッケージピン数を十分に取れない場合にでも、内部データを転送することができるため、デバイスパッケージのアセンブリコストを削減することが可能である。
【0099】
さらに、入出力デバイスをプリント基板等へ実装する際に、データバス幅が広すぎて基板デザインが困難な場合にも有効である。
【図面の簡単な説明】
【図1】本発明の半導体装置のデータ転送に関する原理的構成を示すブロック図である。
【図2】データ出力装置の一例を示す回路図である。
【図3】出力コントロール回路の一例を示す回路図である。
【図4】出力コントロール回路の入出力波形を示す図である。
【図5】データ入力装置の一例を示す回路図である。
【図6】同期信号線および外部データバスの波形を示す図である。
【図7】データ入力装置の第2の例を示す回路図である。
【図8】同期信号線、外部データバス、2次ラッチ前データおよび内部データバスの波形を示す図である。
【図9】データ出力装置の第2の例を示す回路図である。
【図10】図9に示した出力コントロール回路の一例を示す回路図である。
【図11】データ入力装置の第3の例を示す回路図である。
【図12】データ入力装置の要部波形を示す回路図である。
【図13】データ入力装置の第4の例を示す回路図である。
【図14】データ入力装置の要部波形を示す回路図である。
【図15】従来のデータ転送の一例を示す回路図である。
【図16】シングルデータレート型のデータ転送波形の例を示す図である。
【図17】2倍のデータ幅を有するデータを転送する場合のシングルデータレート型のデータ転送波形の例を示す図である。
【図18】従来のダブルデータレート型の出力側デバイスの例を示す回路図である。
【図19】ラッチパルス発生回路の例を示す図であって、(A)はラッチパルス発生回路の回路図、(B)はラッチパルス発生回路の入出力波形を示す図である。
【図20】データセレクタの例を示す回路図である。
【図21】従来のダブルデータレート型の入力側デバイスの例を示す回路図である。
【図22】ラッチパルス発生回路の例を示す図であって、(A)はラッチパルス発生回路の回路図、(B)はラッチパルス発生回路の入出力波形を示す図である。
【符号の説明】
1 データ出力側の半導体装置
2 データ選択回路
3 データ出力部
4 出力コントロール回路
5 同期信号出力部
6 データ入力側の半導体装置
7 データ入力部
8 同期信号入力部
9 データ取り込み回路
10 外部データバス
11 同期信号線
Claims (7)
- 内部データバス幅より狭い外部データバスに内部データを出力する半導体装置において、
m(m≧2)ビット幅の内部データバスからn(n≧2)分割したデータブロックのデータを選択するデータ選択回路と、
前記データ選択回路によって選択されたデータブロックのデータを(m/n)(m/nは自然数)ビット幅の外部データバスに出力するデータ出力部と、
出力開始信号に応答してn個の選択信号を順次生成し、前記データ選択回路が前記データブロック毎のデータ選択を行うよう制御する出力コントロール回路と、
前記選択信号をストローブ信号として同期信号線に出力する同期信号出力部と、
を備え、
前記データ選択回路は、前記出力開始信号をトリガとして前記内部データバスのデータをラッチする内部データラッチ回路と、n個に分割されたデータブロックから1ビットずつ入力して前記選択信号に対応するデータブロックからの1ビットのデータを選択する(m/n)個のマルチプレクサとを有することを特徴とする半導体装置。 - 内部データバス幅より狭い外部データバスに内部データを出力する半導体装置において、
m(m≧2)ビット幅の内部データバスからn(n≧2)分割したデータブロックのデータを選択するデータ選択回路と、
前記データ選択回路によって選択されたデータブロックのデータを(m/n)(m/nは自然数)ビット幅の外部データバスに出力するデータ出力部と、
出力開始信号に応答してn個の選択信号を順次生成し、前記データ選択回路が前記データブロック毎のデータ選択を行うよう制御するとともに、前記選択信号が生成される度に状態が互いに逆に変化する2つの相補同期信号および最初の前記選択信号に同期した同期信号を出力する出力コントロール回路と、
前記相補同期信号をストローブ信号とし、前記同期信号をスタート信号として同期信号線に出力する同期信号出力部と、
を備えていることを特徴とする半導体装置。 - 内部データバス幅より狭い外部データバスによって転送されたデータを入力する半導体装置において、
m(m≧2)ビット幅の内部データバスの(1/n)(nは偶数)のバス幅を有する外部データバスのデータを入力するデータ入力部と、
(1/n)に分割して転送されてくるデータブロックの奇数番目および偶数番目を表す2個の相補ストローブ信号とデータの転送開始を表すスタート信号とを入力する同期信号入力部と、
前記データ入力部に入力されたデータを前記相補ストローブ信号によって交互に取り込むデータ取り込み回路と、
前記スタート信号をトリガとして前記データ取り込み回路が取り込んだデータの並び替えを行うための並び替え信号を出力する並び替えラッチコントロール回路と、
前記データ取り込み回路が取り込んだ取り込み済みのデータを前記並び替え信号により並び替えして対応する内部データバスに出力するデータ並び替え回路と、
を備えていることを特徴とする半導体装置。 - 前記データ取り込み回路は、前記データ入力部に入力された1ビットのデータを前記相補ストローブ信号をトリガとして交互にラッチする入力ラッチ回路からなることを特徴とする請求項3記載の半導体装置。
- 前記並び替えラッチコントロール回路は、前記相補ストローブ信号により前記スタート信号を順次シフトしていくラッチ回路と、前記ラッチ回路のそれぞれの出力と前記相補ストローブ信号とを組み合わせてデータブロックごとのデータの入力の度に1つの前記並び替え信号を出力するANDゲートとからなることを特徴とする請求項3記載の半導体装置。
- 前記データ並び替え回路は、前記データ取り込み回路の出力に配置され、前記並び替え信号によりトリガされて前記データ取り込み回路が交互に取り込んだ取り込み済みのデータをラッチするとともに、前記データ取り込み回路に入力されるデータを直接取り込むよう配置されて、最後に生成される前記並び替え信号によりトリガされて最後に入力したデータブロックのデータをラッチする並び替えラッチ回路からなることを特徴とする請求項3記載の半導体装置。
- 前記データ並び替え回路は、(n−2)番目までのデータブロックのデータをラッチする前記並び替えラッチ回路の出力に配置され、最後に生成される前記並び替え信号をトリガとして最初の(n−2)個の前記並び替えラッチ回路がラッチしたデータを再ラッチして取り込んだすべてのデータの位相を揃えるようにした2次ラッチ回路を有していることを特徴とする請求項6記載の半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002107350A JP4136429B2 (ja) | 2002-04-10 | 2002-04-10 | 半導体装置 |
US10/361,620 US7243252B2 (en) | 2002-04-10 | 2003-02-11 | Synchronization circuit for transferring data using a bus of a different width |
KR1020030012192A KR100885225B1 (ko) | 2002-04-10 | 2003-02-27 | 반도체 장치 |
TW092104565A TWI239448B (en) | 2002-04-10 | 2003-03-04 | Semiconductor device |
CNB031198511A CN1258150C (zh) | 2002-04-10 | 2003-03-04 | 半导体器件 |
US11/806,327 US8572424B2 (en) | 2002-04-10 | 2007-05-31 | Semiconductor device to select and output data to a data bus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002107350A JP4136429B2 (ja) | 2002-04-10 | 2002-04-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003308694A JP2003308694A (ja) | 2003-10-31 |
JP4136429B2 true JP4136429B2 (ja) | 2008-08-20 |
Family
ID=28786463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002107350A Expired - Fee Related JP4136429B2 (ja) | 2002-04-10 | 2002-04-10 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7243252B2 (ja) |
JP (1) | JP4136429B2 (ja) |
KR (1) | KR100885225B1 (ja) |
CN (1) | CN1258150C (ja) |
TW (1) | TWI239448B (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7280428B2 (en) | 2004-09-30 | 2007-10-09 | Rambus Inc. | Multi-column addressing mode memory system including an integrated circuit memory device |
US8595459B2 (en) | 2004-11-29 | 2013-11-26 | Rambus Inc. | Micro-threaded memory |
JP4662536B2 (ja) * | 2004-12-28 | 2011-03-30 | パナソニック株式会社 | タイミング調整方法及び装置 |
US20060171234A1 (en) * | 2005-01-18 | 2006-08-03 | Liu Skip S | DDR II DRAM data path |
US8130560B1 (en) * | 2006-11-13 | 2012-03-06 | Google Inc. | Multi-rank partial width memory modules |
US7848318B2 (en) | 2005-08-03 | 2010-12-07 | Altera Corporation | Serializer circuitry for high-speed serial data transmitters on programmable logic device integrated circuits |
US20070081183A1 (en) * | 2005-10-10 | 2007-04-12 | Fugate Earl L | Printing apparatus consumable data communication |
US20070260841A1 (en) | 2006-05-02 | 2007-11-08 | Hampel Craig E | Memory module with reduced access granularity |
US7620763B2 (en) * | 2006-07-26 | 2009-11-17 | International Business Machines Corporation | Memory chip having an apportionable data bus |
US7490186B2 (en) * | 2006-07-26 | 2009-02-10 | International Business Machines Corporation | Memory system having an apportionable data bus and daisy chained memory chips |
US7844769B2 (en) * | 2006-07-26 | 2010-11-30 | International Business Machines Corporation | Computer system having an apportionable data bus and daisy chained memory chips |
US7546410B2 (en) * | 2006-07-26 | 2009-06-09 | International Business Machines Corporation | Self timed memory chip having an apportionable data bus |
JP4979065B2 (ja) * | 2006-11-16 | 2012-07-18 | キヤノン株式会社 | メモリ装置 |
JP4932546B2 (ja) * | 2007-03-07 | 2012-05-16 | 日本電気株式会社 | 通信ノード及び該通信ノードを有するネットワーク・システムとデータ伝送方法 |
JP5045189B2 (ja) * | 2007-03-30 | 2012-10-10 | 富士通セミコンダクター株式会社 | インタフェース回路 |
JP4435802B2 (ja) | 2007-04-11 | 2010-03-24 | 株式会社日立ハイテクノロジーズ | 半導体検査装置 |
JP5310439B2 (ja) * | 2009-09-18 | 2013-10-09 | ソニー株式会社 | 半導体メモリデバイスおよびチップ積層型の半導体デバイス |
JP2011138567A (ja) | 2009-12-25 | 2011-07-14 | Toshiba Corp | 半導体記憶装置 |
US8526209B2 (en) * | 2010-12-28 | 2013-09-03 | Stmicroelectronics International N.V. | Complementary read-only memory (ROM) cell and method for manufacturing the same |
US9268719B2 (en) | 2011-08-05 | 2016-02-23 | Rambus Inc. | Memory signal buffers and modules supporting variable access granularity |
US9412294B2 (en) | 2013-08-22 | 2016-08-09 | Boe Technology Group Co., Ltd. | Data transmission device, data transmission method and display device |
CN103413516B (zh) * | 2013-08-22 | 2016-03-30 | 京东方科技集团股份有限公司 | 数据传输装置、数据传输方法及显示装置 |
CN104794092A (zh) * | 2014-01-22 | 2015-07-22 | 比亚迪股份有限公司 | 总线逻辑管理***和方法 |
CN110209621A (zh) * | 2019-06-10 | 2019-09-06 | 中航(深圳)航电科技发展有限公司 | 一种数据传输控制电路 |
US10825526B1 (en) * | 2019-06-24 | 2020-11-03 | Sandisk Technologies Llc | Non-volatile memory with reduced data cache buffer |
RU2718219C1 (ru) * | 2019-10-29 | 2020-03-31 | Акционерное общество "Научно-исследовательский институт Приборостроения имени В.В. Тихомирова" | Имитатор ввода/вывода информации от внешних источников |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5289584A (en) * | 1991-06-21 | 1994-02-22 | Compaq Computer Corp. | Memory system with FIFO data input |
JPH077438A (ja) | 1993-06-17 | 1995-01-10 | Mitsubishi Electric Corp | 直並列変換回路 |
US5748917A (en) * | 1994-03-18 | 1998-05-05 | Apple Computer, Inc. | Line data architecture and bus interface circuits and methods for dual-edge clocking of data to bus-linked limited capacity devices |
JP3979690B2 (ja) * | 1996-12-27 | 2007-09-19 | 富士通株式会社 | 半導体記憶装置システム及び半導体記憶装置 |
JPH10322224A (ja) | 1997-05-21 | 1998-12-04 | Fujitsu Ltd | シリアルパラレル変換回路 |
JP3669823B2 (ja) | 1997-10-08 | 2005-07-13 | 富士通株式会社 | シリアル・パラレル変換回路 |
JP3976923B2 (ja) | 1998-02-13 | 2007-09-19 | 松下電器産業株式会社 | 半導体装置 |
US6275441B1 (en) * | 1999-06-11 | 2001-08-14 | G-Link Technology | Data input/output system for multiple data rate memory devices |
JP5008223B2 (ja) | 2000-01-31 | 2012-08-22 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
JP4493164B2 (ja) | 2000-06-16 | 2010-06-30 | 富士通マイクロエレクトロニクス株式会社 | データ・バースト転送回路、パラレル・シリアル変換回路およびシリアル・パラレル変換回路、発振回路 |
JP2002025298A (ja) * | 2000-07-05 | 2002-01-25 | Mitsubishi Electric Corp | 集積回路 |
JP4198376B2 (ja) * | 2002-04-02 | 2008-12-17 | Necエレクトロニクス株式会社 | バスシステム及びバスシステムを含む情報処理システム |
-
2002
- 2002-04-10 JP JP2002107350A patent/JP4136429B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-11 US US10/361,620 patent/US7243252B2/en not_active Expired - Fee Related
- 2003-02-27 KR KR1020030012192A patent/KR100885225B1/ko active IP Right Grant
- 2003-03-04 CN CNB031198511A patent/CN1258150C/zh not_active Expired - Fee Related
- 2003-03-04 TW TW092104565A patent/TWI239448B/zh not_active IP Right Cessation
-
2007
- 2007-05-31 US US11/806,327 patent/US8572424B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8572424B2 (en) | 2013-10-29 |
KR100885225B1 (ko) | 2009-02-24 |
TW200305081A (en) | 2003-10-16 |
US20070240009A1 (en) | 2007-10-11 |
US7243252B2 (en) | 2007-07-10 |
TWI239448B (en) | 2005-09-11 |
JP2003308694A (ja) | 2003-10-31 |
KR20030081015A (ko) | 2003-10-17 |
CN1258150C (zh) | 2006-05-31 |
US20030197201A1 (en) | 2003-10-23 |
CN1450464A (zh) | 2003-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4136429B2 (ja) | 半導体装置 | |
US6279073B1 (en) | Configurable synchronizer for double data rate synchronous dynamic random access memory | |
KR100654125B1 (ko) | 반도체메모리소자의 데이터 출력장치 | |
US6457148B1 (en) | Apparatus for testing semiconductor device | |
US5408641A (en) | Programmable data transfer timing | |
US5033001A (en) | Dual mode memory read cycle time reduction system which generates read data clock signals from shifted and synchronized trigger signals | |
US5526360A (en) | High speed N-to-1 burst time-multiplexed data transmission system and method | |
JP2004171738A (ja) | 高速データの出力のためのパイプラッチ回路 | |
US6388484B1 (en) | Clock control circuit | |
JPH04233014A (ja) | コンピュータ・システム | |
JP4190217B2 (ja) | クロック生成装置及びオーディオデータ処理装置 | |
JP3013767B2 (ja) | フレームタイミング位相調整回路 | |
US8391432B2 (en) | Data serializer | |
JPH11110346A (ja) | データ転送回路 | |
JP3158530B2 (ja) | 半導体メモリ装置 | |
CN115561612A (zh) | 半导体装置与测试脉冲信号产生方法 | |
JPH0240192A (ja) | シリアルアクセス動作の可能な半導体記憶装置 | |
JP2937097B2 (ja) | パリティチェック回路方式 | |
JPH0652677A (ja) | Fifoメモリ | |
JPH03239009A (ja) | タイミング信号発生器 | |
JPH0358639A (ja) | フレームアライナ | |
JPH06202847A (ja) | 信号生成回路 | |
JPH07230410A (ja) | メモリアクセス制御方式 | |
JPH0661996A (ja) | フレーム同期式インターリーブ回路 | |
JPH03171273A (ja) | デジタル信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140613 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |