JP4438174B2 - 自己走査型発光素子アレイの駆動方法 - Google Patents
自己走査型発光素子アレイの駆動方法 Download PDFInfo
- Publication number
- JP4438174B2 JP4438174B2 JP2000104431A JP2000104431A JP4438174B2 JP 4438174 B2 JP4438174 B2 JP 4438174B2 JP 2000104431 A JP2000104431 A JP 2000104431A JP 2000104431 A JP2000104431 A JP 2000104431A JP 4438174 B2 JP4438174 B2 JP 4438174B2
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- element array
- light
- light emitting
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、３端子発光サイリスタを用いた自己走査型発光素子アレイの駆動方法、特に、外付け抵抗による電力損失を減らし、光書込みヘッドの昇温を小さくできる自己走査型発光素子アレイの駆動方法に関する。
【０００２】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイは、その駆動用ＩＣと組み合わせて光プリンタ等の書込み用光源として利用されている。本発明者らは発光素子アレイの構成要素としてｐｎｐｎ構造を持つ３端子発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願（特開平１−２３８９６２号公報、特開平２−１４５８４号公報、特開平２−９２６５０号公報、特開平２−９２６５１号公報）し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな発光素子アレイを作製できること等を示した。
【０００３】
さらに本発明者らは、スイッチ素子（３端子発光サイリスタ）アレイをシフト部として、発光素子（３端子発光サイリスタ）アレイよりなる発光部と分離した構造の自己走査型発光素子アレイを提案している（特開平２−２６３６６８号）。
【０００４】
図１は、シフト部と発光部とが分離されたタイプの２相駆動ダイオード結合の自己走査型発光素子アレイと、そのドライバ回路とを示している。図中、１０は自己走査型発光素子アレイチップであり、シフト部は、スイッチ素子Ｔ1 ，Ｔ2 ，Ｔ3 …とダイオードＤと負荷抵抗Ｒ1 ，Ｒ2 ，Ｒ3 …とで構成され、発光部は発光素子Ｌ1 ，Ｌ2 ，Ｌ3 …で構成されている。１１は、シフト部φ１ラインを、１２はシフト部φ２ラインを、１５は発光部φI ラインをそれぞれ示している。また、２１はφ１（クロックパルス）端子、２２はφ２（クロックパルス）端子、２３はφS （スタートパルス）端子、２４はＶGK（電源）端子、２５はφI （書込み信号）端子である。
【０００５】
シフト部φ１ライン１１は、チップ内に内蔵された電流制限用抵抗３１を介して、φ１端子２１に接続され、シフト部φ２ライン１２は、チップ内に内蔵された電流制限用抵抗３２を介して、φ２端子２２に接続され、スイッチ素子Ｔ1 のゲートは、電流制限用抵抗３３を介してφS 端子２３に接続されている。
【０００６】
ドライバ回路は、ＰＭＯＳトランジスタ（ノーマリー・オン）５１とＮＭＯＳトランジスタ（ノーマリー・オフ）５２とでそれぞれ構成された４個のＣＭＯＳインバータ５０を備えている。これらＣＭＯＳインバータのＨレベルは、すべて共通の＋５Ｖ電源に接続されている。
【０００７】
図中、４１はφ１ドライバの入力、４２はφ２ドライバの入力、４３はφS ドライバの入力、４５はφI ドライバの入力をそれぞれ示している。また、３５は書込み電流制限用の外付けの抵抗である。
【０００８】
図１に示した、２相駆動ダイオード結合の自己走査型発光素子アレイの動作電圧は、最低２ＶD （ＶD は自己走査型発光素子アレイ内ｐｎ接合の順方向電圧）以上必要である。ｐｎｐｎ構造の材料がＧａＡｓの場合、ＶD はおよそ１．５Ｖであるので、最小動作電圧は３Ｖということになる。実際には、寄生抵抗の影響や、ノイズに対して不安定にならないように、５Ｖ程度の単一電源で動作させている。
【０００９】
【発明が解決しようとする課題】
図１に示した従来の自己走査型発光素子アレイでは、電源電圧５Ｖで使用すると、発光部のオン時の電圧はおよそｐｎ接合の順方向電圧ＶD （１．５Ｖ）であるので、外付けの抵抗３５で５−１．５＝３．５Ｖの電圧降下を起こさせていることになる。いま、発光部に流れる電流が１０ｍＡ（時間平均値）であったときに、抵抗３５で消費される電力は３５ｍＷとなる。一方、発光部での消費電力は、１５ｍＷとなる。さて、自己走査型発光素子アレイを複数個並べて光書込みヘッドを作ったとき、例えば、６０個のチップをならべてヘッドを作ったとき、各チップ上で１個ずつの発光点が点灯しているときの消費電力は、５０ｍＷ×６０個＝３Ｗとなる。この電力消費による発熱で、自己走査型発光素子アレイチップの温度が上昇し、発光効率が低下してしまうという問題点があった。併せて、光書込みヘッドの置かれている場所は、狭く、排熱の悪い環境であるため、機内の温度が上がりやすく、電子写真方式の現像条件などに影響する。
【００１０】
本発明の目的は、書込み電流制限用の外付け抵抗による電力損失を減らし、光書込みヘッドの昇温を小さくできる自己走査型発光素子アレイを提供することにある。
【００１１】
【課題を解決するための手段】
自己走査型発光素子アレイのシフト部を安定して動作させるためには、最低電圧の２ＶD に比べて十分なマージンを取らなければならない。しかし、発光部は、シフト部がオンした状態でオンするように使われるため、最低電圧のＶD ＋α程度の電圧で安定に点灯できる。
【００１２】
そこで、ドライバ回路内の、シフト部をコントロールする回路のＨ−Ｌレベル差よりも、発光部をコントロールする回路のＨ−Ｌレベル差を低く設定することにより、書込み電流制限用の外付け抵抗の損失を減らし、ヘッドの温度上昇を抑えることができる。
【００１３】
本発明の第１の態様は、しきい電圧もしくはしきい電流が外部から制御可能な制御電極を有する３端子スイッチ素子多数個を配列した３端子スイッチ素子アレイの各スイッチ素子の制御電極を互いに第１の電気的手段にて接続すると共に、各スイッチ素子の制御電極に電源ラインを第２の電気的手段を用いて接続し、かつ各スイッチ素子の残りの２端子の一方にクロックラインを接続して形成したスイッチ素子アレイと、
しきい電圧もしくはしきい電流が外部から制御可能な制御電極を有する３端子発光素子多数個を配列した発光素子アレイとからなり、
前記発光素子アレイの制御電極と前記スイッチ素子の制御電極とを接続し、各発光素子の残りの２端子の一方に発光のための電流を印加する書込み信号ラインを設けた自己走査型発光素子アレイの駆動方法において、
前記書込み信号ラインに外付け抵抗を介して与えられる発光用パルス電圧のＬ−Ｈレベル差を、前記クロックラインに与えられるシフト用パルス電圧のＬ−Ｈレベル差よりも小さくすることにより、前記外付け抵抗の電力損失を減らすようにしたことを特徴とする。
【００１４】
本発明の第２の態様は、しきい電圧もしくはしきい電流が外部から制御可能な制御電極を有する３端子発光素子多数個を配列した３端子発光素子アレイの各発光素子の制御電極を互いに第１の電気的手段にて接続すると共に、各発光素子の制御電極に電源ラインを第２の電気的手段を用いて接続し、かつ各発光素子の残りの２端子の一方にクロックラインを接続して形成した発光素子アレイよりなる自己走査型発光素子アレイの駆動方法において、
前記クロックラインに外付け抵抗を介して与えられる発光用パルス電圧のＬ−Ｈレベル差を、前記クロックラインに与えられるシフト用パルス電圧のＬ−Ｈレベル差よりも小さくすることにより、前記外付け抵抗の電力損失を減らすようにしたことを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を実施例に基づいて説明する。
【００１６】
【実施例１】
図２は、本発明の実施例１の自己走査型発光素子アレイの等価回路図である。発光部のφI 端子２５に外付け抵抗３５を介して接続されるＣＭＯＳインバータ５０のＨレベルは、＋５Ｖの電源とは独立の＋２Ｖ電源に接続される。その他の構造は、図１と同じであるので、同一の構成要素には同一の参照番号を付して示す。
【００１７】
＋２Ｖの電源を使うと、抵抗３５の電圧降下は０．５Ｖ程度となり、抵抗３５での電力損失は、電力１０ｍＡで３５ｍＷから５ｍＷに、すなわち１／７に減った。したがって、ヘッドの消費電力は、抵抗での消費電力と発光部での消費電力との合計は５ｍＷ＋１５ｍＷ＝２０ｍＷとなり、ヘッドの消費電力をおおよそ２／５に減らすことができる。２つの電源を用意するために、例えば、３端子レギュレータを使うと、レギュレータの損失により発熱するが、電源回路は放熱の良いところに置けば少々の発熱は処理できる。
【００１８】
【実施例２】
実施例１では、抵抗３５によって抵抗の両端の電位差を電流に変換することによって、発光素子に流れる電流値を決めていた。本実施例では、定電流回路で電流値を決める回路について考える。回路例を図３に示す。
【００１９】
ここでは、ｐｎｐトランジスタ７０を使った定電流回路を示す。このトランジスタのゲートは抵抗７１に接続され、エミッタは＋２Ｖ電源に接続され、コレクタはφI 端子２５に接続される。
【００２０】
トランジスタ７０のエミッタの電圧ＶE ＝＋２Ｖとして、抵抗７１の抵抗値をＲB 、トランジスタ７０のベース・エミッタ間の立ち上がり電圧をＶBEとすると、トランジスタ７０のベース電流は、（ＶE −ＶBE）／ＲB となる。これは、ＩE をエミッタ電流とすれば、（１−α）ＩE に等しい。ここで、αは電流増幅率であり、通常０．９５〜０．９９程度である。一方、コレクタ電流ＩC は、ＩC ＝αＩE であり、これが発光に寄与する。例えば、α＝０．９５に選ぶと、ＲB ＝２０ｋΩで、ＩC ＝（α／（１−α））・（ＶE −ＶBE）／ＲB ＝１９×（２−０．６）／２×１０4 ≒１３ｍＡのコレクタ電流が流れる。
【００２１】
トランジスタのエミッタ・コレクタ間の電位差×コレクタ電流（≒エミッタ電流）がトランジスタによって消費されるため、エミッタ電圧を小さくした方がトランジスタの消費電力を下げることができる。
【００２２】
本実施例では、簡単な例としてトランジスタを用いたが、どのような定電流回路を用いても、「電源電圧と端子２５との間の電位差」×「電流」なる電力を消費する点では同じであり、同様の効果が期待できる。
【００２３】
【実施例３】
実施例１および２では、シフト部と発光部が分かれた構成となっているが、シフト部と発光部が分かれていない構成での例を図４に示す。図４は、シフト部と発光部とが分離されないタイプの２相駆動ダイオード結合の自己走査型発光素子アレイと、そのドライバ回路とを示している。図中、６０は自己走査型発光素子アレイチップであり、発光素子Ｌ1 ，Ｌ2 ，Ｌ3 …とダイオードＤと負荷抵抗Ｒ1 ，Ｒ2 ，Ｒ3 …で構成されている。チップ６０内には、φS 端子２３に接続される抵抗３３のみが内蔵されている。
【００２４】
ドライバ回路は、φ１端子２１，φ２端子２２へ２相クロック（シフト用パルス電圧）を、φS 端子２３へスタート用パルス電圧を、与えるためのＣＭＯＳインバータをそれぞれ備えている。この場合、図２の電流制限用抵抗３１，３２（チップ内蔵）に相当する抵抗３８，３９が、ドライバ回路（ドライバＩＣ）内に内蔵されている。
【００２５】
さらに、このドライバ回路は、発光用パルス電圧（書込み信号）を、φ１端子２１およびφ２端子２２に与えるために、ＰＭＯＳトランジスタ５３，５４と、電流制限用抵抗３６，３７との直列回路が設けられている。そして、これらＰＭＯＳトランジスタ５３，５４のＨレベルは＋２Ｖ電源に接続されている。抵抗３６，３７は、ドライバ回路に内蔵されており、これら抵抗は、図２の外付け抵抗３５に相当している。図中、４６，４７は、それぞれ書込み信号ドライバの入力である。
【００２６】
本実施例によれば、２相クロックφ１，φ２により発光素子がオンしているときに、対応するＰＭＯＳトランジスタ５３または５４がオンして、抵抗３６または３７を介して、書込み信号を供給するが、＋２Ｖの電源を用いているので、実施例１と同様に抵抗３６，３７での電力損失を軽減し、したがって発熱を抑えることができる。
【００２７】
なお、以上の３つの実施例では、スイッチ素子および発光素子は、カソードコモンの例について説明したが、電圧の極性を変えることにより、アノードコモンの自己走査型発光素子アレイにも適用できることは明らかである。
【００２８】
さらに本発明では、熱的問題を解決する手段として、２つの電源電圧を用いているが、ドライバＩＣにとっても、電源電圧が低下することは、高速化，低消費電力化などのメリットが生まれる。この目的のために、自己走査型発光素子アレイの発光部の電源電圧を下げて使う場合は、３端子レギュレータをヘッドの内部に設けても良い。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、自己走査型発光素子アレイにおいて、書込み信号用の外付け抵抗による電力損失を減らし、光書込みヘッドの昇温を小さくできる。
【図面の簡単な説明】
【図１】シフト部と発光部とが分離されたタイプの２相駆動ダイオード結合の自己走査型発光素子アレイと、その駆動回路とを示す図である。
【図２】本発明の実施例１の自己走査型発光素子アレイの等価回路図である。
【図３】本発明の実施例２の自己走査型発光素子アレイの等価回路図である。
【図４】本発明の実施例３の自己走査型発光素子アレイの等価回路図である。
【符号の説明】
１０，６０ 自己走査型発光素子アレイチップ
１１ シフト部φ１ライン
１２ シフト部φ２ライン
１５ 発光部φI ライン
２１ φ１端子
２２ φ２端子
２３ φS 端子
２４ ＶGK端子
２５ φI 端子
３１，３２，３３ 抵抗（チップに内蔵）
３５，３６，３７ 抵抗（外付け）
３８，３９ 抵抗器（ドライバＩＣに内蔵）
４１ φ１ドライバの入力
４２ φ２ドライバの入力
４３ φS ドライバの入力
４５ φI ドライバの入力
５０ ＣＭＯＳインバータ
５１ ＰＭＯＳトランジスタ（ノーマリー・オン）
５２ ＮＭＯＳトランジスタ（ノーマリー・オフ）
７０ トランジスタ
【発明の属する技術分野】
本発明は、３端子発光サイリスタを用いた自己走査型発光素子アレイの駆動方法、特に、外付け抵抗による電力損失を減らし、光書込みヘッドの昇温を小さくできる自己走査型発光素子アレイの駆動方法に関する。
【０００２】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイは、その駆動用ＩＣと組み合わせて光プリンタ等の書込み用光源として利用されている。本発明者らは発光素子アレイの構成要素としてｐｎｐｎ構造を持つ３端子発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願（特開平１−２３８９６２号公報、特開平２−１４５８４号公報、特開平２−９２６５０号公報、特開平２−９２６５１号公報）し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな発光素子アレイを作製できること等を示した。
【０００３】
さらに本発明者らは、スイッチ素子（３端子発光サイリスタ）アレイをシフト部として、発光素子（３端子発光サイリスタ）アレイよりなる発光部と分離した構造の自己走査型発光素子アレイを提案している（特開平２−２６３６６８号）。
【０００４】
図１は、シフト部と発光部とが分離されたタイプの２相駆動ダイオード結合の自己走査型発光素子アレイと、そのドライバ回路とを示している。図中、１０は自己走査型発光素子アレイチップであり、シフト部は、スイッチ素子Ｔ1 ，Ｔ2 ，Ｔ3 …とダイオードＤと負荷抵抗Ｒ1 ，Ｒ2 ，Ｒ3 …とで構成され、発光部は発光素子Ｌ1 ，Ｌ2 ，Ｌ3 …で構成されている。１１は、シフト部φ１ラインを、１２はシフト部φ２ラインを、１５は発光部φI ラインをそれぞれ示している。また、２１はφ１（クロックパルス）端子、２２はφ２（クロックパルス）端子、２３はφS （スタートパルス）端子、２４はＶGK（電源）端子、２５はφI （書込み信号）端子である。
【０００５】
シフト部φ１ライン１１は、チップ内に内蔵された電流制限用抵抗３１を介して、φ１端子２１に接続され、シフト部φ２ライン１２は、チップ内に内蔵された電流制限用抵抗３２を介して、φ２端子２２に接続され、スイッチ素子Ｔ1 のゲートは、電流制限用抵抗３３を介してφS 端子２３に接続されている。
【０００６】
ドライバ回路は、ＰＭＯＳトランジスタ（ノーマリー・オン）５１とＮＭＯＳトランジスタ（ノーマリー・オフ）５２とでそれぞれ構成された４個のＣＭＯＳインバータ５０を備えている。これらＣＭＯＳインバータのＨレベルは、すべて共通の＋５Ｖ電源に接続されている。
【０００７】
図中、４１はφ１ドライバの入力、４２はφ２ドライバの入力、４３はφS ドライバの入力、４５はφI ドライバの入力をそれぞれ示している。また、３５は書込み電流制限用の外付けの抵抗である。
【０００８】
図１に示した、２相駆動ダイオード結合の自己走査型発光素子アレイの動作電圧は、最低２ＶD （ＶD は自己走査型発光素子アレイ内ｐｎ接合の順方向電圧）以上必要である。ｐｎｐｎ構造の材料がＧａＡｓの場合、ＶD はおよそ１．５Ｖであるので、最小動作電圧は３Ｖということになる。実際には、寄生抵抗の影響や、ノイズに対して不安定にならないように、５Ｖ程度の単一電源で動作させている。
【０００９】
【発明が解決しようとする課題】
図１に示した従来の自己走査型発光素子アレイでは、電源電圧５Ｖで使用すると、発光部のオン時の電圧はおよそｐｎ接合の順方向電圧ＶD （１．５Ｖ）であるので、外付けの抵抗３５で５−１．５＝３．５Ｖの電圧降下を起こさせていることになる。いま、発光部に流れる電流が１０ｍＡ（時間平均値）であったときに、抵抗３５で消費される電力は３５ｍＷとなる。一方、発光部での消費電力は、１５ｍＷとなる。さて、自己走査型発光素子アレイを複数個並べて光書込みヘッドを作ったとき、例えば、６０個のチップをならべてヘッドを作ったとき、各チップ上で１個ずつの発光点が点灯しているときの消費電力は、５０ｍＷ×６０個＝３Ｗとなる。この電力消費による発熱で、自己走査型発光素子アレイチップの温度が上昇し、発光効率が低下してしまうという問題点があった。併せて、光書込みヘッドの置かれている場所は、狭く、排熱の悪い環境であるため、機内の温度が上がりやすく、電子写真方式の現像条件などに影響する。
【００１０】
本発明の目的は、書込み電流制限用の外付け抵抗による電力損失を減らし、光書込みヘッドの昇温を小さくできる自己走査型発光素子アレイを提供することにある。
【００１１】
【課題を解決するための手段】
自己走査型発光素子アレイのシフト部を安定して動作させるためには、最低電圧の２ＶD に比べて十分なマージンを取らなければならない。しかし、発光部は、シフト部がオンした状態でオンするように使われるため、最低電圧のＶD ＋α程度の電圧で安定に点灯できる。
【００１２】
そこで、ドライバ回路内の、シフト部をコントロールする回路のＨ−Ｌレベル差よりも、発光部をコントロールする回路のＨ−Ｌレベル差を低く設定することにより、書込み電流制限用の外付け抵抗の損失を減らし、ヘッドの温度上昇を抑えることができる。
【００１３】
本発明の第１の態様は、しきい電圧もしくはしきい電流が外部から制御可能な制御電極を有する３端子スイッチ素子多数個を配列した３端子スイッチ素子アレイの各スイッチ素子の制御電極を互いに第１の電気的手段にて接続すると共に、各スイッチ素子の制御電極に電源ラインを第２の電気的手段を用いて接続し、かつ各スイッチ素子の残りの２端子の一方にクロックラインを接続して形成したスイッチ素子アレイと、
しきい電圧もしくはしきい電流が外部から制御可能な制御電極を有する３端子発光素子多数個を配列した発光素子アレイとからなり、
前記発光素子アレイの制御電極と前記スイッチ素子の制御電極とを接続し、各発光素子の残りの２端子の一方に発光のための電流を印加する書込み信号ラインを設けた自己走査型発光素子アレイの駆動方法において、
前記書込み信号ラインに外付け抵抗を介して与えられる発光用パルス電圧のＬ−Ｈレベル差を、前記クロックラインに与えられるシフト用パルス電圧のＬ−Ｈレベル差よりも小さくすることにより、前記外付け抵抗の電力損失を減らすようにしたことを特徴とする。
【００１４】
本発明の第２の態様は、しきい電圧もしくはしきい電流が外部から制御可能な制御電極を有する３端子発光素子多数個を配列した３端子発光素子アレイの各発光素子の制御電極を互いに第１の電気的手段にて接続すると共に、各発光素子の制御電極に電源ラインを第２の電気的手段を用いて接続し、かつ各発光素子の残りの２端子の一方にクロックラインを接続して形成した発光素子アレイよりなる自己走査型発光素子アレイの駆動方法において、
前記クロックラインに外付け抵抗を介して与えられる発光用パルス電圧のＬ−Ｈレベル差を、前記クロックラインに与えられるシフト用パルス電圧のＬ−Ｈレベル差よりも小さくすることにより、前記外付け抵抗の電力損失を減らすようにしたことを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を実施例に基づいて説明する。
【００１６】
【実施例１】
図２は、本発明の実施例１の自己走査型発光素子アレイの等価回路図である。発光部のφI 端子２５に外付け抵抗３５を介して接続されるＣＭＯＳインバータ５０のＨレベルは、＋５Ｖの電源とは独立の＋２Ｖ電源に接続される。その他の構造は、図１と同じであるので、同一の構成要素には同一の参照番号を付して示す。
【００１７】
＋２Ｖの電源を使うと、抵抗３５の電圧降下は０．５Ｖ程度となり、抵抗３５での電力損失は、電力１０ｍＡで３５ｍＷから５ｍＷに、すなわち１／７に減った。したがって、ヘッドの消費電力は、抵抗での消費電力と発光部での消費電力との合計は５ｍＷ＋１５ｍＷ＝２０ｍＷとなり、ヘッドの消費電力をおおよそ２／５に減らすことができる。２つの電源を用意するために、例えば、３端子レギュレータを使うと、レギュレータの損失により発熱するが、電源回路は放熱の良いところに置けば少々の発熱は処理できる。
【００１８】
【実施例２】
実施例１では、抵抗３５によって抵抗の両端の電位差を電流に変換することによって、発光素子に流れる電流値を決めていた。本実施例では、定電流回路で電流値を決める回路について考える。回路例を図３に示す。
【００１９】
ここでは、ｐｎｐトランジスタ７０を使った定電流回路を示す。このトランジスタのゲートは抵抗７１に接続され、エミッタは＋２Ｖ電源に接続され、コレクタはφI 端子２５に接続される。
【００２０】
トランジスタ７０のエミッタの電圧ＶE ＝＋２Ｖとして、抵抗７１の抵抗値をＲB 、トランジスタ７０のベース・エミッタ間の立ち上がり電圧をＶBEとすると、トランジスタ７０のベース電流は、（ＶE −ＶBE）／ＲB となる。これは、ＩE をエミッタ電流とすれば、（１−α）ＩE に等しい。ここで、αは電流増幅率であり、通常０．９５〜０．９９程度である。一方、コレクタ電流ＩC は、ＩC ＝αＩE であり、これが発光に寄与する。例えば、α＝０．９５に選ぶと、ＲB ＝２０ｋΩで、ＩC ＝（α／（１−α））・（ＶE −ＶBE）／ＲB ＝１９×（２−０．６）／２×１０4 ≒１３ｍＡのコレクタ電流が流れる。
【００２１】
トランジスタのエミッタ・コレクタ間の電位差×コレクタ電流（≒エミッタ電流）がトランジスタによって消費されるため、エミッタ電圧を小さくした方がトランジスタの消費電力を下げることができる。
【００２２】
本実施例では、簡単な例としてトランジスタを用いたが、どのような定電流回路を用いても、「電源電圧と端子２５との間の電位差」×「電流」なる電力を消費する点では同じであり、同様の効果が期待できる。
【００２３】
【実施例３】
実施例１および２では、シフト部と発光部が分かれた構成となっているが、シフト部と発光部が分かれていない構成での例を図４に示す。図４は、シフト部と発光部とが分離されないタイプの２相駆動ダイオード結合の自己走査型発光素子アレイと、そのドライバ回路とを示している。図中、６０は自己走査型発光素子アレイチップであり、発光素子Ｌ1 ，Ｌ2 ，Ｌ3 …とダイオードＤと負荷抵抗Ｒ1 ，Ｒ2 ，Ｒ3 …で構成されている。チップ６０内には、φS 端子２３に接続される抵抗３３のみが内蔵されている。
【００２４】
ドライバ回路は、φ１端子２１，φ２端子２２へ２相クロック（シフト用パルス電圧）を、φS 端子２３へスタート用パルス電圧を、与えるためのＣＭＯＳインバータをそれぞれ備えている。この場合、図２の電流制限用抵抗３１，３２（チップ内蔵）に相当する抵抗３８，３９が、ドライバ回路（ドライバＩＣ）内に内蔵されている。
【００２５】
さらに、このドライバ回路は、発光用パルス電圧（書込み信号）を、φ１端子２１およびφ２端子２２に与えるために、ＰＭＯＳトランジスタ５３，５４と、電流制限用抵抗３６，３７との直列回路が設けられている。そして、これらＰＭＯＳトランジスタ５３，５４のＨレベルは＋２Ｖ電源に接続されている。抵抗３６，３７は、ドライバ回路に内蔵されており、これら抵抗は、図２の外付け抵抗３５に相当している。図中、４６，４７は、それぞれ書込み信号ドライバの入力である。
【００２６】
本実施例によれば、２相クロックφ１，φ２により発光素子がオンしているときに、対応するＰＭＯＳトランジスタ５３または５４がオンして、抵抗３６または３７を介して、書込み信号を供給するが、＋２Ｖの電源を用いているので、実施例１と同様に抵抗３６，３７での電力損失を軽減し、したがって発熱を抑えることができる。
【００２７】
なお、以上の３つの実施例では、スイッチ素子および発光素子は、カソードコモンの例について説明したが、電圧の極性を変えることにより、アノードコモンの自己走査型発光素子アレイにも適用できることは明らかである。
【００２８】
さらに本発明では、熱的問題を解決する手段として、２つの電源電圧を用いているが、ドライバＩＣにとっても、電源電圧が低下することは、高速化，低消費電力化などのメリットが生まれる。この目的のために、自己走査型発光素子アレイの発光部の電源電圧を下げて使う場合は、３端子レギュレータをヘッドの内部に設けても良い。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、自己走査型発光素子アレイにおいて、書込み信号用の外付け抵抗による電力損失を減らし、光書込みヘッドの昇温を小さくできる。
【図面の簡単な説明】
【図１】シフト部と発光部とが分離されたタイプの２相駆動ダイオード結合の自己走査型発光素子アレイと、その駆動回路とを示す図である。
【図２】本発明の実施例１の自己走査型発光素子アレイの等価回路図である。
【図３】本発明の実施例２の自己走査型発光素子アレイの等価回路図である。
【図４】本発明の実施例３の自己走査型発光素子アレイの等価回路図である。
【符号の説明】
１０，６０ 自己走査型発光素子アレイチップ
１１ シフト部φ１ライン
１２ シフト部φ２ライン
１５ 発光部φI ライン
２１ φ１端子
２２ φ２端子
２３ φS 端子
２４ ＶGK端子
２５ φI 端子
３１，３２，３３ 抵抗（チップに内蔵）
３５，３６，３７ 抵抗（外付け）
３８，３９ 抵抗器（ドライバＩＣに内蔵）
４１ φ１ドライバの入力
４２ φ２ドライバの入力
４３ φS ドライバの入力
４５ φI ドライバの入力
５０ ＣＭＯＳインバータ
５１ ＰＭＯＳトランジスタ（ノーマリー・オン）
５２ ＮＭＯＳトランジスタ（ノーマリー・オフ）
７０ トランジスタ
Claims (2)
- しきい電圧もしくはしきい電流が外部から制御可能な制御電極を有する３端子スイッチ素子多数個を配列した３端子スイッチ素子アレイの各スイッチ素子の制御電極を互いに第１の電気的手段にて接続すると共に、各スイッチ素子の制御電極に電源ラインを第２の電気的手段を用いて接続し、かつ各スイッチ素子の残りの２端子の一方にクロックラインを接続して形成したスイッチ素子アレイと、
しきい電圧もしくはしきい電流が外部から制御可能な制御電極を有する３端子発光素子多数個を配列した発光素子アレイとからなり、
前記発光素子アレイの制御電極と前記スイッチ素子の制御電極とを接続し、各発光素子の残りの２端子の一方に発光のための電流を印加する書込み信号ラインを設けた自己走査型発光素子アレイの駆動方法において、
前記書込み信号ラインに外付け抵抗を介して与えられる発光用パルス電圧のＬ−Ｈレベル差を、前記クロックラインに与えられるシフト用パルス電圧のＬ−Ｈレベル差よりも小さくすることにより、前記外付け抵抗の電力損失を減らすようにしたことを特徴とする自己走査型発光素子アレイの駆動方法。 - しきい電圧もしくはしきい電流が外部から制御可能な制御電極を有する３端子発光素子多数個を配列した３端子発光素子アレイの各発光素子の制御電極を互いに第１の電気的手段にて接続すると共に、各発光素子の制御電極に電源ラインを第２の電気的手段を用いて接続し、かつ各発光素子の残りの２端子の一方にクロックラインを接続して形成した発光素子アレイよりなる自己走査型発光素子アレイの駆動方法において、
前記クロックラインに外付け抵抗を介して与えられる発光用パルス電圧のＬ−Ｈレベル差を、前記クロックラインに与えられるシフト用パルス電圧のＬ−Ｈレベル差よりも小さくすることにより、前記外付け抵抗の電力損失を減らすようにしたことを特徴とする自己走査型発光素子アレイの駆動方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104431A JP4438174B2 (ja) | 2000-04-06 | 2000-04-06 | 自己走査型発光素子アレイの駆動方法 |
| CA002372341A CA2372341A1 (en) | 2000-04-06 | 2001-04-06 | Method for driving self-scanning light-emitting device array |
| EP01921794A EP1201443A1 (en) | 2000-04-06 | 2001-04-06 | Method for driving self-scanning light-emitting device array |
| KR1020017015397A KR100760173B1 (ko) | 2000-04-06 | 2001-04-06 | 자기 주사형 발광 소자 어레이의 구동 방법 |
| CNB018003672A CN1166517C (zh) | 2000-04-06 | 2001-04-06 | 自扫描型发光元件阵列的驱动方法 |
| TW090108263A TW506116B (en) | 2000-04-06 | 2001-04-06 | Method of driving self-scanning type light emitting device array |
| PCT/JP2001/002983 WO2001076883A1 (fr) | 2000-04-06 | 2001-04-06 | Procede pour actionner un reseau de dispositifs d'autobalayage emettant de la lumiere |
| US09/980,324 US6703790B2 (en) | 2000-04-06 | 2001-04-06 | Method for driving a self-scanning light-emitting array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104431A JP4438174B2 (ja) | 2000-04-06 | 2000-04-06 | 自己走査型発光素子アレイの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001287393A JP2001287393A (ja) | 2001-10-16 |
| JP4438174B2 true JP4438174B2 (ja) | 2010-03-24 |
Family
ID=18617972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104431A Expired - Fee Related JP4438174B2 (ja) | 2000-04-06 | 2000-04-06 | 自己走査型発光素子アレイの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4438174B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5460350B2 (ja) | 2010-01-22 | 2014-04-02 | 株式会社沖データ | 駆動回路、駆動装置及び画像形成装置 |
| JP4988892B2 (ja) | 2010-03-23 | 2012-08-01 | 株式会社沖データ | 駆動装置、プリントヘッド及び画像形成装置 |
| JP5128625B2 (ja) | 2010-03-24 | 2013-01-23 | 株式会社沖データ | 駆動装置、プリントヘッド及び画像形成装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2577089B2 (ja) * | 1988-11-10 | 1997-01-29 | 日本板硝子株式会社 | 発光装置およびその駆動方法 |
| JPH08153890A (ja) * | 1994-09-28 | 1996-06-11 | Nippon Sheet Glass Co Ltd | 発光サイリスタおよび自己走査型発光装置 |
| JPH09311664A (ja) * | 1996-05-21 | 1997-12-02 | Canon Inc | Ｐｎｐｎサイリスタ構造を用いた発光素子の制御装置、その制御方法および記憶媒体 |
| JPH10235936A (ja) * | 1997-02-28 | 1998-09-08 | Canon Inc | 電子写真式画像形成装置 |
| JP3387803B2 (ja) * | 1997-12-10 | 2003-03-17 | キヤノン株式会社 | Ｌｅｄアレー駆動装置 |
-
2000
- 2000-04-06 JP JP2000104431A patent/JP4438174B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001287393A (ja) | 2001-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4292747B2 (ja) | 発光サイリスタおよび自己走査型発光素子アレイ | |
| JP2010267833A (ja) | 半導体装置、ｌｅｄ駆動回路、画像表示装置 | |
| JP3308801B2 (ja) | 記録素子アレイ | |
| JP2846135B2 (ja) | 発光素子アレイの駆動方法 | |
| US6703790B2 (en) | Method for driving a self-scanning light-emitting array | |
| JP4362946B2 (ja) | 自己走査型発光素子アレイを用いた光書込みヘッド | |
| JP4438174B2 (ja) | 自己走査型発光素子アレイの駆動方法 | |
| JP4165436B2 (ja) | 自己走査型発光素子アレイの駆動方法、光書き込みヘッド | |
| JP4164997B2 (ja) | 自己走査型発光素子アレイの駆動方法および駆動回路 | |
| KR20010080322A (ko) | 자기 주사형 발광 장치 | |
| US6452342B1 (en) | Self-scanning light-emitting device | |
| JP4483013B2 (ja) | 自己走査型発光素子アレイの駆動方法および光プリンタ用光源 | |
| JP4837611B2 (ja) | 半導体装置及びプリントヘッド | |
| JP4265049B2 (ja) | 自己走査型発光素子アレイの駆動回路 | |
| JP3710231B2 (ja) | 自己走査型発光装置の駆動方法 | |
| JP4763900B2 (ja) | 発光素子の駆動回路 | |
| JP3387803B2 (ja) | Ｌｅｄアレー駆動装置 | |
| JP4158308B2 (ja) | 自己走査型発光装置 | |
| JP2001250980A (ja) | ３端子発光サイリスタ | |
| JPH09127914A (ja) | 自己走査型発光装置 | |
| JP2907983B2 (ja) | 発光素子アレイ | |
| JP3212498B2 (ja) | 自己走査型発光装置およびその静電破壊防止用保護回路 | |
| JP3408193B2 (ja) | Ｌｅｄ駆動回路 | |
| JP3212497B2 (ja) | 自己走査型発光装置 | |
| JP2003249680A (ja) | 発光素子アレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061115 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4438174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140115 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |