JP3576143B2 - 半導体装置、半導体装置の製造方法 - Google Patents
半導体装置、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3576143B2 JP3576143B2 JP2002052684A JP2002052684A JP3576143B2 JP 3576143 B2 JP3576143 B2 JP 3576143B2 JP 2002052684 A JP2002052684 A JP 2002052684A JP 2002052684 A JP2002052684 A JP 2002052684A JP 3576143 B2 JP3576143 B2 JP 3576143B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- copper
- metal
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05006—Dual damascene structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01007—Nitrogen [N]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01031—Gallium [Ga]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0104—Zirconium [Zr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01044—Ruthenium [Ru]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01083—Bismuth [Bi]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係り、特に、ボンディング接合等の信頼性を高める半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
現在、半導体装置の高集積化、高速化に伴い、各配線層の低抵抗化と高信頼性の観点から、配線材料には、アルミニウム(Al)等に替わり、銅(以下、Cuと記す)が用いられるようになってきている。Cuを配線材料とする技術は、半導体装置の高速化、配線構造の多層化において、微細加工技術の進展に伴い、重要度を増してきている。
【0003】
半導体装置を実装する工程では、ボンディング工程を行い、金属製ワイヤ、または導電性のバンプ等の導電性部材を介して、半導体装置の各配線層と導電性の外部材(例:パッケージのボンディングパッド)とを電気的に接続し、導通させる。ボンディング工程を行う場合、半導体装置のパッド電極層と金属ワイヤ、または導電性のバンプとを直接接合するようにして、半導体装置の各配線層と導電性の外部材とを電気的に導通させる。具体的には、パッド電極層に、直接、金属製のワイヤ(例:金(Au))をボンディング接合するか、または、パッド電極層上に導電性のバンプを形成して、フリップチップ接続する等して行われる。
【0004】
パッド電極層は、最上層の配線の一部として形成されるので、半導体装置の配線層と同じ材料を用いることになる。したがって、パッド電極層の材料には、他の配線層と同様に、Al等に代わってCuを使用することが、工程数を削減する上でも都合がよい。
【0005】
パッド電極層となるCu配線層の最上層を大気中にさらして、加熱処理を行うと、Cu配線層では表面から内部に容易に酸化が進行する。したがって、Cuを材料に用いた場合、従来の装置を用いて大気中で加熱処理を行いながらボンディング工程を行うことはできない。この場合、窒素気流中、または水素気流中等、非酸化性の雰囲気中、または還元性の雰囲気中で、パッド電極層の表面の酸化を抑制しながら、ボンディング工程を行うことも可能であるが、装置の大幅な改造が必要となる。また、ボンディング後の工程でも、加熱処理等を行う過程で酸化が進行して、一旦ボンディング接合された部分が、接合不良になるという問題もある。
【0006】
これらの問題に対し、特開平9−92649号公報では、銅配線構造上、または開口部内の銅電極パッド構造(=銅のパッド電極層)上に、耐酸化性、耐腐食性の保護層を形成する方法が開示されている。
【0007】
ここでは、配線やパッド電極を構成する銅膜(以下、Cu膜とする)、およびその周囲の絶縁膜上に、Cu膜の膜厚に対して、約2%以下の厚さを有する薄い膜厚のアルミニウム膜(以下、Al膜とする)を形成し、その後、熱処理を行い、Cu配線層の表面に、銅―アルミニウムの合金層(以下、Cu−Alの合金層)を形成する方法が開示されている。このように、Cu配線層上に、Alを成分とする金属の合金膜を形成し、Cu配線層の酸化および腐食を抑制して、配線構造、またはパッド電極構造の信頼性を高める方法が開示されている。
【0008】
また、特開平9−92649号公報では、続いて、絶縁膜上に残った(未反応の)Al膜を、希フッ酸、またはリン酸によってウエットエッチング処理で除去し、その後、水素と酸素、または水素と水蒸気の混合気体中でCu配線層を熱処理する方法が開示されている。ここでは、再度、Cu配線層を熱処理して、Cu−Alの合金層の表面に、さらに、Alと酸素を含有する薄膜、またはAlとCuと酸素を含有する薄い酸化膜を形成し、Cu配線またはCu電極パッド構造の信頼性をさらに高めることできる。
【0009】
【発明が解決しようとする課題】
ところで、パッド電極層(例:Cu)の抵抗値の上昇を抑えるためには、Cu合金膜の膜厚を可能な限り薄くする必要がある。これに応じて、パッド電極層上に形成する金属膜(例:Al)の膜厚は、可能な限り薄くすることが考えられる。
【0010】
したがって、特開平9−92649号公報では、Cu電極パッド構造(=Cuパッド電極層)の抵抗値の上昇を抑えるために、Cu−Alの合金層の厚さを可能な限り薄くする必要があり、これに応じて、電極パッド構造を構成するCu膜上には、可能な限り薄い膜厚で、Al膜を形成することが考えられる。
【0011】
しかしながら、パッド電極層上に形成する金属膜(例:Al)の膜厚が薄くなり過ぎると、以下のような問題が生じることになる。
【0012】
例えば、パッド電極層上に合金膜を形成する過程で、熱処理によって、パッド電極層(=最上層の配線層)の周囲の部分、すなわち、パッシベーション膜等の絶縁膜上で、金属膜が球状に凝集してしまい、金属膜の膜厚(=球の直径に相当)が増大することになる。
【0013】
この場合、パッド電極層周囲の絶縁膜上に残った不要な金属膜は、ウエットエッチング処理やCMP法(=化学的機械的研磨法)等によって除去されるが、処理時間が長くなる等の問題があり、実用的なプロセスマージンが得られない。
【0014】
また、Cu配線構造の電極パッドを形成した後、金属製のワイヤ(例:金(Au))、または導電性のバンプ等、導電性部材を介して、導電性の外部材(例:パッケージのボンディングパッド)と接続すべく実装工程等を行う前に、通常、シリコンウェーハに検査工程を施す。ここでは、大気中で、プローバの針を各半導体チップのパッド電極層に接触させて検査を行い、良品チップのみを選択するように判定し、検査終了後、良品チップのみに実装工程を施す。
【0015】
この場合、プローバの針は先端が鋭いために、接触時には、パッド電極層にある程度の深さの傷が生じる。したがって、パッド電極層が、Cu配線層上に保護層が形成された構造の場合、プローバの針が、その保護層を突き破り、下層に位置するCu配線層が露出するので、後の実装工程において酸化が進行してしまう。したがって、パッド電極層上の金属酸化層は、プローバの針によって容易に削られ、パッド電極層の耐酸化性が劣化するという問題がある。
【0016】
また、実装工程を行う前に、パッド電極層を保護すべく、熱処理を施して、プローバ針の痕上に、再度、酸化性の保護層を形成する場合がある。しかしながら、下層に位置するCu配線層には、保護層としての金属酸化層を形成する上で必要な金属が含まれていないため、金属酸化層を再度形成することが不可能となる。実装工程、特に、ボンディング工程等では、このようなパッド電極に、金属製ワイヤ、または導電性のバンプを接合すると、接合強度や導通性において不良状態が発生する。
【0017】
このように、パッド電極層を形成する場合には、単に、配線抵抗値の抑制、耐酸化性や耐腐食性を考慮するだけでなく、それ以降の工程、すなわち、不要な金属膜の処理工程、ウェーハ検査工程、およびボンディング工程等への影響を考慮する必要がある。
【0018】
したがって、特開平9−92649号公報に開示された方法でも、Cu電極パッド構造(=Cuパッド電極層)を形成する上で、配線抵抗値の抑制、ウェーハ検査工程、およびボンディング工程等への影響を考慮する必要がある。例えば、Cu配線層上に材料(=Al)を形成して、表層部のみに保護層を形成するのではなく、パッド電極層の抵抗値は上昇するが、敢えて、パッド電極層の内部にまでCu−Alの合金層を形成して、パッド電極層全体の耐酸化性、耐腐食性を確保する必要がある。
【0019】
しかしながら、特開平9−92649号公報に開示された方法では、Cu電極パッド構造を形成するにあたり、抵抗値の上昇を抑えるために、できるだけ薄くAl膜を形成することに着目するのみで、それらの点を考慮してはいない。
【0020】
本発明は、以上のような事情に鑑みなされたもので、高性能で信頼性が高く、より簡便に製造することができる、Cuを配線材料とする半導体装置、および半導体装置の製造方法を提供することを目的とする。
【0021】
【課題を解決するための手段】
本発明は、高性能かつ信頼性の高い、Cuを配線材料とする半導体装置、および半導体装置の製造方法を提供する。
【0022】
上記の課題を解決するため、本発明に係る半導体装置は、半導体基板上に形成された銅配線層と、前記銅配線層に導通し、かつ、銅と銅よりも酸化傾向の大きい金属とを含む合金層が底面に達して形成されているパッド電極層と、前記パッド電極層に達する開口部を有する絶縁性保護膜とを具備することを特徴とする。
【0023】
本発明によれば、低抵抗の銅(Cu)配線層を用い、高速性、および高信頼性を有する半導体装置を提供することができる。
【0024】
また、本発明に係る半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜内に銅配線層を形成する工程と、前記銅配線層上に絶縁性保護膜を形成する工程と、前記絶縁性保護膜に、前記銅配線層に達する開口部を形成する工程と、前記開口部内の銅配線層上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成する工程と、熱処理を行って、前記銅配線層中に前記金属または前記合金を拡散させ、銅と銅よりも酸化傾向の大きい金属とを含む合金を前記銅配線層の底面に達して生成してパッド電極層を形成し、かつ、前記パッド電極層の表層部には、前記金属を主成分とする酸化層を形成する工程とを有することを特徴とする。
【0025】
また、別の本発明に係る半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜内に銅配線層を形成する工程と、前記銅配線層上に絶縁性保護膜を形成する工程と、前記絶縁性保護膜に、前記銅配線層に達する開口部を形成する工程と、加熱を行いながら、前記銅配線層上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成し、これにより、前記銅配線層中に、前記金属または前記合金を拡散させて、銅と銅よりも酸化傾向の大きい金属とを含む合金を前記銅配線層の底面に達して形成してパッド電極層を形成し、かつ、前記パッド電極層の表層部には、前記金属を主成分とする酸化層を形成する工程とを有することを特徴とする。
【0026】
本発明によれば、低抵抗の銅(Cu)配線層を用い、なおかつ、高信頼性を有する半導体装置を製造することができる。
【0027】
【発明の実施の形態】
本発明の実施態様として、前記銅よりも酸化傾向の大きい金属は、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)、ジルコニウム(Zr)、バナジウム(V)、スズ(Sn)、タングステン(W)、コバルト(Co)、鉄(Fe)、ニッケル(Ni)、ルテニウム(Ru)、クロム(Cr)、モリブデン(Mo)、ニオブ(Nb)、ハフニウム(Hf)、マグネシウム(Mg)、ベリリウム(Be)のうち、少なくともいずれか一つを含む。
【0028】
また、実施態様としては、前記パッド電極層において、前記銅よりも酸化傾向の大きい金属の濃度は、上表面付近の領域でより高く、その下方向でより低くなっている。
【0029】
また、実施態様として、前記パッド電極層の上表面付近の領域において、前記銅よりも酸化傾向の大きい金属の濃度は、2原子%以上である。
【0030】
また、実施態様として、前記パッド電極層は、前記銅よりも酸化傾向の大きい金属を主成分とする酸化層を表層として有し、導電性部材が、前記酸化層の一部を貫通して、前記パッド電極層と電気的に接続する。
【0031】
また、実施態様として、前記パッド電極層は、その表層部に第一の酸化層を有し、かつ、その下方向に、銅と銅よりも酸化傾向の大きい金属とを含む第一の合金層、第二の酸化層、および前記第一の合金層よりも、前記銅よりも酸化傾向の大きい金属の濃度が低い第二の合金層の順に、積層状に構成される。
【0032】
また、実施態様として、前記パッド電極層は、絶縁性部材が突入された構造である。
【0033】
また、実施態様として、前記導電性部材は、導電性のワイヤまたは導電性のバンプであり、かつ、前記パッド電極層とボンディング接合されている。
【0034】
また、実施態様として、前記パッド電極層の表面から2nmの深さまでの銅の濃度が平均として10原子%以下である。
【0035】
本発明の実施形態の製造方法によれば、低抵抗の銅(Cu)配線層を用いて、なおかつ、絶縁性保護膜の開口内に存在し、その銅(Cu)配線層に電気的に接続するパッド電極層とのボンディング接合等において、高信頼性を有する半導体装置を製造することができる。
【0036】
実施態様としての製造方法は、前記銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成する前記工程の前に、前記銅配線層上に存在する酸化層を除去する工程をさらに有する。
【0037】
また、実施態様としての製造方法において、前記銅配線層上に存在する酸化層は、水素雰囲気中で熱処理を行って除去される。
【0038】
また、実施態様として、前記金属または前記合金を拡散させる熱処理は、酸素を含む雰囲気を用いて行い、前記酸素の分圧は1×10−5Pa以下である。
【0039】
また、実施態様として、前記金属または前記合金を拡散させる熱処理は、300℃から450℃の温度で行う。
【0040】
また、実施態様として、前記金属または前記合金を拡散させる熱処理は、レーザーアニール、またはラピッドサーマルアニール法を用いて行う。
【0041】
また、実施態様として、前記金属の膜または前記合金の膜を形成しかつ前記金属または前記合金を拡散させる加熱は、300℃から450℃の温度で行う。
【0042】
また、実施態様としての製造方法において、前記開口部内の銅配線層上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成する前記工程は、同時に、前記絶縁性保護膜上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成するものであり、前記熱処理の後に、前記絶縁性保護膜上に存在する、前記銅よりも酸化傾向の大きい金属の膜、または前記銅よりも酸化傾向の大きい金属を含む合金の膜を除去する工程をさらに有する。
【0043】
また、実施態様としての製造方法において、加熱を行いながら、前記銅配線層上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成する前記工程は、同時に、前記絶縁性保護膜上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成するものであり、前記パッド電極層の形成および前記金属を主成分とする酸化層の形成の後に、前記絶縁性保護膜上に存在する、前記銅よりも酸化傾向の大きい金属の膜、または前記銅よりも酸化傾向の大きい金属を含む合金の膜を除去する工程をさらに有する。
【0044】
これらの実施態様によれば、低抵抗の銅(Cu)配線層を用いて、なおかつ、絶縁性保護膜の開口内に存在し、その銅(Cu)配線層に電気的に接続するパッド電極層とのボンディング接合等において、高信頼性を有する半導体装置を製造することができる。
【0045】
また、実施態様として、前記絶縁性保護膜上に存在する、前記銅よりも酸化傾向の大きい金属の膜、または前記銅よりも酸化傾向の大きい金属を含む合金の膜を除去する工程は、前記開口部内のパッド電極層上にマスクを形成して除去する。
【0046】
また、実施態様としての製造方法は、前記開口部内の銅配線層上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成する前記工程が、同時に、前記絶縁性保護膜上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成するものであり、前記形成されたパッド電極層に、導電性の外部材と電気的に接続可能な導電性部材を接合して、この導電性部材と前記銅配線層とを、前記パッド電極層を介して電気的に接続する工程と、前記パッド電極層と前記導電性部材を接合した状態で、前記絶縁性保護膜上に存在する、前記銅よりも酸化傾向の大きい金属の膜、または前記銅よりも酸化傾向の大きい金属を含む合金の膜を除去する工程とをさらに有する。
【0047】
また、実施態様としての製造方法は、加熱を行いながら、前記銅配線層上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成する前記工程が、同時に、前記絶縁性保護膜上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成するものであり、前記形成されたパッド電極層に、導電性の外部材と電気的に接続可能な導電性部材を接合して、この導電性部材と前記銅配線層とを、前記パッド電極層を介して電気的に接続する工程と、前記パッド電極層と前記導電性部材を接合した状態で、前記絶縁性保護膜上に存在する、前記銅よりも酸化傾向の大きい金属の膜、または前記銅よりも酸化傾向の大きい金属を含む合金の膜を除去する工程とをさらに有する。
【0048】
また、実施態様として、前記銅よりも酸化傾向の大きい金属は、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)、ジルコニウム(Zr)、バナジウム(V)、スズ(Sn)、タングステン(W)、コバルト(Co)、鉄(Fe)、ニッケル(Ni)、ルテニウム(Ru)、クロム(Cr)、モリブデン(Mo)、ニオブ(Nb)、ハフニウム(Hf)、マグネシウム(Mg)、ベリリウム(Be)のうち、少なくともいずれか一つを含む。
【0049】
また、実施態様として、前記銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金膜は、前記開口部内の銅配線層上を含む絶縁性保護膜上に、10nm以上の膜厚で形成される。
【0050】
また、実施態様として、前記絶縁性保護膜上に存在する、前記銅よりも酸化傾向の大きい金属の膜または前記銅よりも酸化傾向の大きい金属を含む合金の膜を除去する前記工程は、ウエットエッチング処理、またはCMP法を用いて行う。
【0051】
また、実施態様として、前記ウエットエッチング処理は、酸を用いて行われる。
【0052】
また、実施態様として、前記酸は、リン酸、フッ酸、および塩酸より選択される。
【0053】
また、実施態様として、前記ウエットエッチング処理は、リン酸またはフッ酸に続いて、その後、塩酸を用いて行われる。
【0054】
また、実施態様としての製造方法は、前記ウエットエッチング処理後、熱処理を行って、前記パッド電極層の表層部に、前記金属を主成分とする酸化層を形成する工程をさらに有する。
【0055】
また、実施態様として、前記ウエットエッチング後の熱処理は、酸素を含む雰囲気を用いて行い、前記酸素の分圧は1×10−5Pa以下である。
【0056】
また、実施態様として、前記ウエットエッチング後の熱処理は、300℃から450℃の温度で行う。
【0057】
また、実施態様として、前記ウエットエッチング後の熱処理は、レーザーアニール、またはラピッドサーマルアニール法を用いて行う。
【0058】
また、実施態様としての製造方法は、前記形成されたパッド電極層に、導電性の外部材と電気的に接続可能な導電性部材を接合して、前記導電性部材と前記銅配線層とを、前記パッド電極層を介して電気的に接続する工程をさらに有する。
【0059】
また、実施態様として、前記導電性部材と前記銅配線層とを、前記パッド電極層を介して電気的に接続する前記工程は、前記導電性部材が、前記銅よりも酸化傾向の大きい金属を主成分とする前記酸化層の一部において貫通して、前記パッド電極層と電気的に接続する。
【0060】
また、実施態様として、前記導電性部材と前記銅配線層とを、前記パッド電極層を介して電気的に接続する前記工程は、前記導電性部材が、導電性ワイヤまたは導電性のバンプであり、かつ前記パッド電極層とボンディング接合により接続する。
【0061】
また、実施態様としての製造方法は、前記パッド電極層を形成し、かつ、前記パッド電極層の表層部には、前記金属を主成分とする酸化層を形成する前記工程の後に、前記パッド電極層の表面を塩酸、酢酸、炭酸より選ばれた少なくとも1つの酸を用いて処理する工程をさらに有する。
【0062】
以下では本発明の実施形態を図面を参照しながら説明する。
【0063】
(実施の形態1)
以下に、第1の実施形態について、図1(a)ないし図1(e)、図2、図3、図4(a)ないし図4(e)を参照して説明する。
【0064】
本実施の形態では、Cuを配線層の材料とし、かつCuよりも酸化傾向の強い(=酸化され易い)金属として、アルミニウム(Al)を用いる。
【0065】
なお、図1(a)ないし図1(e)は、一例として、最上層に位置し、なおかつ、パッド電極層を有する配線層における配線が延びる方向の断面図を表す。
【0066】
まず、シリコン(Si)基板100上に、熱酸化シリコン膜(=SiO2膜)101を100nm程度の膜厚で形成し、その後、CVD法を用いて、酸化シリコン膜102を1μm程度の膜厚で形成する。
【0067】
次に、リソグラフィー技術を用いて、いわゆるPEP工程を行い、酸化シリコン膜102上にフォトレジスト膜のパターンを形成する。その後、このパターンをマスクにして、ドライエッチングを行い、酸化シリコン膜102に、幅1.3μm、深さ700nmの配線パターン溝を形成する。
【0068】
次に、スパッタリング法によって、配線パターン用の溝内にTaN膜(窒化タンタル膜)103を20nm程度の膜厚で形成する。その後、スパッタリング法によってCu膜を200nm程度の膜厚で形成し、硫酸銅を用いたメッキ法により、配線パターン用の溝内をCuで埋め込む。その後、化学的機械的研磨法(=CMP法)による処理を施して、Cu配線層104(=下層配線層)を埋め込み形成する。
【0069】
次に、Cu配線層104上の全面に、CVD法を用いて、SiN膜(窒化シリコン膜)105を100nm程度、酸化シリコン膜106を2μm程度の膜厚で順次形成する。
【0070】
次に、リソグラフィー技術を用いて、いわゆるPEP工程を行い、酸化シリコン膜106上に、フォトレジスト膜のパターンを形成する。その後、レジスト膜のパターンをマスクにして、酸化シリコン膜106、SiN膜105を順次エッチングして、深さが1.2μm、および幅が1.0μmの配線パターン用の溝、およびCu配線層104(=下層配線層)に達するヴィアホールを形成する。
【0071】
次に、スパッタリング法により、配線パターン用の溝内にTaN膜(窒化タンタル膜)107を20nm程度の膜厚で形成する。その後、スパッタリング法によってCu膜を200nm程度の膜厚で形成し、硫酸銅を用いたメッキ法により配線パターン用の溝内をCuで埋め込む。その後、CMP法による処理を施し、Cu配線層108(=上層配線層)を埋め込み形成して、デュアルダマシン配線構造を形成する。
【0072】
次に、CVD法を用い、絶縁性保護膜として、SiN膜(窒化シリコン膜)109を200nmの膜厚で形成する。その後、リソグラフィー技術を用いて、いわゆるPEP工程を行い、SiN膜109上にフォトレジスト膜のパターンを形成する。その後、レジスト膜のパターンをマスクにして、SiN膜109をエッチングし、Cu配線層108の一部が露出するように開口部110を形成する(以上を図1(a)に図示する)。
【0073】
次に、公知の無加熱スパッタリング法を用い、アルミニウム(Al)と0.5wt%のCuを成分とする、アルミニウム銅合金膜(以下、AlCu膜111とする)をCu配線層108(=上層配線層)とSiN膜109を覆うように、20nm程度の膜厚で形成する(以上を図1(b)に図示する)。
【0074】
次に、一旦、スパッタリング装置からシリコンウェーハごと搬出し、その後、真空オーブン等、所定の反応容器内に搬入して、熱処理を行う。
【0075】
ここでは、温度を400℃程度に設定し、微量の酸素を含む雰囲気中で、3時間程度の熱処理を行う。この熱処理により、(Cu配線層108上の)AlCu膜111は、Cu配線層108の成分と反応して、CuAl層112、すなわち、パッド電極層が形成される。また、このとき、CuAl層112(=パッド電極層)の表層部には、アルミニウムを主成分とする酸化層113が形成される。
【0076】
ここでは、熱処理を行う過程で、AlCu膜111のアルミニウムおよび銅の合金成分が、Cu配線層108の内部に拡散して、Cu配線層108の一部が合金化される。また、このとき、AlCu膜111には、Cu配線層108(=上層配線層)の成分との反応層(=合金層)が形成される。CuAl層112は、Cu配線層108の底面に達するまで合金化された部分、およびAlCu膜111の反応層(=合金層)からなり、パッド電極層を構成する。(以上を図1(c)に図示する)。
【0077】
なお、アルミニウムを主成分とする酸化層113は、耐酸化性等を有する保護層として、CuAl層112(=パッド電極層)に作用する。
【0078】
本実施の形態では、開口部110内において、Cu配線層108のCu成分の酸化を抑制するために、雰囲気中の酸素の分圧が1×10−5(Pa)以下となるように供給量を調整し、比較的長時間かけて、Cu配線層108とAlCu膜111を反応させて、CuAl層112(=パッド電極層)を形成し、かつ、CuAl層112(=パッド電極層)の表層部にのみ、アルミニウムを主成分とする酸化層113を形成する。
【0079】
ここでは、酸素の分圧が、この範囲(=1×10−5(Pa)以下)にあれば、雰囲気の種類は特に限定されず、高真空中で行うか、または、窒素雰囲気やフォーミングガス(=窒素と水素の混合ガス)雰囲気等を用いて、アルミニウムを主成分とする酸化層113を形成することができる。
【0080】
さらに、AlCu膜111を成膜する前に処理を施さなければ、熱処理中に、Cu配線層108の表面に形成された自然酸化膜の酸素成分とAlCu膜111とが反応し、AlCu膜111とCu配線層108との界面には、相互の反応前に、アルミニウムを主成分とする酸化層113(=界面酸化層)が形成される。以上のような構造の詳細断面図を図2に示す。
【0081】
この構造では、図2に示すように、アルミニウムを主成分とする酸化層113(=界面酸化層)がCu配線層108へのAlの拡散を抑制する。したがって、CuAl層112(=パッド電極層)においては、アルミニウムを主成分とする酸化層113(=界面酸化層)を境に、これより下の領域には低濃度のAlを含むCuAl層(=Al低濃度)、また(前述の界面酸化層より)上の領域には高濃度のAlを含むCuAl層(=Al高濃度)が形成される。その結果、Cu配線層108に拡散されるAl濃度は低い値に保たれ、引いては、Cu配線層108の抵抗値の上昇を抑制することが可能となる。
【0082】
なお、本実施の形態では、熱処理の温度は、300℃ないし450℃の範囲にあるように設定すればよい。
【0083】
ここでは、CuAl層112(=パッド電極層)において、Al成分は酸化するが、Cu成分は酸化しないように、雰囲気中の酸素の量を可能な限り微かな量に留めている。したがって、水素で酸化状態を還元すべく、水素と酸素を含む混合気体を使用せずとも、前述のごとく、雰囲気の種類を特に限定せずに、CuAl層112(=パッド電極層)を形成することができる。
【0084】
また、この工程は、公知の加熱スパッタリング法を用いて行うこともできる。これを以下に説明する。
【0085】
例えば、シリコン基板100の温度が400℃程度に達するように加熱し、その状態で、スパッタリング法によって、AlCu膜111をCu配線層108(=上層配線)とSiN膜109を覆うように、20nm程度の膜厚で形成する。
【0086】
この場合、無加熱スパッタリング法でAlCu膜111を成膜後に熱処理を行なう場合と同様の温度で加熱することにより、Cu配線層108上に成膜される過程で、AlCu膜111は、Cu配線層108の成分と反応して、CuAl層112、すなわち、パッド電極層が形成される。また、このとき、CuAl層112(=パッド電極層)の表層部には、アルミニウムを主成分とする酸化層113が形成される。
【0087】
ここでは、加熱を行いながら成膜される過程で、AlCu膜111のアルミニウムと銅の合金成分が、Cu配線層108の内部に拡散して、Cu配線層108の一部が合金化される。また、このとき、AlCu膜111には、Cu配線層108の成分との反応層(=合金層)が形成される。CuAl層112は、Cu配線層108の底面に達するまで合金化された部分、およびAlCu膜111の反応層(=合金層)からなり、パッド電極層を構成する。
【0088】
前述のごとく、アルミニウムを主成分とする酸化層113は、耐酸化性を有する保護層として、CuAl層112(=パッド電極層)に作用する。
【0089】
この場合、無加熱スパッタリング法と比べ、AlCu膜111を成膜する過程で、Cu配線層108の一部の合金化が行え、熱処理工程数を削減できるという効果がある。
【0090】
また、以上のごとく、加熱スパッタリング法を用いた場合、Cu配線層108に前処理を行わずに、AlCu膜111を成膜すれば、加熱中に、Cu配線層108の表面に形成されている自然酸化膜の酸素成分が、AlCu膜111と反応し、Cu配線層108とAlCu膜111との界面には、アルミニウムを主成分とする酸化層(=界面酸化層)が形成される(図2を参照する)。この点は、無加熱スパッタリング法を用いた場合と同様である。
【0091】
また、本実施の形態においては、シリコン基板100等を加熱する方法として、レーザーアニール、RTA法(=ラピッドサーマルアニール法)等の手段を用いることができる。この場合、加熱処理に要する時間を著しく短縮することができる。
【0092】
また、前述のAlとCuの合金膜の代わりに、Al単体の膜を用いることも可能である。
【0093】
次に、スピンエッチング装置内に、シリコンウェーハを搬入する。
【0094】
ここでは、シリコン基板100の表面に希フッ酸(HF)を供給して、ウエットエッチング処理を行い、SiN膜109(=絶縁性保護膜)上にあるAlCu膜111を溶解させ、除去する。このとき、CuAl層112(=パッド電極層)は、耐酸性を有しており、CuAl層112(=パッド電極層)のみ、選択的に残存させることができる(以上を図1(d)に図示する)。ここで、ウエットエッチング処理は、所定濃度に調製したエッチング溶液(例:1重量パーセント濃度)を用い、1分程度行うものとする。
【0095】
このウエットエッチング処理を行うと、CuAl層112(=パッド電極層)上以外の領域からAlCu膜111を除去し、CuAl層112(=パッド電極層)同士間の絶縁性を確保できる。しかしながら、このとき、同時に、CuAl層112(=パッド電極層)上に形成されたアルミニウムを主成分とする酸化層113をも徐々に溶解してしまう。このため、ウエットエッチング処理の条件は、CuAl層112(=パッド電極層)上以外の領域にあるAlCu膜111を完全に除去することを前提に、他の部材への影響をも考慮して最適化する必要がある。
【0096】
例えば、オーバーエッチング等によって削られ、アルミニウムを主成分とする酸化層113が薄くなり、CuAl層112(=パッド電極層)の酸化防止効果が低下する場合には、ウエットエッチング処理の後、熱処理を行って酸化層を再度形成するか、または所定の方法で補強する。この場合、熱処理は、使用する雰囲気や温度等、前述したものと同様の処理条件で行えばよい。
【0097】
また、レーザーアニール、RTA法(=ラピッドサーマルアニール法)等の手段を用いて、加熱処理に要する時間を著しく短縮することも可能である。
【0098】
なお、シリコン基板100の表面には、希フッ酸(HF)の他に、希塩酸(HCl)やリン酸を用いることも可能である。すなわち、シリコン基板100の表面に、希フッ酸(HF)、希塩酸(HCl)、またはリン酸を単独で、または、各々によるウエットエッチング処理を組合せて行うこともできる。例えば、希フッ酸(HF)またはリン酸を供給し、その後、希塩酸(HCl)を供給して、SiN膜109上にあるAlCu膜111を溶解させ、除去することも可能である。
【0099】
この場合、希フッ酸(HF)やリン酸は、AlCu膜111を溶解させる一方で、CuAl層112(=パッド電極層)の表層部のアルミニウムを主成分とする酸化層113をも徐々に溶解する。これに対して、希塩酸(HCl)であれば、アルミニウムを主成分とする酸化層113の溶解速度が、より小さく抑えられる。したがって、ウエットエッチング処理に希塩酸(HCl)を用いた場合、CuAl層112(=パッド電極層)の表層部において、アルミニウムを主成分とする酸化層113をオーバーエッチングせずに、SiN膜109(=絶縁性保護膜)上のAlCu膜111を除去することが可能となる。この場合、ウエットエッチングの処理マージンを大きくすることができる。
【0100】
次に、検査装置内にシリコンウェーハを搬入し、これに、半導体チップごとの良否判定を行うべく、検査工程を施す。
【0101】
ここでは、オートプローバーとプロービングカードを用い、CuAl層112(=パッド電極層)に接触させるようにして、大気中で各半導体チップの良否判定を行う。このとき、プローバ針の先端が鋭いために、接触時には、アルミニウムを主成分とする酸化層113を破り、CuAl層112(=パッド電極層)に、ある程度の深さの痕が残る。このとき、CuAl層112(=パッド電極層)の表層部に形成されたアルミニウムを主成分とする酸化層113(=金属酸化層)が削られ、このまま放置すると、CuAl層112(=パッド電極層)の耐酸化性が劣化するという問題がある。
【0102】
そこで、次に、シリコンウェーハごと真空オーブン内に搬入し、再度、酸素分圧が1×10−5Pa以下の雰囲気を供給し、温度400℃で、熱処理を15分間程行う。この熱処理によって、CuAl層112(=パッド電極層)上に生じたプローバ針の痕にも、再度、アルミニウムを主成分とする酸化層を形成することができる。
【0103】
なお、CuAl層112(=パッド電極層)中に含まれるAlが、必要とされる量よりも少ないと、Al成分が不足し、ここで、再度、アルミニウムを主成分とする酸化層を形成して、CuAl層112(=パッド電極層)を保護することができなくなる。
【0104】
次に、大気中において、Cu配線層108と導電性を有する外部材(例:パッケージのボンディングパッド)とを電気的に接続すべく、公知のボンディング工程をCuAl層112(=パッド電極層)に施す。ここでは、一例として、公知のワイヤボンディング工程を行う。すなわち、公知のボンディングツールを用い、導電性部材として、金属製のワイヤ114(=例:金(Au))を、加熱および加圧して、CuAl層112(=パッド電極層)に直接接合させ、Cu配線層108と導電性の外部材(例:パッケージのボンディングパッド)とをパッド電極層を介して導通させる(以上を図1(e)に図示する)。
【0105】
このボンディング工程が行われる過程では、CuAl層112(=パッド電極層)のアルミニウムを主成分とする酸化層113(=図2の表面酸化層)が一部破れてCuAl層112が露出し、その露出したCuAl層112(=パッド電極層)とワイヤ114との接合部には、合金組成物115が生成され、機械的かつ電気的な接続状態が形成される。
【0106】
このとき、本実施の形態では、前述のごとく、プローバ針によって生じた痕の表面には、再度、アルミニウムを主成分とする酸化層113が形成されている。したがって、大気中でボンディング工程が行われる間、CuAl層112(=パッド電極層)が酸化されることはないので、良好なボンディング特性を示すことになる。
【0107】
なお、ボンディング工程は、金属製のワイヤ114を用いずに、導電性のバンプ等をCuAl層112(=パッド電極層)と直接接合させ、Cu配線層108と導電性の外部材(例:パッケージのボンディングパッド)とをパッド電極層を介して導通させることも可能である。
【0108】
また、金属製ワイヤ、および導電性のバンプは、金(Au)を含め、アルミニウム(Al)、鉛(Pb)、スズ(Sn)、インジウム(In)、ガリウム(Ga)、ビスマス(Bi)、アンチモン(Sb)、銀(Ag)等の金属の単体、または、これらの金属を含む合金によって構成されるものである。
【0109】
以上の要領でボンディング工程を行った後に、温度200℃の条件の下で、高温保管試験を2000時間程行った。その結果、CuAl層112(=パッド電極層)の接合抵抗は上昇せず、良好な接合状態が保持されていることが分かった。
【0110】
本実施の形態の場合、前述のごとく、表面に自然酸化膜が形成された状態で、Cu配線層108上にAlCu膜111を20nm程度の膜厚で形成し、400℃程度の熱処理を長時間(例:3時間)行う。これによって、CuAl層112(=パッド電極層)の表層部には、アルミニウムを主成分とする酸化層113が十分な厚さを有して形成され、したがって、CuAl層112(=パッド電極層)の酸化を抑制し、その後、ボンディング工程が良好な状態で行われたものと考えられる。
【0111】
一方、AlCu膜111の膜厚が10nm未満の場合には、同様に、温度400℃で3時間程の熱処理を行うと、AlCu膜111がSiN膜109(=絶縁性保護膜)上で球状に凝集する。このような場合、希フッ酸(HF)によるウエットエッチングの処理時間を、より長めに設定しなければ、SiN膜109上にあるAlCu膜111を完全に除去することができない。この場合、生産工程全体の効率に影響し、さらに、CuAl層112(=パッド電極層)上にあるアルミニウムを主成分とする酸化層113をも溶解して、耐酸化性の劣化を招く恐れがあるので、プロセスマージンを十分確保することが不可能となる。
【0112】
また、本実施の形態のごとく、Cu配線層108の厚さが1.2μm程度である場合、AlCu膜111の膜厚が10nm未満の厚さでは、両者が反応する過程で、Al成分の大部分がCu配線層108内部に拡散する。したがって、CuAl層112(=パッド電極層)の表層部には、十分な厚さにはアルミニウムを主成分とする酸化層113が形成されない。さらには、前述のごとく、長時間の希フッ酸(HF)処理を行う場合、表層部のアルミニウムを主成分とする酸化層113は、厚さが十分ではないので容易に除去され、CuAl層112(=パッド電極層)の耐酸化性が失われる。
【0113】
このような状態で、大気中でワイヤボンディング工程を行うと、プローバ針によって痕が形成された部分だけではなく、CuAl層112(=パッド電極層)の表層部でも部分的に酸化が進行する。したがって、前述のごとく、ワイヤボンディングによる接合を行うことは不可能となる。
【0114】
図3に示す表に、CuAl層112(=パッド電極層)の表層部に含まれるAl濃度(単位:原子%)を変化させ、希フッ酸(HF)処理後における、ボンディングの特性を調べたものを示す。
【0115】
なお、本実施の形態において、表層部とは、表面から深さ50nm程度までに至る層である。
【0116】
図3では、CuAl層112(=パッド電極層)の表層部に含まれるAl濃度ごとに、ボンディング特性の良否を→×、△、○で表す。×は、パッド電極層の内部に至るまで酸化が生じて、ボンディング接合が不可能であったことを表すもの。△は、そのような酸化は生じないが、ボンディングの接合強度(=剥離強度)が不十分であったことを表すもの。また、○は、十分なボンディングの接合強度が得られたことを表すものである。
【0117】
図3に示すように、CuAl層112(=パッド電極層)の表層部に含まれるAl濃度が、1.5原子%以上の場合、ボンディング接合が可能であり、また、同比率にして2原子%以上の場合、ボンディングの接合強度が十分得られることが分かる。
【0118】
一方、CuAl層112(=パッド電極層)の表層部に含まれるAl濃度が、1原子%以下の場合、ボンディング接合が不可能であることが分かる。この場合、Al成分の大部分がCu配線層108の内部に拡散し、CuAl層112(=パッド電極層)の表層部には、アルミニウムを主成分とする酸化層113を十分な厚さで形成する程には、Al成分の量が存在しなくなるからである。それゆえ、希フッ酸(HF)処理を行う過程では、表層部よりアルミニウムを主成分とする酸化層113が容易に除去され、CuAl層112(=パッド電極層)の耐酸化性が失われる。
【0119】
この結果から、特に、ボンディング接合に関して、CuAl層112(=パッド電極層)の表層部に含まれるAl濃度が2原子%以上であることが望ましいと判明した。
【0120】
アルミニウム(Al)と銅(Cu)の合金は、電気抵抗が、AlまたはCuの単体よりも大きい。この場合、CuAl層112(=パッド電極層)の表層部に含まれるAl濃度を高めるべく、AlCu膜111の膜厚を必要以上に厚くすると、CuAl層112(=パッド電極層)に変化した後も、CuAl層112(=パッド電極層)と導電性部材(例:ワイヤ114)との接合部で抵抗値が自ずと上昇するので好ましくない。また、CuAl層112(=パッド電極層)周囲のSiN膜109(=絶縁性保護膜)上にある(未反応の)AlCu膜111を除去する場合等、処理時間が長くなり、同様に好ましくない。
【0121】
したがって、本実施の形態のごとく、Cu配線層108の厚さが1.2μm程度であれば、AlCu膜111の膜厚は、10nm以上、かつ100nm以下程度とするとよい。すなわち、AlCu膜111の膜厚は、Cu配線層108の厚さに対する比率にして、10%程度を上限とすれば、CuAl層112(=パッド電極層)の抵抗値の上昇、および処理時間等を抑制することができる。
【0122】
なお、本実施の形態では、Cu配線層108の表面に形成される自然酸化膜を除去して、その後、AlCu膜111をCu配線層108上に形成することも可能である。
【0123】
この場合、まず、水素雰囲気中にさらして、Cu配線層108の表面を加熱処理して、その表面に形成された自然酸化膜を除去する。ここでは、例えば、水素分圧を0.2Pa、また、温度を350℃に設定して、3分間程熱処理を行う。その後、公知の無加熱スパッタリング法を用いて、Cu配線層108上にAlCu膜111を形成し、次いで、前述のごとく加熱処理を行い、CuAl層112(=パッド電極層)、およびアルミニウムを主成分とする酸化層113を形成する。
【0124】
このように、あらかじめ、自然酸化膜を除去しておくと、CuAl層112(=パッド電極層)に界面酸化層(図2を参照する)が形成されることはない。したがって、無加熱スパッタリング法を用いて、Cu配線層108上にAlCu膜111を形成した後、熱処理を行う過程で、Cu配線層108中へのAl成分の拡散は迅速に行われ、無加熱スパッタリング後の加熱処理時間を短縮することが可能となる。
【0125】
この場合、例えば、温度を400℃に設定して、30分間程度の熱処理を行えば、特に、ボンディング特性も良好となり、本実施の形態で前述したものと同等の効果を得ることができた。また、このとき、CuAl層112(=パッド電極層)の表層部に含まれるAl濃度についても、同様の結果を得られた。
【0126】
また、公知の加熱スパッタリング法を用いて、Cu配線層108上にAlCu膜111を形成する場合にも適用できる。この場合、同様に、水素雰囲気中にさらして、Cu配線層108の表面を加熱処理し、あらかじめ、その表面に形成された自然酸化膜を除去する。その後、シリコン基板100を400℃程度の高温状態に保ち、その間に、Cu配線層108上にAlCu膜111を形成する。また、前述のごとく、AlCu膜111には、CuAl層112(=パッド電極層)、およびアルミニウムを主成分とする酸化層113を形成する。このように、シリコン基板100を高温状態に保ち、かつCu配線層108上にAlCu膜111を形成、および処理する過程で、Cu配線層108の内部にまでAl成分が達するように拡散を促進させることができる。
【0127】
以上のようにして、本実施の形態のごとく、パッド電極層が合金化された層で構成されれば、長期間の使用に対して、十分な耐酸化性、および強度を有し、従来よりも、Cu配線層、引いては、半導体装置の信頼性を高めることが可能となる。
【0128】
なお、シリコンウェーハの検査工程の後に行なうプローバ痕を修復するための熱処理に代えて次のような方法も採り得る。この方法による半導体装置の製造プロセスを、最上層に位置しかつパッド電極層を有する配線層における、配線が延びる方向の断面図として、図4(a)ないし図4(e)に示す。図4(a)ないし図4(d)は、それぞれ、図1(a)ないし図1(d)に相当する図であり、同一の構成には同一番号を付してある。図4(e)は、図4(d)の一部上面図である。
【0129】
すなわち、SiN膜109(=絶縁性保護膜)の開口部110内において、CuAl層112(=パッド電極層)に柱状化された絶縁膜(例:酸化シリコン膜106)を突入させた構造とし、この絶縁膜により、プローバの針が、CuAl層112(=パッド電極層)の深い位置にまで達しないように、機械的に阻止させるものである。
【0130】
この場合、形成された絶縁柱により深い位置への侵入を阻止されつつ、プローバの針がCuAl層112(=パッド電極層)に接触させられ、前述のごとく検査工程が行われる。すなわち、プローバの針は、一定の深さに達すると、形成された絶縁膜によって進入を機械的に阻止され、針の痕が深い位置にまで到達しないようになる。なお、CuAl層112(=パッド電極層)に突入させる柱状化された絶縁膜は、適宜、その数と配置を設定することができる。
【0131】
(実施の形態2)
本実施の形態では、Cuを配線層の材料とし、かつCuよりも酸化傾向の強い(=酸化され易い)金属として、タンタル(Ta)を用いる。具体的には、本実施の形態では、(実施の形態1)で用いた、AlCu膜(または、Al膜)111の代わりに、タンタル(Ta)膜を用いるものとする。
【0132】
また、本実施の形態では、(実施の形態1)で述べた、Cu配線層108上のSiN膜109(=絶縁性保護膜)に開口部を形成する工程まで(図1(a)を参照する)は、同一の条件の下、同様の手順で行うことができるので説明を省略する。したがって、同一の構造を用いる部分には、(実施の形態1)の図1(a)ないし図1(e)と同一の符号を付与するものとする。
【0133】
以下に、本実施の形態について、図5(a)ないし図5(c)を参照して説明する。
【0134】
なお、図5(a)ないし図5(c)は、一例として、最上層に位置し、なおかつ、パッド電極層を有する配線層における配線の延びる方向の断面図を表す。
【0135】
まず、(実施の形態1)のように、SiN膜109(=絶縁性保護膜)をエッチングし、Cu配線層108の一部が露出するように、開口部を形成する。
【0136】
次に、Cu配線層108(=上層配線層)とSiN膜109(=絶縁性保護膜)を覆うように、公知の加熱スパッタリング法を用い、タンタル(Ta)膜211を20nm程度の膜厚で形成する(以上を図5(a)に図示する)。
【0137】
ここでは、まず、水素雰囲気中にさらし、Cu配線層108の表面に加熱処理を行って、その表面の自然酸化膜を除去する。この場合、例えば、水素分圧を0.2Pa、また、温度を350℃に設定し、3分間程度の加熱処理を行う。その後、シリコン基板100を温度350℃程度(300℃から450℃)に加熱した状態で、スパッタリング法を用い、タンタル(Ta)膜211を形成する。タンタル(Ta)膜211を形成する過程では、加熱処理が施されており、Cu配線層108上に成膜されると、タンタル(Ta)膜211は、Cu配線層108の成分と反応して、CuTa層212、すなわち、パッド電極層が形成される。また、このとき、CuTa層212(=パッド電極層)の表層部には、タンタル(Ta)を主成分とする酸化層213が形成される。
【0138】
ここでは、加熱する過程で、タンタル(Ta)膜211の成分が、Cu配線層108の内部に拡散して、Cu配線層108の一部が合金化される。また、このとき、タンタル(Ta)膜211には、Cu配線層108の成分との反応層(=合金層)が形成される。CuTa層212は、Cu配線層108の底面に達するまで合金化された部分、およびタンタル(Ta)膜211の反応層(=合金層)からなり、パッド電極層を構成する。(以上を図5(b)に図示する)。
【0139】
なお、タンタル(Ta)を主成分とする酸化層213は、耐酸化性膜等を有する保護層として、CuTa層212(=パッド電極層)に作用する。
【0140】
この工程では、公知の無加熱スパッタリング法を用いてもよい。すなわち、まず、水素雰囲気中にさらして、Cu配線層108の表面を加熱処理し、その表面に形成された自然酸化膜を除去する。ここでは、例えば、水素分圧を0.2Pa、また、温度を350℃に設定し、3分間程度の加熱処理を行う。その後、無加熱スパッタリング法を用いて、Cu配線層108(=上層配線層)とSiN膜109(=絶縁性保護膜)を覆うように、タンタル(Ta)膜211を20nm程度の膜厚で形成する。その後、温度を350℃程度に設定し、微量の酸素(酸素分圧が1×10−5Pa以下)を成分とする雰囲気中で、所定時間の熱処理を行う。
【0141】
このように、あらかじめ、自然酸化膜を除去しておくと、CuTa層212に界面酸化層(図2を参照する)が形成されることはない。したがって、無加熱スパッタリング法を用いて、Cu配線層108上にタンタル(Ta)膜211を形成した後、熱処理を行う過程で、Cu配線層108中へのタンタル(Ta)成分の拡散は迅速に行われ、無加熱スパッタリング後の加熱処理時間を短縮することが可能となる。
【0142】
次に、SiN膜109上にあるタンタル(Ta)膜211を除去する。本実施の形態では、一例として、化学的機械的研磨(CMP)法を用い、タンタル(Ta)膜211を除去する。このとき、CuTa層212は、SiN膜109に形成された開口部内にあり、CMP工程において除去されることなく、選択的に残存させることができる(以上を図5(c)に図示する)。
【0143】
次に、検査装置内にシリコンウェーハごと搬入し、これに、(実施の形態1)と同様にして、半導体チップごとの良否判定を行うべく検査工程を施す。
【0144】
ここでは、オートプローバーとプロービングカードを用い、CuTa層212(=パッド電極層)に接触させるようにして、大気中で、各半導体チップの良否判定を行う。
【0145】
次に、(実施の形態1)と同様にして、シリコンウェーハごと真空オーブン内に搬入し、再度、酸素分圧が1×10−5Pa以下の雰囲気を供給し、温度350℃で、熱処理を15分間程行う。この熱処理によって、CuTa層212(=パッド電極層)上に生じたプローバ針の痕にも、再度、タンタル(Ta)を主成分とする酸化層が形成される。
【0146】
なお、タンタル(Ta)膜211の膜厚が必要な膜厚よりも薄いと、自ずとタンタル(Ta)成分が不足し、ここで、再度、タンタル(Ta)を主成分とする酸化層を形成して、CuTa層212(=パッド電極層)を保護することができなくなる。
【0147】
次に、(実施の形態1)と同様にして、導電性部材として、金属製のワイヤ、または導電性のバンプ等を用い、公知のボンディング工程を施す。
【0148】
ここでは、大気中において、Cu配線層108と導電性の外部材(例:パッケージのボンディングパッド)とを電気的に接続すべく、公知のボンディング工程をCuTa層212に施す。一例として、公知のボンディングツールを用い、導電性部材として、金属製のワイヤ(=例:金(Au))を、加熱および加圧して、CuTa層212に直接接合させる。このボンディング工程が行われる過程では、CuTa層212表層部のタンタル(Ta)を主成分とする酸化層213が一部破れ、CuTa層212が露出し、その露出した部分とワイヤとの接合部には合金組成物が生成され、機械的かつ電気的な接続状態が形成される。
【0149】
なお、導電性ワイヤ、および導電性のバンプは、金(Au)を含め、アルミニウム(Al)、鉛(Pb)、スズ(Sn)、インジウム(In)、ガリウム(Ga)、ビスマス(Bi)、アンチモン(Sb)、銀(Ag)等の金属の単体、または、これらの金属を含む合金によって構成されるものである。
【0150】
以上の要領で、ボンディング工程を行った後に、温度200℃の条件の下、高温保管試験を2000時間程行った。その結果、CuTa層212(=パッド電極層)の接合抵抗は上昇せず、(実施の形態1)と同様に、良好な接合状態が保たれていることが分かった。(実施の形態1)と同様に、CuTa層212の表層部のタンタル(Ta)濃度について調べたところ、特に、ボンディング接合に関して、CuTa層212の表層部に含まれるタンタル(Ta)濃度が2原子%以上であることが望ましいことが判明した。
【0151】
なお、本実施の形態において、表層部とは、表面から深さ50nm程度までに至る層である。
【0152】
また、(実施の形態1)と同様の理由で、Cu配線層108の厚さが、1.2μm程度であれば、タンタル(Ta)膜211の膜厚は、10nm以上、100nm以下とするとよい。すなわち、タンタル(Ta)膜211の膜厚は、Cu配線層108の厚さに対する比率にして、10%程度を上限とすれば、CuTa層212(=パッド電極層)の抵抗値の上昇、およびCMP法による処理時間等を抑制することができる。
【0153】
以上に加え、本実施の形態では、(実施の形態1)と同様に、Cu配線層108(=上層配線層)表面の自然酸化膜を除去せずに、パッド電極層を形成することも可能である。この場合、(実施の形態1)に示す手順で処理して、パッド電極層を形成すればよい。その結果、CuTa層212に含まれるタンタル(Ta)濃度は低い値に保たれ、引いては、CuTa層212の抵抗値の上昇を抑制することが可能となる。
【0154】
本実施の形態のごとく、パッド電極層が合金化された層で構成されれば、長期間の使用に対して、十分な耐酸化性、および強度を有し、従来よりも、Cu配線層、引いては、半導体装置の信頼性を高めることが可能となる。
【0155】
(実施の形態3)
本実施の形態では、Cuを配線層の材料とし、かつCuよりも酸化傾向の強い(=酸化され易い)金属として、チタン(Ti)を用いる。具体的には、本実施の形態では、(実施の形態1)で用いた、AlCu膜(または、Al膜)111の代わりに、チタン(Ti)膜を用いるものとする。
【0156】
また、本実施の形態では、(実施の形態1)で述べた、Cu配線層108上のSiN膜109(=絶縁性保護膜)に開口部を形成する工程まで(図1(a)を参照する)は、同一の条件の下、同様の手順で行うことができるので説明を省略する。したがって、同一の構造を用いる部分には、(実施の形態1)の図1(a)ないし図1(e)と同一の符号を付与するものとする。
【0157】
以下に、本実施の形態について、図6(a)ないし図6(c)を参照して説明する。
【0158】
なお、図6(a)ないし図6(c)は、一例として、最上層に位置し、なおかつ、パッド電極層を有する配線層における配線の延びる方向の断面図を表す。
【0159】
まず、(実施の形態1)のように、SiN膜109(=絶縁性保護膜)をエッチングし、Cu配線層108の一部が露出するように開口部を形成する。
【0160】
次に、水素雰囲気中にさらして、Cu配線層108の表面に加熱処理を行い、その表面に形成された自然酸化膜を除去する。ここでは、例えば、水素分圧を0.2Pa、温度を350℃に設定し、3分間程度の加熱処理を行う。その後、公知の無加熱スパッタリング法を用いて、Cu配線層108とSiN膜109(=絶縁性保護膜)を覆うように、チタン(Ti)膜311を20nm程度の膜厚で形成する。(以上を図6(a)に図示する)。
【0161】
次に、一旦、スパッタリング装置からシリコンウェーハごと搬出し、その後、真空中(具体的には、酸素分圧が1×10−5Pa以下の雰囲気)で、温度を400℃に設定し、30分間程度の熱処理を行った。
【0162】
この熱処理により、(Cu配線層108上の)チタン(Ti)膜311は、Cu配線層108の成分と反応して、CuTi層312、すなわち、パッド電極層が形成される。また、このとき、CuTi層312(=パッド電極層)の表層部には、チタン(Ti)を主成分とする酸化層313が形成される。
【0163】
ここでは、熱処理を行う過程で、チタン(Ti)膜311の成分が、Cu配線層108の内部に拡散して、Cu配線層108の一部が合金化される。また、このとき、チタン(Ti)膜311には、Cu配線層108の成分との反応層(=合金層)が形成される。CuTi層312は、Cu配線層108の底面に至るまで合金化された部分、およびチタン(Ti)膜311の反応層(=合金層)からなり、パッド電極層を構成する。(以上を図6(b)に図示する)。
【0164】
また、この工程は、公知の加熱スパッタリング法を用いて行うこともできる。この場合、例えば、まず、水素雰囲気中にさらして、Cu配線層108表面を加熱処理し、その表面に形成された自然酸化膜を除去する。ここでは、例えば、水素分圧を0.2Pa、温度を350℃に設定して、3分間程度の加熱処理を行う。
【0165】
このように、あらかじめ、自然酸化膜を除去しておくと、CuTi層312に界面酸化層(図2を参照する)が形成されることはない。したがって、加熱スパッタリング法を用いて、Cu配線層108上にチタン(Ti)膜311を形成する過程で、Cu配線層108中の内部にまで達するようにチタン(Ti)成分が拡散される。
【0166】
すなわち、シリコン基板100の温度が400℃程度に達するように加熱し、その状態で、スパッタリング法によって、Cu配線層108(=上層配線層)とSiN膜109(=絶縁性保護膜)を覆うように、チタン(Ti)膜311を20nm程度の膜厚で形成する。この場合、Cu配線層108上に形成されたチタン(Ti)膜311は、Cu配線層108の成分と反応して、CuTi層312、すなわち、パッド電極層を形成し、なおかつ、CuTi層312の表層部には、チタン(Ti)を主成分とする酸化層313が形成される。
【0167】
なお、チタン(Ti)を主成分とする酸化層313は、耐酸化性等を有する保護層として、CuTi層312(=パッド電極層)に作用する。
【0168】
次に、アッシャー装置内に、シリコンウェーハごと搬入する。ここでは、シリコンウェーハの表面に酸素ラジカル(O*)を供給して、CuTi層312(=パッド電極層)の周囲、すなわち、SiN膜109(=絶縁性保護膜)上にあるチタン(Ti)膜311を酸化させ、酸化チタン(Ti)層314を形成する(以上を図6(c)に図示する)。このようにして、各CuTi層312(=パッド電極層)の間を確実に電気的に絶縁する。
【0169】
次に、検査装置内にシリコンウェーハを搬入し、これに、(実施の形態1)と同様にして、半導体チップごとの良否判定を行うべく検査工程を施す。
【0170】
次に、(実施の形態1)と同様にして、シリコンウェーハごと真空オーブン内に搬入し、再度、酸素分圧が1×10−5Pa以下の雰囲気を供給し、温度400℃で、熱処理を15分間程行う。この熱処理によって、CuTi層312(=パッド電極層)上に生じたプローバ針の痕にも、再度、チタン(Ti)を主成分とする酸化層が形成される。
【0171】
なお、チタン(Ti)膜311の膜厚が必要とされる膜厚よりも薄いと、自ずとチタン(Ti)成分が不足し、ここで、再度、チタン(Ti)を主成分とする酸化層を形成して、CuTi層312(=パッド電極層)を保護することができなくなる。
【0172】
次に、(実施の形態1)と同様にして、導電性部材として、金属製のワイヤ、または導電性のバンプ等を用い、公知のボンディング工程を施す。
【0173】
ここでは、大気中において、Cu配線層108と外部の導電性部材(例:パッケージのボンディングパッド)とを電気的に接続すべく、公知のボンディング工程をCuTi層312に施す。一例として、公知のボンディングツールを用い、導電性部材として、金属製のワイヤ(=例:金(Au))を、加熱および加圧して、CuTi層312に直接接合させる。
【0174】
このボンディング工程が行われる過程では、CuTi層312表層部のチタン(Ti)を主成分とする酸化層313が一部破れ、CuTi層312が露出し、その露出した部分とワイヤとの接合部には合金組成物が生成され、機械的かつ電気的な接続状態が形成される。
【0175】
なお、導電性ワイヤ、および導電性のバンプは、金(Au)を含め、アルミニウム(Al)、鉛(Pb)、スズ(Sn)、インジウム(In)、ガリウム(Ga)、ビスマス(Bi)、アンチモン(Sb)、銀(Ag)等の金属の単体、または、これらの金属を含む合金によって構成されるものである。
【0176】
ここで、ワイヤボンディングの接合強度(=剥離強度)を測定すると、通常よりも、少し低下する傾向が見られた。これは、酸化チタン(Ti)層314を形成する過程で、CuTi層312の表層部にも酸素ラジカル(O*)が供給されることが原因となっている。すなわち、SiN膜109(=絶縁性保護膜)上にあるチタン(Ti)膜311を酸化する過程で、チタン(Ti)を主成分とする酸化層313にも酸素ラジカル(O*)が作用して、必要以上にその厚さが増し、通常の条件でボンディングを行っても、ワイヤとCuTi層312との十分な接合強度(=剥離強度)が得られなくなっているからである。
【0177】
そこで、本実施の形態では、一例として、CuTi層312(=パッド電極層)にワイヤボンディング接合がなされた状態で、温度を200℃程度に設定したオーブン中に2時間程放置し、熱処理を行った。その結果、ボンディングの接合強度(=剥離強度)が増し、十分な接合状態が得られるようになった。
【0178】
これは、必要以上に厚さが増したチタン(Ti)を主成分とする酸化層313に、熱処理を行うことによって、チタン(Ti)を主成分とする酸化層313の成分が拡散接合するように作用して、ボンディングの接合面積が増加したことによる。
【0179】
なお、酸化層の厚さに合わせ、ボンディング条件を調節することによって、十分なボンディングの接合強度(=剥離強度)を得ることも可能である。
【0180】
以上の手順で、ボンディング工程を行った後に、温度200℃の条件の下、高温保管試験を2000時間程行った。その結果、CuTi層312(=パッド電極層)の接合抵抗は上昇せず、(実施の形態1)と同様に、良好な接合状態が保たれていることが分かった。
【0181】
(実施の形態1)と同様に、CuTi膜312の表層部のチタン(Ti)濃度について調べたところ、特に、ボンディング接合に関し、CuTi層312の表層部に含まれるチタン(Ti)濃度が2原子%以上であることが望ましいと判明した。
【0182】
なお、本実施の形態において、表層部とは、表面から深さ50nm程度までに至る層である。
【0183】
また、(実施の形態1)と同様の理由で、Cu配線層108の厚さが、1.2μm程度であれば、チタン(Ti)膜311の膜厚は、10nm以上、100nm程度を限度とするとよい。すなわち、チタン(Ti)膜311の膜厚は、Cu配線層108の厚さに対する比率にして、10%程度を上限とすれば、CuTi層312(=パッド電極層)の抵抗値の上昇、および処理時間等を抑制することができる。
【0184】
以上に加え、本実施の形態では、(実施の形態1)と同様に、Cu配線層108(=上層配線層)表面の自然酸化膜を除去せずに、パッド電極層を形成することも可能である。この場合、(実施の形態1)に示す手順で処理して、パッド電極層を形成すればよい。その結果、CuTi層312に含まれるチタン(Ti)濃度は低い値に保たれ、引いては、CuTi層312の抵抗値の上昇を抑制することが可能となる。
【0185】
本実施の形態のごとく、パッド電極層が合金化された層で構成されれば、長期間の使用に対して、十分な耐酸化性、および強度を有し、従来よりも、Cu配線層、引いては、半導体装置の信頼性を高めることが可能となる。
【0186】
(実施の形態4)
本実施の形態では、(実施の形態1)と同様に、Cuを配線層の材料とし、かつCuよりも酸化傾向の強い(=酸化され易い)金属として、アルミニウム(Al)を用いる。また、本実施の形態では、(実施の形態1)と同様に、AlCu膜(または、Al膜)111を用い、熱処理工程を行う過程では、加熱手段としてレーザービームを用いる。
【0187】
本実施の形態では、(実施の形態1)で述べた、Cu配線層108上のSiN膜109(=絶縁性保護膜)に開口部を形成する工程(図1(a)を参照する)までは、同一の条件の下、同様の手順で行うことができるので説明を省略する。また、同一の構造を用いる部分には、(実施の形態1)の図1(a)ないし図1(e)と同一の符号を付与するものとする。
【0188】
以下に、本実施の形態について、図7(a)ないし図7(c)を参照して説明する。
【0189】
なお、図7(a)ないし図7(c)は、一例として、最上層に位置し、なおかつ、パッド電極層を有する配線層における配線の延びる方向の断面図を表す。
【0190】
公知の無加熱スパッタリング法を用い、アルミニウム(Al)を主成分としてCuを0.5wt%含む、AlCu膜111を、Cu配線層108(=上層配線)とSiN膜109(=絶縁性保護膜)を覆うように、20nm程度の膜厚で形成する(以上を図7(a)に図示する)。
【0191】
次に、一旦、スパッタリング装置からシリコンウェーハごと搬出し、その後、レーザービーム411をCu配線層108上のAlCu膜111の部分にのみ照射する。また、このとき、レーザービーム411のエネルギーは、1J/cm2程度とする。
【0192】
この熱処理により、(Cu配線層108上の)AlCu膜111は、Cu配線層108の成分と反応して、CuAl層412、すなわち、パッド電極層が形成される。また、このとき、CuAl層412(=パッド電極層)の表層部には、アルミニウムを主成分とする酸化層413が形成される。
【0193】
ここでは、熱処理を行う過程で、AlCu膜111のアルミニウムおよび銅の合金成分が、Cu配線層108の内部に拡散して、Cu配線層108の一部が合金化される。また、このとき、AlCu膜111には、Cu配線層108の成分との反応層(=合金層)が形成される。CuAl層412は、Cu配線層108の底面に達するまで合金化された部分、およびAlCu膜111の反応層(=合金層)からなり、パッド電極層を構成する。
【0194】
このように、レーザービーム411を照射することにより、熱とエネルギーが集中的に与えられ、Cu配線層108上のAlCu膜111は、Cu配線層108と反応して、CuAl層412、すなわち、パッド電極層を形成する。また、このとき、CuAl層412の表層部には、アルミニウムを主成分とする酸化層413が形成される(以上を図7(b)に図示する)。
【0195】
また、加熱手段にレーザービームを用いることで、Cu配線層108とAlCu膜111の各成分の拡散、および反応が大幅に促進され、CuAl層412(=パッド電極層)、およびアルミニウムを主成分とする酸化層413を形成する過程で、加熱処理に要する時間を著しく短縮することができる。このとき、レーザービームが照射されていない、Cu配線層108上以外の部分では、AlCu膜111の状態にある。
【0196】
また、Cu配線層108の表面に自然酸化膜が形成されていても、レーザービーム411を照射することによって、AlCu膜111は急速に加熱され、成分の拡散、およびCu配線層108との反応が十分に促進される。これより、自然酸化膜を除去するか否かによって、パッド電極層を形成する上での効果に差異は認められない。したがって、本実施の形態では、自然酸化膜の処理、すなわち、除去するか否かは、特に限定されないものとする。
【0197】
なお、アルミニウムを主成分とする酸化層413は、耐酸化性等を有する保護層として、CuAl層412(=パッド電極層)に作用する。
【0198】
次に、シリコンウェーハごとキャリアに移送し、エッチング槽内のリン酸中に浸して、ウエットエッチング処理を行い、SiN膜109(=絶縁性保護膜)上にあるAlCu膜111を溶解させて除去する。このとき、CuAl層412は耐酸性を有しており、このCuAl層412(=パッド電極層)のみ、選択的に、残存させることができる(以上を図7(c)に図示する)。
【0199】
なお、このウエットエッチング処理は、4分間程度行うものとする。
【0200】
リン酸の他に、希塩酸(HCl)や希フッ酸(HF)を用いることも可能である。すなわち、シリコン基板100の表面に、希フッ酸(HF)、希塩酸(HCl)、またはリン酸を単独で、または、各々によるウエットエッチング処理を組合せて行うこともできる。例えば、希フッ酸(HF)またはリン酸を供給し、その後、希塩酸(HCl)を供給して、SiN膜109上にあるAlCu膜111を溶解させ、除去することも可能である。
【0201】
以上のように形成された、各CuAl層412(=パッド電極層)に、大気中において、公知のワイヤボンディング工程を施した。ここでは、(実施の形態1)で述べた手順、および条件で、金属製のワイヤ(=例:金(Au))を、加熱および加圧して、CuAl層412(=パッド電極層)に直接接合させ、Cu配線層108と導電性の外部材(例:パッケージのボンディングパッド)を導通させた。その結果、(実施の形態1)と同様に、良好なボンディング特性を示した。
【0202】
また、温度200℃の条件の下、高温保管試験を2000時間程行った。その結果、CuAl層412(=パッド電極層)での接合抵抗は上昇せず、良好な接合状態が保たれていることが分かった。この結果から、特に、ボンディング接合に関して、CuAl層412(=パッド電極層)の表層部に含まれるAl濃度が2原子%以上であることが望ましいことが判明した。
【0203】
なお、本実施の形態において、表層部とは、表面から深さ50nm程度までに至る層である。
【0204】
また、(実施の形態1)と同様の理由で、Cu配線層108の厚さが、1.2μm程度であれば、AlCu膜111の膜厚は、10nm以上、100nm以下程度とすればよい。すなわち、AlCu膜111の膜厚は、Cu配線層108の厚さに対する比率にして、10%程度を上限とすれば、CuAl層412(=パッド電極層)の抵抗値の上昇、および処理時間等を抑制することができる。
【0205】
以上のようにして、本実施の形態のごとく、パッド電極層が合金化された層で構成されれば、長期間の使用に対して、十分な耐酸化性、および強度を有し、従来よりも、Cu配線層、引いては、半導体装置の信頼性を高めることが可能となる。
【0206】
(実施の形態5)
本実施の形態では、(実施の形態1)と同様に、Cuを配線層の材料とし、かつCuよりも酸化傾向の強い(=酸化され易い)金属として、アルミニウム(Al)を用いる。また、本実施の形態では、一例として、(実施の形態1)と同様に、CuAl層112の表層部に、耐酸化性膜(=アルミニウムを主成分とする酸化層113)を形成する。また、その後、CuAl層112(=パッド電極層)上にマスクパターンを形成し、耐酸化性膜(=アルミニウムを主成分とする酸化層113)を保護して、ウエットエッチング処理を行い、SiN膜109(=絶縁性保護膜)上等、CuAl層112(=パッド電極層)以外の領域上にあるAlCu膜111を除去する。
【0207】
以下、本実施の形態について、具体的に、図8(a)、図8(b)を参照して説明する。
【0208】
なお、図8(a)、図8(b)は、最上層に位置し、なおかつ、パッド電極層を有する配線層における配線の延びる方向の断面図を表す。
【0209】
本実施の形態では、(実施の形態1)と同様に、AlCu膜(または、Al膜)111を用いる。本実施の形態では、(実施の形態1)で述べた、Cu配線層(=パッド電極層)上のSiN膜109(=絶縁性保護膜)に開口部を形成する工程(図1(a)に図示する)までは、同一の条件の下、同様の手順で行うことができるので説明を省略する。また、同一の構造を用いる部分には、(実施の形態1)の図1(a)ないし図1(e)と同一の符号を付与するものとする。
【0210】
(実施の形態1)と同様にして、CuAl層112(=パッド電極層)、アルミニウムを主成分とする酸化層113を形成した後に、CuAl層112(=パッド電極層)上に、レジストパターン116を形成する(以上を図8(a)に図示する)。
【0211】
ここでは、例えば、フォトレジストを塗布後、リソグラフィー技術を用いて、CuAl層112(=パッド電極層)を保護するように、レジストパターン116を形成することができる。
【0212】
次に、レジストパターン116をマスクにして、ウエットエッチング処理を行い、SiN膜109(=絶縁性保護膜)上のAlCu膜111を除去する。その後、レジストパターン116を、公知の方法でアッシング処理し、除去する(以上を図8(b)に図示する)。ここで、ウエットエッチング処理は、希フッ酸(HF)、リン酸、または希塩酸(HCl)を用い、(実施の形態1)に述べた要領で行うことができる。
【0213】
次に、(実施の形態1)と同様の手順および条件で、検査工程、ボンディング工程を順次行う。
【0214】
実施の形態1および4に述べた方法では、SiN膜109(=絶縁性保護膜)上にある、不要なAlCu膜111を除去する上で、エッチング溶液の濃度、またはエッチングに要する時間は、十分な程度に設定する必要がある。したがって、不要なAlCu膜111を除去すべくウエットエッチング処理を行えば、CuAl層112(=パッド電極層)、およびアルミニウムを主成分とする酸化層113にもエッチングが作用することになる。
【0215】
本実施の形態では、CuAl層112(=パッド電極層)、アルミニウムを主成分とする酸化層113は、ウエットエッチング処理を行う過程でレジストパターン116によって保護される。したがって、AlCu膜111を除去する過程では、エッチングによるCuAl層112(=パッド電極層)、アルミニウムを主成分とする酸化層113への影響を考慮する必要はほとんどない。
【0216】
したがって、ウエットエッチング処理を行い、不要なAlCu膜111を除去する過程で、いわゆる、プロセス上の自由度が増すことになる。
【0217】
なお、本実施の形態では、(実施の形態2)で用いたタンタル(Ta)、または(実施の形態3)で用いたチタン(Ti)を、Alの代わりに用いた場合にも同様の効果を得ることが可能となる。
【0218】
また、本実施の形態のごとく、パッド電極層が合金化された層で構成されれば、長期間の使用に対して、十分な耐酸化性、および強度を有し、従来よりも、Cu配線層、引いては、半導体装置の信頼性を高めることが可能となる。
【0219】
(実施の形態6)
本実施の形態では、(実施の形態1)と同様に、Cuを配線層の材料とし、かつCuよりも酸化傾向の強い(=酸化され易い)金属として、アルミニウム(Al)を用いる。また、本実施の形態では、検査工程、およびボンディング工程等を行った後に、SiN膜109上にある、不要なAlCu膜111をウエットエッチングで除去する。
【0220】
以下、本実施の形態について、具体的に、図9(a)、図9(b)を参照して説明する。
【0221】
なお、図9(a)、図9(b)は、最上層に位置して、なおかつ、パッド電極層を有する配線層における配線の延びる方向の断面図を表す。
【0222】
本実施の形態では、一例として、(実施の形態1)と同様に、AlCu膜(または、Al膜)111を用いる。また、本実施の形態では、(実施の形態1)で述べた、Cu配線層108上のSiN膜109(=絶縁性保護膜)に開口部を形成する工程(図1(a)を参照する)までは、同一の条件の下、同様の手順で行うことができるので説明を省略する。また、同一の構造を用いる部分には、(実施の形態1)の図1(a)ないし図1(e)と同一の符号を付与するものとする。
【0223】
本実施の形態では、(実施の形態1)と同様にして、CuAl層112(=パッド電極層)、およびアルミニウムを主成分とする酸化層113を形成して、その後、エッチング処理によってAlCu膜(または、Al膜)111を除去せずに、ボンディング工程を行い、CuAl層112(=パッド電極層)に、導電性ワイヤ(例:金(Au))、または導電性のバンプをボンディング接合する。ここでは、(実施の形態1)と同様に、加熱および加圧して、直接、金属製のワイヤ114をCuAl層112(=パッド電極層)にボンディング接合する。
【0224】
CuAl層112(=パッド電極層)と金属製のワイヤ114(または導電性のバンプ)のボンディング接合を行うと、表層部のアルミニウムを主成分とする酸化層113が一部破れ、CuAl層112(=パッド電極層)が露出し、その接合部分には、相互の材料が反応する過程で合金組成物115が形成されることになる。この合金組成物115によって、ボンディング接合の機械的、および電気的な接続が確立する。また、ボンディングの接合部分以外の領域には、アルミニウムを主成分とする酸化層113が存在するため、CuAl層112(=パッド電極層)は保護されることになる(以上を図9(a)に図示する)。
【0225】
次に、CuAl層112(=パッド電極層)にワイヤ、またはバンプが接続された状態で、ウエットエッチング処理を行い、SiN膜109(=絶縁性保護膜)上のAlCu膜111を除去する(以上を図9(b)に図示する)。ここで、ウエットエッチング処理は、希フッ酸(HF)、リン酸、または希塩酸(HCl)を用い、(実施の形態1)に述べた手順、および条件で行うことができる。
【0226】
SiN膜109上にある、不要なAlCu膜111を除去するには、エッチング溶液の濃度、またはエッチングに要する処理時間を、十分な程度に設定する。したがって、ボンディング接合の前に、不要なAlCu膜111を除去すべくウエットエッチング処理を行えば、CuAl層112(=パッド電極層)、およびアルミニウムを主成分とする酸化層113にも、エッチングが作用することになる。
【0227】
したがって、本実施の形態のごとく、ボンディングによる接合を行った後に、不要なAlCu膜111を除去すれば、CuAl層112(=パッド電極層)、アルミニウムを主成分とする酸化層113へのウエットエッチングによる影響を抑制することができる。
【0228】
本実施の形態の場合、マスクパターンを形成する工程を必要とせずに、CuAl層112(=パッド電極層)、アルミニウムを主成分とする酸化層113を保護して、SiN膜109(=絶縁性保護膜)上の不要なAlCu膜111を除去することができる。このとき、エッチングレートの差等の影響を考慮せずに、ウエットエッチング処理を行え、AlCu膜111を除去する過程で、いわゆる、プロセス上の自由度が増すことになる。
【0229】
また、本実施の形態のごとく、パッド電極層が合金化された層で構成されれば、長期間の使用に対して、十分な耐酸化性、および強度を有し、従来よりも、Cu配線層、引いては、半導体装置の信頼性を高めることが可能となる。
【0230】
なお、本実施の形態では、(実施の形態2)で用いたタンタル(Ta)、または(実施の形態3)で用いたチタン(Ti)を、Alの代わりに用いた場合にも同様の効果を得ることが可能となる。
【0231】
以上、実施の形態1ないし6では、Cuよりも酸化傾向の強い(=酸化され易い)金属として、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)が用いられたが、その他にも、ジルコニウム(Zr)、バナジウム(V)、スズ(Sn)、タングステン(W)、コバルト(Co)、鉄(Fe)、ニッケル(Ni)、ルテニウム(Ru)、クロム(Cr)、モリブデン(Mo)、ニオブ(Nb)、ハフニウム(Hf)、マグネシウム(Mg)、ベリリウム(Be)等を用いて同様の効果を得ることができる。
【0232】
各実施の形態で、これらの金属材料を用いる場合には、まず、単体の膜、または合金の膜を、Cu配線層108およびSiN膜109(=絶縁性保護膜)上に形成する。その後、各実施の形態で述べた手順および条件で処理し、Cu配線層108と反応させ、表層部に酸化層を有するCuとの合金層(=パッド電極層)を形成する。その後、ウエットエッチング処理、CMP法等を用いて、SiN膜109(=絶縁性保護膜)上の不要な膜を除去し、この合金層をボンディング接合用のパッド電極層として用いればよい。
【0233】
ここで、表面酸化層を含めたパッド電極層のごく表面(0から4nm程度の深さ)における銅濃度とボンディング強度の関係について述べる。図10は、表面酸化層を含めたパッド電極層の形成後にボンディングを行なった場合のシアテスト結果と、表面酸化層を含めたパッド電極層の形成後にさらに表面に酸処理(例えば炭酸処理)を行なってからボンディングを行なった場合のシアテスト結果とを比較して示す図である。両者の場合は、後述するように、表面酸化層を含めたパッド電極層のごく表面(0から4nm程度の深さ、特に0から2nm程度の深さ)における銅濃度に違いがある。
【0234】
図10に示すように、表面酸化層を含めたパッド電極層の形成後にさらに表面に酸処理を行なってからボンディングを行なった場合のシアテスト結果には、有意な改善が見られた。
【0235】
図11(a)は、表面酸化層を含めたパッド電極層の形成後においてその表面を二次イオン質量分析法(SIMS)を用いて分析した結果例である。また、図11(b)は、表面酸化層を含めたパッド電極層の形成後にさらに表面に酸処理を行なって、その表面を二次イオン質量分析法により分析した結果例である。両者を比較すると、4nm程度より深い部分での元素分布はほぼ等しいと言えるが、2nm程度までの範囲では両者の違いが顕著であり、特に0から0.5nm程度の深さまでの範囲では、酸処理を行なった場合の方が銅濃度として低くなっている。したがって、この範囲(0から0.5nm程度の深さ)での銅濃度をある程度の低さに押さえるとボンディング強度に改善をもたらすのではないかと考えられた。
【0236】
そこで、さらにこれを確かめるために、プロセス条件を変えて、深さ4nm程度までの銅濃度が20原子%程度と故意に高い水準にした、表面酸化層を含めたパッド電極層を比較例として形成し(図11(c)にその二次イオン質量分析法の結果例を示す。)、そのボンディング強度を調べたところ、ボンディング接合させること自体ができないことが分かった。
【0237】
これらの結果から、表面酸化層を含めたパッド電極層のごく表面(0から4nm程度の深さ)における銅濃度が20原子%程度未満であれば、ボンディングが可能になり、特に0から0.5nm程度の深さで低くするにつれてボンディング強度が増すことが分かった。現実的には、2nmの深さまでの銅の濃度を平均として10原子%以下にすることを基準とすることができる。
【0238】
銅濃度によるボンディング強度変化の原因を考察するに、ボンディング時にはAlのようなCuよりも酸化傾向の大きい金属を主成分とする表面酸化層を突き破って清浄なCuとワイヤの例えばAuとが接合することが重要であるところ、ごく表面のCu濃度が高いとそのCuは酸化物の形で存在するためボンディング時にAuワイヤ表面にCu酸化物が付着するためと考えられる。Auワイヤ表面にCu酸化物が付着すると清浄なCuとの接合が阻害されるからである。
【0239】
なお、表面酸化層を含めたパッド電極層の形成後にさらに行なう銅濃度低減のための表面酸処理は、炭酸処理の他、塩酸、酢酸などを用いることによってもよい。ちなみに、これらの酸処理により銅濃度が低減するのは、これらの酸が銅の酸化物を優先的に溶解するからである。
【0240】
【発明の効果】
以上詳述したように、本発明によれば、銅配線層の抵抗値、および耐酸化性を考慮し、なおかつ、銅配線層形成後の工程、すなわち、不要な金属膜の処理工程、ウェーハ検査工程、およびボンディング工程等への影響を抑制することができる。
【0241】
したがって、銅配線層の特長である低抵抗値を維持し、なおかつ、銅配線層は、例えば、パッド電極層の部分を介して、金属製のワイヤ、または導電性のバンプ等、導電性の外部材と導通する導電性部材と、安定かつ良好な状態で接合されることができ、その後も、その接合状態を保つことが可能となる。
【0242】
以上より、本発明によって、高性能かつ高信頼性を有する半導体装置を製造することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に関する半導体装置の製造工程を示す断面図。
【図2】第1の実施形態の半導体装置を示す詳細断面図。
【図3】第1の実施形態における、CuAl合金層の表層部のAl濃度とボンディング特性との関係を示す表。
【図4】第1の実施形態の変形例に関する半導体装置の製造工程を示す断面図および一部上面図。
【図5】本発明の第2の実施形態に関する半導体装置の製造工程を示す断面図。
【図6】本発明の第3の実施形態に関する半導体装置の製造工程を示す断面図。
【図7】本発明の第4の実施形態に関する半導体装置の製造工程を示す断面図。
【図8】本発明の第5の実施形態に関する半導体装置の製造工程を示す断面図。
【図9】本発明の第6の実施形態に関する半導体装置の製造工程を示す断面図。
【図10】表面酸化層を含めたパッド電極層の形成後にボンディングを行なった場合のシアテスト結果と、表面酸化層を含めたパッド電極層の形成後にさらに表面に酸処理を行なってからボンディングを行なった場合のシアテスト結果とを比較して示す図。
【図11】表面酸化層を含めたパッド電極層の表層を二次イオン質量分析法で分析した結果を示す図。
【符号の説明】
100・・・シリコン基板
101・・・熱酸化シリコン膜(=SiO2膜)
102、106・・・酸化シリコン膜
103、107・・・TaN膜(窒化タンタル膜)
104・・・Cu配線層(=下層配線層)
105、109・・・SiN膜(窒化シリコン膜)
108・・・Cu配線層(=上層配線層)
110・・・開口部
111・・・アルミニウム銅合金膜(AlCu膜)
112、412・・・CuAl層
113、413・・・アルミニウムを主成分とする酸化層
114・・・ワイヤ
115・・・合金組成物
116・・・レジストパターン
211・・・タンタル(Ta)膜
212・・・CuTa層
213・・・タンタル(Ta)を主成分とする酸化層
311・・・チタン(Ti)膜
312・・・CuTi層
313・・・チタン(Ti)を主成分とする酸化層
314・・・酸化チタン層
411・・・レーザービーム
Claims (37)
- 半導体基板上に形成された銅配線層と、
前記銅配線層に導通し、かつ、銅と銅よりも酸化傾向の大きい金属とを含む合金層が底面に達して形成されているパッド電極層と、
前記パッド電極層に達する開口部を有する絶縁性保護膜と
を具備することを特徴とする半導体装置。 - 前記銅よりも酸化傾向の大きい金属は、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)、ジルコニウム(Zr)、バナジウム(V)、スズ(Sn)、タングステン(W)、コバルト(Co)、鉄(Fe)、ニッケル(Ni)、ルテニウム(Ru)、クロム(Cr)、モリブデン(Mo)、ニオブ(Nb)、ハフニウム(Hf)、マグネシウム(Mg)、ベリリウム(Be)のうち、少なくともいずれか一つを含むことを特徴とする請求項1に記載の半導体装置。
- 前記パッド電極層において、前記銅よりも酸化傾向の大きい金属の濃度は、上表面付近の領域でより高く、その下方向でより低くなっていることを特徴とする請求項1または2に記載の半導体装置。
- 前記パッド電極層の上表面付近の領域において、前記銅よりも酸化傾向の大きい金属の濃度は、2原子%以上であることを特徴とする請求項3に記載の半導体装置。
- 前記パッド電極層は、前記銅よりも酸化傾向の大きい金属を主成分とする酸化層を表層として有し、
導電性部材が、前記酸化層の一部を貫通して、前記パッド電極層と電気的に接続することを特徴とする請求項1ないし4のいずれか1項に記載の半導体装置。 - 前記パッド電極層は、その表層部に第一の酸化層を有し、かつ、その下方向に、銅と銅よりも酸化傾向の大きい金属とを含む第一の合金層、第二の酸化層、および前記第一の合金層よりも、前記銅よりも酸化傾向の大きい金属の濃度が低い第二の合金層の順に、積層状に構成されることを特徴とする請求項1ないし5のいずれか1項に記載の半導体装置。
- 前記パッド電極層は、絶縁性部材が突入された構造であることを特徴とする請求項1ないし6のいずれか1項に記載の半導体装置。
- 前記導電性部材は、導電性のワイヤまたは導電性のバンプであり、かつ、前記パッド電極層とボンディング接合されていることを特徴とする請求項5ないし7のいずれか1項に記載の半導体装置。
- 前記パッド電極層は、その表面から2nmの深さまでの銅の濃度が平均として10原子%以下であることを特徴とする請求項1ないし8のいずれか1項に記載の半導体装置。
- 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜内に銅配線層を形成する工程と、
前記銅配線層上に絶縁性保護膜を形成する工程と、
前記絶縁性保護膜に、前記銅配線層に達する開口部を形成する工程と、
前記開口部内の銅配線層上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成する工程と、
熱処理を行って、前記銅配線層中に前記金属または前記合金を拡散させ、銅と銅よりも酸化傾向の大きい金属とを含む合金を前記銅配線層の底面に達して生成してパッド電極層を形成し、かつ、前記パッド電極層の表層部には、前記金属を主成分とする酸化層を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜内に銅配線層を形成する工程と、
前記銅配線層上に絶縁性保護膜を形成する工程と、
前記絶縁性保護膜に、前記銅配線層に達する開口部を形成する工程と、
加熱を行いながら、前記銅配線層上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成し、これにより、前記銅配線層中に、前記金属または前記合金を拡散させて、銅と銅よりも酸化傾向の大きい金属とを含む合金を前記銅配線層の底面に達して形成してパッド電極層を形成し、かつ、前記パッド電極層の表層部には、前記金属を主成分とする酸化層を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成する前記工程の前に、前記銅配線層上に存在する酸化層を除去する工程をさらに有することを特徴とする請求項10または11に記載の半導体装置の製造方法。
- 前記銅配線層上に存在する酸化層は、水素雰囲気中で熱処理を行って除去されることを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記金属または前記合金を拡散させる熱処理は、酸素を含む雰囲気を用いて行い、前記酸素の分圧は1×10−5Pa以下であることを特徴とする請求項10、12、13のいずれか1項に記載の半導体装置の製造方法。
- 前記金属または前記合金を拡散させる熱処理は、300℃から450℃の温度で行うことを特徴とする請求項10、12ないし14のいずれか1項に記載の半導体装置の製造方法。
- 前記金属または前記合金を拡散させる熱処理は、レーザーアニール、またはラピッドサーマルアニール法を用いて行うことを特徴とする請求項10、12ないし15のいずれか1項に記載の半導体装置の製造方法。
- 前記金属の膜または前記合金の膜を形成しかつ前記金属または前記合金を拡散させる加熱は、300℃から450℃の温度で行うことを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記開口部内の銅配線層上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成する前記工程は、同時に、前記絶縁性保護膜上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成するものであり、
前記熱処理の後に、前記絶縁性保護膜上に存在する、前記銅よりも酸化傾向の大きい金属の膜、または前記銅よりも酸化傾向の大きい金属を含む合金の膜を除去する工程をさらに有することを特徴とする請求項10に記載の半導体装置の製造方法。 - 加熱を行いながら、前記銅配線層上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成する前記工程は、同時に、前記絶縁性保護膜上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成するものであり、
前記パッド電極層の形成および前記金属を主成分とする酸化層の形成の後に、前記絶縁性保護膜上に存在する、前記銅よりも酸化傾向の大きい金属の膜、または前記銅よりも酸化傾向の大きい金属を含む合金の膜を除去する工程をさらに有することを特徴とする請求項11に記載の半導体装置の製造方法。 - 前記絶縁性保護膜上に存在する、前記銅よりも酸化傾向の大きい金属の膜、または前記銅よりも酸化傾向の大きい金属を含む合金の膜を除去する前記工程は、前記開口部内のパッド電極層上にマスクを形成して除去することを特徴とする請求項18または19に記載の半導体装置の製造方法。
- 前記開口部内の銅配線層上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成する前記工程が、同時に、前記絶縁性保護膜上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成するものであり、
前記形成されたパッド電極層に、導電性の外部材と電気的に接続可能な導電性部材を接合して、この導電性部材と前記銅配線層とを、前記パッド電極層を介して電気的に接続する工程と、
前記パッド電極層と前記導電性部材を接合した状態で、前記絶縁性保護膜上に存在する、前記銅よりも酸化傾向の大きい金属の膜、または前記銅よりも酸化傾向の大きい金属を含む合金の膜を除去する工程と
をさらに有することを特徴とする請求項10に記載の半導体装置の製造方法。 - 加熱を行いながら、前記銅配線層上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成する前記工程が、同時に、前記絶縁性保護膜上に、銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金の膜を形成するものであり、
前記形成されたパッド電極層に、導電性の外部材と電気的に接続可能な導電性部材を接合して、この導電性部材と前記銅配線層とを、前記パッド電極層を介して電気的に接続する工程と、
前記パッド電極層と前記導電性部材を接合した状態で、前記絶縁性保護膜上に存在する、前記銅よりも酸化傾向の大きい金属の膜、または前記銅よりも酸化傾向の大きい金属を含む合金の膜を除去する工程と
をさらに有することを特徴とする請求項11に記載の半導体装置の製造方法。 - 前記銅よりも酸化傾向の大きい金属は、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)、ジルコニウム(Zr)、バナジウム(V)、スズ(Sn)、タングステン(W)、コバルト(Co)、鉄(Fe)、ニッケル(Ni)、ルテニウム(Ru)、クロム(Cr)、モリブデン(Mo)、ニオブ(Nb)、ハフニウム(Hf)、マグネシウム(Mg)、ベリリウム(Be)のうち、少なくともいずれか一つを含むことを特徴とする請求項18ないし22のいずれか1項に記載の半導体装置の製造方法。
- 前記銅よりも酸化傾向の大きい金属の膜、または銅よりも酸化傾向の大きい金属を含む合金膜は、前記開口部内の銅配線層上を含む絶縁性保護膜上に、10nm以上の膜厚で形成されることを特徴とする請求項18ないし23のいずれか1項に記載の半導体装置の製造方法。
- 前記絶縁性保護膜上に存在する、前記銅よりも酸化傾向の大きい金属の膜、または前記銅よりも酸化傾向の大きい金属を含む合金の膜を除去する前記工程は、ウエットエッチング処理、またはCMP法を用いて行うことを特徴とする請求項18ないし24のいずれか1項に記載の半導体装置の製造方法。
- 前記ウエットエッチング処理は、酸を用いて行われることを特徴とする請求項25に記載の半導体装置の製造方法。
- 前記酸は、リン酸、フッ酸、および塩酸より選択されることを特徴とする請求項26に記載の半導体装置の製造方法。
- 前記ウエットエッチング処理は、リン酸またはフッ酸に続いて、その後、塩酸を用いて行われることを特徴とする請求項27に記載の半導体装置の製造方法。
- 前記ウエットエッチング処理後、熱処理を行って、前記パッド電極層の表層部に、前記金属を主成分とする酸化層を形成する工程をさらに有することを特徴とする請求項25ないし28のいずれか1項に記載の半導体装置の製造方法。
- 前記ウエットエッチング後の熱処理は、酸素を含む雰囲気を用いて行い、前記酸素の分圧は1×10−5Pa以下であることを特徴とする請求項29に記載の半導体装置の製造方法。
- 前記ウエットエッチング後の熱処理は、300℃から450℃の温度で行うことを特徴とする請求項29または30に記載の半導体装置の製造方法。
- 前記ウエットエッチング後の熱処理は、レーザーアニール、またはラピッドサーマルアニール法を用いて行うことを特徴とする請求項29ないし31のいずれか1項に記載の半導体装置の製造方法。
- 前記形成されたパッド電極層に、導電性の外部材と電気的に接続可能な導電性部材を接合して、前記導電性部材と前記銅配線層とを、前記パッド電極層を介して電気的に接続する工程をさらに有することを特徴とする請求項10または11に記載の半導体装置の製造方法。
- 前記銅よりも酸化傾向の大きい金属は、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)、ジルコニウム(Zr)、バナジウム(V)、スズ(Sn)、タングステン(W)、コバルト(Co)、鉄(Fe)、ニッケル(Ni)、ルテニウム(Ru)、クロム(Cr)、モリブデン(Mo)、ニオブ(Nb)、ハフニウム(Hf)、マグネシウム(Mg)、ベリリウム(Be)のうち、少なくともいずれか一つを含むことを特徴とする請求項33に記載の半導体装置の製造方法。
- 前記導電性部材と前記銅配線層とを、前記パッド電極層を介して電気的に接続する前記工程は、前記導電性部材が、前記銅よりも酸化傾向の大きい金属を主成分とする前記酸化層の一部において貫通して、前記パッド電極層と電気的に接続することを特徴とする請求項33または34に記載の半導体装置の製造方法。
- 前記導電性部材と前記銅配線層とを、前記パッド電極層を介して電気的に接続する前記工程は、前記導電性部材が、導電性ワイヤまたは導電性のバンプであり、かつ前記パッド電極層とボンディング接合により接続することを特徴とする請求項35に記載の半導体装置の製造方法。
- 前記パッド電極層を形成し、かつ、前記パッド電極層の表層部には、前記金属を主成分とする酸化層を形成する前記工程の後に、前記パッド電極層の表面を塩酸、酢酸、炭酸より選ばれた少なくとも1つの酸を用いて処理する工程をさらに有することを特徴とする請求項10または11に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002052684A JP3576143B2 (ja) | 2001-03-01 | 2002-02-28 | 半導体装置、半導体装置の製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001057367 | 2001-03-01 | ||
JP2001-57367 | 2001-03-01 | ||
JP2001260644 | 2001-08-30 | ||
JP2001-260644 | 2001-08-30 | ||
JP2002052684A JP3576143B2 (ja) | 2001-03-01 | 2002-02-28 | 半導体装置、半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003152015A JP2003152015A (ja) | 2003-05-23 |
JP3576143B2 true JP3576143B2 (ja) | 2004-10-13 |
Family
ID=27346147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002052684A Expired - Lifetime JP3576143B2 (ja) | 2001-03-01 | 2002-02-28 | 半導体装置、半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3576143B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100573897B1 (ko) * | 2003-12-30 | 2006-04-26 | 동부일렉트로닉스 주식회사 | 반도체 제조 방법 |
JP2017045900A (ja) * | 2015-08-27 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP7343406B2 (ja) * | 2020-01-15 | 2023-09-12 | 株式会社アルバック | 金属配線の形成方法 |
-
2002
- 2002-02-28 JP JP2002052684A patent/JP3576143B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003152015A (ja) | 2003-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100567297B1 (ko) | 반도체 장치 | |
US7176576B2 (en) | Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby | |
JP3974284B2 (ja) | 半導体装置の製造方法 | |
TWI356460B (en) | Semiconductor device including electrically conduc | |
US5070036A (en) | Process for contacting and interconnecting semiconductor devices within an integrated circuit | |
JP4571781B2 (ja) | 半導体装置およびその製造方法 | |
US20070145591A1 (en) | Semiconductor device and manufacturing method therof | |
TW201230271A (en) | Method of forming semiconductor device | |
US4977440A (en) | Structure and process for contacting and interconnecting semiconductor devices within an integrated circuit | |
JP4639138B2 (ja) | 半導体装置 | |
KR20030070084A (ko) | 집적 회로 구조체 및 집적 회로 구조체를 마련하는 공정 | |
JP4551229B2 (ja) | 半導体装置の製造方法およびエッチング液 | |
WO2005038904A1 (ja) | 半導体装置 | |
JP3576143B2 (ja) | 半導体装置、半導体装置の製造方法 | |
KR102258660B1 (ko) | 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법 | |
JP3719994B2 (ja) | 半導体装置 | |
JP2000068269A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20090075883A (ko) | 알루미늄 단자 금속층이 없는 금속화층 스택 | |
US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
JP2009302340A (ja) | 半導体装置の製造方法 | |
KR20170079522A (ko) | 식각액 조성물 및 이를 이용한 반도체 장치의 제조 방법 | |
JP4301751B2 (ja) | 半導体装置の製造方法 | |
JP2006024968A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3726529B2 (ja) | 半導体装置 | |
JP2004241735A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040706 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3576143 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |