JPH10189730A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10189730A
JPH10189730A JP9126134A JP12613497A JPH10189730A JP H10189730 A JPH10189730 A JP H10189730A JP 9126134 A JP9126134 A JP 9126134A JP 12613497 A JP12613497 A JP 12613497A JP H10189730 A JPH10189730 A JP H10189730A
Authority
JP
Japan
Prior art keywords
metal layer
layer
region
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9126134A
Other languages
English (en)
Inventor
Masaki Yamada
雅基 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9126134A priority Critical patent/JPH10189730A/ja
Priority to US08/965,887 priority patent/US6008127A/en
Publication of JPH10189730A publication Critical patent/JPH10189730A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】フォトエッチングの工程数を増加させることな
く、且つ特性の劣化も起こらないエッチングストッパ膜
膜を使用する半導体装置の製造方法の提供をする。 【解決手段】半導体基板１上に形成された凹１９部を有
する絶縁層１７と、絶縁層１７上に形成された金属層
と、金属層２１に形成された第１の領域２５と凹部１９
内の金属層に形成された第２の領域２１と、第２の領域
２１上に形成された第２金属層２３とを有し、第１の領
域２５は酸化され、第２の領域２１は酸化されていない
ことを特徴とする。酸化された第１の領域２５は、エッ
チングストッパ膜として使用することが出来るため、エ
ッチングストッパ膜をフォトエッチング法により形成す
る必要がなくなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はエッチングストッパ
層を有する半導体装置及びエッチングストッパ層を使用
した半導体装置の製造方法に関する。特にエッチングス
トッパ層及びその形成方法に関する。
【０００２】
【従来の技術】半導体集積回路の配線パターンの微細化
が進むにつれて、フォトリソグラフィー工程での位置合
せずれにより加工の困難化が顕著になってきている。例
えば層間接続孔または配線溝をフォトエッチング法によ
り形成する場合に、フォトマスクと半導体基板の合せず
れにより必要な下地膜までエッチングしてしまう場合が
生じる。また、層間接続溝または配線溝の形状が下地の
層間接続溝または配線溝の形状と異なる場合、オーバー
エッチングにより必要な下地膜をエッチングしてしまう
場合が生じてしまう。そこで下地膜保護のために、下地
膜上にエッチングストッパ膜を形成することが精密な加
工を行うために必須となっている。従来エッチングスト
ッパ膜は、微細な層間接続孔または配線溝を形成する度
に下地膜上にフォトエッチング法により形成されてい
る。エッチングストッパ膜は層間絶縁膜である酸化シリ
コンとのエッチング選択性を考慮して、窒化シリコンが
用いられている。
【０００３】上記のような半導体装置及びその製造方法
を図３０〜図３５に順を追って断面図にて示す。まず、
図３０に示すように半導体基板３０１の表面にフィール
ド酸化膜３０３を形成し、フィールド酸化膜３０３に規
定された素子形成領域の半導体基板３０１上に、ゲート
絶縁膜３０５、下部ゲート電極の多結晶シリコン膜３０
７、上部電極のアルミニウム膜３０９を順次形成する。
更にフォトエッチング法によりゲート電極の側壁にゲー
ト側壁絶縁膜３１１を形成する。また半導体基板３０１
中にイオン注入法により高濃度ソース・ドレイン領域３
１３及び低濃度ソース・ドレイン領域３１５を形成す
る。次に半導体基板３０１上、ゲート電極３０９上及び
素子分離領域３０３上に、例えばホウ素リンケイ酸ガラ
ス（ＢＰＳＧ）またはリンケイ酸ガラス（ＰＳＧ）の層
間絶縁膜３１７を化学気相堆積法（ＣＶＤ法）により形
成し、化学的機械的研磨（ＣＭＰ法）を行い層間絶縁膜
３１７を平坦化する。次に高濃度ソース・ドレイン領域
３１３上にコンタクトホール３１９をフォトエッチング
法により形成する。
【０００４】次に図３１に示すように、コンタクトホー
ル３１９内表面のみにスパッタ法によりチタンから構成
されるバリアメタル３２１を形成する。次にバリアメタ
ル３２１上に配線金属となるアルミニウム膜をスパッタ
法により堆積し、ＣＶＤ法等を用いてコンタクトホール
３１９内にアルミニウム膜を完全に埋め込み、コンタク
ト電極３２３を形成する。次にコンタクト電極３２３上
に開口を有する窒化シリコン膜３５１を、層間絶縁膜３
１７上に形成する。窒化シリコン膜３１７は、化学乾式
エッチング法により形成する。またこの状態を立体的に
表した断面状態を図３２に示す。
【０００５】次に図３３に示すように、窒化シリコン膜
３５１及びコンタクト電極３２３上に層間絶縁膜として
酸化シリコン膜３２７を例えばＣＶＤ法により形成す
る。次に層間絶縁膜３２７上に、コンタクト電極３２３
上に開口を有するフォトレジスト膜３２９を形成する。
【０００６】次に図３４に示すように、フォトレジスト
膜３２９をマスクにして層間絶縁膜３２７をエッチング
し、配線溝３３１を形成してフォトレジスト膜３２９を
除去する。このときフォトレジスト膜３２９の形成の際
の位置合せのずれにより、フォトレジスト膜３２９の開
口部とコンタクト電極３２７の位置がずれてしまう場合
が生じる。しかし層間絶縁膜３１７上に窒化シリコン膜
３５１を形成したため、窒化シリコン膜３５１は配線溝
３３１形成時のエッチングストッパ膜となり、下地の層
間絶縁膜３１７のオーバーエッチングを防ぐことが出来
る。この状態を立体的に示した断面図を図３５に示す。
【０００７】更に配線層やパッシベーション膜等を形成
し半導体装置を完成させる。従来ではコンタクトホール
やビアホール形成の際に、下地膜の保護のためにフォト
エッチング法により形成されたエッチングストッパ膜を
必要としていた。以上に示した方法では、コンタクトホ
ールやビアホール等の接続孔の形成の際に、エッチング
ストッパ膜として窒化膜をフォトエッチング法により形
成した。しかし半導体装置の高集積化に伴い接続孔また
は配線溝等を形成する工程数が増加し、その工程都度に
フォトエッチング法によりエッチングストッパ膜を形成
する必要が生じ、その結果フォトエッチングの工程数が
増加してしまう。
【０００８】
【発明が解決しようとする課題】半導体装置の高集積化
及び微細化に伴い、コンタクトホールやビアホール等の
微細な配線溝を形成する必要が生じている。しかし微細
な配線溝はフォトエッチング法により形成するが、フォ
トエッチングの際にフォトマスクと半導体基板の位置合
わせのずれが生じる可能性がある。フォトマスクの位置
がずれてしまうとエッチングにより下地膜の必要な領域
をオーバーエッチングしてしまうため、下地膜上に保護
膜としてエッチングストッパ膜の形成が必須の工程とな
っている。また、接続溝と配線溝の形状が異なる場合に
は、エッチングストッパ膜がなければ、下地膜をオーバ
ーエッチングしてしまい、半導体装置の不良を引き起こ
してしまう場合が生じる。ここで、下地膜のオーバーエ
ッチングを防止するために、下地膜上にフォトエッチン
グ法によりエッチングストッパ膜を形成するが、エッチ
ングストッパ膜は配線溝や接続溝を形成する度に形成さ
れるため、フォトエッチングの工程数が増加してしま
う。この結果、製造工程数の増加、製造期間の延長、製
造コストの増大等の問題が生じてしまう。
【０００９】そこで本発明では、フォトエッチングの工
程数を増加させることなく且つ特性の劣化も起こらない
エッチングストッパ膜を有する半導体装置およびその製
造方法の提供を目的とする。
【００１０】
【課題を解決するための手段】以上に示した問題を解決
するために、本発明に示す半導体装置の第１の特徴は、
半導体基板上に形成された凹部を有する絶縁層と、絶縁
層上に形成された金属層と、金属層に形成された第１の
領域と凹部内の金属層に形成された第２の領域と、第２
の領域上に形成された第２金属層とを有し、第１の領域
は酸化され、第２の領域は酸化されていないことを特徴
とする。
【００１１】本発明に示す半導体装置の第１の特徴によ
れば、酸化された第２の領域は、エッチングストッパ膜
として使用することが出来るため、エッチングストッパ
膜をフォトエッチング法により形成する必要がなくな
る。
【００１２】本発明に示す半導体装置の第２の特徴は、
半導体基板上に形成された凹部を有する第１絶縁層と、
この凹部内に形成された第１金属層と、絶縁層上に形成
され、且つ第１金属層と同時に形成された第２金属層
と、第１金属層上に形成された第３金属層と、第２金属
層上に形成された第２絶縁層とを有し、第２金属層は前
記第２絶縁層に対して所定のエッチング選択性を有する
ことを特徴とする。本発明に示す半導体装置の第２の特
徴によれば、第２金属層は、エッチングストッパ膜とし
て使用することが出来るため、エッチングストッパ膜を
フォトエッチング法により形成する必要がなくなる。本
発明に示す半導体装置の製造方法の第１の特徴は、半導
体基板上に形成された第１絶縁層に凹部を形成する工程
と、絶縁層上に、凹部内表面上に第１の領域有し且つ凹
部内表面を除く前記絶縁層上に第２の領域を有する第１
金属層を形成する工程と、第１金属層の第１の領域上
に、第２金属層を形成する工程と、第２金属層をマスク
にして、第１金属層の第２領域を酸化させる工程と、第
１金属層及び第２金属層上に第２絶縁層を形成する工程
と、第１金属層の第２の領域をエッチングストッパにし
て第２絶縁層を開口し、第２金属層を露出する工程とを
有することを特徴とする。また、第２金属層は実質的に
酸化されないことを特徴とする。
【００１３】本発明に示す半導体装置の製造方法の第１
の特徴によれば、第１金属層の第２の領域をエッチング
ストッパに使用することが出来るので、フォトエッチン
グによるエッチングストッパの形成工程を削減すること
が出来る。
【００１４】本発明に示す半導体装置の製造方法の第２
の特徴は、半導体基板上に形成された第１絶縁層に凹部
を形成する工程と、絶縁層上に、凹部内表面上に第１の
領域有し且つ凹部内表面を除く絶縁層上に第２の領域を
有する第１金属層を形成する工程と、第１金属層の前記
第１の領域上に、第２金属層を形成する工程と、第２金
属層をマスクにして、第１金属層の第２領域を酸化させ
る工程と、第１金属層及び第２金属層上に第２絶縁層を
形成する工程と、第２の絶縁層上に凹部上に開口を有す
るエッチングストッパ層を形成する工程と、エッチング
ストッパ層及び前記第２の絶縁層上に第３の絶縁層を形
成する工程と、第３の絶縁層上に、凹部上に開口を有す
るマスク層を形成する工程と、マスク層をマスクにし
て、前記エッチングストッパ層及び第１金属層の第２の
領域をエッチングストッパとして、第３及び第２の絶縁
層を連続してエッチングして、第２金属層を露出する工
程とを有することを特徴とする。本発明に示す半導体装
置の製造方法の第２の特徴によれば、第１金属層の第２
の領域をエッチングストッパに使用することが出来るの
で、フォトエッチングによるエッチングストッパの形成
工程を削減することが出来る。また第１金属層の第２の
領域はデュアルダマシン法のエッチングストッパとして
使用することが出来る。
【００１５】
【発明の実施の形態】本願発明に示す発明の実施の形態
を図面を参酌して以下に説明する。図１〜図１０は本発
明に示す発明の第１の実施例であり、半導体装置の製造
工程を順を追って示した断面図である。まず図１に示す
ように、まず、半導体基板１の表面にフィールド酸化膜
３を形成し、フィールド酸化膜３に規定された素子形成
領域の半導体基板１上に、ゲート絶縁膜５、下部ゲート
電極の多結晶シリコン膜７、上部電極のアルミニウム膜
９を順次形成する。更にフォトエッチング法によりゲー
ト電極の側壁にゲート側壁絶縁膜１１を形成する。また
半導体基板１中にイオン注入法により高濃度ソース・ド
レイン領域１３及び低濃度ソース・ドレイン領域１５を
形成する。次に半導体基板１上、ゲート電極９上及び素
子分離領域３上に、例えばホウ素リンケイ酸ガラス（Ｂ
ＰＳＧ）またはリンケイ酸ガラス（ＰＳＧ）の層間絶縁
膜１７を化学気相堆積法（ＣＶＤ法）により形成し、化
学的機械的研磨（ＣＭＰ法）を行い層間絶縁膜１７を平
坦化する。次に高濃度ソース・ドレイン領域１３上にコ
ンタクトホール１９をフォトエッチング法により形成す
る。
【００１６】次に図２に示すように、層間絶縁膜１７上
及びコンタクトホール１９内表面上の領域にスパッタ法
によりタンタルから構成されるバリアメタル２１を形成
する。
【００１７】次に図３に示すように、バリアメタル２１
上に配線金属となるアルミニウム膜２３をＣＶＤ法等を
用いてコンタクトホール１９内に完全に埋め込む。次に
図４に示すように、次にアルミニウム膜２３をＣＭＰ法
により平坦化してコンタクト電極２３を形成する。この
とき、バリアメタル２１として用いたタンタル膜は、適
切な溶剤（例えばアルミナを含むスラリ−）を選択する
ことにより、エッチングストッパ膜となる。エッチング
は層間絶縁膜１７上のタンタル膜２１が露出した時点で
終了する。またこの状態の立体的な断面図を図５に示
す。
【００１８】次に図６に示すように、層間絶縁膜１７上
のタンタル膜をアルミニウム膜２３をマスクにして酸化
させ、絶縁膜の酸化タンタル２５に変質させる。このと
き、コンタクト電極２３であるアルミニウムは酸化せず
に、バリアメタル２１のタンタル膜のみを酸化させるこ
とが必要である。例えば酸化方法として、水蒸気を含む
水素雰囲気中での酸化を行って（希釈酸化の他にもラジ
カル酸化、陽極酸化による酸化も可能）コンタクト電極
２３であるアルミニウム膜を酸化させることなく酸化タ
ンタル膜２５を形成することが出来る。これはアルミニ
ウムは酸化雰囲気中では、アルミニウム表面を酸化アル
ミニウム( アルミナ) で覆われるために内部まで酸化が
進行しないからである。この状態の立体的な断面図を図
７に示す。
【００１９】次に図８に示すように、酸化タンタル膜２
５及びコンタクト電極２３上に層間絶縁膜２７として酸
化シリコン膜２７を形成する。次に酸化シリコン膜２７
上に、コンタクトホール１９上に開口を有するフォトレ
ジスト膜２９を形成する。
【００２０】次に図９に示すように、フォトレジスト膜
２９をマスクにして、層間絶縁膜２７をエッチングして
コンタクト電極２３を露出し、アルミニウム膜２３に接
続するビアホール３１を開口する。このとき、フォトレ
ジスト膜２９形成の際に、フォトレジスト膜２９の開口
部とコンタクト電極２３の位置がずれたとしても酸化タ
ンタル膜２５がエッチングストッパ膜となるため、層間
絶縁膜１７が層間絶縁膜２７と一緒にエッチングされる
ことはない。これは酸化タンタルはエッチング選択比を
選べば、ニ酸化シリコンに対してエッチングストッパ膜
になるためである。またこの状態の立体的断面図を図１
０に示す。更に配線層やパッシベーション膜等を形成し
半導体装置を完成させる。
【００２１】本発明に示す第２の実施例を図１１〜図１
８に順を追って断面図にて示す。第２の実施例は配線形
成方法にデュアルダマシーン法を用いた実施例である。
まず図１１に示すように、まず、半導体基板１０１の表
面にフィールド酸化膜１０３を形成し、フィールド酸化
膜１０３に規定された素子形成領域の半導体基板１０１
上に、ゲート絶縁膜１０５、下部ゲート電極の多結晶シ
リコン膜１０７、上部電極のアルミニウム膜１０９を順
次形成する。更にフォトエッチング法によりゲート電極
の側壁にゲート側壁絶縁膜１１１を形成する。また半導
体基板１０１中にイオン注入法により高濃度ソース・ド
レイン領域１１３及び低濃度ソース・ドレイン領域１１
５を形成する。次に半導体基板１０１上、ゲート電極１
０９上及び素子分離領域１０３上に、例えばホウ素リン
ケイ酸ガラス（ＢＰＳＧ）またはリンケイ酸ガラス（Ｐ
ＳＧ）の層間絶縁膜１１７を化学気相堆積法（ＣＶＤ
法）により形成し、化学的機械的研磨（ＣＭＰ法）を行
い層間絶縁膜１１７を平坦化する。次層間絶縁膜１１７
上にフォトエッチング法により、高濃度ソース・ドレイ
ン拡散層領域上に開口を有する窒化シリコン膜１５７を
形成する。
【００２２】次に図１２に示すように、層間絶縁膜１１
７及び窒化シリコン膜１５１上に層間絶縁膜１５３を化
学気相堆積法（ＣＶＤ法）により形成し、化学的機械的
研磨（ＣＭＰ法）を行い層間絶縁膜１２７を平坦化す
る。次に層間絶縁膜１２７上に高濃度ソース・ドレイン
拡散領域へのコンタクトホールを形成する領域上に開口
を有するフォトレジスト膜１５５をフォトエッチング法
により形成する。
【００２３】次に図１３に示すように、フォトレジスト
膜１５５をマスクにして、層間絶縁膜１２７及び１１７
をエッチングして高濃度ソース・ドレイン拡散領域に達
する配線溝１１９を形成する。配線溝１１９は高濃度ソ
ース・ドレイン拡散層１１１へのコンタクトホールを含
んでいる。このときフォトレジスト膜１５５の開口部と
コンタクトホール開口領域とに位置ずれが生じた場合で
も、窒化シリコン膜１５１がエッチングストッパ膜とな
るため、層間絶縁膜１１７のオーバーエッチングを防ぐ
ことが出来る。
【００２４】次に図１４に示すように、フォトレジスト
膜１５５を除去して配線溝１１９内表面上及び層間絶縁
膜１２７上に、バリアメタルとしてタンタル膜１２７を
スパッタ法より形成する。次に配線溝１１９及びタンタ
ル膜１２１上にＣＶＤ法によりアルミニウム膜を形成
し、配線溝１１９にアルミニウム膜１２３を完全に埋め
込む。
【００２５】次に図１５に示すように、ＣＭＰ法により
アルミニウム膜１２３を平坦化してバリアメタル２１を
露出し、プラグ電極１２３を形成する。このとき、バリ
アメタルとして用いたタンタル膜１２１は、適切な溶剤
（例えばアルミナを含むスラリー）を選択することによ
りエッチングストッパ膜となる。エッチングは層間絶縁
膜１２７上のタンタル膜１２１が露出した時点で終了す
る。
【００２６】次に図１６に示すように、層間絶縁膜１２
３上のエッチングストッパ膜として残したタンタル膜
を、アルミニウム膜１２３をマスクにして酸化させ、絶
縁膜の酸化タンタル１２５に変質させる。このとき配線
金属であるアルミニウム膜１２３は酸化せずに、層間絶
縁膜１２７上のタンタル膜のみを酸化させることが必要
である。酸化の方法として、例えば水蒸気を含む水素雰
囲気中での酸化（希釈酸化の他にもラジカル酸化、陽極
酸化でも可能）を行う。これはアルミニウムは酸化雰囲
気中では、アルミニウム表面を酸化アルミニウム( アル
ミナ) で覆われるために内部まで酸化が進行しないから
である。
【００２７】次に図１７に示すように、酸化タンタル膜
１２５及びプラグ電極１２３上に層間絶縁膜１５７とし
て酸化シリコン膜を形成する。次に層間絶縁膜１５７上
に、プラグ電極１２３上に開口を有するフォトレジスト
膜１５９を形成する。
【００２８】次に図１８に示すように、フォトレジスト
膜１５９をマスクにして、層間絶縁膜１５７をエッチン
グしてビアホール１３１を開口する。このとき、フォト
エッチング工程において、フォトレジスト膜１５９の開
口部とプラグ電極１２３の位置がずれたとしても酸化タ
ンタル膜１２５がエッチングストッパ膜になるため、層
間絶縁膜１２７が層間絶縁膜１５７と一緒にエッチング
されることはない。
【００２９】更に配線層やパッシベーション膜等を形成
し半導体装置を完成させる。本発明に示す第３の実施例
を図１９〜図２５に順を追って断面図にて示す。第２の
実施例は配線形成方法にデュアルダマシーン法を用いた
実施例である。
【００３０】まず図１９に示すように、まず、半導体基
板２０１の表面にフィールド酸化膜２０３を形成し、フ
ィールド酸化膜２０３に規定された素子形成領域の半導
体基板２０１上に、ゲート絶縁膜２０５、下部ゲート電
極の多結晶シリコン膜７、上部電極のアルミニウム膜２
０９を順次形成する。更にフォトエッチング法によりゲ
ート電極の側壁にゲート側壁絶縁膜２１１を形成する。
また半導体基板１中にイオン注入法により高濃度ソース
・ドレイン領域２１３及び低濃度ソース・ドレイン領域
２１５を形成する。次に半導体基板１上、ゲート電極２
０９上及び素子分離領域２０３上に、例えばホウ素リン
ケイ酸ガラス（ＢＰＳＧ）またはリンケイ酸ガラス（Ｐ
ＳＧ）の層間絶縁膜２１７を化学気相堆積法（ＣＶＤ
法）により形成し、化学的機械的研磨（ＣＭＰ法）を行
い層間絶縁膜２１７を平坦化する。次に高濃度ソース・
ドレイン領域２１３上にコンタクトホール２１９をフォ
トエッチング法により形成する。
【００３１】次に図２０に示すように、コンタクトホー
ル２１９内表面のみにスパッタ法によりタンタルから構
成されるバリアメタル２２１を形成する。次に図２１に
示すように、バリアメタル２２１上に配線金属となるア
ルミニウム膜をスパッタ法により堆積し、ＣＶＤ法等を
用いてコンタクトホール２１９内にアルミニウム膜を完
全に埋め込む。
【００３２】次に図２２に示すように、次にアルミニウ
ム膜２２３をＣＭＰ法により平坦化する。このとき、バ
リアメタルとして用いたタンタル膜２２１は、適切な溶
剤（例えばアルミナを含むスラリ−）を選択することに
より、エッチングストッパ膜となる。エッチングは層間
絶縁膜２１７上のタンタル膜２２１が露出した時点で終
了し、コンタクト電極２２３を形成する。
【００３３】次に図２３に示すように、層間絶縁膜２１
７上のタンタル膜をコンタクト電極２２３をマスクにし
て酸化させ、絶縁膜の酸化タンタル２２５に変質させ
る。このとき、配線金属であるアルミニウム膜２２３は
酸化せずに、バリアメタルのタンタル膜のみを酸化させ
ることが必要である。例えば酸化方法として、水蒸気を
含む水素雰囲気中での酸化を行って（希釈酸化の他にも
ラジカル酸化、陽極酸化による酸化も可能）アルミニウ
ム膜２２３を酸化させることなく酸化タンタル膜２２５
を形成することが出来る。これはアルミニウムは酸化雰
囲気中では、アルミニウム表面を酸化アルミニウム( ア
ルミナ) で覆われるために内部まで酸化が進行しないか
らである。
【００３４】次に図２４に示すように、酸化タンタル膜
２２５及びコンタクト電極２２３上に層間絶縁膜２２７
として酸化シリコン膜を形成する。次に層間絶縁膜２２
７上に、コンタクト電極２２３上に開口を有する窒化シ
リコン膜２５１を形成する。
【００３５】次に図２５に示すように、窒化シリコン膜
２５１及び層間絶縁膜２２７上に層間絶縁膜２５３を形
成する。次に層間絶縁膜２５３上に、コンタクト電極２
２３上に開口を有するフォトレジスト膜２５５を形成す
る。次に図２６に示すように、フォトレジスト膜２５５
をマスクにして、層間絶縁膜２５３及び層間絶縁膜２２
７を連続してエッチングして、コンタクト電極２２３を
露出する。このとき、フォトエッチング工程において、
フォトレジスト膜２５５の開口部とコンタクト電極２２
３の位置がずれたとしても酸化タンタル膜２２５がエッ
チングストッパ膜になるため、層間絶縁膜２２７が層間
絶縁膜２５７と一緒にエッチングされることはない。
【００３６】更に配線層やパッシベーション膜等を形成
し半導体装置を完成させる。図２７は、水素と水蒸気の
混合気体の雰囲気中での金属酸化の熱平衡を示した図で
あり、Ｃｕ( 銅) 、Ｖ( バナジウム) 、Ｉｎ( インジウ
ム) 、Ｎｂ( ニオブ)、Ｔａ( タンタル) 、Ｔｉ( チタ
ン) 、Ａｌ( アルミニウム)、Ｈｆ( ハフニウム) 、Ｚｒ
( ジルコン) の各温度状況下での蒸気圧曲線を示してい
る。本図を用いてバリアメタルの酸化条件について説明
する。まず縦軸は混合気体の水素と水蒸気の蒸気圧比
を、横軸は反応温度を絶対温度で示している。例えばＣ
ｕ( 銅) の蒸気圧曲線より蒸気圧が高い領域、例えば格
子点１( △１) では水の割合が多いため、銅は酸化して
しまう。反対にＣｕ( 銅) の蒸気圧曲線より蒸気圧の低
い領域、例えば格子点２( △２) では銅は酸化しない。
またＴａ( タンタル) の蒸気圧曲線について見ると、タ
ンタルの蒸気圧曲線より蒸気圧の高い領域、例えば格子
点２( △２) ではタンタルは酸化する。反対にタンタル
の曲線より蒸気圧の低い領域ではタンタルは酸化しな
い。ここでアルミニウムは酸化雰囲気中では、アルミニ
ウム表面を酸化アルミニウム( アルミナ) で覆われるた
めに内部まで酸化が進行しないため、蒸気圧曲線のデー
タによらず酸化しにくい。本発明に示したような、アル
ミニウムが酸化せずタンタルのみ酸化する条件として、
Ｔａ( タンタル) の平衡曲線より上の領域、例えば格子
点２( △２) が存在する領域にすることが望ましい。
【００３７】図２８はフッ化物から構成される気体での
ケイ素とタンタルの熱平衡を示す図であり、 Ｓｉ( シ
リコン) 、Ｎｂ( ニオブ) 、Ｔａ( タンタル) 、Ｔｉ(
チタン) 、Ａｌ( アルミニウム)、Ｈｆ( ハフニウム) 、
Ｚｒ( ジルコン) の各温度状況下での蒸気圧曲線を示し
ている。本図を基に酸化タンタルがエッチングストッパ
膜となる根拠を説明する。蒸気圧曲線のより蒸気圧の高
い領域では、金属は気化し、蒸気圧曲線より蒸気圧の低
い領域では金属が固体となる。例えば格子点１( △１)
ではシリコン及びタンタルは気化している。格子点２(
△２) ではシリコンは気化しているが、タンタルは気化
せず固体のままである。ほぼエッチングを行う温度範囲
( ６００Ｋ〜) では、ケイ素（Ｓｉ）のフッ化物の蒸気
圧に比較して、二オブ（Ｎｂ）のフッ化物の蒸気圧が非
常に低いことがわかる。つまり同一温度でのフッソ気体
中の状況下では、ケイ素はタンタルに比べて気化し易
い。このことよりシリコン元素から構成される酸化シリ
コンがフッ化物の気体によりエッチングされ、タンタル
元素から構成される酸化タンタルがエッチングされない
ことがわかる。
【００３８】図２９は酸化膜材料とトランジスタのリー
ク電流の関係を示した図であり、この図を基にして酸化
したバリアメタルの絶縁性について説明する。測定条件
は、０．５５５ＭＶ／ｃｍの電界を印加した状態での各
酸化膜材料のリーク電流密度を測定した。通常、リーク
電流密度が１０Ｅ−６[ Ａ／ｃｍ２] 以下程度ならばリ
ーク電流は流れないとみなされる。酸化膜材料として、
ジルコン( Ｚｒ) 、タンタル( Ｔａ) 、チタン( Ｔｉ)
、シリコン( Ｓｉ) の酸化物はリーク電流が流れない
とみなされる。
【００３９】なお、本発明は上述したような第１〜第３
の実施例に限定されるものではない。例えば、第１と第
２の実施例のバリアメタルはタンタルを用いたが、タン
タルのほかにも、金属固体が良導体であり酸化物が不良
導体であるという性質（酸化物の比抵抗が１ｋΩ・ｍ以
上であればコンタクト電極同士の絶縁が可能になる）を
満足する遷移金属及びその合金、化合物で構成されても
よい。また、配線金属もアルミニウムに限定されるもで
はなく、銅を使用することも出来る。この場合バリアメ
タルとしてＮｂを用いる。ニオブは銅との反応がなく、
ニオブ中の固溶限度が非常に小さいため、結晶中の銅の
拡散がないためである。
【００４０】さらに、電界効果トランジスタに限らずバ
イポーラトランジスタその他素子にも応用可能であり、
半導体基板もシリコン酸化膜上にシリコン膜が形成され
たＳＯＩ基板上でも可能である。
【００４１】
【発明の効果】本発明によれば、バリアメタルとして用
いた金属を一定の条件下で酸化させたことにより、層間
絶縁膜上のバリアメタルのみ酸化させることが出来る。
酸化したバリアメタルは層間絶縁膜を構成する物質に対
してエッチング選択比が高いため、エッチングストッパ
膜として使用することが出来る。このためエッチングス
トッパ膜をフォトエッチング法によらず形成することが
出来るため、フォトエッチングの工程数を削減すること
が出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る半導体装置の製造
方法を工程順に示す断面図。
【図２】本発明の第１の実施例に係る半導体装置の製造
方法を工程順に示す断面図。
【図３】本発明の第１の実施例に係る半導体装置の製造
方法を工程順に示す断面図。
【図４】本発明の第１の実施例に係る半導体装置の製造
方法を工程順に示す断面図。
【図５】本発明の第１の実施例に係る半導体装置の製造
方法を工程順に示す断面図。
【図６】本発明の第１の実施例に係る半導体装置の製造
方法を工程順に示す断面図。
【図７】本発明の第１の実施例に係る半導体装置の製造
方法を工程順に示す断面図。
【図８】本発明の第１の実施例に係る半導体装置の製造
方法を工程順に示す断面図。
【図９】本発明の第１の実施例に係る半導体装置の製造
方法を工程順に示す断面図。
【図１０】本発明の第１の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図１１】本発明の第２の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図１２】本発明の第２の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図１３】本発明の第２の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図１４】本発明の第２の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図１５】本発明の第２の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図１６】本発明の第２の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図１７】本発明の第２の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図１８】本発明の第２の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図１９】本発明の第３の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図２０】本発明の第３の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図２１】本発明の第３の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図２２】本発明の第３の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図２３】本発明の第３の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図２４】本発明の第３の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図２５】本発明の第３の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図２６】本発明の第３の実施例に係る半導体装置の製
造方法を工程順に示す断面図。
【図２７】アルミニウムとその他金属の酸化の熱平衡を
示す図。
【図２８】珪素とその他金属の蒸気圧曲線を示す図。
【図２９】各金属材料の比抵抗を示す図。
【図３０】従来の半導体装置の製造方法を工程順に示す
断面図。
【図３１】従来の半導体装置の製造方法を工程順に示す
断面図。
【図３２】従来の半導体装置の製造方法を工程順に示す
断面図。
【図３３】従来の半導体装置の製造方法を工程順に示す
断面図。
【図３４】従来の半導体装置の製造方法を工程順に示す
断面図。
【図３５】従来の半導体装置の製造方法を工程順に示す
断面図。
【符号の説明】
１ １０１ ２０１ 半導体基板 ３ １０３ ２０３ 素子分離領域 ５ １０５ ２０５ ゲート酸化膜 ７ ９ １０７ １０９ ２０７ ２０９ ゲート電
極 １１ １１１ ２１１ ゲート電極側壁 １３ １１３ ２１３ 高濃度ソース・ドレイン拡
散領域 １５ １１５ １１５ 低濃度ソース・ドレイン拡散
領域 １７ １１７ ２１７ 層間絶縁膜 １９ コンタクトホール ２１ １２１ ２２１ バリアメタル（ニオブ膜） ２３ １２３ ２２３ コンタクト電極（アルミニウ
ム膜） ２５ １２５ ２２５ 酸化ニオブ膜 ２７ １２７ １５７ ２２７ ２５３ 層間絶縁膜 ２９ １５５ ２５５ フォトレジスト膜 ３１ １３１ ビアホール １１９ 配線溝 １５１ ２５１ 窒化シリコン膜 １２７ 配線溝

Claims (41)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に形成された第１の領域と第
    ２の領域を有する第１金属層と、 この第２の領域上に形成された第２金属層とを有し、 前記第１の領域は酸化され、前記第２の領域は酸化され
    ていないことを特徴とする半導体装置。
  2. 【請求項２】半導体基板上に形成された凹部を有する絶
    縁層と、前記絶縁層上に形成された金属層と、この金属
    層に形成された第１の領域と前記凹部内の前記金属層に
    形成された第２の領域と、 前記第２の領域上に形成された第２金属層とを有し、 前記第１の領域は酸化され、前記第２の領域は酸化され
    ていないことを特徴とする半導体装置。
  3. 【請求項３】前記第１金属層の前記第２の領域はバリア
    メタル層であることを特徴とする請求項１又は２記載の
    半導体装置。
  4. 【請求項４】前記第２の領域上に絶縁層を有し、前記第
    １金属層の前記第２の領域は、前記第２の領域上の前記
    絶縁層に対して所定のエッチング選択性を有するエッチ
    ングストッパ層であることを特徴とする請求項１又は２
    記載の半導体装置。
  5. 【請求項５】前記第１金属層の前記第１の領域は、前記
    第２金属層をマスクにした酸化により形成されたことを
    特徴とする請求項１又は２記載の半導体装置。
  6. 【請求項６】前記第１金属層を構成する金属は、酸化物
    の比抵抗が１ｋΩ・ｍ程度以上の不良導体であることを
    特徴とする請求項１又は２記載の半導体装置。
  7. 【請求項７】前記第１金属層の前記第１の領域及び前記
    第２の領域は、同時に形成されたことを特徴とする請求
    項１又は２記載の半導体装置。
  8. 【請求項８】前記第２の金属層は、金属配線層であるこ
    とを特徴とする請求項１又は２記載の半導体装置。
  9. 【請求項９】前記凹部はコンタクトホールであることを
    特徴とする請求項２記載の半導体装置。
  10. 【請求項１０】前記凹部はビアホールであることを特徴
    とする請求項２記載の半導体装置。
  11. 【請求項１１】半導体基板上に形成された金属層と、 この金属層上に形成された絶縁層とを有し、 この金属層の一部領域は酸化され、且つこの一部領域は
    前記絶縁層に対して所定のエッチング選択性を有するこ
    とを特徴とする半導体装置。
  12. 【請求項１２】前記金属層はバリアメタル層であること
    を特徴とする請求項１記載の半導体装置。
  13. 【請求項１３】半導体基板上に形成された凹部を有する
    第１絶縁層と、 この凹部内に形成された第１金属層と、 前記絶縁層上に形成され、且つ前記第１金属層と同時に
    形成された第２金属層と、 前記第１金属層上に形成された第３金属層と、 前記第２金属層上に形成された第２絶縁層とを有し、 前記第２金属層は前記第２絶縁層に対して所定のエッチ
    ング選択性を有することを特徴とする半導体装置。
  14. 【請求項１４】前記第１金属層はバリアメタルであるこ
    とを特徴とする請求項１３記載の半導体装置。
  15. 【請求項１５】前記第２金属層は、前記第１金属層を構
    成する金属の酸化物であることを特徴とする請求項１３
    記載の半導体装置。
  16. 【請求項１６】前記第１の金属層を構成する金属は、酸
    化物の比抵抗が１ｋΩ・ｍ程度以上の不良導体であるこ
    とを特徴とする請求項１３記載の半導体装置。
  17. 【請求項１７】前記第２金属層は、前記第３金属層をマ
    スクにした酸化により形成されたことを特徴とする請求
    項１３記載の半導体装置。
  18. 【請求項１８】前記第３金属層は実質上酸化されていな
    いことを特徴とする請求項１３記載の半導体装置。
  19. 【請求項１９】前記第３の金属層は金属配線層であるこ
    とを特徴とする請求項１３記載の半導体装置。
  20. 【請求項２０】前記凹部はコンタクトホールであること
    を特徴とする請求項１３記載の半導体装置。
  21. 【請求項２１】前記凹部はビアホールであることを特徴
    とする請求項１３記載の半導体装置。
  22. 【請求項２２】半導体基板上に第１金属層を形成する工
    程と、 この第１金属層上に第２金属層を形成する工程と、 この第２金属層をマスクにして、前記第１金属層を酸化
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  23. 【請求項２３】半導体基板上に形成された絶縁層に凹部
    を形成する工程と、 前記絶縁層上及び前記凹部内表面上に第１金属層を形成
    する工程と、 前記凹部中の前記第１金属層上に、第２金属層を形成す
    る工程と、 この第２金属層をマスクにして、前記絶縁層上の前記第
    １金属層を酸化する工程とを有することを特徴とする半
    導体装置の製造方法。
  24. 【請求項２４】前記第１金属層を構成する金属は、酸化
    物の比抵抗が１ｋΩ・ｍ程度以上の不良導体であること
    を特徴とする請求項２２又は２３記載の半導体装置の製
    造方法。
  25. 【請求項２５】前記第１金属層の酸化は、４００Ｋ〜８
    ００Ｋ程度の範囲内での水蒸気と水素の混合気体の雰囲
    気中での酸化であることを特徴とする請求項２２又は２
    ３記載の半導体装置の製造方法。
  26. 【請求項２６】前記第１金属層はバリアメタルであるこ
    とを特徴とする請求項２２又は２３記載の半導体装置の
    製造方法。
  27. 【請求項２７】前記第１金属層を構成する金属は、酸化
    物が前記絶縁層に対して所定のエッチング選択比を有す
    ることを特徴とする請求項２２又は２３記載の半導体装
    置の製造方法。
  28. 【請求項２８】前記第２金属層を酸化させずに、前記第
    １金属層を酸化させることを特徴とする請求項２２又は
    ２３記載の半導体装置の製造方法。
  29. 【請求項２９】前記第２金属層下の領域の前記第１金属
    層は酸化されないことを特徴とする請求項２２又は２３
    記載の半導体装置の製造方法。
  30. 【請求項３０】前記第２の金属層は配線層であることを
    特徴とする請求項２２又は２３記載の半導体装置の製造
    方法。
  31. 【請求項３１】前記凹部はコンタクトホールであること
    を特徴とする請求項２３記載の半導体装置の製造方法。
  32. 【請求項３２】前記凹部はビアホールであることを特徴
    とする請求項２３記載の半導体装置の製造方法。
  33. 【請求項３３】半導体基板上に形成された第１絶縁層に
    凹部を形成する工程と、 前記絶縁層上に、前記凹部内
    表面上に第１の領域有し且つ前記凹部内表面を除く前記
    絶縁層上に第２の領域を有する第１金属層を形成する工
    程と、 前記第１金属層の前記第１の領域上に、第２金属層を形
    成する工程と、 この第２金属層をマスクにして、前記第１金属層の前記
    第２領域を酸化させる工程と、 前記第１金属層及び前記第２金属層上に第２絶縁層を形
    成する工程と、 前記第１金属層の前記第２の領域をエ
    ッチングストッパにして前記第２絶縁層を開口し、前記
    第２金属層を露出する工程とを有することを特徴とする
    半導体装置の製造方法。
  34. 【請求項３４】半導体基板上に形成された第１絶縁層に
    第１配線溝を形成する工程と、 前記第１絶縁層上の前記配線溝上の領域に開口を有する
    第１ストッパ層を形成する工程と、 この第１ストッパ層及び前記第１絶縁層上に第２絶縁層
    を形成する工程と、 この第２絶縁層上に、前記第１ストッパ層の開口上に開
    口を有するマスク層を形成する工程と、 この第１マスク層をマスクにして前記第２絶縁層及び前
    記第１絶縁層を連続してエッチングし、配線溝を形成す
    る工程と、 前記絶縁層上に、前記配線溝内表面上に第１の領域有し
    且つ前記配線溝内表面を除く前記絶縁層上に第２の領域
    を有する第１金属層を形成する工程と、 前記第１金属層の前記第１の領域上に、第２金属層を形
    成する工程と、 この第２金属層をマスクにして、前記第１金属層の前記
    第２の領域を酸化させる工程と、 前記第１金属層及び
    前記第２金属層上に第３絶縁層を形成する工程と、 前記第１金属層の前記第２の領域をエッチングストッパ
    にして前記第３絶縁層を開口し、前記第２金属層を露出
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  35. 【請求項３５】半導体基板上に形成された第１絶縁層に
    凹部を形成する工程と、 前記絶縁層上に、前記凹部内
    表面上に第１の領域有し且つ前記凹部内表面を除く前記
    絶縁層上に第２の領域を有する第１金属層を形成する工
    程と、 前記第１金属層の前記第１の領域上に、第２金属層を形
    成する工程と、 この第２金属層をマスクにして、前記第１金属層の前記
    第２の領域を酸化させる工程と、 前記第１金属層及び前記第２金属層上に第２絶縁層を形
    成する工程と、 この第２の絶縁層上に前記凹部上の領域に開口を有する
    エッチングストッパ層を形成する工程と、このエッチン
    グストッパ層及び前記第２の絶縁層上に第３の絶縁層を
    形成する工程と、この第３の絶縁層上に、前記凹部上の
    領域に開口を有するマスク層を形成する工程と、このマ
    スク層をマスクにして、前記エッチングストッパ層及び
    前記第１金属層の前記第２の領域をエッチングストッパ
    として、前記第３及び第２の絶縁層を連続してエッチン
    グして、前記第２金属層を露出する工程とを有すること
    を特徴とする半導体装置の製造方法。
  36. 【請求項３６】前記第１金属層はバリアメタル層である
    ことを特徴とする請求項３３乃至３５記載の半導体装置
    の製造方法。
  37. 【請求項３７】前記第１金属層の前記第１の領域は、酸
    化されないことを特徴とする請求項３３乃至３５記載の
    半導体装置の製造方法。
  38. 【請求項３８】前記第２金属層は実質的に酸化されない
    ことを特徴とする請求項３３乃至３５記載の半導体装置
    の製造方法。
  39. 【請求項３９】前記第１金属層の酸化は、４００Ｋ〜８
    ００Ｋ程度の範囲内での水蒸気と水素の混合気体の雰囲
    気中での酸化であることを特徴とする請求項３３乃至３
    ５記載の半導体装置の製造方法。
  40. 【請求項４０】前記第１金属層を構成する金属はタンタ
    ルであり、前記第２の金属層を構成する金属はアルミニ
    ウムであることを特徴とする請求項１乃至３９記載の半
    導体装置の製造方法。
  41. 【請求項４１】前記第１金属層を構成する金属はニオブ
    であり、前記第２の金属層を構成する金属は銅であるこ
    とを特徴とする請求項１乃至３９記載の半導体装置の製
    造方法。
JP9126134A 1996-11-11 1997-05-16 半導体装置及びその製造方法 Pending JPH10189730A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9126134A JPH10189730A (ja) 1996-11-11 1997-05-16 半導体装置及びその製造方法
US08/965,887 US6008127A (en) 1996-11-11 1997-11-07 Semiconductor device having etching stopper layer formed by oxidation and method of fabricating the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-298338 1996-11-11
JP29833896 1996-11-11
JP9126134A JPH10189730A (ja) 1996-11-11 1997-05-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10189730A true JPH10189730A (ja) 1998-07-21

Family

ID=26462356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9126134A Pending JPH10189730A (ja) 1996-11-11 1997-05-16 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6008127A (ja)
JP (1) JPH10189730A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19853617B4 (de) * 1998-11-17 2005-12-08 Mosel Vitelic Inc. Verfahren zum Herstellen eines Metallkontakt-Teils
JP2009038388A (ja) * 2000-10-30 2009-02-19 Samsung Electronics Co Ltd 局部エッチング阻止物質層を有するビットラインスタッド上のビットラインランディングパッドと非境界コンタクトとを有する半導体素子及びその製造方法
WO2012002282A1 (ja) * 2010-06-28 2012-01-05 東京エレクトロン株式会社 成膜方法及び処理システム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000094310A (ja) * 1998-09-24 2000-04-04 Matsushita Electric Ind Co Ltd 被研磨基板の保持装置、基板の研磨方法及び半導体装置の製造方法
JP3974284B2 (ja) * 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
JP2002252281A (ja) * 2001-02-27 2002-09-06 Sony Corp 半導体装置およびその製造方法
US6882053B1 (en) * 2001-12-28 2005-04-19 Micrel, Inc. Buried power buss utilized as a ground strap for high current, high power semiconductor devices and a method for providing the same
US6894393B1 (en) 2001-12-28 2005-05-17 Micrel, Inc. Buried power bus utilized as a sinker for high current, high power semiconductor devices and a method for providing the same
US7183193B2 (en) * 2001-12-28 2007-02-27 Micrel, Inc. Integrated device technology using a buried power buss for major device and circuit advantages
JP2004247337A (ja) * 2003-02-10 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
US7087517B2 (en) * 2003-12-24 2006-08-08 Intel Corporation Method to fabricate interconnect structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100215338B1 (ko) * 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5164340A (en) * 1991-06-24 1992-11-17 Sgs-Thomson Microelectronics, Inc Structure and method for contacts in cmos devices
US5233135A (en) * 1991-06-28 1993-08-03 Sgs-Thomson Microelectronics, Inc. Interconnect for integrated circuits
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19853617B4 (de) * 1998-11-17 2005-12-08 Mosel Vitelic Inc. Verfahren zum Herstellen eines Metallkontakt-Teils
JP2009038388A (ja) * 2000-10-30 2009-02-19 Samsung Electronics Co Ltd 局部エッチング阻止物質層を有するビットラインスタッド上のビットラインランディングパッドと非境界コンタクトとを有する半導体素子及びその製造方法
WO2012002282A1 (ja) * 2010-06-28 2012-01-05 東京エレクトロン株式会社 成膜方法及び処理システム
JP2012009788A (ja) * 2010-06-28 2012-01-12 Tokyo Electron Ltd 成膜方法及び処理システム
US9266146B2 (en) 2010-06-28 2016-02-23 Tokyo Electron Limited Film forming method and processing system

Also Published As

Publication number Publication date
US6008127A (en) 1999-12-28

Similar Documents

Publication Publication Date Title
US5002902A (en) Method for fabricating a semiconductor device including the step of forming an alignment mark
KR100328749B1 (ko) 듀얼다마신구조를갖는반도체장치제조방법
JPH09153545A (ja) 半導体装置及びその製造方法
US6197661B1 (en) Semiconductor device with trench isolation structure and fabrication method thereof
US5834369A (en) Method of preventing diffusion between interconnect and plug
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US4786962A (en) Process for fabricating multilevel metal integrated circuits and structures produced thereby
JPH10189730A (ja) 半導体装置及びその製造方法
US6274932B1 (en) Semiconductor device having metal interconnection comprising metal silicide and four conductive layers
US6279585B1 (en) Etching method and method for manufacturing semiconductor device using the same
JP3312604B2 (ja) 半導体装置の製造方法
US6245657B1 (en) Self-aligned, low contact resistance, via fabrication process
US5427982A (en) Method for fabricating a semiconductor device
US6096579A (en) Method for controlling the thickness of a passivation layer on a semiconductor device
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
JP4472286B2 (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
JPH05299397A (ja) 金属プラグの形成方法
KR100642485B1 (ko) 반도체 소자의 제조 방법
JPH11214506A (ja) 半導体装置及びその製造方法
US20010023132A1 (en) Method for controlling critical dimension of contact opening
JP2790514B2 (ja) 半導体装置の製造方法
JPH08330422A (ja) 半導体装置およびその製造方法
JPH08125013A (ja) 半導体装置およびその製造方法
JPH09115888A (ja) 半導体装置の製造方法
JPH05198684A (ja) 半導体装置の製造方法