JP3967248B2 - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP3967248B2 JP3967248B2 JP2002311813A JP2002311813A JP3967248B2 JP 3967248 B2 JP3967248 B2 JP 3967248B2 JP 2002311813 A JP2002311813 A JP 2002311813A JP 2002311813 A JP2002311813 A JP 2002311813A JP 3967248 B2 JP3967248 B2 JP 3967248B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- level
- output
- level power
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、レベルシフト回路に係り、特に２つの異なる電源電圧間で動作する回路間で信号を送受信する場合に信号のレベル変換を行うレベルシフト回路に関する。
【０００２】
【従来の技術】
第１の電源電圧で動作する回路から第２の電源電圧で動作する回路へ伝達される信号のレベルを変換する場合にレベルシフト回路が用いられる。従来のレベルシフト回路は、例えば、図１１に示すように、電源ＶＣＣ１とグランドＧＮＤ１間に接続されるタイミング生成回路１０１と、電源ＶＣＣ２とグランドＧＮＤ２間に接続され、タイミング生成回路１０１の出力側に接続された電圧変換回路１０２とにより構成される。タイミング生成回路１０１は、入力端子１５１が入力端子に接続されたバッファ１１１と、バッファ１１１の出力端子が入力端子に接続されたインバータ１１２とにより構成される。バッファ１１１とインバータ１１２は、電源ＶＣＣ１とグランドＧＮＤ１間に接続される。
【０００３】
図１１に示すレベルシフト回路は、入力端子１５１から入力信号Ｓinがタイミング生成回路１０１に入力されると、バッファ１１１の出力端子から信号ＴＳ１０１を出力する。次に、インバータ１１２は、信号ＴＳ１０１を入力し、信号ＴＳ１０１と逆相の信号ＴＳ１０２を出力する。ただし、信号TＳ１０１、信号TＳ１０２の振幅は電源電圧ＶＣ１０１である。電圧変換回路１０２は、信号ＴＳ１０１とＴＳ１０２を入力し、振幅が電源電圧ＶＣ１０２の電圧に変換された信号Ｓoutバーを出力端子１５２から出力する。
【０００４】
一方、電源投入時において、電源電圧ＶＣ１０１が電源電圧ＶＣ１０２と比較し緩やかに立ち上がる場合の動作及び電源電圧ＶＣ１０２が電源電圧ＶＣ１０１と比較し緩やかに立ち下がる場合の動作をを図１２を用いて説明する。ただし、電源電圧ＶＣ１０１は電源電圧ＶＣ１０２より低いとして模式的に説明する。
【０００５】
（イ）先ず、時刻ｔ１０１に示すように、電源ＶＣＣ２の電圧ＶＣ１０２が最低動作電圧Ｖmin以上となると電圧変換回路１０２が動作する。ただし、最低動作電圧Ｖminは電圧変換回路１０２の内部に設けられるトランジスタ等の閾値電圧により決定される。
【０００６】
（ロ）次に、時刻ｔ１０２に示すように、電源ＶＣＣ１の電圧ＶＣ１０１がインバータ１１２の動作閾値電圧Ｖｔｈ以上になるとタイミング生成回路１０１が動作する。
【０００７】
（ハ）次に、時間ｔ１０３に示すように、電源が遮断されると、電源ＶＣＣ１の電圧ＶＣ１０１及び電源ＶＣＣ２の電圧ＶＣ１０２が降下を始める。
【０００８】
（二）次に、時間ｔ１０４に示すように、電源ＶＣＣ１の電圧ＶＣ１０１がインバータ１１２の動作閾値電圧Ｖｔｈと等しくなると、タイミング生成回路１０１が停止する。
【０００９】
（ホ）次に時間ｔ１０５に示すように、電源ＶＣＣ２の電圧ＶＣ１０２が最低動作電圧Ｖminと等しくなると、電圧変換回路１０２が停止する。
【００１０】
【特許文献１】
特開平７−２３１２５２号公報
【００１１】
【発明が解決しようとする課題】
しかし、図１２に示すように、電源電圧ＶＣ１０１が電源電圧ＶＣ１０２と比較し緩やかに立ち上がる場合、時刻ｔ１０１〜ｔ１０２に示すように、タイミング生成回路１０１が停止し、電圧変換回路１０２が動作する。この時、電圧変換回路１０２に入力される信号ＴＳ１０１，ＴＳ２０２が共にローレベルとなるため、不安定動作領域ができる問題があった。
【００１２】
また、電源電圧ＶＣ１０２が電源電圧ＶＣ１０１と比較し緩やかに立ち下がる場合、ｔ１０４〜ｔ１０５に示すように、タイミング生成回路１０１が停止し、電圧変換回路１０２が動作する。この時、電圧変換回路１０２に入力される信号ＴＳ１０１、ＴＳ１０２が共にローレベルとなるため、不安定動作領域ができる問題があった。
【００１３】
本発明の目的は、電源立ち上がり及び立ち下がり時において、第１の電源電圧ＶＣ１０１が第２の電源電圧ＶＣ１０２に比べ低い場合でも、第１の電源電圧ＶＣ１０１に依存せず、より広範囲において安定した出力を確保することが可能なレベルシフト回路を提供することである。
【００１４】
【課題を解決するための手段】
本発明の様態は、（イ）第１の高位電源と第１の低位電源との間に接続され、入力端子から入力信号を入力するバッファと、（ロ）前記第１の高位電源よりも電圧が高い第２の高位電源と第２の低位電源との間に、及びバッファの出力端子が入力側にそれぞれ接続された反転回路と、（ハ）第２の高位電源が高位電源入力端子に、第２の低位電源が低位電源入力端子に、バッファの出力端子が第１の入力端子に、及び反転回路の出力側が第２の入力端子にそれぞれ接続され、入力信号の振幅を変換した信号を出力する電圧変換回路とを備えることを特徴とするレベルシフト回路であることを要旨とする。
【００１５】
本発明の他の様態は、（イ）第１の高位電源と第１の低位電源との間に接続され、入力信号に応じて、互いに逆相の第１及び第２の信号を生成するタイミング生成回路と、（ロ）第１の高位電源よりも電圧の高い第２の高位電源に接続され、第１及び第２の信号を入力し、入力信号の電圧変換を行う第１及び第２の電圧変換回路と、（ハ）第２の高位電源と第２の低位電源との間に接続され、第１及び第２の電圧変換回路の出力信号を入力し、インピーダンス変換を行い出力信号を出力するバッファ回路と、（ニ）第１の高位電源と第１の低位電源との間に接続され、出力制御信号を入力し、インピーダンス変換した第１の制御信号を出力するバッファと、（ホ）第２の高位電源と第２の低位電源との間に接続され、第１の制御信号の逆相となる第２の制御信号を出力する反転回路と、（ヘ）第２の低位電源に接続され、第１及び第２の制御信号に応じて第１及び第２の電圧変換回路の動作を停止させる第１及び第２の出力制御回路とを備えることを特徴とするレベルシフト回路であることを要旨とする。
【００１６】
【発明の実施の形態】
次に、図面を参照して本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。
【００１７】
（第１の実施の形態）
本発明の第１の実施の形態に係るレベルシフト回路１０ａは、図１に示すように、第１の高位電源ＶＣＣ１と第１の低位電源ＶＳＳ１との間に接続され、入力端子５１から入力信号Ｓinを入力するバッファ１１と、第２の高位電源ＶＣＣ２と第２の低位電源ＶＳＳ２との間に、及びバッファ１１の出力端子が入力側にそれぞれ接続された反転回路１と、第２の高位電源ＶＣＣ２と第２の低位電源ＶＳＳ２との間に、バッファ１１の出力端子が第１の入力側に、及び反転回路１の出力側が第２の入力側にそれぞれ接続され、入力信号Ｓinの振幅を変換した出力信号Ｓoutバーを出力する電圧変換回路２とを備える。
【００１８】
反転回路１は、第２の高位電源ＶＣＣ２に一端が接続された電流源１３と、電流源１３の他端と第２の低位電源ＶＳＳ２との間に、バッファ１１の出力端子が入力端子に、電圧変換回路２の第２の入力側５８が出力端子にそれぞれ接続されたインバータ１２とを備える。
【００１９】
電圧変換回路２は、第２の高位電源ＶＣＣ２が第１の主電極に、ぞれぞれの制御電極が対向する第２の主電極に互いに接続された第１の変換トランジスタＰ１及び第２の変換トランジスタＰ２と、第１の変換トランジスタＰ１の第２の主電極が第２の主電極に、インバータ１２の出力端子が制御電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第３の変換トランジスタＮ１と、第２の変換トランジスタＰ２の第２の主電極が第２の主電極に、バッファ１１の出力端子を制御電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第４の変換トランジスタＮ２とを備える。
【００２０】
電流源１３は、例えば、図２（ａ）及び図２（ｂ）に示すように、第２の主電極と制御電極が互いに接続されるダイオード接続されたトランジスタを用いることができる。また、インバータ１２は、例えば、図２（ａ）及び図２（ｂ）に示すように、入力端子（図１に示すバッファ１１の出力端子）５６が制御電極に、電流源１３の他端が第１の主電極にそれぞれ接続された第１のトランジスタＰ１０と、バッファ１１の出力端子５６が制御電極に、第１のトランジスタの第２の主電極が第２の主電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第２のトランジスタＮ１０とを備える。
【００２１】
電流源１３は、図３（ａ）に示すように、例えば、第２の高位電源ＶＣＣ２と第２の低位電源ＶＳＳ２との間に直列に接続された第１の分圧抵抗Ｒ１及び第２の分圧抵抗Ｒ２と、第１の分圧抵抗Ｒ１及び第２の分圧抵抗Ｒ２との中間接続点が制御電極に接続された電流源トランジスタＮ１２とを備えるようにしてもよい。また、図３（ｂ）に示すように、例えば、第２の高位電源ＶＣＣ２と第２の低位電源ＶＳＳ２との間に直列に接続された第１の分圧抵抗Ｒ１及び第２の分圧抵抗Ｒ２と、第１の分圧抵抗Ｒ１及び第２の分圧抵抗Ｒ２の接続点が制御電極に接続された電流源トランジスタＰ１２とを備えるとしてもよい。
【００２２】
反転回路１は、例えば、図４に示すように、第２の高位電源ＶＣＣ２と第２の低位電源ＶＳＳ２との間に直列に接続された第１の設定抵抗Ｒ３及び第２の設定抵抗Ｒ４と、高位電源電源端子と低位電源端子が第２の設定抵抗Ｒ４に並列に接続されたインバータ１２とを備えるようにしてもよい。
【００２３】
ここで、各トランジスタがＭＯＳトランジスタの場合には、「第１の主電極」はソース電極、「第２の主電極」はドレイン電極、「制御電極」はゲート電極に対応する。
【００２４】
以下、図１を参照しながら、本発明の実施の形態に係るレベルシフト回路１０ａの電源導入時の動作を、図５を用いて説明する。ただし、第１の電源ＶＣＣ１の電圧ＶＣ１は第２の電源ＶＣＣ２の電圧ＶＣ２よりも低く、且つ第１の電源電圧ＶＣ１が第２の電源電圧ＶＣ２と比較し緩やかに立ち上がるとする。
【００２５】
（イ）先ず、図５（ａ）に示すように、時刻ｔ１において、第２の電源電圧ＶＣ２がインバータ１２の動作閾値電圧Ｖｔｈ以上になると反転回路１が動作する。反転回路１が動作すると、図５（ｅ）に示すように、入力信号Ｓinを反転した第２の信号Ｓ２の出力はローレベルまたはハイレベルのいずれかに確定する。
【００２６】
（ロ）次に、時刻ｔ２において、図５（ａ）に示すように、第２の電源電圧ＶＣ２が最低動作電圧Ｖmin以上となると電圧変換回路２が動作する。電圧変換回路２が動作すると、不安定動作領域が終了し、図５（ｆ）に示すように。出力信号Ｓoutバーがローレベルまたはハイレベルのいずれかに確定する。
【００２７】
ただし、最低動作電圧は電圧変換回路２の内部に設けられる第１の変換トランジスタＰ１、第２の変換トランジスタＰ２、第３の変換トランジスタＮ１、及び第４の変換トランジスタＮ２の閾値電圧による。
【００２８】
（ハ）次に、時刻ｔ３において、第１の電源電圧ＶＣ１が、図５（ｂ）に示すように、インバータ１２の動作閾値電圧Ｖｔｈと等しくなる。バッファ１１は、第１の電源電圧ＶＣＣ１で動作する回路から供給される図５（ｃ）に示す入力信号Ｓinを入力端子から入力する。次に、バッファ１１は、図５（ｄ）に示すように、出力端子から入力信号Ｓinと同相信号であり、電圧レベルが第１の電源電圧ＶＣ１となる第１の信号ＴＳ１を出力する。ただし、第１の信号ＴＳ１は、図５（ｂ）に示すように、バッファ回路に供給される第１の電源電圧ＶＣ１の電圧がインバータ１２の閾値電圧以上になる時刻ｔ３以降確定するものとして説明している。
【００２９】
（ニ）時刻ｔ４において、入力信号Ｓinがローレベルからハイレベルとなると、図５（ｄ）に示すように、バッファ１１の出力端子から出力される第１の信号ＴＳ１は、ローレベルからハイレベルとなる。また、インバータ１２の入力端子に入力される第１の信号ＴＳ１がローレベルからハイレベルとなると、第２の信号ＴＳ２は、図５（e）に示すように、ハイレベルからローレベルとなる。この時、電圧変換回路２は、第１の信号ＴＳ１と第２の信号ＴＳ２を入力し、入力信号Ｓinと同相であり、且つ振幅が第２の電源電圧ＶＣ２の電圧に変換された出力信号Ｓoutバーを第１の出力端子５２から出力する。
【００３０】
（ホ）次に、時刻ｔ５において、入力信号Ｓinがハイレベルからローレベルとなると、図５（ｄ）に示すように、バッファ１１の出力端子から出力される第１の信号ＴＳ１は、ローレベルからハイレベルとなる。また、インバータ１２の入力端子に入力される第１の信号ＴＳ１がローレベルからハイレベルとなると、第２の信号ＴＳ２は、図５（e）に示すように、ハイレベルからローレベルとなる。この時、電圧変換回路２は、第１の信号ＴＳ１と第２の信号ＴＳ２を入力し、図５（ｆ）に示すように、入力信号Ｓinと逆相であり、且つ振幅が第２の電源電圧ＶＣＣ２の電圧に変換された出力信号Ｓoutバーを第１の出力端子５２から出力する。ただし、入力信号Ｓinと出力信号Ｓoutの振幅はトランジスタ、各部品等による電圧降下を考慮せず電源電圧がそのまま出力されるとして模式的に表している。
【００３１】
本発明の第１の実施の形態に係るレベルシフト回路１０ａによれば、反転回路１の出力が第２の電源電圧ＶＣ２の立ち上がり及び立ち下がりにより決まるので、電源立ち上がり及び立ち下がり時において、第１の電源電圧ＶＣ１が第２の電源電圧ＶＣ２に比べ低い場合であっても、第１の電源電圧ＶＣ１に依存せず、より広範囲において安定した出力を確保することが可能となる。
【００３２】
（第１の実施の形態の第１の変形例）
本発明の第１の実施の形態の第１の変形例に係るレベルシフト回路１０ｂは、図６に示すように、図１に示すレベルシフト回路１０ａに第２の出力端子５３を追加している点で異なる。第２の出力端子５３は第１の変換トランジスタＰ１及び第３の変換トランジスタＮ１の第２の主電極の接続点に接続される。
【００３３】
本発明の第１の実施の形態の第１の変形例に係るレベルシフト回路１０ｂは、入力信号Ｓinを電圧変換し、且つ第１の出力端子５２から入力信号Ｓinの逆相信号である出力信号Ｓoutバーを、第２の出力端子５３から入力信号Ｓinの同相である出力信号Ｓoutを出力する。ただし、入力信号Ｓinに対して同相となる出力信号Ｓoutのみが必要な場合は、第２の出力端子５３の単出力であってもよい。
【００３４】
本発明の第２の実施の形態に係るレベルシフト回路１０ｂによれば、反転回路１の出力が第２の電源電圧ＶＣ２の立ち上がり及び立ち下がりにより決まるので、電源立ち上がり及び立ち下がり時において、第１の電源電圧ＶＣ１が第２の電源電圧ＶＣ２に比べ低い場合であっても、第１の電源電圧ＶＣ１に依存せず、より広範囲において安定した出力を確保することが可能となる。また、入力信号Ｓinの逆相となる出力信号Ｓoutバーだけでなく、同相となる出力信号Ｓoutとをそれぞれを用いることができる。
【００３５】
（第１の実施の形態の第２の変形例）
本発明の第１の実施の形態の第２の変形例に係るレベルシフト回路１０ｃは、図７に示すように、図１に示すレベルシフト回路１０ａの出力段にバッファ回路３を追加する点で異なる。バッファ回路３は、電圧変換回路２の出力側に、第２の高位電源ＶＣＣ２と第２の低位電源ＶＳＳ２との間にそれぞれ接続される。また、バッファ回路３は、電圧変換回路２の出力側に接続された第１のインバータ４１及び第２のインバータ４２と、第１のインバータ４１の出力側が制御電極に、第２の高位電源ＶＣＣ２が第１の主電極に、第１の出力端子５２が第２の主電極にそれぞれ接続された第１の出力トランジスタＰ６０と、第２のインバータ４２の出力側が制御電極に、第１の出力端子５２が第２の主電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第２の出力トランジスタＮ６０とを備える。
【００３６】
本発明の第１の実施の形態の第２の変形例に係るレベルシフト回路１０ｃは、電圧変換回路２から出力された出力信号Ｓ１を、第１のインバータ４１及び第２のインバータ４２の入力端子に入力する。出力信号Ｓ１が入力されると、第１のインバータ４１及び第２のインバータ４２は、ぞれぞれ出力信号Ｓ１を反転した第１のドライブ信号Ｓd1、第２のドライブ信号Ｓd2を出力する。第１のドライブ信号Ｓd1、第２のドライブ信号Ｓd2が、それぞれ第１の出力トランジスタＰ６０、第２の出力トランジスタＮ６０に供給されると、出力信号Ｓ１がハイレベルとなる場合に、第１の出力トランジスタＰ６０はオンする。第１の出力トランジスタＰ６０がオンすると、出力信号Ｓ１をインピーダンス変換した出力信号Ｓoutバーが出力端子５２から出力される。
本発明の第１の実施の形態の第２の変形例に係るレベルシフト回路１０ｃによれば、反転回路１の出力が第２の電源電圧ＶＣ２の立ち上がり及び立ち下がりにより決まるので、電源立ち上がり及び立ち下がり時において、第１の電源電圧ＶＣ１が第２の電源電圧ＶＣ２に比べ低い場合であっても、第１の電源電圧ＶＣ１に依存せず、より広範囲において安定した出力を確保することが可能となる。また、第１の出力端子５２に接続される負荷は、第１の出力トランジスタＰ６０により規定されるインピーダンス値まで用いることが可能となる。
【００３７】
（第２の実施の形態）
本発明の第２の実施の形態に係るレベルシフト回路１０ｄは、図８に示すように、図１に示すレベルシフト回路１０ａに、出力制御信号ＣＳが入力されると電圧変換回路２がオフし、電圧変換するのを停止させる出力制御回路４とを更に備える点が異なる。
【００３８】
出力制御回路４は、第１の変換トランジスタＰ１の第２の主電極が第２の主電極に、入力端子子が制御電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第１の制御トランジスタＮ３と、第４の変換トランジスタＮ２の第１の主電極が第２の主電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第２の制御トランジスタＮ４と、出力制御端子５４が入力端子に、第２の制御トランジスタＮ４の制御電極が出力端子にぞれぞれ接続されたインバータ１４とを備える。
【００３９】
本発明の第２の実施の形態に係るレベルシフト回路１０ｄの出力制御回路４は、出力制御信号ＣＳを入力する。出力制御信号ＣＳは、インバータ１４の入力端子と、第１の制御トランジスタＮ３の制御電極に入力される。インバータ１４は、出力制御信号ＣＳの逆相信号を出力端子から出力する。出力制御信号ＣＳの逆相信号は第２の制御トランジスタＮ４の制御電極に入力される。第１の制御トランジスタＮ３がオンすると、第１の変換トランジスタＰ１と第３の変換トランジスタＮ１との接続点の電位は、第２の低位電源電圧ＶＳ２の電位となる。また、第２の変換トランジスタP2は、制御電極の電位が第２の低位電源電圧ＶＳ２となりオンする。この時、第２の制御トランジスタＮ４はオフし、出力端子５２から出力される出力信号Soutバーは、常にハイレベルとなる。
【００４０】
一方、出力制御信号CSがローレベルとなると、第１の制御トランジスタN3はオフし、第２の制御トランジスタN４はオンする。この時、電圧変換回路２は、第１の信号ＴＳ１と第２の信号ＴＳ２を入力し、入力信号Ｓinと逆相であり、且つ振幅が第２の電源電圧ＶＣ２の電圧に変換された出力信号Ｓoutバーを第１の出力端子５２から出力する。
【００４１】
本発明の第２の実施の形態に係るレベルシフト回路１０ｄによれば、反転回路１の出力が第２の電源電圧ＶＣ２の立ち上がり及び立ち下がりにより決まるので、電源立ち上がり及び立ち下がり時において、第１の電源電圧ＶＣ１が第２の電源電圧ＶＣ２に比べ低い場合であっても、第１の電源電圧ＶＣ１に依存せず、より広範囲において安定した出力を確保することが可能となる。また、出力制御信号ＣＳを入力することで、出力信号Ｓoutバーのレベルを固定することができる。
【００４２】
（第３の実施の形態）
本発明の第３の実施の形態に係るレベルシフト回路１０ｅは、図９に示すように、入力信号Ｓinに応じて、互いに逆相の第１の信号ＴＳ１及び第２の信号ＴＳ２を生成するタイミング生成回路３０と、第１の信号ＴＳ１及び第２の信号ＴＳ２を入力し、入力信号Ｓinの電圧変換を行う第１の電圧変換回路３１及び第２の電圧変換回路３３と、第１の電圧変換回路３１及び第２の電圧変換回路３３のそれぞれの出力信号である第１及の出力信号Ｓ１，第２の出力信号Ｓ２を入力し、インピーダンス変換を行い出力信号Ｓoutを出力するバッファ回路３５と、出力制御信号ＣＳを入力し、インピーダンス変換した第１の制御信号ＣＳ１を出力するバッファ１１と、第１の制御信号ＣＳ１の逆相となる第２の制御信号ＣＳ２を出力する反転回路１と、第１の制御信号ＣＳ１及び第２の制御信号ＣＳ２を入力されると第１の電圧変換回路３１をオフする第１の出力制御回路３２と、第１の制御信号ＣＳ１及び第２の制御信号ＣＳ２を入力されると第２の電圧変換回路３３をオフする第１の出力制御回路３４とを備える。バッファ１１は、第１の電源電圧ＶＣＣ１が高位電源入力端子に、、第１の低位電源ＶＳＳ１が低位電源入力端子にそれぞれ接続されている。
【００４３】
第１の電圧変換回路３１は、図１０に示すように、例えば、第２の高位電源ＶＣＣ２が第１の主電極に、それぞれの制御電極が対向する第２の主電極に互いに接続された第１の変換トランジスタＰ３１及び第２の変換トランジスタＰ３２と、第１の変換トランジスタＰ３１の第２の主電極が第２の主電極に、タイミング生成回路の第２の出力側が制御電極にそれぞれ接続された第３の変換トランジスタＮ３１と、第２の変換トランジスタＰ３２の第２の主電極が第２の主電極に、バッファ６１の出力端子が制御電極にそれぞれ接続された第４の変換トランジスタＮ３２とを備える。
【００４４】
また、第２の電圧変換回路３３は、例えば、第２の高位電源ＶＣＣ２が第１の主電極に、それぞれの制御電極が対向する第２の主電極に互いに接続された第１の変換トランジスタＰ４１及び第２の変換トランジスタＰ４２と、第１の変換トランジスタＰ４１の第２の主電極が第２の主電極に、インバータ６２の出力端子を制御電極にそれぞれ接続された第３の変換トランジスタＮ４１と、第２の変換トランジスタＰ４２の第２の主電極が第２の主電極に、バッファ６１の出力端子を制御電極にそれぞれ接続された第４の変換トランジスタＮ４２とを備える。
【００４５】
第１の出力制御回路３２は、例えば、互いの第１の主電極及び第２の主電極が接続されるように、第３の変換トランジスタＮ３１と並列に接続された第１の制御トランジスタＮ３３と、第４の変換トランジスタＮ３２の第１の主電極が第２の主電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第２の制御トランジスタＮ３４とを備える。
【００４６】
第２の出力制御回路３４は、例えば、互いの第１の主電極及び第２の主電極が接続されるように、第３の変換トランジスタＮ４１と並列に接続された第１の制御トランジスタＮ４３と、第４の変換トランジスタＮ４２の第１の主電極が第２の主電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第２の制御トランジスタＮ４４とを備える。
【００４７】
バッファ回路３５は、例えば、第１の電圧変換回路３１の出力側が制御電極に、第２の高位電源ＶＣＣ２が第１の主電極にそれぞれ接続された第１のバッファトランジスタＰ５０と、第１の電圧変換回路３１の出力側及び第１のバッファトランジスタＰ５０の制御電極が制御電極に、第２の低位電源ＶＳＳ２が第１の主電極にぞれぞれ接続される第２のバッファトランジスタＮ５０と、第２の高位電源ＶＣＣ２が第１の主電極に、第１の出力端子５２が第２の主電極に、第１のバッファトランジスタＰ５０及び第２のバッファトランジスタＮ５０のそれぞれの第２の主電極が制御電極にそれぞれ接続された第１の出力トランジスタＰ５２と、
第２の電圧変換回路３３の出力側が制御電極に、第１の出力トランジスタＰ５２の第２の主電極が第１の主電極にそれぞれ接続された第３のバッファトランジスタＰ５１と、第２の電圧変換回路３３の出力側及び第３のバッファトランジスタＰ５１の制御電極が制御電極に、第２の低位電源ＶＳＳ２が第１の主電極にぞれぞれ接続される第４のバッファトランジスタＮ５１と、第１の出力トランジスタＰ５２の第２の主電極及び第１の出力端子５２が第１の主電極に、第２の低位電源ＶＳＳ２が第２の主電極に、第３のバッファトランジスタＰ５１及び第４のバッファトランジスタＮ５１のそれぞれの第２の主電極が制御電極にそれぞれ接続された第２の出力トランジスタＮ５２とを備える。
【００４８】
本発明の第３の実施の形態に係るレベルシフト回路１０ｅは、出力制御信号ＣＳがハイレベルとなると、第１の制御信号ＣＳ１はハイレベル、第２の制御信号ＣＳ２はローレベルとなる。第１の制御信号ＣＳ１がハイレベルとなると、第１の制御トランジスタＮ３３，第２の制御トランジスタＮ４４がオンする。また、第２の制御信号ＣＳ２がローレベルとなると、第２の制御トランジスタＮ３４，第１の制御トランジスタＮ４３はオフする。第１の制御トランジスタＮ３３がオン、第２の制御トランジスタＮ３４がオフすると、第１の電圧変換回路３１は、入力信号Ｓinをの振幅を変換した出力信号Ｓ１を出力する。また、第１の制御トランジスタＮ４３がオフ、第２の制御トランジスタＮ４４がオンすると、第２の電圧変換回路３３は、入力信号Ｓinをの振幅を変換した出力信号Ｓ２を出力する。バッファ回路３５は、互いに同相となる出力信号Ｓ１，Ｓ２を入力し、入力信号Ｓinと逆相となり且つインピーダンス変換した出力信号Ｓoutを出力する。
【００４９】
出力制御信号CSがローレベルとなると、第１の制御信号ＣＳ１はローレベル、第２の制御信号ＣＳ２はハイレベルとなる。第１の制御信号ＣＳ１がローレベルとなると、第１の制御トランジスタＮ３３，第２の制御トランジスタＮ４４がオフする。また、第２の制御信号ＣＳ２がハイレベルとなると、第２の制御トランジスタＮ３４，第１の制御トランジスタＮ４３はオンする。第１の制御トランジスタＮ３３がオフ、第２の制御トランジスタＮ３４がオンすると、第１の電圧変換回路３１から出力される出力信号Ｓ１は、ローレベルとなる。また、第１の制御トランジスタＮ４３がオン、第２の制御トランジスタＮ４４がオフすると、第２の電圧変換回路３３から出力される出力信号Ｓ２は、ハイレベルとなる。すなわち、出力制御信号ＣＳがローレベルの場合に、バッファ回路３５により出力端子５２がハイインピーダンス状態となる。
【００５０】
本発明の第３の実施の形態に係るレベルシフト回路１０ｅによれば、反転回路１の出力が第２の電源電圧ＶＣ２の立ち上がり及び立ち下がりにより決まるので、電源立ち上がり及び立ち下がり時において、第１の電源電圧ＶＣ１が第２の電源電圧ＶＣ２に比べ低い場合であっても、第１の電源電圧ＶＣ１に依存せず、より広範囲において安定した出力を確保することが可能となる。また、出力制御信号ＣＳに応じて出力信号Ｓoutをハイインピーダンス状態にすることができる。
【００５１】
（その他の実施の形態）
上記のように、本発明はこの開示の一部をなす論述及び図面がこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００５２】
例えば、既に述べた第１乃至第３の実施の形態に係るレベルシフト回路１０ａ乃至１０ｅは、同一の半導体基板上に集積化することができる。ただし、レベルシフト回路１０ａ乃至１０ｅは、同一の半導体基板上に複数のレベルシフト回路を集積化し、複数の出力信号を出力する半導体集積回路としてもよい。
【００５３】
また、第１の実施の形態に係るレベルシフト回路１０ａの反転回路１は、同様に第２及び第３の実施の形態で示すレベルシフト回路１０ｂ乃至１０ｅにおいても、用いることができる。
【００５４】
第１乃至第３の実施の形態で説明するトランジスタは、ＭＯＳトランジスタに限定されず、ショットキーバリア型ＦＥＴ（ＭＥＳＦＥＴ）、ジャンクション型ＦＥＴ（ＪＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）等であってもよい。
【００５５】
第１乃至第３の実施の形態で説明する各インバータは、デプレッション型、エンハンスメント型等のｐＭＯＳインバータまたはｎＭＯＳインバータ等であってもよい。
【００５６】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００５７】
【発明の効果】
本発明によれば、反転回路の出力が第２の電源電圧の立ち上がり及び立ち下がりにより決まるので、電源立ち上がり及び立ち下がり時において、第１の電源電圧が第２の電源電圧に比べ低い場合であっても、第１の電源電圧に依存せず、より広範囲において安定した出力を確保することが可能なレベルシフト回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るレベルシフト回路１０ａを説明する図である。
【図２】図２（ａ）は、本発明の第１の実施の形態に係るレベルシフト回路の反転回路の回路例を説明する図である。図２（ｂ）は、本発明の第１の実施の形態に係るレベルシフト回路の反転回路の回路例を説明する図である。
【図３】図３（ａ）は、本発明の第１の実施の形態に係るレベルシフト回路の反転回路の回路例を説明する図である。図３（ｂ）は、本発明の第１の実施の形態に係るレベルシフト回路の反転回路の回路例を説明する図である。
【図４】本発明の第１の実施の形態に係るレベルシフト回路の反転回路の回路例を説明する図である。
【図５】本発明の第１の実施の形態に係るレベルシフト回路の動作を説明するタイミングチャートである。
【図６】本発明の第１の実施の形態の第１の変形例に係るレベルシフト回路１０ｂを説明する図である。
【図７】本発明の第１の実施の形態の第２の変形例に係るレベルシフト回路１０ｃを説明する図である。
【図８】本発明の第２の実施の形態に係るレベルシフト回路１０ｄを説明する図である。
【図９】本発明の第３の実施の形態に係るレベルシフト回路１０eを説明する図である。
【図１０】本発明の第３の実施の形態に係るレベルシフト回路１０eの詳細を説明する図である。
【図１１】従来のレベルシフト回路を説明する図である。
【図１２】従来のレベルシフト回路の動作を説明するタイミングチャートである。
【符号の説明】
１…反転回路
２…電圧変換回路
３…バッファ回路
４…出力制御回路
１０ａ〜１０ｅ…レベルシフト回路
１１…バッファ
１２…インバータ
１３…電流源
３０…タイミング生成回路
３１…第１の電圧変換回路
３２…第１の出力制御回路
３３…第２の電圧変換回路
３４…第２の出力制御回路
３５…バッファ回路
４０…電圧保護回路
４１…第１のインバータ
４２…第２のインバータ
５１…入力端子
５２…出力端子（第１の出力端子）
５３…第２の出力端子
５４…制御信号入力端子
５５…制御信号入力端子
５６…入力端子（バッファ１１の出力端子）
５８…第２の入力側
５９…第１の入力側
６２…インバータ
１０１…タイミング生成回路
１０２…電圧変換回路
１１１…バッファ
１１２…インバータ
１５１…入力端子
１５２…出力端子
【発明の属する技術分野】
本発明は、レベルシフト回路に係り、特に２つの異なる電源電圧間で動作する回路間で信号を送受信する場合に信号のレベル変換を行うレベルシフト回路に関する。
【０００２】
【従来の技術】
第１の電源電圧で動作する回路から第２の電源電圧で動作する回路へ伝達される信号のレベルを変換する場合にレベルシフト回路が用いられる。従来のレベルシフト回路は、例えば、図１１に示すように、電源ＶＣＣ１とグランドＧＮＤ１間に接続されるタイミング生成回路１０１と、電源ＶＣＣ２とグランドＧＮＤ２間に接続され、タイミング生成回路１０１の出力側に接続された電圧変換回路１０２とにより構成される。タイミング生成回路１０１は、入力端子１５１が入力端子に接続されたバッファ１１１と、バッファ１１１の出力端子が入力端子に接続されたインバータ１１２とにより構成される。バッファ１１１とインバータ１１２は、電源ＶＣＣ１とグランドＧＮＤ１間に接続される。
【０００３】
図１１に示すレベルシフト回路は、入力端子１５１から入力信号Ｓinがタイミング生成回路１０１に入力されると、バッファ１１１の出力端子から信号ＴＳ１０１を出力する。次に、インバータ１１２は、信号ＴＳ１０１を入力し、信号ＴＳ１０１と逆相の信号ＴＳ１０２を出力する。ただし、信号TＳ１０１、信号TＳ１０２の振幅は電源電圧ＶＣ１０１である。電圧変換回路１０２は、信号ＴＳ１０１とＴＳ１０２を入力し、振幅が電源電圧ＶＣ１０２の電圧に変換された信号Ｓoutバーを出力端子１５２から出力する。
【０００４】
一方、電源投入時において、電源電圧ＶＣ１０１が電源電圧ＶＣ１０２と比較し緩やかに立ち上がる場合の動作及び電源電圧ＶＣ１０２が電源電圧ＶＣ１０１と比較し緩やかに立ち下がる場合の動作をを図１２を用いて説明する。ただし、電源電圧ＶＣ１０１は電源電圧ＶＣ１０２より低いとして模式的に説明する。
【０００５】
（イ）先ず、時刻ｔ１０１に示すように、電源ＶＣＣ２の電圧ＶＣ１０２が最低動作電圧Ｖmin以上となると電圧変換回路１０２が動作する。ただし、最低動作電圧Ｖminは電圧変換回路１０２の内部に設けられるトランジスタ等の閾値電圧により決定される。
【０００６】
（ロ）次に、時刻ｔ１０２に示すように、電源ＶＣＣ１の電圧ＶＣ１０１がインバータ１１２の動作閾値電圧Ｖｔｈ以上になるとタイミング生成回路１０１が動作する。
【０００７】
（ハ）次に、時間ｔ１０３に示すように、電源が遮断されると、電源ＶＣＣ１の電圧ＶＣ１０１及び電源ＶＣＣ２の電圧ＶＣ１０２が降下を始める。
【０００８】
（二）次に、時間ｔ１０４に示すように、電源ＶＣＣ１の電圧ＶＣ１０１がインバータ１１２の動作閾値電圧Ｖｔｈと等しくなると、タイミング生成回路１０１が停止する。
【０００９】
（ホ）次に時間ｔ１０５に示すように、電源ＶＣＣ２の電圧ＶＣ１０２が最低動作電圧Ｖminと等しくなると、電圧変換回路１０２が停止する。
【００１０】
【特許文献１】
特開平７−２３１２５２号公報
【００１１】
【発明が解決しようとする課題】
しかし、図１２に示すように、電源電圧ＶＣ１０１が電源電圧ＶＣ１０２と比較し緩やかに立ち上がる場合、時刻ｔ１０１〜ｔ１０２に示すように、タイミング生成回路１０１が停止し、電圧変換回路１０２が動作する。この時、電圧変換回路１０２に入力される信号ＴＳ１０１，ＴＳ２０２が共にローレベルとなるため、不安定動作領域ができる問題があった。
【００１２】
また、電源電圧ＶＣ１０２が電源電圧ＶＣ１０１と比較し緩やかに立ち下がる場合、ｔ１０４〜ｔ１０５に示すように、タイミング生成回路１０１が停止し、電圧変換回路１０２が動作する。この時、電圧変換回路１０２に入力される信号ＴＳ１０１、ＴＳ１０２が共にローレベルとなるため、不安定動作領域ができる問題があった。
【００１３】
本発明の目的は、電源立ち上がり及び立ち下がり時において、第１の電源電圧ＶＣ１０１が第２の電源電圧ＶＣ１０２に比べ低い場合でも、第１の電源電圧ＶＣ１０１に依存せず、より広範囲において安定した出力を確保することが可能なレベルシフト回路を提供することである。
【００１４】
【課題を解決するための手段】
本発明の様態は、（イ）第１の高位電源と第１の低位電源との間に接続され、入力端子から入力信号を入力するバッファと、（ロ）前記第１の高位電源よりも電圧が高い第２の高位電源と第２の低位電源との間に、及びバッファの出力端子が入力側にそれぞれ接続された反転回路と、（ハ）第２の高位電源が高位電源入力端子に、第２の低位電源が低位電源入力端子に、バッファの出力端子が第１の入力端子に、及び反転回路の出力側が第２の入力端子にそれぞれ接続され、入力信号の振幅を変換した信号を出力する電圧変換回路とを備えることを特徴とするレベルシフト回路であることを要旨とする。
【００１５】
本発明の他の様態は、（イ）第１の高位電源と第１の低位電源との間に接続され、入力信号に応じて、互いに逆相の第１及び第２の信号を生成するタイミング生成回路と、（ロ）第１の高位電源よりも電圧の高い第２の高位電源に接続され、第１及び第２の信号を入力し、入力信号の電圧変換を行う第１及び第２の電圧変換回路と、（ハ）第２の高位電源と第２の低位電源との間に接続され、第１及び第２の電圧変換回路の出力信号を入力し、インピーダンス変換を行い出力信号を出力するバッファ回路と、（ニ）第１の高位電源と第１の低位電源との間に接続され、出力制御信号を入力し、インピーダンス変換した第１の制御信号を出力するバッファと、（ホ）第２の高位電源と第２の低位電源との間に接続され、第１の制御信号の逆相となる第２の制御信号を出力する反転回路と、（ヘ）第２の低位電源に接続され、第１及び第２の制御信号に応じて第１及び第２の電圧変換回路の動作を停止させる第１及び第２の出力制御回路とを備えることを特徴とするレベルシフト回路であることを要旨とする。
【００１６】
【発明の実施の形態】
次に、図面を参照して本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。
【００１７】
（第１の実施の形態）
本発明の第１の実施の形態に係るレベルシフト回路１０ａは、図１に示すように、第１の高位電源ＶＣＣ１と第１の低位電源ＶＳＳ１との間に接続され、入力端子５１から入力信号Ｓinを入力するバッファ１１と、第２の高位電源ＶＣＣ２と第２の低位電源ＶＳＳ２との間に、及びバッファ１１の出力端子が入力側にそれぞれ接続された反転回路１と、第２の高位電源ＶＣＣ２と第２の低位電源ＶＳＳ２との間に、バッファ１１の出力端子が第１の入力側に、及び反転回路１の出力側が第２の入力側にそれぞれ接続され、入力信号Ｓinの振幅を変換した出力信号Ｓoutバーを出力する電圧変換回路２とを備える。
【００１８】
反転回路１は、第２の高位電源ＶＣＣ２に一端が接続された電流源１３と、電流源１３の他端と第２の低位電源ＶＳＳ２との間に、バッファ１１の出力端子が入力端子に、電圧変換回路２の第２の入力側５８が出力端子にそれぞれ接続されたインバータ１２とを備える。
【００１９】
電圧変換回路２は、第２の高位電源ＶＣＣ２が第１の主電極に、ぞれぞれの制御電極が対向する第２の主電極に互いに接続された第１の変換トランジスタＰ１及び第２の変換トランジスタＰ２と、第１の変換トランジスタＰ１の第２の主電極が第２の主電極に、インバータ１２の出力端子が制御電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第３の変換トランジスタＮ１と、第２の変換トランジスタＰ２の第２の主電極が第２の主電極に、バッファ１１の出力端子を制御電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第４の変換トランジスタＮ２とを備える。
【００２０】
電流源１３は、例えば、図２（ａ）及び図２（ｂ）に示すように、第２の主電極と制御電極が互いに接続されるダイオード接続されたトランジスタを用いることができる。また、インバータ１２は、例えば、図２（ａ）及び図２（ｂ）に示すように、入力端子（図１に示すバッファ１１の出力端子）５６が制御電極に、電流源１３の他端が第１の主電極にそれぞれ接続された第１のトランジスタＰ１０と、バッファ１１の出力端子５６が制御電極に、第１のトランジスタの第２の主電極が第２の主電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第２のトランジスタＮ１０とを備える。
【００２１】
電流源１３は、図３（ａ）に示すように、例えば、第２の高位電源ＶＣＣ２と第２の低位電源ＶＳＳ２との間に直列に接続された第１の分圧抵抗Ｒ１及び第２の分圧抵抗Ｒ２と、第１の分圧抵抗Ｒ１及び第２の分圧抵抗Ｒ２との中間接続点が制御電極に接続された電流源トランジスタＮ１２とを備えるようにしてもよい。また、図３（ｂ）に示すように、例えば、第２の高位電源ＶＣＣ２と第２の低位電源ＶＳＳ２との間に直列に接続された第１の分圧抵抗Ｒ１及び第２の分圧抵抗Ｒ２と、第１の分圧抵抗Ｒ１及び第２の分圧抵抗Ｒ２の接続点が制御電極に接続された電流源トランジスタＰ１２とを備えるとしてもよい。
【００２２】
反転回路１は、例えば、図４に示すように、第２の高位電源ＶＣＣ２と第２の低位電源ＶＳＳ２との間に直列に接続された第１の設定抵抗Ｒ３及び第２の設定抵抗Ｒ４と、高位電源電源端子と低位電源端子が第２の設定抵抗Ｒ４に並列に接続されたインバータ１２とを備えるようにしてもよい。
【００２３】
ここで、各トランジスタがＭＯＳトランジスタの場合には、「第１の主電極」はソース電極、「第２の主電極」はドレイン電極、「制御電極」はゲート電極に対応する。
【００２４】
以下、図１を参照しながら、本発明の実施の形態に係るレベルシフト回路１０ａの電源導入時の動作を、図５を用いて説明する。ただし、第１の電源ＶＣＣ１の電圧ＶＣ１は第２の電源ＶＣＣ２の電圧ＶＣ２よりも低く、且つ第１の電源電圧ＶＣ１が第２の電源電圧ＶＣ２と比較し緩やかに立ち上がるとする。
【００２５】
（イ）先ず、図５（ａ）に示すように、時刻ｔ１において、第２の電源電圧ＶＣ２がインバータ１２の動作閾値電圧Ｖｔｈ以上になると反転回路１が動作する。反転回路１が動作すると、図５（ｅ）に示すように、入力信号Ｓinを反転した第２の信号Ｓ２の出力はローレベルまたはハイレベルのいずれかに確定する。
【００２６】
（ロ）次に、時刻ｔ２において、図５（ａ）に示すように、第２の電源電圧ＶＣ２が最低動作電圧Ｖmin以上となると電圧変換回路２が動作する。電圧変換回路２が動作すると、不安定動作領域が終了し、図５（ｆ）に示すように。出力信号Ｓoutバーがローレベルまたはハイレベルのいずれかに確定する。
【００２７】
ただし、最低動作電圧は電圧変換回路２の内部に設けられる第１の変換トランジスタＰ１、第２の変換トランジスタＰ２、第３の変換トランジスタＮ１、及び第４の変換トランジスタＮ２の閾値電圧による。
【００２８】
（ハ）次に、時刻ｔ３において、第１の電源電圧ＶＣ１が、図５（ｂ）に示すように、インバータ１２の動作閾値電圧Ｖｔｈと等しくなる。バッファ１１は、第１の電源電圧ＶＣＣ１で動作する回路から供給される図５（ｃ）に示す入力信号Ｓinを入力端子から入力する。次に、バッファ１１は、図５（ｄ）に示すように、出力端子から入力信号Ｓinと同相信号であり、電圧レベルが第１の電源電圧ＶＣ１となる第１の信号ＴＳ１を出力する。ただし、第１の信号ＴＳ１は、図５（ｂ）に示すように、バッファ回路に供給される第１の電源電圧ＶＣ１の電圧がインバータ１２の閾値電圧以上になる時刻ｔ３以降確定するものとして説明している。
【００２９】
（ニ）時刻ｔ４において、入力信号Ｓinがローレベルからハイレベルとなると、図５（ｄ）に示すように、バッファ１１の出力端子から出力される第１の信号ＴＳ１は、ローレベルからハイレベルとなる。また、インバータ１２の入力端子に入力される第１の信号ＴＳ１がローレベルからハイレベルとなると、第２の信号ＴＳ２は、図５（e）に示すように、ハイレベルからローレベルとなる。この時、電圧変換回路２は、第１の信号ＴＳ１と第２の信号ＴＳ２を入力し、入力信号Ｓinと同相であり、且つ振幅が第２の電源電圧ＶＣ２の電圧に変換された出力信号Ｓoutバーを第１の出力端子５２から出力する。
【００３０】
（ホ）次に、時刻ｔ５において、入力信号Ｓinがハイレベルからローレベルとなると、図５（ｄ）に示すように、バッファ１１の出力端子から出力される第１の信号ＴＳ１は、ローレベルからハイレベルとなる。また、インバータ１２の入力端子に入力される第１の信号ＴＳ１がローレベルからハイレベルとなると、第２の信号ＴＳ２は、図５（e）に示すように、ハイレベルからローレベルとなる。この時、電圧変換回路２は、第１の信号ＴＳ１と第２の信号ＴＳ２を入力し、図５（ｆ）に示すように、入力信号Ｓinと逆相であり、且つ振幅が第２の電源電圧ＶＣＣ２の電圧に変換された出力信号Ｓoutバーを第１の出力端子５２から出力する。ただし、入力信号Ｓinと出力信号Ｓoutの振幅はトランジスタ、各部品等による電圧降下を考慮せず電源電圧がそのまま出力されるとして模式的に表している。
【００３１】
本発明の第１の実施の形態に係るレベルシフト回路１０ａによれば、反転回路１の出力が第２の電源電圧ＶＣ２の立ち上がり及び立ち下がりにより決まるので、電源立ち上がり及び立ち下がり時において、第１の電源電圧ＶＣ１が第２の電源電圧ＶＣ２に比べ低い場合であっても、第１の電源電圧ＶＣ１に依存せず、より広範囲において安定した出力を確保することが可能となる。
【００３２】
（第１の実施の形態の第１の変形例）
本発明の第１の実施の形態の第１の変形例に係るレベルシフト回路１０ｂは、図６に示すように、図１に示すレベルシフト回路１０ａに第２の出力端子５３を追加している点で異なる。第２の出力端子５３は第１の変換トランジスタＰ１及び第３の変換トランジスタＮ１の第２の主電極の接続点に接続される。
【００３３】
本発明の第１の実施の形態の第１の変形例に係るレベルシフト回路１０ｂは、入力信号Ｓinを電圧変換し、且つ第１の出力端子５２から入力信号Ｓinの逆相信号である出力信号Ｓoutバーを、第２の出力端子５３から入力信号Ｓinの同相である出力信号Ｓoutを出力する。ただし、入力信号Ｓinに対して同相となる出力信号Ｓoutのみが必要な場合は、第２の出力端子５３の単出力であってもよい。
【００３４】
本発明の第２の実施の形態に係るレベルシフト回路１０ｂによれば、反転回路１の出力が第２の電源電圧ＶＣ２の立ち上がり及び立ち下がりにより決まるので、電源立ち上がり及び立ち下がり時において、第１の電源電圧ＶＣ１が第２の電源電圧ＶＣ２に比べ低い場合であっても、第１の電源電圧ＶＣ１に依存せず、より広範囲において安定した出力を確保することが可能となる。また、入力信号Ｓinの逆相となる出力信号Ｓoutバーだけでなく、同相となる出力信号Ｓoutとをそれぞれを用いることができる。
【００３５】
（第１の実施の形態の第２の変形例）
本発明の第１の実施の形態の第２の変形例に係るレベルシフト回路１０ｃは、図７に示すように、図１に示すレベルシフト回路１０ａの出力段にバッファ回路３を追加する点で異なる。バッファ回路３は、電圧変換回路２の出力側に、第２の高位電源ＶＣＣ２と第２の低位電源ＶＳＳ２との間にそれぞれ接続される。また、バッファ回路３は、電圧変換回路２の出力側に接続された第１のインバータ４１及び第２のインバータ４２と、第１のインバータ４１の出力側が制御電極に、第２の高位電源ＶＣＣ２が第１の主電極に、第１の出力端子５２が第２の主電極にそれぞれ接続された第１の出力トランジスタＰ６０と、第２のインバータ４２の出力側が制御電極に、第１の出力端子５２が第２の主電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第２の出力トランジスタＮ６０とを備える。
【００３６】
本発明の第１の実施の形態の第２の変形例に係るレベルシフト回路１０ｃは、電圧変換回路２から出力された出力信号Ｓ１を、第１のインバータ４１及び第２のインバータ４２の入力端子に入力する。出力信号Ｓ１が入力されると、第１のインバータ４１及び第２のインバータ４２は、ぞれぞれ出力信号Ｓ１を反転した第１のドライブ信号Ｓd1、第２のドライブ信号Ｓd2を出力する。第１のドライブ信号Ｓd1、第２のドライブ信号Ｓd2が、それぞれ第１の出力トランジスタＰ６０、第２の出力トランジスタＮ６０に供給されると、出力信号Ｓ１がハイレベルとなる場合に、第１の出力トランジスタＰ６０はオンする。第１の出力トランジスタＰ６０がオンすると、出力信号Ｓ１をインピーダンス変換した出力信号Ｓoutバーが出力端子５２から出力される。
本発明の第１の実施の形態の第２の変形例に係るレベルシフト回路１０ｃによれば、反転回路１の出力が第２の電源電圧ＶＣ２の立ち上がり及び立ち下がりにより決まるので、電源立ち上がり及び立ち下がり時において、第１の電源電圧ＶＣ１が第２の電源電圧ＶＣ２に比べ低い場合であっても、第１の電源電圧ＶＣ１に依存せず、より広範囲において安定した出力を確保することが可能となる。また、第１の出力端子５２に接続される負荷は、第１の出力トランジスタＰ６０により規定されるインピーダンス値まで用いることが可能となる。
【００３７】
（第２の実施の形態）
本発明の第２の実施の形態に係るレベルシフト回路１０ｄは、図８に示すように、図１に示すレベルシフト回路１０ａに、出力制御信号ＣＳが入力されると電圧変換回路２がオフし、電圧変換するのを停止させる出力制御回路４とを更に備える点が異なる。
【００３８】
出力制御回路４は、第１の変換トランジスタＰ１の第２の主電極が第２の主電極に、入力端子子が制御電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第１の制御トランジスタＮ３と、第４の変換トランジスタＮ２の第１の主電極が第２の主電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第２の制御トランジスタＮ４と、出力制御端子５４が入力端子に、第２の制御トランジスタＮ４の制御電極が出力端子にぞれぞれ接続されたインバータ１４とを備える。
【００３９】
本発明の第２の実施の形態に係るレベルシフト回路１０ｄの出力制御回路４は、出力制御信号ＣＳを入力する。出力制御信号ＣＳは、インバータ１４の入力端子と、第１の制御トランジスタＮ３の制御電極に入力される。インバータ１４は、出力制御信号ＣＳの逆相信号を出力端子から出力する。出力制御信号ＣＳの逆相信号は第２の制御トランジスタＮ４の制御電極に入力される。第１の制御トランジスタＮ３がオンすると、第１の変換トランジスタＰ１と第３の変換トランジスタＮ１との接続点の電位は、第２の低位電源電圧ＶＳ２の電位となる。また、第２の変換トランジスタP2は、制御電極の電位が第２の低位電源電圧ＶＳ２となりオンする。この時、第２の制御トランジスタＮ４はオフし、出力端子５２から出力される出力信号Soutバーは、常にハイレベルとなる。
【００４０】
一方、出力制御信号CSがローレベルとなると、第１の制御トランジスタN3はオフし、第２の制御トランジスタN４はオンする。この時、電圧変換回路２は、第１の信号ＴＳ１と第２の信号ＴＳ２を入力し、入力信号Ｓinと逆相であり、且つ振幅が第２の電源電圧ＶＣ２の電圧に変換された出力信号Ｓoutバーを第１の出力端子５２から出力する。
【００４１】
本発明の第２の実施の形態に係るレベルシフト回路１０ｄによれば、反転回路１の出力が第２の電源電圧ＶＣ２の立ち上がり及び立ち下がりにより決まるので、電源立ち上がり及び立ち下がり時において、第１の電源電圧ＶＣ１が第２の電源電圧ＶＣ２に比べ低い場合であっても、第１の電源電圧ＶＣ１に依存せず、より広範囲において安定した出力を確保することが可能となる。また、出力制御信号ＣＳを入力することで、出力信号Ｓoutバーのレベルを固定することができる。
【００４２】
（第３の実施の形態）
本発明の第３の実施の形態に係るレベルシフト回路１０ｅは、図９に示すように、入力信号Ｓinに応じて、互いに逆相の第１の信号ＴＳ１及び第２の信号ＴＳ２を生成するタイミング生成回路３０と、第１の信号ＴＳ１及び第２の信号ＴＳ２を入力し、入力信号Ｓinの電圧変換を行う第１の電圧変換回路３１及び第２の電圧変換回路３３と、第１の電圧変換回路３１及び第２の電圧変換回路３３のそれぞれの出力信号である第１及の出力信号Ｓ１，第２の出力信号Ｓ２を入力し、インピーダンス変換を行い出力信号Ｓoutを出力するバッファ回路３５と、出力制御信号ＣＳを入力し、インピーダンス変換した第１の制御信号ＣＳ１を出力するバッファ１１と、第１の制御信号ＣＳ１の逆相となる第２の制御信号ＣＳ２を出力する反転回路１と、第１の制御信号ＣＳ１及び第２の制御信号ＣＳ２を入力されると第１の電圧変換回路３１をオフする第１の出力制御回路３２と、第１の制御信号ＣＳ１及び第２の制御信号ＣＳ２を入力されると第２の電圧変換回路３３をオフする第１の出力制御回路３４とを備える。バッファ１１は、第１の電源電圧ＶＣＣ１が高位電源入力端子に、、第１の低位電源ＶＳＳ１が低位電源入力端子にそれぞれ接続されている。
【００４３】
第１の電圧変換回路３１は、図１０に示すように、例えば、第２の高位電源ＶＣＣ２が第１の主電極に、それぞれの制御電極が対向する第２の主電極に互いに接続された第１の変換トランジスタＰ３１及び第２の変換トランジスタＰ３２と、第１の変換トランジスタＰ３１の第２の主電極が第２の主電極に、タイミング生成回路の第２の出力側が制御電極にそれぞれ接続された第３の変換トランジスタＮ３１と、第２の変換トランジスタＰ３２の第２の主電極が第２の主電極に、バッファ６１の出力端子が制御電極にそれぞれ接続された第４の変換トランジスタＮ３２とを備える。
【００４４】
また、第２の電圧変換回路３３は、例えば、第２の高位電源ＶＣＣ２が第１の主電極に、それぞれの制御電極が対向する第２の主電極に互いに接続された第１の変換トランジスタＰ４１及び第２の変換トランジスタＰ４２と、第１の変換トランジスタＰ４１の第２の主電極が第２の主電極に、インバータ６２の出力端子を制御電極にそれぞれ接続された第３の変換トランジスタＮ４１と、第２の変換トランジスタＰ４２の第２の主電極が第２の主電極に、バッファ６１の出力端子を制御電極にそれぞれ接続された第４の変換トランジスタＮ４２とを備える。
【００４５】
第１の出力制御回路３２は、例えば、互いの第１の主電極及び第２の主電極が接続されるように、第３の変換トランジスタＮ３１と並列に接続された第１の制御トランジスタＮ３３と、第４の変換トランジスタＮ３２の第１の主電極が第２の主電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第２の制御トランジスタＮ３４とを備える。
【００４６】
第２の出力制御回路３４は、例えば、互いの第１の主電極及び第２の主電極が接続されるように、第３の変換トランジスタＮ４１と並列に接続された第１の制御トランジスタＮ４３と、第４の変換トランジスタＮ４２の第１の主電極が第２の主電極に、第２の低位電源ＶＳＳ２が第１の主電極にそれぞれ接続された第２の制御トランジスタＮ４４とを備える。
【００４７】
バッファ回路３５は、例えば、第１の電圧変換回路３１の出力側が制御電極に、第２の高位電源ＶＣＣ２が第１の主電極にそれぞれ接続された第１のバッファトランジスタＰ５０と、第１の電圧変換回路３１の出力側及び第１のバッファトランジスタＰ５０の制御電極が制御電極に、第２の低位電源ＶＳＳ２が第１の主電極にぞれぞれ接続される第２のバッファトランジスタＮ５０と、第２の高位電源ＶＣＣ２が第１の主電極に、第１の出力端子５２が第２の主電極に、第１のバッファトランジスタＰ５０及び第２のバッファトランジスタＮ５０のそれぞれの第２の主電極が制御電極にそれぞれ接続された第１の出力トランジスタＰ５２と、
第２の電圧変換回路３３の出力側が制御電極に、第１の出力トランジスタＰ５２の第２の主電極が第１の主電極にそれぞれ接続された第３のバッファトランジスタＰ５１と、第２の電圧変換回路３３の出力側及び第３のバッファトランジスタＰ５１の制御電極が制御電極に、第２の低位電源ＶＳＳ２が第１の主電極にぞれぞれ接続される第４のバッファトランジスタＮ５１と、第１の出力トランジスタＰ５２の第２の主電極及び第１の出力端子５２が第１の主電極に、第２の低位電源ＶＳＳ２が第２の主電極に、第３のバッファトランジスタＰ５１及び第４のバッファトランジスタＮ５１のそれぞれの第２の主電極が制御電極にそれぞれ接続された第２の出力トランジスタＮ５２とを備える。
【００４８】
本発明の第３の実施の形態に係るレベルシフト回路１０ｅは、出力制御信号ＣＳがハイレベルとなると、第１の制御信号ＣＳ１はハイレベル、第２の制御信号ＣＳ２はローレベルとなる。第１の制御信号ＣＳ１がハイレベルとなると、第１の制御トランジスタＮ３３，第２の制御トランジスタＮ４４がオンする。また、第２の制御信号ＣＳ２がローレベルとなると、第２の制御トランジスタＮ３４，第１の制御トランジスタＮ４３はオフする。第１の制御トランジスタＮ３３がオン、第２の制御トランジスタＮ３４がオフすると、第１の電圧変換回路３１は、入力信号Ｓinをの振幅を変換した出力信号Ｓ１を出力する。また、第１の制御トランジスタＮ４３がオフ、第２の制御トランジスタＮ４４がオンすると、第２の電圧変換回路３３は、入力信号Ｓinをの振幅を変換した出力信号Ｓ２を出力する。バッファ回路３５は、互いに同相となる出力信号Ｓ１，Ｓ２を入力し、入力信号Ｓinと逆相となり且つインピーダンス変換した出力信号Ｓoutを出力する。
【００４９】
出力制御信号CSがローレベルとなると、第１の制御信号ＣＳ１はローレベル、第２の制御信号ＣＳ２はハイレベルとなる。第１の制御信号ＣＳ１がローレベルとなると、第１の制御トランジスタＮ３３，第２の制御トランジスタＮ４４がオフする。また、第２の制御信号ＣＳ２がハイレベルとなると、第２の制御トランジスタＮ３４，第１の制御トランジスタＮ４３はオンする。第１の制御トランジスタＮ３３がオフ、第２の制御トランジスタＮ３４がオンすると、第１の電圧変換回路３１から出力される出力信号Ｓ１は、ローレベルとなる。また、第１の制御トランジスタＮ４３がオン、第２の制御トランジスタＮ４４がオフすると、第２の電圧変換回路３３から出力される出力信号Ｓ２は、ハイレベルとなる。すなわち、出力制御信号ＣＳがローレベルの場合に、バッファ回路３５により出力端子５２がハイインピーダンス状態となる。
【００５０】
本発明の第３の実施の形態に係るレベルシフト回路１０ｅによれば、反転回路１の出力が第２の電源電圧ＶＣ２の立ち上がり及び立ち下がりにより決まるので、電源立ち上がり及び立ち下がり時において、第１の電源電圧ＶＣ１が第２の電源電圧ＶＣ２に比べ低い場合であっても、第１の電源電圧ＶＣ１に依存せず、より広範囲において安定した出力を確保することが可能となる。また、出力制御信号ＣＳに応じて出力信号Ｓoutをハイインピーダンス状態にすることができる。
【００５１】
（その他の実施の形態）
上記のように、本発明はこの開示の一部をなす論述及び図面がこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００５２】
例えば、既に述べた第１乃至第３の実施の形態に係るレベルシフト回路１０ａ乃至１０ｅは、同一の半導体基板上に集積化することができる。ただし、レベルシフト回路１０ａ乃至１０ｅは、同一の半導体基板上に複数のレベルシフト回路を集積化し、複数の出力信号を出力する半導体集積回路としてもよい。
【００５３】
また、第１の実施の形態に係るレベルシフト回路１０ａの反転回路１は、同様に第２及び第３の実施の形態で示すレベルシフト回路１０ｂ乃至１０ｅにおいても、用いることができる。
【００５４】
第１乃至第３の実施の形態で説明するトランジスタは、ＭＯＳトランジスタに限定されず、ショットキーバリア型ＦＥＴ（ＭＥＳＦＥＴ）、ジャンクション型ＦＥＴ（ＪＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）等であってもよい。
【００５５】
第１乃至第３の実施の形態で説明する各インバータは、デプレッション型、エンハンスメント型等のｐＭＯＳインバータまたはｎＭＯＳインバータ等であってもよい。
【００５６】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００５７】
【発明の効果】
本発明によれば、反転回路の出力が第２の電源電圧の立ち上がり及び立ち下がりにより決まるので、電源立ち上がり及び立ち下がり時において、第１の電源電圧が第２の電源電圧に比べ低い場合であっても、第１の電源電圧に依存せず、より広範囲において安定した出力を確保することが可能なレベルシフト回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るレベルシフト回路１０ａを説明する図である。
【図２】図２（ａ）は、本発明の第１の実施の形態に係るレベルシフト回路の反転回路の回路例を説明する図である。図２（ｂ）は、本発明の第１の実施の形態に係るレベルシフト回路の反転回路の回路例を説明する図である。
【図３】図３（ａ）は、本発明の第１の実施の形態に係るレベルシフト回路の反転回路の回路例を説明する図である。図３（ｂ）は、本発明の第１の実施の形態に係るレベルシフト回路の反転回路の回路例を説明する図である。
【図４】本発明の第１の実施の形態に係るレベルシフト回路の反転回路の回路例を説明する図である。
【図５】本発明の第１の実施の形態に係るレベルシフト回路の動作を説明するタイミングチャートである。
【図６】本発明の第１の実施の形態の第１の変形例に係るレベルシフト回路１０ｂを説明する図である。
【図７】本発明の第１の実施の形態の第２の変形例に係るレベルシフト回路１０ｃを説明する図である。
【図８】本発明の第２の実施の形態に係るレベルシフト回路１０ｄを説明する図である。
【図９】本発明の第３の実施の形態に係るレベルシフト回路１０eを説明する図である。
【図１０】本発明の第３の実施の形態に係るレベルシフト回路１０eの詳細を説明する図である。
【図１１】従来のレベルシフト回路を説明する図である。
【図１２】従来のレベルシフト回路の動作を説明するタイミングチャートである。
【符号の説明】
１…反転回路
２…電圧変換回路
３…バッファ回路
４…出力制御回路
１０ａ〜１０ｅ…レベルシフト回路
１１…バッファ
１２…インバータ
１３…電流源
３０…タイミング生成回路
３１…第１の電圧変換回路
３２…第１の出力制御回路
３３…第２の電圧変換回路
３４…第２の出力制御回路
３５…バッファ回路
４０…電圧保護回路
４１…第１のインバータ
４２…第２のインバータ
５１…入力端子
５２…出力端子（第１の出力端子）
５３…第２の出力端子
５４…制御信号入力端子
５５…制御信号入力端子
５６…入力端子（バッファ１１の出力端子）
５８…第２の入力側
５９…第１の入力側
６２…インバータ
１０１…タイミング生成回路
１０２…電圧変換回路
１１１…バッファ
１１２…インバータ
１５１…入力端子
１５２…出力端子
Claims (12)
- 第１の高位電源と第１の低位電源との間に接続され、入力端子から入力信号を入力するバッファと、
前記第１の高位電源よりも電圧が高い第２の高位電源と第２の低位電源との間に、及び前記バッファの出力端子が入力側にそれぞれ接続された反転回路と、
前記第２の高位電源が高位電源入力端子に、前記第２の低位電源が低位電源入力端子に、前記バッファの出力端子が第１の入力端子に、及び前記反転回路の出力側が第２の入力端子にそれぞれ接続され、前記入力信号の振幅を変換した信号を出力する電圧変換回路
とを備えることを特徴とするレベルシフト回路。 - 前記反転回路は、前記第２の高位電源に一端が接続された電流源と、
該電流源の他端が高位電源入力端子に、前記第２の低位電源が低位電源端子に、前記バッファの出力端子が入力端子に、及び前記電圧変換回路の第２の入力端子が出力端子にそれぞれ接続されたインバータ
とを備えることを特徴とする請求項１に記載のレベルシフト回路。 - 前記電流源は、第２の主電極と制御電極が互いに接続されるダイオード接続されたトランジスタであることを特徴とする請求項２に記載のレベルシフト回路。
- 前記インバータは、前記バッファの出力端子が制御電極に、前記電流源の他端が第１の主電極にそれぞれ接続された第１のトランジスタと、
前記バッファの出力端子が制御電極に、前記第１のトランジスタの第２の主電極が第２の主電極に、前記第２の低位電源が第１の主電極にそれぞれ接続された第２のトランジスタ
とを備えることを特徴とする請求項２に記載のレベルシフト回路。 - 前記電流源は、前記第２の高位電源と前記第２の低位電源との間に直列に接続された第１及び第２の抵抗と、
該第１及び第２の抵抗の接続点が制御電極に、前記インバータの高位電源端子が前記第１及び第２の主電極のうち前記第２の高位電源に接続されない主電極にそれぞれ接続された電流源トランジスタ
とを備えることを特徴とする請求項２に記載のレベルシフト回路。 - 前記反転回路は、前記第２の高位電源と前記第２の低位電源との間に直列に接続された第１及び第２の分圧抵抗と、
該第１及び第２の分圧抵抗の接続点が第１の主電極に、前記バッファの出力端子が制御電極にそれぞれ接続された第１のトランジスタと、
前記バッファの出力端子が制御電極に、前記第１のトランジスタの第２の主電極が第２の主電極に、低位電源が第１の主電極にそれぞれ接続された第２のトランジスタ
とを備えることを特徴とする請求項１に記載のレベルシフト回路。 - 前記電圧変換回路は、前記第２の高位電源が第１の主電極に、それぞれの制御電極が対向する第２の主電極に互いに接続された第１及び第２の変換トランジスタと、
前記第１の変換トランジスタの第２の主電極が第２の主電極に、前記インバータの出力端子を制御電極に、前記第２の低位電源が第１の主電極にそれぞれ接続された第３の変換トランジスタと、
前記第２の変換トランジスタの第２の主電極が第２の主電極に、前記バッファの出力端子が制御電極に、前記第２の低位電源が第１の主電極にそれぞれ接続された第４の変換トランジスタ
とを備えることを特徴とする請求項１に記載のレベルシフト回路。 - 前記電圧変換回路は、前記第２及び第４の変換トランジスタの接続点を出力端子とすることを特徴とする請求項７に記載のレベルシフト回路。
- 前記電圧変換回路は、前記第１及び第３の変換トランジスタの接続点を出力端子とすることを特徴とする請求項７に記載のレベルシフト回路。
- 前記電圧変換回路の出力側に更に第２の高位電源と第２の低位電源との間に接続されたバッファ回路とを備えることを特徴とする請求項１に記載のレベルシフト回路。
- 出力制御信号が入力されると前記電圧変換回路が電圧変換するのを停止させる出力制御回路とを更に備えることを特徴とする請求項１に記載のレベルシフト回路。
- 第１の高位電源と第１の低位電源との間に接続され、入力信号に応じて、互いに逆相の第１及び第２の信号を生成するタイミング生成回路と、
前記第１の高位電源よりも電圧の高い第２の高位電源に接続され、前記第１及び第２の信号を入力し、前記入力信号の電圧変換を行う第１及び第２の電圧変換回路と、
前記第２の高位電源と第２の低位電源との間に接続され、前記第１及び第２の電圧変換回路の出力信号を入力し、インピーダンス変換を行い出力信号を出力するバッファ回路と、
前記第１の高位電源と前記第１の低位電源との間に接続され、出力制御信号を入力し、インピーダンス変換した第１の制御信号を出力するバッファと、
前記第２の高位電源と前記第２の低位電源との間に接続され、前記第１の制御信号の逆相となる第２の制御信号を出力する反転回路と、
前記第２の低位電源に接続され、前記第１及び第２の制御信号に応じて前記第１及び第２の電圧変換回路の動作を停止させる第１及び第２の出力制御回路
とを備えることを特徴とするレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002311813A JP3967248B2 (ja) | 2002-10-25 | 2002-10-25 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002311813A JP3967248B2 (ja) | 2002-10-25 | 2002-10-25 | レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004147225A JP2004147225A (ja) | 2004-05-20 |
| JP3967248B2 true JP3967248B2 (ja) | 2007-08-29 |
Family
ID=32456923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002311813A Expired - Fee Related JP3967248B2 (ja) | 2002-10-25 | 2002-10-25 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3967248B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412825A (zh) * | 2011-12-09 | 2012-04-11 | 上海复旦微电子集团股份有限公司 | 电平转换电路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5090083B2 (ja) * | 2007-06-29 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2014179723A (ja) * | 2013-03-14 | 2014-09-25 | Seiko Epson Corp | レベルシフト回路、電気光学装置、及び電子機器 |
| JP6588116B2 (ja) * | 2018-02-26 | 2019-10-09 | ウィンボンド エレクトロニクス コーポレーション | レベルシフタ |
-
2002
- 2002-10-25 JP JP2002311813A patent/JP3967248B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412825A (zh) * | 2011-12-09 | 2012-04-11 | 上海复旦微电子集团股份有限公司 | 电平转换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004147225A (ja) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0884849B1 (en) | Voltage-level shifter | |
| US7825700B2 (en) | Integrated circuit comparator or amplifier | |
| US5872476A (en) | Level converter circuit generating a plurality of positive/negative voltages | |
| JPH10322192A (ja) | レベル変換回路 | |
| US5929679A (en) | Voltage monitoring circuit capable of reducing power dissipation | |
| KR940024629A (ko) | 통신회로시스템 | |
| JP3967248B2 (ja) | レベルシフト回路 | |
| JPH04150411A (ja) | 二重電圧源インタフェース回路 | |
| JP2006295322A (ja) | レベルシフタ回路 | |
| JPH10209852A (ja) | レベルシフター | |
| EP0403174A2 (en) | Differential amplifying circuit operable at high speed | |
| JP2003188706A (ja) | 入出力バッファ回路 | |
| JP2769653B2 (ja) | 反転回路 | |
| JP3068752B2 (ja) | 半導体装置 | |
| JPH0555900A (ja) | レベル変換回路 | |
| JPH06152341A (ja) | バッファリング回路 | |
| JP2820980B2 (ja) | 論理回路 | |
| JP2001127615A (ja) | 分割レベル論理回路 | |
| JP3052433B2 (ja) | レベルシフト回路 | |
| JP2944373B2 (ja) | 半導体集積回路 | |
| JP3259700B2 (ja) | コンパレータ | |
| US10763849B2 (en) | Semiconductor integrated circuit | |
| KR100214079B1 (ko) | 반도체 장치의 레벨쉬프터 | |
| JP2002026715A (ja) | レベルシフト回路 | |
| JPH0983334A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070530 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3967248 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |