JP3928566B2 - 過熱検出装置および半導体集積回路装置 - Google Patents
過熱検出装置および半導体集積回路装置 Download PDFInfo
- Publication number
- JP3928566B2 JP3928566B2 JP2003021952A JP2003021952A JP3928566B2 JP 3928566 B2 JP3928566 B2 JP 3928566B2 JP 2003021952 A JP2003021952 A JP 2003021952A JP 2003021952 A JP2003021952 A JP 2003021952A JP 3928566 B2 JP3928566 B2 JP 3928566B2
- Authority
- JP
- Japan
- Prior art keywords
- overheat
- transistor
- energization
- overheat detection
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K3/00—Thermometers giving results other than momentary value of temperature
- G01K3/005—Circuits arrangements for indicating a predetermined temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、互いに近接して配置された複数の通電素子それぞれの過熱状態を検出する過熱検出装置および半導体基板上に当該過熱検出装置を備えた半導体集積回路装置に関する。
【０００２】
【従来の技術】
特許文献１には、複数の高耐圧ドライバＩＣを実装したドライバＩＣモジュールであって、各高耐圧ドライバＩＣに、ドライバＩＣチップの温度と基準温度との差により当該ドライバＩＣチップの過熱を検出する過熱検出回路を備えたものが開示されている。そして、周囲温度の影響を受けずに正確に異常を検出できるように、過熱検出回路の基準温度がドライバＩＣモジュールの温度に応じて変更されるようになっている。
【０００３】
また、特許文献２には、製造上のばらつきによる検出精度の低下を防止するため、所定の検出精度を維持する過熱検出信号を生成するための基準電圧を生成するバンドギャップ回路であって、その中の温度依存性のある電位差を生成する回路素子を過熱検出用素子に兼用した過熱検出回路が開示されている。
【０００４】
【特許文献１】
特開２００１−２４４４１１号公報
【０００５】
【特許文献２】
特開平７−３３６８７５号公報
【０００６】
【発明が解決しようとする課題】
上記特許文献１に記載されたドライバＩＣモジュールのように、実装された高耐圧ドライバＩＣごとに過熱検出回路を設ける構成とした場合、負荷が短絡した高耐圧ドライバＩＣの温度上昇に影響されて、それに隣接する高耐圧ドライバＩＣの過熱検出回路が過熱を誤検出してしまう場合が生じる。これを、従来構成の半導体集積回路装置（ＩＣ）を例に説明する。
【０００７】
半導体チップの素子配置と検出回路の電気的構成とを示す図６において、チップ上には３つのパワーＭＯＳトランジスタＭ１、Ｍ２、Ｍ３が隣接して列状に並んでおり、各トランジスタＭ１、Ｍ２、Ｍ３の近傍には、それぞれ１つずつの温度検出用ダイオードＤ１、Ｄ２、Ｄ３が配置されている。この構成において、例えばトランジスタＭ２に繋がる負荷が短絡した場合、トランジスタＭ２の電流が増大し、素子温度が急激に上昇する。
【０００８】
図７は、このときのダイオードＤ１、Ｄ２、Ｄ３の順方向電圧Ｖ１、Ｖ２、Ｖ３および過熱検出信号Ｑ１、Ｑ２、Ｑ３を示している。トランジスタＭ２に最も近く配置されたダイオードＤ２に最も早く熱が伝搬し、ダイオードＤ２の電圧Ｖ２が基準電圧よりも低下して過熱検出信号Ｑ２がＨレベル（過熱状態）になる。その後、ＭＯＳトランジスタＭ１とＭ２との間に配置されたトランジスタＭ１用のダイオードＤ１にも若干の時間遅れを持って熱が伝搬される。
【０００９】
この場合、ダイオードＤ１、Ｄ２、Ｄ３の順方向電圧Ｖ１、Ｖ２、Ｖ３にばらつきが存在したり、コンパレータＣ１、Ｃ２、Ｃ３のオフセット電圧にばらつきが存在すると、隣接するトランジスタＭ１の過熱検出信号Ｑ１も誤ってＨレベル（過熱状態）となってしまう。図７は、オフセット電圧のばらつきにより、コンパレータＣ１の実質的な基準電圧Ｖｒ１がコンパレータＣ２、Ｃ３の実質的な基準電圧Ｖｒ２よりも高い場合を示している。
【００１０】
これに対しては、図８に示すようにトランジスタＭ１、Ｍ２、Ｍ３相互の距離を大きくとり、各トランジスタＭ１、Ｍ２、Ｍ３について設けられたダイオードＤ１、Ｄ２、Ｄ３と他のトランジスタとの距離が大きくなるようにすれば良い。図９は、この配置を採用した場合のダイオードＤ１、Ｄ２、Ｄ３の順方向電圧Ｖ１、Ｖ２、Ｖ３および過熱検出信号Ｑ１、Ｑ２、Ｑ３を示している。この場合には、トランジスタＭ２の過熱によるダイオードＤ１への熱の伝搬遅れ時間が大きくなるため、誤った過熱検出信号Ｑ１が出力されることはなくなる。しかしながら、トランジスタＭ１、Ｍ２、Ｍ３を含む出力部のレイアウトサイズが大きくなるため、チップ面積が増大し、コストの上昇を招いてしまう。こうした問題は、半導体チップに限らず、ディスクリートの通電素子を互いに近接して複数配置する場合でも同様に生じる。
【００１１】
本発明は上記事情に鑑みてなされたもので、その目的は、複数の通電素子を互いに近接して配置した状態でも通電素子それぞれの過熱状態を正確に検出することができる過熱検出装置を提供すること、および当該過熱検出装置を用いた半導体集積回路装置を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１に記載した手段によれば、互いに近接して配置された各通電素子の周囲には、当該通電素子の相異なる２以上の辺部に隣接してそれぞれ温度検出素子が配置されている。互いに隣接して配置された２つの通電素子の間に配置された温度検出素子は、当該２つの通電素子で共通化されている。この配置によれば、ある通電素子（Ａ）が過熱した場合、その熱は自らの辺部に隣接して配置された全ての温度検出素子に直ちに伝搬される。これに対し、通電素子（Ａ）に隣接する通電素子（Ｂ、Ｃ、…）が過熱した場合には、その熱は、当該通電素子（Ａ）の辺部と通電素子（Ｂ、Ｃ、…）の辺部の何れにも隣接して配置された共通化された温度検出素子へは直ちに伝搬されるが、当該通電素子（Ａ）の他の辺部に隣接した温度検出素子への伝搬は距離が長いために遅れる。
【００１３】
そこで、過熱検出回路は、比較手段により、各通電素子の辺部に隣接して配置された温度検出素子のうち前記共通化された温度検出素子を含む少なくとも２つの温度検出素子からの温度検出信号がともにしきい値を超えている場合に当該通電素子（Ａ）が過熱していると判定し、何れかの温度検出素子からの温度検出信号のみが過熱を示せば当該通電素子（Ａ）は過熱していない（隣接する通電素子（Ｂ、Ｃ、…）が過熱している）と判定する。
【００１４】
隣接する通電素子（Ｂ、Ｃ、…）が過熱している場合でも、そのままの状態で十分な時間が経過すれば、当該通電素子（Ａ）の辺部に隣接して配置された２以上の温度検出素子が過熱を示すことはあろうが、通常は過熱状態を検出した時点で当該通電素子（Ａ）への通電が制限されるため、実際には過熱検出に用いる少なくとも２つの温度検出素子が全て過熱状態を示すことはない。従って、本手段を用いることにより、複数の通電素子が互いに近接して配置されていても、通電素子それぞれの過熱状態を正確に検出することができる。
【００１５】
また、互いに隣接して配置された２つの通電素子の間に配置された１つの温度検出素子が、これら２つの通電素子の過熱状態の検出に共通に用いられるので、温度検出素子の数を減らすことができる。
【００１６】
請求項２に記載した手段によれば、上記共用される温度検出素子が互いに隣接して配置された２つの通電素子から等距離の位置に配置されているので、何れの通電素子が発する熱も極力小さい遅延時間の下でバランス良く検出することができる。
【００１９】
請求項３に記載した手段によれば、比較動作にヒステリシスが付加されるので、ノイズ等による誤った過熱検出を極力低減することができる。また、本過熱検出装置を用いた過熱保護回路（請求項４）において、過熱検出時に通電素子の通断電が頻繁に切り替えられることを防止できる。
【００２０】
請求項４に記載した手段によれば、過熱検出回路により過熱状態が検出されている間、その過熱している通電素子の通電を選択的に制限することができるので、近接配置された複数の通電素子に対し高精度の過熱保護を実現できる。
【００２１】
請求項５に記載した手段によれば、半導体集積回路装置内に複数の通電素子が近接して配置されていても、各通電素子の過熱状態を正確に検出することができる。この場合、従来構成とは異なり通電素子相互間の距離を小さくできるため、複数の通電素子からなる出力部のレイアウトサイズを小さくでき、以てチップ面積の縮小化が図られる。
【００２２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明に関連する参考例として示す半導体集積回路装置（ＩＣ）の第１の実施形態について図１ないし図３を参照しながら説明する。
図２（ａ）は、本実施形態における半導体チップの素子配置であり、図２（ｂ）は、これと対比するために示す従来構成（図８参照）の素子配置である。本ＩＣは、例えば車両のボディ用ＥＣＵ（Electronic Control Unit）に収容された制御基板上に実装されるもので、ヘッドライト、ドアロック用ソレノイド、パワーウィンドゥ用モータなどの通断電を行うリレーのコイルを駆動するために用いられる。図１は、図２（ａ）の一部を拡大して示すとともに、出力制御回路の概略的な電気的構成を示している。
【００２３】
これら図２（ａ）および図１に示すように、半導体基板１には同じサイズのパワーＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、…、Ｍ１０およびＭ１１、Ｍ１２、Ｍ１３、…、Ｍ２０がそれぞれ隣接して列状に形成されている。各トランジスタＭ１、Ｍ２、Ｍ３、…にはそれぞれワイヤボンド用のパッド（ＰＳ１、ＰＤ１）、（ＰＳ２、ＰＤ２）、（ＰＳ３、ＰＤ３）、…が設けられており、さらにダイオード（Ｄ１ａ、Ｄ１ｂ）、（Ｄ２ａ、Ｄ２ｂ）、（Ｄ３ａ、Ｄ３ｂ）、…と出力制御回路Ｕ１、Ｕ２、Ｕ３、…とが設けられている（ダイオードの符号は図１にのみ示す）。本実施形態ではドライバＩＣを例に説明するが、半導体基板１にその他の制御回路が混載されたＩＣであっても良い。
【００２４】
ダイオードＤ１ａ、Ｄ１ｂ、…は、順方向電圧の温度特性（−２ｍＶ／℃）を利用した温度検出素子であり、トランジスタ列の両端部に配置されるものを除き隣接するトランジスタの間に挟まれるように配置されている。また、出力制御回路Ｕ１、Ｕ２、Ｕ３、…は、トランジスタＭ１、Ｍ２、Ｍ３、…に隣接して列状に形成されている。
【００２５】
図１において、トランジスタＭ２の過熱検出に用いられるダイオードＤ２ａ、Ｄ２ｂは、それぞれトランジスタＭ２の辺のうちトランジスタＭ１に対する辺とトランジスタＭ３に対する辺に近接して配置されている。トランジスタＭ１、Ｍ３についても同様である。トランジスタＭ２とダイオードＤ２ａ、Ｄ２ｂとの距離をＬ１、ダイオードＤ１ｂ、Ｄ３ａとの距離をＬ２、ダイオードＤ１ａ、Ｄ３ｂとの距離をＬ３とした場合、図１からも明らかなようにＬ１＜Ｌ２＜Ｌ３の関係がある。なお、熱の伝搬遅延時間を小さくするためには、Ｌ１が極力小さくなるように配置することが好ましい。
【００２６】
出力制御回路Ｕ１、Ｕ２、Ｕ３は、それぞれ過熱状態を検出する過熱検出回路Ｈ１、Ｈ２、Ｈ３と、トランジスタＭ１、Ｍ２、Ｍ３を駆動するドライブ回路Ｋ１、Ｋ２、Ｋ３とから構成されている。例えば過熱検出回路Ｈ１は、ダイオードＤ１ａ、Ｄ１ｂの順方向電圧Ｖ１ａ、Ｖ１ｂと基準電圧Ｖｒとを比較するコンパレータＣ１ａ、Ｃ１ｂと、コンパレータＣ１ａ、Ｃ１ｂの各出力信号Ｓ１ａ、Ｓ１ｂの論理積信号である過熱検出信号Ｑ１を出力するＡＮＤゲートＧ１とから構成されている。過熱検出回路Ｈ２、Ｈ３等も同様である。これら出力制御回路Ｕ１、Ｕ２、Ｕ３、…と上記ダイオード（Ｄ１ａ、Ｄ１ｂ）、（Ｄ２ａ、Ｄ２ｂ）、（Ｄ３ａ、Ｄ３ｂ）、…とにより過熱検出回路３（過熱検出装置に相当）が構成されている。
【００２７】
また、ドライブ回路Ｋ１（過熱保護回路に相当）は、過熱検出回路Ｈ１から出力される過熱検出信号Ｑ１がＬレベル（非過熱状態）の場合にあってはトランジスタＭ１に対し駆動指令信号Ｐ１に従ったゲート駆動信号を出力し、過熱検出信号Ｑ１がＨレベル（過熱状態）の場合にあっては、トランジスタＭ１をオフするゲート駆動信号を出力するようになっている。出力制御回路Ｕ２、Ｕ３等も同様に構成されている。なお、出力制御回路Ｕ１には、基準電圧発生回路２が形成されている。
【００２８】
次に、本実施形態の作用について、トランジスタＭ１、Ｍ２、Ｍ３に関する回路部分を例に説明する。
トランジスタＭ１、Ｍ２、Ｍ３の各ドレインまたは各ソースとバッテリに繋がる電源線との間には、それぞれリレーコイル（負荷）が接続されている。トランジスタＭ１、Ｍ２、Ｍ３および負荷に異常がなく、且つ定格電流容量以内で使用されている限り、トランジスタＭ１、Ｍ２、Ｍ３の温度は、当該トランジスタについて許容される動作保証温度を超えることはない。これに対して、負荷が短絡するなどして過大な電流が流れるとトランジスタ温度は急激に上昇し、短時間で動作保証温度を超えてしまう。
【００２９】
図３は、トランジスタＭ２に過大な電流が流れた場合におけるダイオードＤ１ａ〜Ｄ３ｂの順方向電圧の変化および各信号波形を示している。ここで、電圧Ｖ１ａ、Ｖ１ｂ、Ｖ２ａ、Ｖ２ｂ、Ｖ３ａ、Ｖ３ｂは、それぞれＤ１ａ、Ｄ１ｂ、Ｄ２ａ、Ｄ２ｂ、Ｄ３ａ、Ｄ３ｂの順方向電圧であり、信号Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２ｂ、Ｓ３ａ、Ｓ３ｂは、それぞれコンパレータＣ１ａ、Ｃ１ｂ、Ｃ２ａ、Ｃ２ｂ、Ｃ３ａ、Ｃ３ｂの出力信号である。
【００３０】
基準電圧発生回路２が出力する基準電圧Ｖｒは、上記動作保証温度（またはさらにマージンを考慮した温度）におけるダイオードＤ１ａ〜Ｄ３ｂの出力電圧に等しく設定されている。また、温度変化による基準電圧Ｖｒの電圧変動は非常に小さくなっている。図３に示す基準電圧Ｖｒ１、Ｖｒ２は、コンパレータＣ１ａ〜Ｃ３ｂのオフセット電圧のばらつきまで考慮した場合の各コンパレータＣ１ａ〜Ｃ３ｂの実質的な基準電圧（しきい値電圧）であり、上記基準電圧Ｖｒに対し僅かにずれる場合が生ずる。
【００３１】
ここでは、コンパレータＣ２ａ（電圧Ｖ２ａ）にとっての実質的な基準電圧をＶｒ１とし、それ以外のコンパレータＣ１ａ、Ｃ１ｂ、Ｃ２ｂ、Ｃ３ａ、Ｃ３ｂ（電圧Ｖ１ａ、Ｖ１ｂ、Ｖ２ｂ、Ｖ３ａ、Ｖ３ｂ）にとっての実質的な基準電圧をＶｒ２と仮定している。過電流が流れていない正常状態においては、電圧Ｖ１ａ〜Ｖ３ｂは全て基準電圧Ｖｒ（Ｖｒ１、Ｖｒ２）よりも高くなっている。
【００３２】
さて、トランジスタＭ２に過大な電流が流れると、それよりも僅かに遅れた時刻ｔ１において、トランジスタＭ２の熱がダイオードＤ２ａ、Ｄ２ｂにほぼ同時に伝搬され、ダイオードＤ２ａ、Ｄ２ｂの電圧Ｖ２ａ、Ｖ２ｂは互いにほぼ同じ値を保ちながら低下する。これに対し、トランジスタＭ２との距離（＝Ｌ２）がやや大きいダイオードＤ１ｂ、Ｄ３ａへの熱の伝搬は（ｔ２−ｔ１）だけ遅れ、さらに距離（＝Ｌ３）が大きいダイオードＤ１ａ、Ｄ３ｂへの熱の伝搬は（ｔ３−ｔ１）だけ遅れる。
【００３３】
その後、ダイオードＤ２ｂの電圧Ｖ２ｂが基準電圧Ｖｒ２にまで低下すると、信号Ｓ２ｂがＨレベルとなる（時刻ｔ４）。この時点では、ダイオードＤ２ａの電圧Ｖ２ａに係る比較結果である信号Ｓ２ａがＬレベルであるため、過熱検出信号Ｑ２はＬレベルを保持する。そして、ダイオードＤ２ａの電圧Ｖ２ａが基準電圧Ｖｒ１にまで低下すると、信号Ｓ２ａがＨレベルとなる（時刻ｔ６）。その結果、信号Ｓ２ａとＳ２ｂがともにＨレベルとり、過熱検出信号Ｑ２がＬレベル（非過熱状態）からＨレベル（過熱状態）になる。
【００３４】
過熱検出信号Ｑ２がＨレベルになると、ドライブ回路Ｋ２はトランジスタＭ２をオフに駆動するため、トランジスタＭ２の電流が遮断されて温度上昇が抑えられる。そして、ダイオードＤ２ａの電圧Ｖ２ａが基準電圧Ｖｒ１よりも高い状態に戻ると、信号Ｓ２ａが再びＬレベルとなってトランジスタＭ２がオン駆動される。本実施形態では、ヒステリシス制御を行っていないため、電圧Ｖ２ａが基準電圧Ｖｒ１を超えないように過熱検出信号Ｑ２はＨレベルとＬレベルとを頻繁に繰り返し、それとともにトランジスタＭ２もオンとオフとを繰り返す。これにより、トランジスタＭ２の温度は、動作保証温度以下に制限され、過熱による故障を未然に防止することができる。
【００３５】
これに対し、正常な電流が流れているトランジスタＭ１、Ｍ３の過熱検出信号Ｑ１、Ｑ３は、Ｌレベルを保持し続ける。これをトランジスタＭ１について説明する。トランジスタＭ１に近接して配置されたダイオードＤ１ａは、トランジスタＭ２との距離（＝Ｌ３）が大きいため、その電圧Ｖ１ａは、トランジスタＭ２の通電が制限され始める時刻ｔ６において基準電圧Ｖｒ２よりも十分に高い。このため、信号Ｓ１ａがＨレベルになることはない。
【００３６】
一方、トランジスタＭ１に近接して配置されたダイオードＤ１ｂは、トランジスタＭ２側に配置されているため、トランジスタＭ２との距離（＝Ｌ２）が小さく、その電圧Ｖ１ｂは、トランジスタＭ２の通電が制限され始める時刻ｔ６より前の時刻ｔ５において基準電圧Ｖｒ２にまで低下する。このため、信号Ｓ１ｂは、時刻ｔ５以降過熱状態の検出を示すＨレベルとなる。
【００３７】
しかし、過熱検出信号Ｑ１は、２つのダイオードＤ１ａ、Ｄ１ｂの電圧Ｖ１ａ、Ｖ１ｂに係る信号Ｓ１ａ、Ｓ１ｂがともにＨレベルとなった条件の下でのみＨレベル（過熱状態）となる。このため、たとえ電圧Ｖ１ｂの比較基準である基準電圧Ｖｒ２が電圧Ｖ２ａの比較基準である基準電圧Ｖｒ１よりも高い（その分早い時点で過熱が検出される）という悪条件が重なったとしても、過熱検出信号Ｑ１がＨレベルになることはない。これは、トランジスタＭ３についても同様である。さらに、ダイオードＤ１ａ〜Ｄ３ｂの順方向電圧Ｖ１ａ〜Ｖ３ｂにばらつきが存在する場合であっても同様の動作となる。
【００３８】
以上説明したように、本実施形態のＩＣは、そのチップ上に列状に形成された各トランジスタＭｎ（ｎ＝１、２、３、…）に対して、当該トランジスタＭｎの有する辺のうち対抗する一対の辺（上記列に直交する２辺）に隣接してそれぞれダイオードＤｎａ、Ｄｎｂが配置されている。そして、過熱検出回路Ｈｎは、ダイオードＤｎａに係る信号ＳｎａとダイオードＤｎｂに係る信号ＳｎｂとがともにＨレベルとなった場合に過熱検出信号ＳｎをＨレベル（過熱状態）とする。
【００３９】
この構成によれば、あるトランジスタＭｎが過熱した場合、その熱は自らの辺部に近接して配置されたダイオードＤｎａ、Ｄｎｂに短時間で伝搬され、過熱検出信号ＳｎがＨレベル（過熱状態）となる。特に、本実施形態では、各トランジスタＭｎがそれぞれ２つずつの専用のダイオードＤｎａ、Ｄｎｂを有しているため、これらダイオードＤｎａ、ＤｎｂをトランジスタＭｎに極力近接して配置することができる。従って、負荷の短絡などによりトランジスタＭｎに過大な電流が流れてから、ドライブ回路Ｋｎを介してトランジスタＭｎの駆動が制限されるまでの時間を短縮することができ、トランジスタＭｎが確実に保護され、その実質的な破壊耐量を高めることができる。
【００４０】
一方、隣接するトランジスタＭ(n+1) が過熱した場合には、その熱は、トランジスタＭｎとＭ(n+1) との間に配置されたダイオードＤｎｂへは比較的短時間で伝搬されるが、トランジスタＭｎとＭ(n-1) との間に配置されたダイオードＤｎａへは距離が長いため伝搬が遅れる。このため、コンパレータＣｎａ、Ｃｎｂのオフセット電圧やダイオードＤｎａ、Ｄｎｂの順方向電圧等にばらつきがあったとしても、信号Ｓｎａ、ＳｎｂがともにＨレベルになる前には過熱検出信号Ｓ(n+1) がＨレベル（過熱状態）となり、トランジスタＭ(n+1) の駆動が制限される。従って、過熱していないトランジスタＭｎが誤って過熱状態と判定されることがなくなり、トランジスタＭｎそれぞれについて正確な過熱検出を行うことができる。
【００４１】
本実施形態では、図２（ａ）に示すようにトランジスタ同士の距離を小さくしても、Ｌ１＜Ｌ２＜Ｌ３（図１参照）の関係が成立するため、トランジスタＭｎと専用のダイオードＤｎａ、Ｄｎｂとの距離を極力小さくできるとともに、ダイオードＤｎａ、Ｄｎｂのうち少なくとも一方のダイオードと隣接するトランジスタＭ(n-1) 、Ｍ(n+1) との距離を大きくとることができる。このため、正確な過熱検出を行いつつも、図２（ｂ）に示す従来構成に対しチップ面積を大幅に（本実施形態の場合には約２／３に）低減することができる。
【００４２】
（第２の実施形態）
次に、本発明を示す第２の実施形態について図４および図５を参照しながら説明する。
図４は、半導体チップの素子配置とともに出力制御回路の概略的な電気的構成を示すもので、図１と同一構成部分には同一符号を付して示している。チップ全体の構成としては、図２と同様に多数のトランジスタＭ１、Ｍ２、Ｍ３、…が隣接して列状に配置されている。
【００４３】
図４において、隣接するトランジスタＭｎとＭ(n+1) （ｎ＝１、２、３、…）は、過熱検出素子である１つのダイオードＤｎ（ｎ＝１、２、３、…）を共用している。すなわち、トランジスタＭ１とＭ２との間の中央位置、トランジスタＭ２とＭ３との間の中央位置、トランジスタＭ３とＭ４（図示せず）との間の中央位置には、それぞれ温度検出用のダイオードＤ２、Ｄ３、Ｄ４が配置されている。ただし、トランジスタ列の端部に配置されるトランジスタＭ１については、トランジスタＭ２とは反対側の辺に隣接して専用のダイオードＤ１が配置されている。トランジスタＭ２とダイオードＤ１、Ｄ２、Ｄ３、Ｄ４との距離をそれぞれＬ１、Ｌ２、Ｌ３、Ｌ４とした場合、図４からも明らかなようにＬ２＝Ｌ３＜Ｌ１＝Ｌ４の関係がある。
【００４４】
出力制御回路Ｕは、トランジスタＭ１、Ｍ２、Ｍ３に係る回路をまとめて構成したもので、過熱状態を検出する過熱検出回路Ｈとドライブ回路Ｋ１、Ｋ２、Ｋ３とから構成されている。過熱検出回路Ｈは、コンパレータＣ１、Ｃ２、Ｃ３、Ｃ４とＡＮＤゲートＧ１、Ｇ２、Ｇ３と基準電圧発生回路２とから構成されている。コンパレータＣ１、Ｃ２、Ｃ３、Ｃ４は、それぞれダイオードＤ１、Ｄ２、Ｄ３、Ｄ４の順方向電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４と基準電圧Ｖｒとを比較するようになっている。出力制御回路Ｕと上記ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、…とにより過熱検出回路４（過熱検出装置に相当）が構成されている。
【００４５】
また、ＡＮＤゲートＧ１は、コンパレータＣ１、Ｃ２の各出力信号Ｓ１、Ｓ２の論理積信号である過熱検出信号Ｑ１を出力し、ＡＮＤゲートＧ２は、コンパレータＣ２、Ｃ３の各出力信号Ｓ２、Ｓ３の論理積信号である過熱検出信号Ｑ２を出力し、ＡＮＤゲートＧ３は、コンパレータＣ３、Ｃ４の各出力信号Ｓ３、Ｓ４の論理積信号である過熱検出信号Ｑ３を出力するようになっている。
【００４６】
次に、本実施形態の作用について図５も参照しながら説明する。
図５は、トランジスタＭ２に過大な電流が流れた場合におけるダイオードＤ１〜Ｄ４の電圧Ｖ１〜Ｖ４の変化および各信号波形を示している。基準電圧Ｖｒ１、Ｖｒ２は、コンパレータＣ１〜Ｃ４のオフセット電圧のばらつきまで考慮した場合の各コンパレータＣ１〜Ｃ４の実質的な基準電圧である。ここでは、コンパレータＣ２（電圧Ｖ２）の実質的な基準電圧をＶｒ１とし、それ以外のコンパレータＣ１、Ｃ３、Ｃ４（電圧Ｖ１、Ｖ３、Ｖ４）の実質的な基準電圧をＶｒ２と仮定している。
【００４７】
負荷の短絡等によりトランジスタＭ２に過大な電流が流れると、それよりも僅かに遅れた時刻ｔ１１において、トランジスタＭ２の熱がダイオードＤ２、Ｄ３に伝搬され、ダイオードＤ２、Ｄ３の電圧Ｖ２、Ｖ３は互いにほぼ同じ値を保ちながら低下する。これに対し、トランジスタＭ２との距離がやや大きいダイオードＤ１、Ｄ４への熱の伝搬は（ｔ１２−ｔ１１）だけ遅れる。
【００４８】
その後、ダイオードＤ３の電圧Ｖ３が基準電圧Ｖｒ２にまで低下すると、信号Ｓ３がＨレベルとなる（時刻ｔ１３）。この時点では、ダイオードＤ２の電圧Ｖ２に係る比較結果である信号Ｓ２がＬレベルであるため、過熱検出信号Ｑ２はＬレベルを保持する。そして、ダイオードＤ２の電圧Ｖ２が基準電圧Ｖｒ１にまで低下すると、信号Ｓ２がＨレベルとなる（時刻ｔ１４）。その結果、信号Ｓ２とＳ３がともにＨレベルとり、過熱検出信号Ｑ２がＬレベル（非過熱状態）からＨレベル（過熱状態）に変化する。
【００４９】
過熱検出信号Ｑ２がＨレベルになると、ドライブ回路Ｋ２によりトランジスタＭ２に流れる電流が遮断される。ヒステリシス制御を行っていない本システムでは、電圧Ｖ２が基準電圧Ｖｒ１を超えないように過熱検出信号Ｑ２はＨレベルとＬレベルとを頻繁に繰り返し、それとともにトランジスタＭ２もオンとオフとを繰り返す。これにより、トランジスタＭ２の温度は、動作保証温度以下に制限される。
【００５０】
これに対し、正常な電流が流れているトランジスタＭ１、Ｍ３の過熱検出信号Ｑ１、Ｑ３は、Ｌレベルを保持し続ける。これをトランジスタＭ１について説明する。トランジスタＭ１に近接して配置されたダイオードＤ１は、トランジスタＭ２との距離（＝Ｌ１）が大きいため、その電圧Ｖ１は、トランジスタＭ２の通電が制限され始める時刻ｔ１４において基準電圧Ｖｒ２よりも十分に高い。このため、信号Ｓ１がＨレベルとなることはない。一方、トランジスタＭ１の過熱検出に用いられるもう一つのダイオードＤ２は、トランジスタＭ２との共用であるため、上述したように信号Ｓ２はＨレベルとＬレベルとを頻繁に繰り返す。
【００５１】
しかし、過熱検出信号Ｑ１は、２つのダイオードＤ１、Ｄ２の電圧Ｖ１、Ｖ２に係る信号Ｓ１、Ｓ２がともにＨレベルとなった条件の下でのみＨレベル（過熱状態）となる。このため、たとえ電圧Ｖ１の比較基準である基準電圧Ｖｒ２が電圧Ｖ２の比較基準である基準電圧Ｖｒ１よりも高い（その分早い時点で過熱が検出される）という悪条件が重なったとしても、過熱検出信号Ｑ１がＨレベルになることはない。これは、トランジスタＭ３についても同様である。
【００５２】
以上説明したように、本実施形態では、ＩＣチップ上に隣接して配置されたトランジスタＭｎとＭ(n+1) （ｎ＝１、２、３、…）との間に、過熱状態の検出に共通に用いる１つのダイオードＤｎが配置されているので、第１の実施形態に比べ、ダイオードの数をほぼ半分に減らすことができるとともに、当該ダイオードＤｎと出力制御回路Ｕとの配線数も低減することができる。また、ダイオードＤｎは、トランジスタＭｎとＭ(n+1) との中央位置に配置されているため、何れのトランジスタが発する熱も極力小さい遅延時間の下でバランス良く検出することができる。
【００５３】
本実施形態によっても、第１の実施形態と同様に、隣接するトランジスタＭ(n-1) 、Ｍ(n+1) の過熱による影響を受けることなく、トランジスタＭｎについて正確な過熱検出を行うことができ、トランジスタＭｎを確実に保護することができる。また、従来構成に対しチップ面積を大幅に低減することができる。
【００５４】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す第２の実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第２の実施形態においてトランジスタＭｎ（ｎ＝１、２、３、…）は列状に配置されていたが、本発明は配置形態により制限を受けるものではなく、例えばマトリクス状に配置されていても上述したダイオードＤｎの配置形態をそのまま適用できる。マトリクス状の配置の場合、トランジスタＭｎが列状に配置された上記各実施形態の配置をそのまま複数列に拡張した構成とする他に、各トランジスタＭｎについて隣接する３つまたは４つのトランジスタとの間にそれぞれダイオードを設ける構成としてもよい。
【００５５】
上記第２の実施形態では、各トランジスタＭｎに近接して当該トランジスタＭｎの過熱検出に用いる２つのダイオードＤｎ、Ｄ (n+1)を配置したが、トランジスタＭｎの過熱検出に用いる３つ以上のダイオードを配置してもよい。この場合、過熱検出回路Ｈでは３つ以上の信号Ｓｎの論理積により過熱検出信号Ｑｎを生成し、あるいは少なくとも２つの信号がＨレベルとなったことを条件として過熱検出信号Ｑｎを生成してもよい。
【００５６】
コンパレータＣｎにおいて、過熱状態の検出時と非検出時とで異なる基準電圧（しきい値電圧）を用いることにより、比較動作にヒステリシス特性を持たせるとよい。これにより、ノイズ等による誤った過熱検出を極力低減することができる。また、過熱検出時におけるトランジスタＭｎの通断電が頻繁に切り替えられることを防止できる。
【００５７】
過熱検出装置は、モノリシックＩＣチップ内への適用のみならず、ディスクリート素子への適用も可能である。すなわち、ハイブリッドＩＣに収容され複数の半導体チップが搭載された基板、複数のモールドトランジスタからなるトランジスタアレイや並列モジュールなどにも適用できる。また、通電素子は、トランジスタやダイオードなどの半導体素子に限られず、通断電される素子例えばリレー、抵抗体、リアクトル、コンデンサなどの受動素子、モータ、ソレノイド、アクチュエータなどであってもよい。
また、温度検出素子はダイオードに限られない。
【図面の簡単な説明】
【図１】 本発明に関連する参考例である第１の実施形態について半導体チップの素子配置とともに出力制御回路の概略的な電気的構成を示す図
【図２】 半導体チップの素子配置図
【図３】 トランジスタＭ２に過大な電流が流れたときのダイオードの電圧変化および各信号波形を示す図
【図４】 本発明である第２の実施形態を示す図１相当図
【図５】 図３相当図
【図６】 第１の従来技術を示す図１相当図
【図７】 図３相当図
【図８】 第２の従来技術を示す図１相当図
【図９】 図３相当図
【符号の説明】
３、４は過熱検出回路（過熱検出装置）、Ｍｎ（ｎ＝１、２、３、…）はパワーＭＯＳトランジスタ（通電素子）、Ｄｎａ、Ｄｎｂ、Ｄｎ（ｎ＝１、２、３、…）はダイオード（温度検出素子）、Ｈｎ（ｎ＝１、２、３、…）、Ｈは過熱検出回路、Ｋｎ（ｎ＝１、２、３、…）はドライブ回路（過熱保護回路）である。
【発明の属する技術分野】
本発明は、互いに近接して配置された複数の通電素子それぞれの過熱状態を検出する過熱検出装置および半導体基板上に当該過熱検出装置を備えた半導体集積回路装置に関する。
【０００２】
【従来の技術】
特許文献１には、複数の高耐圧ドライバＩＣを実装したドライバＩＣモジュールであって、各高耐圧ドライバＩＣに、ドライバＩＣチップの温度と基準温度との差により当該ドライバＩＣチップの過熱を検出する過熱検出回路を備えたものが開示されている。そして、周囲温度の影響を受けずに正確に異常を検出できるように、過熱検出回路の基準温度がドライバＩＣモジュールの温度に応じて変更されるようになっている。
【０００３】
また、特許文献２には、製造上のばらつきによる検出精度の低下を防止するため、所定の検出精度を維持する過熱検出信号を生成するための基準電圧を生成するバンドギャップ回路であって、その中の温度依存性のある電位差を生成する回路素子を過熱検出用素子に兼用した過熱検出回路が開示されている。
【０００４】
【特許文献１】
特開２００１−２４４４１１号公報
【０００５】
【特許文献２】
特開平７−３３６８７５号公報
【０００６】
【発明が解決しようとする課題】
上記特許文献１に記載されたドライバＩＣモジュールのように、実装された高耐圧ドライバＩＣごとに過熱検出回路を設ける構成とした場合、負荷が短絡した高耐圧ドライバＩＣの温度上昇に影響されて、それに隣接する高耐圧ドライバＩＣの過熱検出回路が過熱を誤検出してしまう場合が生じる。これを、従来構成の半導体集積回路装置（ＩＣ）を例に説明する。
【０００７】
半導体チップの素子配置と検出回路の電気的構成とを示す図６において、チップ上には３つのパワーＭＯＳトランジスタＭ１、Ｍ２、Ｍ３が隣接して列状に並んでおり、各トランジスタＭ１、Ｍ２、Ｍ３の近傍には、それぞれ１つずつの温度検出用ダイオードＤ１、Ｄ２、Ｄ３が配置されている。この構成において、例えばトランジスタＭ２に繋がる負荷が短絡した場合、トランジスタＭ２の電流が増大し、素子温度が急激に上昇する。
【０００８】
図７は、このときのダイオードＤ１、Ｄ２、Ｄ３の順方向電圧Ｖ１、Ｖ２、Ｖ３および過熱検出信号Ｑ１、Ｑ２、Ｑ３を示している。トランジスタＭ２に最も近く配置されたダイオードＤ２に最も早く熱が伝搬し、ダイオードＤ２の電圧Ｖ２が基準電圧よりも低下して過熱検出信号Ｑ２がＨレベル（過熱状態）になる。その後、ＭＯＳトランジスタＭ１とＭ２との間に配置されたトランジスタＭ１用のダイオードＤ１にも若干の時間遅れを持って熱が伝搬される。
【０００９】
この場合、ダイオードＤ１、Ｄ２、Ｄ３の順方向電圧Ｖ１、Ｖ２、Ｖ３にばらつきが存在したり、コンパレータＣ１、Ｃ２、Ｃ３のオフセット電圧にばらつきが存在すると、隣接するトランジスタＭ１の過熱検出信号Ｑ１も誤ってＨレベル（過熱状態）となってしまう。図７は、オフセット電圧のばらつきにより、コンパレータＣ１の実質的な基準電圧Ｖｒ１がコンパレータＣ２、Ｃ３の実質的な基準電圧Ｖｒ２よりも高い場合を示している。
【００１０】
これに対しては、図８に示すようにトランジスタＭ１、Ｍ２、Ｍ３相互の距離を大きくとり、各トランジスタＭ１、Ｍ２、Ｍ３について設けられたダイオードＤ１、Ｄ２、Ｄ３と他のトランジスタとの距離が大きくなるようにすれば良い。図９は、この配置を採用した場合のダイオードＤ１、Ｄ２、Ｄ３の順方向電圧Ｖ１、Ｖ２、Ｖ３および過熱検出信号Ｑ１、Ｑ２、Ｑ３を示している。この場合には、トランジスタＭ２の過熱によるダイオードＤ１への熱の伝搬遅れ時間が大きくなるため、誤った過熱検出信号Ｑ１が出力されることはなくなる。しかしながら、トランジスタＭ１、Ｍ２、Ｍ３を含む出力部のレイアウトサイズが大きくなるため、チップ面積が増大し、コストの上昇を招いてしまう。こうした問題は、半導体チップに限らず、ディスクリートの通電素子を互いに近接して複数配置する場合でも同様に生じる。
【００１１】
本発明は上記事情に鑑みてなされたもので、その目的は、複数の通電素子を互いに近接して配置した状態でも通電素子それぞれの過熱状態を正確に検出することができる過熱検出装置を提供すること、および当該過熱検出装置を用いた半導体集積回路装置を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１に記載した手段によれば、互いに近接して配置された各通電素子の周囲には、当該通電素子の相異なる２以上の辺部に隣接してそれぞれ温度検出素子が配置されている。互いに隣接して配置された２つの通電素子の間に配置された温度検出素子は、当該２つの通電素子で共通化されている。この配置によれば、ある通電素子（Ａ）が過熱した場合、その熱は自らの辺部に隣接して配置された全ての温度検出素子に直ちに伝搬される。これに対し、通電素子（Ａ）に隣接する通電素子（Ｂ、Ｃ、…）が過熱した場合には、その熱は、当該通電素子（Ａ）の辺部と通電素子（Ｂ、Ｃ、…）の辺部の何れにも隣接して配置された共通化された温度検出素子へは直ちに伝搬されるが、当該通電素子（Ａ）の他の辺部に隣接した温度検出素子への伝搬は距離が長いために遅れる。
【００１３】
そこで、過熱検出回路は、比較手段により、各通電素子の辺部に隣接して配置された温度検出素子のうち前記共通化された温度検出素子を含む少なくとも２つの温度検出素子からの温度検出信号がともにしきい値を超えている場合に当該通電素子（Ａ）が過熱していると判定し、何れかの温度検出素子からの温度検出信号のみが過熱を示せば当該通電素子（Ａ）は過熱していない（隣接する通電素子（Ｂ、Ｃ、…）が過熱している）と判定する。
【００１４】
隣接する通電素子（Ｂ、Ｃ、…）が過熱している場合でも、そのままの状態で十分な時間が経過すれば、当該通電素子（Ａ）の辺部に隣接して配置された２以上の温度検出素子が過熱を示すことはあろうが、通常は過熱状態を検出した時点で当該通電素子（Ａ）への通電が制限されるため、実際には過熱検出に用いる少なくとも２つの温度検出素子が全て過熱状態を示すことはない。従って、本手段を用いることにより、複数の通電素子が互いに近接して配置されていても、通電素子それぞれの過熱状態を正確に検出することができる。
【００１５】
また、互いに隣接して配置された２つの通電素子の間に配置された１つの温度検出素子が、これら２つの通電素子の過熱状態の検出に共通に用いられるので、温度検出素子の数を減らすことができる。
【００１６】
請求項２に記載した手段によれば、上記共用される温度検出素子が互いに隣接して配置された２つの通電素子から等距離の位置に配置されているので、何れの通電素子が発する熱も極力小さい遅延時間の下でバランス良く検出することができる。
【００１９】
請求項３に記載した手段によれば、比較動作にヒステリシスが付加されるので、ノイズ等による誤った過熱検出を極力低減することができる。また、本過熱検出装置を用いた過熱保護回路（請求項４）において、過熱検出時に通電素子の通断電が頻繁に切り替えられることを防止できる。
【００２０】
請求項４に記載した手段によれば、過熱検出回路により過熱状態が検出されている間、その過熱している通電素子の通電を選択的に制限することができるので、近接配置された複数の通電素子に対し高精度の過熱保護を実現できる。
【００２１】
請求項５に記載した手段によれば、半導体集積回路装置内に複数の通電素子が近接して配置されていても、各通電素子の過熱状態を正確に検出することができる。この場合、従来構成とは異なり通電素子相互間の距離を小さくできるため、複数の通電素子からなる出力部のレイアウトサイズを小さくでき、以てチップ面積の縮小化が図られる。
【００２２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明に関連する参考例として示す半導体集積回路装置（ＩＣ）の第１の実施形態について図１ないし図３を参照しながら説明する。
図２（ａ）は、本実施形態における半導体チップの素子配置であり、図２（ｂ）は、これと対比するために示す従来構成（図８参照）の素子配置である。本ＩＣは、例えば車両のボディ用ＥＣＵ（Electronic Control Unit）に収容された制御基板上に実装されるもので、ヘッドライト、ドアロック用ソレノイド、パワーウィンドゥ用モータなどの通断電を行うリレーのコイルを駆動するために用いられる。図１は、図２（ａ）の一部を拡大して示すとともに、出力制御回路の概略的な電気的構成を示している。
【００２３】
これら図２（ａ）および図１に示すように、半導体基板１には同じサイズのパワーＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、…、Ｍ１０およびＭ１１、Ｍ１２、Ｍ１３、…、Ｍ２０がそれぞれ隣接して列状に形成されている。各トランジスタＭ１、Ｍ２、Ｍ３、…にはそれぞれワイヤボンド用のパッド（ＰＳ１、ＰＤ１）、（ＰＳ２、ＰＤ２）、（ＰＳ３、ＰＤ３）、…が設けられており、さらにダイオード（Ｄ１ａ、Ｄ１ｂ）、（Ｄ２ａ、Ｄ２ｂ）、（Ｄ３ａ、Ｄ３ｂ）、…と出力制御回路Ｕ１、Ｕ２、Ｕ３、…とが設けられている（ダイオードの符号は図１にのみ示す）。本実施形態ではドライバＩＣを例に説明するが、半導体基板１にその他の制御回路が混載されたＩＣであっても良い。
【００２４】
ダイオードＤ１ａ、Ｄ１ｂ、…は、順方向電圧の温度特性（−２ｍＶ／℃）を利用した温度検出素子であり、トランジスタ列の両端部に配置されるものを除き隣接するトランジスタの間に挟まれるように配置されている。また、出力制御回路Ｕ１、Ｕ２、Ｕ３、…は、トランジスタＭ１、Ｍ２、Ｍ３、…に隣接して列状に形成されている。
【００２５】
図１において、トランジスタＭ２の過熱検出に用いられるダイオードＤ２ａ、Ｄ２ｂは、それぞれトランジスタＭ２の辺のうちトランジスタＭ１に対する辺とトランジスタＭ３に対する辺に近接して配置されている。トランジスタＭ１、Ｍ３についても同様である。トランジスタＭ２とダイオードＤ２ａ、Ｄ２ｂとの距離をＬ１、ダイオードＤ１ｂ、Ｄ３ａとの距離をＬ２、ダイオードＤ１ａ、Ｄ３ｂとの距離をＬ３とした場合、図１からも明らかなようにＬ１＜Ｌ２＜Ｌ３の関係がある。なお、熱の伝搬遅延時間を小さくするためには、Ｌ１が極力小さくなるように配置することが好ましい。
【００２６】
出力制御回路Ｕ１、Ｕ２、Ｕ３は、それぞれ過熱状態を検出する過熱検出回路Ｈ１、Ｈ２、Ｈ３と、トランジスタＭ１、Ｍ２、Ｍ３を駆動するドライブ回路Ｋ１、Ｋ２、Ｋ３とから構成されている。例えば過熱検出回路Ｈ１は、ダイオードＤ１ａ、Ｄ１ｂの順方向電圧Ｖ１ａ、Ｖ１ｂと基準電圧Ｖｒとを比較するコンパレータＣ１ａ、Ｃ１ｂと、コンパレータＣ１ａ、Ｃ１ｂの各出力信号Ｓ１ａ、Ｓ１ｂの論理積信号である過熱検出信号Ｑ１を出力するＡＮＤゲートＧ１とから構成されている。過熱検出回路Ｈ２、Ｈ３等も同様である。これら出力制御回路Ｕ１、Ｕ２、Ｕ３、…と上記ダイオード（Ｄ１ａ、Ｄ１ｂ）、（Ｄ２ａ、Ｄ２ｂ）、（Ｄ３ａ、Ｄ３ｂ）、…とにより過熱検出回路３（過熱検出装置に相当）が構成されている。
【００２７】
また、ドライブ回路Ｋ１（過熱保護回路に相当）は、過熱検出回路Ｈ１から出力される過熱検出信号Ｑ１がＬレベル（非過熱状態）の場合にあってはトランジスタＭ１に対し駆動指令信号Ｐ１に従ったゲート駆動信号を出力し、過熱検出信号Ｑ１がＨレベル（過熱状態）の場合にあっては、トランジスタＭ１をオフするゲート駆動信号を出力するようになっている。出力制御回路Ｕ２、Ｕ３等も同様に構成されている。なお、出力制御回路Ｕ１には、基準電圧発生回路２が形成されている。
【００２８】
次に、本実施形態の作用について、トランジスタＭ１、Ｍ２、Ｍ３に関する回路部分を例に説明する。
トランジスタＭ１、Ｍ２、Ｍ３の各ドレインまたは各ソースとバッテリに繋がる電源線との間には、それぞれリレーコイル（負荷）が接続されている。トランジスタＭ１、Ｍ２、Ｍ３および負荷に異常がなく、且つ定格電流容量以内で使用されている限り、トランジスタＭ１、Ｍ２、Ｍ３の温度は、当該トランジスタについて許容される動作保証温度を超えることはない。これに対して、負荷が短絡するなどして過大な電流が流れるとトランジスタ温度は急激に上昇し、短時間で動作保証温度を超えてしまう。
【００２９】
図３は、トランジスタＭ２に過大な電流が流れた場合におけるダイオードＤ１ａ〜Ｄ３ｂの順方向電圧の変化および各信号波形を示している。ここで、電圧Ｖ１ａ、Ｖ１ｂ、Ｖ２ａ、Ｖ２ｂ、Ｖ３ａ、Ｖ３ｂは、それぞれＤ１ａ、Ｄ１ｂ、Ｄ２ａ、Ｄ２ｂ、Ｄ３ａ、Ｄ３ｂの順方向電圧であり、信号Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２ｂ、Ｓ３ａ、Ｓ３ｂは、それぞれコンパレータＣ１ａ、Ｃ１ｂ、Ｃ２ａ、Ｃ２ｂ、Ｃ３ａ、Ｃ３ｂの出力信号である。
【００３０】
基準電圧発生回路２が出力する基準電圧Ｖｒは、上記動作保証温度（またはさらにマージンを考慮した温度）におけるダイオードＤ１ａ〜Ｄ３ｂの出力電圧に等しく設定されている。また、温度変化による基準電圧Ｖｒの電圧変動は非常に小さくなっている。図３に示す基準電圧Ｖｒ１、Ｖｒ２は、コンパレータＣ１ａ〜Ｃ３ｂのオフセット電圧のばらつきまで考慮した場合の各コンパレータＣ１ａ〜Ｃ３ｂの実質的な基準電圧（しきい値電圧）であり、上記基準電圧Ｖｒに対し僅かにずれる場合が生ずる。
【００３１】
ここでは、コンパレータＣ２ａ（電圧Ｖ２ａ）にとっての実質的な基準電圧をＶｒ１とし、それ以外のコンパレータＣ１ａ、Ｃ１ｂ、Ｃ２ｂ、Ｃ３ａ、Ｃ３ｂ（電圧Ｖ１ａ、Ｖ１ｂ、Ｖ２ｂ、Ｖ３ａ、Ｖ３ｂ）にとっての実質的な基準電圧をＶｒ２と仮定している。過電流が流れていない正常状態においては、電圧Ｖ１ａ〜Ｖ３ｂは全て基準電圧Ｖｒ（Ｖｒ１、Ｖｒ２）よりも高くなっている。
【００３２】
さて、トランジスタＭ２に過大な電流が流れると、それよりも僅かに遅れた時刻ｔ１において、トランジスタＭ２の熱がダイオードＤ２ａ、Ｄ２ｂにほぼ同時に伝搬され、ダイオードＤ２ａ、Ｄ２ｂの電圧Ｖ２ａ、Ｖ２ｂは互いにほぼ同じ値を保ちながら低下する。これに対し、トランジスタＭ２との距離（＝Ｌ２）がやや大きいダイオードＤ１ｂ、Ｄ３ａへの熱の伝搬は（ｔ２−ｔ１）だけ遅れ、さらに距離（＝Ｌ３）が大きいダイオードＤ１ａ、Ｄ３ｂへの熱の伝搬は（ｔ３−ｔ１）だけ遅れる。
【００３３】
その後、ダイオードＤ２ｂの電圧Ｖ２ｂが基準電圧Ｖｒ２にまで低下すると、信号Ｓ２ｂがＨレベルとなる（時刻ｔ４）。この時点では、ダイオードＤ２ａの電圧Ｖ２ａに係る比較結果である信号Ｓ２ａがＬレベルであるため、過熱検出信号Ｑ２はＬレベルを保持する。そして、ダイオードＤ２ａの電圧Ｖ２ａが基準電圧Ｖｒ１にまで低下すると、信号Ｓ２ａがＨレベルとなる（時刻ｔ６）。その結果、信号Ｓ２ａとＳ２ｂがともにＨレベルとり、過熱検出信号Ｑ２がＬレベル（非過熱状態）からＨレベル（過熱状態）になる。
【００３４】
過熱検出信号Ｑ２がＨレベルになると、ドライブ回路Ｋ２はトランジスタＭ２をオフに駆動するため、トランジスタＭ２の電流が遮断されて温度上昇が抑えられる。そして、ダイオードＤ２ａの電圧Ｖ２ａが基準電圧Ｖｒ１よりも高い状態に戻ると、信号Ｓ２ａが再びＬレベルとなってトランジスタＭ２がオン駆動される。本実施形態では、ヒステリシス制御を行っていないため、電圧Ｖ２ａが基準電圧Ｖｒ１を超えないように過熱検出信号Ｑ２はＨレベルとＬレベルとを頻繁に繰り返し、それとともにトランジスタＭ２もオンとオフとを繰り返す。これにより、トランジスタＭ２の温度は、動作保証温度以下に制限され、過熱による故障を未然に防止することができる。
【００３５】
これに対し、正常な電流が流れているトランジスタＭ１、Ｍ３の過熱検出信号Ｑ１、Ｑ３は、Ｌレベルを保持し続ける。これをトランジスタＭ１について説明する。トランジスタＭ１に近接して配置されたダイオードＤ１ａは、トランジスタＭ２との距離（＝Ｌ３）が大きいため、その電圧Ｖ１ａは、トランジスタＭ２の通電が制限され始める時刻ｔ６において基準電圧Ｖｒ２よりも十分に高い。このため、信号Ｓ１ａがＨレベルになることはない。
【００３６】
一方、トランジスタＭ１に近接して配置されたダイオードＤ１ｂは、トランジスタＭ２側に配置されているため、トランジスタＭ２との距離（＝Ｌ２）が小さく、その電圧Ｖ１ｂは、トランジスタＭ２の通電が制限され始める時刻ｔ６より前の時刻ｔ５において基準電圧Ｖｒ２にまで低下する。このため、信号Ｓ１ｂは、時刻ｔ５以降過熱状態の検出を示すＨレベルとなる。
【００３７】
しかし、過熱検出信号Ｑ１は、２つのダイオードＤ１ａ、Ｄ１ｂの電圧Ｖ１ａ、Ｖ１ｂに係る信号Ｓ１ａ、Ｓ１ｂがともにＨレベルとなった条件の下でのみＨレベル（過熱状態）となる。このため、たとえ電圧Ｖ１ｂの比較基準である基準電圧Ｖｒ２が電圧Ｖ２ａの比較基準である基準電圧Ｖｒ１よりも高い（その分早い時点で過熱が検出される）という悪条件が重なったとしても、過熱検出信号Ｑ１がＨレベルになることはない。これは、トランジスタＭ３についても同様である。さらに、ダイオードＤ１ａ〜Ｄ３ｂの順方向電圧Ｖ１ａ〜Ｖ３ｂにばらつきが存在する場合であっても同様の動作となる。
【００３８】
以上説明したように、本実施形態のＩＣは、そのチップ上に列状に形成された各トランジスタＭｎ（ｎ＝１、２、３、…）に対して、当該トランジスタＭｎの有する辺のうち対抗する一対の辺（上記列に直交する２辺）に隣接してそれぞれダイオードＤｎａ、Ｄｎｂが配置されている。そして、過熱検出回路Ｈｎは、ダイオードＤｎａに係る信号ＳｎａとダイオードＤｎｂに係る信号ＳｎｂとがともにＨレベルとなった場合に過熱検出信号ＳｎをＨレベル（過熱状態）とする。
【００３９】
この構成によれば、あるトランジスタＭｎが過熱した場合、その熱は自らの辺部に近接して配置されたダイオードＤｎａ、Ｄｎｂに短時間で伝搬され、過熱検出信号ＳｎがＨレベル（過熱状態）となる。特に、本実施形態では、各トランジスタＭｎがそれぞれ２つずつの専用のダイオードＤｎａ、Ｄｎｂを有しているため、これらダイオードＤｎａ、ＤｎｂをトランジスタＭｎに極力近接して配置することができる。従って、負荷の短絡などによりトランジスタＭｎに過大な電流が流れてから、ドライブ回路Ｋｎを介してトランジスタＭｎの駆動が制限されるまでの時間を短縮することができ、トランジスタＭｎが確実に保護され、その実質的な破壊耐量を高めることができる。
【００４０】
一方、隣接するトランジスタＭ(n+1) が過熱した場合には、その熱は、トランジスタＭｎとＭ(n+1) との間に配置されたダイオードＤｎｂへは比較的短時間で伝搬されるが、トランジスタＭｎとＭ(n-1) との間に配置されたダイオードＤｎａへは距離が長いため伝搬が遅れる。このため、コンパレータＣｎａ、Ｃｎｂのオフセット電圧やダイオードＤｎａ、Ｄｎｂの順方向電圧等にばらつきがあったとしても、信号Ｓｎａ、ＳｎｂがともにＨレベルになる前には過熱検出信号Ｓ(n+1) がＨレベル（過熱状態）となり、トランジスタＭ(n+1) の駆動が制限される。従って、過熱していないトランジスタＭｎが誤って過熱状態と判定されることがなくなり、トランジスタＭｎそれぞれについて正確な過熱検出を行うことができる。
【００４１】
本実施形態では、図２（ａ）に示すようにトランジスタ同士の距離を小さくしても、Ｌ１＜Ｌ２＜Ｌ３（図１参照）の関係が成立するため、トランジスタＭｎと専用のダイオードＤｎａ、Ｄｎｂとの距離を極力小さくできるとともに、ダイオードＤｎａ、Ｄｎｂのうち少なくとも一方のダイオードと隣接するトランジスタＭ(n-1) 、Ｍ(n+1) との距離を大きくとることができる。このため、正確な過熱検出を行いつつも、図２（ｂ）に示す従来構成に対しチップ面積を大幅に（本実施形態の場合には約２／３に）低減することができる。
【００４２】
（第２の実施形態）
次に、本発明を示す第２の実施形態について図４および図５を参照しながら説明する。
図４は、半導体チップの素子配置とともに出力制御回路の概略的な電気的構成を示すもので、図１と同一構成部分には同一符号を付して示している。チップ全体の構成としては、図２と同様に多数のトランジスタＭ１、Ｍ２、Ｍ３、…が隣接して列状に配置されている。
【００４３】
図４において、隣接するトランジスタＭｎとＭ(n+1) （ｎ＝１、２、３、…）は、過熱検出素子である１つのダイオードＤｎ（ｎ＝１、２、３、…）を共用している。すなわち、トランジスタＭ１とＭ２との間の中央位置、トランジスタＭ２とＭ３との間の中央位置、トランジスタＭ３とＭ４（図示せず）との間の中央位置には、それぞれ温度検出用のダイオードＤ２、Ｄ３、Ｄ４が配置されている。ただし、トランジスタ列の端部に配置されるトランジスタＭ１については、トランジスタＭ２とは反対側の辺に隣接して専用のダイオードＤ１が配置されている。トランジスタＭ２とダイオードＤ１、Ｄ２、Ｄ３、Ｄ４との距離をそれぞれＬ１、Ｌ２、Ｌ３、Ｌ４とした場合、図４からも明らかなようにＬ２＝Ｌ３＜Ｌ１＝Ｌ４の関係がある。
【００４４】
出力制御回路Ｕは、トランジスタＭ１、Ｍ２、Ｍ３に係る回路をまとめて構成したもので、過熱状態を検出する過熱検出回路Ｈとドライブ回路Ｋ１、Ｋ２、Ｋ３とから構成されている。過熱検出回路Ｈは、コンパレータＣ１、Ｃ２、Ｃ３、Ｃ４とＡＮＤゲートＧ１、Ｇ２、Ｇ３と基準電圧発生回路２とから構成されている。コンパレータＣ１、Ｃ２、Ｃ３、Ｃ４は、それぞれダイオードＤ１、Ｄ２、Ｄ３、Ｄ４の順方向電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４と基準電圧Ｖｒとを比較するようになっている。出力制御回路Ｕと上記ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、…とにより過熱検出回路４（過熱検出装置に相当）が構成されている。
【００４５】
また、ＡＮＤゲートＧ１は、コンパレータＣ１、Ｃ２の各出力信号Ｓ１、Ｓ２の論理積信号である過熱検出信号Ｑ１を出力し、ＡＮＤゲートＧ２は、コンパレータＣ２、Ｃ３の各出力信号Ｓ２、Ｓ３の論理積信号である過熱検出信号Ｑ２を出力し、ＡＮＤゲートＧ３は、コンパレータＣ３、Ｃ４の各出力信号Ｓ３、Ｓ４の論理積信号である過熱検出信号Ｑ３を出力するようになっている。
【００４６】
次に、本実施形態の作用について図５も参照しながら説明する。
図５は、トランジスタＭ２に過大な電流が流れた場合におけるダイオードＤ１〜Ｄ４の電圧Ｖ１〜Ｖ４の変化および各信号波形を示している。基準電圧Ｖｒ１、Ｖｒ２は、コンパレータＣ１〜Ｃ４のオフセット電圧のばらつきまで考慮した場合の各コンパレータＣ１〜Ｃ４の実質的な基準電圧である。ここでは、コンパレータＣ２（電圧Ｖ２）の実質的な基準電圧をＶｒ１とし、それ以外のコンパレータＣ１、Ｃ３、Ｃ４（電圧Ｖ１、Ｖ３、Ｖ４）の実質的な基準電圧をＶｒ２と仮定している。
【００４７】
負荷の短絡等によりトランジスタＭ２に過大な電流が流れると、それよりも僅かに遅れた時刻ｔ１１において、トランジスタＭ２の熱がダイオードＤ２、Ｄ３に伝搬され、ダイオードＤ２、Ｄ３の電圧Ｖ２、Ｖ３は互いにほぼ同じ値を保ちながら低下する。これに対し、トランジスタＭ２との距離がやや大きいダイオードＤ１、Ｄ４への熱の伝搬は（ｔ１２−ｔ１１）だけ遅れる。
【００４８】
その後、ダイオードＤ３の電圧Ｖ３が基準電圧Ｖｒ２にまで低下すると、信号Ｓ３がＨレベルとなる（時刻ｔ１３）。この時点では、ダイオードＤ２の電圧Ｖ２に係る比較結果である信号Ｓ２がＬレベルであるため、過熱検出信号Ｑ２はＬレベルを保持する。そして、ダイオードＤ２の電圧Ｖ２が基準電圧Ｖｒ１にまで低下すると、信号Ｓ２がＨレベルとなる（時刻ｔ１４）。その結果、信号Ｓ２とＳ３がともにＨレベルとり、過熱検出信号Ｑ２がＬレベル（非過熱状態）からＨレベル（過熱状態）に変化する。
【００４９】
過熱検出信号Ｑ２がＨレベルになると、ドライブ回路Ｋ２によりトランジスタＭ２に流れる電流が遮断される。ヒステリシス制御を行っていない本システムでは、電圧Ｖ２が基準電圧Ｖｒ１を超えないように過熱検出信号Ｑ２はＨレベルとＬレベルとを頻繁に繰り返し、それとともにトランジスタＭ２もオンとオフとを繰り返す。これにより、トランジスタＭ２の温度は、動作保証温度以下に制限される。
【００５０】
これに対し、正常な電流が流れているトランジスタＭ１、Ｍ３の過熱検出信号Ｑ１、Ｑ３は、Ｌレベルを保持し続ける。これをトランジスタＭ１について説明する。トランジスタＭ１に近接して配置されたダイオードＤ１は、トランジスタＭ２との距離（＝Ｌ１）が大きいため、その電圧Ｖ１は、トランジスタＭ２の通電が制限され始める時刻ｔ１４において基準電圧Ｖｒ２よりも十分に高い。このため、信号Ｓ１がＨレベルとなることはない。一方、トランジスタＭ１の過熱検出に用いられるもう一つのダイオードＤ２は、トランジスタＭ２との共用であるため、上述したように信号Ｓ２はＨレベルとＬレベルとを頻繁に繰り返す。
【００５１】
しかし、過熱検出信号Ｑ１は、２つのダイオードＤ１、Ｄ２の電圧Ｖ１、Ｖ２に係る信号Ｓ１、Ｓ２がともにＨレベルとなった条件の下でのみＨレベル（過熱状態）となる。このため、たとえ電圧Ｖ１の比較基準である基準電圧Ｖｒ２が電圧Ｖ２の比較基準である基準電圧Ｖｒ１よりも高い（その分早い時点で過熱が検出される）という悪条件が重なったとしても、過熱検出信号Ｑ１がＨレベルになることはない。これは、トランジスタＭ３についても同様である。
【００５２】
以上説明したように、本実施形態では、ＩＣチップ上に隣接して配置されたトランジスタＭｎとＭ(n+1) （ｎ＝１、２、３、…）との間に、過熱状態の検出に共通に用いる１つのダイオードＤｎが配置されているので、第１の実施形態に比べ、ダイオードの数をほぼ半分に減らすことができるとともに、当該ダイオードＤｎと出力制御回路Ｕとの配線数も低減することができる。また、ダイオードＤｎは、トランジスタＭｎとＭ(n+1) との中央位置に配置されているため、何れのトランジスタが発する熱も極力小さい遅延時間の下でバランス良く検出することができる。
【００５３】
本実施形態によっても、第１の実施形態と同様に、隣接するトランジスタＭ(n-1) 、Ｍ(n+1) の過熱による影響を受けることなく、トランジスタＭｎについて正確な過熱検出を行うことができ、トランジスタＭｎを確実に保護することができる。また、従来構成に対しチップ面積を大幅に低減することができる。
【００５４】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す第２の実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第２の実施形態においてトランジスタＭｎ（ｎ＝１、２、３、…）は列状に配置されていたが、本発明は配置形態により制限を受けるものではなく、例えばマトリクス状に配置されていても上述したダイオードＤｎの配置形態をそのまま適用できる。マトリクス状の配置の場合、トランジスタＭｎが列状に配置された上記各実施形態の配置をそのまま複数列に拡張した構成とする他に、各トランジスタＭｎについて隣接する３つまたは４つのトランジスタとの間にそれぞれダイオードを設ける構成としてもよい。
【００５５】
上記第２の実施形態では、各トランジスタＭｎに近接して当該トランジスタＭｎの過熱検出に用いる２つのダイオードＤｎ、Ｄ (n+1)を配置したが、トランジスタＭｎの過熱検出に用いる３つ以上のダイオードを配置してもよい。この場合、過熱検出回路Ｈでは３つ以上の信号Ｓｎの論理積により過熱検出信号Ｑｎを生成し、あるいは少なくとも２つの信号がＨレベルとなったことを条件として過熱検出信号Ｑｎを生成してもよい。
【００５６】
コンパレータＣｎにおいて、過熱状態の検出時と非検出時とで異なる基準電圧（しきい値電圧）を用いることにより、比較動作にヒステリシス特性を持たせるとよい。これにより、ノイズ等による誤った過熱検出を極力低減することができる。また、過熱検出時におけるトランジスタＭｎの通断電が頻繁に切り替えられることを防止できる。
【００５７】
過熱検出装置は、モノリシックＩＣチップ内への適用のみならず、ディスクリート素子への適用も可能である。すなわち、ハイブリッドＩＣに収容され複数の半導体チップが搭載された基板、複数のモールドトランジスタからなるトランジスタアレイや並列モジュールなどにも適用できる。また、通電素子は、トランジスタやダイオードなどの半導体素子に限られず、通断電される素子例えばリレー、抵抗体、リアクトル、コンデンサなどの受動素子、モータ、ソレノイド、アクチュエータなどであってもよい。
また、温度検出素子はダイオードに限られない。
【図面の簡単な説明】
【図１】 本発明に関連する参考例である第１の実施形態について半導体チップの素子配置とともに出力制御回路の概略的な電気的構成を示す図
【図２】 半導体チップの素子配置図
【図３】 トランジスタＭ２に過大な電流が流れたときのダイオードの電圧変化および各信号波形を示す図
【図４】 本発明である第２の実施形態を示す図１相当図
【図５】 図３相当図
【図６】 第１の従来技術を示す図１相当図
【図７】 図３相当図
【図８】 第２の従来技術を示す図１相当図
【図９】 図３相当図
【符号の説明】
３、４は過熱検出回路（過熱検出装置）、Ｍｎ（ｎ＝１、２、３、…）はパワーＭＯＳトランジスタ（通電素子）、Ｄｎａ、Ｄｎｂ、Ｄｎ（ｎ＝１、２、３、…）はダイオード（温度検出素子）、Ｈｎ（ｎ＝１、２、３、…）、Ｈは過熱検出回路、Ｋｎ（ｎ＝１、２、３、…）はドライブ回路（過熱保護回路）である。
Claims (5)
- 互いに近接して配置された複数の通電素子それぞれの過熱状態を検出する過熱検出装置において、
前記各通電素子について当該通電素子の相異なる２以上の辺部に隣接してそれぞれ温度検出素子が配置され、互いに隣接して配置された２つの通電素子の間に配置された温度検出素子は当該２つの通電素子で共通化されており、
前記各通電素子について前記辺部に隣接して配置された温度検出素子のうち前記共通化された温度検出素子を含む少なくとも２つの温度検出素子からの温度検出信号がしきい値を超えている場合に当該通電素子について過熱状態と判定する過熱検出回路を備えて構成されていることを特徴とする過熱検出装置。 - 前記共通化された温度検出素子は、前記互いに隣接して配置された２つの通電素子から等距離の位置に配置されていることを特徴とする請求項１記載の過熱検出装置。
- 前記過熱検出回路は、過熱状態の検出時と非検出時とで異なるしきい値を用いて判定することを特徴とする請求項１または２記載の過熱検出装置。
- 前記過熱検出回路により過熱状態が検出されている間、当該通電素子への通電を制限する過熱保護回路を備えていることを特徴とする請求項１ないし３の何れかに記載の過熱検出装置。
- 半導体基板上に、互いに近接して配置された複数の通電素子と、請求項１ないし４の何れかに記載の過熱検出装置とが形成されていることを特徴とする半導体集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003021952A JP3928566B2 (ja) | 2003-01-30 | 2003-01-30 | 過熱検出装置および半導体集積回路装置 |
| US10/764,541 US7149069B2 (en) | 2003-01-30 | 2004-01-27 | Overtemperature detection device and semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003021952A JP3928566B2 (ja) | 2003-01-30 | 2003-01-30 | 過熱検出装置および半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004236435A JP2004236435A (ja) | 2004-08-19 |
| JP3928566B2 true JP3928566B2 (ja) | 2007-06-13 |
Family
ID=32951156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003021952A Expired - Fee Related JP3928566B2 (ja) | 2003-01-30 | 2003-01-30 | 過熱検出装置および半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7149069B2 (ja) |
| JP (1) | JP3928566B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5187211B2 (ja) * | 2009-02-02 | 2013-04-24 | 株式会社デンソー | 過熱検出回路 |
| JP5458907B2 (ja) * | 2010-01-22 | 2014-04-02 | 株式会社デンソー | 半導体装置 |
| JP5921055B2 (ja) * | 2010-03-08 | 2016-05-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5642483B2 (ja) * | 2010-09-29 | 2014-12-17 | 三洋電機株式会社 | インバータ装置及びこれを搭載した電動車両 |
| JP6094260B2 (ja) * | 2013-02-27 | 2017-03-15 | 株式会社デンソー | 異常検出保護回路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61231618A (ja) | 1985-04-05 | 1986-10-15 | Hitachi Ltd | 温度検出回路 |
| EP0256715B1 (en) * | 1986-08-18 | 1992-02-26 | Siliconix Limited | Temperature sensing apparatus |
| US5355123A (en) * | 1990-07-17 | 1994-10-11 | Fuji Electric Co., Ltd. | Overheating detection circuit for detecting overheating of a power device |
| US5206778A (en) * | 1991-05-16 | 1993-04-27 | International Business Machines Corporation | Sense circuit for on-chip thermal shutdown |
| JP3334337B2 (ja) | 1994-06-15 | 2002-10-15 | 関西日本電気株式会社 | 過熱検出回路 |
| WO1997013279A1 (en) * | 1995-10-02 | 1997-04-10 | Siliconix Incorporated | Trench-gated mosfet including integral temperature detection diode |
| JP3358459B2 (ja) * | 1996-09-12 | 2002-12-16 | 株式会社デンソー | 温度検出回路 |
| JP2000031290A (ja) | 1998-07-10 | 2000-01-28 | Nissan Motor Co Ltd | 半導体装置 |
| JP3643711B2 (ja) | 1998-09-30 | 2005-04-27 | 三洋電機株式会社 | 充電器 |
| JP3533518B2 (ja) | 2000-02-25 | 2004-05-31 | 株式会社日立製作所 | ドライバｉｃモジュール |
| JP2001244141A (ja) | 2000-02-28 | 2001-09-07 | Murata Mfg Co Ltd | 可変コンデンサ |
-
2003
- 2003-01-30 JP JP2003021952A patent/JP3928566B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-27 US US10/764,541 patent/US7149069B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004236435A (ja) | 2004-08-19 |
| US20040184209A1 (en) | 2004-09-23 |
| US7149069B2 (en) | 2006-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7639064B2 (en) | Drive circuit for reducing inductive kickback voltage | |
| US5440234A (en) | Fault detecting circuit incorporated in semiconductor sensor and effective against any fault having influence on output voltage of a circuit component of the sensor | |
| JP6784918B2 (ja) | レギュレータ用半導体集積回路 | |
| JP6663103B2 (ja) | レギュレータ用半導体集積回路 | |
| US20190066938A1 (en) | Switch monitoring device, switch state detection circuit, and a vehicle-mounted switch system | |
| US8159800B2 (en) | Semiconductor device | |
| JP2002290222A (ja) | 負荷駆動回路 | |
| JP5540931B2 (ja) | 過熱保護装置および過熱保護方法 | |
| JP3928566B2 (ja) | 過熱検出装置および半導体集積回路装置 | |
| JP2000293201A (ja) | 故障検出装置 | |
| JP7352086B2 (ja) | レギュレータ用半導体集積回路およびファンモータシステム | |
| JP6476050B2 (ja) | 温度検知機能診断装置 | |
| JP4178904B2 (ja) | パワー素子の温度保護装置 | |
| JP2002222920A (ja) | 並列接続ｍｏｓｆｅｔの保護装置 | |
| JP5444307B2 (ja) | 温度検出回路及び温度検出装置 | |
| WO2007004418A1 (ja) | 半導体集積回路装置 | |
| JP3840319B2 (ja) | 電力線利用の電流通信回路 | |
| JP3533518B2 (ja) | ドライバｉｃモジュール | |
| JP4510896B2 (ja) | 乗員保護手段を制御するための制御装置 | |
| JP5000536B2 (ja) | バーンイン電源供給方法とバーンインボード | |
| JP3676168B2 (ja) | 電源供給制御装置 | |
| JP2008059517A (ja) | 外部負荷インタフェース回路、電子制御装置、および外部負荷インタフェース回路における駆動電圧切替方法 | |
| JPH04317365A (ja) | 半導体集積回路及びそれを含むデータ処理システム | |
| US11552629B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2019204985A (ja) | 負荷駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |