JP5458907B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5458907B2 JP5458907B2 JP2010012459A JP2010012459A JP5458907B2 JP 5458907 B2 JP5458907 B2 JP 5458907B2 JP 2010012459 A JP2010012459 A JP 2010012459A JP 2010012459 A JP2010012459 A JP 2010012459A JP 5458907 B2 JP5458907 B2 JP 5458907B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- power
- signal
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Description
領域と、隣接するパワー素子間とは異なる領域とに形成された構成が好ましい。
(第1実施形態)
図1は、第1実施形態に係る半導体装置の概略構成を示すブロック図である。図2は、図1に示す半導体装置の概略構成を示す回路図である。図3は、検温素子の概略構成を示す回路図である。図4は、ダイオードの順方向電圧の温度特性を示すグラフ図である。図5は、制御部の概略構成を示すブロック図である。図6は、検温スイッチと判定部に入力されるクロック信号を示す波形図である。図7は、可変抵抗の概略構成を示す回路図である。図8は、記憶部の各ビットに記憶される電圧レベルを示しており、(a)は全てのビットが0の場合、(b)は3つのビットが0の場合、(c)は2つのビットが0の場合、(d)は1つのビットが0の場合、(e)は全てのビットが1の場合を示す。図9は、記憶部のビットに記憶された値に応じて、各パワートランジスタに印加される駆動電流を示しており、(a)は図8の(a)〜(c)に対応し、(b)は図8の(d)に対応し、(c)は図8の(e)に対応する。
13〜18・・・パワートランジスタ
30・・・検温素子(ダイオード)
31・・・第1検温素子(第1ダイオード)
31a・・・第1検温スイッチ
50・・・制御部
51・・・差分回路
52・・・基準電圧部
53・・・演算部
54・・・クロック部
70・・・可変抵抗
80・・・調整スイッチ
100・・・半導体装置
Claims (15)
- 複数のパワー素子が同一の半導体基板に形成された半導体装置であって、
前記半導体基板における複数の前記パワー素子それぞれと隣接する位置に形成された複数の検温素子と、
該検温素子の出力信号に基づいて、前記パワー素子の駆動信号を制御する制御部と、を有し、
前記制御部は、複数の前記検温素子の出力信号に基づいて、複数の前記パワー素子の内、他のパワー素子と比べて発熱状態が異なるパワー素子を算定し、算定したパワー素子の温度が、他のパワー素子の温度と同じになるように、前記駆動信号を制御しており、
前記パワー素子それぞれは、複数のパワートランジスタからなり、
1つの前記パワー素子の少なくとも一部を構成する、複数の前記パワートランジスタは、一方向に並んで配置され、その両端に位置するパワートランジスタそれぞれは、少なくとも1つの検温素子と隣接しており、
前記制御部は、前記パワー素子の両端に位置する一方の検温素子において、一方の前記検温素子とは異なる複数の検温素子によって検出された温度と比べて高い温度が検出された場合、前記パワー素子の両端に位置する他方の検温素子から、前記パワー素子の両端に位置する一方の検温素子に向かうに従って、複数の前記パワートランジスタそれぞれの駆動状態が漸次低下するように、複数の前記パワートランジスタそれぞれの駆動信号を制御することを特徴とする半導体装置。 - 前記パワー素子それぞれは、複数のパワートランジスタからなり、
前記制御部は、過半数の前記検温素子によって検出された温度が、前記パワートランジスタの駆動可能な温度である基準温度よりも低い場合に、全ての前記パワートランジスタの駆動信号を同一とすることを特徴とする請求項1に記載の半導体装置。 - 前記基準温度は、前記パワートランジスタの実使用最高温度であることを特徴とする請求項2に記載の半導体装置。
- 前記基準温度は、前記パワートランジスタの動作保証限界温度であることを特徴とする請求項2に記載の半導体装置。
- 前記検温素子は、温度変化を電圧変化に変換し、その電圧変化を出力信号として出力するものであり、
前記制御部は、
前記検温素子が前記基準温度を検出した時に出力する出力信号の電圧値に相当する基準電圧を生成する基準電圧部と、
前記基準電圧と前記検温素子の出力信号の電圧レベルとの差分を算出し、その差分に応じた電圧レベルの信号を出力する差分回路と、
該差分回路から出力される信号の電圧レベルに基づいて、前記駆動信号を生成する演算部と、を有することを特徴とする請求項2〜4いずれか1項に記載の半導体装置。 - 前記差分回路は、2つの入力端子と1つの出力端子とを有し、2つの前記入力端子に入力される信号の電圧の差分を算出し、その差分に応じた電圧レベルの信号を前記出力端子から出力するものであり、
該差分回路における、2つの前記入力端子の内の第1入力端子に、複数の前記検温素子それぞれと共通で電気的に接続される共通配線が電気的に接続され、2つの前記入力端子の内の第2入力端子に前記基準電圧部が電気的に接続され、前記差分回路の出力端子に前記演算部が電気的に接続され、
複数の前記検温素子は、それぞれに対応する検温スイッチを介して、前記共通配線と電気的に接続されており、
前記制御部は、複数の前記検温スイッチの内のいずれか1つを閉状態として、他の検温スイッチを開状態に制御するクロック信号を生成するクロック部を有し、
前記演算部は、
前記差分回路から順次出力される、前記基準電圧と前記検温素子の出力信号の電圧レベルとの差分に応じた電圧レベルを記憶し、その記憶された電圧レベルに応じた電気信号を順次出力する記憶部と、
前記クロック信号のパルス周期間に、前記記憶部から順次出力された電気信号を読み取り、その読み取った電信信号に基づいて、過半数の前記検温素子によって検出された温度が、前記基準温度よりも低いか否かを判定する判定部と、
該判定部の出力信号に基づいて、前記駆動信号を生成する駆動信号生成部と、を有することを特徴とする請求項5に記載の半導体装置。 - 前記検温素子は、前記半導体基板における、隣接するパワー素子間の領域と、隣接する
パワー素子間とは異なる領域と、に形成されていることを特徴とする請求項1〜6いずれ
か1項に記載の半導体装置。 - 前記駆動信号が印加される制御配線に可変抵抗が設けられており、
前記制御部は、複数の前記検温素子の出力信号に基づいて、前記可変抵抗の抵抗値を制
御することを特徴とする請求項1〜7いずれか1項に記載の半導体装置。 - 前記可変抵抗は、
前記制御配線に設けられた第1スイッチと、
前記制御配線において、前記第1スイッチに並列接続された少なくとも1つの並列配線と、
該並列配線において、互いに直列接続された第2スイッチ及び抵抗と、を有することを特徴とする請求項8に記載の半導体装置。 - 前記第2スイッチ及び前記抵抗が互いに直列接続された並列配線は2つ以上あり、前記並列配線それぞれに設けられた抵抗の値は異なることを特徴とする請求項9に記載の半導体装置。
- 前記制御部は、複数の前記検温素子の出力信号に基づいて、前記第1スイッチ及び前記第2スイッチのいずれかを開状態として、前記可変抵抗の抵抗値を制御することを特徴とする請求項9又は請求項10に記載の半導体装置。
- 前記可変抵抗は、
前記制御配線に設けられた少なくとも1つの抵抗と、
前記制御配線において、前記抵抗に並列接続された並列配線と、
該並列配線に設けられた第3スイッチと、を有することを特徴とする請求項8に記載の半導体装置。 - 前記制御部は、複数の前記検温素子の出力信号に基づいて、前記第3スイッチの開閉状態を制御することで、前記可変抵抗の抵抗値を制御することを特徴とする請求項12に記載の半導体装置。
- 電源とグランドとを接続する電源配線に、前記駆動信号が印加される制御配線の一端が電気的に接続され、
前記電源配線における、前記制御配線との接続部位と、グランドとの接続部位の間に、電源とグランドとの接続を制御する調整スイッチが設けられていることを特徴とする請求項1〜13いずれか1項に記載の半導体装置。 - 前記制御部は、複数の前記検温素子の出力信号に基づいて、前記調整スイッチの開閉状態を制御することで、前記制御配線に流れる駆動信号を制御することを特徴とする請求項14に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010012459A JP5458907B2 (ja) | 2010-01-22 | 2010-01-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010012459A JP5458907B2 (ja) | 2010-01-22 | 2010-01-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011151266A JP2011151266A (ja) | 2011-08-04 |
JP5458907B2 true JP5458907B2 (ja) | 2014-04-02 |
Family
ID=44537976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010012459A Expired - Fee Related JP5458907B2 (ja) | 2010-01-22 | 2010-01-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5458907B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102328064B1 (ko) * | 2018-06-19 | 2021-11-17 | 누보톤 테크놀로지 재팬 가부시키가이샤 | 반도체 장치 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11235015A (ja) * | 1998-02-13 | 1999-08-27 | Toshiba Corp | 電圧駆動型電力用半導体装置およびそのゲート制御方法 |
JP2001102575A (ja) * | 1999-09-29 | 2001-04-13 | Nec Corp | 半導体装置とその温度検出方法 |
JP3482948B2 (ja) * | 2000-07-25 | 2004-01-06 | 株式会社デンソー | 半導体装置 |
JP2003189593A (ja) * | 2001-12-19 | 2003-07-04 | Toshiba Corp | 絶縁ゲート型半導体素子のゲート駆動回路、絶縁ゲート型半導体モジュール及び電力変換装置 |
JP2004117111A (ja) * | 2002-09-25 | 2004-04-15 | Toshiba Corp | 半導体装置 |
JP3928566B2 (ja) * | 2003-01-30 | 2007-06-13 | 株式会社デンソー | 過熱検出装置および半導体集積回路装置 |
JP4816182B2 (ja) * | 2006-03-23 | 2011-11-16 | 株式会社日立製作所 | スイッチング素子の駆動回路 |
-
2010
- 2010-01-22 JP JP2010012459A patent/JP5458907B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011151266A (ja) | 2011-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9030054B2 (en) | Adaptive gate drive control method and circuit for composite power switch | |
CN108682672B (zh) | 适用于内部功率开关芯片在短路工况下均热的大功率半导体模块 | |
JP6237783B2 (ja) | 半導体スイッチング素子の駆動回路 | |
JP3701573B2 (ja) | 負荷駆動回路 | |
JP2017017822A (ja) | 半導体装置および故障検出方法 | |
WO2017033673A1 (ja) | パワー半導体素子の駆動回路、電力変換ユニットおよび電力変換装置 | |
JP5974548B2 (ja) | 半導体装置 | |
GB2510658A (en) | A thermal controller for semiconductor power switching devices | |
MXPA04005093A (es) | Controlador de vehiculo. | |
US9874479B2 (en) | Temperature detection device | |
JP3820167B2 (ja) | 半導体スイッチング装置 | |
WO2020003842A1 (ja) | 電流検出装置 | |
JP5458907B2 (ja) | 半導体装置 | |
EP3419171A1 (en) | Method and apparatus for monitoring a semiconductor switch | |
JP7051008B2 (ja) | 並列駆動装置及び電力変換装置 | |
JP2014163679A (ja) | 温度推定装置および半導体装置 | |
JP2013090153A (ja) | 半導体装置、電子装置、車両、及び過熱検出方法 | |
US10554120B2 (en) | Power conversion device | |
JP2017192140A (ja) | 半導体スイッチング素子の駆動回路 | |
JP2021192575A (ja) | 電力変換装置 | |
EP2600510A1 (en) | Heating a converter with circulating currents | |
JP5471056B2 (ja) | モータ制御装置 | |
JP5887854B2 (ja) | 異常検出装置 | |
JP2011133420A (ja) | スイッチ素子の温度検出方法 | |
CN111354721B (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131230 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5458907 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |