JP2001060832A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JP2001060832A JP2001060832A JP11233880A JP23388099A JP2001060832A JP 2001060832 A JP2001060832 A JP 2001060832A JP 11233880 A JP11233880 A JP 11233880A JP 23388099 A JP23388099 A JP 23388099A JP 2001060832 A JP2001060832 A JP 2001060832A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- current
- voltage
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ＰチャネルとＮチャネルのコンプリメンタリ
ー接合によるインバータ回路を使用しているためＰ，Ｎ
チャネルのトランジスタが同時オンし貫通電流が流れ、
動作時の消費電流が大きい。 【解決手段】 トランジスタＱ１８とＱ２０の電流ゲイ
ンの差により下側Ｎチャネル出力トランジスタＱ２２の
ゲート電圧を制御し、また、トランジスタＱ１４とＱ１
６の電流ゲインの差により上側Ｐチャネル出力トランジ
スタＱ２１のゲート電圧を制御する別々の制御構成であ
る。
ー接合によるインバータ回路を使用しているためＰ，Ｎ
チャネルのトランジスタが同時オンし貫通電流が流れ、
動作時の消費電流が大きい。 【解決手段】 トランジスタＱ１８とＱ２０の電流ゲイ
ンの差により下側Ｎチャネル出力トランジスタＱ２２の
ゲート電圧を制御し、また、トランジスタＱ１４とＱ１
６の電流ゲインの差により上側Ｐチャネル出力トランジ
スタＱ２１のゲート電圧を制御する別々の制御構成であ
る。
Description
【０００１】
【発明の属する技術分野】本発明はRail-to-rail(電源
電圧付近からＧＮＤ電圧付近まで)の同相出力電圧範囲
のある差動増幅器に関するもので、特にＣＭＯＳ技術で
モノシリック集積化しうる差動増幅回路に関するもので
ある。
電圧付近からＧＮＤ電圧付近まで)の同相出力電圧範囲
のある差動増幅器に関するもので、特にＣＭＯＳ技術で
モノシリック集積化しうる差動増幅回路に関するもので
ある。
【０００２】
【従来の技術】近年、環境保護の観点から低消費電力の
半導体部品のニーズが高まりつつある。差動増幅器にお
いては従来のバイポーラタイプのオペアンプにおける、
静止時消費電力及び出力消費電力が問題となってきてお
り、これらの問題を解決するために、ＣＭＯＳ技術を用
いた差動増幅器において、特にRail-to-railの同相出力
電圧範囲のあるＣＭＯＳ差動増幅回路が注目を集めてい
る。
半導体部品のニーズが高まりつつある。差動増幅器にお
いては従来のバイポーラタイプのオペアンプにおける、
静止時消費電力及び出力消費電力が問題となってきてお
り、これらの問題を解決するために、ＣＭＯＳ技術を用
いた差動増幅器において、特にRail-to-railの同相出力
電圧範囲のあるＣＭＯＳ差動増幅回路が注目を集めてい
る。
【０００３】Rail-to-railの同相入力電圧範囲のあるＣ
ＭＯＳ差動増幅回路としては、米国特許５，３１５，２
６４の例が挙げられる。図２は前記米国特許の等価回路
を示す。図２において、１００は入力回路、１０２は反
転(検出)回路、１０４はバッファー回路、１０６は出力
回路である。ここで、入力回路100におけるトランジス
タ１０８により電流供給されたＰチャンネル入力トラン
ジスタ１１０，１１２からの差動電流信号は、トランジ
スタ１１４，１２０により構成されたカレントミラー、
及び、トランジスタ１１６，１１８により構成されたカ
レントミラーの、ダイオード接合された側のトランジス
タ１１４及び１１６に入力される。トランジスタ１１
６，１１８により構成されたカレントミラーによりミラ
ー反転された（＋）入力側電流信号は、トランジスタ１
２２，１２４により構成されたカレントミラーによりさ
らにミラー反転される。トランジスタ１２４のドレイン
とトランジスタ１２０のドレインは接続されており、ト
ランジスタ１２４とトランジスタ１２０の電流ゲインの
差により反転(検出)回路１０２におけるトランジスタ１
２３のゲート電圧を制御する。
ＭＯＳ差動増幅回路としては、米国特許５，３１５，２
６４の例が挙げられる。図２は前記米国特許の等価回路
を示す。図２において、１００は入力回路、１０２は反
転(検出)回路、１０４はバッファー回路、１０６は出力
回路である。ここで、入力回路100におけるトランジス
タ１０８により電流供給されたＰチャンネル入力トラン
ジスタ１１０，１１２からの差動電流信号は、トランジ
スタ１１４，１２０により構成されたカレントミラー、
及び、トランジスタ１１６，１１８により構成されたカ
レントミラーの、ダイオード接合された側のトランジス
タ１１４及び１１６に入力される。トランジスタ１１
６，１１８により構成されたカレントミラーによりミラ
ー反転された（＋）入力側電流信号は、トランジスタ１
２２，１２４により構成されたカレントミラーによりさ
らにミラー反転される。トランジスタ１２４のドレイン
とトランジスタ１２０のドレインは接続されており、ト
ランジスタ１２４とトランジスタ１２０の電流ゲインの
差により反転(検出)回路１０２におけるトランジスタ１
２３のゲート電圧を制御する。
【０００４】トランジスタ１２３はトランジスタ１２
８，１３０により構成されたカレントミラーのダイオー
ド接合された側のトランジスタ１２８に、トランジスタ
１３２のカレントミラーより供給された定電流を、接続
点Ｐ1の電圧に制御され供給する。前記電流はトランジ
スタ１２８，１３０により構成されたカレントミラーに
よってミラー反転され、トランジスタ１３４のカレント
ミラーより供給された定電流を流す。接続点Ｐ２の電圧
はトランジスタ１３２とトランジスタ１２３の電流ゲイ
ンの差により制御される。
８，１３０により構成されたカレントミラーのダイオー
ド接合された側のトランジスタ１２８に、トランジスタ
１３２のカレントミラーより供給された定電流を、接続
点Ｐ1の電圧に制御され供給する。前記電流はトランジ
スタ１２８，１３０により構成されたカレントミラーに
よってミラー反転され、トランジスタ１３４のカレント
ミラーより供給された定電流を流す。接続点Ｐ２の電圧
はトランジスタ１３２とトランジスタ１２３の電流ゲイ
ンの差により制御される。
【０００５】また接続点Ｐ３の電圧は、トランジスタ１
３４とトランジスタ１３０の電流ゲインの差により制御
される。またトランジスタ１３０の電流ゲインはトラン
ジスタ１２３とほぼ等しいため、接続点Ｐ２と接続点Ｐ
３の電圧の変動はほぼ等しい。接続点Ｐ２は出力回路１
０６における上側出力トランジスタ１５０のゲートであ
り、接続点Ｐ２の電圧により、上側出力トランジスタ１
５０は制御される。また、接続点Ｐ３の電圧は、バッフ
ァー回路１０４におけるトランジスタ１３８とトランジ
スタ１３６により構成されるインバータで電圧反転さ
れ、トランジスタ１４２とトランジスタ１４０により構
成されるインバータにより再び電圧反転され下側出力ト
ランジスタ１５２のゲートに入力される。
３４とトランジスタ１３０の電流ゲインの差により制御
される。またトランジスタ１３０の電流ゲインはトラン
ジスタ１２３とほぼ等しいため、接続点Ｐ２と接続点Ｐ
３の電圧の変動はほぼ等しい。接続点Ｐ２は出力回路１
０６における上側出力トランジスタ１５０のゲートであ
り、接続点Ｐ２の電圧により、上側出力トランジスタ１
５０は制御される。また、接続点Ｐ３の電圧は、バッフ
ァー回路１０４におけるトランジスタ１３８とトランジ
スタ１３６により構成されるインバータで電圧反転さ
れ、トランジスタ１４２とトランジスタ１４０により構
成されるインバータにより再び電圧反転され下側出力ト
ランジスタ１５２のゲートに入力される。
【０００６】このことから、出力回路１０６における下
側出力トランジスタ１５２のゲート電圧は接続点Ｐ３の
電圧とほぼ等しく。接続点Ｐ３の電圧により、下側出力
トランジスタ１５２は制御される。また、下側出力トラ
ンジスタ１５２のゲート電圧は、トランジスタ１４６と
トランジスタ１４４により構成されるインバータで電圧
反転され、ドレインを上側出力トランジスタ１５０のゲ
ートに接続されたＰチャネルトランジスタ１４８のゲー
トに入力される。
側出力トランジスタ１５２のゲート電圧は接続点Ｐ３の
電圧とほぼ等しく。接続点Ｐ３の電圧により、下側出力
トランジスタ１５２は制御される。また、下側出力トラ
ンジスタ１５２のゲート電圧は、トランジスタ１４６と
トランジスタ１４４により構成されるインバータで電圧
反転され、ドレインを上側出力トランジスタ１５０のゲ
ートに接続されたＰチャネルトランジスタ１４８のゲー
トに入力される。
【０００７】これより、下側出力トランジスタ１５２が
オンするとトランジスタ１４８がオンし上側出力トラン
ジスタ１５０がオフし、下側出力トランジスタ１５２が
オフするとトランジスタ１４８がオフし上側出力トラン
ジスタ１５０がオンするため、上下の出力トランジスタ
１５０，１５２が同時にオンすることによる出力トラン
ジスタの貫通電流を防止する。
オンするとトランジスタ１４８がオンし上側出力トラン
ジスタ１５０がオフし、下側出力トランジスタ１５２が
オフするとトランジスタ１４８がオフし上側出力トラン
ジスタ１５０がオンするため、上下の出力トランジスタ
１５０，１５２が同時にオンすることによる出力トラン
ジスタの貫通電流を防止する。
【０００８】
【発明が解決しようとする課題】従来の構成ではＰチャ
ネルとＮチャネルのコンプリメンタリー接合によるイン
バータ回路を使用しており、インバータ回路の入出力電
圧がＶＤＤ電圧とＶＳＳ電圧の中点電圧付近にある時イ
ンバータ回路のＰチャネルトランジスタとＮチャネルト
ランジスタが同時オンし貫通電流が流れる。このため、
この回路では動作時消費電流が大きいという問題があっ
た。
ネルとＮチャネルのコンプリメンタリー接合によるイン
バータ回路を使用しており、インバータ回路の入出力電
圧がＶＤＤ電圧とＶＳＳ電圧の中点電圧付近にある時イ
ンバータ回路のＰチャネルトランジスタとＮチャネルト
ランジスタが同時オンし貫通電流が流れる。このため、
この回路では動作時消費電流が大きいという問題があっ
た。
【０００９】本発明はこのような動作時における消費電
流の低減化を図ることを目的とする。
流の低減化を図ることを目的とする。
【００１０】
【課題を解決するための手段】本発明は上記目的を達成
するために、ＰチャネルとＮチャネルのコンプリメンタ
リー接合によるインバータ回路を使用せず、差動入力回
路の出力信号電流をミラー反転するためのＰチャネルト
ランジスタ入力回路と、Ｎチャネルトランジスタ入力回
路とを、それぞれ別に構成し、上側出力トランジスタの
ゲート電圧と下側出力トランジスタのゲート電圧をそれ
ぞれ制御する構成としたものである。
するために、ＰチャネルとＮチャネルのコンプリメンタ
リー接合によるインバータ回路を使用せず、差動入力回
路の出力信号電流をミラー反転するためのＰチャネルト
ランジスタ入力回路と、Ｎチャネルトランジスタ入力回
路とを、それぞれ別に構成し、上側出力トランジスタの
ゲート電圧と下側出力トランジスタのゲート電圧をそれ
ぞれ制御する構成としたものである。
【００１１】本発明によれば、最小の素子数で、Ｐチャ
ネルとＮチャネルのコンプリメンタリー接合によるイン
バータ回路を使用することによる、インバータ回路の入
出力電圧がＶＤＤ電圧とＶＳＳ電圧の中点電圧付近にあ
るときインバータ回路のＰチャネルトランジスタとＮチ
ャネルトランジスタが同時オンし貫通電流が流れ、動作
時の消費電流が増大することを防ぐごとができる。
ネルとＮチャネルのコンプリメンタリー接合によるイン
バータ回路を使用することによる、インバータ回路の入
出力電圧がＶＤＤ電圧とＶＳＳ電圧の中点電圧付近にあ
るときインバータ回路のＰチャネルトランジスタとＮチ
ャネルトランジスタが同時オンし貫通電流が流れ、動作
時の消費電流が増大することを防ぐごとができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１３】(実施の形態)図１は本発明の実施の形態に
おける差動増幅器の等価回路図である。定電流源からの
電流Ｉ１は、トランジスタＱ３，Ｑ４により構成された
カレントミラーで反転され、トランジスタＱ７，Ｑ８に
より構成されたＮチャネル差動入力段に供給される。ま
た、定電流源からの電流Ｉ２は、トランジスタＱ１，Ｑ
２により構成されたカレントミラーで反転され、トラン
ジスタＱ５，Ｑ６により構成されたＰチャネル差動入力
段に供給される。
おける差動増幅器の等価回路図である。定電流源からの
電流Ｉ１は、トランジスタＱ３，Ｑ４により構成された
カレントミラーで反転され、トランジスタＱ７，Ｑ８に
より構成されたＮチャネル差動入力段に供給される。ま
た、定電流源からの電流Ｉ２は、トランジスタＱ１，Ｑ
２により構成されたカレントミラーで反転され、トラン
ジスタＱ５，Ｑ６により構成されたＰチャネル差動入力
段に供給される。
【００１４】Ｎチャネル差動入力段(Ｑ７，Ｑ８)からの
信号出力電流はトランジスタＱ１１，Ｑ１７により構成
されるカレントミラーのダイオード接合されたトランジ
スタＱ１１側及び、トランジスタＱ１２，Ｑ１８により
構成されるカレントミラーのダイオード接合されたトラ
ンジスタＱ１２側にそれぞれ入力される。トランジスタ
Ｑ１７に流れる電流はトランジスタＱ１９，Ｑ２０によ
り構成されるカレントミラーによってトランジスタＱ２
０にミラー反転される。トランジスタＱ１８及びトラン
ジスタＱ２０の電流ゲインの差により、下側Ｎチャネル
出力トランジスタＱ２２のゲート電圧を制御することに
よって、この差動増幅器の出力シンク電流を制御する。
信号出力電流はトランジスタＱ１１，Ｑ１７により構成
されるカレントミラーのダイオード接合されたトランジ
スタＱ１１側及び、トランジスタＱ１２，Ｑ１８により
構成されるカレントミラーのダイオード接合されたトラ
ンジスタＱ１２側にそれぞれ入力される。トランジスタ
Ｑ１７に流れる電流はトランジスタＱ１９，Ｑ２０によ
り構成されるカレントミラーによってトランジスタＱ２
０にミラー反転される。トランジスタＱ１８及びトラン
ジスタＱ２０の電流ゲインの差により、下側Ｎチャネル
出力トランジスタＱ２２のゲート電圧を制御することに
よって、この差動増幅器の出力シンク電流を制御する。
【００１５】一方、上記Ｐチャネル差動入力段(Ｑ５，
Ｑ６)からの信号出力電流はトランジスタＱ９，Ｑ１３
により構成されるカレントミラーのダイオード接合され
たトランジスタＱ９側及び、トランジスタＱ１０，Ｑ１
４により構成されるカレントミラーのダイオード接合さ
れたトランジスタＱ１０側にそれぞれ入力される。トラ
ンジスタＱ１３に流れる電流はトランジスタＱ１５，Ｑ
１６により構成されるカレントミラーによってトランジ
スタＱ１６にミラー反転される。トランジスタＱ１４及
びトランジスタＱ１６の電流ゲインの差により、上側Ｐ
チャネル出力トランジスタＱ２１のゲート電圧を制御す
ることによって、この差動増幅器の出力ソース電流を制
御する。この出力貫通電流は、各カレントミラーのミラ
ー比を制御することにより、トランジスタＱ１８，Ｑ２
０及び、トランジスタＱ１４，Ｑ１６の電流ゲイン差を
制御し、上下側出力トランジスタＱ２１，Ｑ２２のゲー
ト電圧を制御することによって減少させる。
Ｑ６)からの信号出力電流はトランジスタＱ９，Ｑ１３
により構成されるカレントミラーのダイオード接合され
たトランジスタＱ９側及び、トランジスタＱ１０，Ｑ１
４により構成されるカレントミラーのダイオード接合さ
れたトランジスタＱ１０側にそれぞれ入力される。トラ
ンジスタＱ１３に流れる電流はトランジスタＱ１５，Ｑ
１６により構成されるカレントミラーによってトランジ
スタＱ１６にミラー反転される。トランジスタＱ１４及
びトランジスタＱ１６の電流ゲインの差により、上側Ｐ
チャネル出力トランジスタＱ２１のゲート電圧を制御す
ることによって、この差動増幅器の出力ソース電流を制
御する。この出力貫通電流は、各カレントミラーのミラ
ー比を制御することにより、トランジスタＱ１８，Ｑ２
０及び、トランジスタＱ１４，Ｑ１６の電流ゲイン差を
制御し、上下側出力トランジスタＱ２１，Ｑ２２のゲー
ト電圧を制御することによって減少させる。
【００１６】
【発明の効果】以上説明したように本発明は、素子数が
少なく、ＰチャネルとＮチャネルのコンプリメンタリー
接合によるインバータ回路を使用せず、差動入力回路の
出力信号電流をミラー反転するための、Ｐチャネルトラ
ンジスタ入力回路と、Ｎチャネルトランジスタ入力回路
を、それぞれ別に構成し、上側出力トランジスタのゲー
ト電圧と下側出力トランジスタのゲート電圧をそれぞれ
制御し、Rail-to-railの同相出力電圧範囲を有すること
ができる差動増幅器を実現できるものである。
少なく、ＰチャネルとＮチャネルのコンプリメンタリー
接合によるインバータ回路を使用せず、差動入力回路の
出力信号電流をミラー反転するための、Ｐチャネルトラ
ンジスタ入力回路と、Ｎチャネルトランジスタ入力回路
を、それぞれ別に構成し、上側出力トランジスタのゲー
ト電圧と下側出力トランジスタのゲート電圧をそれぞれ
制御し、Rail-to-railの同相出力電圧範囲を有すること
ができる差動増幅器を実現できるものである。
【図１】本発明の実施の形態における差動増幅器の等価
回路
回路
【図２】従来の差動増幅器の一例としての米国特許５，
３１５，２６４の等価回路
３１５，２６４の等価回路
Ｑ１，Ｑ２，Ｑ３，Ｑ４ トランジスタ(カレントトミ
ラー) Ｑ５，Ｑ６ トランジスタ(Ｐチャネル差動入力段) Ｑ７，Ｑ８ トランジスタ(Ｎチャネル差動入力段) Ｑ１４，Ｑ１６ トランジスタ(Ｑ２１のゲート制御) Ｑ１８，Ｑ２０ トランジスタ(Ｑ２２のゲート制御) Ｑ２１ 上側Ｐチャネル出力トランジスタ Ｑ２２ 下側Ｎチャネル出力トランジスタ
ラー) Ｑ５，Ｑ６ トランジスタ(Ｐチャネル差動入力段) Ｑ７，Ｑ８ トランジスタ(Ｎチャネル差動入力段) Ｑ１４，Ｑ１６ トランジスタ(Ｑ２１のゲート制御) Ｑ１８，Ｑ２０ トランジスタ(Ｑ２２のゲート制御) Ｑ２１ 上側Ｐチャネル出力トランジスタ Ｑ２２ 下側Ｎチャネル出力トランジスタ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 AA18 CA34 CA36 FA19 HA10 HA17 HA19 KA04 KA05 KA09 MA21 ND01 ND12 ND22 ND23 PD02
Claims (2)
- 【請求項１】 差動入力回路を有し、両差動入力回路の
信号電流をカレントミラーのダイオード接合側に入力
し、その入力信号電流の差を電圧に変換することによ
り、出力トランジスタのゲート電圧を制御することを特
徴とする差動増幅器。 - 【請求項２】 差動入力回路を有し、両差動入力回路の
信号電流をカレントミラーのダイオード接合側に入力
し、その入力信号電流の差を電圧に変換することによ
り、出力トランジスタのゲート電圧を制御し、Rail-to-
railの同相出力電圧範囲を有することを特徴とする差動
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11233880A JP2001060832A (ja) | 1999-08-20 | 1999-08-20 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11233880A JP2001060832A (ja) | 1999-08-20 | 1999-08-20 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060832A true JP2001060832A (ja) | 2001-03-06 |
Family
ID=16962020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11233880A Pending JP2001060832A (ja) | 1999-08-20 | 1999-08-20 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001060832A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343521A (ja) * | 2003-05-16 | 2004-12-02 | Ricoh Co Ltd | 差動増幅器 |
| KR100747328B1 (ko) | 2003-03-27 | 2007-08-07 | 엔이씨 일렉트로닉스 가부시키가이샤 | 동작 범위가 넓은 차동 증폭기 |
| US7532071B2 (en) | 2006-11-27 | 2009-05-12 | Fujitsu Microelectronic Limited | Operational amplifier circuit |
| WO2009061817A2 (en) * | 2007-11-05 | 2009-05-14 | National Semiconductor Corporation | Apparatus and method for low power rail-to- rail operational amplifier |
| US9325298B2 (en) | 2014-07-28 | 2016-04-26 | Socionext Inc. | Receiving circuit |
-
1999
- 1999-08-20 JP JP11233880A patent/JP2001060832A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100747328B1 (ko) | 2003-03-27 | 2007-08-07 | 엔이씨 일렉트로닉스 가부시키가이샤 | 동작 범위가 넓은 차동 증폭기 |
| JP2004343521A (ja) * | 2003-05-16 | 2004-12-02 | Ricoh Co Ltd | 差動増幅器 |
| JP4532847B2 (ja) * | 2003-05-16 | 2010-08-25 | 株式会社リコー | 差動増幅器 |
| US7532071B2 (en) | 2006-11-27 | 2009-05-12 | Fujitsu Microelectronic Limited | Operational amplifier circuit |
| WO2009061817A2 (en) * | 2007-11-05 | 2009-05-14 | National Semiconductor Corporation | Apparatus and method for low power rail-to- rail operational amplifier |
| WO2009061817A3 (en) * | 2007-11-05 | 2009-08-13 | Nat Semiconductor Corp | Apparatus and method for low power rail-to- rail operational amplifier |
| US7714651B2 (en) | 2007-11-05 | 2010-05-11 | National Semiconductor Corporation | Apparatus and method for low power rail-to-rail operational amplifier |
| US9325298B2 (en) | 2014-07-28 | 2016-04-26 | Socionext Inc. | Receiving circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631606A (en) | Fully differential output CMOS power amplifier | |
| JP5522818B2 (ja) | 増幅回路 | |
| US6433637B1 (en) | Single cell rail-to-rail input/output operational amplifier | |
| US20020109547A1 (en) | Slew rate boost circuitry and method | |
| JPH0422050B2 (ja) | ||
| JPH07118642B2 (ja) | レベル変換回路 | |
| US6242980B1 (en) | Differential amplifier circuit | |
| JPH02260915A (ja) | トランジスタ回路 | |
| JPH11272346A (ja) | 電流ソース | |
| JPH0715249A (ja) | 増幅器 | |
| CA1158727A (en) | Driver circuit having reduced cross-over distortion | |
| JPH11500883A (ja) | 増幅器 | |
| US6327190B1 (en) | Complementary differential input buffer for a semiconductor memory device | |
| US7262638B2 (en) | Current sense amplifier | |
| US20070024367A1 (en) | Operational amplifier and constant-current generation circuit using the same | |
| JP2001060832A (ja) | 差動増幅器 | |
| US6323683B1 (en) | Low distortion logic level translator | |
| JP2001144558A (ja) | 差動増幅器 | |
| JPH0637557A (ja) | 出力段と電流制限回路とを含む増幅器 | |
| US6078220A (en) | Complementary class AB current amplifier | |
| JP2001053558A (ja) | 演算増幅器 | |
| JP3252875B2 (ja) | 電圧比較器 | |
| KR100243336B1 (ko) | 차동 증폭기 | |
| KR0145857B1 (ko) | 연산증폭기에 있어서 전류소모 최적화 회로 | |
| JP3282408B2 (ja) | 演算増幅器 |