JPH0362712A - Ｃｍｏｓ演算増幅器回路 - Google Patents
Ｃｍｏｓ演算増幅器回路Info
- Publication number
- JPH0362712A JPH0362712A JP1198821A JP19882189A JPH0362712A JP H0362712 A JPH0362712 A JP H0362712A JP 1198821 A JP1198821 A JP 1198821A JP 19882189 A JP19882189 A JP 19882189A JP H0362712 A JPH0362712 A JP H0362712A
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- circuit
- trs
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002194 synthesizing effect Effects 0.000 claims abstract 2
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＣＭＯ８集積回路における演算増幅器に関す
る。
る。
［従来の技術］
最近、装置のコストダウン、小型化等の要求から、アナ
ログ信号とデジタル信号が混在する電子回路ノステムを
１ヂツフ化しようとする試みが進められており、その具
体化の一つとしてＣＭＯＳトランジスタの集積回路にて
尖現されている。
ログ信号とデジタル信号が混在する電子回路ノステムを
１ヂツフ化しようとする試みが進められており、その具
体化の一つとしてＣＭＯＳトランジスタの集積回路にて
尖現されている。
ＣＭＯＳトランジスタを用いた演算増幅器としては、第
５図あるいは第６図に示すように、ＰチャンネルＭＯＳ
トランジスタもしくはＮチャンネルＭＯＳトランジスタ
を対とする差動入力段Ｘ、Ｙのいずれか一つを入力部に
配したものである。第５図に示した一路において（よ、
■）チャンネルＭＯＳトランジスタ１と２にてなる差動
段Ｘに接続されたＰチャンネルＭＯＳトランジスタ３は
、ＰチャンネルＭＯＳトランジスタ４とカレントミラー
回路ＣＩを構成する。一方、ＰヂャンネルＭＯ９）ラン
ジスタに接続されたＮチャンネルＭＯ９）ランジスタ５
は、ＮチャンネルＭＯ９＋−ランジスタロとでカレント
ミラー回路Ｃ２を構成する。ＮチャンネルＭＯＳトラン
ジスタ６に接続されたＰチャンネルＭＯ８＋−ランノス
タ７の電流は、ＰチャンネルＭＯ８）ランンスタの電流
Ｉの１／２となるようにその寸法が定められている。上
記の回路構成において、ＰチャンネルＭＯＳトランジス
タ２の電圧か降下すると、」二記各カレントモラーＣｌ
Ｃ２の作用によって出力端子ＯＵＴの電圧が」−昇する
。
５図あるいは第６図に示すように、ＰチャンネルＭＯＳ
トランジスタもしくはＮチャンネルＭＯＳトランジスタ
を対とする差動入力段Ｘ、Ｙのいずれか一つを入力部に
配したものである。第５図に示した一路において（よ、
■）チャンネルＭＯＳトランジスタ１と２にてなる差動
段Ｘに接続されたＰチャンネルＭＯＳトランジスタ３は
、ＰチャンネルＭＯＳトランジスタ４とカレントミラー
回路ＣＩを構成する。一方、ＰヂャンネルＭＯ９）ラン
ジスタに接続されたＮチャンネルＭＯ９）ランジスタ５
は、ＮチャンネルＭＯ９＋−ランジスタロとでカレント
ミラー回路Ｃ２を構成する。ＮチャンネルＭＯＳトラン
ジスタ６に接続されたＰチャンネルＭＯ８＋−ランノス
タ７の電流は、ＰチャンネルＭＯ８）ランンスタの電流
Ｉの１／２となるようにその寸法が定められている。上
記の回路構成において、ＰチャンネルＭＯＳトランジス
タ２の電圧か降下すると、」二記各カレントモラーＣｌ
Ｃ２の作用によって出力端子ＯＵＴの電圧が」−昇する
。
第６図の場合にも上記と類似の作用をなす。
この種の演算増幅器において、同相入力端子範囲では、
第７図で示すように、ＰＭＯ８を用いた第５図の電源側
電圧の一部（“アバの部分）に対しては不動作とムリ、
又、Ｎ ＩＶＩ ＯＳを用い／：二Ｉｓ ０図に示す演
算増幅器ではＧＮＤ（接地）側の電圧の一部（イ”の部
分）で不動作となる。このように、第５図や第６図に示
した従来の演算増幅器では、電源電圧からＧＮＤまでの
全範囲をカバーして動作することがきなかった。これは
、主に入力部差動段のＭＯＳ）ランジスタのしきい値電
圧（Ｖ ｔｈ）分が不感帯となるからである。
第７図で示すように、ＰＭＯ８を用いた第５図の電源側
電圧の一部（“アバの部分）に対しては不動作とムリ、
又、Ｎ ＩＶＩ ＯＳを用い／：二Ｉｓ ０図に示す演
算増幅器ではＧＮＤ（接地）側の電圧の一部（イ”の部
分）で不動作となる。このように、第５図や第６図に示
した従来の演算増幅器では、電源電圧からＧＮＤまでの
全範囲をカバーして動作することがきなかった。これは
、主に入力部差動段のＭＯＳ）ランジスタのしきい値電
圧（Ｖ ｔｈ）分が不感帯となるからである。
［課題を解決するための手段］
これらの回路を用いて電圧７１０９回路を構成したとき
の入出力特性は、それぞれ第８図、第９図のように、Ｐ
ＭＯ３を用いた回路ては電源電圧に近い部分で飽和し、
一方、ＮＭＯ８を用いた回路ては０ボルト近傍で不動作
となり、いずれにおいても同相入力電圧範囲の制限によ
り入力がＧＮＤ（ＯＶ）から電源電圧（Ｖ″−）まで変
化したとき出力は直線的に追従していない。
の入出力特性は、それぞれ第８図、第９図のように、Ｐ
ＭＯ３を用いた回路ては電源電圧に近い部分で飽和し、
一方、ＮＭＯ８を用いた回路ては０ボルト近傍で不動作
となり、いずれにおいても同相入力電圧範囲の制限によ
り入力がＧＮＤ（ＯＶ）から電源電圧（Ｖ″−）まで変
化したとき出力は直線的に追従していない。
更に、システム上及びＭＯ８素子の耐圧の制約等により
、アナログ部の電源電圧もロジック部と同様５Ｖの単一
電源に限定されることが多く、そのために回路のダイナ
ミックレンジが狭くなる結果、ノイズ及び素子特性のば
らつきや変動の影響を受けやすく、高精度なアナログ演
算ができなかった。
、アナログ部の電源電圧もロジック部と同様５Ｖの単一
電源に限定されることが多く、そのために回路のダイナ
ミックレンジが狭くなる結果、ノイズ及び素子特性のば
らつきや変動の影響を受けやすく、高精度なアナログ演
算ができなかった。
従って、このような従来の演算増幅器を用いた回路シス
テムでは、外部からの入力レベルやシステム内部での演
算結果出力が、当該演算増幅器の許容される同相入力電
圧範囲により制限されることのないように、レベル合わ
せのための回路を挿入する必要があり、回路が増大し、
又、回路設計が困難となっていた。
テムでは、外部からの入力レベルやシステム内部での演
算結果出力が、当該演算増幅器の許容される同相入力電
圧範囲により制限されることのないように、レベル合わ
せのための回路を挿入する必要があり、回路が増大し、
又、回路設計が困難となっていた。
本発明の目的は、入出力電圧範囲の広く、ダイナミック
レンジを広く確保した演算増幅器あるいは比較器を提供
することにある。
レンジを広く確保した演算増幅器あるいは比較器を提供
することにある。
［課題を解決するための手段］
本発明のＣＭＯＳ演算増幅回路は、入力信号を受けるＰ
チャンネルＭＯ８＋−ランンスタを対とする差動段と、
上記入力信号を受（）るＮチャンネルＭＯＳトランジス
タを対とする差動段と、前記両差動段の出力を合成する
回路とを備えたことを特徴とする。
チャンネルＭＯ８＋−ランンスタを対とする差動段と、
上記入力信号を受（）るＮチャンネルＭＯＳトランジス
タを対とする差動段と、前記両差動段の出力を合成する
回路とを備えたことを特徴とする。
［作用］
ＰチャンネルＭＯ８）ランジスタを対とする差動入力部
における人出ツノ特性は電源電位Ｖ＋側で非直線性とな
るがＧＮＤ側で直線性となり、方、ＮチャンネルＭＯＳ
トランジスタを対とする差動入力部における入出力特性
は、ＧＮＤ側で非直線性となるが電源電位側では直線性
となる。前記双方の差動入力部を人力部として用い、こ
れらの各差動入力部の直線性を有する出力を合成回路に
よって合成することにより、Ｇ Ｎ Ｉ）から電源電位
にわたって直線性のよい入出力特性が得られる。
における人出ツノ特性は電源電位Ｖ＋側で非直線性とな
るがＧＮＤ側で直線性となり、方、ＮチャンネルＭＯＳ
トランジスタを対とする差動入力部における入出力特性
は、ＧＮＤ側で非直線性となるが電源電位側では直線性
となる。前記双方の差動入力部を人力部として用い、こ
れらの各差動入力部の直線性を有する出力を合成回路に
よって合成することにより、Ｇ Ｎ Ｉ）から電源電位
にわたって直線性のよい入出力特性が得られる。
［実施例］
以下本発明を一実施例に基づいて説明する。第１図にお
いて、ＰＩないしｐＨ＋よ■〕ヂャンネルＭＯＳトラン
ジスタ、ＮｌないしＮ９はＮチャンネルＭＯＳトランジ
スタである。Ｎ５．Ｎ６は一対のＮチャンネルＭＯＳ）
ランジスタによる増幅器にてなる差動入力段を形威し、
Ｐ９．ＰＩＯは一対のＰチャンネルＭＯＳトランジスタ
による増幅器にてなる差動入力段を形成している。それ
ぞれのＭＯＳ）ランジスタのゲートは、図示のごとく非
反転入力または反転入力を受けるようになっている。Ｐ
チャンネルＭＯＳトランジスタＰ２Ｐ３はカレントミラ
ー回路を構成しており、ＮチャンネルＭＯＳトランジス
タＮ５のソース・トレイン間の電流に対応する方向が反
転した電流を、上記カレントモラー回路のカレントミラ
ー作用によってＰチャンネルＭＯＳトランジスタＰ２か
らトランジスタＮ２．Ｎ３に供給する。同様にして、Ｐ
チャンネルＭＯ８）ランノスタＰ４．Ｐ５は、Ｎチャン
ネルＭＯＳ）ランジスタＮ６の電流をカレントミラーに
より電流を反転させている。
いて、ＰＩないしｐＨ＋よ■〕ヂャンネルＭＯＳトラン
ジスタ、ＮｌないしＮ９はＮチャンネルＭＯＳトランジ
スタである。Ｎ５．Ｎ６は一対のＮチャンネルＭＯＳ）
ランジスタによる増幅器にてなる差動入力段を形威し、
Ｐ９．ＰＩＯは一対のＰチャンネルＭＯＳトランジスタ
による増幅器にてなる差動入力段を形成している。それ
ぞれのＭＯＳ）ランジスタのゲートは、図示のごとく非
反転入力または反転入力を受けるようになっている。Ｐ
チャンネルＭＯＳトランジスタＰ２Ｐ３はカレントミラ
ー回路を構成しており、ＮチャンネルＭＯＳトランジス
タＮ５のソース・トレイン間の電流に対応する方向が反
転した電流を、上記カレントモラー回路のカレントミラ
ー作用によってＰチャンネルＭＯＳトランジスタＰ２か
らトランジスタＮ２．Ｎ３に供給する。同様にして、Ｐ
チャンネルＭＯ８）ランノスタＰ４．Ｐ５は、Ｎチャン
ネルＭＯＳ）ランジスタＮ６の電流をカレントミラーに
より電流を反転させている。
ＰチャンネルＭＯＳトランジスタＰ２のソース（または
ドレイン）は、差動入力段のＭＯＳトランジスタＰＩＯ
のソース（またはｌ・レイン）と接続されて、ＭＯＳ）
ランンスタ１〕２の電流とＰＩＯとの電流は加算される
ようになっている。ＮチャンネルＭＯＳトランジスタＮ
２．Ｎ３はカレントミラー回路を構成しており、このカ
レントミラーでＭＯ８＋−ランンスタＰＩＯの電流の方
向を反転させている。同様に、ＰチャンネルＭＯＳトラ
ンジスタＰ５とＰ９とは、相互に接続され、両ＭＯＳト
ランジスタＰ５と１） ９との電流は加算される。
ドレイン）は、差動入力段のＭＯＳトランジスタＰＩＯ
のソース（またはｌ・レイン）と接続されて、ＭＯＳ）
ランンスタ１〕２の電流とＰＩＯとの電流は加算される
ようになっている。ＮチャンネルＭＯＳトランジスタＮ
２．Ｎ３はカレントミラー回路を構成しており、このカ
レントミラーでＭＯ８＋−ランンスタＰＩＯの電流の方
向を反転させている。同様に、ＰチャンネルＭＯＳトラ
ンジスタＰ５とＰ９とは、相互に接続され、両ＭＯＳト
ランジスタＰ５と１） ９との電流は加算される。
ＮチャンネルＭＯＳトランジスタＮ４．Ｎ８ｉよ、カレ
ントミラー回路を構Ｉ戊してわり、このカレン１− ミ
ラーＭＯ８）ランンスタＰ９の電流の方向を反転させて
いる。
ントミラー回路を構Ｉ戊してわり、このカレン１− ミ
ラーＭＯ８）ランンスタＰ９の電流の方向を反転させて
いる。
」二連のように加算された２つの電流は、Ｎチャンネル
ＭＯ３＋−ランンスタＮ５．Ｎ６にてなる人力段で得ら
れる出力の電流と、■〕ヂャンネルＭＯＳトランジスタ
Ｐ９．ＰＩＯにてなる入力段で得られる出力どの合成で
ある。この合成した電流出力を、カレントミラー回路と
して構成されているＰチャンネルＭＯＳトランジスタＰ
６ 、Ｐ ７て電圧出力に変換し、このＭＯＳトラン
ジスタＰ７の出力電圧でＰヂャンネルＭＯＳトランジス
タｐＨ及びＮチャンネルＭＯＳトランジスタＮ９て構成
占れる出力段を駆動している。なおＰチャンネルＭＯ３
）ランジスタＰｌ、抵抗Ｒ１，ＮチャンネルＭＯ８）ラ
ンノスタＮ１は差動段の動作電流を決定するバイアス回
路である。ＣＩは位相補償用コンデンサである。
ＭＯ３＋−ランンスタＮ５．Ｎ６にてなる人力段で得ら
れる出力の電流と、■〕ヂャンネルＭＯＳトランジスタ
Ｐ９．ＰＩＯにてなる入力段で得られる出力どの合成で
ある。この合成した電流出力を、カレントミラー回路と
して構成されているＰチャンネルＭＯＳトランジスタＰ
６ 、Ｐ ７て電圧出力に変換し、このＭＯＳトラン
ジスタＰ７の出力電圧でＰヂャンネルＭＯＳトランジス
タｐＨ及びＮチャンネルＭＯＳトランジスタＮ９て構成
占れる出力段を駆動している。なおＰチャンネルＭＯ３
）ランジスタＰｌ、抵抗Ｒ１，ＮチャンネルＭＯ８）ラ
ンノスタＮ１は差動段の動作電流を決定するバイアス回
路である。ＣＩは位相補償用コンデンサである。
上記の回路構成によって非反転側の入力端子（Ｎチャン
ネルＭＯＳ）ランジスタＮ５）の入力端子を変更すると
、これに対応してＭＯＳトランジスタｐＨＮ９の出力電
圧かせ変化する。ここでＮチャンネルＭＯＳトランジス
タＮ５．Ｎ６の差動段は入力端子が０から両ＭＯＳトラ
ンジスタＮ５、Ｎ６のしきい電圧（Ｖｔｈ５，６で表す
）ではＮ５Ｎ６にてなる差動段は動作しない。しかしな
がら、このような電圧範囲では、ＰチチャンネルＭＯ８
Ｉ・ランンスタＰ９．ＰＩＯにてなる差動段が動作して
非反転入力端子の端子電圧に対するトランジスタＰ７と
Ｎ２とのコモン点の電圧が変化し、出力端子ＯＵＴの電
圧が変化する。
ネルＭＯＳ）ランジスタＮ５）の入力端子を変更すると
、これに対応してＭＯＳトランジスタｐＨＮ９の出力電
圧かせ変化する。ここでＮチャンネルＭＯＳトランジス
タＮ５．Ｎ６の差動段は入力端子が０から両ＭＯＳトラ
ンジスタＮ５、Ｎ６のしきい電圧（Ｖｔｈ５，６で表す
）ではＮ５Ｎ６にてなる差動段は動作しない。しかしな
がら、このような電圧範囲では、ＰチチャンネルＭＯ８
Ｉ・ランンスタＰ９．ＰＩＯにてなる差動段が動作して
非反転入力端子の端子電圧に対するトランジスタＰ７と
Ｎ２とのコモン点の電圧が変化し、出力端子ＯＵＴの電
圧が変化する。
又、非反転入力電圧がＰチャンネルＭＯＳトランジスタ
Ｐ９．ＰＩＯのｖｔｈから電源電位の間にあるときには
ＰチャンネルＭＯ８＋・ランンスタＰ９、ＰＩＯの差動
段が動作しないが、この間ではＮチャンネルＭＯＳ）ラ
ンジスタＮ５．Ｎ６にてなる差動段が動作して非反転入
力端子の電圧端子の電圧変化に対応して出力端子ＯＵＴ
の出力電圧が変化する。
Ｐ９．ＰＩＯのｖｔｈから電源電位の間にあるときには
ＰチャンネルＭＯ８＋・ランンスタＰ９、ＰＩＯの差動
段が動作しないが、この間ではＮチャンネルＭＯＳ）ラ
ンジスタＮ５．Ｎ６にてなる差動段が動作して非反転入
力端子の電圧端子の電圧変化に対応して出力端子ＯＵＴ
の出力電圧が変化する。
上記のようにして第１図に示した演算増幅器では、入力
電圧、例えば非反転側の電圧のＯＶから電源電位までの
変化に対応して直線的比例する出力電圧を得ることがで
きる。従って同相入力電圧範囲を広くとれるとともにダ
イナミックレンジを広くすることができる。
電圧、例えば非反転側の電圧のＯＶから電源電位までの
変化に対応して直線的比例する出力電圧を得ることがで
きる。従って同相入力電圧範囲を広くとれるとともにダ
イナミックレンジを広くすることができる。
第２図は第１図の演算増幅器を用いて電圧フォロワを構
成した例である。入出力特性は、第３図に示したように
ＧＮＤから電源電位までの広い電圧範囲の入力に対し出
力が直線的に追従している。
成した例である。入出力特性は、第３図に示したように
ＧＮＤから電源電位までの広い電圧範囲の入力に対し出
力が直線的に追従している。
また、第２図の回路において、非反転入力端子■Ｎ＋に
比較入力を印加し、一方、反転入力端子■Ｎ１こ基準入
力を印加づ−ることによって比較器として用いることも
できる。
比較入力を印加し、一方、反転入力端子■Ｎ１こ基準入
力を印加づ−ることによって比較器として用いることも
できる。
第４図は第２図の回路を用いて並列比較型Ａ／Ｄコンバ
ータを構成した例である。従来、比較器にはヂョッパ型
回路を用いていたため、クロック回路が必要であり、そ
の構成上ＣＭＯＳトランジスタによるインバータに貫通
電流が流れ消費電流が多かったが、比較器１０として第
１図に示した演算増幅器を用いることにより前記の問題
を解決できる。
ータを構成した例である。従来、比較器にはヂョッパ型
回路を用いていたため、クロック回路が必要であり、そ
の構成上ＣＭＯＳトランジスタによるインバータに貫通
電流が流れ消費電流が多かったが、比較器１０として第
１図に示した演算増幅器を用いることにより前記の問題
を解決できる。
［発明の効果］
以上詳述したように、この発明はＰチャンネルＭＯＳト
ランジスタにてなる差動増幅器とＮチャンネルＭＯＳト
ランジスタにてなる差動増幅器と用い、画情幅器の出力
を合成する方法をとったことにより、演算増幅器やコン
パレータ回路における同相入力電圧範囲を電源電位から
ＧＮＤまで広く取れる。これにより、回路ソステムの信
号のダイナミックレンジが大きくなり、ノイズや素子持
性の変動、ばらつきの影響を小さくし、高精度演算を可
能にする。また信号レベル設定の必要かなく、回路設計
が容易になり、併せて温度、電源電圧に対する作動範囲
も広くなる。
ランジスタにてなる差動増幅器とＮチャンネルＭＯＳト
ランジスタにてなる差動増幅器と用い、画情幅器の出力
を合成する方法をとったことにより、演算増幅器やコン
パレータ回路における同相入力電圧範囲を電源電位から
ＧＮＤまで広く取れる。これにより、回路ソステムの信
号のダイナミックレンジが大きくなり、ノイズや素子持
性の変動、ばらつきの影響を小さくし、高精度演算を可
能にする。また信号レベル設定の必要かなく、回路設計
が容易になり、併せて温度、電源電圧に対する作動範囲
も広くなる。
第１図は本発明のＣＭＯ８演算増幅器回路一実施例を示
す回路図、第２図は、第１図の回路を電圧フォロワとし
て用いたときの等価図、第３図は、第２図の回路におけ
る入出力特性を示す図、第４図は、第１図の回路の適用
例を示す並列比較型Ａ／Ｄ比較器の回路図、第５図及び
第６図は、従来のＣＭＯ８演算増幅器の回路図、第７図
は、第５図及び第６図の回路図にお１′Ｉる同相入力端
子範囲を示す図、第８図及び第９図は、それぞれ第５図
及び第６図の回路を電圧フォロワ回路として用いたとき
の人出力特性を示す図である。 Ｐ１〜ｐＨ・ＰチャンネルＭＯＳトランジスタ、Ｎ１−
Ｎ９・ＮチャンネルＭＯＳトランジスタ、ＣＩ ・・コ
ンデンサ、Ｒ抵抗。 １ 第 図 ｒ−〜ゝ−）
す回路図、第２図は、第１図の回路を電圧フォロワとし
て用いたときの等価図、第３図は、第２図の回路におけ
る入出力特性を示す図、第４図は、第１図の回路の適用
例を示す並列比較型Ａ／Ｄ比較器の回路図、第５図及び
第６図は、従来のＣＭＯ８演算増幅器の回路図、第７図
は、第５図及び第６図の回路図にお１′Ｉる同相入力端
子範囲を示す図、第８図及び第９図は、それぞれ第５図
及び第６図の回路を電圧フォロワ回路として用いたとき
の人出力特性を示す図である。 Ｐ１〜ｐＨ・ＰチャンネルＭＯＳトランジスタ、Ｎ１−
Ｎ９・ＮチャンネルＭＯＳトランジスタ、ＣＩ ・・コ
ンデンサ、Ｒ抵抗。 １ 第 図 ｒ−〜ゝ−）
Claims (1)
- （１）入力信号を受けるＰチャンネルＭＯＳトランジス
タを対とする差動段と、上記入力信号を受けるＮチャン
ネルＭＯＳトランジスタを対とする差動段と、前記両差
動段の出力を合成する回路とを備えたことを特徴とする
ＣＭＯＳ演算増幅器回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198821A JPH0362712A (ja) | 1989-07-31 | 1989-07-31 | Ｃｍｏｓ演算増幅器回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198821A JPH0362712A (ja) | 1989-07-31 | 1989-07-31 | Ｃｍｏｓ演算増幅器回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0362712A true JPH0362712A (ja) | 1991-03-18 |
Family
ID=16397474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1198821A Pending JPH0362712A (ja) | 1989-07-31 | 1989-07-31 | Ｃｍｏｓ演算増幅器回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0362712A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614302B2 (en) | 2001-03-12 | 2003-09-02 | Rohm Co., Ltd. | CMOS operational amplifier circuit |
| JP2006148364A (ja) * | 2004-11-17 | 2006-06-08 | Nec Electronics Corp | 電圧比較器 |
| US7248115B2 (en) | 2003-03-27 | 2007-07-24 | Nec Electronics Corporation | Differential amplifier operable in wide range |
| US7352243B2 (en) | 2004-06-09 | 2008-04-01 | Nec Electronics Corporation | Voltage comparator circuit |
| JPWO2006030666A1 (ja) * | 2004-09-13 | 2008-05-15 | ローム株式会社 | バッファアンプ、ドライバｉｃおよびこのドライバｉｃを用いる表示装置 |
| JP2008187642A (ja) * | 2007-01-31 | 2008-08-14 | Canon Inc | 差動信号比較器 |
| JP2010206458A (ja) * | 2009-03-03 | 2010-09-16 | Kawasaki Microelectronics Inc | レシーバ回路 |
| JP2015019158A (ja) * | 2013-07-09 | 2015-01-29 | 株式会社東芝 | 半導体回路 |
-
1989
- 1989-07-31 JP JP1198821A patent/JPH0362712A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614302B2 (en) | 2001-03-12 | 2003-09-02 | Rohm Co., Ltd. | CMOS operational amplifier circuit |
| US7248115B2 (en) | 2003-03-27 | 2007-07-24 | Nec Electronics Corporation | Differential amplifier operable in wide range |
| KR100747328B1 (ko) * | 2003-03-27 | 2007-08-07 | 엔이씨 일렉트로닉스 가부시키가이샤 | 동작 범위가 넓은 차동 증폭기 |
| US7352243B2 (en) | 2004-06-09 | 2008-04-01 | Nec Electronics Corporation | Voltage comparator circuit |
| JPWO2006030666A1 (ja) * | 2004-09-13 | 2008-05-15 | ローム株式会社 | バッファアンプ、ドライバｉｃおよびこのドライバｉｃを用いる表示装置 |
| JP2006148364A (ja) * | 2004-11-17 | 2006-06-08 | Nec Electronics Corp | 電圧比較器 |
| US7514965B2 (en) | 2004-11-17 | 2009-04-07 | Nec Electronics Corporation | Voltage comparator circuit with symmetric circuit topology |
| US7915948B2 (en) | 2004-11-17 | 2011-03-29 | Renesas Electronics Corporation | Current mirror circuit |
| JP2008187642A (ja) * | 2007-01-31 | 2008-08-14 | Canon Inc | 差動信号比較器 |
| JP2010206458A (ja) * | 2009-03-03 | 2010-09-16 | Kawasaki Microelectronics Inc | レシーバ回路 |
| JP2015019158A (ja) * | 2013-07-09 | 2015-01-29 | 株式会社東芝 | 半導体回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4789136B2 (ja) | 演算増幅器 | |
| USRE47461E1 (en) | Differential amplifying circuit | |
| KR100355082B1 (ko) | 연산 증폭 방법 및 연산 증폭기 | |
| US7187223B2 (en) | Comparator with hysteresis | |
| KR100275177B1 (ko) | 저전압차동증폭기 | |
| JPS59196613A (ja) | 演算増幅回路 | |
| US6448851B1 (en) | Amplifier with offset compensation for a high voltage output transistor stage | |
| JPH0362712A (ja) | Ｃｍｏｓ演算増幅器回路 | |
| JPH0193207A (ja) | 演算増幅器 | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| CN216774725U (zh) | 用于输入级的差分对和运算放大器 | |
| JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
| EP1804375A1 (en) | Differential amplifier circuit operable with wide range of input voltages | |
| US20020005757A1 (en) | Fully differential operational amplifier of the folded cascode type | |
| JPH10233636A (ja) | 増幅器及び半導体集積回路装置 | |
| JP3119221B2 (ja) | 演算増幅器 | |
| JP3262066B2 (ja) | Ｐｇａ（プログラマブル・ゲインアンプ）回路 | |
| JP3251097B2 (ja) | コンパレータ | |
| KR20030019069A (ko) | 증폭 회로 | |
| JP3392696B2 (ja) | 電圧減算回路、電圧増幅回路、電圧分圧回路および半導体集積回路装置 | |
| JP3846996B2 (ja) | アナログ／ディジタル変換器 | |
| JP2661530B2 (ja) | 電圧電流変換回路 | |
| JPS6382006A (ja) | 増幅回路 | |
| JPS63107306A (ja) | カレントミラ−回路 | |
| JPH0218606A (ja) | 定電流回路 |