JP3916870B2 - 磁気センサおよびその製造方法 - Google Patents

Description

【０００１】
［技術分野］
本発明は、半導体薄膜の磁気センサおよびその製造方法に関する。
【０００２】
［背景技術］
ＩｎＳｂのような電子移動度の大きい化合物半導体薄膜を用いる磁気抵抗素子やホール素子等の磁気センサは静磁界を検出できる機能を持ち、回転速度が速くても遅くても歯車の回転角度または速度を検出することができる機能を有する。このため、小型のＤＣモーターの磁気センサとして多く使われている。
【０００３】
ところがＩｎＳｂは、近年拡大しつつある磁気センサの応用分野においてその厳しい要求に応えきれないという問題がある。例えば、ＩｎＳｂを使った磁気センサは室温付近では高感度で極めてよい特性を示すが、感磁部の抵抗値が温度に大きく依存するので、−４０℃以下の低温度では素子抵抗値の大幅なアップによって電気的なノイズを拾いやすくなり、また、１２０℃を超える高温では素子抵抗値の大きな低下によって駆動電流が増大し、駆動が難しくなる。すなわち、ＩｎＳｂは抵抗の温度変化率が最大では−２％／℃であり大きな温度依存性を有する。なお、抵抗の温度変化率β_Ｒは、下記式により求める。
【０００４】
抵抗の温度変化率β_Ｒ（％／℃）＝（１／Ｒ）ｄＲ／ｄＴ×１００
【０００５】
本発明で抵抗値の温度変化が小さいとは、一般には上記温度変化率β_Ｒ（％／℃）が小さいことを言う。
【０００６】
近年、磁気センサは無接触センサとして多用され、その応用範囲も拡大している。このような最近拡大している磁気センサの応用分野では、従来の応用に比べて、より低温度や、さらに高い高温度の条件下でも磁気センサを無接触センサとして使う要求が増大しており、一般的に磁気センサが駆動される温度範囲は拡大の傾向にある。これまでのＶＴＲやパソコンなどに使用する小型のＤＣモータなどの用途では、磁気センサは室温近傍の温度域、例えば、−２０〜８０℃程度の範囲（実質１００℃の駆動温度範囲）で使えれば十分であったが、今後拡大が予想される自動車用無接触磁気センサまたは産業用無接触磁気センサでは、−５０℃〜１５０℃の温度範囲（実質２００℃の駆動温度範囲）での使用が実際に要求される。
【０００７】
ＩｎＳｂは大きな温度依存性を有するので、例えば温度変化率が負の場合には低温では高抵抗、高温では低抵抗となり、−５０℃から＋１５０℃まで温度が変化すると、−５０℃における抵抗値が１５０℃の抵抗値の２８〜３０倍（抵抗の温度変化率が−２％の場合には５４倍）になる。このため抵抗値の変動がそのまま磁気センサの入力抵抗の変動となり、高温では過電流による破壊等が発生し、また大きな駆動用の入力電流が必要となり、小型の集積化した駆動回路では素子の安定した駆動が困難になる。すなわち、複雑で高価な駆動回路が必要となる。さらに、低温度では素子抵抗が非常に大きくなり、浮遊電磁ノイズの影響を強く受けたり、ノイズによる誤動作原因となったりする。この結果、極めて限られた場合でしか磁気センサが使えず、その無接触センサとしてのメリットが十分に生かされていない状況にあった。
【０００８】
このような磁気センサと磁気センサを駆動する電源や磁界検出の出力を増幅する磁気センサの制御回路を、小型で、低コスト、かつ高性能に実現しようとすると、このような素材に起因する抵抗値の温度依存性が大きな障害となる。例えば、最大でも−５０℃の抵抗値と１５０℃の抵抗値の比は、絶対値で１５倍以内であることが必要とされる。
【０００９】
【発明が解決しようとする課題】
本発明は、前述の従来の磁気センサにおける問題点を解決すべくなされたものであり、本発明の課題は、高感度で、温度依存性の少ない、かつ、広い温度範囲を簡単な駆動回路で動作することができる磁気センサを提供することにある。さらには、本発明の課題は、−５０℃〜１５０℃の範囲で高い信頼性で駆動でき、小型で、低コストの制御回路により駆動できる磁気センサを提供することにある。さらに詳しくは、低温度（例えば、要求される下限温度である−５０℃）と、高温度（例えば、要求される上限温度である１５０℃）との間で、磁気センサの入力抵抗値の変化が少ない、高感度で、高信頼性の磁気センサを提供することにある。
【００１０】
さらに、高温度から低温度までの広い温度範囲での磁気センサの駆動では、大きな熱ストレスが磁気センサのパッケージを通じて加わり、新たな熱ストレスから感磁部を保護するパッシベーション技術も必要とされており、そのような必要性に答えることも、本発明の課題である。
【００１１】
【課題を解決するための手段】
［発明の開示］
本発明者らは、高感度の磁気センサの製作が可能である高い電子移動度を有する化合物半導体薄膜の組成や薄膜化、ドーピング等を検討するとともに、制御回路とのマッチングを検討した。特に素子抵抗値の温度依存性または低温度と高温度での素子抵抗値の変化高に注目し検討した結果、磁気センサの入力抵抗の温度変化を小さく抑えることのできる電子移動度の高い薄膜およびその製造方法を見いだすことができた。この結果、抵抗の温度変化が少ない磁気センサを見いだした。
【００１２】
さらに、高温度から低温度までの広い温度範囲での磁気センサの駆動では、大きな熱ストレスが磁気センサのパッケージを通じて加わるが、感磁部を構成するＩＩＩ−Ｖ族化合物半導体と同じ性質を有する絶縁性のＩＩＩ−Ｖ族化合物半導体の中間層を感磁部上に形成することで、無機質のパッシベーション層（保護層）から直接に感磁部が受ける熱ストレスから感磁部を保護するパッシベーション技術を見いだした。その結果、広い温度範囲で、しかも高い信頼性のうちに駆動可能な磁気センサ構造を見いだすことができた。
【００１３】
さらに、磁気センサの入力抵抗の温度変化がある決められた範囲以内であれば、小型の制御回路で磁気センサを広い温度範囲で駆動できることを、見いだした。
【００１４】
さらに、そのような条件を満たす高い移動度が得られる化合物半導体薄膜を感磁部とする高感度磁気センサと、かかる磁気センサ用の小型の制御回路とを組み合わせた磁気センサ装置であって、小型で、磁界の検出信号に比例した出力や磁界の検出非検出に対応した複数の信号を出力することのできるデジタル出力の磁気センサ装置と、その製造方法をも、見いだした。
【００１５】
すなわち、請求項１に係る磁気センサは、基板上に直接形成された一層構成のＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜層を感磁部の動作層とする磁気センサであって、前記薄膜層に、Ｓｉ、Ｔｅ、Ｓ、Ｓｎ、ＧｅおよびＳｅからなる群から選ばれる少なくとも１種のドナーアトムを含み、該薄膜層が２．１×１０^１６／ｃｍ^３以上の電子濃度を有し、さらに、該薄膜層の電子移動度μ（ｃｍ^２／Ｖ・ｓ）と電子濃度ｎ（１／ｃｍ ^３ ）の関係が、
Ｌｏｇ_１０（ｎ）＋４．５×１０^−５×μ≧１８．０
を満たすことを特徴とする。
【００１６】
請求項２に係る磁気センサは、請求項１の磁気センサにおいて、前記ドナーアトムの少なくとも一部が陽イオン化していることを特徴とする。ここで、さらに詳しくは、前記ドナーアトムは少なくともその一部が結晶の格子点でＩｎＧａＡｓＳｂのいずれかの原子を置き換えて陽イオン化していることを特徴とする。
【００１７】
請求項３に係る磁気センサは、請求項１または２の磁気センサにおいて、前記薄膜層の電子移動度μが１０，０００ｃｍ^２／Ｖ・ｓ以上であることを特徴とする。ここで、前記電子移動度μは、高感度で、温度依存性の少ない磁気センサ動作のために、望ましくは、１５，０００ｃｍ^２／Ｖ・ｓ以上であり、さらに望ましくは、２０，０００ｃｍ^２／Ｖ・ｓ以上である。
【００１８】
請求項４に係る磁気センサは、請求項３の磁気センサにおいて、前記薄膜層がＩｎＡｓ_ｙＳｂ_１−ｙ（０≦ｙ≦１）薄膜層であることを特徴とする。
【００１９】
請求項５に係る磁気センサは、請求項４の磁気センサにおいて、前記薄膜層がＩｎＳｂ薄膜層であることを特徴とする。
【００２０】
請求項６に係る磁気センサは、請求項１から５のいずれかの磁気センサにおいて、前記基板が、絶縁性のＧａＡｓ単結晶からなることを特徴とする。
【００２１】
請求項７に係る磁気センサは、請求項１から６のいずれかの磁気センサにおいて、前記動作層の厚さが、６ミクロン以下であることを特徴とする。
【００２２】
請求項８に係る磁気センサは、請求項１から６のいずれかの磁気センサにおいて、前記動作層の厚さが、０．７〜１．２ミクロンであることを特徴とする。
【００２３】
請求項９に係る磁気センサは、請求項１から６のいずれかの磁気センサにおいて、前記動作層の厚さが、１．２ミクロン以下であることを特徴とする。
【００２４】
請求項１０に係る磁気センサは、請求項１から９のいずれかの磁気センサにおいて、ホール素子であることを特徴とする。
【００２５】
請求項１１に係る磁気センサは、請求項１から９のいずれかの磁気センサにおいて、磁気抵抗素子であることを特徴とする。
【００２６】
請求項１２は、磁気センサ装置を開示するもので、該磁気センサ装置は、磁気センサと、該磁気センサの出力を増幅するための増幅回路と、前記磁気センサを駆動するための電源回路を有する磁気回路とが一緒にパッケージされてなる磁気センサ装置であって、前記磁気センサが請求項１から１１のいずれかに記載の磁気センサであることを特徴とする。
【００２７】
請求項１３に係る磁気センサ装置は、請求項１２の磁気センサ装置において、前記センサの−５０℃の入力抵抗値が１５０℃の入力抵抗値の１／３以上１５倍以内に設定されていることを特徴とする。
【００２８】
請求項１４に係る磁気センサ装置は、請求項１２または１３の磁気センサ装置において、前記増幅回路により増幅された後の出力が前記磁気センサの出力に比例することを特徴とする。
【００２９】
請求項１５に係る磁気センサ装置は、請求項１２または１３の磁気センサ装置において、前記増幅器により増幅された後の出力が前記磁気センサによる磁界の検出および非検出に対応したデジタル信号出力であることを特徴とする。
【００３０】
請求項１６は、磁気センサの製造方法を開示するもので、該製造方法は、基板上に電子濃度が２×１０^１６／ｃｍ^３以上の一層構成のＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜を直接形成するとともに、前記薄膜に、Ｓｉ、Ｔｅ、Ｓ、Ｓｎ、ＧｅおよびＳｅからなる群から選ばれる少なくとも１種のドナーアトムを含ませる工程と、前記薄膜を所望のパターンに形成する工程と、該薄膜上に複数個の薄い金属薄膜を形成する工程と、複数個の外部接続用電極を前記薄膜の端部に接続する工程と、を含むことを特徴とする。
【００３１】
請求項１７は、磁気センサの製造方法を開示するもので、該製造方法は、磁気センサの磁界検出信号を増幅する回路と、前記磁気センサを駆動するための電源回路を有する制御回路とを一緒にパッケージングする工程を含む磁気センサ装置の製造方法であって、前記磁気センサが請求項１から１１のいずれかに記載の磁気センサであり、該磁気センサは請求項１６に記載の製造方法によって製造されることを特徴とする。
【００３２】
請求項１８は、他の構成の磁気センサを開示するもので、該磁気センサは、基板と、該基板上に直接形成されたＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜層を含む動作層と、該動作層上に形成されている絶縁性もしくは高抵抗の半導体の中間層と、絶縁性無機質層の保護層（すなわち、パッシベーション層）とが、前記の順に積層されてなり、前記薄膜層が、Ｓｉ、Ｔｅ、Ｓ、Ｓｎ、ＧｅおよびＳｅからなる群から選ばれる少なくとも１種のドナーアトムを含み、該薄膜層が２．１×１０^１６／ｃｍ^３以上の電子濃度を有し、さらに、該薄膜層の電子移動度μ（ｃｍ^２／Ｖ・ｓ）と電子濃度（１／ｃｍ^３）の関係が、
Ｌｏｇ_１０（ｎ）＋４．５×１０^−５×μ≧１８．０
を満たすことを特徴とする。
【００３３】
請求項１９に係る磁気センサは、請求項１８の磁気センサにおいて、前記中間層が前記動作層上に接するとともに該動作層の格子定数の８％以内の格子定数を有することを特徴とする。
【００３４】
請求項２０に係る磁気センサは、請求項１８または１９の磁気センサにおいて、前記中間層が前記Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜を構成する元素の少なくとも１種類以上の元素を含む組成であることを特徴とする。
【００３５】
請求項２１に係る磁気センサは、請求項１８または１９の磁気センサにおいて、前記動作層が前記Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜の上にバリヤ層を有することを特徴とする。
【００３６】
請求項２２に係る磁気センサは、請求項２１の磁気センサにおいて、前記中間層が前記バリヤ層を構成する元素の少なくとも１種類以上の元素を含む組成であることを特徴とする。
【００３７】
請求項２３に係る磁気センサは、請求項１８から２２のいずれかの磁気センサにおいて、前記Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜がＳｉ，Ｔｅ，Ｓ，Ｓｎ，ＧｅおよびＳｅからなる群から選ばれる少なくとも１種のドナーアトムを含むことを特徴とする。
【００３８】
請求項２４に係る磁気センサは、請求項２３の磁気センサにおいて、前記ドナーアトムの少なくとも一部が陽イオン化していることを特徴とする。
【００３９】
請求項２５に係る磁気センサは、請求項１８から２４のいずれかの磁気センサにおいて、前記中間層がＳｉ、Ｔｅ、Ｓ、Ｓｎ、ＧｅおよびＳｅからなる群から選ばれる少なくとも１種のドナーアトムを含むことを特徴とする。
【００４０】
請求項２６に係る磁気センサは、請求項１８から２５のいずれかの磁気センサにおいて、前記Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜は、該薄膜の−５０℃における入力抵抗値が１５０℃における入力抵抗値の１／３以上１５倍以内であることを特徴とする。
【００４１】
請求項２７は、他の構成の磁気センサ装置を開示するもので、該装置は、磁気センサと該磁気センサの出力を増幅する回路と前記磁気センサを駆動するための電源回路を有する制御回路とが一緒にパッケージされている磁気センサ装置であって、前記磁気センサが請求項１８から２６のいずれかの磁気センサであることを特徴とする。
【００４２】
請求項２８は、他の構成の磁気センサの製造方法を開示するもので、該製造方法は、表面が平滑な基板上に一層構成の電子密度が２．１×１０ ^１６ ／ｃｍ ^３ 以上のＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜を直接形成するとともに、該薄膜に、Ｓｉ，Ｔｅ，Ｓ，Ｓｎ，ＧｅおよびＳｅからなる群から選ばれる少なくとも１種のドナーアトムを含ませる工程と、該薄膜上に化合物半導体の中間層を形成する工程と、該薄膜および該中間層を所望のパターンに形成する工程と、形成されたパターンの上に所望の形状の薄い金属薄膜を形成する工程と、該パターンおよび該金属薄膜の上に絶縁性無機質の保護層を形成する工程と、外部と接続するための電極を複数個形成する工程と、該電極を前記薄膜のＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）端部に接続する工程とを含むことを特徴とする。
【００４３】
請求項２９は、さらに他の構成の磁気センサの製造方法を開示するもので、該製造方法は、表面が平滑な基板上に一層構成の電子密度が２．１×１０ ^１６ ／ｃｍ ^３ 以上のＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜を直接形成するとともに、該薄膜に、Ｓｉ，Ｔｅ，Ｓ，Ｓｎ，ＧｅおよびＳｅからなる群から選ばれる少なくとも１種のドナーアトムを含ませる工程と、該薄膜上にバリヤ層を形成する工程と、該バリヤ層上に化合物半導体の中間層を形成する工程と、該薄膜、バリヤ層および該中間層を所望のパターンに形成する工程と、形成されたパターンの上に所望の形状の薄い金属薄膜を形成する工程と、該パターンおよび該金属薄膜の上に絶縁性無機質の保護層を形成する工程と、外部と接続するための電極を複数個形成する工程と、該電極を前記薄膜のＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）端部に接続する工程とを含むことを特徴とする。
【００４４】
［発明を実施するための最良の形態］
ＩｎＧａＡｓＳｂ薄膜の電子濃度と抵抗の温度依存性には大きな相関関係がある。特に薄膜の電子濃度が２．１×１０^１６／ｃｍ^３以上になると抵抗の温度変化が小さくなり、かつ、磁気センサのオフセット電圧の温度ドリフトが小さくなり、ノイズも少なくなる。
【００４５】
本発明の磁気センサは、表面が平滑な基板上に電子濃度が２．１×１０^１６／ｃｍ^３以上のＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）の薄膜をエピタキシャル成長させて感磁部の動作層として形成する。以下、本明細書では記述の簡略化のために必要に応じてＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１） をＩｎＧａＡｓＳｂと略記する。その内容は、上記ｘ、ｙで定まるすべての組成を含む。
【００４６】
本発明において、薄膜の電子濃度は２．１×１０^１６／ｃｍ^３以上であることが必要であるが、５×１０^１６／ｃｍ^３以上であることが好ましく、６×１０^１６／ｃｍ^３上であることがさらに好ましく、特に６×１０^１６〜５×１０^１８／ｃｍ^３が好ましい。
【００４７】
ＩｎＧａＡｓＳｂ薄膜の電子濃度を大きくする方法の１つには、ＩｎＧａＡｓＳｂ層に微量のＳｉ、Ｔｅ、Ｓ、Ｓｎ、Ｇｅ、Ｓｅ等のドナーアトムを含ませる方法がある。このようにドナーアトムをドーピングすることにより、高温度におけるＩｎＧａＡｓＳｂ層の抵抗値の低下を少なくすることができるので、磁気センサに高温度で大きな電流が流れることを防ぐことができる。また、Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ薄膜（０＜ｘ≦１、０≦ｙ≦１）の電子濃度を大きくする別の方法としては、薄膜の組成を適宜設定することにより、すなわち、ｘ，ｙの値を０＜ｘ≦１、０≦ｙ≦１の範囲内で適宜選択することにより電子濃度を大きくすることができる。
【００４８】
電子濃度を特定のレベルにすることができれば、抵抗の温度変化を小さくおさえることができ、磁気センサの出力を増幅する回路、磁気センサを駆動する電源回路等を含む磁気センサの制御回路の負荷を少なくすることができる。また、回路そのものも複雑化せず、高温での駆動電力および電流も少なくなり、広い温度範囲で素子を駆動できる制御回路の製作が可能になる。その結果、素子駆動回路も簡単になり、かつ小型化できる。このため、本発明の磁気センサと小型のＳｉ集積回路である制御回路を一体化した一つのパッケージに納めて、高感度で信頼性の高い小型の薄膜磁気センサを実現できる。
【００４９】
ドーピングした磁気センサは、高温域において磁気センサの抵抗値が急激に低下することを避けることができるので、１００℃以上の高温域でも安定に動作し、−２０℃以下の低温域においても磁気センサの抵抗値（入力抵抗値）の急激な上昇を少なくすることができ、−２０℃以下の低温域においても安定に動作する。センサ出力を増幅する回路の複雑化が避けられ、低コストの広い温度範囲にわたって安定に動作する磁気センサの製作が可能になる。かかるドーピングの効果は、本発明の実施例に共通する効果であるが、本発明に列挙された実施例に限定されるものではない。
【００５０】
ドーピングするドナーアトムは、ドナーになりうる元素であれば、特に限定されるものではないが、Ｓｉ、Ｔｅ、Ｓ、Ｓｎ、Ｓｅ、Ｇｅ等が代表的なドナーアトムとして挙げられる。ドーピングするドナーアトムの量を調節することにより、ＩｎＧａＡｓＳｂ薄膜中の電子濃度を適切な値に設定することができる。
【００５１】
例として、ＩｎＳｂに対するドーピングの効果を第１図を用いて説明する。
【００５２】
不純物をドーピングしない電子濃度が１．７×１０^１６／ｃｍ^３のＩｎＳｂ薄膜の場合（Ｉ）、Ｓｉをドーピングして電子濃度が６．６×１０^１６／ｃｍ^３となった場合（II）、Ｓｉをドーピングして電子濃度が１６．０×１０^１６／ｃｍ^３となった場合（III）の３種類について、−５０℃から１５０℃の温度範囲で抵抗値の変化を調べた。この結果を表１および図１に示す。第１図から明らかなように、ＩｎＳｂ薄膜にＳｉをドーピングすることにより、抵抗の温度依存性が減少している。すなわち、ドーピングしない電子濃度が１．７×１０^１６／ｃｍ^３の（Ｉ）の場合には、−５０℃の抵抗値が１５０℃の抵抗値の３１倍であり、低温領域での使用は難しかった。しかし、ドーピングして電子濃度が５×１０^１６／ｃｍ^３以上の（II）の場合は、ほぼ平坦な線を示し、電子濃度が８×１０^１６／ｃｍ^３上の（III）の場合は、電子濃度が（III）より低い（II）の場合よりもさらに平坦な線を示す。温度変化に対する抵抗値のグラフは水平であることが最も好ましいが、−５０℃の抵抗値が１５０℃の抵抗値より高い場合には１５倍以内であることが好ましく、８倍以内であることがより好ましい。また、１５０℃の抵抗値が−５０℃の抵抗値より高い場合には１５０℃の抵抗値が３倍以内であることが好ましく、２倍以内であることがさらに好ましい。
【００５３】
【表１】

＊（ ）内の数字は−５０℃における抵抗値が１５０℃における抵抗値の
何倍になるかを示している。
【００５４】
本発明の磁気センサの動作層であるＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ薄膜（０＜ｘ≦１，０≦ｙ≦１）の厚さは、一般に６ミクロン以下が好ましく、２ミクロン以下がより好ましく、場合によっては１ミクロン以下がより好ましい。また、高い磁界感度で、かつ、抵抗値の温度依存性が少ない磁気センサの場合、０．７〜１．２ミクロンで特性の良いものをつくることができ、好ましい。高抵抗の入力抵抗値を必要とする磁気センサの場合には、感磁部としての薄膜は更に薄いことが好ましく、０．５ミクロン以下、または０．１ミクロン以下で製作されることもある。このように感磁部薄膜の厚さが１ミクロン以下の場合には、ＩｎＧａＡｓＳｂの格子定数と近似する格子定数を有する半導体絶縁層または高抵抗層であるバッファー層（バリヤ層）を、例えば格子定数の差が２％以内のバッファー層を薄膜と基板との間に、または薄膜の表面に形成することが好ましい。
【００５５】
本発明においては、磁気センサの動作層であるＩｎＧａＡｓＳｂ薄膜と接するようにバッファー層が形成されている場合には、動作層との界面付近に動作層の電子濃度を適切な値にするために、動作層にドーピングする代わりにバッファー層にドナーアトムをドーピングしてもよい。なお、バッファー層は動作層（ＩｎＧａＡｓＳｂ薄膜）に電子を閉じこめる層としての役割を有している。動作層が５００Å以下のような極めて薄い膜のときに動作層の上下にバッファー層が形成されることがあるが、かかる場合には、バッファー層は動作層に電子を閉じこめる役割を有するので、動作層は量子井戸となる。また、量子井戸の動作層にドナーアトムをドープしても良い。
【００５６】
本発明の基板としては、通常、ＧａＡｓ，ＩｎＰ等の絶縁性または半絶縁性の化合物半導体が用いられる。本発明においては基板の表面に、さらに絶縁性もしくは半絶縁性の表面、またはシート抵抗値の高い表面層を有していてもよい。この場合は、上述の絶縁性基板材料の他にＳｉ単結晶基板、フェライト基板、セラミックス基板なども好ましく用いることができる。結晶の面方位は、（１００），（１１１）など何でもよく制限はない。また、これらの面方位に対して、０〜１０°程度の角度傾けた面でも良い。他にも表面が平滑なアルミナ基板やサファイア基板、表面に薄い絶縁層を有する単結晶フェライト基板なども用いることができる。高温で等方性の静熱圧プレス、いわゆるＨＩＰをかけて作製した、結晶性のより緻密なフェライト基板は多結晶であっても表面に耐熱性の絶縁層を形成すれば、好ましい絶縁性基板として本発明で用いることができる。
【００５７】
これまでは、ＩｎＳｂまたはＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜等を磁気センサの感磁部の薄膜として、すなわち、磁気センサの動作層として使おうとすると、その上に形成されるＳｉ_３Ｎ_４、ＳｉＯ_２等の保護膜、いわゆるパッシベーション薄膜とＩｎＳｂ薄膜、Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜等の薄膜の結晶格子の格子定数の差が大きいので、結晶境界での相互作用により２０〜３０％の電子移動度の低下が起きることがあり、磁気センサの感度低下を招いていた。しかし、ＩｎＳｂは電子移動度が高く、良好な磁気センサ材料であるので、結晶格子の大きな不整合があったにしてもＩｎＳｂを用いて磁気センサを製作しているのが現状である。特に信頼性の点を考慮すると、パッシベーション薄膜を形成することが好ましいので、このような素子特性の低下が生じた。感磁部薄膜の厚さを薄くし、磁気センサの消費電力などを少なく、高感度化しようとするときは、特性劣化も大きくなった。このため、ＩｎＳｂまたはＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）の薄膜の特性を十分に引き出し、高感度の磁気センサを製作することが大きな課題となっていた。
【００５８】
この課題を解決するためには、本発明においては好ましい態様として、磁気センサの感磁部を構成するＩｎＧａＡｓＳｂ薄膜上に直接に接するように、少なくとも一層の中間層を形成する。中間層とはＩＩＩ−Ｖ族化合物半導体材料からなる絶縁層または高抵抗層である。前記中間層は、バッファ層（バリヤー層）とは一般的には異なるが、必要によっては、バッファー層を兼ねる場合がある。さらに、前記中間層は、好ましくは、格子定数がＩｎＧａＡｓＳｂ薄膜の格子定数と近似しており、かつ、バンドギャップが大きく、該薄膜より電子移動度の小さい、絶縁性もしくは半絶縁性のＡｌ_ｘＩｎ_１−ｘＳｂ（０＜ｘ≦１）またはＧａ_ｙＩｎ_１−ｙＳｂ（０＜ｙ≦１）の薄膜高抵抗層である。ＩｎＧａＡｓＳｂとの格子定数の違いは８％以内であることが好ましく、さらには５％以内である。さらには、磁気センサの感磁部を構成するＩｎＧａＡｓＳｂ薄膜上に直接に接しないが、低温度で形成されたＧａＡｓのような大きいバンドギャップを有するＩＩＩ−Ｖ族の化合物半導体層が形成されることも良く行われる。すなわち、複数の中間層の形成も行われる。このような中間層に加えて、さらに、中間層上には半導体でないＳｉＯ_２やＳｉ_３Ｎ_４等のパッシベーション薄膜層、すなわち、保護層が形成されることも良く行われる。
【００５９】
かかる中間層は該薄膜の上側に形成されるのが一般的である。あるいは、薄膜の両面に形成されていてもよい。バッファー層（本発明においては、薄膜の上側に形成されるものを便宜上「バリヤ層」ということもある）が薄膜の上面に接して形成されている場合には、中間層はバリヤ層の上に接して形成される。
【００６０】
このような化合物半導体の中間層をＩｎＧａＡｓＳｂ薄膜またはバリヤ層の上側に形成すれば、パッシベーションとして形成される保護膜と感磁部の動作層とが直接接しないことになるので、保護膜が存在するにもかかわらず、ＩｎＧａＡｓＳｂ薄膜の特性、特に電子移動度が変動しなくなる。かかる効果は、薄膜の厚さが０．２ミクロン以下の場合に特に顕著である。なお、薄膜の格子定数との差が２％以内であるような中間層の場合には、かかる中間層がバリヤ層としての役割も果たすことができる。
【００６１】
本発明において中間層の厚さには特に制限はないが、通常は２ミクロン以下、好ましくは１ミクロン以下、さらに好ましくは、０．５ミクロン以下である。特に、表面に形成された層は、０．５ミクロン以下、好ましくは０．２ミクロン以下、さらに好ましくは０．１ミクロン以下が好ましい。薄膜と接して中間層が形成されている場合は、中間層にＳｉ，Ｓｅ，Ｔｅ，Ｓ，Ｓｎ，Ｇｅ等のドナーアトムをドーピングしてもよい。ただし、ドナーアトムは中間層全体に一様にドーピングされていてもよいが、中間層の一部分に、例えば薄膜と接する面側に偏ってドーピングされていてもよい。この場合、少なくともドナーアトムの一部は陽イオン化していることが必要である。
【００６２】
中間層は、電子移動度がＩｎＧａＡｓＳｂ薄膜と比べてきわめて小さく、導電率も小さいので、半導体ではあるが電気伝導には寄与しない性質を有する。したがって、絶縁層として振る舞う。さらに、ＩｎＧａＡｓＳｂ薄膜とパッシベーション層との間に配置されているので、ＩｎＧａＡｓＳｂ薄膜が直接パッシベーション層と接することにより生じる相互作用を防止し、ＩｎＧａＡｓＳｂの特性の劣化を防止する。したがって、絶縁性の無機質層（保護層）をパッシベーション層として有する磁気センサでは、ＩｎＧａＡｓＳｂ薄膜、バンドギャップが大きく、かつ、ＩｎＧａＡｓＳｂの動作層より電子移動度の小さい半導体の中間層、パッシベーション層として絶縁性の無機質層（保護層）をこの順に有することが好ましい。低温度で形成される絶縁性もしくは高抵抗のＧａＡｓ層は、中間層として、しばしば用いられる好ましい例である。
【００６３】
本発明の磁気センサは、ＩｎＧａＡｓＳｂ薄膜を感磁部として使用する高感度磁気センサであり、具体的には、ホール素子、磁気抵抗素子、さらにはホール効果と磁気抵抗効果とを組み合わせた素子、あるいはこれらの効果によって磁気を検出する薄膜磁気センサである。
【００６４】
なお、磁気センサ出力を増幅する回路および磁気センサを駆動するための電源回路を少なくとも有する制御回路と一緒にパッケージされた磁気センサも本発明の磁気センサである。
【００６５】
以下に、第２Ａ図〜第７Ｃ図を用いて本発明をさらに詳しく説明する。ただし、特にことわらない限り、各図において同一符号は同一機能を有するものであるとする。また、本発明において示される回路は等価回路である。
【００６６】
第２Ａ図は、本発明のＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ薄膜（０＜ｘ≦１，０≦ｙ≦１）を動作層として有する磁気センサの一態様であるホール素子の平面図を示し、第２Ｂ図は、第２Ａ図における線ＩＩＢ−ＩＩＢ′線に沿って切断したときの断面図を示す。第２Ａ図および第２Ｂ図において、ＩｎＧａＡｓＳｂ薄膜２は絶縁性の基板１上に形成されている。かかる薄膜２の電子濃度は２．１×１０^１６／ｃｍ^３上であり、磁気センサの−５０℃における入力抵抗値は１５０℃における入力抵抗値の１５倍以内である。図中、３は外部接続用電極５を除いた全面に形成されている無機質の保護層であり、４は金属薄膜からなる配線部であり、外部と接続するための電極５と中央の十字パターンで示された感磁部６の動作層を接続する。感磁部６は磁気センサとして磁界を検出する。
【００６７】
本発明においては、ＩｎＧａＡｓＳｂ薄膜２にＳｉ、Ｔｅ、Ｓｎ、Ｓ、Ｓｅ、Ｇｅ等の不純物（ドナーアトム）がドーピングされている。
【００６８】
第３図は、本発明のホール素子２０が樹脂パッケージされた状態の磁気センサを示す。第３図において、７はホール素子の電極５（５１，５２，５３）とリード８とをつなぐボンディングであり、９はパッケージの樹脂を示す。
【００６９】
第４図は、３個の外部接続用電極を有する本発明の３端子の磁気抵抗素子の平面図を示す。基板１上にＩｎＧａＡｓＳｂ薄膜２、外部接続のための電極５が形成されている。６は磁気センサとして磁界を検出するための感磁部を示す。１０は、ＩｎＧａＡｓＳｂ薄膜の磁気抵抗効果を大きくするため、感磁部のＩｎＧａＡｓＳｂにオーミック接触して形成した高導電性の部分で、ショートバー電極である。
【００７０】
電極５（５１および５３）に一定電圧を加え、磁界を加えると、電極５（５２）の出力端子の電位が磁界の大きさに応じて変動し、磁界を検出することができる。
【００７１】
第５Ａ図および第５Ｂ図は、本発明の磁気センサの別の態様の磁気抵抗素子を示す。第５Ａ図は磁気抵抗素子の平面図であり、第５Ｂ図は第５Ａ図のＶＢ−ＶＢ′線に沿って切ったときの断面図である。本態様の磁気抵抗素子は、４個の磁気抵抗素子部を一平面上にブリッジ状に配置して接続してある。第５Ａ図，第５Ｂにおいて、基板１上にＩｎＧａＡｓＳｂ薄膜２が形成されており、この薄膜２の上に金属のショートバー電極１０が形成されている。外部と接続するための電極５と磁気抵抗素子部とは配線部４で接続されており、パッシベーション層として必要に応じてしばしば形成される無機質薄膜は、磁気抵抗素子を保護する保護膜３である。感磁部６である４個の磁気抵抗素子部６１，６２，６３，６４は、第５Ａ図および第５Ｂ図に示すように、ブリッジ状に配置されているので、隔辺の位置関係にある２個の磁気抵抗素子部（６１と６３，６２と６４）は、同一強度の磁界を同時に垂直方向に受けることができるようになっている。なお、本発明において、「ブリッジ状に接続されている」とは、磁気抵抗素子部がブリッジ状に接続されている場合だけでなく、基板の外で接続されて磁気抵抗素子部が回路上でブリッジ状に配置されたことになる場合も含まれる。磁気抵抗効果素子部２１およびショートバー電極１０は磁気抵抗素子部６（６１，６２，６３，６４）を構成する。磁気抵抗効果はショートバー電極間の磁気抵抗素子部６（６１，６２，６３，６４）の形状に依存し、その磁気抵抗素子部の電流進行方向の縦（Ｌ）と横幅（Ｗ）の長さの比（Ｌ／Ｗ）が小さいほど抵抗変化率が大きくなる。
【００７２】
磁気抵抗素子部６を接続する配線部４は交差せず単層のみからなる構成でもよいが、電極５（５１，５２，５３，５４）の配置される位置によっては配線部の長さを短くするために、少なくとも１ヶ所で配線部を交差させる立体的な多層構成としてもよい。
【００７３】
また、隣り合う磁気抵抗素子部の接続点から外部接続電極までの配線部の抵抗値は、それぞれ等しくなるように形成することが、オフセット電圧を少なくする上で好ましい。なお、配線部の抵抗値は、磁気抵抗素子部の室温の抵抗値と比較して１％以下、さらには、０．５％以下であることが好ましい。
【００７４】
磁気抵抗素子部のＩｎＧａＡｓＳｂ薄膜は、膜厚が薄いほど望ましい。それは、膜厚が薄いほど、素子抵抗を大きくすることができ、また、同じ素子抵抗でもチップサイズを小さくすることができ、さらに、製作時間も短縮できるため、コスト上有利になるからである。膜厚は７ミクロン以下が望ましく、さらに５ミクロン以下が望ましく、さらに３ミクロン以下が望ましく、さらに２ミクロン以下が特に望ましく、さらに１ミクロン以下は、最も高いシート抵抗が得られ、チップサイズも最小にでき、最も望ましい。
【００７５】
さらには、磁気抵抗素子部のＩｎＳｂ薄膜は、シート抵抗値のばらつきが、標準偏差で５％以内とすることが好ましい。
【００７６】
本発明においては、ＩｎＧａＡｓＳｂ薄膜と基板との間に基板の格子定数と近似している半導体絶縁層（または高抵抗層）Ａｌ_ＸＧａ_ｙＩｎ_ｚＡｓ_ｓＳｂ_ｔＢｉ_ｕ（ｘ＋ｙ＋ｚ＝１、ｓ＋ｔ＋ｕ＝１、０≦ｘ，ｙ，ｚ，ｓ，ｔ，ｕ≦１）を形成することが好ましい。半導体絶縁層の格子定数は、ＩｎＧａＡｓＳｂの格子定数との差が７％以内であることが好ましい。該層のバンドギャップは動作層のそれより大きく取ることが必要である。このような構造とすることにより、薄くて抵抗の大きいＩｎＳｂまたはＩｎＧａＡｓＳｂの薄膜が容易に得られ、消費電力の少ない磁気センサが得られ、実用上有用である。また、素子製作工程におけるＩｎＧａＡｓＳｂの特性低下も少ない。
【００７７】
半導体絶縁層は、ＩｎＧａＡｓＳｂ薄膜の上下に形成されることもよく行われる。特に、ＩｎＧａＡｓＳｂ薄膜の厚さが１ミクロン以下の場合にはしばしば上下に半導体絶縁層が形成される。このような、半導体絶縁層の例として、Ａｌ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ(０≦ｘ≦１，０≦ｙ≦１，ただし、ｘおよびｙは同時に０になることはない)からなる３元または４元の化合物半導体絶縁層は、特に好ましい例である。
【００７８】
第６Ａ図には、本発明の磁気センサの動作層である半導体薄膜２が絶縁性基板１の上に直接に形成された状態の断面構造を示す。第６Ｂ図には、絶縁性基板１と半導体薄膜２との間に格子定数の差を少なくする半導体絶縁層１１を形成した状態の断面を示す。第６Ｃ図は、半導体薄膜２の表面に格子定数の差を少なくする半導体絶縁層１１を形成した場合の断面図であり、Ｓｉ_３Ｎ_４などのパッシベーション時に薄膜絶縁層の特性低下を少なくする効果もある半導体絶縁層を形成した状態である。第７Ａ図には、半導体薄膜２の上に中間層１３が形成された状態の断面構造を示し、第７Ｂ図には半導体薄膜２と中間層１３との間に半導体絶縁層１１が形成された状態の断面構造を示す。
【００７９】
半導体絶縁層１１または中間層１３には、ＩｎＧａＡｓＳｂ薄膜中に電子を供給するために、Ｓｉ等のドナーアトム１２がドーピングされることもある。ただし、ドーピングは半導体絶縁層（または中間層）の一部分に行われていてもよく、この場合には、少なくとも一部のドナーアトムの電子はエネルギーが低いＩｎＧａＡｓＳｂ層に供給される。そして、半導体絶縁層（または中間層）のドナーアトムは陽イオン化する。第７Ｃ図に、このように半導体絶縁層が部分的にドーピングされた場合を示す。第７Ｃ図においては、半導体絶縁層１１のうち、半導体薄膜２と接する領域にドナーアトム１２がドーピングされている。
【００８０】
このような半導体絶縁層の厚さについては、特に制限はないが、通常２ミクロン以下、好ましくは１ミクロン以下、さらに好ましくは０．５ミクロン以下である。半導体絶縁層を表面に形成する場合にはオーミック電極をＩｎＳｂ表面に形成する必要があり、その層の厚さは０．５ミクロン以下であることが好ましく、さらには０．２ミクロン以下、特に０．１ミクロン以下であることが好ましい。
【００８１】
上記構造のものを本発明の磁気センサの感磁部に用いる例を示す。例えば、第６Ａ図の構造の場合には、絶縁性基板上に直接半導体薄膜２が形成され、磁気センサが磁気抵抗素子の場合は、この半導体薄膜２の上に直接金属のショートバー電極が形成される。第６Ｂ図の構造の場合には、絶縁性基板と半導体薄膜との間に半導体絶縁層が形成されていて、半導体薄膜の上にショートバーが形成される。第６Ｃ図の構造の場合には、表面に半導体絶縁層が形成され、該層を一部除去してショートバー電極が形成される。なお、本発明においては、高導電率を有するように、半導体薄膜の一部をドーピングして、ショートバー効果を出すよう形成してもよい。
【００８２】
第８図は、本発明の磁気抵抗素子１８を、アナログ増幅部１５、シュミットトリガ１６および（出力トランジスタで示した）出力部１７を備えたシリコン集積回路チップの制御回路部１４と一緒にパッケージした状態を示す。これも本発明の磁気センサに含まれる。ここで制御回路部１４とは、差動増幅の回路と磁気センサを駆動するための電源回路を少なくとも有する制御回路を意味し、小型であることが好ましく、特に、シリコン集積回路チップとして製作されることが好ましい。本発明の磁気抵抗素子１８と一緒にパッケージされることもしばしば行われ、これも本発明の磁気センサである。
【００８３】
（実施例１）
以下のようにしてホール素子を製造した。
【００８４】
本実施例では、化合物半導体の薄膜製作のために特別に製作された薄膜製作装置を用いた。この装置の基本構成は、超高真空の室内に、基板をセットするホルダーと該基板を一定の温度に加熱できる加熱制御装置を備え、さらに、Ｉｎ、Ｓｂ、Ａｓ等の材料の蒸気圧を個別に制御できる当該材料の蒸発源（クヌードセンセル）を複数個備えた薄膜製作装置を使用する。この装置では、前記各材料の蒸気圧の時系列的な蒸発制御と、さらに、基板加熱装置による基板の加熱プログラムにしたがって、基板上に均一に所望の材料の単結晶成長を行うことができる。また、上記の機能に加えて、さらに、必要に応じて、ＳｉやＳｎ等のドナー不純物を蒸気圧制御を時系列的に行い、成長中の薄膜の所望の部分のみに、定められた濃度で、かつ、結晶成長中にドーピングできるドープ手段を備えた薄膜製作装置（以下、当該発明で磁気センサ部に使用する材料の単結晶薄膜や、混晶薄膜の結晶成長が可能な分子線エピタキシー装置：以下、単にＭＢＥ装置と略記することもある。）をも用いる。
【００８５】
前述の装置を用いて、本発明の磁気センサの感磁部を構成する化合物半導体の薄膜を、以下のような条件で製作した。
【００８６】
表面が平滑な半絶縁性のＧａＡｓ基板を上記装置の基板ホルダーにセットし、所定の結晶成長室に搬送した。次に、結晶成長室を超高真空中（２×１０^−８ｍｂａｒ）に排気した後、ＩｎＳｂ、およびドーパントのＳｎを結晶成長室内にセットされたクヌードセンセルから蒸発させ、厚さ１．０ミクロンのＳｎをドープしたＩｎＳｂ薄膜を、基板加熱ヒータの指示温度５５０℃（基板温度４２０℃）で６０分間成長することにより、形成した。このとき、高い電子移動度を得る最適条件として、さらに、Ｉｎの蒸気ビーム強度１．２×１０^−７ｍｂｒ、Ｓｂの蒸気ビーム強度１．８×１０^−６ｍｂｒ、ドーパントのＳｎのクヌードセンセル温度は、基板加熱に影響の少ない７００℃の温度に設定した。さらに、成長中の基板温度は４２０℃一定とした。特に、１０００℃以下のＳｎのクヌードセンセル温度は、高い電子移動度が得られる条件として、好適であった。形成されたＩｎＳｂ薄膜の電子移動度は４４，０００ｃｍ^２／Ｖsecであり、電子濃度は７×１０^１６／ｃｍ^３であった。
【００８７】
また、ドーパントの活性化率の測定から、ドープしたＳｎの５０％が電子を出し、陽イオンとして存在していることが、判明した。この高い活性率は、高い電子移動度が得られ、高感度のホール素子が製作できることを、示唆している。
【００８８】
次いで、第２Ａ図および第２Ｂ図に示すようなホール素子を製作した。ＩｎＳｂ薄膜２を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、イオンミリングによるドライエッチングした後、塩化第二鉄を含む溶液によりＩｎＳｂ薄膜２をエッチングした。これに外部接続用ボンディング電極を形成するためのレジストパターンをフォトリソグラフィー工程により形成した。その後、基板の全面にＣｕとＮｉを蒸着して金属層を形成した。リフトオフ工程によりレジストパターンとその上に蒸着した金属層とを除去して複数個の外部接続のための電極部５を形成した。プラズマＣＶＤ法により基板全面に窒化シリコンの保護層３を形成し、ボンディング電極部上の窒化シリコンのみを反応性イオンエッチングで除去して窓開けを行った。ボンディング電極部分が窓開けされた状態となるようにフォトリソグラフィー工程によりレジストを形成し、純金を全面に蒸着した後、リフトオフ工程によりボンディング電極部分のみに金層を形成して、第２Ａ図および第２Ｂ図に示すような本発明のホール素子を一枚の基板上に複数個製造した。
【００８９】
得られたホール素子の特性を測定したところ、室温下における素子抵抗値は１１０オームであった。１Ｖの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は０．１±２．２ｍＶで極めて小さいことが分かった。ここで、オフセット電圧とは、磁界を印加しない場合において、入力端子間に１Ｖ印加したときの出力端子間の電圧を意味する。素子の抵抗の温度依存性は−０．５％／℃以下であった。−５０℃と＋１５０℃の入力抵抗値の比も倍以内であった。さらに、１Ｖの入力電圧で０．１テスラの磁束密度の磁界で得られたホール電圧は２１０ｍＶであった。
【００９０】
本発明の薄膜磁気センサは、上記のようなフォトリソグラフィーを応用した、ウェハープロセスで容易に製作でき、量産性があり、歩留まりも高い。さらに、薄膜の感磁部の膜厚が小さいため、抵抗値が室温で１００オーム以上あり、消費電力も小さい。また、温度による素子抵抗値の変動も少なく、オフセットの温度変化も少ない。
【００９１】
さらに、外部リードとの接続は、量産性のある標準的な金ワイヤーによるワイヤーボンディングが可能である。得られたホール素子は、ボンディング後のパッケージが樹脂モールドまたは細い金属パイプなどに埋め込まれてセンサとして仕上げられることもよく行われる。さらに、本素子の出力信号をデジタル増幅する制御回路と一緒にパッケージされることも行われる。その際、ＳｉのＩＣで制御回路を製作することも好ましく行われる。素子抵抗値の温度変化が少ないため、小型のＳｉの基板回路チップの増幅もデジタル増幅用に用いることができる。
【００９２】
（実施例２）
以下のようにして半導体薄膜層がＳｉでドーピングされたホール素子を製造した。
【００９３】
すなわち、本実施例では、化合物半導体の薄膜製作のために特別に製作された薄膜製作装置を用いた。この装置の基本構成は、超高真空の室内に、基板をセットするホルダーと該基板を一定の温度に加熱できる加熱制御装置を備え、さらに、Ｉｎ、Ｓｂ、Ｓｉ等の材料の蒸気圧を個別に制御できる当該材料の蒸発源（クヌードセンセル）を備えた薄膜製作装置を使用する。この装置では、前記各材料の蒸気圧の時系列的な蒸発制御と、さらに、基板加熱装置による基板の加熱プログラムにしたがって、基板上に均一に所望の材料の単結晶成長を行うことができる。また、上記の機能に加えて、さらに、必要に応じて、ＳｉやＳｎ等のドナー不純物を蒸気圧制御を時系列的に行い、成長中の薄膜の所望の部分のみに、定められた濃度で、かつ、結晶成長中にドーピングできるドープ手段を備えた薄膜製作装置（以下、当該発明で磁気センサ部に使用する材料の単結晶薄膜や、混晶薄膜の結晶成長が可能な分子線エピタキシー装置：以下、単にＭＢＥ装置と略記することもある。）を用いる。
【００９４】
前述の装置を用いて、前記実施例１の操作に準じて、表面が平滑な半絶縁性のＧａＡｓ基板上に、基板加熱ヒータの指示温度５５０℃（基板温度４２０℃）で超高真空中（２×１０^−８ｍｂａｒ）で６０分かけてＩｎＳｂ薄膜を厚さ１．０ミクロンとなるようにＭＢＥ法で形成した。ただし、ＭＢＥによる結晶成長と同時にＳｉをドープして薄膜層を形成した。このとき、Ｓｉのクヌードセンセルの温度は、１０８０℃で一定とした。ＩｎとＳｂは実施例と同じであった。形成されたＩｎＳｂ薄膜の電子移動度は３５，０００ｃｍ^２／Ｖｓｅｃ，電子濃度は７×１０^１６／ｃｍ^３であった。ＩｎＳｂ薄膜を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、エッチングした。次に、ＩｎＳｂ薄膜に複数の薄い金属薄膜からなる配線部とボンディング電極を、実施例１に準じて形成した。次に、実施例１と同様にしてボンディング電極の表面のみに金層を形成して、半導体薄膜がＳｉでドーピングされた本発明のホール素子を一枚の基板上に多数個製造した。
【００９５】
得られたホール素子の特性を測定したところ、室温下における素子抵抗値は平均４０オームであった。１Ｖの電圧を入力電極（例えば、第２Ａ図の電極５１，５３）に加えたときの、出力側の電極（第２Ａ図の電極５２，５４）に電位差として現れるオフセット電圧の値は０．１±１．２ｍＶであり、極めて小さいことが分かった。また、半導体薄膜の電子移動度が高いので、磁界での感度も大きく、１Ｖの入力電圧で0.1テスラの磁束密度の磁界で得られたホール電圧は１２８ｍＶであった。
【００９６】
入力抵抗の温度変化は−０．４％／℃であり、−５０℃の入力抵抗値は１５０℃の抵抗値の５倍以内であった。本発明の範囲外の薄膜の場合の抵抗の温度変化率−２．０％／℃と比較して大幅に温度依存性を低減することができた。
【００９７】
更に、このホール素子を、ＳｉのＩＣの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、即ち、デジタル出力の磁気センサを製作した。得られた磁気センサは、−５０℃から＋１５０℃の温度範囲で安定にデジタル高感度磁気センサとして駆動した。
【００９８】
（実施例３）
以下のようにしてブリッジ状の磁気抵抗素子を製造した。
【００９９】
実施例２と同様にして、表面が平滑な半絶縁性のＧａＡｓ基板上に、実施例２と同一のＳｉをドーピングしたＩｎＳｂ薄膜および中間層を形成した。形成された厚さ１．０ミクロンのＩｎＳｂ薄膜の電子移動度は３５，０００ｃｍ^２／Ｖsec，電子濃度は７×１０^１６／ｃｍ^３であった。次いで、中間層とＩｎＳｂ薄膜を所望の図５に示すようなパターンに整形するために、実施例２と同様にしてレジスト膜を形成しエッチングして、中間層の一部をフォトエッチングで除去し、ＩｎＳｂ薄膜に複数の薄い金属薄膜からなるショートバー電極、配線部、およびボンディング電極を形成した。
【０１００】
次に、実施例２と同様にして、ボンディング電極の表面のみに金層を形成した。
このようにして、４個の磁気抵抗効果を生ずる素子が、第５Ａ図および第５Ｂ図に示すようにブリッジ状に接続され、互いに隔辺の位置関係にある２個の抵抗素子部（互いに隣り合わない２個の抵抗素子部）が同時に同一の強度の磁界を垂直に受ける状態で平面上に配置されている構造の本発明のブリッジ状の磁気抵抗素子を一枚の基板上に多数個製造した。この磁気抵抗素子のＬ／Ｗは０．２５であった。
【０１０１】
得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は３５０オームであった。１Ｖの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は０．１±１．２ｍＶであり、極めて小さいことが分かった。また、単結晶薄膜を使用し、電子移動度が高いので、磁界の抵抗変化率も大きく、歯車の歯の検出能が大きいことが示された。また、素子の抵抗の温度変化率は−０．４％／℃であり、−５０℃の入力抵抗値は１５０℃の抵抗値の５倍以内であった。本発明の範囲外の薄膜の場合の抵抗の温度変化率−２．０％／℃と比較して、大幅に温度依存性を低減することができた。
【０１０２】
更に、この素子を、ＳｉのＩＣの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、即ち、デジタル出力の磁気センサを製作したところ、−５０〜＋１５０℃の間で安定にデジタル高感度磁気センサとして駆動できた。
【０１０３】
（実施例４）
以下のようにして３端子の磁気抵抗素子を製造した。
【０１０４】
表面が平滑な半絶縁性のＧａＡｓ基板上に、Ｇａ_０．８Ａｌ_０．２Ａｓ_０．２Ｓｂ_０．８の半導体絶縁層を超高真空中（２×１０^−８ｍｂａｒ）で、実施例１に記載の装置により、ＭＢＥ法で、０．３ミクロンの厚さとなるように形成した。その上に、超高真空中（２×１０^−８ｍｂａｒ）でＩｎＳｂ薄膜を厚さ０．３ミクロンとなるようにＭＢＥ法で形成した。
【０１０５】
ただし、ＭＢＥ法による結晶成長と同時にＳｉをドーピングして薄膜を形成した。形成されたＩｎＳｂ薄膜の電子移動度は３３，０００ｃｍ^２／Ｖsec，電子濃度は７×１０^１６／ｃｍ^３であった。次いで、中間層としてＡｌ_０．５Ｉｎ_０．５Ｓｂ層を厚さ０．１５ミクロンとなるように形成した。中間層およびＩｎＳｂ薄膜を所望のパターンに形成するため、実施例３と同様にしてレジスト膜を形成しエッチングして、中間層の一部をフォトエッチングで除去し、ＩｎＳｂ薄膜に複数の薄い金属薄膜からなるショートバー電極、配線部を形成した。次いで、実施例３と同様にして、第４図に示すような３端子の磁気抵抗素子を一枚の基板上に多数個製造した。
【０１０６】
得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は平均１００オームであった。１Ｖの電圧を入力電極（例えば、第４図の電極５１，５３）に加えたときの、出力側の電極（第４図の電極５２）に電位差として現れるオフセット電圧の値は０．１±１．２ｍＶで極めて小さいことが分かった。磁界での感度を調べるために磁気抵抗効果を調べた。０．１テスラの磁束密度の磁界での抵抗変化は９％であった。
【０１０７】
この実施例４の場合は感磁部薄膜が薄くできるので、実施例３の場合と比較して磁気抵抗素子の入力抵抗が高く、消費電力が少なくてすむ。
【０１０８】
更に、この磁気抵抗素子は、ＳｉのＩＣの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、即ち、デジタル出力の磁気センサを製作した。得られた磁気センサは、−５０℃から＋１５０℃の温度範囲で安定にデジタル高感度磁気センサとして駆動できた。
【０１０９】
（実施例５）
以下のようにして３端子の磁気抵抗素子を製造した。
【０１１０】
実施例４と同様にして、表面が平滑な半絶縁性のＧａＡｓ基板上に、Ｇａ_０．７Ａｌ_０．３Ａｓ_０．１Ｓｂ_０．９の半導体絶縁層を０．３ミクロンの厚さとなるように形成した。次いで、ＩｎＳｂとの格子定数の差を少なくする層としてＡｌ_０．３Ｉｎ_０．７Ｓｂを０．１０ミクロンの厚さとなるように形成した。その上に、実施例４と同様にして厚さ０．２ミクロンのＳｉをドーピングしたＩｎＳｂ薄膜を形成した。形成されたＩｎＳｂ薄膜の電子移動度は４１，０００ｃｍ^２／Ｖsec、電子濃度は９×１０^１６／ｃｍ^３であった。次いで、中間層としてＡｌ_０．５Ｉｎ_０．５Ｓｂ層を厚さ０．１５ミクロンとなるように形成した。次に、実施例４と同様にして、３端子の磁気抵抗素子を一枚の基板上に多数個製造した。なお、得られた磁気抵抗素子の電子移動度は実施例４の値より大きかった。これは、実施例５で得られた磁気抵抗素子は、格子定数の差を少なくする層を設けていることによる、と考えられる。
【０１１１】
得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は平均２５０オームであった。１Ｖの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は０．１±１．４ｍＶで極めて小さいことが分かった。磁界での感度を調べるために磁気抵抗効果を調べた。０．１テスラの磁束密度の磁界での抵抗変化は１１％であった。また、入力抵抗の温度変化は−０．５％／℃であり、−５０℃の入力抵抗値は１５０℃の抵抗値の８倍以内であった。本発明の範囲外の薄膜の場合の抵抗の温度変化率−２．０％／℃と比較して大幅に温度依存性を低減することができた。また、この場合は、感磁部薄膜が薄くでき、磁気抵抗素子の入力抵抗が高く消費電力が少ない。
【０１１２】
この磁気抵抗素子は、ＳｉのＩＣの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、即ち、デジタル出力の磁気センサを製作した。得られた磁気センサは、−５０℃から＋１５０℃の温度範囲で安定にデジタル高感度磁気センサとして駆動できた。
【０１１３】
（実施例６）
以下のようにしてホール素子を製造した。
【０１１４】
実施例５と同様にして、表面が平滑な半絶縁性のＧａＡｓ基板上に、厚さ０．３ミクロンのＧａ_０．７Ａｌ_０．３Ａｓ_０．１Ｓｂ_０．９の半導体絶縁層、およびＩｎＳｂとの格子定数の差を少なくする層として厚さ０．０５ミクロンのＡｌ_０．４Ｉｎ_０．６Ｓｂを形成した。その上に実施例５と同様にして、厚さ０．１ミクロンのＩｎＳｂ薄膜、および中間層として厚さ０．１５ミクロンのＡｌ_０．４Ｉｎ_０．６Ｓｂを形成した。ただし、ＩｎＳｂ薄膜中の電子濃度を増加させる目的で、ＩｎＳｂ薄膜にドーピングする代わりに中間層の特定の部分、すなわちＩｎＳｂ薄膜と接する部分で境界面からの深さが０．００３ミクロンまでの部分に結晶成長と同時にＳｉをドーピングした。形成されたＩｎＳｂ薄膜の電子移動度は４２，０００ｃｍ^２／Ｖsec，電子濃度は９×１０^１６／ｃｍ^３であった。次に、中間層とＩｎＳｂ薄膜を所望の第２Ａ図および第２Ｂ図に示すようなパターンに形成するために、実施例５と同様にしてレジスト膜を形成しエッチングして、中間層を有するＩｎＳｂ薄膜に複数の薄い金属薄膜からなる配線部、ボンディング電極を形成した。次に、実施例５と同様にして、第２Ａ図および第２Ｂ図に示すようなホール素子を一枚の基板上に多数個製造した。
【０１１５】
得られたホール素子の特性を測定したところ、室温下における素子抵抗値は実施例５と同様に平均２５０オームであった。１Ｖの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は０．１±１．４ｍＶで極めて小さいことが分かった。また、入力電圧１Ｖ、０．１テスラの磁束密度の磁界でのホール電圧は１８５ｍＶであった。ホール素子の入力抵抗の温度変化率は−０．５％／℃であり、−５０℃の入力抵抗値は１５０℃の抵抗値の５倍以内であった。本発明の範囲外の薄膜の場合における抵抗の温度変化率−２．０％／℃と比較して大幅に温度依存性を低減することができた。また、この場合は、感磁部薄膜が薄くでき、ホール素子の入力抵抗が高く消費電力が少ない。
【０１１６】
このホール素子は、ＳｉのＩＣの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、デジタル出力の磁気センサを製作した。得られたホール素子は−５０℃から＋１５０℃の温度範囲で安定にデジタル高感度磁気センサとして駆動できた。
【０１１７】
（実施例７）
実施例４において、ドナーアトムをＳｉからＳに変更した以外は実施例４と同様にして、薄膜がＳでドーピングされた３端子の磁気抵抗素子を製造した。
【０１１８】
このとき得られた薄膜の特性は実施例４とほぼ同一であった。また、実施例４と同様にして磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は平均１１０オームであった。１Ｖの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は０．１±０．９ｍＶで極めて小さいことが分かった。磁界での感度を調べるために、磁気抵抗効果を調べた。０．１テスラの磁束密度の磁界での抵抗変化は９％であった。磁気抵抗素子の入力抵抗の温度変化率は−０．４％／℃であり、−５０℃の入力抵抗値は１５０℃の抵抗値の５倍以内であった。
【０１１９】
この磁気抵抗素子は、ＳｉのＩＣの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、デジタル出力の磁気センサを製作した。得られた磁気抵抗素子は−５０℃から＋１５０℃の温度範囲で安定にデジタル高感度磁気センサとして駆動できた。
【０１２０】
（実施例８）
実施例４において、ドナーアトムをＳｉからＳｎに変更した以外は実施例４と同様にして、薄膜がＳｎでドーピングされた３端子の磁気抵抗素子を製造した。
【０１２１】
このとき、得られた薄膜の特性は実施例４と同等の値が得られた。また、実施例４と同様にして磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は平均１００オームであった。１Ｖの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は０．１±０．８ｍＶで極めて小さいことが分かった。
【０１２２】
磁界での感度を調べるために、磁気抵抗効果を調べた。０．１テスラの磁束密度の磁界での抵抗変化は９．０％であった。磁気抵抗素子の入力抵抗の温度変化率は−０．４％／℃であり、−５０℃の入力抵抗値は１５０℃の抵抗値の５倍以内であった。本発明の範囲外の薄膜の場合における抵抗の温度変化率−２．０％／℃と比較して大幅に温度依存性を低減できた。
【０１２３】
この磁気抵抗素子は、ＳｉのＩＣの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、デジタル出力の磁気センサを製作した。得られた磁気抵抗素子は−５０℃から＋１５０℃の温度範囲で安定にデジタル高感度磁気センサとして駆動できた。
【０１２４】
（実施例９）
以下のようにして磁気抵抗素子を製造した。
【０１２５】
表面が平滑な単結晶フェライト基板上にアルミナ薄膜をスパッター法で０．２５ミクロン形成し、単結晶フェライト基板表面を絶縁性の表面とした。このフェライト基板の絶縁性表面上に、Ｇａ_０．８Ａｌ_０．２Ａｓ_０．２Ｓｂ_０．８の半導体絶縁層を超高真空中（２×１０^−８ｍｂａｒ）でＭＢＥ法により０．３ミクロンの厚さとなるように形成した。次に、超高真空中でＩｎＳｂ薄膜を厚さ０．３ミクロンとなるようにＭＢＥ法で形成した。ただし、ＭＢＥ法による結晶成長と同時にＳｉをドーピングして薄膜を形成した。形成されたＩｎＳｂ薄膜の電子移動度は３３，０００ｃｍ^２／Ｖsec，電子濃度は７×１０^１６／ｃｍ^３であった。次いで実施例４と同様にして、中間層として０．１５ミクロンのＡｌ_０．９Ｉｎ_０．１Ｓｂ層を形成し、実施例４と同様にして３端子の磁気抵抗素子を一枚の基板上に多数個製造した。
【０１２６】
得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は平均１００オームであった。１Ｖの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は０．１±１．２ｍＶで極めて小さいことが分かった。磁界での感度を調べるために磁気抵抗効果を調べた。０．１テスラの磁束密度の磁界での抵抗変化は９％であった。
【０１２７】
入力抵抗の温度変化は−０．４％／℃であり、−５０℃の入力抵抗値は１５０℃の抵抗値の５倍以内であった。本発明の範囲外の薄膜の場合のおける抵抗の温度変化率−２．０％／℃と比較して大幅に温度依存性を低減することができた。また、この場合は、感磁部薄膜が薄くでき、磁気抵抗素子の入力抵抗が実施例４と比較して高く消費電力が少ない。
【０１２８】
この磁気抵抗素子は、ＳｉのＩＣの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、即ち、デジタル出力の磁気センサを製作した。得られた磁気抵抗素子は、−５０℃から＋１５０℃の温度範囲で安定にデジタル高感度磁気センサとして駆動できた。
【０１２９】
（実施例１０）
本実施例では、第９Ａ図および第９Ｂ図に示すようなホール素子を製造した。この図において、説明を簡略化するために、前記第２Ａ図および第２Ｂ図や他の図と同一機能には同一符号を付した。
【０１３０】
第９Ａ図は、本実施例のホール素子の平面図を示し、第９Ｂ図は、第９Ａ図における線ＩＸＢ−ＩＸＢ′線に沿って切断したときの断面図を示す。第９Ａ図および第９Ｂ図において、ＩｎＧａＡｓＳｂ薄膜２は絶縁性の基板１上に形成されている。かかる薄膜２の電子濃度は２．１×１０^１６／ｃｍ^３以上であり、磁気センサーの−５０℃における入力抵抗値は１５０℃における入力抵抗値の１５倍以内である。図中、４は配線部であり、外部と接続するための電極５と感磁部６の動作層を接続する。感磁部６は磁気センサーとして磁界を検出する。
【０１３１】
半導体薄膜層がＳｉでドーピングされた前記構成のホール素子を以下のようにして製造した。
【０１３２】
表面が平滑な半絶縁性のＧａＡｓ基板上に、超高真空中（２×１０^−８ｍｂａｒ）で、１．０ミクロン厚のＩｎＳｂ薄膜を、実施例１に記載の装置を用いて、ＭＢＥ法で形成した。ただし、ＭＢＥによる結晶成長と同時にＳｉをドーピングして薄膜を形成した。形成されたＩｎＳｂ薄膜の電子移動度は３５０００ｃｍ^２／Ｖsec、電子濃度は７×１０^１６／ｃｍ^３であった。次いで、中間層としてＧａ_０．９Ｉｎ_０．１Ｓｂ層を厚さ０．１５ミクロンとなるように形成した。中間層およびＩｎＳｂ薄膜を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、エッチングした。この中間層を有するＩｎＳｂ薄膜に複数の薄い金属薄膜からなる配線部、外部と接続するためのボンディング電極を形成した。
【０１３３】
次に、ボンディング電極の表面のみに金層を形成して、中間層を有し、半導体薄膜がＳｉでドーピングされた本発明のホール素子を一枚の基板上に多数個製造した。
【０１３４】
得られたホール素子の特性を測定したところ、室温下における素子の抵抗値は平均４０オームであった。１Ｖの電圧を入力電極（例えば、第９Ａ図の電極５１、５３）に加えたときの、出力側（第９Ａ図の電極５２、５４）に電位差として現れるオフセット電圧の値は０．１±１．２ｍＶで極めて小さいことが分かった。また、半導体薄膜の電子移動度が高いので磁界での感度も大きく、１Ｖの入力電圧で0.1テスラの磁束密度の磁界で得られたホール電圧は１３０ｍＶであった。入力抵抗の温度変化率は−０．４％／℃であり、不純物をドーピングしない実施例１０のＩｎＳｂ薄膜を用いた場合の抵抗の温度変化率−２．０％／℃と比較して大幅に温度依存性を低減することができた。
【０１３５】
（実施例１１）
以下のようにしてブリッジ状の磁気抵抗素子を製造した。
【０１３６】
実施例１０と同様にして、表面が平滑な半絶縁性のＧａＡｓ基板上に、実施例１０と同一のＳｉをドーピングしたＩｎＳｂ薄膜および中間層を形成した。形成された１．０ミクロン厚のＩｎＳｂ薄膜の電子移動度は３５，０００ｃｍ^２／Ｖsec電子濃度は７×１０^１６／ｃｍ^３であった。次いで、中間層およびＩｎＳｂ薄膜を所望の図５に示すようなパターンに形成するために、実施例１０と同様にしてレジスト膜を形成しエッチングして、中間層を有するＩｎＳｂ薄膜に複数の薄い金属薄膜、すなわち、Ｃｕ／Ｎｉの二層からなるショートバー電極、配線部、およびＣｕ／Ｎｉ／Ａｕの三層からなるボンディング電極を形成した。
【０１３７】
次に、実施例１０と同様にして、ボンディング電極の表面のみに金層を形成した。このようにして、４個の磁気抵抗効果を生ずる素子が、第５Ａ図および第５Ｂ図に示すようにブリッジ状に接続され、互いに隔辺の位置関係にある２個の抵抗素子部（互いに隣り合わない２個の抵抗素子部）が同時に同一の強度の磁界を垂直に受ける状態で平面上に配置されている構造の本発明の差動型磁気抵抗素子を一枚の基板上に多数個製造した。ただし、かかる磁気抵抗素子のショートバー電極間の長さＬと横幅Ｗとの比Ｌ／Ｗ値は０．２５で製造した。
【０１３８】
得られた磁気抵抗素子の特性を測定したところ、室温下における素子の抵抗値は３５０オームであった。０．１テスラの磁束密度の磁界における抵抗変化率は９％であり、磁界における抵抗変化率が大きく感度が良好であることが分かった。１Ｖの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は０．１±１．２ｍＶで極めて小さいことが分かった。また、単結晶薄膜を使用し、電子移動度が高いので磁界の抵抗変化率も大きく、歯車の歯の検出能が大きいことが示された。また素子の抵抗の温度変化率は−０．４％／℃であり、不純物をドーピングしないＩｎＳｂ薄膜の場合の抵抗の温度変化率−２．０％／℃と比較して大幅に温度依存性を低減することができた。本素子にＳｉのＩＣの差動デジタル増幅器を接続し、一つのパッケージに形成したデジタル出力の磁気センサーは、歯車の歯の検出能が非常に優れていることが分かった。
【０１３９】
（実施例１２）
以下のようにして３端子の磁気抵抗素子を製造した。
【０１４０】
実施例１０と同様にして、ＧａＡｓ基板上に微量のＳｎをドープした電子移動度５０，０００ｃｍ^２／Ｖsec、電子濃度４×１０^１６／ｃｍ^３で、厚さ１．０ミクロンのＩｎＳｂ薄膜および厚さ０．２ミクロンのＡｌ_０．２Ｉｎ_０．８Ｓｂの中間層を形成した。次いで、中間層およびＩｎＳｂ薄膜を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、実施例１０と同様にエッチングした。これに、複数の薄い金属薄膜からなるショートバー電極、配線部、ボンディング電極を形成するためのレジストパターンをフォトリソグラフィー工程により形成した。その後、実施例１０と同様にして、ショートバー電極、複数の外部接続のための電極、および配線部を形成した。次に、実施例１０と同様にしてボンディング電極の表面のみに金層を形成した。このようにして、３個のボンディング電極を有する第４図に示すような３端子の磁気抵抗素子を一枚の基板上に多数個製造した。ただし、かかる磁気抵抗素子のショートバー電極間の長さＬと横幅Ｗとの比Ｌ／Ｗ値は０．２５で製造した。
【０１４１】
得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は８１０オームであった。１Ｖの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は０．１±２．１ｍＶで極めて小さいことが分かった。また、単結晶薄膜を使用し、電子移動度が高いので磁界の抵抗変化率も大きく、０．１テスラの磁束密度の磁界において１４％の抵抗変化が得られ、高抵抗であり、歯車の歯の検出能が極めて大きいことが示された。
【０１４２】
本素子は、フォトリソグラフィーを応用したウェハープロセスで容易に製作でき、量産性があり、歩留まりも高いことが分かった。また、薄膜の感磁部即ち磁気抵抗素子部の膜厚が小さいので、抵抗値が室温で３００オーム以上あり、消費電力も小さかった。
【０１４３】
さらに、外部リードとの接続は量産性のある標準的な金ワイヤーによるワイヤーボンディングが可能である。得られた磁気抵抗素子は、ボンディング後のパッケージが樹脂モールドまたは細い金属パイプなどに埋め込まれてセンサーとして仕上げられることもよく行われる。さらに、本素子の差動出力信号を増幅する、デジタル増幅する制御回路と一緒にパッケージされることも行われる。その際、ＳｉのＩＣで制御回路を製作することも好ましく行われる。これは、回転する歯車の検出能が高く、回転速度等を検出する磁気センサーとなる。
【０１４４】
（実施例１３）
以下のようにして３端子の磁気抵抗素子を製造した。
【０１４５】
表面が平滑な半絶縁性のＧａＡｓ基板上に、Ｇａ_０．７Ａｌ_０．３Ａｓ_０．１Ｓｂ_０．９の半導体絶縁層を超高真空中（２×１０^−８ｍｂａｒ）で、ＭＢＥ法で０．３ミクロンとなるように形成した。その上に、厚さ０．３ミクロンのＩｎＳｂ薄膜をＭＢＥ法により形成した。ただし、ＭＢＥによる結晶成長と同時にＳｉをドーピングして薄膜を形成した。形成されたＩｎＳｂ薄膜の電子移動度は３３，０００ｃｍ^２／Ｖsec，電子濃度は７×１０^１６／ｃｍ^３であった。次いで、中間層としてＡｌ_０．９Ｉｎ_０．１Ｓｂ層を厚さ０．１５ミクロンとなるように形成した。中間層およびＩｎＳｂ薄膜を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、エッチングした。これに、複数の薄い金属薄膜からなるショートバー電極、配線部、および外部と接続するためのボンディング電極を形成した。次いで、実施例１１と同様にしてボンディング電極の表面のみに金層を形成し、３端子の磁気抵抗素子を一枚の基板上に多数個製造した。ただし、かかる磁気抵抗素子のショートバー電極間の長さＬと横幅Ｗとの比Ｌ／Ｗ値は０．２０で製造した。
【０１４６】
得られた磁気抵抗素子の特性を測定したところ、室温下における素子の抵抗値は平均３２０オームであった。１Ｖの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は０．１±１．２ｍＶで極めて小さいことが分かった。また、入力電圧１Ｖ、０．１テスラの磁束密度の磁界での抵抗変化は１０％であった。また、入力抵抗の温度変化率は−０．４％／℃であり、不純物をドーピングしないＩｎＳｂ薄膜の場合の抵抗の温度変化率−２．０％／℃と比較して大幅に温度依存性を低減することができた。また、この場合は感磁部薄膜が薄くでき磁気抵抗素子の入力抵抗が高く消費電力が少ない。
【０１４７】
（実施例１４）
以下のようにして３端子の磁気抵抗素子を製造した。
【０１４８】
実施例１３と同様にして、ＧａＡｓ基板上にＧａ_０．７Ａｌ_０．３Ａｓ_０．１Ｓｂ_０．９半導体絶縁層を０．３ミクロンとなるように形成した。次いで、ＩｎＳｂとの格子定数の差を少なくするバッファー層としてＡｌ_０．９Ｉｎ_０．１Ｓｂを０．１０ミクロンとなるように形成した。その上に、厚さ０．１ミクロンのＳｉをドーピングしたＩｎＳｂ薄膜および中間層として０．１５ミクロンのＡｌ_０．９Ｉｎ_０．１Ｓｂ膜を実施例１３と同様にして形成した。形成されたＩｎＳｂ薄膜の電子移動度は４１，０００ｃｍ^２／Ｖsec，電子濃度は９×１０^１６／ｃｍ^３であった。次いで、ＩｎＳｂ薄膜等を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、エッチングした。その後、実施例１３と同様にして、これに複数の薄い金属薄膜からなるショートバー電極、配線部、外部と接続するためのボンディング電極を形成した。次いで、実施例１３と同様にしてボンディング電極の表面のみに金層を形成し、３端子の磁気抵抗素子を一枚の基板上に多数個製造した。
【０１４９】
得られた素子の特性を測定したところ、１Ｖの電圧を入力電極に加えたときの出力側のオフセット電圧の値は０．１±１．４ｍＶで極めて小さいことが分かった。入力電圧１Ｖ、０．１テスラの磁束密度の磁界での抵抗変化率は１４％であった。また、入力抵抗の温度変化率は−０．５％／℃であり、本発明外の薄膜の場合の抵抗の温度変化率−２．０％／℃と比較して大幅に温度依存性を低減することができた。また、この場合は、感磁部薄膜が薄くでき、磁気抵抗素子の入力抵抗が高く消費電力が少ない。
【０１５０】
（比較例１）
実施例１４において、中間層を形成しなかった以外は実施例１４と同様にして中間層を持たない比較用の３端子の磁気抵抗素子を製造した。得られた磁気抵抗素子について、実施例１４と同様に特性の測定を行ったところ、電子移動度の低下に伴う感度低下が約３５％あり、０．１テスラの磁束密度の磁界での抵抗変化は９％以下であった
【０１５１】
（実施例１５）
以下のようにして３端子の磁気抵抗素子を製造した。
【０１５２】
実施例１４と同様にして、ＧａＡｓ基板上に、厚さ０．３ミクロンのＧａ_０．７Ａｌ_０．３Ａｓ_０．１Ｓｂ_０．９の半導体絶縁層、ＩｎＳｂとの格子定数の差を少なくする層として０．１０ミクロンのＡｌ_０．９Ｉｎ_０．１Ｓｂのバッファー層を形成した。ただし、中間層の特定部分、すなわち、ＩｎＳｂ薄膜と接する部分で境界面からの深さが０．００３ミクロンまでの部分に結晶成長と同時にＳｉをドーピングした。形成された薄膜の電子移動度は３８，０００ｃｍ^２／Ｖsec，電子濃度は９×１０^１６／ｃｍ^３であった。次に、中間層およびＩｎＳｂ薄膜等を所望のパターンに形成するために、実施例１４と同様にしてレジスト膜を形成しエッチングして、ＩｎＳｂ薄膜上の中間層の上に複数の薄い金属薄膜からなるショートバー電極、配線部、および外部と接続するためのボンディング電極を形成した。次いで、実施例１４と同様にして窒化シリコンの保護層を形成し、ボンディング電極部のみ窓開けした後、ボンディング電極の表面のみに金層を形成した。このようにして、３端子の磁気抵抗素子を一枚の基板上に多数個製造した。
【０１５３】
得られた磁気抵抗素子の特性を測定したところ、１Ｖの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は０．１±１．４ｍＶで極めて小さいことが分かった。また、入力電圧１Ｖ、０．１テスラの磁束密度の磁界での抵抗変化は１２％であった。磁気抵抗素子の入力抵抗の温度変化率は−０．５％／℃であり、不純物をドーピングしないＩｎＳｂ薄膜の場合の抵抗の温度変化率−２．０％／℃と比較して大幅に温度依存性を低減することができた。また、この場合は、感磁部薄膜が薄くでき、磁気抵抗素子の入力抵抗が高く消費電力が少ない。
【０１５４】
（実施例１６）
実施例１３において、ドナーアトムをＳｉからＳに変更した以外は実施例１３と同様にして、薄膜がＳでドーピングされた３端子の磁気抵抗素子を製造した。
【０１５５】
このとき得られた薄膜の特性は実施例１３とほぼ同一であった。また、実施例１３と同様にして磁気抵抗素子の特性を測定したところ、室温下における素子の抵抗値は平均３００オームであった。１Ｖの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は０．１±０．２ｍＶで極めて小さいことが分かった。磁界での抵抗変化は９％であった。磁気抵抗素子の入力抵抗の温度変化率は−０．４％／℃であり、−５０℃の入力抵抗値は１５０℃の抵抗値の５倍以内であった。不純物をドーピングしないＩｎＳｂ薄膜の場合の抵抗の温度変化率−２．０％／℃と比較して抵抗値の温度変化を１／５に減少でき、大幅に温度依存性を低減することができた。
【０１５６】
この磁気抵抗素子は、ＳｉのＩＣの制御回路と一緒にパッケージして増幅回路付きの磁気センサー、デジタル出力の磁気センサーを製造した。得られた抵抗素子は−５０℃から１５０℃の温度範囲で安定にデジタル高感度磁気センサーとして駆動できた。
【０１５７】
（実施例１７）
本実施例では、第１０Ａ図および第１０Ｂ図に示すような２端子の磁気抵抗素子を製造した。この図において、説明を簡略化するために、前述の各図に示した構造と同一機能を有するものには同一符号を付した。
【０１５８】
第１０Ｂ図は２個の外部接続用電極を有する本実施例の２端子の磁気抵抗素子の平面図を示し、第１０Ａ図は第１０Ｂ図の磁気抵抗素子をＸＡ−ＸＡ′線に沿って切断したときの断面図を示す。基板１上にＩｎＡｓＳｂ薄膜２、磁気抵抗効果素子部２１、および外部接続のための電極５が形成されている。６は磁気センサーとして磁界を検出するための感磁部を示す。１０は、ＩｎＧａＡｓＳｂ薄膜の磁気抵抗効果を大きくするため、感磁部のＩｎＧａＡｓＳｂにオーミック接触して形成した高導電性の部分で、ショートバー電極である。ショートバー電極は、通常、動作層とオーミック接触できる金属薄膜で作られ、多層でも単層でもよい。なお、前記ＩｎＡｓＳｂ薄膜２にＳｉ等のドナーアトム１２をドーピングしてもよい。また、動作層上に形成される電極および配線部の最上面は、金でなくてもよい。
【０１５９】
係る構成の磁気抵抗素子を以下のようにして製造した。
【０１６０】
実施例１０と同様の方法で、ＧａＡｓ基板上に微量のＳｎをドープして、電子移動度５１，０００ｃｍ^２／Ｖsec、電子濃度４×１０^１６／ｃｍ^３、厚さ１．０ミクロンのＩｎＳｂ薄膜および厚さ０．２ミクロンのＡｌ_０．２Ｉｎ_０．８Ｓｂの中間層を形成した。次いで、中間層およびＩｎＳｂ薄膜を所望の第１０Ａ図および第１０Ｂ図に示したようなパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、実施例１０と同様にエッチングした。これに、複数の薄い金属薄膜からなるショートバー電極、配線部、ボンディング電極を形成するためのレジストパターンをフォトリソグラフィー工程により形成した。その後、実施例１０と同様にして、ショートバー電極、複数の外部接続のための電極、および配線部を形成した。次に、実施例１０と同様にしてボンディング電極の表面のみに金層を形成した。このようにして、第１０Ａ図および第１０Ｂ図に示すような２端子の磁気抵抗素子を一枚の基板上に多数個製造した。ただし、かかる磁気抵抗素子のショートバー電極間の長さＬと幅Ｗとの比Ｌ／Ｗ値は０．２０で製造した。
【０１６１】
得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は５００オームであった。また、単結晶薄膜を使用し、電子移動度が高いので磁界の抵抗変化率も大きく、０．１テスラの磁束密度下において、１５％の抵抗変化率が得られた。したがって、歯車の歯の検出能が極めて大きいことが分かった。
【０１６２】
本素子は、フォトリソグラフィーを応用したウェハープロセスで容易に製作でき、量産性があり、歩留まりも高いことが分かった。
【０１６３】
さらに、外部リードとの接続は量産性のある標準的な金ワイヤーによるワイヤーボンディングが可能である。得られた磁気抵抗素子は、ボンディング後のパッケージが樹脂モールドまたは細い金属パイプなどに埋め込まれてセンサーとして仕上げられることもよく行われる。さらに、本素子とＳｉのＩＣ上に形成した固定抵抗素子を接続して構成された回路で得られる差動出力信号を増幅する、デジタル増幅する制御回路と一緒にパッケージされることも行われる。その際、制御回路は、固定抵抗素子と同じＳｉのＩＣチップ上に製作することも好ましく行われる。
【０１６４】
（実施例１８）
以下のようにして３端子の磁気抵抗素子を作製した。
【０１６５】
表面が平滑なＮｉ−Ｚｎ系単結晶フェライト基板上にアルミナの薄膜をスパッター法で０．２５ミクロン形成し、フェライト基板表面を絶縁性の表面とした。
このフェライト基板の絶縁性表面上に、Ｇａ_０．８Ａｌ_０．２Ａｓ_０．２Ｓｂ_０．８の半導体絶縁層を超高真空中（２×１０^−８ｍｂａｒ）で、ＭＢＥ法により０．３ミクロンの厚さとなるように形成した。次に、その上に、超真空中でＩｎＳｂ薄膜を厚さ０．３ミクロンとなるようにＭＢＥ法で形成した。ただし、ＭＢＥ法による結晶成長と同時にＳｎをドーピングして薄膜を形成した。形成されたＩｎＳｂ薄膜の電子移動度は３３，０００ｃｍ^２／Ｖsec，電子濃度は８×１０^１６／ｃｍ^３あった。次いで、中間層として０．１５ミクロンのＡｌ_０．９Ｉｎ_０．１Ｓｂを形成した。その後、実施例１４；５と同様にして、表面に保護層として窒化シリコン層を有する３端子の磁気抵抗素子を一枚の基板上に多数個製造した。
【０１６６】
得られた磁気抵抗素子の特性を測定したところ、室温下における素子の抵抗値は平均３２０オームであった。１Ｖの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は０．１±１．２ｍＶで極めて小さいことが分かった。磁界での感度を調べるために磁気抵抗効果を調べた。０．１テスラの磁束密度の磁界での抵抗変化は９％であった。また、入力抵抗の温度変化は−０．４％／℃であり、−５０℃の入力抵抗値は１５０℃の抵抗値の５倍以内であった。不純物をドーピングしないＩｎＳｂ薄膜の場合の抵抗の温度変化率−２．０％／℃と比較して大幅に温度依存性を低減することができた。またこの場合は感磁部薄膜が薄くでき磁気抵抗素子の入力抵抗が高く消費電力が少ない。
【０１６７】
この磁気抵抗素子は、ＳｉのＩＣの制御回路と一緒にパッケージして増幅回路付きの磁気センサー、即ち、デジタル出力の磁気センサーを製作した。得られた磁気抵抗素子は、−５０℃〜＋１５０℃の温度範囲内で安定にデジタル高感度磁気センサーとして駆動できた。
【０１６８】
（比較例２）
実施例１８において、中間層を形成しなかった以外は実施例１８と同様にして、中間層を持たない比較用の３端子の磁気抵抗素子を製造した。得られた磁気抵抗素子について実施例１８と同様に特性の測定を行ったところ、磁気抵抗素子は、電子移動度の低下に伴う感度低下が約３０％あり、磁気抵抗効果による抵抗変化は６％であった。
【０１６９】
以上説明したように、本発明においては中間層を設けることにより、保護膜の形成による電子移動度の低下を極めて少なくすることができ、高感度の磁気センサーを製造することができた。
【０１７０】
【発明の効果】
本発明の磁気センサは、温度による素子抵抗値の変動やオフセットドリフトが少なく、高感度で微少磁界の測定が可能であり、また素子固有のノイズが少ない。この結果、室温周辺はもちろん低温度から高温度までの広い温度範囲を簡単な駆動回路で駆動できる磁気センサを実現した。本発明の磁気センサは、ギヤなどの回転検出も高感度で検出できる。
【０１７１】
また、薄膜を感磁部に使用しており、フォトリソグラフィー工程を利用して感磁部薄膜を製作するので、パターン精度が良く、オフセット電圧も小さい。さらに、感磁部薄膜の組成設定またはドーピングにより、磁気センサの入力抵抗値の温度変化を少なくでき、磁気センサ出力を増幅し、または磁気センサに電力を供給する増幅制御を含む駆動回路の負荷電流を低減でき、駆動回路の小型化も可能である。さらに、増幅制御回路が小型化できるため磁気センサチップとの一体化したパッケージが可能であり、小型でデジタル出力またはリニアー出力の得られる磁気センサ（いわゆる磁気センサＩＣ）としても使用可能である。
【０１７２】
特に、ＳｉのＬＳＩの駆動増幅回路素子と本発明の磁気センサを一体化してパッケージした素子は本発明の範囲であり、磁気を検出してデジタル信号を出力する小型磁気センサが製作でき、きわめて汎用性が高く、小型の無接触センサとしての用途が広い。また、高速の回転検出にも使える磁気センサである。
【図面の簡単な説明】
【図１】 ＩｎＳｂ薄膜の抵抗値の温度依存性を示すグラフである。
【図２Ａ】 本発明のホール素子の平面図である。
【図２Ｂ】 ホール素子の断面図である。
【図３】 本発明のホール素子がリードと接続され、樹脂パッケージされた状態を模式的に示す断面図である。
【図４】 本発明の３端子の磁気抵抗素子の一態様を模式的に示した図である。
【図５Ａ】 本発明の磁気抵抗素子の一態様を示す平面図である。
【図５Ｂ】 図５Ａに示した磁気抵抗素子の断面図である。
【図６Ａ】 本発明の磁気センサの感磁部における薄膜の積層構造を示した断面図である。
【図６Ｂ】 本発明の磁気センサの感磁部における薄膜の積層構造を示した断面図である。
【図６Ｃ】本発明の磁気センサの感磁部における薄膜の積層構造を示した断面図である。
【図７Ａ】 本発明の磁気センサの感磁部における薄膜の積層構造を示した断面図である。
【図７Ｂ】 本発明の磁気センサの感磁部における薄膜の積層構造を示した断面図である。
【図７Ｃ】 本発明の磁気センサの感磁部における薄膜の積層構造を示した断面図である。
【図８】 シリコン集積回路チップと一緒にパッケージされた状態の磁気センサの回路図である。
【図９Ａ】 本発明の実施例１０で形成したホール素子の平面図である。
【図９Ｂ】 図９Ａに示したホール素子の断面図である。
【図１０Ａ】 本発明の実施例１８で形成した２端子の磁気抵抗素子の断面図である。
【図１０Ｂ】 図１０Ａに示した２端子の磁気抵抗素子の平面図である。

Claims (29)

1. 基板上に直接形成された一層構成のＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜層を感磁部の動作層とする磁気センサであって、前記薄膜層に、Ｓｉ、Ｔｅ、Ｓ、Ｓｎ、ＧｅおよびＳｅからなる群から選ばれる少なくとも１種のドナーアトムを含み、該薄膜層が２．１×１０^１６／ｃｍ^３以上の電子濃度を有し、さらに、該薄膜層の電子移動度μ（ｃｍ^２／Ｖ・ｓ）と電子濃度ｎ（１／ｃｍ ^３ ）の関係が、
   Ｌｏｇ_１０（ｎ）＋４．５×１０^−５×μ≧１８．０
   を満たすことを特徴とする磁気センサ。
2. 前記ドナーアトムの少なくとも一部が陽イオン化していることを特徴とする請求項１に記載の磁気センサ。
3. 前記薄膜層の電子移動度μが１０，０００ｃｍ^２／Ｖ・ｓ以上であることを特徴とする請求項１または２に記載の磁気センサ。
4. 前記薄膜層がＩｎＡｓ_ｙＳｂ_１−ｙ（０≦ｙ≦１）薄膜層であることを特徴とする請求項３に記載の磁気センサ。
5. 前記薄膜層がＩｎＳｂ薄膜層であることを特徴とする請求項４に記載の磁気センサ。
6. 前記基板が、絶縁性のＧａＡｓ単結晶からなることを特徴とする請求項１から５のいずれかに記載の磁気センサ。
7. 前記動作層の厚さが、６ミクロン以下であることを特徴とする請求項１から６のいずれかに記載の磁気センサ。
8. 前記動作層の厚さが、０．７〜１．２ミクロンであることを特徴とする請求項１から６のいずれかに記載の磁気センサ。
9. 前記動作層の厚さが、１．２ミクロン以下であることを特徴とする請求項１から６のいずれかに記載の磁気センサ。
10. ホール素子であることを特徴とする請求項１から９のいずれかに記載の磁気センサ。
11. 磁気抵抗素子であることを特徴とする請求項１から９のいずれかに記載の磁気センサ。
12. 磁気センサと、該磁気センサの出力を増幅するための増幅回路と、前記磁気センサを駆動するための電源回路を有する磁気回路とが一緒にパッケージされてなる磁気センサ装置であって、前記磁気センサが請求項１から１１のいずれかに記載の磁気センサであることを特徴とする磁気センサ装置。
13. 前記センサの−５０℃の入力抵抗値が１５０℃の入力抵抗値の１／３以上１５倍以内に設定されていることを特徴とする請求項１２に記載の磁気センサ装置。
14. 前記増幅回路により増幅された後の出力が前記磁気センサの出力に比例することを特徴とする請求項１２または１３に記載の磁気センサ装置。
15. 前記増幅器により増幅された後の出力が前記磁気センサによる磁界の検出および非検出に対応したデジタル信号出力であることを特徴とする請求項１２または１３に記載の磁気センサ装置。
16. 基板上に電子濃度が２×１０^１６／ｃｍ^３以上の一層構成のＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜を直接形成するとともに、前記薄膜に、Ｓｉ、Ｔｅ、Ｓ、Ｓｎ、ＧｅおよびＳｅからなる群から選ばれる少なくとも１種のドナーアトムを含ませる工程と、前記薄膜を所望のパターンに形成する工程と、該薄膜上に複数個の薄い金属薄膜を形成する工程と、複数個の外部接続用電極を前記薄膜の端部に接続する工程と、を含むことを特徴とする磁気センサの製造方法。
17. 磁気センサの磁界検出信号を増幅する回路と、前記磁気センサを駆動するための電源回路を有する制御回路とを一緒にパッケージングする工程を含む磁気センサ装置の製造方法であって、前記磁気センサが請求項１から１１のいずれかに記載の磁気センサであり、該磁気センサは請求項１６に記載の製造方法によって製造されることを特徴とする磁気センサ装置の製造方法。
18. 基板と、該基板上に直接形成されたＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜層を含む動作層と、該動作層上に形成されている絶縁性もしくは高抵抗の半導体の中間層と、絶縁性無機質層の保護層（すなわち、パッシベーション層）とが、前記の順に積層されてなり、前記薄膜層が、Ｓｉ、Ｔｅ、Ｓ、Ｓｎ、ＧｅおよびＳｅからなる群から選ばれる少なくとも１種のドナーアトムを含み、該薄膜層が２．１×１０^１６／ｃｍ^３以上の電子濃度を有し、さらに、該薄膜層の電子移動度μ（ｃｍ^２／Ｖ・ｓ）と電子濃度（１／ｃｍ^３）の関係が、
    Ｌｏｇ_１０（ｎ）＋４．５×１０^−５×μ≧１８．０
    を満たすことを特徴とする磁気センサ。
19. 前記中間層が前記動作層上に接するとともに該動作層の格子定数の８％以内の格子定数を有することを特徴とする請求項１８に記載の磁気センサ。
20. 前記中間層が前記Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜を構成する元素の少なくとも１種類以上の元素を含む組成であることを特徴とする請求項１８または１９に記載の磁気センサ。
21. 前記動作層が前記Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜の上にバリヤ層を有することを特徴とする請求項１８または１９に記載の磁気センサ。
22. 前記中間層が前記バリヤ層を構成する元素の少なくとも１種類以上の元素を含む組成であることを特徴とする請求項２１に記載の磁気センサ。
23. 前記Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜がＳｉ，Ｔｅ，Ｓ，Ｓｎ，ＧｅおよびＳｅからなる群から選ばれる少なくとも１種のドナーアトムを含むことを特徴とする請求項１８から２２のいずれかに記載の磁気センサ。
24. 前記ドナーアトムの少なくとも一部が陽イオン化していることを特徴とする請求項２３に記載の磁気センサ。
25. 前記中間層がＳｉ、Ｔｅ、Ｓ、Ｓｎ、ＧｅおよびＳｅからなる群から選ばれる少なくとも１種のドナーアトムを含むことを特徴とする請求項１８から２４のいずれかに記載の磁気センサ。
26. 前記Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜は、該薄膜の−５０℃における入力抵抗値が１５０℃における入力抵抗値の１／３以上１５倍以内であることを特徴とする請求項１８から２５のいずれかに記載の磁気センサ。
27. 磁気センサと該磁気センサの出力を増幅する回路と前記磁気センサを駆動するための電源回路を有する制御回路とが一緒にパッケージされている磁気センサ装置であって、前記磁気センサが請求項１８から２６のいずれかに記載の薄膜磁気センサであることを特徴とする磁気センサ装置。
28. 表面が平滑な基板上に一層構成の電子密度が２．１×１０ ^１６ ／ｃｍ ^３ 以上のＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜を直接形成するとともに、該薄膜に、Ｓｉ，Ｔｅ，Ｓ，Ｓｎ，ＧｅおよびＳｅからなる群から選ばれる少なくとも１種のドナーアトムを含ませる工程と、該薄膜上に化合物半導体の中間層を形成する工程と、該薄膜および該中間層を所望のパターンに形成する工程と、形成されたパターンの上に所望の形状の薄い金属薄膜を形成する工程と、該パターンおよび該金属薄膜の上に絶縁性無機質の保護層を形成する工程と、外部と接続するための電極を複数個形成する工程と、該電極を前記薄膜のＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）端部に接続する工程とを含むことを特徴とする磁気センサの製造方法。
29. 表面が平滑な基板上に一層構成の電子密度が２．１×１０ ^１６ ／ｃｍ ^３ 以上のＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）薄膜を直接形成するとともに、該薄膜に、Ｓｉ，Ｔｅ，Ｓ，Ｓｎ，ＧｅおよびＳｅからなる群から選ばれる少なくとも１種のドナーアトムを含ませる工程と、該薄膜上にバリヤ層を形成する工程と、該バリヤ層上に化合物半導体の中間層を形成する工程と、該薄膜、バリヤ層および該中間層を所望のパターンに形成する工程と、形成されたパターンの上に所望の形状の薄い金属薄膜を形成する工程と、該パターンおよび該金属薄膜の上に絶縁性無機質の保護層を形成する工程と、外部と接続するための電極を複数個形成する工程と、該電極を前記薄膜のＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０＜ｘ≦１，０≦ｙ≦１）端部に接続する工程とを含むことを特徴とする磁気センサの製造方法。

Images