JP2004070543A - ポインティング制御回路付き磁気センサ - Google Patents

Abstract

【課題】ポインティングデバイスに用いるための磁気センサ及びポインティング制御回路からなる構成をコンパクトにする。
【解決手段】略方形状ＩＣチップにおいて、その中央部にポインティング制御回路を形成し、ポインティング制御回路の周辺部の４隅部分に、それぞれホール素子を設けることによって、ホール素子からなる磁気センサとポインティング制御回路を一体化する。また、ホール素子及びポインティング制御回路がＩＣ製造工程において作り込まれ、ホール素子及びポインティング制御回路を一体として構成する。
【選択図】　　　　図１

Description

【０００１】
【発明が属する技術分野】
本発明は、パーソナルコンピュータ、携帯電話器等の情報機器の入力手段として使用されるポインティングデバイスの磁気センサ、特に磁石の移動によって磁界の変化を検出することで座標検出を行うポインティング制御回路付き磁気センサに関する。
【０００２】
【従来の技術】
従来からパーソナルコンピュータ、携帯電話器等の入力手段としてジョイスティック、トラックボール等のポインティングデバイスが使用されている。ポインティングデバイスのセンサとして光学式、感圧式、可変抵抗式、磁気検出式が実用化されているが、その中でも近年小型、長寿命である磁気検出式センサが有力になってきている。特にホール素子を組み込んだセンサは小型であること、その構造が簡単であることから携帯電子装置のポインティングデバイスに使用されることが多くなってきている。
【０００３】
図１３は、従来のポインティングデバイスに用いられる磁気センサの構造を説明するため、特開２００２−１５０９０４号公報に開示された携帯電話器の斜視図を示している。また、図１４は図１３におけるＡ−Ａ’に沿った要部断面図である。
図１４において、ポインティングデバイスの一部を構成する、磁気センサと磁石の支持体からなる入力部１８は、プリント基板２２上において該入力部１８の中心に対して環状に配置された４つのホール素子２ａ〜２ｄ（ホール素子２ｂ、２ｄは図示されない）からなる磁気センサ、及び、これらのホール素子２ａ〜２ｄに間隔を隔てて磁石２６を対抗配置する、たとえばゴム製の磁石支持体２３から構成されている。磁石支持体２３は、プリント基板２２上に配置された円環状のキーマット２１、該キーマット２１と磁石２６を収容した入力部本体２０とを一体に連結する架橋部２５、及び入力部本体２０の中央下面からプリント基板２２に延在する円柱２４から成っている。
入力部本体２０はその中心以外の部分が押下されると、一方に傾き、その結果、磁石２６とホール素子２ａ〜２ｄとの間隔が変化する。つまりホール素子２ａ〜２ｄはこの変化に伴う磁気の変化を検出する。
磁石を変位させると、ホール素子２は磁石と各ホール素子２の距離と磁石の向きの関数で表わされる磁界を検出し、ホール素子２に流れる電流及び磁石磁界の方向に垂直にホール電圧を発生する。
【０００４】
図１５は従来の磁気センサを説明するため、特開平１０−２０９９９号公報に開示された磁気センサ及び磁気センサの検出出力を処理する回路を概略的に示した図である。
図１５において、Ｘ軸方向とＹ軸方向の各ホール素子から構成される磁気センサ２７の出力は、差動増幅器２９、ＡＤ変換器３０、検出制御部３１及び出力制御部３２から構成されるポインティング制御回路２８に入力され、処理が行われる。ポインティング制御回路２８において、磁気センサの出力は、それぞれ差動増幅器２９で増幅され、その出力はＡＤ変換器３０でデジタル値に変換され、そのデジタル出力を検出制御部３１でＸ座標値及びＹ座標値に変換され、出力制御部３２に出力される。
以上の説明から明らかなように、従来のポインティングデバイスでは、磁気センサとその出力を処理するポインティング制御回路とは各々独立した配置領域を占め、小型の情報機器においてポインティング制御回路の専有面積は無視できないものになっていた。
また、従来のポインティングデバイスの磁気センサの材料に使用されるホール素子はガリウム砒素（ＧａＡｓ）、インジウムアンチモン（ＩｎＳｂ）等が用いられているがシリコンを用いたものはあまり使用されていない。これはシリコンを使って集積化する場合、前記材料に比べて十分な磁気感度を得難いからである。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、これら従来の問題を解決すべくなされたものであって、その第１の目的は、磁気センサの出力を処理するポインティング制御回路の占有面積を削減し、ポインティング制御回路付き磁気センサを実現することである。また、本発明の第２の目的は、ホール素子をＩＣに作り込んだ磁気センサを実現することである。更に、本発明の第３の目的は磁気感度の低い材料を用いたホール素子とホール素子からの出力を増幅する増幅器を組合せることで磁気感度の弱点を補い、それとポインティング制御回路と一体化した磁気センサを実現することである。更に本発明の第４の目的は、ノイズ耐性が強く、磁気センサ全体から見ても特性のバラツキが少なく、シングルデバイスとして取り扱い易い磁気センサーを実現することである。
また、本発明の第５の目的はこうしてできたポインティング制御回路付き磁気センサをポインティングデバイスとして情報機器に組み込むことである。
【０００６】
【課題を解決するための手段】
請求項１の発明は、中央部にポインティング制御回路が形成された略方形状ＩＣチップにおいてポインティング制御回路の周辺部の４隅部分に、それぞれホール素子を設けたことを特徴とするポインティング制御回路付き磁気センサである。
請求項２の発明は、ホール素子がＩＣ製造工程において作り込まれることを特徴とする請求項１に記載のポインティング制御回路付き磁気センサである。
請求項３の発明は、磁気感度の低い材料のホール素子、該ホール素子の検出電圧を増幅する増幅器が近接して配置され、ポインティング制御回路のＩＣ製造工程において一体として作りこまれて構成されることを特徴とする請求項１記載のポインティング制御回路付き磁気センサである。
請求項４の発明は、請求項１乃至請求項３に記載された制御回路付き磁気センサと変形可能な磁石支持体に組み込まれた磁石とからなり、磁石の変位による磁界の変化を前記ホール素子により検出するポインティングデバイスを有する情報機器である。
【０００７】
【発明の実施の形態】
図面に基づいて本発明の実施の形態を説明する。
図１は本発明のポインティング制御回路付き磁気センサの正面図である。ポインティング制御回路付き磁気センサ１はＩＣチップからなっており、このＩＣチップは略方形状をなし、中央部分にポインティング制御回路３が形成され、かつ、その周辺部には上記ポインティング制御回路３のためのボンディングパッド４と入出力（ＩＯ）部４’とが配置されている。ボンディングパッド４は図示しないリードフレームのリード電極と金細線で接続されており、ＩＣチップの４隅部分にはそれぞれホール素子２が載置されている。
略方形のＩＣチップの２つの対角線上のホール素子２対は図１５に示す従来の磁気センサのＸまたはＹ軸線上の素子対に対応しており、各ホール素子２は磁石が定位置にあるとき、０出力となる様に回路条件が設定されている。従って、磁石を変位させることで、ホール素子２の検出する磁界が変化し、その変化する磁界がホール素子２の変位電圧として検出される。
Ｘ、Ｙ軸上に十字状に配置されたホール素子２の各軸上の２つのホール素子２の出力電圧はポインティング制御部３に入力され、Ｘ，Ｙ軸の変位量とされる。
【０００８】
本発明のポインティング制御回路付き磁気センサ１はホール素子２とポインティング制御部３とが１つのＩＣチップに一体的に形成されているため、従来の別体に形成されていたものと比べて大幅にコンパクト化が可能である。ここで、ポインティング制御回路３はロジック回路に限らず、ＣＰＵとそのソフトウェアを記憶するメモリで構成してもよく、ＩＣチップの形状は略方形であればよいが正方形が好ましい。
【０００９】
第２の実施形態のポインティング制御回路付き磁気センサは、ホール素子２がＩＣを製造する製造工程でポインティング制御回路３と共に作りこまれる。つまり第１の実施形態のものではＩＣチップの４隅部分にそれぞれホール素子２が載置されているが、第２の実施形態のものではＩＣチップの４隅部分にそれぞれホール素子２がポインティング制御回路３と共にＩＣを製造する製造工程で作りこまれて、ポインティング制御回路付き磁気センサが構成される。
【００１０】
図２は第３の実施形態を示すポインティング制御回路付磁気センサの正面図である。磁気感度の低い材料で作ったホール素子を磁気センサに用いるためには出力を増幅しなければならない。図３はこのために用いる増幅回路を示す。増幅回路としては差動型の増幅回路（以下プリアンプという）５を使用し、プリアンプ５は、ポインティング制御回路３を集積化するプロセスにおいてホール素子２と近接して一体的にＩＣチップの４隅部分に作りこまれる。この場合図２に示すようにプリアンプ５はホール素子２と隣接して形成できるし、ホール素子２に対して上下の位置に形成してもよい。
本発明のこの実施形態においてはホール素子２、プリアンプ５とポインティング制御回路３は一体としてＩＣを製造するプロセスで集積化され、シングルデバイスとして形成されるため、ホール素子、プリアンプ、制御回路の個々の特性のバラツキをＩＣ回路技術を用いて減少でき、性能、コスト、大きさの点で極めて有利に且つ容易に製造することができる。
シリコン製のホール素子２を使って、プリアンプ５とポインティング制御回路３を集積化する時、特にＣＭＯＳ技術を使うと集積化しやすく、多様な回路を実現できるので有利である。
図１で示される第一の実施形態と同様に、ポインティング制御回路３はロジック回路に限らず、ＣＰＵとそのソフトウェアを記憶するメモリで構成してもよく、半導体チップ１の形状は略方形であればよいが正方形が好ましい。
【００１１】
図４は、図１又は図２に示したホール素子２とポインティング制御回路３とが一体的に構成されモールド樹脂で包みパッケージ化したポインティング用磁気センサ６の側断面図である。図示のように、ホール素子２を有する磁気センサ１においてボンディングパッド４はポインティング制御回路用集積回路とボンディング線で接続されている。磁気センサ１はパッケージに一般に使用されるモールド樹脂でパッケージ化される。
【００１２】
図５は、図４に示すパッケージ化された磁気センサ６と入力部を構成する磁石支持体７と組み合わせて形成したポインティングデバイスの側断面図である。
図中、ポインティングデバイスは、プリント基板１１の上部にパッケージ化された後記の磁気センサ６に対し磁石を変位可能に支持するゴム等の可撓部材からなる磁石支持体７を設け、プリント基板１１を介してこの磁石支持体７の下方にパッケージ化した磁気センサ６を配設して構成される。上記磁石支持体７はポインティングデバイスの入力部を構成するものであって、磁石を収容する本体部分７、プリント基板１１上に載置された円環状ベース部９’、及び該ベース部９’と磁石８を収容する本体部分７とを連結するスカート状架橋部９からなっている。前記パッケージ化されたポインティング制御回路付き磁気センサ６は前記の可撓性の磁石支持体７以外の磁石支持体（例えば、コイルスプリングによる支持体）と組合せできることは勿論である。パッケージについても、どのようなモールド材料でパッケージしてもよい。また、基板にチップオンボード技術でパッケージせずに実装することもできる。又実装される基板もプリント基板に限定されるものでなく、プラスチックフィルムでもよい。
前記パッケージ化されたポインティング制御回路付き磁気センサと入力部を構成する磁石支持体とを組み合わせて構成したので、ポインティングデバイスのポインティング回路部が省スペース化され携帯電話器等の小型情報機器の小型化に極めて有用である。
また、この発明はホール素子を使ったどのようなポインティングデバイスにも適用できることは勿論である。
【００１３】
次に、本発明の磁気センサを実現するに当たって、回路の動作を安定化、省電力化、ローノイズ化する等の回路技術について説明する。
１　温度特性の改善について
図６はホール素子単体２と電流源１１から構成される磁気検出回路を示す。ホール素子２に電流源１１を接続して電流Ｉ０を入力し、その時のホール素子２の出力電圧をＶｏとする。入力電流を一定にし、温度をＸ軸、出力電圧をＹ軸にとると、図７（ａ）に示す様に、ホール素子の温度特性は右下りである。このときに、図７（ｂ）のような右上がりの温度特性を有する電流源を組み合わせると、磁気検出器の温度特性がキャンセルされ、ポインティングデバイスの温度特性が温度によらず一定となり、温度について安定した特性が得られる。
【００１４】
２　低消費電力化について
ポインティングデバイスは、ヒューマンインタフェースとして用いられるものであるが、このデバイスは常時磁気を検出する必要はない。そこでサンプリング技術を用いて、磁気素子に通電する時間を間欠的にすることにより、消費電力を低減することができる。図８はこのための回路を示す。
電流源１１（１１’）とホール素子２（２’）とからなる磁気検出器の各々のホール素子２（２’）にソースが接地されたＦＥＴ１４（１４’）のドレーン電極が接続される。ホール素子２、２’のホール出力は差動増幅器２９を介して、ＡＤ変換器３０に接続される。ＡＤ変換器３０によってデジタル化された出力はデジタル処理／データ保持制御回路１３に入力され処理される。サンプリングのための信号は、デジタル処理／データ保持制御回路１３からＦＥＴ１４，１４’のゲートに供給され、磁気検出する期間ＦＥＴ１４，１４’をオンする。
図９は図８の回路の動作のタイムチャートで、Ｔ１の期間はホール素子２，２’に通電し、磁気を検出する期間であり、Ｔ２の期間はこの期間中に磁気センサで検出したデータを処理し、保持する。磁気検出された値は、ＡＤ変換器によりデジタル値に変換され、処理され、図示されないレジスタに格納される。デジタル値の記憶はＣＭＯＳ回路を用いて微少電力で保持できる。
【００１５】
３　ローノイズ化
ホール素子２に供給する電流を低減させると消費電力を低減できるが、他方、ホール素子２の出力は小さいのでプリアンプを用いて増幅する必要がある。入力信号が小さ過ぎるとプリアンプのノイズ特性が無視できなくなるので、ホール素子２とプリアンプのレイアウトまで考慮する必要がある。なお、本発明の第３の実施形態においてホール素子２とプリアンプとの一体回路６から差動増幅器２９に至る線路上の信号は小さいのでノイズに弱く、ＩＣ回路部分から分離してノイズに対して保護しなければならない。
このため本発明では、図１０に示す様にアナログ信号用の専用エリア１５を、ＩＣのポインティング制御回路３の外側で、ボンディングパッド４及びホール素子２とプリアンプとの一体回路６を形成する部分の内側に配置し、デジタル回路（差動増幅器２９を除くポインティング制御回路３）を構成する部分から分離する。
このように分離することにより、プリアンプ５のトランジスタサイズを大きくできノイズ特性を向上することができ、電流源がＩＯ部に近くなるので電流供給条件が改善される。また、増幅器までの距離、増幅器からポインティング制御回路間での距離を短くできるので、ノイズ特性が改善される。
【００１６】
４　オフセットキャンセル
磁界が０の時に、ホール素子の出力電圧は０Ｖであることが望ましいが、実際には磁界を０にしてもオフセット電圧が存在するためにホール素子の出力電圧は０Ｖにはならない。そのためにオフセット電圧をキャンセルする必要がある。図１１は、ホール素子１７に電流源から矢印の方向に電流を流し、磁界が０になった時ホール素子１６の黒丸方向にオフセット電圧が現れることを示した図である。図１２は図１１で定義された４つのホール素子１６を９０度ずつ電流の向きを変えて配置し、４つの素子１６の中心部Ｏを１電極、外側の角部（ａ，ｂ，ｃ，ｄ）を１電極として並列に出力を取り出して１つの素子としたものである。
電流の向きを９０度ずつずらすことになるので、オフセット電圧が互いに打ち消されることになる。
【００１７】
【発明の効果】
ホール素子をデッドスペースであるチップの４つの角に配置し、ホール素子とポインティング制御回路とを一体的にチップに形成したので、ポインティング制御回路の占有面積を削減することができる。ホール素子をチップの４隅部分に配置することは、相互にノイズの影響を受けにくく、ノイズの点からも有利である。
また、ホール素子とポインティング制御回路を一体とし、ワンチップ化したので、ホール素子、差動増幅器、制御回路等のバラツキをチップ全体として調整することができるので、システム全体のバラツキがなくなり性能のよい磁気センサを構成できる。
加えて、ホール素子とポインティング制御回路との一体化によりシングルデバイスの磁気センサとして取り扱いやすい装置を実現できる。
【図面の簡単な説明】
【図１】本発明のポインティング制御回路付き磁気センサの第１の実施態様を示す。
【図２】本発明のポインティング制御回路付き磁気センサの第３の実施態様を示す。
【図３】ホール素子とプリアンプを組合せた回路ブロック図を示す。
【図４】本発明のポインティング制御回路付き磁気センサをパッケージ化したものの断面図を示す。
【図５】本発明のパッケージ化した磁気センサと磁石支持体とを一体化したポインティングデバイスの断面図を示す。
【図６】ホール素子と電流源との組合せた回路ブロック図を示す。
【図７】図６におけるホール素子と電流源の温度特性を示す。
【図８】磁気検出をサンプリングにより行う回路を示す。
【図９】図８の回路におけるサンプリングのタイムチャートを示す。
【図１０】アナログ信号処理専用部分を設けた本発明のポインティング制御回路付き磁気センサの正面図を示す。
【図１１】ホール素子のオフセット特性を定義する図を示す。
【図１２】図１１に示す素子を組み合わせオフセットキャンセルするホール素子構成を示す。
【図１３】携帯電話器の斜視図を示す。
【図１４】図１３のＡーＡ’線に沿った断面図を示す。
【図１５】磁気センサとポインティング制御回路の回路ブロックを示す。
【符号の説明】
１・・・ポインティング制御回路付き磁気センサ、２・・・ホール素子、３・・・ポインティング制御回路、４・・・ボンディングパッド、５・・・プリアンプ、６・・・パッケージ化されたポインティング制御回路付き磁気センサ、８磁石、１４・・・ＦＥＴ、１５・・・アナログ信号専用部分、２９・・・差動増幅器、３０・・・ＡＤ変換器。

Claims (4)

1. 中央部にポインティング制御回路が形成された略方形状ＩＣチップにおいてポインティング制御回路の周辺部の４隅部分に、それぞれホール素子を設けたことを特徴とするポインティング制御回路付き磁気センサ。
2. ホール素子がＩＣ製造工程において作り込まれることを特徴とする請求項１に記載のポインティング制御回路付き磁気センサ。
3. 磁気感度の低い材料のホール素子、該ホール素子の検出電圧を増幅する増幅器が近接して配置され、ポインティング制御回路のＩＣ製造工程において一体として作り込こまれることを特徴とする請求項１記載のポインティング制御回路付き磁気センサ。
4. 請求項１乃至請求項３に記載されたポインティング制御回路付き磁気センサを備えたポインティングを有する情報機器。

Images