JP3907928B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP3907928B2 JP3907928B2 JP2000251722A JP2000251722A JP3907928B2 JP 3907928 B2 JP3907928 B2 JP 3907928B2 JP 2000251722 A JP2000251722 A JP 2000251722A JP 2000251722 A JP2000251722 A JP 2000251722A JP 3907928 B2 JP3907928 B2 JP 3907928B2
- Authority
- JP
- Japan
- Prior art keywords
- payout control
- game
- payout
- ball
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【0002】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球等の価値が遊技者に払い出されるものがある。遊技媒体の払い出しは払出機構によって行われる。
【0003】
払出機構は、一般に、払出制御基板に搭載された賞球制御手段によって制御される。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、払出制御基板に送信される。
【0004】
また、遊技者は、遊技媒体を借り出し、借り出した遊技媒体および入賞に応じて払い出された遊技媒体を用いて遊技を行う。その際、遊技者からの遊技媒体貸し要求はカードユニット等の貸出要求処理装置で一旦受け付けられ、遊技機の貸出制御手段は貸出要求処理装置と通信することによって遊技者からの貸出要求を受け付ける。遊技機は、遊技者からの貸出要求に応じて遊技媒体を貸し出すのであるが、賞球制御手段と貸出制御手段とは一体化された払出制御手段で構成されていることが多い。また、一般に、払出制御手段は払出制御マイクロコンピュータを含む構成とされる。
【0005】
【発明が解決しようとする課題】
遊技機に停電等による電源断状態が発生すると、停電等からの復旧時には、最初の状態(例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態)に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、払出制御手段が貸出要求処理装置を介した貸出要求に対応する全ての遊技媒体の貸出処理を完了していないうちに、停電等による電源断状態が発生すると、電源が復旧したときに、遊技機の状態が初期状態に戻ると貸出遊技媒体の未払出が生じ、遊技者に不利益がもたらされる。また、入賞に応じた賞球払出が完了していないうちに、停電等による電源断状態が発生すると、電源が復旧したときに、遊技機の状態が初期状態に戻ると賞球としての遊技媒体の未払出が生じ、遊技者に不利益がもたらされる。
【0006】
そのような問題が生じないようにするには、電源電圧値の低下に伴なって発生される所定の信号に応じて遊技制御を中断し、そのときの遊技状態を、遊技機に対する電力供給停止中でも電源バックアップされている記憶手段(バックアップ記憶手段)に保存し、電力供給が完全に停止するのを待つように制御すればよい。
【0007】
しかし、電源の瞬断等によって極めて短い期間電源電圧が低下したような場合には、電源電圧は直ちに復旧する。そのような場合、マイクロコンピュータの制御が、電力供給が完全に停止するのを待つ状態から抜けきらないことも考えられる。すなわち、遊技機への電力供給は平常時の状態になっているにもかかわらず、遊技機制御が平常時の状態に戻らないことも考えられる。
【0008】
そこで、本発明は、遊技機に停電等による電源断状態が発生しても遊技媒体等の価値払出に関して遊技者に不利益を与えることを防止することができるとともに、ごく短時間で復旧する電源の瞬断等が生じても制御に支障を来すことのない遊技機を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明による遊技機は、遊技媒体を用いて遊技者が所定の遊技を行うことが可能な遊技機であって、遊技媒体を検出するための遊技媒体検出手段と、制御を行う際に発生する変動データを記憶する遊技制御用変動データ記憶手段を有し、遊技の進行を制御する遊技制御用マイクロコンピュータと、制御を行う際に発生する変動データを記憶する払出制御用変動データ記憶手段を有し、遊技媒体の払出の制御を行う払出制御用マイクロコンピュータと、払出制御用マイクロコンピュータによって制御され、貸出要求に応じた遊技媒体の払出を行う払出手段と、遊技機への電力供給が停止していても遊技制御用変動データ記憶手段および払出制御用変動データ記憶手段の記憶内容を所定期間保持させることが可能な記憶内容保持手段と、遊技媒体検出手段に供給される電圧よりも高い電圧を監視して電源断の発生を検出したときに検出信号を出力する電源監視手段とを備え、遊技制御用マイクロコンピュータは、検出信号の入力に応じて、制御状態を遊技制御用変動データ記憶手段に保存させるための処理を含む遊技制御用電力供給停止時処理を実行した後に待機状態に移行し、遊技制御用電力供給停止時処理において、バックアップフラグを遊技制御用変動データ記憶手段に設定する処理および遊技制御用変動データ記憶手段の記憶内容が正常か否かの判定に用いるチェックデータの作成処理を実行する前に、遊技制御用出力ポートに出力された信号をクリアする出力ポートクリア処理を実行し、払出制御用マイクロコンピュータにおける変動データには、貸出要求にもとづく遊技媒体の払出数のうち払出しが完了していない未払出数を特定可能なデータが含まれており、払出制御用マイクロコンピュータは、検出信号の入力に応じて、未払出数を特定可能なデータを含む制御状態を払出制御用変動データ記憶手段に保存させるための処理を含む払出制御用電力供給停止時処理を実行した後に待機状態に移行し、払出制御用電力供給停止時処理において、バックアップフラグを払出制御用変動データ記憶手段に設定する処理および払出制御用変動データ記憶手段の記憶内容が正常か否かの判定に用いるチェックデータの作成処理を実行する前に、払出手段への駆動信号をオフ状態にする出力クリア処理を実行し、電源監視手段が検出信号を出力した後の所定期間経過後に電力供給が停止していないときに、待機状態から復帰させるための復帰信号を出力する復帰信号出力手段を備え、遊技制御用マイクロコンピュータは、電力供給が開始されたときまたは復帰信号の入力に応じて、遊技制御用変動データ記憶手段にバックアップフラグが設定されていることおよびチェックデータにもとづいて遊技制御用変動データ記憶手段の記憶内容が正常であることを確認したことを条件に、遊技制御用変動データ記憶手段に保存されていた記憶内容にもとづいて制御状態を復旧させる状態復旧処理を行い、遊技制御用変動データ記憶手段にバックアップフラグが設定されていなければ、遊技制御用変動データ記憶手段の記憶内容が正常であるか否かにかかわらず遊技制御用変動データ記憶手段の記憶内容を初期化する処理を行い、払出制御用マイクロコンピュータは、電力供給が開始されたときまたは復帰信号の入力に応じて、払出制御用変動データ記憶手段にバックアップフラグが設定されていることおよびチェックデータにもとづいて払出制御用変動データ記憶手段の記憶内容が正常であることを確認したことを条件に、未払出数を特定可能なデータが払出制御用変動データ記憶手段に保存されているときに該未払出数を特定可能なデータにもとづいて遊技媒体の払出制御を復旧させる状態復旧処理を行い、払出制御用変動データ記憶手段にバックアップフラグが設定されていなければ、払出制御用変動データ記憶手段の記憶内容が正常であるか否かにかかわらず払出制御用変動データ記憶手段の記憶内容を初期化する処理を行うことを特徴とするものである。
【0010】
払出制御用マイクロコンピュータは、電源監視手段が検出信号を出力したときに、遊技媒体検出手段からの検出信号の入力処理を所定期間実行した後、払出制御用電力供給停止時処理を行うことが好ましい。
【0011】
払出制御用マイクロコンピュータは、電源監視手段が検出信号を出力したときに、払出手段の駆動を停止した後、遊技媒体検出手段からの検出信号の入力処理を実行することが好ましい。
【0012】
電源監視手段が検出信号を出力した後の、払出制御用マイクロコンピュータによる遊技媒体検出手段からの検出信号の入力処理の実行中に、払出制御用マイクロコンピュータおよび遊技媒体検出手段を駆動可能な電源を供給可能な補助駆動電源供給手段を備えることが好ましい。
【0013】
払出制御用マイクロコンピュータは、入賞に応じて払出手段を駆動して遊技媒体の払出を行う制御を実行し、払出制御用変動データ記憶手段に記憶される変動データは、入賞に応じた遊技媒体の払出数のうち払出しが完了していない未払出数を特定可能なデータを含むとしてもよい。
【0014】
遊技媒体検出手段として、入賞に応じて払出手段から払い出された遊技媒体を検出する賞遊技媒体検出手段と、貸出要求に応じて払出手段から払い出された遊技媒体を検出する貸出遊技媒体検出手段とを別個に設けることが好ましい。
【0015】
遊技機への電力供給が開始されたときに、払出制御用マイクロコンピュータを動作可能状態にするためのリセット信号を出力するリセット手段を備え、払出制御用マイクロコンピュータは、リセット信号または復帰信号の入力に応じて、状態復旧処理を行うようにしてもよい。
【0016】
復帰信号出力手段は、遊技制御用マイクロコンピュータに復帰信号を出力する第1の復帰信号出力手段と、払出制御用マイクロコンピュータに復帰信号を出力する第2の復帰信号出力手段とを含み、第2の復帰信号出力手段が払出制御用マイクロコンピュータに復帰信号を出力した後に、第1の復帰信号出力手段が遊技制御用マイクロコンピュータに復帰信号を出力するようにしてもよい。
【0017】
払出制御用マイクロコンピュータは、電力供給が開始されたときに、定期的にタイマ割込が発生するように設定し、定期的に発生するタイマ割込が生じたことにもとづいて遊技媒体の払出の制御を行うための割込処理を実行し、割込禁止条件の成立にもとづいて割込処理の実行を禁止する割込禁止状態に設定し、払出制御用電力供給停止時処理にて、割込禁止状態または実行を許可する割込許可状態のうちいずれの状態であるかを示す割込状態データを払出制御用変動データ記憶手段に保存させる処理を実行し、電力供給が開始されたときに、割込状態データにもとづいて割込禁止状態または割込許可状態に復旧させる状態復旧処理を行うようにしてもよい。
【0018】
払出制御用マイクロコンピュータは、遊技制御用マイクロコンピュータから遊技媒体に払出に関するコマンドを受信する処理中では割込処理の実行を禁止する割込禁止状態に設定することが好ましい。
【0019】
遊技制御用マイクロコンピュータは、電力供給が開始されたときに、定期的にタイマ割込が発生するように設定し、定期的に発生するタイマ割込が生じたことにもとづいて遊技の進行を制御するための割込処理を実行し、割込禁止条件の成立にもとづいて割込処理の実行を禁止する割込禁止状態に設定し、遊技制御用電力供給停止時処理にて、割込禁止状態または実行を許可する割込許可状態のうちいずれの状態であるかを示す割込状態データを遊技制御用変動データ記憶手段に保存させる処理を実行し、電力供給が開始されたときに、割込状態データにもとづいて割込禁止状態または割込許可状態に復旧させる状態復旧処理を行うように構成されていてもよい。
【0020】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図1はパチンコ遊技機1を正面からみた正面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機やスロット機等であってもよい。
【0021】
図1に示すように、パチンコ遊技機1は、額縁状に形成されたガラス扉枠2を有する。ガラス扉枠2の下部表面には打球供給皿3がある。打球供給皿3の下部には、打球供給皿3からあふれた遊技球を貯留する余剰玉受皿4と打球を発射する打球操作ハンドル(操作ノブ)5が設けられている。ガラス扉枠2の後方には、遊技盤6が着脱可能に取り付けられている。また、遊技盤6の前面には遊技領域7が設けられている。
【0022】
遊技領域7の中央付近には、複数種類の図柄を可変表示するための可変表示部(特別図柄表示装置)9と7セグメントLEDによる普通図柄表示器(普通図柄表示装置)10とを含む可変表示装置8が設けられている。可変表示部9には、例えば「左」、「中」、「右」の3つの図柄表示エリアがある。可変表示装置8の側部には、打球を導く通過ゲート11が設けられている。通過ゲート11を通過した打球は、玉出口13を経て始動入賞口14の方に導かれる。通過ゲート11と玉出口13との間の通路には、通過ゲート11を通過した打球を検出するゲートスイッチ12がある。また、始動入賞口14に入った入賞球は、遊技盤6の背面に導かれ、始動口スイッチ17によって検出される。また、始動入賞口14の下部には開閉動作を行う可変入賞球装置15が設けられている。可変入賞球装置15は、ソレノイド16によって開状態とされる。
【0023】
可変入賞球装置15の下部には、特定遊技状態(大当り状態)においてソレノイド21によって開状態とされる開閉板20が設けられている。この実施の形態では、開閉板20が大入賞口を開閉する手段となる。開閉板20から遊技盤6の背面に導かれた入賞球のうち一方(Vゾーン)に入った入賞球はV入賞スイッチ22で検出される。また、開閉板20からの入賞球はカウントスイッチ23で検出される。可変表示装置8の下部には、始動入賞口14に入った入賞球数を表示する4個の表示部を有する始動入賞記憶表示器18が設けられている。この例では、4個を上限として、始動入賞がある毎に、始動入賞記憶表示器18は点灯している表示部を1つずつ増やす。そして、可変表示部9の可変表示が開始される毎に、点灯している表示部を1つ減らす。
【0024】
遊技盤6には、複数の入賞口19,24が設けられ、遊技球のそれぞれの入賞口19,24への入賞は、対応して設けられている入賞口スイッチ19a,19b,24a,24bによって検出される。遊技領域7の左右周辺には、遊技中に点滅表示される装飾ランプ25が設けられ、下部には、入賞しなかった打球を吸収するアウト口26がある。また、遊技領域7の外側の左右上部には、効果音を発する2つのスピーカ27が設けられている。遊技領域7の外周には、遊技効果LED28aおよび遊技効果ランプ28b,28cが設けられている。
【0025】
そして、この例では、一方のスピーカ27の近傍に、賞球残数があるときに点灯する賞球ランプ51が設けられ、他方のスピーカ27の近傍に、補給球が切れたときに点灯する球切れランプ52が設けられている。さらに、図1には、パチンコ遊技機1に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット50も示されている。
【0026】
カードユニット50には、使用可能状態であるか否かを示す使用可表示ランプ151、カード内に記録された残額情報に端数(100円未満の数)が存在する場合にその端数を打球供給皿3の近傍に設けられる度数表示LEDに表示させるための端数表示スイッチ152、カードユニット50がいずれの側のパチンコ遊技機1に対応しているのかを示す連結台方向表示器153、カードユニット50内にカードが投入されていることを示すカード投入表示ランプ154、記録媒体としてのカードが挿入されるカード挿入口155、およびカード挿入口155の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット50を解放するためのカードユニット錠156が設けられている。
【0027】
打球発射装置から発射された打球は、打球レールを通って遊技領域7に入り、その後、遊技領域7を下りてくる。打球が通過ゲート11を通ってゲートスイッチ12で検出されると、普通図柄表示器10の表示数字が連続的に変化する状態になる。また、打球が始動入賞口14に入り始動口スイッチ17で検出されると、図柄の変動を開始できる状態であれば、可変表示部9内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を1増やす。
【0028】
可変表示部9内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板20が、一定時間経過するまで、または、所定個数(例えば10個)の打球が入賞するまで開放する。そして、開閉板20の開放中に打球が特定入賞領域に入賞しV入賞スイッチ22で検出されると、継続権が発生し開閉板20の開放が再度行われる。継続権の発生は、所定回数(例えば15ラウンド)許容される。
【0029】
停止時の可変表示部9内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、普通図柄表示器10における停止図柄が所定の図柄(当り図柄=小当り図柄)である場合に、可変入賞球装置15が所定時間だけ開状態になる。さらに、高確率状態では、普通図柄表示器10における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置15の開放時間と開放回数が高められる。
【0030】
次に、パチンコ遊技機1の裏面に配置されている各基板について説明する。
図2に示すように、パチンコ遊技機1の裏面では、枠体2A内の機構板の上部に玉貯留タンク38が設けられ、パチンコ遊技機1が遊技機設置島に設置された状態でその上方から遊技球が球貯留タンク38に供給される。球貯留タンク38内の遊技球は、誘導樋39を通って賞球ケース40Aで覆われる球払出装置に至る。
【0031】
遊技機裏面側では、可変表示部9を制御する可変表示制御ユニット29、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板(主基板)31が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板37、およびモータの回転力を利用して打球を遊技領域7に発射する打球発射装置が設置されている。さらに、装飾ランプ25、遊技効果LED28a、遊技効果ランプ28b,28c、賞球ランプ51および球切れランプ52に信号を送るためのランプ制御基板35、スピーカ27からの音声発生を制御するための音声制御基板70および打球発射装置を制御するための発射制御基板91も設けられている。
【0032】
さらに、DC30V、DC21V、DC12VおよびDC5Vを作成する電源回路が搭載された電源基板910が設けられ、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板160が設置されている。ターミナル基板160には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板31からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤34が設置されている。なお、図2には、ランプ制御基板35および音声制御基板70からの信号を、枠側に設けられている遊技効果LED28a、遊技効果ランプ28b,28c、賞球ランプ51および球切れランプ52に供給するための電飾中継基板A77が示されているが、信号中継の必要に応じて他の中継基板も設けられる。
【0033】
図3はパチンコ遊技機1の機構板を背面からみた背面図である。球貯留タンク38に貯留された玉は誘導樋39を通り、図3に示されるように、球切れ検出器(球切れスイッチ)187a,187bを通過して球供給樋186a,186bを経て球払出装置97に至る。球切れスイッチ187a,187bは遊技球通路内の遊技球の有無を検出するスイッチであるが、球タンク38内の補給球の不足を検出する球切れ検出スイッチ167も設けられている。以下、球切れスイッチ187a,187bを、球切れスイッチ187と表現することがある。
【0034】
球払出装置97から払い出された遊技球は、連絡口45を通ってパチンコ遊技機1の前面に設けられている打球供給皿3に供給される。連絡口45の側方には、パチンコ遊技機1の前面に設けられている余剰玉受皿4に連通する余剰玉通路46が形成されている。
【0035】
入賞にもとづく景品球が多数払い出されて打球供給皿3が満杯になり、ついには遊技球が連絡口45に到達した後さらに遊技球が払い出されると遊技球は、余剰玉通路46を経て余剰玉受皿4に導かれる。さらに遊技球が払い出されると、感知レバー47が満タンスイッチ48を押圧して満タンスイッチ48がオンする。その状態では、球払出装置97内のステッピングモータの回転が停止して球払出装置97の動作が停止するとともに打球発射装置の駆動も停止する。
【0036】
次に、機構板36に設置されている中間ベースユニットの構成について説明する。中間ベースユニットには、球供給樋186a,186bや球払出装置97が設置される。図4に示すように、中間ベースユニットの上下には連結凹突部182が形成されている。連結凹突部182は、中間ベースユニットと機構板36の上部ベースユニットおよび下部ベースユニットを連結固定するものである。
【0037】
中間ベースユニットの上部には通路体184が固定されている。そして、通路体184の下部に球払出装置97が固定されている。通路体184は、カーブ樋174(図3参照)によって流下方向を左右方向に変換された2列の遊技球を流下させる払出球通路186a,186bを有する。払出球通路186a,186bの上流側には、球切れスイッチ187a,187bが設置されている。球切れスイッチ187a,187bは、払出球通路186a,186b内の遊技球の有無を検出するものであって、球切れスイッチ187a,187bが遊技球を検出しなくなると球払出装置97における払出モータ(図4において図示せず)の回転を停止して球払出が不動化される。
【0038】
なお、球切れスイッチ187a,187bは、払出球通路186a,186bに27〜28個程度の遊技球が存在することを検出できるような位置に係止片188によって係止されている。すなわち、球切れスイッチ187a,187bは、賞球の一単位の最大払出量(この実施の形態では15個)および球貸しの一単位の最大払出量(この実施の形態では100円:25個)以上が確保されていることが確認できるような位置に設置されている。
【0039】
通路体184の中央部は、内部を流下する遊技球の球圧を弱めるように、左右に湾曲する形状に形成されている。そして、払出球通路186a,186bの間に止め穴189が形成されている。止め穴189の裏面は中間ベースユニットに設けられている取付ボスがはめ込まれる。その状態で止めねじがねじ止めされて、通路体184は中間ベースユニットに固定される。なお、ねじ止めされる前に、中間ベースユニットに設けられている係止突片185によって通路体184の位置合わせを行えるようになっている。
【0040】
通路体184の下方には、球払出装置97に遊技球を供給するとともに故障時等には球払出装置97への遊技球の供給を停止する球止め装置190が設けられている。球止め装置190の下方に設置される球払出装置97は、直方体状のケース198の内部に収納されている。ケース198の左右4箇所には突部が設けられている。各突部が中間ベースユニットに設けられている位置決め突片に係った状態で、中間ベースユニットの下部に設けられている弾性係合片にケース198の下端がはめ込まれる。
【0041】
図5は球払出装置97の分解斜視図である。球払出装置97の構成および作用について図5を参照して説明する。この実施形態における球払出装置97は、ステッピングモータ(払出モータ)289がスクリュー288を回転させることによりパチンコ玉を1個ずつ払い出す。なお、球払出装置97は、入賞にもとづく景品球だけでなく、貸し出すべき遊技球も払い出す。
【0042】
図5に示すように、球払出装置97は、2つのケース198a,198bを有する。それぞれのケース198a,198bの左右2箇所に、球払出装置97の設置位置上部に設けられた位置決め突片に当接される係合突部280が設けられている。また、それぞれのケース198a,198bには、球供給路281a,281bが形成されている。球供給路281a,281bは湾曲面282a,282bを有し、湾曲面282a,282bの終端の下方には、球送り水平路284a,284bが形成されている。さらに、球送り水平路284a,284bの終端に球排出路283a,283bが形成されている。
【0043】
球供給路281a,281b、球送り水平路284a,284b、球排出路283a,283bは、ケース198a,198bをそれぞれ前後に区画する区画壁295a,295bの前方に形成されている。また、区画壁295a,295bの前方において、玉圧緩衝部材285がケース198a,198b間に挟み込まれる。玉圧緩衝部材285は、球払出装置97に供給される玉を左右側方に振り分けて球供給路281a,281bに誘導する。
【0044】
また、玉圧緩衝部材285の下部には、発光素子(LED)286と受光素子(図示せず)とによる払出モータ位置センサが設けられている。発光素子286と受光素子とは、所定の間隔をあけて設けられている。そして、この間隔内に、スクリュー288の先端が挿入されるようになっている。なお、玉圧緩衝部材285は、ケース198a,198bが張り合わされたときに、完全にその内部に収納固定される。
【0045】
球送り水平路284a,284bには、払出モータ289によって回転させられるスクリュー288が配置されている。払出モータ289はモータ固定板290に固定され、モータ固定板290は、区画壁295a,295bの後方に形成される固定溝291a,291bにはめ込まれる。その状態で払出モータ289のモータ軸が区画壁295a,295bの前方に突出するので、その突出の前方にスクリュー288が固定される。スクリュー288の外周には、払出モータ289の回転によって球送り水平路284a,284bに載置された遊技球を前方に移動させるための螺旋突起288aが設けられている。
【0046】
そして、スクリュー288の先端には、発光素子286を収納するように凹部が形成され、その凹部の外周には、2つの切欠部292が互いに180度離れて形成されている。従って、スクリュー288が1回転する間に、発光素子286からの光は、切欠部292を介して受光素子で2回検出される。
【0047】
つまり、発光素子286と受光素子とによる払出モータ位置センサは、スクリュー288を定位置で停止するためのものであり、かつ、払出動作が行われた旨を検出するものである。なお、発光素子286、受光素子および払出モータ289からの配線は、まとめられてケース198a,198bの後部下方に形成された引出穴から外部に引き出されコネクタに結線される。
【0048】
遊技球が球送り水平路284a,284bに載置された状態において、払出モータ289が回転すると、スクリュー288の螺旋突起288aによって、遊技球は、球送り水平路284a,284b上を前方に向かって移動する。そして、遂には、球送り水平路284a,284bの終端から球排出路283a,283bに落下する。このとき、左右の球送り水平路284a,284bからの落下は交互に行われる。すなわち、スクリュー288が半回転する毎に一方から1個の遊技球が落下する。従って、1個の遊技球が落下する毎に、発光素子286からの光が受光素子によって検出される。
【0049】
図4に示すように、球払出装置97の下方には、球振分部材311が設けられている。球振分部材311は、振分ソレノイド310によって駆動される。例えば、ソレノイド310のオン時には、球振分部材311は右側に倒れ、オフ時には左側に倒れる。振分ソレノイド310の下方には、近接スイッチによる賞球カウントスイッチ301Aおよび球貸しカウントスイッチ301Bが設けられている。入賞にもとづく賞球時には、球振分部材311は右側に倒れ、球排出路283a,283bからの玉はともに賞球カウントスイッチ301Aを通過する。また、球貸し時には、球振分部材311は左側に倒れ、球排出路283a,283bからの玉はともに球貸しカウントスイッチ301Bを通過する。従って、球払出装置97は、賞球時と球貸し時とで払出流下路を切り替えて、所定数の遊技媒体の払出を行うことができる。
【0050】
このように、球振分部材311を設けることによって、2条の玉流路を落下してきた玉は、賞球カウントスイッチ301Aと球貸しカウントスイッチ301Bとのうちのいずれか一方しか通過しない。従って、賞球であるのか球貸しであるのかの判断をすることなく、賞球カウントスイッチ301Aと球貸しカウントスイッチ301Bの検出出力から、直ちに賞球数または球貸し数を把握することができる。
【0051】
なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す球払出装置として、ステッピングモータの回転によって遊技球が払い出される球払出装置97を用いることにするが、その他の駆動源によって遊技球を送り出す構造の球払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の球払出装置を用いてもよい。また、この実施の形態では、球払出装置97は賞球にもとづく景品球と貸出要求にもとづく貸し球の双方を払い出すが、それぞれについて払出装置が設けられていてもよい。
【0052】
図6は、主基板31における回路構成の一例を示すブロック図である。なお、図6には、払出制御基板37、ランプ制御基板35、音声制御基板70、発射制御基板91および図柄制御基板80も示されている。主基板31には、プログラムに従ってパチンコ遊技機1を制御する基本回路53と、ゲートスイッチ12、始動口スイッチ17、V入賞スイッチ22、カウントスイッチ23、入賞口スイッチ19a,19b,24a,24b、満タンスイッチ48、球切れスイッチ187および賞球カウントスイッチ301Aからの信号を基本回路53に与えるスイッチ回路58と、可変入賞球装置15を開閉するソレノイド16、開閉板20を開閉するソレノイド21および大入賞口内の経路を切り換えるためのソレノイド21Aを基本回路53からの指令に従って駆動するソレノイド回路59とが搭載されている。
【0053】
なお、図6には示されていないが、カウントスイッチ短絡信号もスイッチ回路58を介して基本回路53に伝達される。
【0054】
また、基本回路53から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部9の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部機器に対して出力する情報出力回路64が搭載されている。
【0055】
基本回路53は、ゲーム制御用のプログラム等を記憶するROM54、ワークメモリとして使用される記憶手段の一例であるRAM55、プログラムに従って制御動作を行うCPU56およびI/Oポート部57を含む。この実施の形態では、ROM54,RAM55はCPU56に内蔵されている。すなわち、CPU56は、1チップマイクロコンピュータである。なお、1チップマイクロコンピュータは、少なくともRAM55が内蔵されていればよく、ROM54およびI/Oポート部57は外付けであっても内蔵されていてもよい。
【0056】
遊技球を打撃して発射する打球発射装置は発射制御基板91上の回路によって制御される駆動モータ94で駆動される。そして、駆動モータ94の駆動力は、操作ノブ5の操作量に従って調整される。すなわち、発射制御基板91上の回路によって、操作ノブ5の操作量に応じた速度で打球が発射されるように制御される。
【0057】
この実施の形態では、電源基板910から主基板31に対して、ローレベルがリセット状態を示すリセット信号、ローアクティブの復帰信号およびローアクティブの電源断信号も入力される。リセット信号と復帰信号とはAND回路161に入力され、AND回路161の出力がCPU56のリセット端子に入力される。また、電源断信号は、CPU56のマスク不能割込(NMI)端子に入力される。さらに、図6には明示されていないが、RAM(CPU内蔵RAMであってもよい)55の少なくとも一部は、電源基板910において作成されるバックアップ電源よって、バックアップされている。すなわち、遊技機に対する電力供給が停止しても、所定期間は、RAM55の少なくとも一部の内容は保存される。
【0058】
なお、この実施の形態では、ランプ制御基板35に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器18、ゲート通過記憶表示器41および装飾ランプ25の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・LED28a,28b,28c、賞球ランプ51および球切れランプ52の表示制御を行う。また、特別図柄を可変表示する可変表示部9および普通図柄を可変表示する普通図柄表示器10の表示制御は、図柄制御基板80に搭載されている表示制御手段によって行われる。
【0059】
図7は、払出制御基板37および球払出装置97の構成要素などの払出に関連する構成要素を示すブロック図である。図7に示すように、満タンスイッチ48からの検出信号は、中継基板71を介して主基板31のI/Oポート部57に入力される。満タンスイッチ48は、余剰球受皿4の満タンを検出するスイッチである。また、球切れスイッチ187(187a,187b)からの検出信号も、中継基板72および中継基板71を介して主基板31のI/Oポート部57に入力される。
【0060】
主基板31のCPU56は、球切れスイッチ187からの検出信号が球切れ状態を示しているか、または、満タンスイッチ48からの検出信号が満タン状態を示していると、払出禁止を指示する払出制御コマンドを送出する。払出禁止を指示する払出制御コマンドを受信すると、払出制御基板37の払出制御用CPU371は球払出処理を停止する。
【0061】
さらに、賞球カウントスイッチ301Aからの検出信号は、中継基板72および中継基板71を介して主基板31のI/Oポート部57に入力されるとともに、中継基板72を介して払出制御基板37の入力ポート372bに入力される。賞球カウントスイッチ301Aは、球払出装置97の払出機構部分に設けられ、実際に払い出された賞球払出球を検出する。
【0062】
入賞があると、払出制御基板37には、主基板31の出力ポート(ポート0,1)570,571から賞球個数を示す払出制御コマンドが入力される。出力ポート(出力ポート1)571は8ビットのデータを出力し、出力ポート570は1ビットのストローブ信号(INT信号)を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路373Aを介してI/Oポート372aに入力される。INT信号は、入力バッファ回路373Bを介して払出制御用CPU371の割込端子に入力されている。払出制御用CPU371は、I/Oポート372aを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置97を駆動して賞球払出を行う。なお、この実施の形態では、払出制御用CPU371は、1チップマイクロコンピュータであり、少なくともRAMが内蔵されている。
【0063】
また、主基板31において、出力ポート570,571の外側にバッファ回路620,68Aが設けられている。バッファ回路620,68Aとして、例えば、汎用のCMOS−ICである74HC250,74HC14が用いられる。このような構成によれば、外部から主基板31の内部に入力される信号が阻止されるので、払出制御基板37から主基板31に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路620,68Aの出力側にノイズフィルタを設けてもよい。
【0064】
払出制御用CPU371は、出力ポート372cを介して、貸し球数を示す球貸し個数信号をターミナル基板160に出力する。さらに、出力ポート372dを介して、エラー表示用LED374にエラー信号を出力する。
【0065】
さらに、払出制御基板37の入力ポート372bには、中継基板72を介して球貸しカウントスイッチ301Bからの検出信号が入力される。球貸しカウントスイッチ301Bは、球払出装置97の払出機構部分に設けられ、実際に払い出された貸し球を検出する。払出制御基板37からの払出モータ289への駆動信号はあ、出力ポート372cおよび中継基板72を介して球払出装置97の払出機構部分における払出モータ289に伝えられ、振分ソレノイド310への駆動信号は、出力ポート372eおよび中継基板72を介して球払出装置97の払出機構部分における振分ソレノイド310に伝えられる。
【0066】
カードユニット50には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット50には、端数表示スイッチ152、連結台方向表示器153、カード投入表示ランプ154およびカード挿入口155が設けられている(図1参照)。残高表示基板74には、打球供給皿3の近傍に設けられている度数表示LED、球貸しスイッチおよび返却スイッチが接続される。
【0067】
残高表示基板74からカードユニット50には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板37を介して与えられる。また、カードユニット50から残高表示基板74には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板37を介して与えられる。カードユニット50と払出制御基板37の間では、接続信号(VL信号)、ユニット操作信号(BRDY信号)、球貸し要求信号(BRQ信号)、球貸し完了信号(EXS信号)およびパチンコ機動作信号(PRDY信号)が入力ポート372bおよび出力ポート372eを介してやりとりされる。
【0068】
パチンコ遊技機1の電源が投入されると、払出制御基板37の払出制御用CPU371は、カードユニット50にPRDY信号を出力する。また、カードユニット制御用マイクロコンピュータは、VL信号を出力する。払出制御用CPU371は、VL信号の入力状態により接続状態/未接続状態を判定する。カードユニット50においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板37にBRDY信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板37にBRQ信号を出力する。
【0069】
そして、払出制御基板37の払出制御用CPU371は、カードユニット50に対するEXS信号を立ち上げ、カードユニット50からのBRQ信号の立ち下がりを検出すると、払出モータ289を駆動し、所定個の貸し球を遊技者に払い出す。このとき、振分ソレノイド310は駆動状態とされている。すなわち、球振分部材311を球貸し側に向ける。そして、払出が完了したら、払出制御用CPU371は、カードユニット50に対するEXS信号を立ち下げる。その後、カードユニット50からのBRDY信号がオン状態でなければ、賞球払出制御を実行する。
【0070】
以上のように、カードユニット50からの信号は全て払出制御基板37に入力される構成になっている。従って、球貸し制御に関して、カードユニット50から主基板31に信号が入力されることはなく、主基板31の基本回路53にカードユニット50の側から不正に信号が入力される余地はない。また、カードユニット50で用いられる電源電圧AC24Vは払出制御基板37から供給される。
【0071】
この実施の形態では、電源基板910から払出制御基板37に対して、リセット信号、復帰信号および電源断信号も入力される。リセット信号と復帰信号とはAND回路385に入力され、AND回路385の出力が払出制御用CPU371のリセット端子に入力される。また、電源断信号は、払出制御用CPU371のマスク不能割込(NMI)端子に入力される。さらに、払出制御基板37に存在するRAM(CPU内蔵RAMであってもよい。)の少なくとも一部は、電源基板910において作成されるバックアップ電源によって、バックアップされている。すなわち、遊技機に対する電力供給が停止しても、所定期間は、RAMの少なくとも一部の内容は保存される。
【0072】
なお、この実施の形態では、カードユニット50が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット50は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球が貸し出されるような場合でも本発明を適用できる。
【0073】
図8は、図柄制御基板80内の回路構成を、可変表示部9の一実現例であるLCD(液晶表示装置)82、可変表示器10、主基板31の出力ポート(ポート0,2)570,572および出力バッファ回路620,62Aとともに示すブロック図である。出力ポート(出力ポート2)572からは8ビットのデータが出力され、出力ポート570からは1ビットのストローブ信号(INT信号)が出力される。
【0074】
図8に示すように、表示制御用CPU101には、電源基板910からリセット信号が供給されている。リセット信号がローレベルであると表示制御用CPU101はリセット状態となり、リセット信号がハイレベルになると表示制御用CPU101は動作可能状態になる。
【0075】
表示制御用CPU101は、制御データROM102に格納されたプログラムに従って動作し、主基板31からノイズフィルタ107および入力バッファ回路105Bを介してINT信号が入力されると、入力バッファ回路105Aを介して表示制御コマンドを受信する。入力バッファ回路105A,105Bとして、例えば汎用ICである74HC540,74HC14を使用することができる。なお、表示制御用CPU101がI/Oポートを内蔵していない場合には、入力バッファ回路105A,105Bと表示制御用CPU101との間に、I/Oポートが設けられる。
【0076】
そして、表示制御用CPU101は、受信した表示制御コマンドに従って、LCD82に表示される画面の表示制御を行う。具体的には、表示制御コマンドに応じた指令をVDP103に与える。VDP103は、キャラクタROM86から必要なデータを読み出す。VDP103は、入力したデータに従ってLCD82に表示するための画像データを生成し、R,G,B信号および同期信号をLCD82に出力する。
【0077】
なお、図8には、VDP103をリセットするためのリセット回路83、VDP103に動作クロックを与えるための発振回路85、および使用頻度の高い画像データを格納するキャラクタROM86も示されている。キャラクタROM86に格納される使用頻度の高い画像データとは、例えば、LCD82に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
【0078】
入力バッファ回路105A,105Bは、主基板31から図柄制御基板80へ向かう方向にのみ信号を通過させることができる。従って、図柄制御基板80側から主基板31側に信号が伝わる余地はない。すなわち、入力バッファ回路105A,105Bは、入力ポートともに不可逆性情報入力手段を構成する。図柄制御基板80内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板31側に伝わることはない。
【0079】
なお、出力ポート570,572の出力をそのまま図柄制御基板80に出力してもよいが、単方向にのみ信号伝達可能な出力バッファ回路620,62Aを設けることによって、主基板31から図柄制御基板80への一方向性の信号伝達をより確実にすることができる。すなわち、出力バッファ回路620,62Aは、出力ポートとともに不可逆性情報出力手段を構成する。
【0080】
また、高周波信号を遮断するノイズフィルタ107として、例えば3端子コンデンサやフェライトビーズが使用されるが、ノイズフィルタ107の存在によって、表示制御コマンドに基板間でノイズが乗ったとしても、その影響は除去される。なお、主基板31のバッファ回路620,62Aの出力側にもノイズフィルタを設けてもよい。
【0081】
図9は、主基板31およびランプ制御基板35における信号送受信部分を示すブロック図である。この実施の形態では、遊技領域7の外側に設けられている遊技効果LED28a、遊技効果ランプ28b,28cと遊技盤に設けられている装飾ランプ25の点灯/消灯と、賞球ランプ51および球切れランプ52の点灯/消灯とを示すランプ制御コマンドが主基板31からランプ制御基板35に出力される。また、始動記憶表示器18およびゲート通過記憶表示器41の点灯個数を示すランプ制御コマンドも主基板31からランプ制御基板35に出力される。
【0082】
ランプ制御用CPU351には、電源基板910からリセット信号が供給されている。リセット信号がローレベルであるとランプ制御用CPU351はリセット状態となり、リセット信号がハイレベルになるとランプ制御用CPU351は動作可能状態になる。
【0083】
図9に示すように、ランプ制御に関するランプ制御コマンドは、基本回路53におけるI/Oポート部57の出力ポート(出力ポート0,3)570,573から出力される。出力ポート(出力ポート3)573は8ビットのデータを出力し、出力ポート570は1ビットのINT信号を出力する。ランプ制御基板35において、主基板31からの制御コマンドは、入力バッファ回路355A,355Bを介してランプ制御用CPU351に入力する。なお、ランプ制御用CPU351がI/Oポートを内蔵していない場合には、入力バッファ回路355A,355Bとランプ制御用CPU351との間に、I/Oポートが設けられる。
【0084】
ランプ制御基板35において、ランプ制御用CPU351は、各制御コマンドに応じて定義されている遊技効果LED28a、遊技効果ランプ28b,28c、装飾ランプ25の点灯/消灯パターンに従って、遊技効果LED28a、遊技効果ランプ28b,28c、装飾ランプ25に対して点灯/消灯信号を出力する。点灯/消灯信号は、遊技効果LED28a、遊技効果ランプ28b,28c、装飾ランプ25に出力される。なお、点灯/消灯パターンは、ランプ制御用CPU351の内蔵ROMまたは外付けROMに記憶されている。
【0085】
主基板31において、CPU56は、RAM55の記憶内容に未払出の賞球残数があるときに賞球ランプ51の点灯を指示する制御コマンドを出力し、前述した遊技盤裏面の払出球通路186a,186bの上流に設置されている球切れスイッチ187a,187b(図3参照)が遊技球を検出しなくなると球切れランプ52の点灯を指示する制御コマンドを出力する。ランプ制御基板35において、各制御コマンドは、入力バッファ回路355A,355Bを介してランプ制御用CPU351に入力する。ランプ制御用CPU351は、それらの制御コマンドに応じて、賞球ランプ51および球切れランプ52を点灯/消灯する。なお、点灯/消灯パターンは、ランプ制御用CPU351の内蔵ROMまたは外付けROMに記憶されている。
【0086】
さらに、ランプ制御用CPU351は、制御コマンドに応じて始動記憶表示器18およびゲート通過記憶表示器41に対して点灯/消灯信号を出力する。
【0087】
入力バッファ回路355A,355Bとして、例えば、汎用のCMOS−ICである74HC540,74HC14が用いられる。入力バッファ回路355A,355Bは、主基板31からランプ制御基板35へ向かう方向にのみ信号を通過させることができる。従って、ランプ制御基板35側から主基板31側に信号が伝わる余地はない。たとえ、ランプ制御基板35内の回路に不正改造が加えられても、不正改造によって出力される信号がメイン基板31側に伝わることはない。なお、入力バッファ回路355A,355Bの入力側にノイズフィルタを設けてもよい。
【0088】
また、主基板31において、出力ポート570,573の外側にバッファ回路620,63Aが設けられている。バッファ回路620,63Aとして、例えば、汎用のCMOS−ICである74HC250,74HC14が用いられる。このような構成によれば、外部から主基板31の内部に入力される信号が阻止されるので、ランプ制御基板70から主基板31に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路620,63Aの出力側にノイズフィルタを設けてもよい。
【0089】
図10は、主基板31における音声制御コマンドの信号送信部分および音声制御基板70の構成例を示すブロック図である。この実施の形態では、遊技進行に応じて、遊技領域7の外側に設けられているスピーカ27の音声出力を指示するための音声制御コマンドが、主基板31から音声制御基板70に出力される。
【0090】
音声制御用CPU701には、電源基板910からリセット信号が供給されている。リセット信号がローレベルであると音声制御用CPU701はリセット状態となり、リセット信号がハイレベルになると音声制御用CPU701は動作可能状態になる。
【0091】
図10に示すように、音声制御コマンドは、基本回路53におけるI/Oポート部57の出力ポート(出力ポート0,4)570,574から出力される。出力ポート(出力ポート4)574からは8ビットのデータが出力され、出力ポート570からは1ビットのINT信号が出力される。音声制御基板70において、主基板31からの各信号は、入力バッファ回路705A,705Bを介して音声制御用CPU701に入力する。なお、音声制御用CPU701がI/Oポートを内蔵していない場合には、入力バッファ回路705A,705Bと音声制御用CPU701との間に、I/Oポートが設けられる。
【0092】
そして、例えばディジタルシグナルプロセッサによる音声合成回路702は、音声制御用CPU701の指示に応じた音声や効果音を発生し音量切替回路703に出力する。音量切替回路703は、音声制御用CPU701の出力レベルを、設定されている音量に応じたレベルにして音量増幅回路704に出力する。音量増幅回路704は、増幅した音声信号をスピーカ27に出力する。
【0093】
入力バッファ回路705A,705Bとして、例えば、汎用のCMOS−ICである74HC540,74HC14が用いられる。入力バッファ回路705A,705Bは、主基板31から音声制御基板70へ向かう方向にのみ信号を通過させることができる。よって、音声制御基板70側から主基板31側に信号が伝わる余地はない。従って、音声制御基板70内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板31側に伝わることはない。なお、入力バッファ回路705A,705Bの入力側にノイズフィルタを設けてもよい。
【0094】
また、主基板31において、出力ポート570,574の外側にバッファ回路620,67Aが設けられている。バッファ回路620,67Aとして、例えば、汎用のCMOS−ICである74HC250,74HC14が用いられる。このような構成によれば、外部から主基板31の内部に入力される信号が阻止されるので、音声制御基板70から主基板31に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路620,67Aの出力側にノイズフィルタを設けてもよい。
【0095】
図11は、払出制御基板37および打球発射を制御する制御手段が搭載されている発射制御基板91を示すブロック図である。図11に示すように、発射制御信号が、払出制御基板37における出力ポート372dから発射制御基板91に出力される。発射制御基板91において、払出制御基板37からの発射制御信号は、バッファ回路815を介してモータ駆動回路813に入力する。
【0096】
モータ駆動回路813は、例えば、遊技球を発射する球打ち動作および次の遊技球を発射する準備である復旧・球補給動作の各期間における駆動モータ94の回転速度を制御する電圧を発生する。球打ち動作期間では、操作ノブ5に対する回転操作角に対応して徐々に増加する電圧を発生し、復旧・球補給動作期間では、あらかじめ定められた所定の電圧を発生する。
【0097】
タッチセンサ回路93は、操作ノブ5に取り付けられた人体検出用の電極に人体が接触している間、発射許可信号をモータ駆動回路813に出力する。また、モータ駆動回路813には、払出制御基板37からの発射制御信号が与えられる。モータ駆動回路813は、発射制御信号および発射許可信号がオンすると、球打ち動作期間および復旧・球補給動作期間のシーケンス動作の切り替えを制御するとともに、駆動モータ94の駆動に必要な駆動パターン信号および駆動電圧切替信号を発生する。
【0098】
図12は、電源基板910から各基板に供給される直流電圧等を示すブロック図である。図12に示すように、電源基板910には各種直流電圧を生成する電源回路が搭載される。また、必要に応じて、AC24Vも各基板に供給される。
【0099】
この実施の形態では、主基板31には、DC30V、DC12V、DC5Vおよびバックアップ電源電圧(VBB)が供給される。ランプ制御基板35には、DC30V、DC21V、DC12VおよびDC5Vが供給される。払出制御基板37には、AC24V、DC30V、DC12V、DC5Vおよびバックアップ電源電圧(VBB)が供給される。そして、発射制御基板91には、DC30V、DC12VおよびDC5Vが供給される。また、音声制御基板70には、DC12およびDC5Vが供給される。図柄制御基板80には、DC12VおよびDC5Vが供給される。さらに、各基板には、電源基板910からリセット信号が供給される。
【0100】
図12に示すように、各基板に供給される電圧のグラウンド側は電源基板910において共通にとられている。従って、各基板におけるグラウンドレベルは共通である。すると、ある基板から他の基板に伝達される信号として、電圧レベルをそのまま使用することができる。グラウンドレベルが共通化されていない基板があると、そのような基板に対する信号伝達を行う場合には、フォトカプラ等の非接触式の情報伝達手段を用いる必要がありコストアップの要因となる。しかし、この実施の形態のように、全ての基板のグラウンドレベルが共通化されている場合には、フォトカプラ等を用いる必要はない。
【0101】
図13は、遊技機の電源基板910の一構成例を示すブロック図である。電源基板910は、主基板31、図柄制御基板80、音声制御基板70、ランプ制御基板35および払出制御基板37等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、AC24V、VSL(DC+30V)、DC+21V、DC+12VおよびDC+5Vを生成する。また、バックアップ電源となるコンデンサ916は、DC+5Vすなわち各基板上のIC等を駆動する電源のラインから充電される。
【0102】
トランス911は、交流電源からの交流電圧を24Vに変換する。AC24V電圧は、コネクタ915に出力される。また、整流回路912は、AC24Vから+30Vの直流電圧を生成し、DC−DCコンバータ913およびコネクタ915に出力する。DC−DCコンバータ913は、1つまたは複数のコンバータIC922(図13では1つのみを示す)を有し、VSLにもとづいて+21V、+12Vおよび+5Vを生成してコネクタ915に出力する。コンバータIC922の入力側には、比較的大容量のコンデンサ923が接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、+30V、+12V、+5V等の直流電圧は、比較的緩やかに低下する。この結果、コンデンサ923は、後述する補助駆動電源の役割を果たす。コネクタ915は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【0103】
ただし、電源基板910に各電気部品制御基板に至る各コネクタを設け、電源基板910から、中継基板を介さずにそれぞれの基板に至る各電圧を供給するようにしてもよい。また、図13には1つのコネクタ915が代表して示されているが、コネクタは、各電気部品制御基板対応に設けられている。
【0104】
DC−DCコンバータ913からの+5Vラインは分岐してバックアップ+5Vラインを形成する。バックアップ+5Vラインとグラウンドレベルとの間には大容量のコンデンサ916が接続されている。コンデンサ916は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップRAM(電源バックアップされているRAMすなわち電力供給停止時にも記憶内容保持状態となりうる記憶手段)に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、+5Vラインとバックアップ+5Vラインとの間に、逆流防止用のダイオード917が挿入される。
【0105】
なお、バックアップ電源として、+5V電源から充電可能な電池を用いてもよい。電池を用いる場合には、+5V電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【0106】
また、電源基板910には、電源監視用IC902が搭載されている。電源監視用IC902は、VSL電源電圧を導入し、VSL電源電圧を監視することによって電源断の発生を検出する。具体的には、VSL電源電圧が所定値(この例では+22V)以下になったら、電源断が生ずるとして電源断信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧(この例では+5V)よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるVSLが用いられている。電源監視用IC902からの電源断信号は、主基板31や払出制御基板37等に供給される。
【0107】
電源監視用IC902が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のCPUが暫くの間動作しうる程度の電圧である。また、電源監視用IC902が、CPU等の回路素子を駆動するための電圧(この例では+5V)よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、CPUが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【0108】
さらに、監視電圧としてVSL(+30V)を用いる場合には、遊技機の各種スイッチに供給される電圧が+12Vであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、+30V電源の電圧を監視すると、+30V作成の以降に作られる+12Vが落ち始める以前の段階でそれの低下を検出できる。よって、+12V電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、+12Vより早く低下する+30V電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【0109】
また、電源監視用IC902は、電気部品制御基板とは別個の電源基板910に搭載されているので、電源監視回路から複数の電気部品制御基板に電源断信号を供給することができる。電源断信号を必要とする電気部品制御基板が幾つあっても電源監視手段は1つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。
【0110】
なお、図13に示された構成では、電源監視用IC902の検出出力(電源断信号)は、バッファ回路918,919を介してそれぞれの電気部品制御基板(例えば主基板31と払出制御基板37)に伝達されるが、例えば、1つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電源断信号を必要とする基板数に応じたバッファ回路を設けてもよい。
【0111】
さらに、電源基板910には、各基板にリセット信号および復帰信号を供給するリセット管理回路940が搭載されている。リセット管理回路940は、起動順序制御手段の一実現例である。
【0112】
図14は、リセット管理回路940の構成例を示すブロック図である。リセット管理回路940において、リセット回路65におけるリセットIC651は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。リセットIC651の出力は、各回路941〜949を介して、バッファ回路961〜964および遅延回路960に供給される。遅延回路960の出力はバッファ回路965に入力する。そして、バッファ回路961〜965が各電気部品制御基板にリセット信号として供給される。従って、リセットIC651の出力がハイレベルになると、各電気部品制御基板におけるCPUが動作可能状態になる。
【0113】
また、リセットIC651は、電源監視用IC902が監視する電源電圧と等しい電源電圧であるVSLの電源電圧を監視して電圧値が所定値(電源監視用IC902が電源断信号を出力する電源電圧値よりも低い値)以下になるとローレベルになる。従って、CPU56および払出制御用CPU371は、電源監視用IC902からの電源断信号に応じて所定の電力供給停止準備処理を行った後、システムリセットされることになる。
【0114】
図14に示すように、リセットIC651からのリセット信号は、NAND回路947に入力されるとともに、反転回路(NOT回路)944を介してカウンタIC941のクリア端子に入力される。カウンタIC941は、クリア端子への入力がローレベルになると、発振器943からのクロック信号をカウントする。そして、カウンタIC941のQ5出力がNOT回路945,946を介してNAND回路947に入力される。
【0115】
また、カウンタIC941のQ6出力は、フリップフロップ(FF)942のクロック端子に入力される。フリップフロップ942のD入力はハイレベルに固定され、Q出力は論理和回路(OR回路)949に入力される。OR回路949の他方の入力には、NAND回路947の出力がNOT回路948を介して導入される。そして、OR回路949の出力が、バッファ回路961〜965を介して各CPUに供給されている。このような構成によれば、電源投入時に、各CPUのリセット端子に2回のリセット信号(ローレベル信号)が与えられるので、各CPUは、確実に動作を開始する。
【0116】
そして、例えば、電源監視手段である電源監視用IC902の検出電圧(電源断信号を出力することになる電圧)を+22Vとし、リセットIC651の検出電圧を+9Vとする。そのように構成した場合には、電源監視手段とリセットIC651とは、同一の電源VSLの電圧を監視するので、電源監視手段が電源断信号を出力するタイミングとリセットIC651がリセットレベルであるローレベルを出力するタイミングとの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、電源監視手段からの電源断信号に応じて電力供給停止準備処理(電力供給停止時処理)を開始してから、その処理が確実に完了するまでの期間である。
【0117】
この例では、電源監視手段が検出信号を出力することになる検出条件は+30V電源電圧が+22Vにまで低下したことであり、リセットIC651がリセットレベルであるローレベルを出力することになる条件は+30V電源電圧が+9Vにまで低下したことになる。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。
【0118】
ただし、監視範囲が狭まるが、電源監視手段およびリセットIC651の監視電圧として+5V電源電圧を用いることも可能である。その場合にも、電源監視回路の検出電圧は、リセットIC651の検出電圧よりも高く設定される。
【0119】
主基板31および払出制御基板37のCPU56および払出制御用CPU371の駆動電源である+5V電源から電力が供給されていない間、RAMの少なくとも一部は、電源基板910から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、電源が復旧すると、リセット管理回路940からのリセット信号がハイレベルになるので、CPU56および払出制御用CPU371は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップRAMに保存されているので、停電等からの復旧時に停電発生時(電力供給停止時直前を意味することもある)の遊技状態に復帰することができる。
【0120】
なお、図14には、電源投入時に各電気部品制御基板のCPUのリセット端子に2回のリセット信号(ローレベル信号)が与えられる構成が示されたが、リセット信号の立ち上がりタイミングが1回しかなくても確実にリセット解除されるCPUを使用する場合には、符号941〜949で示された回路素子は不要である。その場合、リセットIC651の出力がそのままバッファ回路961〜964および遅延回路960に接続される。
【0121】
また、この実施の形態では、電源基板910から各電気部品制御基板のCPUにリセット信号が供給されるときに、遅延回路960が、主基板31のCPU56に対するリセット信号を遅延させる。従って、電源投入時に、主基板31のCPU56に対するリセット信号は、他の電気部品制御基板のCPUに対するリセット信号よりも遅く立ち上がる。
【0122】
例えば、主基板31のCPU56が他の電気部品制御基板に対して制御コマンドを出力する際に、他の電気部品制御基板におけるCPUは既に立ち上がっているので、制御コマンドは確実に受信側の電気部品制御基板のCPUで受信される。
【0123】
さらに、電源基板910には、タイマ手段の一例であるカウンタ971が搭載されている。カウンタ971は、電源断信号がローレベルになってクリアが解けると、発振器943からのクロック信号をカウントする。そして、カウントアップすると、Q出力として、ハイレベルの1パルスを発生する。そのパルス信号は反転回路972で論理反転され、バッファ回路973および遅延回路974に入力する。遅延回路974は、入力信号を所定期間遅延させてバッファ回路975に入力させる。
【0124】
バッファ回路973の出力は、払出制御基板37への復帰信号となる。また、バッファ回路975の出力は、主基板31への復帰信号となる。なお、バッファ回路973,975は、払出制御基板37、主基板31に設けられていてもよい。
【0125】
図15は、カウンタ971の作用を説明するためのタイミング図である。(A)に示すように、電源電圧が低下し、VSLの電圧値が電源断信号出力レベル(この例では+22V)まで低下すると電源断信号が発生する。具体的には、電源断信号がローレベルになる。すると、後述するように、主基板31のCPU31および払出制御用CPU371は、電力供給停止時処理の実行を開始し、その処理が終了すると、何の制御もしないループ状態(待機状態)に入る。
【0126】
カウンタ971は、電源断信号がローレベルになるとカウントを開始するのであるが、カウントアップ値は、電源断信号がローレベルになってから、VSLの電圧値がVcc生成可能電圧にまで低下する時間以上に設定される。すなわち、少なくとも、電源電圧が、制御動作が不能になる電圧にまで低下する時間以上に設定される。カウンタ971はVccを電源として動作するので、カウントアップ値は、カウンタ971の動作可能期間に相当する値以上に設定される。従って、一般には、カウンタ971がカウントアップして復帰信号が出力される前に、カウンタ971およびその他の回路部品は動作しなくなる。
【0127】
電源の瞬断等が生ずると、図15(B)に示すように、VSLの電圧レベルが短期間低下した後に復旧する。VSLの電圧レベルが電源断信号出力レベル以下になると、電源断信号がローレベルになって、電力供給停止時処理が開始される。そして、CPU56および払出制御用CPU371は電力供給停止時処理終了後にループ状態に入る。何らの制御も行わないと、ループ処理から抜けられないのであるが、この場合には、カウンタ971がカウントアップして復帰信号が発生する。
【0128】
図6および図7に示されたように、主基板31および払出制御基板371において、復帰信号は、AND回路161,385を介して、CPU56および払出制御用CPU371のリセット端子に入力される。従って、CPU56および払出制御用CPU371にはシステムリセットがかかる。その結果、CPU56および払出制御用CPU371はループ状態から抜け出すことができる。
【0129】
なお、図15(B)には、カウンタ971のカウントアップ後に、直ちに復帰信号が出力される場合が示されているが、図14に示されたように電源基板910には遅延回路974があるので、主基板31のCPU56に対する復帰信号の供給タイミングは、払出制御用CPU371に対する復帰信号の供給タイミングよりも遅れる。すなわち、通常の電力供給開始時にリセット信号が与えられる場合と同様に、遊技制御手段のリセット解除タイミングは、払出制御手段のリセット解除タイミングに対して遅れる。よって、復帰信号によって制御動作が復旧する場合も、遊技制御手段は、他の電気部品制御手段に対して、遅れて起動されることになる。
【0130】
図16および図17は、この実施の形態における遊技制御手段の出力ポートの割り当てを示す説明図である。図16に示すように、出力ポート0は各電気部品制御基板に送出される制御コマンドのストローブ信号(INT信号)の出力ポートである。また、払出制御基板37に送出される払出制御コマンドの8ビットのデータは出力ポート1から出力され、図柄制御基板80に送出される表示制御コマンドの8ビットのデータは出力ポート2から出力され、ランプ制御基板35に送出されるランプ制御コマンドの8ビットのデータは出力ポート3から出力される。そして、図17に示すように、音声制御基板70に送出される音声制御コマンドの8ビットのデータは出力ポート4から出力される。
【0131】
また、出力ポート5から、情報出力回路64を介して情報端子板34等に至る各種情報出力用信号すなわち制御に関わる情報の出力データが出力される。そして、出力ポート6から、可変入賞球装置15を開閉するためのソレノイド16、大入賞口の開閉板2おを開閉するためのソレノイド21、および大入賞口内の経路を切り換えるためのソレノイド21Aに対する駆動信号が出力される。
【0132】
図18は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図18に示すように、入力ポート0のビット0〜7には、それぞれ、入賞口スイッチ24a、入賞口スイッチ24b、入賞口スイッチ19a、入賞口スイッチ19b、始動口スイッチ17、カウントスイッチ23、V入賞スイッチ(特定領域スイッチ)22、ゲートスイッチ12の検出信号が入力される。また、入力ポート1のビット0〜3には、それぞれ、賞球カウントスイッチ301A、満タンスイッチ48、球切れスイッチ187の検出信号、カウントスイッチ短絡信号が入力される。
【0133】
次に遊技機の動作について説明する。
図19は、主基板31におけるCPU56が実行するメイン処理を示すフローチャートである。遊技機に対して電源が投入され、CPU56が起動すると、メイン処理において、CPU56は、まず、必要な初期設定を行う。
【0134】
初期設定処理において、CPU56は、まず、割込禁止に設定する(ステップS1)。次に、割込モードを割込モード2に設定し(ステップS2)、スタックポインタにスタックポインタ指定アドレスを設定する(ステップS3)。そして、内蔵デバイスレジスタの初期化を行う(ステップS4)。また、内蔵デバイス(内蔵周辺回路)であるCTC(カウンタ/タイマ)およびPIO(パラレル入出力ポート)の初期化(ステップS5)を行った後、RAMをアクセス可能状態に設定する(ステップS6)。
【0135】
この実施の形態で用いられるCPU56は、I/Oポート(PIO)およびタイマ/カウンタ回路(CTC)も内蔵している。また、CTCは、2本の外部クロック/タイマトリガ入力CLK/TRG2,3と2本のタイマ出力ZC/TO0,1を備えている。
【0136】
この実施の形態で用いられているCPU56には、マスク可能な割込(INT)のモードとして以下の3種類のモードが用意されている。なお、マスク可能な割込が発生すると、CPU56は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【0137】
割込モード0:割込要求を行った内蔵デバイスがRST命令(1バイト)またはCALL命令(3バイト)をCPUの内部データバス上に送出する。よって、CPU56は、RST命令に対応したアドレスまたはCALL命令で指定されるアドレスの命令を実行する。リセット時に、CPU56は自動的に割込モード0になる。よって、割込モード1または割込モード2に設定したい場合には、初期設定処理において、割込モード1または割込モード2に設定するための処理を行う必要がある。
【0138】
割込モード1:割込が受け付けられると、常に0038(h)番地に飛ぶモードである。
【0139】
割込モード2:CPU56の特定レジスタ(Iレジスタ)の値(1バイト)と内蔵デバイスが出力する割込ベクタ(1バイト:最下位ビット0)から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた2バイトで示されるアドレスである。従って、任意の(飛び飛びではあるが)偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。
【0140】
よって、割込モード2に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード1とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップS2において、CPU56は割込モード2に設定される。
【0141】
そして、電源断時にバックアップRAM領域のデータ保護処理(例えばパリティデータの付加等の停電発生NMI処理)が行われたか否か確認する(ステップS7)。この実施の形態では、不測の電源断が生じた場合には、バックアップRAM領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。バックアップなしを確認したら、CPU56は初期化処理を実行する。
【0142】
この実施の形態では、バックアップRAM領域にバックアップデータがあるか否かは、電源断時にバックアップRAM領域に設定されるバックアップフラグの状態によって確認される。この例では、図20に示すように、バックアップフラグ領域に「55H」が設定されていればバックアップあり(オン状態)を意味し、「55H」以外の値が設定されていればバックアップなし(オフ状態)を意味する。
【0143】
バックアップありを確認したら、CPU56は、バックアップRAM領域のデータチェック(この例ではパリティチェック)を行う。不測の電源断が生じた後に復旧した場合には、バックアップRAM領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。
【0144】
チェック結果が正常であれば(ステップS8)、CPU56は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電源断時の状態に戻すための遊技状態復旧処理を行う(ステップS9)。そして、バックアップRAM領域に保存されていたPC(プログラムカウンタ)の退避値がPCに設定され、そのアドレスに復帰する。
【0145】
初期化処理では、CPU56は、まず、RAMクリア処理を行う(ステップS11)。また、所定の作業領域(例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、払出コマンド格納ポインタなど)に初期値を設定する初期値設定処理も行われる。さらに、サブ基板(ランプ制御基板35、払出制御基板37、音声制御基板70、図柄制御基板80)を初期化するための処理を実行する(ステップS13)。サブ基板を初期化する処理とは、例えば初期設定コマンドを送出する処理である。
【0146】
そして、2ms毎に定期的にタイマ割込がかかるようにCPU56に設けられているCTCのレジスタの設定が行われる(ステップS14)。すなわち、初期値として2msに相当する値が所定のレジスタ(時間定数レジスタ)に設定される。そして、初期設定処理のステップS1において割込禁止とされているので、初期化処理を終える前に割込が許可される(ステップS15)。
【0147】
この実施の形態では、CPU56の内蔵CTCが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、タイマ割込が発生すると、図21に示すように、CPU56は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする(ステップS12)。
【0148】
初期化処理の実行(ステップS11〜S15)が完了すると、メイン処理で、タイマ割込が発生したか否かの監視(ステップS17)の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理(ステップS16)も実行される。
【0149】
CPU56は、ステップS17において、タイマ割込が発生したことを認識すると、ステップS21〜S31の遊技制御処理を実行する。遊技制御処理において、CPU56は、まず、スイッチ回路58を介して、ゲートセンサ12、始動口センサ17、カウントセンサ23および入賞口スイッチ19a,19b,24a,24b等のスイッチの状態を入力し、それらの状態判定を行う(スイッチ処理:ステップS21)。
【0150】
次いで、パチンコ遊技機1の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる(エラー処理:ステップS22)。
【0151】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う(ステップS23)。CPU56は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う(ステップS24)。
【0152】
さらに、CPU56は、特別図柄プロセス処理を行う(ステップS25)。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機1を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う(ステップS26)。普通図柄プロセス処理では、7セグメントLEDによる可変表示器10を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【0153】
次いで、CPU56は、特別図柄に関する表示制御コマンドをRAM55の所定の領域に設定して表示制御コマンドを送出する処理を行う(特別図柄コマンド制御処理:ステップS27)。また、普通図柄に関する表示制御コマンドをRAM55の所定の領域に設定して表示制御コマンドを送出する処理を行う(普通図柄コマンド制御処理:ステップS28)。
【0154】
さらに、CPU56は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う(ステップS29)。
【0155】
また、CPU56は、所定の条件が成立したときにソレノイド回路59に駆動指令を行う(ステップS30)。ソレノイド回路59は、駆動指令に応じてソレノイド16,21を駆動し、可変入賞球装置15または開閉板20を開状態または閉状態とする。
【0156】
そして、CPU56は、各入賞口への入賞を検出するためのスイッチ17,23,19a,19b,24a,24bの検出出力にもとづく賞球数の設定などを行う賞球処理を実行する(ステップS31)。具体的には、入賞検出に応じて払出制御基板37に払出制御コマンドを出力する。払出制御基板37に搭載されている払出制御用CPU371は、払出制御コマンドに応じて球払出装置97を駆動する。
【0157】
以上の制御によって、この実施の形態では、遊技制御処理は2ms毎に起動されることになる。なお、この実施の形態では、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【0158】
また、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセット等がなされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【0159】
以上に説明したように、この実施の形態では、CTCやPIOを内蔵するCPU56に対して、初期設定処理で割込モード2が設定される。従って、内蔵CTCを用いた定期的なタイマ割込処理を容易に実現できる。また、タイマ割込処理をプログラム上の任意の位置に設置できる。また、内蔵PIOを用いたスイッチ検出処理等を容易に割込処理で実現できる。その結果、プログラム構成が簡略化され、プログラム開発工数が低減する等の効果を得ることができる。
【0160】
なお、図16および図17に示された出力ポート0〜6のうち、出力ポート0,1,2,3,4は、遊技制御処理のうちの特別図柄コマンド制御処理(ステップS25)、普通図柄コマンド制御処理(ステップS27)、賞球処理(ステップS31)等でアクセスされる。また、出力ポート5は、情報出力処理(ステップS29)でアクセスされ、出力ポート6は、特別図柄プロセス処理(ステップS25)や普通図柄プロセス処理(ステップS26)でアクセスされる。
【0161】
次に、メイン処理におけるスイッチ処理(ステップS21)の具体例を説明する。この実施の形態では、検出信号のオン状態が所定時間継続すると、確かにスイッチがオンしたと判定されスイッチオンに対応した処理が開始される。所定時間を計測するために、スイッチタイマが用いられる。スイッチタイマは、バックアップRAM領域に形成された1バイトのカウンタであり、検出信号がオン状態を示している場合に2ms毎に+1される。図22に示すように、スイッチタイマは検出信号の数Nだけ設けられている。この実施の形態ではN=12である。なお、RAMにおいて、各スイッチタイマのアドレスは、入力ポートのビット配列順(図18に示された上から下への順)と同じ順序で並んでいる。
【0162】
図23は、遊技制御処理におけるステップS21のスイッチ処理の処理例を示すフローチャートである。なお、スイッチ処理は、図19に示すように遊技制御処理において最初に実行される。スイッチ処理において、CPU56は、まず、入力ポート0に入力されているデータを入力する(ステップS71)。次いで、処理数として「8」を設定し(ステップS72)、入賞口スイッチ24aのためのスイッチタイマのアドレスをポインタにセットする(ステップS73)。そして、スイッチチェック処理サブルーチンをコールする(ステップS74)。
【0163】
図24は、スイッチチェック処理サブルーチンを示すフローチャートである。スイッチチェック処理サブルーチンにおいて、CPU56は、ポート入力データ、この場合には入力ポート0からの入力データを「比較値」として設定する(ステップS81)。また、クリアデータ(00)をセットする(ステップS82)。そして、ポインタ(スイッチタイマのアドレスが設定されている)が指すスイッチタイマをロードするとともに(ステップS83)、比較値を右(上位ビットから下位ビットへの方向)にシフトする(ステップS84)。比較値には入力ポート0のデータ設定されている。そして、この場合には、入賞口スイッチ24aの検出信号がキャリーフラグに押し出される。
【0164】
キャリーフラグの値が「1」であれば(ステップS85)、すなわち入賞口スイッチ24aの検出信号がオン状態であれば、スイッチタイマの値を1加算する(ステップS87)。加算後の値が0でなければ加算値をスイッチタイマに戻す(ステップS88,S89)。加算後の値が0になった場合には加算値をスイッチタイマに戻さない。すなわち、スイッチタイマの値が既に最大値(255)に達している場合には、それよりも値を増やさない。
【0165】
キャリーフラグの値が「0」であれば、すなわち入賞口スイッチ24aの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする(ステップS86)。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が0に戻る。
【0166】
その後、CPU56は、ポインタ(スイッチタイマのアドレス)を1加算するとともに(ステップS90)、処理数を1減算する(ステップS91)。処理数が0になっていなければステップS82に戻る。そして、ステップS82〜S92の処理が繰り返される。
【0167】
ステップS82〜S92の処理は、処理数分すなわち8回繰り返され、その間に、入力ポート0の8ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が1増やされる。
【0168】
CPU56は、スイッチ処理のステップS75において、入力ポート1に入力されているデータを入力する。次いで、処理数として「4」を設定し(ステップS76)、賞球カウントスイッチ301Aのためのスイッチタイマのアドレスをポインタにセットする(ステップS77)。そして、スイッチチェック処理サブルーチンをコールする(ステップS78)。
【0169】
スイッチチェック処理サブルーチンでは、上述した処理が実行されるので、ステップS82〜S92の処理が、処理数分すなわち4回繰り返され、その間に、入力ポート1の4ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が1増やされる。
【0170】
なお、この実施の形態では、遊技制御処理が2ms毎に起動されるので、スイッチ処理も2msに1回実行される。従って、スイッチタイマは、2ms毎に+1される。
【0171】
図25〜図27は、遊技制御処理におけるステップS31の賞球処理の一例を示すフローチャートである。この実施の形態では、賞球処理では、入賞口スイッチ19a,19b,24a,24b、カウントスイッチ23および始動口スイッチ17が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板37に送出されるように制御し、また、満タンスイッチ48および球切れスイッチ187が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板37に送出されるように制御する等の処理が行われる。
【0172】
賞球処理において、CPU56は、入力判定値テーブルのオフセットとして「0」を設定し(ステップS121)、スイッチタイマのアドレスのオフセットとして「0」を設定する(ステップS122)。入力判定値テーブルのオフセット「0」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図18に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「0」は入賞口スイッチ24aに対応したスイッチタイマが指定されることを意味する。また、繰り返し数として「4」をセットする(ステップS123)。そして、スイッチオンチェックルーチンがコールされる(ステップS124)。
【0173】
入力判定値テーブルとは、各スイッチについて、連続何回のオンが検出されたら確かにスイッチがオンしたと判定するための判定値が設定されているROM領域である。入力判定値テーブルの構成例は図30に示されている。図30に示すように、入力判定値テーブルには、上から順に、すなわちアドレス値が小さい領域から順に、「2」、「50」、「250」、「30」、「250」、「1」の判定値が設定されている。また、スイッチオンチェックルーチンでは、入力判定値テーブルの先頭アドレスとオフセット値とで決まるアドレスに設定されている判定値と、スイッチタイマの先頭アドレスとオフセット値とで決まるスイッチタイマの値とが比較され、一致した場合には、例えばスイッチオンフラグがセットされる。
【0174】
スイッチオンチェックルーチンの一例が図28に示されている。スイッチオンチェックルーチンにおいて、CPU56は、入力判定値テーブル(図30参照)の先頭アドレスを設定する(ステップS101)。そして、そのアドレスにオフセットを加算し(ステップS102)、加算後のアドレスからスイッチオン判定値をロードする(ステップS103)。
【0175】
次いで、CPU56は、スイッチタイマの先頭アドレスを設定し(ステップS104)、そのアドレスにオフセットを加算し(ステップS105)、加算後のアドレスからスイッチタイマの値をロードする(ステップS106)。各スイッチタイマは、図18に示された入力ポートのビット順と同順に並んでいるので、スイッチに対応したスイッチタイマの値がロードされる。
【0176】
そして、CPU56は、ロードしたスイッチタイマの値とスイッチオン判定値とを比較する(ステップS107)。それらが一致すれば、スイッチオンフラグをセットする(ステップ108)。
【0177】
この場合には、スイッチオンチェックルーチンにおいて、入賞口スイッチ24aに対応するスイッチタイマの値がスイッチオン判定値「2」に一致していればスイッチオンフラグがセットされる(ステップS125)。スイッチオンフラグがセットされたら、10個カウンタが1加算される(ステップS126)。スイッチチェックオンルーチンは、スイッチタイマのアドレスのオフセットが更新されつつ(ステップS129)、最初に設定された繰り返し数分だけ実行されるので(ステップS127,S128)、結局、入賞口スイッチ19a,19b,24a,24bについて、対応するスイッチタイマの値がスイッチオン判定値「2」と比較されることになる。なお、10個カウンタとは、景品としての10個の遊技球払出の回数を示すカウンタである。
【0178】
次に、CPU56は、入力判定値テーブルのオフセットとして「0」を設定し(ステップS130)、スイッチタイマのアドレスのオフセットとして「4」を設定する(ステップS131)。入力判定値テーブルのオフセット「0」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図18に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「4」は始動口スイッチ17に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる(ステップS132)。
【0179】
スイッチオンチェックルーチンにおいて、始動口スイッチ17に対応するスイッチタイマの値がスイッチオン判定値「2」に一致していればスイッチオンフラグがセットされるので(ステップS133)、6個カウンタが1加算される(ステップS134)。なお、6個カウンタとは、景品としての6個の遊技球払出の回数を示すカウンタである。
【0180】
次いで、CPU56は、入力判定値テーブルのオフセットとして「0」を設定し(ステップS135)、スイッチタイマのアドレスのオフセットとして「5」を設定する(ステップS136)。入力判定値テーブルのオフセット「0」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図18に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「5」はカウントスイッチ23に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる(ステップS137)。
【0181】
スイッチオンチェックルーチンにおいて、カウントスイッチ23に対応するスイッチタイマの値がスイッチオン判定値「2」に一致していればスイッチオンフラグがセットされるので(ステップS138)、15個カウンタが1加算される(ステップS134)。なお、15個カウンタとは、景品としての15個の遊技球払出の回数を示すカウンタである。
【0182】
さらに、CPU56は、入力判定値テーブルのオフセットとして「1」を設定し(ステップS150)、スイッチタイマのアドレスのオフセットとして「9」を設定する(ステップS151)。入力判定値テーブルのオフセット「1」は、入力判定値テーブルの2番目のデータ「50」を使用することを意味する。また、各スイッチタイマは、図18に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「9」は満タンスイッチ48に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる(ステップS152)。
【0183】
スイッチオンチェックルーチンにおいて、満タンスイッチ48に対応するスイッチタイマの値が満タンスイッチオン判定値「50」に一致していればスイッチオンフラグがセットされるので(ステップS153)、満タンフラグがセットされる(ステップS154)。なお、図26には明示されていないが、満タンスイッチ48に対応したスイッチタイマの値が0になると、満タンフラグはリセットされる。
【0184】
また、CPU56は、入力判定値テーブルのオフセットとして「2」を設定し(ステップS156)、スイッチタイマのアドレスのオフセットとして「0A(H)」を設定する(ステップS157)。入力判定値テーブルのオフセット「2」は、入力判定値テーブルの3番目のデータ「250」を使用することを意味する。また、各スイッチタイマは、図18に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「0A(H)」は球切れスイッチ187に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる(ステップS158)。
【0185】
スイッチオンチェックルーチンにおいて、球切れスイッチ187に対応するスイッチタイマの値が球切れスイッチオン判定値「250」に一致していればスイッチオンフラグがセットされるので(ステップS159)、球切れフラグがセットされる(ステップS160)。なお、図26には明示されていないが、球切れスイッチ187に対応したスイッチオフタイマが用意され、その値が50になると、球切れフラグはリセットされる。
【0186】
そして、CPU56は、払出停止状態であるか否か確認する(ステップS201)。払出停止状態は、払出制御基板37に対して払出停止状態指定のコマンドを送出した後の状態である。払出停止状態でなければ、上述した球切れ状態フラグまたは満タンフラグがオンになったか否かを確認する(ステップS202)。
【0187】
いずれかがオン状態に変化したときには、払出停止状態指定に関するコマンド送信制御処理を行う(ステップS203)。コマンド送信制御処理では、払出制御コマンド用のコマンド送信テーブルに所定のデータが設定された後、払出制御コマンドの送出処理が実行される。なお、ステップS202において、いずれか一方のフラグが既にオン状態であったときに他方のフラグがオン状態になったときには、コマンド送信制御処理(ステップS203)は行われない。
【0188】
また、払出停止状態であれば、球切れ状態フラグおよび満タンフラグがともにオフ状態になったか否かを確認する(ステップS204)。ともにオフ状態となったときには、払出停止解除指定に関するコマンド送信制御処理を行う(ステップS205)。
【0189】
次いで、CPU56は、入賞に応じた賞球個数に関する払出制御コマンドをコマンド送信テーブルに設定し、設定内容に応じた払出制御コマンドを送出する制御を行う。まず、15個カウンタの値をチェックする(ステップS221)。上述したように、15個カウンタは、遊技球が大入賞口に入賞してカウントスイッチ23がオンするとカウントアップされる。15個カウンタの値が0でない場合には、15個の賞球個数指示に関するコマンド送信制御処理を行う(ステップS222)。コマンド送信制御処理では、払出制御コマンド用のコマンド送信テーブルに所定のデータが設定された後、払出制御コマンドの送出処理が実行される。また、15個カウンタの値を−1する(ステップS223)。さらに、総賞球数格納バッファの格納値に15を加算する(ステップS224)。
【0190】
総賞球数格納バッファは、払出制御手段に対して指示した賞球個数の累積値(ただし、払い出しがなされると減算される)が格納されるバッファであり、バックアップRAMに形成されている。
【0191】
15個カウンタの値が0であれば、10個カウンタの値をチェックする(ステップS225)。上述したように、10個カウンタは、遊技球が入賞口に入賞して入賞口スイッチ19a,19b,24a,24bがオンするとカウントアップされる。10個カウンタの値が0でない場合には、10個の賞球個数指示に関するコマンド送信制御処理を行う(ステップS226)。また、10個カウンタの値を−1する(ステップS227)。さらに、総賞球数格納バッファの格納値に10を加算する(ステップS228)。
【0192】
10個カウンタの値が0であれば、6個カウンタの値をチェックする(ステップS231)。上述したように、6個カウンタは、遊技球が始動入賞口に入賞して始動口スイッチ17がオンするとカウントアップされる。6個カウンタの値が0でない場合には、6個の賞球個数指示に関するコマンド送信制御処理を行う(ステップS232)。また、6個カウンタの値を−1する(ステップS233)。さらに、総賞球数格納バッファの格納値に6を加算する(ステップS234)。
【0193】
以上にようにして、遊技制御手段から払出制御基板37に賞球個数を指示する払出制御コマンドを出力しようとするときに、コマンド送信テーブルの設定が行われた後、コマンド送信テーブルに設定された払出制御コマンドが払出制御基板37に送出される。そして、賞球個数を指示する払出制御コマンドの送出が行われたときには、賞球払出中フラグをオンする(ステップS235)。また、賞球払出中フラグをオンしているときには(ステップS236)、球払出装置97から実際に払い出された賞球数を監視して総賞球数格納バッファの格納値を減算する賞球個数減算処理が行われる(ステップS237)。なお、賞球払出中フラグがオンからオフに変化したときには、ランプ制御基板35に対して、賞球ランプ51の点灯を指示するランプ制御コマンドが送出される。
【0194】
図29は、賞球個数減算処理の一例を示すフローチャートである。賞球個数減算処理において、CPU56は、まず、総賞球数格納バッファの格納値をロードする(ステップS241)。そして、格納値が0であるか否か確認する(ステップS242)。0であれば処理を終了する。
【0195】
0でなければ、賞球カウントスイッチ用のスイッチタイマをロードし(ステップS243)、ロード値とオン判定値(この場合は「2」)とを比較する(ステップS244)。一致したら(ステップS245)、賞球カウントスイッチ301Aが確かにオンしたとして、すなわち、確かに1個の遊技球が球払出装置97から払い出されたとして、総賞球数格納バッファの格納値を1減算する(ステップS246)。
【0196】
また、賞球情報カウンタの値を+1する(ステップS247)。そして、賞球情報カウンタの値が10以上であれば(ステップS248)、賞球情報出力カウンタの値を+1するとともに(ステップS249)、賞球情報カウンタの値を−10する(ステップS250)。なお、賞球情報出力カウンタの値は、図15に示されたメイン処理における情報出力処理(ステップS29)で参照され、その値が1以上であれば、賞球信号(出力ポート5のビット7:図17参照)として1パルスが出力される。よって、この実施の形態では、10個の遊技球が賞球として払い出される度に、1つの賞球信号が遊技機外部に出力される。
【0197】
そして、総賞球数格納バッファの格納値が0になったら(ステップS251)、賞球払出中フラグをクリアし(ステップS252)、賞球残数がないことを報知するために、ランプ制御コマンド用のコマンド送信テーブルに賞球ランプ51の消灯を示すコマンドデータを設定した後(ステップS253)、ランプ制御コマンドの送出処理を実行する(ステップS254)。
【0198】
次に、遊技制御手段から各電気部品制御手段に対する制御コマンドの送出方式について説明しておく。図31は、主基板31から他の電気部品制御基板に送出される制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、制御コマンドは2バイト構成であり、1バイト目はMODE(コマンドの分類)を表し、2バイト目はEXT(コマンドの種類)を表す。MODEデータの先頭ビット(ビット7)は必ず「1」とされ、EXTデータの先頭ビット(ビット7)は必ず「0」とされる。なお、図31に示されたコマンド形態は一例であって他のコマンド形態を用いてもよい。
【0199】
図32は、遊技制御基板から他の各電気部品制御基板に対する制御コマンドを構成する8ビットの制御信号とINT信号(ストローブ信号)との関係を示すタイミング図である。図32に示すように、MODEまたはEXTのデータが出力ポートに出力されてから、所定期間が経過すると、CPU56は、データ出力を示す信号であるINT信号をオン状態にする。また、そこから所定期間が経過するとINT信号をオフ状態にする。
【0200】
図33は、払出制御コマンドの内容の一例を示す説明図である。図33に示された例において、MODE=FF(H),EXT=00(H)のコマンドFF00(H)は、払出可能状態を指定する払出制御コマンドである。MODE=FF(H),EXT=01(H)のコマンドFF01(H)は、払出停止状態を指定する払出制御コマンドである。また、MODE=F0(H)のコマンドF0XX(H)は、賞球個数を指定する払出制御コマンドである。EXTである「XX」が払出個数を示す。
【0201】
払出制御手段は、主基板31の遊技制御手段からFF01(H)の払出制御コマンドを受信すると賞球払出および球貸しを停止する状態となり、FF00(H)の払出制御コマンドを受信すると賞球払出および球貸しができる状態になる。また、賞球個数を指定する払出制御コマンドを受信すると、受信したコマンドで指定された個数に応じた賞球払出制御を行う。
【0202】
なお、払出制御コマンドは、払出制御手段が認識可能に1回だけ送出される。認識可能とは、この例では、INT信号がオン状態になることであり、認識可能に1回だけ送出されるとは、この例では、払出制御信号の1バイト目および2バイト目のそれぞれに応じてINT信号が1回だけオン状態になることである。
【0203】
遊技制御手段から払出制御基板等の各電気部品制御基板に制御コマンドを出力しようとするときに、コマンド送信テーブルの設定が行われる。図34(A)は、コマンド送信テーブルの一構成例を示す説明図である。1つのコマンド送信テーブルは3バイトで構成され、1バイト目にはINTデータが設定される。また、2バイト目のコマンドデータ1には、制御コマンドの1バイト目のMODEデータが設定される。そして、3バイト目のコマンドデータ2には、制御コマンドの2バイト目のEXTデータが設定される。
【0204】
なお、EXTデータそのものがコマンドデータ2の領域に設定されてもよいが、コマンドデータ2には、EXTデータが格納されているテーブルのアドレスを指定するためのデータが設定されるようにしてもよい。この実施の形態では、コマンドデータ2のビット7(ワークエリア参照ビット)が0あれば、コマンドデータ2にEXTデータそのものが設定されていることを示す。そのようなEXTデータはビット7が0であるデータである。ワークエリア参照ビットが1あれば、他の7ビットが、EXTデータが格納されているテーブルのアドレスを指定するためのオフセットであることを示す。また、この実施の形態では各制御コマンド毎にコマンド送信テーブルが用意されている。
【0205】
図34(B)INTデータの一構成例を示す説明図である。INTデータにおけるビット0は、払出制御基板37に払出制御コマンドを送出すべきか否かを示す。ビット0が「1」であるならば、払出制御コマンドを送出すべきことを示す。従って、CPU56は、例えば賞球処理において、払出制御コマンドを送出するときには、払出制御コマンド用のコマンド送信テーブルのINTデータに「01(H)」を設定する。
【0206】
INTデータのビット1,2,3は、それぞれ、表示制御コマンド、ランプ制御コマンド、音声制御コマンドを送出すべきか否かを示すビットであり、CPU56は、それらのコマンドを送出すべき場合には、ポインタが指しているコマンド送信テーブルに、INTデータ、コマンドデータ1およびコマンドデータ2を設定する。それらのコマンドを送出するときには、INTデータの該当ビットが「1」に設定され、コマンドデータ1およびコマンドデータ2にMODEデータおよびEXTデータが設定される。
【0207】
各電気部品制御基板への制御コマンドを、対応する出力ポート(出力ポート1〜4)に出力する際に、出力ポート0のビット0〜3のうちのいずれかのビットが所定期間オン状態になるのであるが、INTデータにおけるビット配列と出力ポート0におけるビット配列とは対応している。従って、各電気部品制御基板に御コマンドを送出する際に、コマンド送信テーブルに設定されているINTデータにもとづいて、容易にINT信号の出力を行うことができる。
【0208】
図35〜図37は、電源基板910からの電源断信号に応じて実行されるマスク不能割込処理(電力供給停止時処理)の処理例を示すフローチャートである。
【0209】
電力供給停止時処理において、CPU56は、AFレジスタ(アキュミュレータとフラグのレジスタ)を所定のバックアップRAM領域に退避する(ステップS451)。また、割込フラグをパリティフラグにコピーする(ステップS452)。パリティフラグはバックアップRAM領域に形成されている。また、BCレジスタ、DEレジスタ、HLレジスタ、IXレジスタおよびスタックポインタをバックアップRAM領域に退避する(ステップS454〜S458)。なお、電源復旧時には、退避された内容にもとづいてレジスタ内容が復元され、パリティフラグの内容に応じて、割込許可状態/禁止状態の内部設定がなされる。
【0210】
次いで、この実施の形態では、所定期間、賞球カウントスイッチ301Aの検出信号をチェックする。そして、賞球カウントスイッチ301Aがオンしたら総賞球数バッファの内容を1減らす。
【0211】
なお、この実施の形態では、所定期間を計測するために、所定期間計測用カウンタが用いられる。所定期間計測用カウンタの値は、初期値mから、以下に説明するスイッチ検出処理のループ(S461から始まってS461に戻るループ)が1回実行される毎に−1され、その値が0になると、所定期間が終了したとする。検出処理のループでは、例外はあるがほぼ一定の処理が行われるので、ループの1周に要する時間のm倍の時間が、ほぼ所定期間に相当する。
【0212】
所定期間を計測するために、CPU56の内蔵タイマを用いてもよい。すなわち、スイッチ検出処理開始時に、内蔵タイマに所定値(所定期間に相当)を設定しておく。そして、スイッチ検出処理のループが1回実行される毎に、内蔵タイマのカウント値をチェックする。そして、カウント値が0になったら、所定期間が終了したとする。内蔵タイマの値が0になったことを検出するために内蔵タイマによる割込を用いることもできるが、この段階では制御内容(RAMに格納されている各値など)を変化させないように、割込を用いず、内蔵タイマのカウント値を読み出してチェックするようなプログラム構成の方が好ましい。
【0213】
また、所定期間は、遊技球が、球払出装置97から落下した時点から、賞球カウントスイッチ301Aに到達するまでの時間以上に設定される。球払出装置97から賞球カウントスイッチ301Aまでの距離をLとすると、その間の落下時間tは、t=√(2L/g)(g:重力加速度)になるので、所定期間は、それ以上に設定される。
【0214】
少なくとも、スイッチ検出処理が実行される所定期間では、賞球カウントスイッチ301Aが遊技球を検出できる状態でなければならない。そこで、この実施の形態では、図13に示されたように、電源基板910におけるコンバータIC922の入力側に比較的大容量の補助駆動電源としてのコンデンサ923が接続されている。よって、遊技機に対する電力供給停止時にも、ある程度の期間は+12V電源電圧がスイッチ駆動可能な範囲に維持され、賞球カウントスイッチ301Aが動作可能になる。その期間が、上記の所定期間以上になるように、コンデンサの容量が決定される。
【0215】
なお、入力ポートおよびCPU56も、コンバータIC922で作成される+5V電源で駆動されるので、電力供給停止時にも、比較的長い期間動作可能になっている。
【0216】
ステップS461において、2ms計測用カウンタに2msの時間に相当する初期値nが設定される。そして、2ms計測用カウンタの値が0になるまで(ステップS462)、2ms計測用カウンタの値が−1される(ステップS463)。
【0217】
2ms計測用カウンタの値が0になると、賞球カウントスイッチ301Aの検出信号の入力チェックが行われる。すなわち、図23および図24に示されたスイッチ処理およびスイッチチェック処理に類似した処理が行われる。具体的には、入力ポート1に入力されているデータを入力する(ステップS464)。次いで、クリアデータ(00)をセットする(ステップS465)。また、ポート入力データ、この場合には入力ポート1からの入力データを「比較値」として設定する(ステップS466)。さらに、賞球カウントスイッチ301Aのためのスイッチタイマのアドレスをポインタにセットする(ステップS467)。
【0218】
そして、ポインタ(スイッチタイマのアドレスが設定されている)が指すスイッチタイマをロードするとともに(ステップS468)、比較値を右(上位ビットから下位ビットへの方向)にシフトする(ステップS469)。比較値には入力ポート1のデータ設定されている。そして、この場合には、賞球カウントスイッチ301Aの検出信号がキャリーフラグに押し出される。
【0219】
キャリーフラグの値が「1」であれば(ステップS470)、すなわち賞球カウントスイッチ301Aの検出信号がオン状態であれば、スイッチタイマの値を1加算する(ステップS471)。キャリーフラグの値が「0」であれば、すなわち賞球カウントスイッチ301Aの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする(ステップS472)。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が0に戻る。
【0220】
そして、スイッチタイマの値が2になったときに(ステップS473)、総賞球数格納バッファの格納値を1減算するとともに(ステップS474)、賞球情報カウンタの値を+1する(ステップS475)。そして、賞球情報カウンタの値が10以上であれば(ステップS476)、賞球情報出力カウンタの値を+1するとともに(ステップS477)、賞球情報カウンタの値を−10する(ステップS478)。
【0221】
次いで、所定期間計測用カウンタの値を−1し(ステップS479)、その値が0になっていなければステップS461に戻る。
【0222】
以上の処理によって、所定期間内に賞球カウントスイッチ301Aがオンしたら、総賞球数格納バッファの値が−1される。バックアップRAMの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した賞球について、必ず総賞球数格納バッファが−1される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。また、上記のスイッチ検出処理では、検出期間用カウンタを用いたタイマ処理が施されている。すなわち、2ms毎に賞球カウントスイッチ301Aの検出出力のチェックが行われ、2回連続してオン検出した場合に、賞球カウントスイッチ301Aが確実にオンしたと見なされる。従って、誤ってスイッチオン検出がなされてしまうことは防止される。また、スイッチ検出処理において、遊技機外部への賞球情報出力のための賞球情報出力回数カウンタの演算も行われるので、外部に出力される賞球情報と実際の払出賞球数とが食い違ってしまうようなこともない。
【0223】
なお、この実施の形態では、賞球カウントスイッチ301Aのみのスイッチ検出処理が行われたが、始動入賞口のスイッチや大入賞口に関連するV入賞スイッチ22やカウントスイッチについても同様のスイッチ検出処理を行ってもよい。また、他の入賞についても同様のスイッチ検出処理を行ってもよい。そのようなオンチェックも行う場合には、入賞口に遊技球が入賞した直後に停電が発生したような場合でも、その入賞が確実に検出され、保存される遊技状態に反映される。
【0224】
所定期間が経過すると(ステップS480)、すなわち、所定期間計測用カウンタの値が0になると、バックアップあり指定値(この例では「55H」)をバックアップフラグにストアする(ステップS481)。バックアップフラグはバックアップRAM領域に形成されている。次いで、パリティデータを作成する(ステップS482〜S491)。すなわち、まず、クリアデータ(00)をチェックサムデータエリアにセットし(ステップS482)、チェックサム算出開始アドレスをポインタにセットする(ステップS483)。また、チェックサム算出回数をセットする(ステップS484)。
【0225】
そして、チェックサムデータエリアの内容とポインタが指すRAM領域の内容との排他的論理和を演算する(ステップS485)。演算結果をチェックサムデータエリアにストアするとともに(ステップS486)、ポインタの値を1増やし(ステップS487)、チェックサム算出回数の値を1減算する(ステップS488)。ステップS485〜S488の処理が、チェックサム算出回数の値が0になるまで繰り返される(ステップS489)。
【0226】
チェックサム算出回数の値が0になったら、CPU56は、チェックサムデータエリアの内容の各ビットの値を反転する(ステップS490)。そして、反転後のデータをチェックサムデータエリアにストアする(ステップS491)。このデータが、電源投入時にチェックされるパリティデータとなる。次いで、RAMアクセスレジスタにアクセス禁止値を設定する(ステップS492)。以後、内蔵RAM55のアクセスができなくなる。
【0227】
なお、この実施の形態では、遊技制御処理において用いられるデータが格納されるRAM領域は全て電源バックアップされている。従って、その内容が正しく保存されているか否かを示すチェックサムの生成処理、およびその内容を書き換えないようにするためのRAMアクセス防止処理が、遊技状態を保存するための処理に相当する。
【0228】
内蔵RAM55のアクセスを禁止する処理を実行すると、CPU56は、待機状態(ループ状態)に入る。従って、システムリセットされるまで、何もしない状態になる。
【0229】
なお、この実施の形態では、NMIに応じて電力供給停止時処理が実行されたが、電源断信号をCPU56のマスク可能端子に接続し、マスク可能割込処理によって電力供給停止時処理を実行してもよい。また、電源断信号を入力ポートに入力し、入力ポートのチェック結果に応じて電力供給停止時処理を実行してもよい。
【0230】
また、この実施の形態では、電源断信号に応じて起動される処理の最初にレジスタの保存処理が行われたが、スイッチ検出処理においてレジスタを使用しない場合には、スイッチ検出処理の実行後に、すなわち、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。その場合には、レジスタ保存処理、バックアップフラグ設定処理、およびチェックサム算出処理を電力供給停止時処理と見なすことができる。さらに、スイッチ検出処理において幾つかのレジスタを使用する場合であっても、使用しないレジスタについては、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。
【0231】
図38は、払出検出手段からの検出信号の入力処理が実行される様子の一例を示すタイミング図である。この実施の形態では、電源断信号は、主基板31および払出制御基板37に入力され、主基板31のCPU56および払出制御用CPU371のNMI端子に入力される。主基板31のCPU56は、マスク不能割込処理によって、上述した電力供給停止時処理を実行する。
【0232】
図38に示すように、電源断信号がオン(この例ではハイレベルからローレベルに変化)するあたりで賞球払出が実行された場合、払出検出手段からの検出信号の入力処理が実行される所定期間内で賞球カウントスイッチ301Aがオンする。従って、電源断信号がオンするあたりで実行された球払出についても、電力供給停止時処理が実行される際に、総賞球数バッファに反映することができる。
【0233】
VSLの電圧値がさらに低下して所定値(この例では+9V)にまで低下すると、図14に示されたようにリセット管理回路940を構成するリセットIC651の出力がローレベルになり、CPU56がシステムリセット状態になる。なお、CPU56は、システムリセット状態とされる前に、電力供給停止時処理を完了している。
【0234】
VSLの電圧値がさらに低下してVcc(各種回路を駆動するための+5V)を生成することが可能な電圧を下回ると、各基板において各回路が動作できない状態となる。しかし、主基板31では、電力供給停止時処理が実行され、CPU56がシステムリセット状態とされている。
【0235】
なお、後述するように、払出制御基板37における払出制御用CPU371も、同様に電力供給停止時処理を行った後にシステムリセット状態になる。
【0236】
上記の実施の形態のパチンコ遊技機1は、始動入賞にもとづいて可変表示部9に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第1種パチンコ遊技機であったが、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第3種パチンコ遊技機であっても、本発明を適用できる。
【0237】
図39は、第3種パチンコ遊技機の遊技領域7の一例を示す説明図である。この例では、始動入賞口30Aに入賞があると可変表示部9において、図柄の可変表示が開始される。そして、図柄の停止図柄が所定の図柄の組み合わせになると、権利発生用電動役物30Bが所定期間開放して入賞しやすい状態になる。その状態で、権利発生用電動役物30Bへの入賞により権利が発生すると、モータ等で駆動されるロータ30Cに入った遊技球が大入賞口30Dの始動口スイッチに導かれ、その始動口スイッチで検出されると大入賞口30Dが開放される。なお、始動入賞口30A、権利発生用電動役物30B、ロータ30Cおよび大入賞口30Dに入賞した遊技球を検出するそれぞれのスイッチが設けられている。
【0238】
このような第3種パチンコ遊技機において、停電等の発生に応じて制御状態を保存するように構成した場合にも、例えば電源断信号に応じて起動される処理で、まず、出力ポートのクリア処理でロータ30Cを駆動するモータ等を停止する。そして、ロータ30Cによって始動口スイッチ(ロータ30Cに入った遊技球を検出するスイッチ)に導かれた遊技球は、電源が断することが検出された後でも所定期間スイッチ検出処理が実行されるので、始動口スイッチで検出可能である。従って、電源が復旧したときに、大入賞口30Dの作動条件が成立することが保証される。この場合、所定期間は、ロータ30Cの遊技球を保持する部位から始動口スイッチまで遊技球が移動するまでの時間以上の期間である。また、権利発生用電動役物30Bに設けられているスイッチについても、電源が断することが検出された後でも所定期間検出処理が実行されることによって、不当な権利消滅を防止することができる。
【0239】
なお、電源断信号の発生に応じて起動される処理におけるスイッチ検出処理において全てのスイッチの検出を行う場合には、図23に示されたスイッチ処理を、所定期間中に呼び出すようにしてもよい。そして、そのように構成した場合には、スイッチタイマ値がオン判定値に達した場合の処理も行う。例えば、入賞球スイッチのスイッチタイマ値がオン判定値に達したら賞球個数を設定するための処理を行ったり(15個カウンタのインクリメント等)、V入賞スイッチ22のスイッチタイマ値がオン判定値に達したらV入賞があった旨のフラグを設定する等の処理を行う。
【0240】
以下、遊技状態復旧処理について説明する。
図40は、図19のステップS9に示された遊技状態復旧処理の一例を示すフローチャートである。この例では、CPU56は、バックアップRAMに保存されていた値を各レジスタに復元する(ステップS91)。そして、バックアップRAMに保存されていたデータにもとづいて停電時の遊技状態を確認して復帰させる。すなわち、バックアップRAMに保存されていたデータにもとづいて、ソレノイド回路59を介してソレノイド16やソレノイド21を駆動し、始動入賞口14や開閉板20の開閉状態の復旧を行う(ステップS92,S93)。また、電源断中でも保存されていた特別図柄プロセスフラグおよび普通図柄プロセスフラグの値に応じて、電源断時の特別図柄プロセス処理の進行状況および普通図柄プロセス処理の進行状況に対応した制御コマンドを、図柄制御基板80、ランプ制御基板35および音声制御基板70に送出する(ステップS94)。
【0241】
以上のように、遊技状態復旧処理では、復元された内部状態に応じて、各種電気部品の状態復元が行われるとともに、図柄制御基板80、ランプ制御基板35および音声制御基板70に対して、制御状態を電源断時の状態に戻すための制御コマンド(電源断時の制御状態を生じさせるための制御コマンド)が送出される。そのような制御コマンドは、一般に、電源断前に最後に送出された1つまたは複数の制御コマンドである。
【0242】
遊技状態を電源断時の状態に復帰させると、この実施の形態では、CPU56は、前回の電源断時の割込許可/禁止状態を復帰させるため、バックアップRAMに保存されていたパリティフラグの値を確認する(ステップS95)。パリティフラグがオフ状態であれば、割込許可設定を行う(ステップS96)。しかし、パリティフラグがオン状態であれば、そのまま(ステップS1で設定された割込禁止状態のまま)遊技状態復旧処理を終了する。パリティフラグがオン状態であるということは、図35におけるステップS452に示されたように、前回の電源断時に割込禁止状態であったことを意味する。従って、パリティフラグがオン状態である場合には、割込許可はなされない。
【0243】
この実施の形態では、上述した遊技状態復旧処理によって、以下のような状態復旧が可能である。
【0244】
始動入賞口14および大入賞口(開閉板20)の状態が復元される。表示制御手段によって制御される普通図柄の表示状態(可変表示器10の表示状態)は、電源断時に変動中であった場合を除いて復元される。表示制御手段によって制御される特別図柄の表示状態(可変表示部9の表示状態)は、電源断時に変動中であった場合を除いて復元される。さらに、可変表示部9に表示される背景やキャラクタは、特別図柄変動中および大当り遊技中であった場合を除いて復元される。
【0245】
特別図柄の変動中に電源断となった場合には、可変表示パターンの変動時間(例えば10秒)および既に実行した時間(例えば4秒)の情報がバックアップされる。そして、主基板31は、復旧時に、表示パターンを示す表示制御コマンドおよび停止図柄を示す表示制御コマンドを表示制御基板80に出力し、残り時間(上述の例では6秒)経過後に、図柄を停止させるため表示制御コマンドを出力する。従って、特別図柄の表示状態は、電源断時に特別図柄の変動中であった場合には、復旧時に、表示されていない残りの時間(上述の例では6秒)につき可変表示が実行される。なお、復旧時に表示制御基板80に対して出力される表示パターンを示す表示制御コマンドは、電源断前に出力された表示パターンを示す表示制御コマンドと同じものであってもよいが、「停電復旧中です」のような画像を表示させるためのコマンドとしてもよい。この場合、「停電復旧中です」の表示は、残りの時間(上述の例では6秒)表示される。なお、特別図柄の変動中に電源断となった場合の、普通図柄の表示状態にについても、上述と同様の制御が行われる。
【0246】
なお、大当り遊技中に電源断となった場合にも、上述した特別図柄の変動中に電源断となった場合と同様に、ラウンド中あるいはラウンド間のインターバルの残り時間について、復旧時に、表示、音、ランプ、ソレノイド21などを制御するが、主基板31は、表示制御基板80に対して電源断前に出力した確定時の図柄(停止図柄)を指定する表示制御コマンドを出力する。これにより、ラウンド中あるいはラウンド間の大当り図柄による演出が可能となり(大当り図柄で大当り演出する機種について)、また、大当り終了後の変動開始時に表示する図柄も表示制御基板80が認識することができる。
【0247】
ランプ制御手段が制御する装飾ランプ25、始動記憶表示器18、ゲート通過記憶表示器41、賞球ランプ51および球切れランプ52の表示状態が復元される。遊技効果ランプ・LED28a,28b,28cの表示状態は、特別図柄変動中および大当り遊技中であった場合を除いて復元される。ただし、電源断時に大当り遊技中であった場合には、各制御区間の最初の状態に復元可能である。各制御区間とは、例えば、大当り開始報知状態、大入賞口開放前状態、大入賞口開放中状態、大当り終了報知状態である。なお、特別図柄変動中に電源断となったあと復旧した場合には、上述した可変表示部9や可変表示装置10の表示制御と同様に、残り時間分だけ遊技効果ランプ・LED28a,28b,28cの表示状態を制御するようにしてもよいが、消灯または停電復旧時特有のパターンで点灯/点滅させるようにしてもよい。
【0248】
音声制御手段が制御する音発生状態は、特別図柄変動中および大当り遊技中であった場合を除いて復元される。ただし、電源断時に大当り遊技中であった場合には、各制御区間の最初の状態に復元可能である。なお、特別図柄変動中に電源断となったあと復旧した場合には、上述した可変表示部9や可変表示装置10の表示制御と同様に、残り時間分だけ音発生状態を制御するようにしてもよいが、無音または停電復旧時特有の音声パターン(例えば「停電復旧中です」との音声)を出力するようにしてもよい。
【0249】
なお、この実施の形態では、電源断からの復旧時に、主基板31の遊技制御手段から表示制御手段、ランプ制御手段および音声制御手段に対して状態復元のための制御コマンドが送出されるが、表示制御手段、ランプ制御手段および音声制御手段が電源バックアップされる場合には、主基板31からの制御コマンドを用いることなく、表示制御手段、ランプ制御手段および音声制御手段が独自に制御状態を復元するように構成してもよい。
【0250】
また、後述するように、払出制御基板37に搭載されている払出制御手段は、電源バックアップされているので、電源断からの復旧時に、賞球払出状態および球貸し制御状態は、電源断時の状態(電圧低下を検出したときから所定時間が経過したあとの状態)に復旧する。この実施の形態では、発射制御基板は払出制御手段に接続されているので、発射制御基板91における制御状態も同様に復元される。
【0251】
なお、上記の実施の形態では、遊技制御手段において、データ保存処理および復旧処理が行われる場合について説明したが、払出制御手段、音声制御手段、ランプ制御手段および表示制御手段におけるRAMの一部も電源バックアップされ、払出制御手段、表示制御手段、音制御手段およびランプ制御手段も、上述したような処理を行ってもよい。ただし、払出制御手段、表示制御手段、音制御手段およびランプ制御手段は、復旧時にコマンド送出処理を行う必要はない。
【0252】
次に、遊技制御手段以外の電気部品制御手段においてデータ保存処理および復旧処理が行われる場合の例として、払出制御手段においてデータ保存や復旧が行われる場合について説明する。
【0253】
図7に示されたように、払出制御基板37において、電源基板910からの電源断信号がAND回路385を介して払出制御用CPU371のマスク不能割込端子(XNMI端子)に接続されている。従って、払出制御用CPU371は、マスク不能割込処理によって電源断の発生を確認することができる。
【0254】
払出制御用CPU371のCLK/TRG2端子には、主基板31からのINT信号が接続されている。CLK/TRG2端子にクロック信号が入力されると、払出制御用CPU371に内蔵されているタイマカウンタレジスタCLK/TRG2の値がダウンカウントされる。そして、レジスタ値が0になると割込が発生する。従って、タイマカウンタレジスタCLK/TRG2の初期値を「1」に設定しておけば、INT信号の入力に応じて割込が発生することになる。
【0255】
図41は、この実施の形態における出力ポートの割り当てを示す説明図である。図41に示すように、出力ポートC(アドレス00H)は、払出モータ289に出力される駆動信号の出力ポートである。また、出力ポートD(アドレス01H)は、7セグメントLEDであるエラー表示LED374に出力される表示制御信号の出力ポートである。そして、出力ポートE(アドレス02H)は、振分ソレノイド310に出力される駆動信号、およびカードユニット50に対するEXS信号とPRDY信号とを出力するための出力ポートである。
【0256】
図42は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図42に示すように、入力ポートA(アドレス06H)は、主基板31から送出された払出制御コマンドの8ビットの払出制御信号を取り込むための入力ポートである。また、入力ポートB(アドレス07H)のビット0〜2には、それぞれ、賞球カウントスイッチ301A、球貸しカウントスイッチ301B、モータ位置センサの検出信号入力される。ビット3〜5には、カードユニット50からのBRDY信号、BRQ信号およびVL信号が入力される。
【0257】
図43は、払出制御用CPU371が実行するメイン処理を示すフローチャートである。遊技機に対して電源が投入され払出制御用CPU371が起動すると、メイン処理において、払出制御用CPU371は、まず、必要な初期設定を行う。すなわち、払出制御用CPU371は、割込禁止に設定する(ステップS701)。次に、割込モードを割込モード2に設定し(ステップS702)、スタックポインタにスタックポインタ指定アドレスを設定する(ステップS703)。また、払出制御用CPU371は、内蔵デバイスレジスタの初期化を行い(ステップS704)、CTCおよびPIOの初期化(ステップS705)を行った後に、RAMをアクセス可能状態に設定する(ステップS706)。
【0258】
この実施の形態では、内蔵CTCのうちの一つのチャネルがタイマモードで使用される。従って、ステップS704の内蔵デバイスレジスタの設定処理およびステップS705の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば2ms毎に発生させたい場合は、初期値として2msに相当する値が所定のレジスタ(時間定数レジスタ)に設定される。
【0259】
なお、タイマモードに設定されたチャネル(この実施の形態ではチャネル3)に設定される割込ベクタは、タイマ割込処理の先頭番地に相当するものである。具体的は、Iレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭番地が特定される。タイマ割込処理ではタイマ割込フラグがセットされ、メイン処理でタイマ割込フラグがセットされていることが検知されると、払出制御処理が実行される。すなわち、タイマ割込処理では、電気部品制御処理の一例である払出制御処理を実行するための設定がなされる。
【0260】
また、内蔵CTCのうちの他の一つのチャネル(この実施の形態ではチャネル2)が、遊技制御手段からの払出制御コマンド受信のための割込発生用のチャネルとして用いられ、そのチャネルがカウンタモードで使用される。従って、ステップS704の内蔵デバイスレジスタの設定処理およびステップS705の処理において、使用するチャネルをカウンタモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。
【0261】
カウンタモードに設定されたチャネル(チャネル2)に設定される割込ベクタは、後述するコマンド受信割込処理の先頭番地に相当するものである。具体的は、Iレジスタに設定された値と割込ベクタとでコマンド受信割込処理の先頭番地が特定される。
【0262】
この実施の形態では、払出制御用CPU371でも割込モード2が設定される。従って、内蔵CTCのカウントアップにもとづく割込処理を使用することができる。また、CTCが送出した割込ベクタに応じた割込処理開始番地を設定することができる。
【0263】
CTCのチャネル2(CH2)のカウントアップにもとづく割込は、上述したタイマカウンタレジスタCLK/TRG2の値が「0」になったときに発生する割込である。従って、例えばステップS705において、特定レジスタとしてのタイマカウンタレジスタCLK/TRG2に初期値「1」が設定される。また、CTCのチャネル3(CH3)のカウントアップにもとづく割込は、CPUの内部クロック(システムクロック)をカウントダウンしてレジスタ値が「0」になったら発生する割込であり、後述する2msタイマ割込として用いられる。具体的には、CH3のレジスタ値はシステムクロックの1/256周期で減算される。ステップS705において、CH3のレジスタには、初期値として2msに相当する値が設定される。
【0264】
CTCのCH2のカウントアップにもとづく割込は、CH3のカウントアップにもとづく割込よりも優先順位が高い。従って、同時にカウントアップが生じた場合に、CH2のカウントアップにもとづく割込、すなわち、コマンド受信割込処理の実行契機となる割込の方が優先される。
【0265】
そして、払出制御用CPU371は、払出制御用のバックアップRAM領域にバックアップデータが存在しているか否かの確認を行う(ステップS707)。すなわち、例えば、主基板31のCPU56の処理と同様に、電源断時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。
【0266】
バックアップありを確認したら、払出制御用CPU371は、バックアップRAM領域のデータチェック(この例ではパリティチェック)を行う。不測の電源断が生じた後に復旧した場合には、バックアップRAM領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。
【0267】
チェック結果が正常であれば(ステップS708)、払出制御用CPU371は、内部状態を電源断時の状態に戻すための払出状態復旧処理を行う(ステップS709)。そして、バックアップRAM領域に保存されていたPC(プログラムカウンタ)の指すアドレスに復帰する。
【0268】
初期化処理では、払出制御用CPU371は、まず、RAMクリア処理を行う(ステップS711)。そして、2ms毎に定期的にタイマ割込がかかるように払出制御用CPU371に設けられているCTCのレジスタの設定が行われる(ステップS712)。すなわち、初期値として2msに相当する値が所定のレジスタ(時間定数レジスタ)に設定される。そして、初期設定処理のステップS701において割込禁止とされているので、初期化処理を終える前に割込が許可される(ステップS713)。
【0269】
この実施の形態では、払出制御用CPU371の内蔵CTCが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、タイマ割込が発生すると、図44に示すように、払出制御用CPU371は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする(ステップS721)。なお、図44には割込を許可することも明示されているが(ステップS720)、2msタイマ割込処理では、最初に割込許可状態に設定される。すなわち、2msタイマ割込処理中には割込許可状態になってので、INT信号の入力にもとづく払出制御コマンド受信処理を優先して実行することができる。
【0270】
払出制御用CPU371は、ステップS724において、タイマ割込フラグがセットされたことを検出するとステップS751以降の払出制御処理を実行する。以上の制御によって、この実施の形態では、払出制御処理は2ms毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、払出制御処理はメイン処理において実行されるが、タイマ割込処理で払出制御処理を実行してもよい。
【0271】
払出制御処理において、払出制御用CPU371は、まず、中継基板72を介して入力ポート372bに入力される賞球カウントスイッチ301A、球貸しカウントスイッチ301Bがオンしたか否かを判定する(スイッチ処理:ステップS751)。
【0272】
次に、払出制御用CPU371は、センサ(例えば、払出モータ289の回転数を検出するモータ位置センサ)からの信号入力状態を確認してセンサの状態を判定する等の処理を行う(入力判定処理:ステップS752)。払出制御用CPU371は、さらに、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する(コマンド解析実行処理:ステップS753)。
【0273】
次いで、払出制御用CPU371は、主基板31から払出停止指示コマンドを受信していたら払出停止状態に設定し、払出開始指示コマンドを受信していたら払出停止状態の解除を行う(ステップS754)。また、プリペイドカードユニット制御処理を行う(ステップS755)。
【0274】
次いで、払出制御用CPU371は、球貸し要求に応じて貸し球を払い出す制御を行う(ステップS756)。このとき、払出制御用CPU371は、振分ソレノイド310によって球振分部材311を球貸し側に設定する。
【0275】
さらに、払出制御用CPU371は、総合個数記憶に格納された個数の賞球を払い出す賞球制御処理を行う(ステップS757)。このとき、払出制御用CPU371は、振分ソレノイド310によって球振分部材311を賞球側に設定する。そして、出力ポート372cおよび中継基板72を介して球払出装置97の払出機構部分における払出モータ289に対して駆動信号を出力し、所定の回転数分払出モータ289を回転させる払出モータ制御処理を行う(ステップS758)。
【0276】
なお、この実施の形態では、払出モータ289としてステッピングモータが用いられ、それらを制御するために1−2相励磁方式が用いられる。従って、具体的には、払出モータ制御処理において、8種類の励磁パターンデータが繰り返し払出モータ289に出力される。また、この実施の形態では、各励磁パターンデータが4msずつ出力される。
【0277】
次いで、エラー検出処理が行われ、その結果に応じてエラー表示LED374に所定の表示を行う(エラー処理:ステップS759)。
【0278】
なお、出力ポートCは、払出制御処理における払出モータ制御処理(ステップS758)でアクセスされる。また、出力ポートDは、払出制御処理におけるエラー処理(ステップS759)でアクセスされる。そして、出力ポートEは、払出制御処理における球貸し制御処理(ステップS756)および賞球制御処理(ステップS757)でアクセスされる。
【0279】
図45は、払出制御用CPU371が内蔵するRAMの使用例を示す説明図である。この例では、バックアップRAM領域に、総合個数記憶(例えば2バイト)と貸し球個数記憶とがそれぞれ形成されている。総合個数記憶は、主基板31の側から指示された賞球払出個数の総数を記憶するものである。貸し球個数記憶は、未払出の球貸し個数を記憶するものである。
【0280】
このように、未払出の賞球個数と貸し球個数とが、所定期間はその内容を保持可能なバックアップRAM領域に記憶されるので、停電等の不測の電源断が生じても、所定期間内に電源復旧すれば、バックアップRAM領域に記憶される賞球処理および球貸し処理を続行できる。従って、遊技者に与えられる不利益を低減することができる。
【0281】
図46は、主基板31から受信した払出制御コマンドを格納するための受信バッファの一構成例を示す説明図である。この例では、2バイト構成の払出制御コマンドを6個格納可能なリングバッファ形式の受信バッファが用いられる。従って、受信バッファは、確定コマンドバッファ1〜12の12バイトの領域で構成される。そして、受信したコマンドをどの領域に格納するのかを示すコマンド受信個数カウンタが用いられる。コマンド受信個数カウンタは、0〜11の値をとる。
【0282】
図47は、割込処理による払出制御コマンド受信処理を示すフローチャートである。主基板31からの払出制御用のINT信号は払出制御用CPU371のCLK/TRG2端子に入力されている。よって、主基板31からのINT信号がオン状態になると、初期値として「1」が設定されていたタイマカウンタレジスタCLK/TRG2の値が0になって払出制御用CPU371において割込がかかる。そして、図47に示す払出制御コマンドの受信処理が開始される。なお、払出制御コマンド受信処理の開始番地は、内蔵CTCから出力される割込ベクタとIレジスタに設定された値とで決定される番地である。また、タイマカウンタレジスタCLK/TRG2の値が0になると、その値は自動的に初期値(この例では「1」)に戻される。
【0283】
払出制御コマンドの受信処理において、払出制御用CPU371は、まず、各レジスタをスタックに退避する(ステップS850)。なお、割込が発生するとCPU371は自動的に割込禁止状態に設定するが、自動的に割込禁止状態にならないCPUを用いている場合には、ステップS850の処理の実行前に割込禁止命令(DI命令)を発行することが好ましい。次いで、払出制御コマンドデータの入力に割り当てられている入力ポート372aからデータを読み込む(ステップS851)。そして、2バイト構成の払出制御コマンドのうちの1バイト目であるか否か確認する(ステップS852)。1バイト目であるか否かは、受信したコマンドの先頭ビットが「1」であるか否かによって確認される。先頭ビットが「1」であるのは、2バイト構成である払出制御コマンドのうちのMODEバイト(1バイト目)のはずである(図31参照)。そこで、払出制御用CPU371は、先頭ビットが「1」であれば、有効な1バイト目を受信したとして、受信したコマンドを受信バッファ領域におけるコマンド受信個数カウンタが示す確定コマンドバッファに格納する(ステップS853)。
【0284】
払出制御コマンドのうちの1バイト目でなければ、1バイト目を既に受信したか否か確認する(ステップS854)。既に受信したか否かは、受信バッファ(確定コマンドバッファ)に有効なデータが設定されているか否かによって確認される。
【0285】
1バイト目を既に受信している場合には、受信した1バイトのうちの先頭ビットが「0」であるか否か確認する。そして、先頭ビットが「0」であれば、有効な2バイト目を受信したとして、受信したコマンドを、受信バッファ領域におけるコマンド受信個数カウンタ+1が示す確定コマンドバッファに格納する(ステップS855)。先頭ビットが「0」であるのは、2バイト構成である払出制御コマンドのうちのEXTバイト(2バイト目)のはずである(図31参照)。なお、ステップS854における確認結果が1バイト目を既に受信したである場合には、2バイト目として受信したデータのうちの先頭ビットが「0」でなければ処理を終了する。
【0286】
ステップS855において、2バイト目のコマンドデータを格納すると、コマンド受信個数カウンタに2を加算する(ステップS856)。そして、コマンド受信カウンタが12以上であるか否か確認し(ステップS857)、12以上であればコマンド受信個数カウンタをクリアする(ステップS858)。その後、退避されていたレジスタを復帰し(ステップS859)、割込許可に設定する(ステップS859)。
【0287】
コマンド受信割込処理中は割込禁止状態になっている。上述したように、2msタイマ割込処理中は割込許可状態になっているので、2msタイマ割込中にコマンド受信割込が発生した場合には、コマンド受信割込処理が優先して実行される。また、コマンド受信割込処理中に2msタイマ割込が発生しても、その割込処理は待たされる。このように、この実施の形態では、主基板31からのコマンド受信処理の処理優先度が高くなっている。
【0288】
なお、払出制御コマンドは2バイト構成であって、1バイト目(MODE)と2バイト目(EXT)とは、受信側で直ちに区別可能に構成されている。すなわち、先頭ビットによって、MODEとしてのデータを受信したのかEXTとしてのデータを受信したのかを、受信側において直ちに検出できる。よって、上述したように、適正なデータを受信したのか否かを容易に判定することができる。
【0289】
図48は、ステップS753のコマンド解析実行処理の一例を示すフローチャートである。コマンド解析実行処理において、払出制御用CPU371は、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行う(ステップS753a)。受信コマンドがあれば、受信した払出制御コマンドが払出個数指示コマンドであるか否かの確認を行う(ステップS753b)。なお、確定コマンドバッファ領域中に複数の受信コマンドがある場合には、受信した払出制御コマンドが払出個数指示コマンドであるか否かの確認は、最も前に受信された受信された受信コマンドについて行われる。
【0290】
受信した払出制御コマンドが払出個数指示コマンドであれば、払出個数指示コマンドで指示された個数を総合個数記憶に加算する(ステップS753c)。すなわち、払出制御用CPU371は、主基板31のCPU56から送られた払出個数指示コマンドに含まれる賞球数をバックアップRAM領域(総合個数記憶)に記憶する。なお、払出制御用CPU371は、必要ならば、コマンド受信個数カウンタの減算や確定コマンドバッファ領域における受信コマンドシフト処理を行う。
【0291】
図49は、ステップS754の払出停止状態設定処理の一例を示すフローチャートである。払出停止状態設定処理において、払出制御用CPU371は、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行う(ステップS754a)。確定コマンドバッファ領域中に受信コマンドがあれば、受信した払出制御コマンドが払出停止指示コマンドであるか否かの確認を行う(ステップS754b)。払出停止指示コマンドであれば、払出制御用CPU371は、払出停止状態に設定する(ステップS754c)。
【0292】
ステップS754bで受信コマンドが払出停止指示コマンドでないことを確認すると、受信した払出制御コマンドが払出開始指示コマンドであるか否かの確認を行う(ステップS754d)。払出開始指示コマンドであれば、払出停止状態を解除する(ステップS754e)。
【0293】
図50は、ステップS751のスイッチ処理の一例を示すフローチャートである。スイッチ処理において、払出制御用CPU371は、賞球カウントスイッチ301Aがオン状態を示しているか否か確認する(ステップS751a)。オン状態を示していれば、払出制御用CPU371は、賞球カウントスイッチオンカウンタを+1する(ステップS751b)。賞球カウントスイッチオンカウンタは、賞球カウントスイッチ301Aのオン状態を検出した回数を計数するためのカウンタである。
【0294】
そして、賞球カウントスイッチオンカウンタの値をチェックし、その値が250になっていれば(ステップS751c)、賞球球詰まりフラグをセットする(ステップS751d)。つまり、賞球カウントスイッチ301Aのオン状態が長期間継続した場合に賞球球詰まりフラグがセットされる。
【0295】
また、賞球カウントスイッチオンカウンタの値が2になったときには(ステップS751e)、確実に賞球カウントスイッチ301Aがオンした判断し、賞球カウントスイッチオンフラグをセットする(ステップS751f)。
【0296】
ステップS751aにおいて賞球カウントスイッチ301Aがオン状態でないことが確認されると、払出制御用CPU371は、賞球カウントスイッチオンフラグをリセットするとともに(ステップS751h)、賞球カウントスイッチオンカウンタをクリアする(ステップS751i)。そして、球貸しカウントスイッチ301Bがオン状態を示しているか否か確認する(ステップS751j)。オン状態を示していれば、払出制御用CPU371は、球貸しカウントスイッチオンカウンタを+1する(ステップS751k)。球貸しカウントスイッチオンカウンタは、球貸しカウントスイッチ301Bのオン状態を検出した回数を計数するためのカウンタである。
【0297】
そして、球貸しカウントスイッチオンカウンタの値をチェックし、その値が250になっていれば(ステップS751l)、貸し球詰まりフラグをセットする(ステップS751m)。つまり、球貸しカウントスイッチ301Bのオン状態が長期間継続した場合に貸し球球詰まりフラグがセットされる。
【0298】
また、球貸しカウントスイッチオンカウンタの値が2になったときには(ステップS751n)、確実に球貸しカウントスイッチ301Bがオンした判断し、球貸しカウントスイッチオンフラグをセットする(ステップS751o)。
【0299】
ステップS751jにおいて球貸しカウントスイッチ301Bがオン状態でないことが確認されると、払出制御用CPU371は、球貸しカウントスイッチオンフラグをリセットするとともに(ステップS751p)球貸しカウントスイッチオンカウンタをクリアする(ステップS751q)。
【0300】
図51は、ステップS756の球貸し制御処理の一例を示すフローチャートである。なお、この実施の形態では、連続的な払出数の最大値を貸し球の一単位(例えば25個)とするが、連続的な払出数の最大値は他の数であってもよい。
【0301】
球貸し制御処理において、払出制御用CPU371は、球貸し停止中であるか否かを確認する(ステップS501)。球貸し停止中でなければ、払出制御用CPU371は、貸し球払出中であるか否かの確認を行い(ステップS511)、貸し球払出中であれば、ステップS518以降の球貸し中の処理に移行する。なお、貸し球払出中であるか否かは、後述する球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ、払出制御用CPU371は、カードユニット50から球貸し要求があったか否かを確認する(ステップS512)。要求があれば、球貸し処理中フラグをオンするとともに(ステップS513)、25(球貸し一単位数:ここでは100円分)をバックアップRAM領域の貸し球個数記憶に設定する(ステップS514)。そして、払出制御用CPU371は、EXS信号をオンして(ステップS515)、球払出装置97の下方の球振分部材311を球貸し側に設定するために振分用ソレノイド310を駆動する(ステップS516)。また、払出モータ289をオンする(ステップS517)。
【0302】
なお、払出モータ289をオンするのは、厳密には、カードユニット50が受付を認識したことを示すためにBRQ信号をOFFとしてからである。なお、球貸し処理中フラグはバックアップRAM領域に設定される。
【0303】
ステップS518において、払出制御用CPU371は、貸し球通過待ち時間中であるか否かの確認を行う(ステップS518)。貸し球通過待ち時間中でなければ、球貸し用センサ(本例では、払出モータ位置センサ)のチェックを行い(ステップS519)、また、後述する球貸しカウントスイッチチェック処理を行う(ステップS520)。
【0304】
次いで、払出制御用CPU371は、払出モータ289の駆動を終了すべきか(一単位の払出動作が終了したか)否かの確認を行う(ステップS521)。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転は、払出モータ位置センサの出力によって監視される。所定個数の払出に対応した回転が完了した場合には、払出制御用CPU371は、払出モータ289の駆動を停止し(ステップS522)、貸し球通過待ち時間の設定を行う(ステップS523)。
【0305】
ステップS518で貸し球通過待ち時間中であれば、払出制御用CPU371は、後述する球貸しカウントスイッチチェック処理を行うとともに(ステップS524)、貸し球通過待ち時間が終了したか否かの確認を行う(ステップS525)。貸し球通過待ち時間は、最後の払出球が払出モータ289によって払い出されてから球貸しカウントスイッチ301Bを通過するまでの時間である。
【0306】
貸し球通過待ち時間の終了を確認すると、一単位の貸し球は全て払い出された状態であるので、振分用ソレノイド310をオフして、カードユニット50に対して次の球貸し要求の受付が可能になったことを示すためにEXS信号をオフにする(ステップS526)。また、球貸し処理中フラグをオフする(ステップS527)。
【0307】
なお、球貸し要求の受付を示すEXS信号をオフにした後、所定期間内に再び球貸し要求信号であるBRQ信号がオンしたら、振分用ソレノイド310、および払出モータ289をオフせずに球貸し処理を続行するようにしてもよい。すなわち、所定単位(この例では100円単位)毎に球貸し処理を行うのではなく、球貸し処理を連続して実行するように構成することもできる。
【0308】
貸し球個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板910のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用CPU371は、貸し球個数記憶の内容にもとづいて球貸し処理を継続することができる。
【0309】
図52は、ステップS520およびS524で実行される球貸しカウントスイッチチェック処理を示すフローチャートである。球貸しカウントスイッチチェック処理は、球貸しカウントスイッチ301Bの状態を監視して、貸し球個数記憶を減算する処理である。
【0310】
球貸しカウントスイッチチェック処理において、払出制御用CPU371は、まず、球貸しカウントスイッチON待ちフラグがセットされているか否か確認する(ステップS520a)。球貸しカウントスイッチON待ちフラグがセットされていれば、球貸しカウントスイッチオンフラグがオン状態になるのを待つ(ステップS520b)。なお、球貸しカウントスイッチオンフラグは、図50に示されたスイッチ処理におけるステップS751oでセットされる。球貸しカウントスイッチオンフラグがオン状態になる前にタイマT11がタイムアウトすると球貸し経路エラーフラグをセットする(ステップS520f,S520g)。球貸しカウントスイッチ301Bがオンすると、タイマT11を停止して(ステップS520c)、球貸しカウントスイッチON待ちフラグをリセットする(ステップS520d)。なお、タイマT11は、球貸しカウントスイッチ301Bが所定期間内にオンするか否かを確認するためのタイマである。
【0311】
球貸しカウントスイッチ301Bがオンした場合には、球貸しカウントスイッチ301Bがオフすることを確認するために、オフを待つ状態であることを示す球貸しカウントスイッチOFF待ちフラグをセットする(ステップS520e)。
【0312】
従って、払出制御用CPU371は、球貸しカウントスイッチOFF待ちフラグがオンしていれば(ステップS520h)、球貸しカウントスイッチオンフラグがオフするのを待つ(ステップS520k)。球貸しカウントスイッチオンフラグがオフすると、球貸しカウントスイッチOFF待ちフラグをリセットする(ステップS520l)。そして、1個の遊技球が払い出されたことが検出されたとして、貸し球個数記憶を−1する(ステップS520m)。
【0313】
ステップS520hで、球貸しカウントスイッチOFF待ちフラグもオンしていないことを確認したら、タイマT11をスタートするとともに(ステップS520i)、球貸しカウントスイッチON待ちフラグをセットする(ステップS520j)。
【0314】
以上のように、この実施の形態では、1個の遊技球が貸し出されたことを確認する度に、貸し球個数記憶が−1される。
【0315】
図53および図54は、ステップS758の賞球制御処理の一例を示すフローチャートである。なお、この例では、連続的な払出数の最大値を貸し球の一単位と同数(例えば25個)とするが、連続的な払出数の最大値は他の数であってもよい。
【0316】
賞球制御処理において、払出制御用CPU371は、貸し球払出中であるか否か確認する(ステップS531)。貸し球払出中であるか否かは、球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ賞球の払出中であるか否か確認し(ステップS532)、賞球の払出中であれば図54に示す賞球中の処理に移行する。賞球の払出中であるか否かは、後述する賞球処理中フラグの状態によって判断される。
【0317】
貸し球払出中でも賞球払出中でもなければ、払出制御用CPU371は、カードユニット50からの球貸し準備要求があるか否か確認する(ステップS533)。球貸し準備要求があるか否かは、カードユニット50から入力されるBRDY信号のオン(要求あり)またはオフ(要求なし)を確認することによって行われる。
【0318】
カードユニット50からの球貸し準備要求がなければ、払出制御用CPU371は、総合個数記憶に格納されている賞球数(未払出の賞球数)が0でないか否か確認する(ステップS534)。総合個数記憶に格納されている賞球数が0でなければ、賞球制御用CPU371は、賞球処理中フラグをオンし(ステップS535)、総合個数記憶の値が25以上であるか否か確認する(ステップS536)。なお、賞球処理中フラグは、バックアップRAM領域に設定される。
【0319】
総合個数記憶に格納されている賞球数が25以上であると、払出制御用CPU371は、25個分の遊技球を払い出すまで払出モータ289を回転させるように払出モータ289に対して駆動信号を出力するために25個払出動作の設定を行う(ステップS537)。総合個数記憶に格納されている賞球数が25以上でなければ、払出制御用CPU371は、総合個数記憶に格納されている全ての遊技球を払い出すまで払出モータ289を回転させるように駆動信号を出力するために、全個数払出動作の設定を行う(ステップS538)。次いで、球払出装置97の下方の球振分部材311を賞球側に設定し(ステップS539)、払出モータ289をオンする(ステップS540)。そして、図54に示す賞球制御処理における賞球払出中の処理に移行する。
【0320】
図54は、払出制御用CPU371による払出制御処理における賞球中の処理の一例を示すフローチャートである。賞球中の処理において、払出制御用CPU371は、賞球通過待ち時間中であるか否かの確認を行う(ステップS541)。賞球通過待ち時間中でなければ、賞球用センサ(本例では、払出モータ位置センサ)のチェックを行い(ステップS542)、また、後述する賞球カウントスイッチチェック処理を行う(ステップS543)。
【0321】
そして、払出制御用CPU371は、払出モータ289の駆動を終了すべきか(25個または25個未満の所定の個数の払出動作が終了したか)否かの確認を行う(ステップS544)。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転は、払出モータ位置センサの出力によって監視される。所定個数の払出に対応した回転が完了した場合には、払出制御用CPU371は、払出モータ289の駆動を停止し(ステップS545)、賞球通過待ち時間の設定を行う(ステップS546)。賞球通過待ち時間は、最後の払出球が払出モータ289によって払い出されてから賞球カウントスイッチ301Aを通過するまでの時間である。
【0322】
ステップS541において、賞球通過待ち時間中であれば、払出制御用CPU371は、後述する賞球カウントスイッチチェック処理を行い(ステップS547)、賞球通過待ち時間が終了したか否かの確認を行う(ステップS548)。賞球通過待ち時間が終了した時点は、ステップS537またはステップS538で設定された賞球が全て払い出された状態である。そこで、払出制御用CPU371は、賞球処理中フラグをオフする(ステップS549)。なお、賞球通過待ち時間が経過するまでに最後の払出球が賞球カウントスイッチ301Aを通過しなかった場合には、賞球経路エラーとされる。
【0323】
なお、この実施の形態では、ステップS531の判断によって球貸しが賞球処理よりも優先されることになるが、賞球処理が球貸しに優先するようにしてもよい。
【0324】
図55は、ステップS543およびS547で実行される賞球カウントスイッチチェック処理を示すフローチャートである。賞球カウントスイッチチェック処理は、賞球カウントスイッチ301Aの状態を監視して、総合個数記憶を減算する処理である。
【0325】
賞球カウントスイッチチェック処理において、払出制御用CPU371は、まず、賞球カウントスイッチON待ちフラグがセットされているか否か確認する(ステップS543a)。賞球カウントスイッチON待ちフラグがセットされていれば、賞球カウントスイッチオンフラグがオン状態になるのを待つ(ステップS543b)。なお、賞球カウントスイッチオンフラグは、図50に示されたスイッチ処理におけるステップS751fでセットされる。賞球カウントスイッチオンフラグがオン状態になる前にタイマT12がタイムアウトすると賞球経路エラーフラグをセットする(ステップS543f,S543g)。賞球カウントスイッチ301Aがオンすると、タイマT12を停止して(ステップS543c)、賞球カウントスイッチON待ちフラグをリセットする(ステップS543d)。タイマT12は、賞球カウントスイッチ301Aが所定期間内にオンするか否かを確認するためのタイマである。
【0326】
賞球カウントスイッチ301Aがオンした場合には、賞球カウントスイッチ301Aがオフすることを確認するために、オフを待つ状態であることを示す賞球カウントスイッチOFF待ちフラグをセットする(ステップS543e)。
【0327】
従って、払出制御用CPU371は、賞球カウントスイッチOFF待ちフラグがオンしていれば(ステップS543h)、賞球カウントスイッチオンフラグがオフするのを待つ(ステップS543k)。賞球カウントスイッチオンフラグがオフすると、賞球カウントスイッチOFF待ちフラグをリセットする(ステップS543l)。そして、総合個数記憶を−1する(ステップS543m)。
【0328】
ステップS543hで、賞球カウントスイッチOFF待ちフラグもオンしていないことを確認したら、タイマT12をスタートするとともに(ステップS543i)、賞球カウントスイッチON待ちフラグをセットする(ステップS543j)。
【0329】
総合個数記憶および貸し球個数記憶の内容は、それぞれ、遊技機の電源が断しても、所定期間電源基板910のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用CPU371は、総合個数記憶および貸し球個数記憶の内容にもとづいて払出処理を継続することができる。
【0330】
なお、払出制御用CPU371は、主基板31から指示された賞球個数を賞球個数記憶で総数として管理したが、賞球数毎(例えば15個、10個、6個)に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを+1する。そして、個数カウンタに対応した賞球払出が行われると、その個数カウンタを−1する(この場合、払出制御処理にて減算処理を行うようにする)。その場合にも、各個数カウンタはバックアップRAM領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、払出制御用CPU371は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【0331】
図56〜図58は、電源基板910からの電源断信号に応じて実行されるマスク不能割込処理の処理例を示すフローチャートである。この例では、NMIに応じて電力供給停止時処理が実行されるが、電源断信号を払出制御用CPU371のマスク可能端子に接続し、マスク可能割込処理によって電力供給停止時処理を実行してもよい。また、電源断信号を入力ポートに入力し、入力ポートのチェック結果に応じて電力供給停止時処理を実行してもよい。
【0332】
マスク不能割込処理において、払出制御用CPU371は、AFレジスタを所定のバックアップRAM領域に退避する(ステップS801)。また、割込フラグをパリティフラグにコピーする(ステップS802)。パリティフラグはバックアップRAM領域に形成されている。また、BCレジスタ、DEレジスタ、HLレジスタ、IXレジスタおよびスタックポインタをバックアップRAM領域に退避する(ステップS804〜808)。なお、電源復旧時には、退避された内容にもとづいてレジスタ内容が復元され、パリティフラグの内容に応じて、割込許可状態/禁止状態の内部設定がなされる。
【0333】
次いで、払出モータ289に出力される駆動信号をオフ状態にする(ステップS761)。よって、球払出装置97の駆動は停止する。その後、この実施の形態では、所定期間、払出検出手段としての賞球カウントスイッチ301A(賞遊技媒体検出手段に相当)および球貸しカウントスイッチ301B(貸出遊技媒体検出手段に相当)の検出信号をチェックする。そして、賞球カウントスイッチ301Aがオンしたら総合個数記憶の内容を1減らす。また、球貸しカウントスイッチ301Bがオンしたら貸し球個数記憶の内容を1減らす。
【0334】
なお、この実施の形態では、所定期間を計測するために、所定期間計測用カウンタが用いられる。所定期間計測用カウンタの値は、初期値mから、以下に説明するスイッチ検出処理のループ(S763から始まってS763に戻るループ)が1回実行される毎に−1され、その値が0になると、所定期間が終了したとする。検出処理のループでは、例外はあるがほぼ一定の処理が行われるので、ループの1周に要する時間のm倍の時間が、ほぼ所定期間に相当する。
【0335】
所定期間を計測するために、払出制御用CPU371の内蔵タイマを用いてもよい。すなわち、スイッチ検出処理開始時に、内蔵タイマに所定値(所定期間に相当)を設定しておく。そして、スイッチ検出処理のループが1回実行される毎に、内蔵タイマのカウント値をチェックする。そして、カウント値が0になったら、所定期間が終了したとする。内蔵タイマの値が0になったことを検出するために内蔵タイマによる割込を用いることもできるが、この段階では制御内容(RAMに格納されている各値など)を変化させないように、割込を用いず、内蔵タイマのカウント値を読み出してチェックするようなプログラム構成の方が好ましい。また、所定期間は、遊技球が、球払出装置97から落下した時点から、賞球カウントスイッチ301Aまたは球貸しカウントスイッチ301Bに到達するまでの時間以上に設定される。
【0336】
少なくとも、スイッチ検出処理が実行される所定期間では、賞球カウントスイッチ301Aおよび球貸しカウントスイッチ301Bが遊技球を検出できる状態でなければならない。そこで、この実施の形態では、図13に示されたように、電源基板910におけるコンバータIC922の入力側に比較的大容量の補助駆動電源としてのコンデンサ923が接続されている。よって、遊技機に対する電力供給停止時にも、ある程度の期間は+12V電源電圧がスイッチ駆動可能な範囲に維持され、賞球カウントスイッチ301Aおよび球貸しカウントスイッチ301Bが動作可能になる。その期間が、上記の所定期間以上になるように、コンデンサの容量が決定される。
【0337】
なお、入力ポートおよび払出制御用CPU371も、コンバータIC922で作成される+5V電源で駆動されるので、電力供給停止時にも、比較的長い期間動作可能になっている。
【0338】
さらに、この実施の形態では、賞球路と貸し球路とを切り換えるために振分ソレノイド310が用いられている。よって、図13に示されたコンデンサ923の容量は、少なくとも上記の所定期間の間、振分ソレノイド310も駆動できるような容量になっている。なお、コンデンサ923は、VSLの電源ラインと並列接続されているが、電源断信号に応じて遊技制御手段が他のソレノイド(大入賞口開閉用等)の駆動信号をオフ状態にしているので、電源断信号発生後では、コンデンサ923は、各ソレノイドのうちでは振分ソレノイド310のみを駆動できればよい。
【0339】
なお、この実施の形態で用いられているコンデンサ923は補助駆動電源の一つの例であるが、補助駆動電源として他のものを用いてもよい。少なくとも、上記の所定期間の間は、賞球カウントスイッチ301A、球貸しカウントスイッチ301B、振分ソレノイド310および払出制御用CPU371等の払出制御手段を駆動できるものであれば、他の態様の補助駆動電源を用いることができる。
【0340】
払出検出手段からの検出信号の入力処理(スイッチ検出処理)では、払出制御用CPU371は、まず、所定期間計測用カウンタに、所定期間に対応した値mを設定する(ステップS762)。そして、払出制御用CPU371は、所定期間計測用カウンタの値を−1し(ステップS763)、所定期間計測用カウンタの値を確認する(ステップS764)。その値が0であれば、スイッチ検出処理を終了し、制御状態を保存するための処理である電力供給停止時処理に移行する。
【0341】
所定期間計測用カウンタの値が0になっていなければ、賞球カウントスイッチオン中であるか否か確認する(ステップS765)。オン中であれば、検出期間用カウンタの値を1減らした後(ステップS766)、検出期間用カウンタの値が0になったか否か確認する(ステップS767)。0になっていれば、入力ポートを介して賞球カウントスイッチ301Aの検出信号を確認し(ステップS768)、オン状態を示していれば、賞球カウントスイッチ301Aが確実にオンしたとして、総合個数記憶の値を1減らす(ステップS769)。
【0342】
ステップS765で、賞球カウントスイッチオン中でないことを確認したら、入力ポートを介して賞球カウントスイッチ301Aの検出信号を確認し(ステップS770)、オン状態を示していれば、賞球カウントスイッチON中フラグをセットするとともに(ステップS771)、検出期間用カウンタに初期値nをセットする(ステップS772)。
【0343】
以上の処理によって、所定期間内に賞球カウントスイッチ301Aがオンしたら、総合個数記憶の値が−1される。バックアップRAMの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した賞球について、必ず総合個数記憶が−1される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。また、上記のスイッチ検出処理では、検出期間用カウンタを用いたタイマ処理が施されている。すなわち、一度賞球カウントスイッチ301Aのオンが検出された後、所定時間(S763からS767に至りS763に戻るループにおける処理時間のn倍)の経過後にもオンが検出されないとスイッチオンと見なされない。従って、誤ってスイッチオン検出がなされてしまうことは防止される。
【0344】
なお、通常時のスイッチ処理(図41におけるステップS751)でも、誤検出防止用のタイマ処理が施されている。よって、そのような通常時のスイッチ処理をコールするようにしてもよい。また、ここでは、検出期間用カウンタを用いたタイマ処理が行われたが、所定期間の計測の場合にCPU内蔵タイマを用いてもよいのと同様、CPU内蔵タイマを用いてスイッチ検出処理におけるタイマ処理を実現してもよい。
【0345】
賞球カウントスイッチオン中でなく、かつ、賞球カウントスイッチ301Aのオン状態が検出できない場合には、球貸しカウントスイッチ301Bについてスイッチ検出処理を行う。すなわち、払出制御用CPU371は、球貸しカウントスイッチオン中であるか否か確認する(ステップS775)。オン中であれば、検出期間用カウンタの値を1減らした後(ステップS776)、検出期間用カウンタの値が0になったか否か確認する(ステップS777)。0になっていれば、入力ポートを介して球貸しカウントスイッチ301Bの検出信号を確認し(ステップS778)、オン状態を示していれば、球貸しカウントスイッチ301Bが確実にオンしたとして、貸し球個数記憶の値を1減らす(ステップS779)。
【0346】
ステップS775で、球貸しカウントスイッチオン中でないことを確認したら、入力ポートを介して球貸しカウントスイッチ301Bの検出信号を確認し(ステップS780)、オン状態を示していれば、球貸しカウントスイッチON中フラグをセットするとともに(ステップS781)、検出期間用カウンタに初期値nをセットする(ステップS782)。
【0347】
以上の処理によって、所定期間内に球貸しカウントスイッチ301Bがオンしたら、貸し球個数記憶の値が−1される。バックアップRAMの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した貸し球について、必ず貸し球個数記憶が−1される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。また、上記のスイッチ検出処理では、検出期間用カウンタを用いたタイマ処理が施されている。すなわち、球貸しカウントスイッチ301Bのオンが所定時間以上継続しないとスイッチオンと見なされない。従って、誤ってスイッチオン検出がなされてしまうことは防止される。
【0348】
所定期間が経過すると(ステップS764)、払出制御用CPU371は、バックアップあり指定値(この例では「55H」)をバックアップフラグにストアする(ステップS809)。バックアップフラグはバックアップRAM領域に形成されている。次いで、主基板31のCPU56の処理と同様の処理を行ってパリティデータを作成しバックアップRAM領域に保存する(ステップS810〜S819)。そして、RAMアクセスレジスタにアクセス禁止値を設定する(ステップS820)。以後、内蔵RAMのアクセスができなくなる。
【0349】
なお、この実施の形態では、払出制御処理において用いられるデータが格納されるRAM領域は全て電源バックアップされている。従って、その内容が正しく保存されているか否かを示すチェックサムの生成処理、およびその内容を書き換えないようにするためのRAMアクセス防止処理が、払出制御状態を保存するための処理に相当する。
【0350】
以上のように、この実施の形態では、停電等の発生に応じて電源断信号が出力されたら、まず、球払出装置97の駆動を停止した後、所定期間、払出検出手段からの検出信号の入力処理が実行され、その後、払出制御状態を保存するための処理が行われる。従って、停電発生時に払出途中であった遊技球も、バックアップRAMの保存内容に反映される。
【0351】
すなわち、この実施の形態では、遊技機への電力供給停止時に制御状態をバックアップ記憶手段に保存するように構成した場合に、制御の矛盾等を生じさせないようにすることができる。
【0352】
RAMアクセス防止処理が完了すると、払出制御用CPU371は、待機状態(ループ状態)に入る。従って、システムリセットされるまで、何もしない状態になる。
【0353】
以上に説明したように、上記の各実施の形態では、停電等の発生に応じて電源断信号が出力されたら、まず、払出装置の駆動を停止した後、所定期間、払出検出手段からの検出信号の入力処理が実行され、その後、未払出の賞球および貸し球の総数を含む払出制御状態を保存するための処理が行われる。従って、停電発生時に払出途中であった遊技球も、バックアップRAMの保存内容に反映される。よって、遊技機への電力供給停止時に制御状態をバックアップ記憶手段に保存するように構成した場合に、保存される制御状態と実際の制御状態との間に矛盾等を生じさせないようにすることができる。
【0354】
また、上述したように、電源の瞬断等に起因して電源断信号が発生した場合には、電源電圧は平常時の値に復旧し遊技機は制御可能な状態に戻る。そのような状況が発生したときには、電源基板910から復帰信号が払出基板37に供給される。復帰信号が入力されると、払出制御用CPU371にリセットがかかる。従って、払出制御用CPU371は、図41に示されたメイン処理の実行を開始することができる。その際、電源断信号が出力されたときに遊技状態が保存されているので、ステップS709の処理で払出状態復旧処理が実行され、払出制御は、電源断信号発生時の状態に戻り、その状態から払出制御が続行される。
【0355】
この実施の形態では、未払出の賞球および貸し球の総数が保存されるが、払出回数(例えば1回について25個)を記憶するというような他の保存方式を用いている場合であっても、電源断信号に応じて、所定期間は払出検出手段からの検出信号の入力処理が実行されるように構成されている場合には、保存される制御状態に矛盾が生じてしまうことが防止される。
【0356】
なお、ここでは、賞球カウントスイッチ301Aまたは球貸しカウントスイッチ301Bの検出信号がオン状態を示したらタイマ(検出期間用カウンタ)をセットし、タイマがタイムアップしたときにも検出信号がオン状態を示していたら、スイッチが確実にオンしたと判定したが、主基板31のCPU56と同様に、2msのタイマ(2ms計測用カウンタ)がタイムアップする毎に検出信号の判定を行うように構成してもよい。
【0357】
また、この実施の形態では、電源断信号に応じて起動される処理の最初にレジスタの保存処理が行われたが、スイッチ検出処理においてレジスタを使用しない場合には、スイッチ検出処理の実行後に、すなわち、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。その場合には、レジスタ保存処理、バックアップフラグ設定処理およびチェックサム算出処理を電力供給停止時処理と見なすことができる。さらに、スイッチ検出処理において幾つかのレジスタを使用する場合であっても、使用しないレジスタについては、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。
【0358】
なお、上述した実施の形態では、電源断信号に応じて発生する割込による割込処理(上述した例ではマスク不能割込処理)の開始時に球払出装置の動作を止めるとともに、所定期間、払出検出手段からの検出信号の入力処理を行った。しかし、遊技機への電力供給停止時に、まず、そのことを示す第1の信号を発生し、さらに電圧が低下すると第2の信号を発生するようにしてもよい。そして、第1の信号に応じて球払出装置の動作を止めるとともに払出検出手段からの検出信号の入力処理を行い、第2の信号に応じて、制御状態をバックアップRAMに保存するための処理を行ってもよい。
【0359】
上記の実施の形態では、電源基板910からの復帰信号は、主基板31においてCPU56のリセット端子に入力されたが、I/Oポート部57の入力ポートに入力されてもよい。図59は、そのような形態を示すブロック図である。
【0360】
図60は、このように構成された場合の遊技制御手段のマスク不能割込処理(電力供給停止時処理)の一部を示すフローチャートである。図60に示すフローチャートは、図35〜図37に示されたステップS451〜S491の処理に続いて実行される。すなわち、この実施の形態では、RAMアクセスレジスタにアクセス禁止値を設定(ステップS492)した後のシステムリセットを待つ待機状態において、入力ポートを介して復帰信号のオンの検出が実行される(ステップS500)。そして、復帰信号がオンになったら、図19に示されたメイン処理のステップS1にジャンプする。メイン処理の実行が開始されると、電源断信号が出力されたときに遊技状態が保存されているので、ステップS9の処理で遊技状態復旧処理が実行され、遊技制御は、電源断信号発生時の状態に戻り、その状態から遊技制御が続行される。
【0361】
なお、復帰信号は、例えば入力ポート1のビット4(図18参照)に入力される。また、この実施の形態では、復帰信号のオンが検出されると直ちにステップS1にジャンプしたが、ノイズ除去等のために、複数回連続したオンを検出したらステップS1にジャンプするようにしたり、オン検出後所定期間経過後にも再度オンが検出されたらステップS1にジャンプするようにしてもよい。
【0362】
さらに、払出制御手段のマスク不能割込処理においても、入力ポートに入力される復帰信号を検出するようにしてもよい。
【0363】
上記の各実施の形態では、復帰信号は電源基板910で作成されたが、復帰信号を必要とする電気部品制御基板において作成されてもよい。図61は、復帰信号が電気部品制御基板において作成される場合の電源基板910Aの構成例を示すブロック図である。図61に示す電源基板910Aは、図13に示された電源基板910とは異なり、復帰信号を出力しない。
【0364】
リセット管理回路940Aは、図14に示された回路構成から復帰信号生成部分を除いた構成を用いてもよいが、例えば、図62に示すように構成してもよい。図62に示す構成では、リセット管理回路940Aにおいて、それぞれ、VSLを導入して、VSLの電圧値が上昇して所定値以上になると出力をローレベルからハイレベルに変化させるリセットICを有するリセット回路65,65B,65Cが設けられている。リセット回路65の出力は、リセット信号回路950およびバッファ回路965を介して主基板31に対してリセット信号として供給される。なお、各リセットICは、VSLの電圧が低下して所定値を下回ると、出力をハイレベルからローレベルに変化させる。
【0365】
リセット回路65Bの出力は、リセット信号回路950Bおよびバッファ回路961を介して払出制御基板37に対してリセット信号として供給される。なお、リセット信号回路950,950Bの構成は、それぞれ、図14に示されたリセット信号回路950の構成と同じである。そして、リセット回路65Cの出力は、バッファ回路962,963,964を介して、図柄制御基板80、ランプ制御基板35および音声制御基板70に対してリセット信号として供給される。
【0366】
リセット回路65,65B,65Cにおける各リセットICが出力レベルを変化させるための所定値はそれぞれ異なっている。具体的には、リセット回路65のリセットICにおける所定値は、他のリセットICにおける所定値よりも大きい。また、リセット回路65B,65CのリセットICにおける各所定値は、等しいか、または、リセット回路65BのリセットICにおける所定値の方が大きい値である。
【0367】
よって、電源が投入されVSLが上昇していくときには、リセット回路65の出力が最も遅くハイレベルになる。すなわち、主基板31のCPU56が最も遅く立ち上がる。また、電源断時においてVSLが低下していくときには、リセット回路65の出力が最も早くローレベルになる。すなわち、主基板31のCPUが最も早くリセット状態になる。
【0368】
リセット管理回路940Aを図63に示すように構成することもできる。図63に示す構成では、電源が投入されVSLが上昇していくときには、主基板31に対するリセット信号は、AND回路951によって、他の基板へのリセット信号がハイレベルになったことを条件に、ハイレベルになる。従って、主基板31のCPU56が、他の基板におけるCPUよりも遅く立ち上がる。従って、このように構成する場合には、リセット回路65,65B,65Cにおける各リセットICにおける所定値を、図62に示された構成に比べて、さほど厳密に差を付けた値にしなくてもよい。
【0369】
図64は、電源基板910Aにおいて復帰信号が生成されない場合の遊技制御手段のマスク不能割込処理(電力供給停止時処理)の一例を示すフローチャートである。図64に示すフローチャートは、図35〜図37に示されたステップS451〜S491の処理に続いて実行される。すなわち、この実施の形態では、RAMアクセスレジスタにアクセス禁止値を設定(ステップS492)した後のシステムリセットを待つ待機状態において、まず、カウンタの初期値Mが設定される(ステップS111)。そして、カウンタの値を1減算しつつ(ステップS112)、カウンタの値が0になったか否か確認する(ステップS113)。
【0370】
そして、カウンタの値が0になったら、図19に示されたメイン処理のステップS1にジャンプする。メイン処理の実行が開始されると、電源断信号が出力されたときに遊技状態が保存されているので、ステップS9の処理で遊技状態復旧処理が実行され、遊技制御は、電源断信号発生時の状態に戻り、その状態から遊技制御が続行される。
【0371】
カウンタに初期値Mが設定されてからカウントアップ(=0になる)するまでの時間は、[ステップS112およびS113の処理に要する時間]×Mであるが、Mの値は、電源断信号が発生してから、Vcc電源で動作するCPU56が動作不能になるまでに時間よりも長い時間をカウントするように設定される。従って、一般には、一般には、カウンタがカウントアップしてステップS1にジャンプする前に、CPU56は動作しなくなる。すなわち、ステップS1にジャンプすることはない。
【0372】
しかし、電源の瞬断等が生ずると、電源電圧レベルが短期間低下した後に復旧する。その場合にも、VSLの電圧レベルが電源断信号出力レベル以下になると、電源断信号がローレベルになって、電力供給停止時処理が開始される。そして、CPU56は電力供給停止時処理終了後ループ状態に入る。何らの制御も行わないと、ループ処理から抜けられないのであるが、この場合には、カウンタがカウントアップしてメイン処理に復帰することができる。
【0373】
すなわち、この実施の形態におけるカウンタは、電源断信号に応じた処理における待機状態において実行されるタイマ処理を行うためのソフトウェアタイマに相当する。そして、カウンタがカウントアップすると、すなわち、タイマ処理によって所定期間の経過が計測されると、復帰手段としてのCPU56が、待機状態から遊技制御状態に復帰させる制御を行う。
【0374】
このような構成でも、電源の瞬断等に起因して電源断信号が発生したにもかかわらず電源電圧が平常時の値に復旧したときに、CPU56は、図19に示されたメイン処理の実行を再開することができる。その際、電源断信号が出力されたときに遊技状態が保存されているので、ステップS9の処理で遊技状態復旧処理が実行され、遊技制御は、電源断信号発生時の状態に戻り、その状態から遊技制御が続行される。
【0375】
このような制御は、払出制御手段が実行することも可能である。図65は、電源基板910Aにおいて復帰信号が生成されない場合の払出制御手段のマスク不能割込処理(電力供給停止時処理)の一例を示すフローチャートである。図65に示すフローチャートは、図56〜図58に示されたステップS801〜S819の処理に続いて実行される。すなわち、この実施の形態では、RAMアクセスレジスタにアクセス禁止値を設定(ステップS820)した後のシステムリセットを待つ待機状態において、まず、カウンタの初期値Mが設定される(ステップS851)。そして、カウンタの値を1減算しつつ(ステップS852)、カウンタの値が0になったか否か確認する(ステップS853)。
【0376】
そして、カウンタの値が0になったら、図43に示されたメイン処理のステップS701にジャンプする。メイン処理の実行が開始されると、電源断信号が出力されたときに制御状態が保存されているので、ステップS709の処理で払出状態復旧処理が実行され、制御は電源断信号発生時の状態に戻り、その状態から払出制御が続行される。
【0377】
なお、主基板31のCPU56が扱うカウントアップ値(図64におけるS111で設定されるM)は、払出制御用CPU371が扱うカウントアップ値よりも大きい値であることが好ましい。CPU56が扱うカウントアップ値の方が大きい値である場合には、遊技制御手段よりも前に払出制御手段が再起動することになる。従って、払出制御手段が先に立ち上がって、遊技制御手段からの払出制御コマンドを取りこぼすようなことはない。
【0378】
上記のように、電源基板910Aにおいて復帰信号が生成されない場合にソフトウェアによってタイマ処理を行うことによって待機状態から制御状態に戻ることができるが、タイマ処理は、ハードウェアによって実行されてもよい。
【0379】
図66は、電源基板910Aにおいて復帰信号が生成されない場合にハードウェアによってタイマ処理を行うような構成の一例を示すブロック図である。この例では、主基板31に、ウォッチドッグタイマとして機能するカウンタ(ウォッチドッグタイマ回路)162が設けられる。ウォッチドッグタイマ回路162は、発振回路164の出力パルスをカウントし、カウントアップすると、Q出力としてハイレベルの1パルスを発生する。そのパルス信号は、反転回路163で論理反転され、復帰信号としてAND回路161に入力される。AND回路161は、リセット信号と復帰信号の論理積をとってCPU56のリセット端子に供給する。なお、CPU56からシステムクロックまたはその分周クロックを出力するように設定し、そのクロックを、ウォッチドッグタイマ回路162の入力クロック信号としてもよい。
【0380】
カウントアップ値は、電源断信号がローレベルになってから、VSLの電圧値がVcc生成可能電圧にまで低下する時間以上に設定される。ウォッチドッグタイマ回路162はVccを電源として動作するので、カウントアップ値は、ウォッチドッグタイマ回路162の動作可能期間に相当する値以上に設定される。従って、遊技機への電力供給停止時には、一般には、ウォッチドッグタイマ回路162がカウントアップして復帰信号が出力される前に、ウォッチドッグタイマ回路162およびその他の回路部品は動作しなくなる。
【0381】
なお、CPU56が遊技制御を行っているときには、定期的にクリアパルスがウォッチドッグタイマ回路162に与えられる。クリアパルスの出力周期は、ウォッチドッグタイマ回路162がカウントアップするまでの時間よりも短い。従って、CPU56が、通常の遊技制御を行っているときにウォッチドッグタイマ回路162のQ出力にパルスが現れることはない。
【0382】
図67は、ウォッチドッグタイマ回路162が設けられた場合の遊技制御手段のメイン処理の一部を示すフローチャートである。図67に示す処理は、図19に示されたステップS1〜S15の処理に続いて実行される。この場合には、遊技制御処理のループ(ステップS16〜S32)内において、ウォッチドッグタイマクリア処理(ステップS32)が実行される。従って、ウォッチドッグタイマクリア処理は、2ms毎に実行される。
【0383】
ウォッチドッグタイマクリア処理(ステップS32)では、ウォッチドッグタイマ回路162のクリア端子に至る出力ポートに1パルスを出力する処理が行われる。よって、遊技制御処理の実行中では、ウォッチドッグタイマ回路162に定期的にクリアパルスが与えられるので、カウントアップすることはない。
【0384】
遊技機に対する供給電圧が低下して電源断信号が出力されると、図35〜図37に示されたようなマスク不能割込処理が開始される。その処理中ではウォッチドッグタイマ回路162に対してクリアパルスは出力されない。従って、電源電圧が復旧して、ウォッチドッグタイマ回路162がカウントアップするまで動作しているような場合には復帰信号が出力される。
【0385】
図68は、上述したソフトウェアタイマ処理またはウォッチドッグタイマ回路162によって復帰信号が作成される場合の復帰信号の出力タイミング等を示すタイミング図である。図68(A)は、遊技機に対する電力供給が停止された場合の例である。ソフトウェアタイマ処理は電力供給停止時処理が終了して待機状態になってから開始される。また、マスク不能割込処理ではウォッチドッグタイマ回路162に対してクリアパルスは出力されないので、ウォッチドッグタイマ回路16は、実質的に、電力供給停止時処理の開始時から起動される。いずれの場合でも、タイムアップ値(カウントアップ値)は、電源電圧がVcc生成可能電圧値よりも小さくなるまでタイムアップしないように設定されているので、復帰信号が発生することはない。
【0386】
電源の瞬断等が生ずると、図68(B)に示すように、VSLの電圧レベルが短期間低下した後に復旧する。その場合にも、VSLの電圧レベルが電源断信号出力レベル以下になると、電源断信号がローレベルになって、電力供給停止時処理が開始される。そして、CPU56は電力供給停止時処理終了後ループ状態に入る。何らの制御も行わないと、ループ処理から抜けられないのであるが、この場合には、ウォッチドッグタイマ回路16がカウントアップして復帰信号が発生する。
【0387】
図66に示されたように、主基板31において、復帰信号は、AND回路161を介して、CPU56のリセット端子に入力される。従って、CPU56にはシステムリセットがかかる。その結果、CPU56は待機状態から抜け出すことができる。
【0388】
図69は、電源基板910Aにおいて復帰信号が生成されない場合に払出制御基板37におけるハードウェアによってタイマ処理を行うような構成の一例を示すブロック図である。この例では、払出制御基板37に、ウォッチドッグタイマとして機能するカウンタ(ウォッチドッグタイマ回路)386が設けられる。ウォッチドッグタイマ回路386は、発振回路388の出力パルスをカウントし、カウントアップすると、Q出力としてハイレベルの1パルスを発生する。そのパルス信号は、反転回路387で論理反転され、復帰信号としてAND回路385に入力される。AND回路385は、リセット信号と復帰信号の論理積をとってCPU56のリセット端子に供給する。
【0389】
カウントアップ値は、電源断信号がローレベルになってから、VSLの電圧値がVcc生成可能電圧にまで低下する時間以上に設定される。ウォッチドッグタイマ回路386はVccを電源として動作するので、カウントアップ値は、ウォッチドッグタイマ回路386の動作可能期間に相当する値以上に設定される。従って、一般には、ウォッチドッグタイマ回路386がカウントアップして復帰信号が出力される前に、ウォッチドッグタイマ回路386およびその他の回路部品は動作しなくなる。なお、払出制御用CPU371が払出制御を行っているときには、定期的にクリアパルスがウォッチドッグタイマ回路386に与えられる。クリアパルスの出力周期は、ウォッチドッグタイマ回路386がカウントアップするまでの時間よりも短い。従って、払出制御用CPU371が、通常の遊技制御を行っているときにウォッチドッグタイマ回路3876のQ出力にパルスが現れることはない。
【0390】
図70は、ウォッチドッグタイマ回路386が設けられた場合の払出制御手段のメイン処理の一部を示すフローチャートである。図70に示す処理は、図43に示されたステップS701〜S713の処理に続いて実行される。この場合には、払出制御処理のループ(ステップS724〜S760)内において、ウォッチドッグタイマクリア処理(ステップS760)が実行される。従って、ウォッチドッグタイマクリア処理は、2ms毎に実行される。
【0391】
ウォッチドッグタイマクリア処理(ステップS760)では、ウォッチドッグタイマ回路386のクリア端子に至る出力ポートに1パルスを出力する処理が行われる。よって、払出制御処理の実行中では、ウォッチドッグタイマ回路386に定期的にクリアパルスが与えられるので、カウントアップすることはない。
【0392】
遊技機に対する供給電圧が低下して電源断信号が出力されると、図56〜図58に示されたようなマスク不能割込処理が開始される。その処理中ではウォッチドッグタイマ回路386に対してクリアパルスは出力されない。従って、電源電圧が復旧して、ウォッチドッグタイマ回路386がカウントアップするまで動作しているような場合には復帰信号が出力される。
【0393】
図69に示されたように、払出制御基板37において、復帰信号は、AND回路385を介して、払出制御用CPU371のリセット端子に入力される。従って、払出制御用CPU371にはシステムリセットがかかる。その結果、払出制御用CPU371は待機状態から抜け出すことができる。
【0394】
以上のように、主基板31および払出制御基板37においてウォッチドッグタイマ回路162,386が設けられている場合には、ハードウェアによって復帰信号を発生させることができる。しかも、電源電圧が低下したときのみならず、何らかの理由で、CPU56または払出制御用CPU371の制御が無限ループに入ってしまったような場合にも、ループ状態から抜け出すことができる。
【0395】
なお、主基板31のウォッチドッグタイマ回路162のカウントアップ値は、払出制御基板37のウォッチドッグタイマ回路386のカウントアップ値よりも大きい値であることが好ましい。ウォッチドッグタイマ回路162のカウントアップ値の方が大きい値である場合には、復帰信号は、遊技制御手段よりも前に払出制御手段に対して供給される。従って、払出制御手段が先に立ち上がって、遊技制御手段からの払出制御コマンドを取りこぼすようなことはない。
【0396】
また、例えば主基板31のみにウォッチドッグタイマ回路162を設置し、ウォッチドッグタイマ回路162による復帰信号をCPU56に供給するとともに、払出制御基板37に供給してもよい。そのように構成した場合には、全体的な回路構成規模を小さくすることができる。また、そのように構成した場合には、払出制御手段が先に立ち上がるように、ウォッチドッグタイマ回路162とCPU56のリセット端子との間に遅延回路を置くことが好ましい。
【0397】
さらに、ウォッチドッグタイマ回路162,386による復帰信号をCPUのリセット端子に接続するのではなく、入力ポートの入力するようにしてもよい。その場合には、電力供給停止時処理における待機状態で入力ポートの監視が行われ、復帰信号がオンしたことが検出されると、メイン処理の最初にジャンプする。さらに、ウォッチドッグタイマ回路162,386による復帰信号をCPUのCTC端子に入力してもよい。その場合には、あらかじめ、復帰信号の入力に応じてCTC割込がかかるように設定される。また、待機状態で割込許可に設定される。そして、CTC割込がかかると、メイン処理の最初にジャンプする。
【0398】
なお、上記の各実施の形態では、払出制御基板37において、NMIに応じて電力供給停止時処理が実行されたが、電源断信号を払出制御用CPU371のマスク可能端子に接続し、マスク可能割込処理によって電力供給停止時処理を実行してもよい。また、電源断信号を入力ポートに入力し、入力ポートのチェック結果に応じて電力供給停止時処理を実行してもよい。
【0399】
以上のように、上記の各実施の形態では、記憶保持手段(例えばバックアップRAM)を有する遊技制御手段および払出制御手段が電源断信号に応じて電力供給停止時処理を行った後にシステムリセットを待つ待機状態にあるときに、電源復旧に応じて復帰信号が出力されると、遊技制御手段および払出制御手段は、プログラムの最初部分から動作を再開する。または、ソフトウェアによるタイマ処理でタイムアウトが生ずると、遊技制御手段および払出制御手段は、プログラムの最初部分から動作を再開する。その際、電力供給停止時処理において保存された制御状態が復旧されるので、遊技者から見ると、何事もなかったかのように遊技が続行される。
【0400】
また、電源基板に設けられている起動順序制御手段が、記憶保持手段を有していない電気部品制御手段と記憶保持手段を有している電気部品制御手段とを含む全ての電気部品制御手段を対象に、リセット信号の供給順序を制御することによって起動順序を制御するので、全ての電気部品制御手段の起動順序制御を、簡単な構成で実現できる。なお、上記の各実施の形態では、記憶保持手段を有していない電気部品制御手段は、表示制御手段、ランプ制御手段および音声制御手段であり、記憶保持手段を有している電気部品制御手段遊技制御手段および払出制御手段である。
【0401】
さらに、起動順序制御手段は、遊技制御手段を最後に起動するので、各電気部品制御手段が、遊技制御手段からの制御コマンドを取りこぼしてしまうという不都合は生じない。
【0402】
なお、上記の各実施の形態では、遊技制御手段および払出制御手段が電源断信号に応じてスイッチ検出処理を行う場合を例示したが、表示制御手段、音制御手段およびランプ制御手段についても、制御状態保存処理が行われる場合に、電源断信号に応じて、所定の電気部品の駆動を停止し、その電気部品に関連するスイッチ手段の検出信号を所定期間に渡って確認した後に、制御状態保存処理を行うように構成してもよい。
【0403】
なお、上述した各実施の形態において説明したように、貸し球個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板910のバックアップ電源によって保存され、所定期間中に電源が回復すると、払出制御用CPU371は、貸し球個数記憶の内容にもとづいて球貸し処理を継続することができる。このような処理がなされる場合に、入力ポート372bおよび出力ポート372eを介して、カードユニット50と払出制御基板37の間でやりとりされる各種信号(BRDY信号、BRQ信号、EXS信号、およびPRDY信号)の状態について説明する。
【0404】
図71は、電源供給が復帰した場合に、貸し球個数記憶の内容にもとづいて未払出数の貸し球を払出すための払出処理が実行されるときの各信号の状態の一例を示すタイミング図である。なお、図71には、電源の供給が停止されるまでの各信号の状態の例も示されている。
【0405】
図71に示すように、パチンコ遊技機1の電源が投入されると、払出制御基板37の払出制御用CPU371がカードユニット50にPRDY信号を出力するため、PRDY信号がオンとなる。次いで、カードユニット50においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータが払出制御基板37にBRDY信号を出力するため、BRDY信号がオンとなる。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータが払出制御基板37にBRQ信号を出力するので、BRQ信号がオンとなる。
【0406】
そして、払出制御基板37の払出制御用CPU371は、カードユニット50に対するEXS信号を立ち上げ、カードユニット50からのBRQ信号の立ち下がりを検出すると、払出モータ289を駆動し、所定個の貸し球を遊技者に払い出す。そして、払出が完了したら、払出制御用CPU371は、カードユニット50に対するEXS信号を立ち下げる。しかし、払出が完了する前に電源断が発生すると、遊技機は、貸し球個数記憶の内容が所定期間電源基板910のバックアップ電源によって保存された状態で電源の供給が開始されるのを待つ。
【0407】
貸し球個数記憶の内容が保存された状態で電源の供給が開始されると、払出制御用CPU371がカードユニット50にPRDY信号を出力するため、PRDY信号がオンとなる。そして、払出制御用CPU371は、BRDY信号、およびBRQ信号を受けていない状態ではあるが、カードユニット50に対するEXS信号を立ち上げ、未払出数の貸し球を払出す。このとき、カードユニット50側では、一時的にエラー状態となる。未払出の貸し球の払出処理が実行されている際には、上記のように、各信号が立ち上げられ、または立ち下げられる。
【0408】
また、上記の各実施の形態では、電源監視回路は電源基板910に設けられたが、電源監視回路は主基板31や払出制御基板37などの電気部品制御基板に設けられていてもよい。電源回路が搭載された電気部品制御基板が構成される場合には、電源基板には電源監視回路は搭載されない。
【0409】
上記の各実施の形態のパチンコ遊技機1は、主として、始動入賞にもとづいて可変表示部9に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第1種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第2種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第3種パチンコ遊技機であっても、本発明を適用できる。
【0410】
さらに、遊技媒体が遊技球であるパチンコ遊技機に限られず、スロット機等においても、遊技媒体の払い出しを行う電気部品が備えられている場合には本発明を適用することができる。
【0411】
【発明の効果】
以上のように、本発明によれば、遊技機を、変動データに、貸出要求にもとづく遊技媒体の払出数のうち払出しが完了していない未払出数を特定可能なデータが含まれる構成とされ、払出制御用マイクロコンピュータは、電力供給再開時に記憶内容保持手段により保持された未払出数を特定可能なデータにもとづいて遊技媒体の払出制御を再開することが可能であって、電源監視手段によって遊技媒体検出手段に供給される電圧よりも高い電圧があらかじめ定められた所定の状態になったことが検出された場合に、制御状態の保存に関わる電力供給停止時処理を行った後に待機状態になる構成としている。また、電源監視手段によって所定の状態になったことが検出された後の所定期間経過後に電力供給が停止していない場合に待機状態から復帰させるための復帰信号を出力可能な復帰信号出力手段を備えたことを特徴とする。従って、電源断が発生した場合であっても、未払出しの貸出遊技媒体数をバックアップ記憶することができ、適正な制御状態を保存することが可能となる。また、復帰信号によって遊技制御用マイクロコンピュータおよび払出制御用マイクロコンピュータを制御実行状態に復帰させることが可能になり、その結果、ごく短時間で復旧する電源の瞬断等が生じても制御に支障を来すことがないという効果を得ることができる。
【0412】
払出制御用マイクロコンピュータが、電源監視手段が検出信号を出力したときに、遊技媒体検出手段からの検出信号の入力処理を所定期間実行した後、払出制御用電力供給停止時処理を行うとした場合には、検出すべき遊技媒体を検出することができ、遊技媒体数に関する適正な制御状態をバックアップ記憶することができる。
【0413】
払出制御用マイクロコンピュータが、電源監視手段が検出信号を出力したときに、払出手段の駆動を停止した後、遊技媒体検出手段からの検出信号の入力処理を実行するとした場合には、貸出遊技媒体払出機構部によって新たに遊技媒体が払い出されることがないようにした状態で、遊技媒体の検出を行うことができるため、遊技媒体数に関するさらに適正な制御状態をバックアップ記憶することができる。
【0414】
電源監視手段が検出信号を出力した後の、払出制御用マイクロコンピュータによる遊技媒体検出手段からの検出信号の入力処理の実行中に、払出制御用マイクロコンピュータおよび遊技媒体検出手段を駆動可能な電源を供給可能な補助駆動電源供給手段を備えた場合には、遊技媒体検出手段からの検出信号の入力処理を確実に完了することができるため、適正な遊技媒体の検出処理を行うことが可能となる。
【0415】
払出制御用マイクロコンピュータは、入賞に応じて払出手段を駆動して遊技媒体の払出を行う制御を実行し、払出制御用変動データ記憶手段に記憶される変動データは、入賞に応じた遊技媒体の払出数のうち払出しが完了していない未払出数を特定可能なデータを含むとした場合には、貸出要求に応じて払い出される遊技媒体の未払出数だけでなく、遊技の進行に応じて払い出される遊技媒体の未払出数をも適正にバックアップ記憶することが可能となる。
【0416】
遊技媒体検出手段として、賞遊技媒体検出手段と、貸出遊技媒体検出手段とを別個に設けるとした場合には、貸出要求に応じて払い出される遊技媒体の検出と、遊技の進行に応じて払い出される遊技媒体の検出とをそれぞれ別個に行うことが可能となる。
【0417】
遊技機への電力供給が開始されたときに、払出制御用マイクロコンピュータを動作可能状態にするためのリセット信号を出力するリセット手段を備え、払出制御用マイクロコンピュータが、リセット信号または復帰信号の入力に応じて、状態復旧処理を行うように構成されている場合には、遊技制御用マイクロコンピュータおよび払出制御用マイクロコンピュータを確実に制御実行状態に復帰させることができる。
【0418】
復帰信号出力手段は、遊技制御用マイクロコンピュータに復帰信号を出力する第1の復帰信号出力手段と、払出制御用マイクロコンピュータに復帰信号を出力する第2の復帰信号出力手段とを含み、第2の復帰信号出力手段が払出制御用マイクロコンピュータに復帰信号を出力した後に、第1の復帰信号出力手段が遊技制御用マイクロコンピュータに復帰信号を出力するように構成した場合には、遊技制御用マイクロコンピュータおよび払出制御用マイクロコンピュータの起動の順序付けを簡易に実現することができる。
【図面の簡単な説明】
【図1】 パチンコ遊技機を正面からみた正面図である。
【図2】 パチンコ遊技機の裏面に設けられている各基板を示す説明図である。
【図3】 パチンコ遊技機の機構盤を背面からみた背面図である。
【図4】 機構板に設置されている中間ベースユニット周りの構成を示す正面図である。
【図5】 球払出装置を示す分解斜視図である。
【図6】 遊技制御基板(主基板)の回路構成を示すブロック図である。
【図7】 払出制御基板および球払出装置の構成要素などの賞球に関連する構成要素を示すブロック図である。
【図8】 図柄制御基板の回路構成例を示すブロック図である。
【図9】 ランプ制御基板の回路構成例を示すブロック図である。
【図10】 音声制御基板の回路構成例を示すブロック図である。
【図11】 発射制御基板の回路構成例を示すブロック図である。
【図12】 電源基板から各基板に供給される直流電圧等を示すブロック図である。
【図13】 電源基板の一構成例を示すブロック図である。
【図14】 リセット管理回路の構成例を示すブロック図である。
【図15】 タイマ手段の一例であるカウンタの作用を説明するためのタイミング図である。
【図16】 出力ポートのビット割り当ての一例を示す説明図である。
【図17】 出力ポートのビット割り当ての一例を示す説明図である。
【図18】 入力ポートのビット割り当ての一例を示す説明図である。
【図19】 主基板におけるCPUが実行するメイン処理を示すフローチャートである。
【図20】 バックアップフラグと遊技状態復旧処理を実行するか否かとの関係の一例を示す説明図である。
【図21】 2msタイマ割込処理を示すフローチャートである。
【図22】 RAMにおけるスイッチタイマの形成例を示す説明図である。
【図23】 スイッチ処理の一例を示すフローチャートである。
【図24】 スイッチチェック処理の一例を示すフローチャートである。
【図25】 賞球処理の一例を示すフローチャートである。
【図26】 賞球処理の一例を示すフローチャートである。
【図27】 賞球処理の一例を示すフローチャートである。
【図28】 スイッチオンチェック処理を示すフローチャートである。
【図29】 賞球個数減算処理の一例を示すフローチャートである。
【図30】 入力判定値テーブルの構成例を示す説明図である。
【図31】 制御コマンドのコマンド形態の一例を示す説明図である。
【図32】 制御コマンドを構成する8ビットの制御信号とINT信号との関係を示すタイミング図である。
【図33】 払出制御コマンドの内容の一例を示す説明図である。
【図34】 コマンド送信テーブルの一構成例を示す説明図である。
【図35】 遊技制御手段におけるマスク不能割込処理を示すフローチャートである。
【図36】 遊技制御手段におけるマスク不能割込処理を示すフローチャートである。
【図37】 遊技制御手段におけるマスク不能割込処理を示すフローチャートである。
【図38】 検出信号の入力処理が実行される様子の一例を示すタイミング図である。
【図39】 第3種パチンコ遊技機の遊技領域の一例を示す説明図である。
【図40】 遊技状態復旧処理の一例を示すフローチャートである。
【図41】 払出制御基板における出力ポートのビット割り当ての一例を示す説明図である。
【図42】 払出制御基板における入力ポートのビット割り当ての一例を示す説明図である。
【図43】 払出制御基板におけるCPUが実行するメイン処理を示すフローチャートである。
【図44】 2msタイマ割込処理を示すフローチャートである。
【図45】 払出制御手段におけるRAMの一構成例を示す説明図である。
【図46】 受信バッファの一構成例を示す説明図である。
【図47】 払出制御用CPUのコマンド受信処理の例を示すフローチャートである。
【図48】 コマンド解析実行処理の例を示すフローチャートである。
【図49】 払出停止状態設定処理の例を示すフローチャートである。
【図50】 スイッチ処理の例を示すフローチャートである。
【図51】 球貸し制御処理の例を示すフローチャートである。
【図52】 球貸しカウントスイッチチェック処理の例を示すフローチャートである。
【図53】 賞球制御処理の例を示すフローチャートである。
【図54】 賞球制御処理の例を示すフローチャートである。
【図55】 賞球カウントスイッチチェック処理の例を示すフローチャートである。
【図56】 払出制御手段におけるマスク不能割込処理を示すフローチャートである。
【図57】 払出制御手段におけるマスク不能割込処理を示すフローチャートである。
【図58】 払出制御手段におけるマスク不能割込処理を示すフローチャートである。
【図59】 遊技制御基板の他の回路構成を示すブロック図である。
【図60】 遊技制御手段における電力供給停止時処理の他の例を示すフローチャートである。
【図61】 電源基板の他の構成例を示すブロック図である。
【図62】 リセット管理回路の他の構成例を示すブロック図である。
【図63】 リセット管理回路のさらに他の構成例を示すブロック図である。
【図64】 遊技制御手段における電力供給停止時処理の他の例を示すフローチャートである。
【図65】 払出制御手段における電力供給停止時処理の他の例を示すフローチャートである。
【図66】 遊技制御手段の他の構成例の一部を示すブロック図である。
【図67】 主基板におけるCPUが実行するメイン処理の他の例を示すフローチャートである。
【図68】 ソフトウェアタイマおよびウォッチドッグタイマ回路の作用を説明するためのタイミング図である。
【図69】 払出制御手段の他の構成例の一部を示すブロック図である。
【図70】 払出制御基板におけるCPUが実行するメイン処理の他の例を示すフローチャートである。
【図71】 未払出数の貸し球の払出処理が実行されるときの各信号の状態の一例を示すタイミング図である。
【符号の説明】
31 遊技制御基板(主基板)
37 払出制御基板
54 ROM
55 RAM
56 CPU
57 I/Oポート
162 ウォッチドッグタイマ回路
371 払出制御用CPU
385 ウォッチドッグタイマ回路
910,910A 電源基板
940,940A リセット管理回路
971 カウンタ(タイマ手段)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine, a coin gaming machine, or a slot machine in which a game is performed according to a player's operation, and particularly, a game is performed according to a player's operation in a gaming area on a gaming board. It relates to gaming machines.
[0002]
[Prior art]
As a gaming machine, when a game medium such as a game ball is launched into a game area by a launching device and the game medium wins in a prize area such as a prize opening provided in the game area, the value of a predetermined number of prize balls etc. Is paid out to the person. The game medium is paid out by a payout mechanism.
[0003]
The payout mechanism is generally controlled by prize ball control means mounted on the payout control board. Since the progress of the game is controlled by game control means mounted on the main board, the number of winning balls based on the winning is determined by the game control means and transmitted to the payout control board.
[0004]
The player also borrows game media and plays a game using the borrowed game media and the game media paid out in accordance with the winning. At that time, the game medium lending request from the player is received once by a lending request processing device such as a card unit, and the lending control means of the gaming machine receives the lending request from the player by communicating with the lending request processing device. A gaming machine lends game media in response to a lending request from a player, but the prize ball control means and the lending control means are often constituted by an integrated payout control means. In general, the payout control means includes a payout control microcomputer.
[0005]
[Problems to be solved by the invention]
When a power failure occurs due to a power failure, etc., the game machine must be restored to its initial state (for example, the state when the game machine was first turned on that day at the amusement store). , There may be a penalty for the player. For example, when the power-off state occurs due to a power failure, etc., while the payout control means has not completed the lending processing of all game media corresponding to the lending request via the lending request processing device, When the state of the gaming machine returns to the initial state, the rented game medium is not paid out, resulting in a disadvantage to the player. In addition, if a power-off state due to a power failure or the like occurs while the prize ball payout according to the winning is not completed, when the power supply is restored, the gaming medium as a prize ball when the state of the gaming machine returns to the initial state Unpaid, resulting in a disadvantage to the player.
[0006]
In order to prevent such a problem from occurring, the game control is interrupted in accordance with a predetermined signal generated along with a decrease in the power supply voltage value, and the power supply to the gaming machine is stopped at that time. In particular, it may be controlled to store in the storage means (backup storage means) that is backed up and wait for the power supply to be completely stopped.
[0007]
However, when the power supply voltage is lowered for a very short period due to a momentary power interruption or the like, the power supply voltage is recovered immediately. In such a case, it is conceivable that the control of the microcomputer does not completely escape from the state of waiting for the power supply to be completely stopped. That is, it is possible that the gaming machine control does not return to the normal state even though the power supply to the gaming machine is in the normal state.
[0008]
Therefore, the present invention can prevent a player from being disadvantaged with respect to the value payout of a game medium or the like even if a power failure state due to a power failure or the like occurs in a gaming machine, and can restore power in a very short time. It is an object of the present invention to provide a gaming machine that does not hinder control even if an instantaneous interruption occurs.
[0009]
[Means for Solving the Problems]
A gaming machine according to the present invention is a gaming machine in which a player can play a predetermined game using a game medium, and is generated when a game medium detection means for detecting the game medium and control is performed. There is a game control variation data storage means for storing variation data, and there is a game control microcomputer for controlling the progress of the game, and a payout control variation data storage means for storing the variation data generated during the control. The payout control microcomputer for controlling the payout of game media, the payout means for paying out the game media in response to the loan request, and the power supply to the gaming machine are stopped. A storage content holding means capable of holding the storage contents of the game control variation data storage means and the payout control variation data storage means for a predetermined period, and a game medium Power supply monitoring means for monitoring a voltage higher than the voltage supplied to the output means and detecting the occurrence of power interruption, and the game control microcomputer according to the input of the detection signal. , Processing for saving control state in game control variation data storage meansincludingAfter executing the process for stopping power supply for game control, transition to the standby state,In the game control power supply stop process, a process for setting a backup flag in the game control variable data storage means and a check data creation process used for determining whether or not the stored contents of the game control variable data storage means are normal. Before executing, execute the output port clear process to clear the signal output to the game control output port,The fluctuation data in the payout control microcomputer includes data that can identify the number of game media payouts that have not been paid out of the number of payouts of game media based on the loan request, and the payout control microcomputer detects Processing for storing a control state including data capable of specifying the number of unpaid in the payout control variable data storage means in response to signal inputincludingAfter executing the process for stopping power supply for payout control, it shifts to the standby state,In the process for stopping power supply for payout control, a process for setting a backup flag in the payout control variable data storage means and a process for creating check data used for determining whether or not the storage contents of the payout control variable data storage means are normal. Before executing, execute the output clear process to turn off the drive signal to the payout means,The game control microcomputer includes a return signal output means for outputting a return signal for returning from the standby state when the power supply is not stopped after a predetermined period after the power supply monitoring means outputs the detection signal. , When power supply is started or according to the input of return signal,On condition that the backup flag is set in the game control variation data storage means and that the storage content of the game control variation data storage means is confirmed to be normal based on the check data,Perform state recovery processing to recover the control state based on the stored contents stored in the game control variation data storage means,If the backup flag is not set in the game control variable data storage means, the memory contents of the game control variable data storage means are initialized regardless of whether the game control variable data storage means is normal or not. ProcessThe payout control microcomputer, when power supply is started or in response to the input of a return signal,On the condition that the backup flag is set in the payout control variable data storage means and that the storage contents of the payout control variable data storage means are confirmed to be normal based on the check data,When data that can specify the number of unpaid is stored in the variable data storage means for payout control, state recovery processing is performed to restore game media payout control based on the data that can specify the number of unpaidIf the backup flag is not set in the payout control variable data storage means, the storage contents of the payout control variable data storage means are stored regardless of whether the storage contents of the payout control variable data storage means are normal or not. Perform initialization processingIt is characterized by this.
[0010]
PayIt is preferable that the output control microcomputer performs a process for stopping the supply of power for payout control after executing a detection signal input process from the game medium detection means for a predetermined period when the power supply monitoring means outputs a detection signal. .
[0011]
Dispensing controlMicrocomputerPower supply monitoring meansWhen a detection signal is outputIn addition, it is preferable to execute a detection signal input process from the game medium detecting means after the driving of the payout means is stopped.
[0012]
Power supply monitoring meansOutputs a detection signalAfterWith a microcomputer for payout controlPayout control during execution of detection signal input processing from game medium detection meansMicrocomputerIt is preferable to include auxiliary drive power supply means capable of supplying power capable of driving the game medium detection means.
[0013]
Dispensing controlMicrocomputerIsWinningAccording toDrive the payout meansControl for paying out game mediaRun,Stored in the payout control variation data storage meansFluctuation dataIs,WinningData that can identify the number of payouts of game media that have not been paid out of the number of game media payouts corresponding to the game media may be included.
[0014]
As a game medium detection means,Detect game media paid out from payout means according to winningsA prize game medium detecting means;Detect game media paid out from the payout means in response to a rental requestIt is preferable to provide the rental game medium detecting means separately.
[0015]
A microcomputer for payout control when power supply to the gaming machine is startedTheA reset means for outputting a reset signal for enabling the operation may be provided, and the payout control microcomputer may perform the state recovery process in response to the input of the reset signal or the return signal.
[0016]
The return signal output means includes a first return signal output means for outputting a return signal to the game control microcomputer, and a second return signal output means for outputting the return signal to the payout control microcomputer. After the return signal output means outputs the return signal to the payout control microcomputer, the first return signal output means outputs the return signal to the game control microcomputer.You may do it.
[0017]
The payout control microcomputer is set so that a timer interrupt is periodically generated when the power supply is started, and the game medium is paid out based on the occurrence of the regularly generated timer interrupt. Execute interrupt processing for control,Based on the establishment of the interrupt prohibition condition, set the interrupt prohibition state to prohibit the execution of interrupt processing,In the process of stopping power supply for payout control,PercentWhen power supply is started by executing processing to save the interrupt status data indicating whether it is in the interrupt disabled status or the interrupt enabled status permitting execution in the payout control variable data storage means The state restoration process for restoring the interrupt prohibited state or the interrupt permitted state based on the interrupt state data may be performed.
[0018]
The payout control microcomputer is set to an interrupt prohibited state in which interrupt processing is prohibited during the process of receiving a command related to payout to the game medium from the game control microcomputer.It is preferable to do.
[0019]
The game control microcomputer is set so that a timer interrupt is periodically generated when power supply is started, and the progress of the game is controlled based on the occurrence of the regularly generated timer interrupt. Execute interrupt processing toBased on the establishment of the interrupt prohibition condition, set the interrupt prohibition state to prohibit the execution of interrupt processing,In the process of stopping power supply for game control,PercentWhen power supply is started by executing a process for storing interrupt state data in the game prohibition state or interrupt permission state permitting execution in the game control variable data storage means. The state recovery process for recovering to the interrupt prohibited state or the interrupt permitted state based on the interrupt state data may be performed.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, an overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. FIG. 1 is a front view of the
[0021]
As shown in FIG. 1, the
[0022]
Near the center of the
[0023]
An open /
[0024]
The
[0025]
In this example, a prize ball lamp 51 that is lit when there is a remaining number of prize balls is provided in the vicinity of one
[0026]
The
[0027]
The hit ball fired from the hit ball launching device enters the
[0028]
The rotation of the image in the
[0029]
When the combination of images in the
[0030]
Next, each board | substrate arrange | positioned at the back surface of the
As shown in FIG. 2, on the back surface of the
[0031]
On the back side of the gaming machine, there are installed a variable
[0032]
Furthermore, a
[0033]
FIG. 3 is a rear view of the mechanism plate of the
[0034]
The game balls paid out from the
[0035]
A lot of premium balls based on the winnings are paid out and the hitting
[0036]
Next, the configuration of the intermediate base unit installed on the
[0037]
A
[0038]
The ball break switches 187a and 187b are locked by locking pieces 188 at positions where it can be detected that about 27 to 28 game balls are present in the
[0039]
The central portion of the
[0040]
Below the
[0041]
FIG. 5 is an exploded perspective view of the
[0042]
As shown in FIG. 5, the
[0043]
The
[0044]
In addition, below the ball
[0045]
[0046]
A recess is formed at the tip of the
[0047]
In other words, the payout motor position sensor including the
[0048]
When the
[0049]
As shown in FIG. 4, a
[0050]
In this way, by providing the
[0051]
In this embodiment, a
[0052]
FIG. 6 is a block diagram illustrating an example of a circuit configuration in the
[0053]
Although not shown in FIG. 6, the count switch short-circuit signal is also transmitted to the basic circuit 53 via the switch circuit 58.
[0054]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the image display of the
[0055]
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a
[0056]
A ball hitting device for hitting and launching a game ball is driven by a
[0057]
In this embodiment, a reset signal whose low level indicates a reset state, a low active return signal, and a low active power-off signal are also input from the
[0058]
In this embodiment, the lamp control means mounted on the
[0059]
FIG. 7 is a block diagram showing components related to payout, such as components of the
[0060]
The CPU 56 of the
[0061]
Further, the detection signal from the prize
[0062]
When there is a winning, a payout control command indicating the number of winning balls is input to the
[0063]
In the
[0064]
The
[0065]
Further, a detection signal from the ball lending
[0066]
The
[0067]
A ball lending switch signal and a return switch signal are given from the
[0068]
When the power of the
[0069]
Then, the
[0070]
As described above, all signals from the
[0071]
In this embodiment, a reset signal, a return signal, and a power-off signal are also input from the
[0072]
In this embodiment, the case where the
[0073]
FIG. 8 shows the circuit configuration in the
[0074]
As shown in FIG. 8, a reset signal is supplied from the
[0075]
The display control CPU 101 operates in accordance with a program stored in the control data ROM 102. When an INT signal is input from the
[0076]
Then, the display control CPU 101 performs display control of the screen displayed on the
[0077]
8 also shows a
[0078]
The input buffer circuits 105A and 105B can pass signals only in the direction from the
[0079]
The outputs of the
[0080]
In addition, for example, a three-terminal capacitor or a ferrite bead is used as the
[0081]
FIG. 9 is a block diagram showing signal transmission / reception portions in the
[0082]
A reset signal is supplied from the
[0083]
As shown in FIG. 9, the lamp control command related to the lamp control is output from the output ports (
[0084]
In the
[0085]
In the
[0086]
Further, the lamp control CPU 351 outputs a light on / off signal to the
[0087]
As the
[0088]
In the
[0089]
FIG. 10 is a block diagram showing a configuration example of the voice control command signal transmission portion of the
[0090]
The
[0091]
As shown in FIG. 10, the voice control command is output from the output ports (
[0092]
Then, for example, a
[0093]
As the
[0094]
In the
[0095]
FIG. 11 is a block diagram showing a
[0096]
The
[0097]
The touch sensor circuit 93 outputs a firing permission signal to the
[0098]
FIG. 12 is a block diagram showing DC voltage and the like supplied from the
[0099]
In this embodiment, the
[0100]
As shown in FIG. 12, the ground side of the voltage supplied to each substrate is shared by the
[0101]
FIG. 13 is a block diagram illustrating a configuration example of the
[0102]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the
[0103]
However, each connector reaching each electric component control board may be provided on the
[0104]
The + 5V line from the DC-
[0105]
A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
[0106]
Further, a power
[0107]
The predetermined value for the
[0108]
Furthermore, when VSL (+ 30V) is used as the monitoring voltage, the voltage supplied to the various switches of the gaming machine is + 12V, so that it can be expected to prevent erroneous switch-on detection at the time of instantaneous power interruption. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop. Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes an on-state. However, if the power-off is recognized by monitoring the + 30V power supply voltage that decreases faster than + 12V, the switch output is turned on before the switch output shows the on-state. It is possible to enter a state of waiting for recovery and not detect switch output.
[0109]
Further, since the
[0110]
In the configuration shown in FIG. 13, the detection output (power cut-off signal) of the
[0111]
Further, a
[0112]
FIG. 14 is a block diagram illustrating a configuration example of the
[0113]
The reset IC 651 monitors the power supply voltage of VSL, which is the power supply voltage equal to the power supply voltage monitored by the power
[0114]
As shown in FIG. 14, the reset signal from the reset IC 651 is input to the
[0115]
The Q6 output of the counter IC 941 is input to the clock terminal of the flip-flop (FF) 942. The D input of the flip-
[0116]
For example, the detection voltage of the
[0117]
In this example, the detection condition for the power supply monitoring means to output a detection signal is that the + 30V power supply voltage has dropped to + 22V, and the condition for the reset IC 651 to output a low level that is a reset level is + 30V. The power supply voltage has dropped to + 9V. However, the voltage value used here is an example, and other values may be used.
[0118]
However, although the monitoring range is narrowed, it is also possible to use a + 5V power supply voltage as the monitoring voltage of the power supply monitoring means and the reset IC 651. Even in that case, the detection voltage of the power monitoring circuit is set higher than the detection voltage of the reset IC 651.
[0119]
While power is not supplied from the + 5V power supply that is the driving power source of the CPU 56 and the
[0120]
FIG. 14 shows a configuration in which the reset signal (low level signal) is given twice to the reset terminal of the CPU of each electrical component control board when the power is turned on, but the rising timing of the reset signal is only once. When using a CPU that reliably releases reset even if not, the circuit elements denoted by reference numerals 941 to 949 are not necessary. In that case, the output of the reset IC 651 is directly connected to the buffer circuits 961 to 964 and the
[0121]
In this embodiment, when a reset signal is supplied from the
[0122]
For example, when the CPU 56 of the
[0123]
Further, a counter 971 which is an example of timer means is mounted on the
[0124]
The output of the buffer circuit 973 becomes a return signal to the
[0125]
FIG. 15 is a timing chart for explaining the operation of the counter 971. As shown in (A), when the power supply voltage is lowered and the voltage value of VSL is lowered to the power-off signal output level (+22 V in this example), a power-off signal is generated. Specifically, the power-off signal becomes low level. Then, as will be described later, the
[0126]
The counter 971 starts counting when the power-off signal becomes low level, but the count-up value is the time for the voltage value of VSL to drop to a voltage capable of generating Vcc after the power-off signal becomes low level. Set as above. That is, at least the power supply voltage is set to be equal to or longer than the time during which the power supply voltage is reduced to a voltage at which the control operation is disabled. Since the counter 971 operates using Vcc as a power source, the count-up value is set to be equal to or greater than the value corresponding to the operable period of the counter 971. Therefore, generally, the counter 971 and other circuit components do not operate before the counter 971 counts up and a return signal is output.
[0127]
When an instantaneous power interruption or the like occurs, as shown in FIG. 15B, the voltage level of VSL is restored after a short period of time drop. When the voltage level of VSL becomes equal to or lower than the power-off signal output level, the power-off signal becomes low level, and the power supply stop process is started. Then, the CPU 56 and the
[0128]
As shown in FIGS. 6 and 7, in the
[0129]
FIG. 15B shows a case where a return signal is output immediately after the counter 971 counts up, but the
[0130]
16 and 17 are explanatory diagrams showing assignment of output ports of the game control means in this embodiment. As shown in FIG. 16, the
[0131]
Further, various information output signals from the
[0132]
FIG. 18 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 18, the
[0133]
Next, the operation of the gaming machine will be described.
FIG. 19 is a flowchart showing main processing executed by the CPU 56 on the
[0134]
In the initial setting process, the CPU 56 first sets the interrupt prohibition (step S1). Next, the interrupt mode is set to interrupt mode 2 (step S2), and a stack pointer designation address is set to the stack pointer (step S3). Then, the built-in device register is initialized (step S4). Further, after initialization (step S5) of CTC (counter / timer) and PIO (parallel input / output port) which are built-in devices (built-in peripheral circuits), the RAM is set to an accessible state (step S6).
[0135]
The CPU 56 used in this embodiment also incorporates an I / O port (PIO) and a timer / counter circuit (CTC). The CTC also includes two external clock / timer trigger inputs CLK / TRG2, 3 and two timer outputs ZC / TO0,1.
[0136]
The CPU 56 used in this embodiment has the following three types of maskable interrupt (INT) modes. When a maskable interrupt occurs, the CPU 56 automatically sets the interrupt disabled state and saves the contents of the program counter in the stack.
[0137]
Interrupt mode 0: The built-in device that has issued the interrupt request sends an RST instruction (1 byte) or a CALL instruction (3 bytes) onto the internal data bus of the CPU. Therefore, the CPU 56 executes the instruction at the address corresponding to the RST instruction or the address specified by the CALL instruction. At reset, the CPU 56 automatically enters interrupt
[0138]
Interrupt mode 1: In this mode, when an interrupt is accepted, the mode always jumps to address 0038 (h).
[0139]
Interrupt mode 2: A mode in which the address synthesized from the value (1 byte) of the specific register (I register) of the CPU 56 and the interrupt vector (1 byte: least significant bit 0) output by the built-in device indicates the interrupt address It is. That is, the interrupt address is an address indicated by 2 bytes in which the upper address is the value of the specific register and the lower address is the interrupt vector. Therefore, an interrupt process can be set at an arbitrary address (although it is skipped). Each built-in device has a function of sending an interrupt vector when making an interrupt request.
[0140]
Therefore, when the interrupt
[0141]
Then, it is confirmed whether or not data protection processing (for example, power failure occurrence NMI processing such as addition of parity data) has been performed in the backup RAM area when the power is turned off (step S7). In this embodiment, when an unexpected power failure occurs, processing for protecting data in the backup RAM area is performed. When such protection processing is performed, it is assumed that there is a backup. When it is confirmed that there is no backup, the CPU 56 executes an initialization process.
[0142]
In this embodiment, whether or not there is backup data in the backup RAM area is confirmed by the state of the backup flag set in the backup RAM area when the power is turned off. In this example, as shown in FIG. 20, if “55H” is set in the backup flag area, it means that there is a backup (ON state), and if a value other than “55H” is set, there is no backup (OFF). State).
[0143]
After confirming that there is a backup, the CPU 56 performs a data check of the backup RAM area (parity check in this example). In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state at the time of power-off, and therefore an initialization process that is executed at the time of power-on not at the time of power failure recovery is executed.
[0144]
If the check result is normal (step S8), the CPU 56 performs a game state restoration process for returning the internal state of the game control means and the control state of the electric component control means such as the display control means to the state when the power is cut off. (Step S9). Then, the saved value of the PC (program counter) saved in the backup RAM area is set in the PC, and the address is restored.
[0145]
In the initialization process, the CPU 56 first performs a RAM clear process (step S11). Also, initial value setting processing is performed for setting initial values in predetermined work areas (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a payout command storage pointer, etc.). Further, processing for initializing the sub-boards (
[0146]
Then, a CTC register set in the CPU 56 is set so that a timer interrupt is periodically generated every 2 ms (step S14). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value. Since the interruption is prohibited in step S1 of the initial setting process, the interruption is permitted before the initialization process is completed (step S15).
[0147]
In this embodiment, the built-in CTC of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. When the timer interrupt occurs, as shown in FIG. 21, the CPU 56 sets a timer interrupt flag indicating that a timer interrupt has occurred, for example (step S12).
[0148]
When the execution of the initialization process (steps S11 to S15) is completed, the main process shifts to a loop process in which it is confirmed whether or not a timer interrupt has occurred (step S17). In the loop, display random number update processing (step S16) is also executed.
[0149]
When the CPU 56 recognizes that a timer interrupt has occurred in step S17, it executes the game control process of steps S21 to S31. In the game control process, the CPU 56 first inputs the states of the switches such as the
[0150]
Next, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the
[0151]
Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S23). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S24).
[0152]
Further, the CPU 56 performs special symbol process processing (step S25). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the
[0153]
Next, the CPU 56 performs a process of setting a display control command related to the special symbol in a predetermined area of the
[0154]
Further, the CPU 56 performs information output processing for outputting data such as jackpot information, start information, probability variation information supplied to the hall management computer, for example (step S29).
[0155]
Further, the CPU 56 issues a drive command to the solenoid circuit 59 when a predetermined condition is established (step S30). The solenoid circuit 59 drives the
[0156]
Then, the CPU 56 executes a prize ball process for setting the number of prize balls based on the detection outputs of the
[0157]
With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, in the timer interrupt process, for example, only a flag indicating that an interrupt has occurred is set, and the game control process is executed in the main process, but the game control process is performed in the timer interrupt process. May be executed.
[0158]
In addition, the main process includes a process for determining whether or not to shift to the game control process, and whether or not the CPU 56 should shift to the game control process by the timer interrupt process based on the timer interrupt generated periodically. Since the flag for determining whether or not is set or the like, all of the game control processing is surely executed. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. ing.
[0159]
As described above, in this embodiment, the interrupt
[0160]
Of the
[0161]
Next, a specific example of the switch process (step S21) in the main process will be described. In this embodiment, when the ON state of the detection signal continues for a predetermined time, it is certainly determined that the switch is turned on, and processing corresponding to the switch on is started. A switch timer is used to measure the predetermined time. The switch timer is a 1-byte counter formed in the backup RAM area, and is incremented by 1 every 2 ms when the detection signal indicates an ON state. As shown in FIG. 22, the switch timer is provided by the number N of detection signals. In this embodiment, N = 12. In the RAM, the addresses of the switch timers are arranged in the same order as the bit arrangement order of the input ports (from top to bottom shown in FIG. 18).
[0162]
FIG. 23 is a flowchart illustrating a processing example of the switch processing in step S21 in the game control processing. The switch process is first executed in the game control process as shown in FIG. In the switch process, the CPU 56 first inputs data input to the input port 0 (step S71). Next, “8” is set as the number of processes (step S72), and the address of the switch timer for the winning
[0163]
FIG. 24 is a flowchart showing a switch check processing subroutine. In the switch check processing subroutine, the CPU 56 sets port input data, in this case, input data from the
[0164]
If the value of the carry flag is “1” (step S85), that is, if the detection signal of the winning
[0165]
If the value of the carry flag is “0”, that is, if the detection signal of the winning
[0166]
Thereafter, the CPU 56 adds 1 to the pointer (switch timer address) (step S90) and subtracts 1 from the number of processes (step S91). If the number of processes is not 0, the process returns to step S82. Then, the processes in steps S82 to S92 are repeated.
[0167]
The processes of steps S82 to S92 are repeated for the number of processes, that is, eight times, and during that time, the detection signal of the switch input to the 8 bits of the
[0168]
The CPU 56 inputs the data input to the
[0169]
In the switch check processing subroutine, since the above-described processing is executed, the processing of steps S82 to S92 is repeated for the number of processing, that is, four times, and the detection signal of the switch input to the 4 bits of the
[0170]
In this embodiment, since the game control process is started every 2 ms, the switch process is also executed once every 2 ms. Therefore, the switch timer is incremented by 1 every 2 ms.
[0171]
25 to 27 are flowcharts showing an example of the prize ball process in step S31 in the game control process. In this embodiment, in the prize ball processing, it is determined whether or not the
[0172]
In the prize ball process, the CPU 56 sets “0” as the offset of the input determination value table (step S121), and sets “0” as the offset of the address of the switch timer (step S122). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “0” indicates that the switch timer corresponding to the winning
[0173]
The input determination value table is a ROM area in which a determination value for determining that the switch has been turned on when it is detected how many times it is continuously turned on is set for each switch. A configuration example of the input determination value table is shown in FIG. As shown in FIG. 30, the input determination value table includes “2”, “50”, “250”, “30”, “250”, “1” in order from the top, that is, from the smallest address value. The judgment value is set. In the switch-on check routine, the judgment value set at the address determined by the head address and the offset value in the input judgment value table is compared with the value of the switch timer determined by the head address and the offset value of the switch timer. If they match, for example, a switch-on flag is set.
[0174]
An example of the switch-on check routine is shown in FIG. In the switch-on check routine, the CPU 56 sets the head address of the input determination value table (see FIG. 30) (step S101). Then, an offset is added to the address (step S102), and a switch-on determination value is loaded from the address after the addition (step S103).
[0175]
Next, the CPU 56 sets the start address of the switch timer (step S104), adds an offset to the address (step S105), and loads the value of the switch timer from the address after the addition (step S106). Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the values of the switch timers corresponding to the switches are loaded.
[0176]
Then, the CPU 56 compares the loaded switch timer value with the switch-on determination value (step S107). If they match, a switch-on flag is set (step 108).
[0177]
In this case, in the switch-on check routine, the switch-on flag is set if the value of the switch timer corresponding to the winning
[0178]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S130), and sets “4” as the offset of the switch timer address (step S131). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Also, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “4” designates the switch timer corresponding to the
[0179]
In the switch-on check routine, if the value of the switch timer corresponding to the
[0180]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S135), and sets “5” as the offset of the switch timer address (step S136). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the offset “5” of the switch timer address indicates that the switch timer corresponding to the
[0181]
In the switch-on check routine, if the value of the switch timer corresponding to the
[0182]
Further, the CPU 56 sets “1” as the offset of the input determination value table (step S150), and sets “9” as the offset of the switch timer address (step S151). The offset “1” in the input determination value table means that the second data “50” in the input determination value table is used. Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “9” designates the switch timer corresponding to the
[0183]
In the switch-on check routine, if the value of the switch timer corresponding to the
[0184]
Further, the CPU 56 sets “2” as the offset of the input determination value table (step S156), and sets “0A (H)” as the offset of the switch timer address (step S157). The offset “2” in the input determination value table means that the third data “250” in the input determination value table is used. Also, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “0A (H)” is designated by the switch timer corresponding to the ball break
[0185]
In the switch-on check routine, if the value of the switch timer corresponding to the ball-
[0186]
Then, the CPU 56 confirms whether or not the payout is stopped (step S201). The payout stop state is a state after a payout stop state designation command is sent to the
[0187]
When any of them changes to the on state, a command transmission control process related to designation of the payout stop state is performed (step S203). In the command transmission control process, after predetermined data is set in the command transmission table for the payout control command, the payout control command sending process is executed. In step S202, when one of the flags is already in the on state and the other flag is in the on state, the command transmission control process (step S203) is not performed.
[0188]
If it is in the payout stop state, it is checked whether both the ball-out state flag and the full tank flag are turned off (step S204). When both are turned off, command transmission control processing relating to designation of canceling the payout stop is performed (step S205).
[0189]
Next, the CPU 56 sets a payout control command related to the number of winning balls according to the winning in the command transmission table, and performs control to send out a payout control command according to the set content. First, the value of the 15 counter is checked (step S221). As described above, the 15 counter is counted up when the game ball wins the big winning opening and the
[0190]
The total winning ball number storage buffer is a buffer for storing a cumulative value of the number of winning balls instructed to the payout control means (however, subtracted when paying out), and is formed in the backup RAM.
[0191]
If the value of the 15 counter is 0, the value of the 10 counter is checked (step S225). As described above, the 10 counter is counted up when a game ball wins a winning opening and the winning
[0192]
If the value of the 10 counter is 0, the value of the 6 counter is checked (step S231). As described above, the six counter is counted up when the game ball wins the start winning opening and the
[0193]
As described above, when the payout control command for instructing the number of prize balls is output from the game control means to the
[0194]
FIG. 29 is a flowchart illustrating an example of the winning ball number subtraction process. In the winning ball number subtraction process, the CPU 56 first loads the stored value of the total winning ball number storage buffer (step S241). Then, it is confirmed whether or not the stored value is 0 (step S242). If 0, the process ends.
[0195]
If it is not 0, the switch timer for the prize ball count switch is loaded (step S243), and the load value is compared with the ON determination value (in this case, “2”) (step S244). If they match (step S245), it is assumed that the prize
[0196]
Also, the value of the prize ball information counter is incremented by 1 (step S247). If the value of the prize ball information counter is 10 or more (step S248), the value of the prize ball information output counter is incremented by 1 (step S249), and the value of the prize ball information counter is incremented by -10 (step S250). The value of the prize ball information output counter is referred to in the information output process (step S29) in the main process shown in FIG. 15. If the value is 1 or more, the prize ball signal (
[0197]
When the value stored in the total prize ball number storage buffer becomes 0 (step S251), the prize ball paying-in flag is cleared (step S252), and a lamp control command is issued to notify that there is no prize ball remaining number. After command data indicating that the prize ball lamp 51 is extinguished is set in the command transmission table (step S253), a lamp control command sending process is executed (step S254).
[0198]
Next, a method for sending a control command from the game control means to each electric component control means will be described. FIG. 31 is an explanatory diagram showing an example of a command form of a control command sent from the
[0199]
FIG. 32 is a timing chart showing the relationship between an 8-bit control signal and an INT signal (strobe signal) that constitute a control command from the game control board to each of the other electrical component control boards. As shown in FIG. 32, when a predetermined period elapses after MODE or EXT data is output to the output port, the CPU 56 turns on an INT signal that is a signal indicating data output. Further, when a predetermined period has elapsed from that point, the INT signal is turned off.
[0200]
FIG. 33 is an explanatory diagram showing an example of the contents of the payout control command. In the example shown in FIG. 33, a command FF00 (H) with MODE = FF (H) and EXT = 00 (H) is a payout control command for designating a payout enabled state. A command FF01 (H) with MODE = FF (H) and EXT = 01 (H) is a payout control command for designating a payout stop state. A command F0XX (H) with MODE = F0 (H) is a payout control command for designating the number of winning balls. “XX”, which is EXT, indicates the number of payouts.
[0201]
When the payout control means receives the payout control command of FF01 (H) from the game control means of the
[0202]
The payout control command is sent only once so that the payout control means can recognize it. In this example, “recognizable” means that the INT signal is turned on, and “recognizable only once” means that in this example, each of the first and second bytes of the payout control signal is sent. In response, the INT signal is turned on only once.
[0203]
When a control command is to be output from the game control means to each electrical component control board such as a payout control board, the command transmission table is set. FIG. 34A is an explanatory diagram showing a configuration example of the command transmission table. One command transmission table is composed of 3 bytes, and INT data is set in the first byte. In the
[0204]
Although the EXT data itself may be set in the area of the
[0205]
FIG. 34 (B) is an explanatory diagram showing a configuration example of INT data.
[0206]
[0207]
When a control command for each electric component control board is output to the corresponding output port (
[0208]
FIGS. 35 to 37 are flowcharts showing a processing example of a non-maskable interrupt process (power supply stop process) executed in response to a power-off signal from the
[0209]
In the power supply stop process, the CPU 56 saves the AF register (accumulator and flag register) in a predetermined backup RAM area (step S451). Further, the interrupt flag is copied to the parity flag (step S452). The parity flag is formed in the backup RAM area. Also, the BC register, DE register, HL register, IX register, and stack pointer are saved in the backup RAM area (steps S454 to S458). When the power is restored, the register contents are restored based on the saved contents, and the interrupt permission / prohibition state is internally set according to the contents of the parity flag.
[0210]
Next, in this embodiment, the detection signal of the prize
[0211]
In this embodiment, a predetermined period measuring counter is used to measure the predetermined period. The value of the counter for measuring the predetermined period is decremented by 1 every time a loop of the switch detection process (a loop starting from S461 and returning to S461) described below is executed once from the initial value m, and the value becomes 0. It is assumed that the predetermined period has ended. Since there is an exception in the detection processing loop, almost constant processing is performed, and therefore, m times the time required for one round of the loop corresponds to a predetermined period.
[0212]
In order to measure the predetermined period, a built-in timer of the CPU 56 may be used. That is, a predetermined value (corresponding to a predetermined period) is set in the built-in timer at the start of the switch detection process. Each time the switch detection processing loop is executed once, the count value of the built-in timer is checked. When the count value reaches 0, it is assumed that the predetermined period has ended. An interrupt by the internal timer can be used to detect that the value of the internal timer has reached 0, but at this stage, the control content (such as each value stored in the RAM) should not be changed. A program configuration is preferred in which the count value of the built-in timer is read and checked instead of using a program.
[0213]
The predetermined period is set to be equal to or longer than the time from when the game ball falls from the
[0214]
At least for a predetermined period during which the switch detection process is executed, the prize
[0215]
Since the input port and the CPU 56 are also driven by the + 5V power source created by the
[0216]
In step S461, an initial value n corresponding to a time of 2 ms is set in the 2 ms measurement counter. Then, until the value of the 2 ms measurement counter becomes 0 (step S462), the value of the 2 ms measurement counter is decremented by 1 (step S463).
[0217]
When the value of the 2 ms measurement counter becomes 0, the input of the detection signal of the prize
[0218]
Then, the switch timer indicated by the pointer (the address of the switch timer is set) is loaded (step S468), and the comparison value is shifted to the right (from the upper bit to the lower bit) (step S469). Data of the
[0219]
If the value of the carry flag is “1” (step S470), that is, if the detection signal of the prize
[0220]
When the value of the switch timer becomes 2 (step S473), 1 is subtracted from the value stored in the total prize ball number storage buffer (step S474), and the value of the prize ball information counter is incremented by 1 (step S475). . If the value of the prize ball information counter is 10 or more (step S476), the value of the prize ball information output counter is incremented by 1 (step S477), and the value of the prize ball information counter is incremented by -10 (step S478).
[0221]
Next, the value of the counter for measuring the predetermined period is decremented by -1 (step S479). If the value is not 0, the process returns to step S461.
[0222]
If the prize
[0223]
In this embodiment, the switch detection process of only the winning
[0224]
When the predetermined period has elapsed (step S480), that is, when the value of the counter for measuring the predetermined period becomes 0, the backup specified value ("55H" in this example) is stored in the backup flag (step S481). The backup flag is formed in the backup RAM area. Next, parity data is created (steps S482 to S491). That is, first, the clear data (00) is set in the checksum data area (step S482), and the checksum calculation start address is set in the pointer (step S483). Also, the number of checksum calculations is set (step S484).
[0225]
Then, an exclusive OR between the contents of the checksum data area and the contents of the RAM area pointed to by the pointer is calculated (step S485). The calculation result is stored in the checksum data area (step S486), the pointer value is incremented by 1 (step S487), and the checksum calculation count value is decremented by 1 (step S488). The processing of steps S485 to S488 is repeated until the value of the checksum calculation count becomes 0 (step S489).
[0226]
When the value of the checksum calculation count becomes 0, the CPU 56 inverts the value of each bit of the contents of the checksum data area (step S490). Then, the inverted data is stored in the checksum data area (step S491). This data becomes parity data to be checked when the power is turned on. Next, an access prohibition value is set in the RAM access register (step S492). Thereafter, the built-in
[0227]
In this embodiment, the RAM area in which data used in the game control process is stored is all backed up. Therefore, the checksum generation process indicating whether or not the contents are correctly stored and the RAM access prevention process for preventing the contents from being rewritten correspond to the process for storing the gaming state.
[0228]
When processing for prohibiting access to the
[0229]
In this embodiment, the power supply stop process is executed according to the NMI. However, the power supply stop signal is connected to the maskable terminal of the CPU 56 and the power supply stop process is executed by the maskable interrupt process. May be. Alternatively, a power-off signal may be input to the input port and the power supply stop process may be executed according to the input port check result.
[0230]
Further, in this embodiment, the register saving process is performed at the beginning of the process activated in response to the power-off signal, but when the register is not used in the switch detection process, after executing the switch detection process, That is, the register saving process can be performed before the backup flag setting and the checksum calculation process. In that case, the register saving process, the backup flag setting process, and the checksum calculation process can be regarded as a power supply stop process. Further, even when several registers are used in the switch detection process, the register storage process can be performed before the backup flag setting process and the checksum calculation process for the unused registers.
[0231]
FIG. 38 is a timing chart showing an example of how detection signal input processing from the payout detection means is executed. In this embodiment, the power-off signal is input to the
[0232]
As shown in FIG. 38, when the prize ball payout is executed around the time when the power-off signal is turned on (in this example, the change from the high level to the low level), the detection signal input process from the payout detecting means is executed. Within a predetermined period, the prize
[0233]
When the voltage value of VSL further decreases to a predetermined value (+9 V in this example), the output of the reset IC 651 constituting the
[0234]
When the voltage value of VSL is further decreased to be lower than a voltage capable of generating Vcc (+5 V for driving various circuits), each circuit cannot be operated on each substrate. However, in the
[0235]
As will be described later, the
[0236]
The
[0237]
FIG. 39 is an explanatory diagram showing an example of the
[0238]
In such a third type pachinko gaming machine, even when it is configured to save the control state in response to the occurrence of a power failure or the like, first, for example, in the process activated in response to the power-off signal, the output port is cleared. In the process, the motor or the like that drives the rotor 30C is stopped. Since the game ball guided to the start port switch (the switch for detecting the game ball entering the rotor 30C) by the rotor 30C is subjected to the switch detection process for a predetermined period even after it is detected that the power is cut off. It can be detected by the start switch. Therefore, when the power supply is restored, it is guaranteed that the operating condition of the special winning opening 30D is established. In this case, the predetermined period is a period longer than the time until the game ball moves from the part holding the game ball of the rotor 30C to the start port switch. In addition, even for the switch provided in the right-generating electric accessory 30B, even if it is detected that the power supply is cut off, the detection process is executed for a predetermined period, thereby preventing unauthorized loss of the right. .
[0239]
If all switches are detected in the switch detection process in the process activated in response to the occurrence of the power-off signal, the switch process shown in FIG. 23 may be called during a predetermined period. . And when comprised in that way, the process when a switch timer value reaches an ON determination value is also performed. For example, when the switch timer value of the winning ball switch reaches the ON determination value, a process for setting the number of winning balls is performed (for example, increment of 15 counters), or the switch timer value of the
[0240]
Hereinafter, the gaming state restoration process will be described.
FIG. 40 is a flowchart showing an example of the gaming state restoration process shown in step S9 of FIG. In this example, the CPU 56 restores the value stored in the backup RAM to each register (step S91). Then, based on the data stored in the backup RAM, the gaming state at the time of power failure is confirmed and returned. That is, based on the data stored in the backup RAM, the
[0241]
As described above, in the game state restoration process, the state of various electrical components is restored according to the restored internal state, and control is performed on the
[0242]
In this embodiment, when the gaming state is restored to the power-off state, the CPU 56 restores the interrupt permission / prohibition state at the previous power-off, so that the value of the parity flag stored in the backup RAM is restored. Is confirmed (step S95). If the parity flag is off, interrupt permission is set (step S96). However, if the parity flag is in the on state, the gaming state restoration process is terminated as it is (while keeping the interrupt prohibited state set in step S1). The fact that the parity flag is in the on state means that the interrupt was prohibited at the previous power-off as shown in step S452 in FIG. Therefore, when the parity flag is in the on state, no interrupt is permitted.
[0243]
In this embodiment, the following state recovery is possible by the gaming state recovery process described above.
[0244]
The states of the
[0245]
When the power is cut off during the change of the special symbol, information on the change time (for example, 10 seconds) of the variable display pattern and the already executed time (for example, 4 seconds) is backed up. Then, at the time of recovery, the
[0246]
Even if the power is cut off during the big hit game, the remaining time of the interval between rounds or between rounds is displayed at the time of recovery, as in the case where the power is cut off during the special symbol change described above. The
[0247]
The display states of the
[0248]
The sound generation state controlled by the sound control means is restored except when the special symbol is changing and the big hit game is being played. However, if the game is a big hit game when the power is turned off, it can be restored to the initial state of each control section. When the power is cut off during the special symbol fluctuation, the sound generation state is controlled for the remaining time in the same manner as the display control of the
[0249]
In this embodiment, a control command for restoring the state is sent from the game control means of the
[0250]
Further, as will be described later, since the payout control means mounted on the
[0251]
In the above embodiment, the case where the data storage process and the restoration process are performed in the game control means has been described, but part of the RAM in the payout control means, the sound control means, the lamp control means, and the display control means is also included. The power supply is backed up, and the payout control means, the display control means, the sound control means, and the lamp control means may perform the processing as described above. However, the payout control means, the display control means, the sound control means, and the lamp control means do not need to perform command transmission processing at the time of recovery.
[0252]
Next, as an example of the case where the data storage process and the recovery process are performed in the electrical component control means other than the game control means, the case where the data storage and recovery is performed in the payout control means will be described.
[0253]
As shown in FIG. 7, in the
[0254]
The INT signal from the
[0255]
FIG. 41 is an explanatory diagram showing assignment of output ports in this embodiment. As shown in FIG. 41, the output port C (
[0256]
FIG. 42 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 42, the input port A (
[0257]
FIG. 43 is a flowchart showing main processing executed by the
[0258]
In this embodiment, one channel of the built-in CTC is used in the timer mode. Accordingly, in the built-in device register setting process in step S704 and the process in step S705, register setting for setting the channel to be used to timer mode, register setting for permitting interrupt generation, and setting an interrupt vector. The register is set. The interrupt by the channel is used as a timer interrupt. For example, when it is desired to generate a timer interrupt every 2 ms, a value corresponding to 2 ms is set as an initial value in a predetermined register (time constant register).
[0259]
The interrupt vector set for the channel set to the timer mode (
[0260]
Further, another channel (
[0261]
The interrupt vector set in the channel (channel 2) set in the counter mode corresponds to the head address of the command reception interrupt process described later. Specifically, the start address of the command reception interrupt process is specified by the value set in the I register and the interrupt vector.
[0262]
In this embodiment, the
[0263]
The interrupt based on the count-up of the CTC channel 2 (CH2) is an interrupt that occurs when the value of the timer counter register CLK / TRG2 described above becomes “0”. Therefore, for example, in step S705, the initial value “1” is set in the timer counter register CLK / TRG2 as the specific register. An interrupt based on the count-up of CTC channel 3 (CH3) is an interrupt that occurs when the internal clock (system clock) of the CPU is counted down and the register value becomes “0”. Used as an interrupt. Specifically, the register value of CH3 is subtracted at 1/256 period of the system clock. In step S705, the CH3 register is set to a value corresponding to 2 ms as an initial value.
[0264]
Interrupts based on CTC CH2 count-up have a higher priority than interrupts based on CH3 count-up. Therefore, when the count-up occurs simultaneously, the interrupt based on the CH2 count-up, that is, the interrupt that triggers the execution of the command reception interrupt process is given priority.
[0265]
Then, the
[0266]
After confirming that there is a backup, the
[0267]
If the check result is normal (step S708), the
[0268]
In the initialization process, the
[0269]
In this embodiment, the built-in CTC of the
[0270]
The
[0271]
In the payout control process, the
[0272]
Next, the
[0273]
Next, the
[0274]
Next, the
[0275]
Further, the
[0276]
In this embodiment, a stepping motor is used as the
[0277]
Next, error detection processing is performed, and predetermined display is performed on the
[0278]
The output port C is accessed in the payout motor control process (step S758) in the payout control process. The output port D is accessed by error processing (step S759) in the payout control processing. The output port E is accessed in the ball lending control process (step S756) and the prize ball control process (step S757) in the payout control process.
[0279]
FIG. 45 is an explanatory diagram showing an example of use of the RAM built in the
[0280]
As described above, the number of unpaid prize balls and the number of rented balls are stored in the backup RAM area capable of holding the contents for a predetermined period. Therefore, even if an unexpected power failure such as a power failure occurs, If the power is restored, the winning ball processing and ball lending processing stored in the backup RAM area can be continued. Therefore, the disadvantage given to the player can be reduced.
[0281]
FIG. 46 is an explanatory diagram showing a configuration example of a reception buffer for storing a payout control command received from the
[0282]
FIG. 47 is a flowchart showing a payout control command reception process by an interrupt process. The payout control INT signal from the
[0283]
In the payout control command reception process, the
[0284]
If it is not the first byte of the payout control command, it is confirmed whether or not the first byte has already been received (step S854). Whether or not it has already been received is confirmed by whether or not valid data is set in the reception buffer (deterministic command buffer).
[0285]
If the first byte has already been received, it is confirmed whether or not the first bit of the received 1 byte is “0”. If the first bit is “0”, it is determined that the valid second byte has been received, and the received command is stored in the confirmed command buffer indicated by the command reception number counter + 1 in the reception buffer area (step S855). The first bit of “0” should be the EXT byte (second byte) of the payout control command having a 2-byte configuration (see FIG. 31). If the confirmation result in step S854 indicates that the first byte has already been received, the process ends unless the first bit of the data received as the second byte is “0”.
[0286]
When the second byte of command data is stored in step S855, 2 is added to the command reception number counter (step S856). Then, it is confirmed whether or not the command reception counter is 12 or more (step S857). If it is 12 or more, the command reception number counter is cleared (step S858). Thereafter, the saved register is restored (step S859), and interrupt permission is set (step S859).
[0287]
Interrupts are disabled during command reception interrupt processing. As described above, since the interrupt is enabled during the 2 ms timer interrupt processing, if a command reception interrupt occurs during the 2 ms timer interrupt, the command reception interrupt processing is executed with priority. The Even if a 2 ms timer interrupt occurs during command reception interrupt processing, the interrupt processing is awaited. Thus, in this embodiment, the processing priority of command reception processing from the
[0288]
The payout control command has a 2-byte configuration, and the first byte (MODE) and the second byte (EXT) can be immediately distinguished on the receiving side. In other words, the reception side can immediately detect whether the data as MODE or the data as EXT has been received by the first bit. Therefore, as described above, it can be easily determined whether or not appropriate data has been received.
[0289]
FIG. 48 is a flowchart illustrating an example of the command analysis execution process in step S753. In the command analysis execution process, the
[0290]
If the received payout control command is a payout number instruction command, the number specified by the payout number instruction command is added to the total number memory (step S753c). That is, the
[0291]
FIG. 49 is a flowchart showing an example of the payout stop state setting process in step S754. In the payout stop state setting process, the
[0292]
If it is confirmed in step S754b that the received command is not a payout stop instruction command, it is checked whether or not the received payout control command is a payout start instruction command (step S754d). If it is a payout start instruction command, the payout stop state is canceled (step S754e).
[0293]
FIG. 50 is a flowchart illustrating an example of the switch process in step S751. In the switch process, the
[0294]
Then, the value of the prize ball count switch-on counter is checked. If the value is 250 (step S751c), a prize ball clogging flag is set (step S751d). That is, the prize ball clogging flag is set when the prize
[0295]
When the value of the prize ball count switch on counter becomes 2 (step S751e), it is determined that the prize
[0296]
When it is confirmed in step S751a that the prize
[0297]
Then, the value of the ball lending count switch-on counter is checked. If the value is 250 (step S7511), the lending ball clogging flag is set (step S751m). In other words, the lending ball clogging flag is set when the ball lending
[0298]
When the value of the ball lending count switch on counter becomes 2 (step S751n), it is determined that the ball lending
[0299]
When it is confirmed in step S751j that the ball lending
[0300]
FIG. 51 is a flowchart illustrating an example of the ball lending control process in step S756. In this embodiment, the maximum value of the continuous payout number is set as one unit (for example, 25) of the lending ball, but the maximum value of the continuous payout number may be another number.
[0301]
In the ball lending control process, the
[0302]
Strictly speaking, the
[0303]
In step S518, the
[0304]
Next, the
[0305]
If it is during the lending ball passage waiting time in step S518, the
[0306]
When the end of the lending ball passage waiting time is confirmed, all the lending balls in one unit are in a state of being paid out. Therefore, the
[0307]
After turning off the EXS signal indicating acceptance of the ball lending request, if the BRQ signal, which is the ball lending request signal, is turned on again within a predetermined period, the ball without turning off the sorting
[0308]
The contents of the rental ball number storage are saved by the backup power source of the
[0309]
FIG. 52 is a flowchart showing the ball lending count switch check process executed in steps S520 and S524. The ball lending count switch check process is a process of monitoring the state of the ball lending
[0310]
In the ball lending count switch check process, the
[0311]
When the ball lending
[0312]
Accordingly, when the ball lending count switch OFF waiting flag is on (step S520h), the
[0313]
If it is confirmed in step S520h that the ball lending count switch OFF waiting flag is not turned on, the timer T11 is started (step S520i), and the ball lending count switch ON waiting flag is set (step S520j).
[0314]
As described above, in this embodiment, every time it is confirmed that one game ball has been lent, the rented ball number storage is decremented by one.
[0315]
53 and 54 are flowcharts showing an example of the prize ball control process in step S758. In this example, the maximum value of the continuous payout number is the same as the unit of the lending ball (for example, 25), but the maximum value of the continuous payout number may be another number.
[0316]
In the winning ball control process, the
[0317]
If neither the lending ball payout nor the prize ball payout is found, the
[0318]
If there is no ball lending preparation request from the
[0319]
If the number of prize balls stored in the total number memory is 25 or more, the
[0320]
FIG. 54 is a flowchart showing an example of a process during a prize ball in the payout control process by the
[0321]
Then, the
[0322]
In step S541, if it is during the prize ball passage waiting time, the
[0323]
In this embodiment, the ball lending is prioritized over the prize ball processing according to the determination in step S531, but the prize ball processing may be prioritized over the ball lending.
[0324]
FIG. 55 is a flowchart showing the prize ball count switch check process executed in steps S543 and S547. The prize ball count switch check process is a process of monitoring the state of the prize
[0325]
In the prize ball count switch check process, the
[0326]
When the prize
[0327]
Accordingly, the
[0328]
If it is confirmed in step S543h that the award ball count switch OFF waiting flag is not turned on, the timer T12 is started (step S543i), and the award ball count switch ON waiting flag is set (step S543j).
[0329]
The contents of the total number storage and the rental ball number storage are stored by the backup power source of the
[0330]
The
[0331]
56 to 58 are flowcharts showing an example of non-maskable interrupt processing executed in response to the power-off signal from the
[0332]
In the non-maskable interrupt process, the
[0333]
Next, the drive signal output to the dispensing
[0334]
In this embodiment, a predetermined period measuring counter is used to measure the predetermined period. The value of the counter for measuring the predetermined period is decremented by 1 every time a switch detection processing loop (a loop starting from S763 and returning to S763) described below is executed once from the initial value m. It is assumed that the predetermined period has ended. Since there is an exception in the detection processing loop, almost constant processing is performed, and therefore, m times the time required for one round of the loop corresponds to a predetermined period.
[0335]
In order to measure the predetermined period, an internal timer of the
[0336]
At least during a predetermined period in which the switch detection process is executed, the prize
[0337]
Since the input port and the
[0338]
Furthermore, in this embodiment, the sorting
[0339]
Note that the capacitor 923 used in this embodiment is an example of an auxiliary driving power supply, but another auxiliary driving power supply may be used. At least during the above-mentioned predetermined period, auxiliary driving of other modes is possible as long as it can drive the payout control means such as the prize
[0340]
In the detection signal input process (switch detection process) from the payout detection means, the
[0341]
If the value of the counter for measuring the predetermined period is not 0, it is confirmed whether or not the prize ball count switch is on (step S765). If it is ON, the value of the detection period counter is decremented by 1 (step S766), and then it is confirmed whether or not the value of the detection period counter becomes 0 (step S767). If it is 0, the detection signal of the prize
[0342]
If it is confirmed in step S765 that the prize ball count switch is not on, the detection signal of the prize
[0343]
If the prize
[0344]
Note that a timer process for preventing erroneous detection is also performed in the normal switch process (step S751 in FIG. 41). Therefore, such normal switch processing may be called. Here, the timer process using the counter for the detection period is performed, but the timer in the switch detection process using the CPU built-in timer is the same as in the case of measuring the predetermined period. Processing may be realized.
[0345]
When the winning ball count switch is not on and the ON state of the winning
[0346]
If it is confirmed in step S775 that the ball lending count switch is not on, the detection signal of the ball lending
[0347]
If the ball lending
[0348]
When the predetermined period has elapsed (step S764), the
[0349]
In this embodiment, all RAM areas in which data used in the payout control process are stored are backed up. Therefore, the checksum generation process indicating whether or not the contents are correctly stored and the RAM access prevention process for preventing the contents from being rewritten correspond to the process for storing the payout control state.
[0350]
As described above, in this embodiment, when a power-off signal is output in response to the occurrence of a power failure or the like, first, the driving of the
[0351]
In other words, in this embodiment, when the control state is stored in the backup storage means when the power supply to the gaming machine is stopped, it is possible to prevent a control contradiction or the like from occurring.
[0352]
When the RAM access prevention process is completed, the
[0353]
As described above, in each of the above-described embodiments, when a power interruption signal is output in response to the occurrence of a power failure or the like, first, after the driving of the dispensing device is stopped, detection from the dispensing detection means for a predetermined period. A signal input process is executed, and thereafter, a process for storing a payout control state including the total number of unpaid prize balls and lending balls is performed. Therefore, the game ball that was being paid out when the power failure occurred is also reflected in the saved contents of the backup RAM. Therefore, in a case where the control state is stored in the backup storage means when the power supply to the gaming machine is stopped, it is possible to prevent inconsistencies between the stored control state and the actual control state. it can.
[0354]
In addition, as described above, when a power-off signal is generated due to a momentary power-off or the like, the power-supply voltage is restored to a normal value and the gaming machine returns to a controllable state. When such a situation occurs, a return signal is supplied from the
[0355]
In this embodiment, the total number of unpaid prize balls and lending balls is stored, but other storage methods such as storing the number of payouts (for example, 25 per time) are used. However, when the detection signal input process from the payout detection means is executed for a predetermined period in response to the power-off signal, it is possible to prevent inconsistencies in the stored control state. Is done.
[0356]
Here, a timer (detection period counter) is set when the detection signal of the winning
[0357]
Further, in this embodiment, the register saving process is performed at the beginning of the process activated in response to the power-off signal, but when the register is not used in the switch detection process, after executing the switch detection process, That is, the register saving process can be performed before the backup flag setting and the checksum calculation process. In this case, the register saving process, the backup flag setting process, and the checksum calculation process can be regarded as a power supply stop process. Further, even when several registers are used in the switch detection process, the register storage process can be performed before the backup flag setting process and the checksum calculation process for the unused registers.
[0358]
In the above-described embodiment, the operation of the ball dispensing device is stopped at the start of an interrupt process by an interrupt generated in response to a power-off signal (in the above-described example, a non-maskable interrupt process), and is paid out for a predetermined period. Input processing of the detection signal from the detection means was performed. However, when power supply to the gaming machine is stopped, a first signal indicating that may be generated first, and a second signal may be generated when the voltage further decreases. Then, the operation of the ball dispensing device is stopped according to the first signal, the detection signal is input from the dispensing detection means, and the control state is stored in the backup RAM according to the second signal. You may go.
[0359]
In the above embodiment, the return signal from the
[0360]
FIG. 60 is a flowchart showing a part of the non-maskable interrupt process (process when power supply is stopped) of the game control means configured as described above. The flowchart shown in FIG. 60 is executed following the processing of steps S451 to S491 shown in FIGS. That is, in this embodiment, in a standby state waiting for a system reset after setting an access prohibition value in the RAM access register (step S492), the return signal ON detection is executed via the input port (step S500). ). When the return signal is turned on, the process jumps to step S1 of the main process shown in FIG. When the execution of the main process is started, the gaming state is saved when the power-off signal is output. Therefore, the gaming state restoration process is executed in the process of step S9, and the game control is performed when the power-off signal is generated. The game control is continued from this state.
[0361]
The return signal is input to bit 4 (see FIG. 18) of the
[0362]
Furthermore, a return signal input to the input port may be detected also in the non-maskable interrupt process of the payout control means.
[0363]
In each of the above-described embodiments, the return signal is generated by the
[0364]
The
[0365]
The output of the
[0366]
The predetermined values for the reset ICs in the
[0367]
Therefore, when the power is turned on and VSL rises, the output of the
[0368]
The
[0369]
FIG. 64 is a flowchart showing an example of non-maskable interrupt processing (power supply stop time processing) of the game control means when a return signal is not generated in the power supply board 910A. The flowchart shown in FIG. 64 is executed following the processing of steps S451 to S491 shown in FIGS. That is, in this embodiment, in a standby state waiting for a system reset after setting an access prohibition value in the RAM access register (step S492), first, an initial value M of the counter is set (step S111). Then, while subtracting 1 from the counter value (step S112), it is checked whether the counter value has become 0 (step S113).
[0370]
When the counter value becomes 0, the process jumps to step S1 of the main process shown in FIG. When the execution of the main process is started, the gaming state is saved when the power-off signal is output. Therefore, the gaming state restoration process is executed in the process of step S9, and the game control is performed when the power-off signal is generated. The game control is continued from this state.
[0371]
The time from when the initial value M is set in the counter to when the counter is counted up (= 0) is [the time required for the processing of steps S112 and S113] × M. It is set to count a time longer than the time from the occurrence until the CPU 56 operating with the Vcc power supply becomes inoperable. Therefore, in general, the CPU 56 generally does not operate before the counter counts up and jumps to step S1. That is, there is no jump to step S1.
[0372]
However, when an instantaneous power interruption occurs, the power supply voltage level recovers after a short period of decrease. Also in this case, when the voltage level of VSL becomes equal to or lower than the power-off signal output level, the power-off signal becomes low level, and the power supply stop process is started. Then, the CPU 56 enters a loop state after the end of the power supply stop process. If no control is performed, it is not possible to escape from the loop processing. In this case, the counter can count up and return to the main processing.
[0373]
That is, the counter in this embodiment corresponds to a software timer for performing a timer process that is executed in a standby state in a process according to the power-off signal. When the counter counts up, that is, when an elapse of a predetermined period is measured by the timer process, the CPU 56 as the return means performs control to return from the standby state to the game control state.
[0374]
Even in such a configuration, when the power supply voltage is restored to the normal value despite the occurrence of the power supply interruption signal due to the instantaneous power supply interruption or the like, the CPU 56 performs the main processing shown in FIG. Execution can be resumed. At that time, since the gaming state is stored when the power-off signal is output, the gaming state restoration process is executed in the process of step S9, and the game control returns to the state when the power-off signal is generated. From now on, game control is continued.
[0375]
Such control can also be executed by the payout control means. FIG. 65 is a flowchart showing an example of non-maskable interrupt processing (power supply stop processing) of the payout control means when the return signal is not generated in the power supply board 910A. The flowchart shown in FIG. 65 is executed following the processing of steps S801 to S819 shown in FIGS. That is, in this embodiment, in a standby state waiting for a system reset after setting an access prohibition value in the RAM access register (step S820), first, an initial value M of the counter is set (step S851). Then, while subtracting 1 from the counter value (step S852), it is checked whether the counter value has become 0 (step S853).
[0376]
When the counter value reaches 0, the process jumps to step S701 of the main process shown in FIG. When the execution of the main process is started, the control state is saved when the power-off signal is output. Therefore, the payout state recovery process is executed in the process of step S709, and the control is performed when the power-off signal is generated. The payout control is continued from this state.
[0377]
The count-up value handled by the CPU 56 of the main board 31 (M set in S111 in FIG. 64) is preferably larger than the count-up value handled by the
[0378]
As described above, when the return signal is not generated in the power supply board 910A, it is possible to return from the standby state to the control state by performing timer processing by software. However, the timer processing may be executed by hardware.
[0379]
FIG. 66 is a block diagram illustrating an example of a configuration in which timer processing is performed by hardware when a return signal is not generated in the power supply board 910A. In this example, a counter (watchdog timer circuit) 162 that functions as a watchdog timer is provided on the
[0380]
The count-up value is set to be equal to or longer than the time during which the voltage value of VSL decreases to a voltage capable of generating Vcc after the power-off signal becomes low level. Since the
[0381]
When the CPU 56 is performing game control, a clear pulse is periodically given to the
[0382]
FIG. 67 is a flowchart showing a part of the main process of the game control means when the
[0383]
In the watchdog timer clear process (step S32), a process of outputting one pulse to the output port reaching the clear terminal of the
[0384]
When the supply voltage to the gaming machine decreases and a power-off signal is output, a non-maskable interrupt process as shown in FIGS. 35 to 37 is started. During the process, no clear pulse is output to the
[0385]
FIG. 68 is a timing chart showing the output timing of the return signal and the like when the return signal is generated by the above-described software timer processing or
[0386]
When an instantaneous power interruption or the like occurs, as shown in FIG. 68 (B), the voltage level of VSL is recovered after a short period of decrease. Also in this case, when the voltage level of VSL becomes equal to or lower than the power-off signal output level, the power-off signal becomes low level, and the power supply stop process is started. Then, the CPU 56 enters a loop state after the end of the power supply stop process. If no control is performed, the loop process cannot be exited. In this case, the
[0387]
As shown in FIG. 66, in the
[0388]
FIG. 69 is a block diagram illustrating an example of a configuration in which timer processing is performed by hardware in the
[0389]
The count-up value is set to be equal to or longer than the time during which the voltage value of VSL decreases to a voltage capable of generating Vcc after the power-off signal becomes low level. Since the
[0390]
FIG. 70 is a flowchart showing a part of the main process of the payout control means when the
[0390]
In the watchdog timer clear process (step S760), a process of outputting one pulse to the output port reaching the clear terminal of the
[0392]
When the supply voltage to the gaming machine decreases and a power-off signal is output, a non-maskable interrupt process as shown in FIGS. 56 to 58 is started. During the processing, the clear pulse is not output to the
[0393]
As shown in FIG. 69, in the
[0394]
As described above, when the
[0395]
The count-up value of the
[0396]
Further, for example, the
[0397]
Further, the return signal from the
[0398]
In each of the above-described embodiments, the power supply stop process is executed in accordance with the NMI in the
[0399]
As described above, in each of the above-described embodiments, the game control unit and the payout control unit having the memory holding unit (for example, the backup RAM) wait for the system reset after performing the power supply stop process in response to the power-off signal. When in a standby state, when a return signal is output in response to power recovery, the game control means and the payout control means resume operation from the first part of the program. Alternatively, when a time-out occurs in the timer processing by software, the game control unit and the payout control unit resume operation from the first part of the program. At that time, since the control state saved in the power supply stop process is restored, the game is continued as if nothing happened when viewed from the player.
[0400]
In addition, the activation order control means provided on the power supply board includes all electrical component control means including an electrical component control means that does not have a memory holding means and an electrical component control means that has a memory holding means. Since the activation sequence is controlled by controlling the supply sequence of reset signals, the activation sequence control of all the electrical component control means can be realized with a simple configuration. In each of the above embodiments, the electrical component control means that does not have the memory holding means is a display control means, a lamp control means, and a sound control means, and the electrical component control means that has the memory holding means. A game control means and a payout control means.
[0401]
Further, since the activation order control means activates the game control means last, there is no inconvenience that each electric component control means misses the control command from the game control means.
[0402]
In each of the above embodiments, the case where the game control means and the payout control means perform the switch detection process in response to the power-off signal is exemplified, but the display control means, the sound control means, and the lamp control means are also controlled. When state saving processing is performed, in response to the power-off signal, the driving of a predetermined electrical component is stopped, and the control signal is saved after the detection signal of the switch means related to the electrical component is confirmed over a predetermined period. You may comprise so that a process may be performed.
[0403]
Note that, as described in each of the above-described embodiments, the contents of the rental ball number storage are stored by the backup power source of the
[0404]
FIG. 71 is a timing chart showing an example of the state of each signal when a payout process for paying out an unpaid-out number of lending balls is executed based on the contents of the lending-ball number storage when power supply is restored. It is. FIG. 71 also shows an example of each signal state until the supply of power is stopped.
[0405]
As shown in FIG. 71, when the power of the
[0406]
Then, the
[0407]
When the supply of power is started with the contents of the rented ball number stored, the
[0408]
In each of the above embodiments, the power supply monitoring circuit is provided on the
[0409]
The
[0410]
Furthermore, the present invention can be applied to a slot machine or the like provided with an electrical component for paying out the game medium, not limited to a pachinko game machine in which the game medium is a game ball.
[0411]
【The invention's effect】
As described above, according to the present invention, the gaming machine is configured such that the variable data includes data that can specify the number of unpaid outs that have not been paid out of the number of paid out game media based on the lending request. The payout control microcomputer can restart the payout control of the game medium based on the data that can specify the number of unpaid numbers held by the storage content holding means when the power supply is resumed, and the power supply monitoring meansA voltage higher than the voltage supplied to the game medium detecting meansWhen it is detected that has entered a predetermined state, the power supply stop process related to storage of the control state is performed, and then the standby state is set. Further, a return signal output means capable of outputting a return signal for returning from the standby state when the power supply is not stopped after the lapse of a predetermined period after it has been detected by the power supply monitoring means. It is characterized by having. Therefore, even when the power is cut off, the number of unpaid rental game media can be backed up and the proper control state can be saved. In addition, the game control microcomputer and the payout control microcomputer can be returned to the control execution state by the return signal. As a result, even if the power supply is recovered in a very short time, the control is hindered. The effect of not coming.
[0412]
PayWhen the output control microcomputer executes the detection signal input processing from the game medium detection means for a predetermined period and then performs the payout control power supply stop processing when the power supply monitoring means outputs the detection signal The game media to be detected can be detected, and an appropriate control state relating to the number of game media can be backed up and stored.
[0413]
Dispensing controlMicrocomputerBut power monitoring meansWhen a detection signal is outputIn addition, when the drive of the payout means is stopped and the detection signal input process from the game medium detection means is executed, no new game media is paid out by the rental game medium payout mechanism. Since the game medium can be detected in the state, a more appropriate control state regarding the number of game media can be backed up and stored.
[0414]
Power supply monitoring meansOutputs a detection signalAfterWith a microcomputer for payout controlPayout control during execution of detection signal input processing from game medium detection meansMicrocomputerAnd the auxiliary drive power supply means that can supply power that can drive the game medium detection means, the input process of the detection signal from the game medium detection means can be completed with certainty. It is possible to perform a medium detection process.
[0415]
Dispensing controlMicrocomputerIsWinningAccording toDrive the payout meansControl for paying out game mediaRun,Stored in the payout control variation data storage meansFluctuation dataIs,WinningIn the case of including data that can specify the number of unpaid games that have not been paid out of the number of game media paid out in accordance with the game media, not only the number of game media that have been paid out in response to the lending request, It is possible to properly back up and store the number of game media that have been paid out as the game progresses.
[0416]
When the award game medium detecting means and the rented game medium detecting means are separately provided as the game medium detecting means, the game medium to be paid out according to the lending request is detected and paid out as the game progresses. It becomes possible to perform detection of game media separately.
[0417]
A microcomputer for payout control when power supply to the gaming machine is startedTheIn the case where it is provided with a reset means for outputting a reset signal for enabling the operation, and the payout control microcomputer is configured to perform the state restoration process in response to the input of the reset signal or the return signal, The game control microcomputer and the payout control microcomputer can be reliably returned to the control execution state.
[0418]
RecoveryReturn signal output meansA first return signal output means for outputting a return signal to the game control microcomputer; and a second return signal output means for outputting the return signal to the payout control microcomputer. The first return signal output means outputs the return signal to the game control microcomputer after the return signal is output to the payout control microcomputer.If you doMicrocomputer for game control and microcomputer for payout controlCan be easily realized.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is an explanatory view showing each board provided on the back surface of the pachinko gaming machine.
FIG. 3 is a rear view of the mechanism board of the pachinko gaming machine as viewed from the back.
FIG. 4 is a front view showing a configuration around an intermediate base unit installed on a mechanism plate.
FIG. 5 is an exploded perspective view showing a ball dispensing device.
FIG. 6 is a block diagram showing a circuit configuration of a game control board (main board).
FIG. 7 is a block diagram showing components related to a prize ball such as components of a payout control board and a ball payout device.
FIG. 8 is a block diagram showing a circuit configuration example of a symbol control board.
FIG. 9 is a block diagram showing a circuit configuration example of a lamp control board.
FIG. 10 is a block diagram illustrating a circuit configuration example of a sound control board.
FIG. 11 is a block diagram illustrating a circuit configuration example of a launch control board.
FIG. 12 is a block diagram showing DC voltage and the like supplied from the power supply board to each board.
FIG. 13 is a block diagram illustrating a configuration example of a power supply board.
FIG. 14 is a block diagram illustrating a configuration example of a reset management circuit.
FIG. 15 is a timing chart for explaining the operation of a counter which is an example of timer means.
FIG. 16 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 17 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 18 is an explanatory diagram illustrating an example of bit assignment of an input port.
FIG. 19 is a flowchart showing main processing executed by the CPU on the main board.
FIG. 20 is an explanatory diagram showing an example of a relationship between a backup flag and whether or not to execute a gaming state recovery process.
FIG. 21 is a flowchart showing a 2 ms timer interrupt process.
FIG. 22 is an explanatory diagram showing an example of forming a switch timer in a RAM.
FIG. 23 is a flowchart illustrating an example of switch processing.
FIG. 24 is a flowchart illustrating an example of a switch check process.
FIG. 25 is a flowchart illustrating an example of a prize ball process.
FIG. 26 is a flowchart showing an example of a prize ball process.
FIG. 27 is a flowchart illustrating an example of a prize ball process.
FIG. 28 is a flowchart showing a switch-on check process.
FIG. 29 is a flowchart illustrating an example of a prize ball number subtraction process.
FIG. 30 is an explanatory diagram illustrating a configuration example of an input determination value table.
FIG. 31 is an explanatory diagram showing an example of a command form of a control command.
FIG. 32 is a timing chart showing the relationship between an 8-bit control signal and an INT signal that constitute a control command.
FIG. 33 is an explanatory diagram showing an example of the content of a payout control command.
FIG. 34 is an explanatory diagram of a configuration example of a command transmission table.
FIG. 35 is a flowchart showing a non-maskable interrupt process in the game control means.
FIG. 36 is a flowchart showing a non-maskable interrupt process in the game control means.
FIG. 37 is a flowchart showing a non-maskable interrupt process in the game control means.
FIG. 38 is a timing diagram illustrating an example of how detection signal input processing is performed;
FIG. 39 is an explanatory diagram showing an example of a game area of the third type pachinko gaming machine.
FIG. 40 is a flowchart illustrating an example of a game state restoration process.
FIG. 41 is an explanatory diagram showing an example of bit assignment of an output port in the payout control board.
FIG. 42 is an explanatory diagram showing an example of bit assignment of input ports on the payout control board.
FIG. 43 is a flowchart showing main processing executed by the CPU in the payout control board.
FIG. 44 is a flowchart showing a 2 ms timer interrupt process.
FIG. 45 is an explanatory diagram showing a configuration example of a RAM in the payout control unit.
FIG. 46 is an explanatory diagram of a configuration example of a reception buffer.
47 is a flowchart showing an example of command reception processing of a payout control CPU. FIG.
FIG. 48 is a flowchart illustrating an example of command analysis execution processing.
FIG. 49 is a flowchart showing an example of a payout stop state setting process.
FIG. 50 is a flowchart illustrating an example of switch processing.
FIG. 51 is a flowchart illustrating an example of a ball lending control process.
FIG. 52 is a flowchart showing an example of a ball lending count switch check process.
FIG. 53 is a flowchart showing an example of a prize ball control process.
FIG. 54 is a flowchart showing an example of a prize ball control process.
FIG. 55 is a flowchart showing an example of a prize ball count switch check process.
FIG. 56 is a flowchart showing a non-maskable interrupt process in the payout control means.
FIG. 57 is a flowchart showing a non-maskable interrupt process in the payout control means.
FIG. 58 is a flowchart showing a non-maskable interrupt process in the payout control means.
FIG. 59 is a block diagram showing another circuit configuration of the game control board.
FIG. 60 is a flowchart showing another example of the power supply stop process in the game control means.
FIG. 61 is a block diagram showing another configuration example of the power supply board.
FIG. 62 is a block diagram showing another configuration example of the reset management circuit.
FIG. 63 is a block diagram showing still another configuration example of the reset management circuit.
FIG. 64 is a flowchart showing another example of the power supply stop process in the game control means.
FIG. 65 is a flowchart showing another example of the power supply stop process in the payout control means.
FIG. 66 is a block diagram showing a part of another configuration example of the game control means.
FIG. 67 is a flowchart showing another example of main processing executed by the CPU on the main board.
FIG. 68 is a timing chart for explaining the operation of the software timer and the watchdog timer circuit.
FIG. 69 is a block diagram showing a part of another configuration example of the payout control means.
FIG. 70 is a flowchart showing another example of main processing executed by the CPU on the payout control board.
FIG. 71 is a timing chart showing an example of the state of each signal when a payout process for a lending ball with the number of unpaid is executed.
[Explanation of symbols]
31 Game control board (main board)
37 Dispensing control board
54 ROM
55 RAM
56 CPU
57 I / O port
162 Watchdog timer circuit
371 CPU for payout control
385 Watchdog timer circuit
910, 910A power supply board
940, 940A Reset management circuit
971 Counter (timer means)
Claims (11)
遊技媒体を検出するための遊技媒体検出手段と、
制御を行う際に発生する変動データを記憶する遊技制御用変動データ記憶手段を有し、遊技の進行を制御する遊技制御用マイクロコンピュータと、
制御を行う際に発生する変動データを記憶する払出制御用変動データ記憶手段を有し、遊技媒体の払出の制御を行う払出制御用マイクロコンピュータと、
前記払出制御用マイクロコンピュータによって制御され、貸出要求に応じた遊技媒体の払出を行う払出手段と、
遊技機への電力供給が停止していても前記遊技制御用変動データ記憶手段および前記払出制御用変動データ記憶手段の記憶内容を所定期間保持させることが可能な記憶内容保持手段と、
前記遊技媒体検出手段に供給される電圧よりも高い電圧を監視して電源断の発生を検出したときに検出信号を出力する電源監視手段とを備え、
前記遊技制御用マイクロコンピュータは、前記検出信号の入力に応じて、制御状態を前記遊技制御用変動データ記憶手段に保存させるための処理を含む遊技制御用電力供給停止時処理を実行した後に待機状態に移行し、前記遊技制御用電力供給停止時処理において、バックアップフラグを前記遊技制御用変動データ記憶手段に設定する処理および前記遊技制御用変動データ記憶手段の記憶内容が正常か否かの判定に用いるチェックデータの作成処理を実行する前に、遊技制御用出力ポートに出力された信号をクリアする出力ポートクリア処理を実行し、
前記払出制御用マイクロコンピュータにおける前記変動データには、貸出要求にもとづく遊技媒体の払出数のうち払出しが完了していない未払出数を特定可能なデータが含まれており、
前記払出制御用マイクロコンピュータは、前記検出信号の入力に応じて、前記未払出数を特定可能なデータを含む制御状態を前記払出制御用変動データ記憶手段に保存させるための処理を含む払出制御用電力供給停止時処理を実行した後に待機状態に移行し、前記払出制御用電力供給停止時処理において、バックアップフラグを前記払出制御用変動データ記憶手段に設定する処理および前記払出制御用変動データ記憶手段の記憶内容が正常か否かの判定に用いるチェックデータの作成処理を実行する前に、前記払出手段への駆動信号をオフ状態にする出力クリア処理を実行し、
前記電源監視手段が前記検出信号を出力した後の所定期間経過後に電力供給が停止していないときに、前記待機状態から復帰させるための復帰信号を出力する復帰信号出力手段を備え、
前記遊技制御用マイクロコンピュータは、電力供給が開始されたときまたは前記復帰信号の入力に応じて、前記遊技制御用変動データ記憶手段に前記バックアップフラグが設定されていることおよび前記チェックデータにもとづいて前記遊技制御用変動データ記憶手段の記憶内容が正常であることを確認したことを条件に、前記遊技制御用変動データ記憶手段に保存されていた記憶内容にもとづいて制御状態を復旧させる状態復旧処理を行い、前記遊技制御用変動データ記憶手段に前記バックアップフラグが設定されていなければ、前記遊技制御用変動データ記憶手段の記憶内容が正常であるか否かにかかわらず前記遊技制御用変動データ記憶手段の記憶内容を初期化する処理を行い、
前記払出制御用マイクロコンピュータは、電力供給が開始されたときまたは前記復帰信号の入力に応じて、前記払出制御用変動データ記憶手段に前記バックアップフラグが設定されていることおよび前記チェックデータにもとづいて前記払出制御用変動データ記憶手段の記憶内容が正常であることを確認したことを条件に、前記未払出数を特定可能なデータが前記払出制御用変動データ記憶手段に保存されているときに該未払出数を特定可能なデータにもとづいて遊技媒体の払出制御を復旧させる状態復旧処理を行い、前記払出制御用変動データ記憶手段に前記バックアップフラグが設定されていなければ、前記払出制御 用変動データ記憶手段の記憶内容が正常であるか否かにかかわらず前記払出制御用変動データ記憶手段の記憶内容を初期化する処理を行う
ことを特徴とする遊技機。A gaming machine in which a player can perform a predetermined game using a game medium,
Game medium detecting means for detecting a game medium;
A game control microcomputer for controlling the progress of the game, having a game control change data storage means for storing change data generated when the control is performed;
A payout control microcomputer for controlling payout of game media, having payout control variable data storage means for storing variable data generated when performing control;
Payout means controlled by the payout control microcomputer and paying out game media in response to a loan request;
Storage content holding means capable of holding the storage contents of the game control variation data storage means and the payout control variation data storage means for a predetermined period even when power supply to the gaming machine is stopped;
Power monitoring means for outputting a detection signal when the occurrence of power interruption is detected by monitoring a voltage higher than the voltage supplied to the game medium detection means,
The game control microcomputer is in a standby state after executing a game control power supply stop process including a process for storing a control state in the game control variation data storage means in response to an input of the detection signal. In the process for stopping power supply for game control, a process for setting a backup flag in the game control variable data storage means and a determination as to whether or not the stored contents of the game control variable data storage means are normal. Before executing the check data creation process to be used, execute the output port clear process to clear the signal output to the game control output port,
The fluctuation data in the payout control microcomputer includes data that can specify the number of payouts that have not been paid out of the payout number of game media based on the loan request,
The payout control microcomputer includes a process for storing, in the payout control variable data storage means, a control state including data that can specify the number of unpaid in accordance with the input of the detection signal. After executing the power supply stop process, the process shifts to a standby state, and in the payout control power supply stop process, sets a backup flag in the payout control variable data storage means and the payout control variable data storage means Before executing check data creation processing used to determine whether or not the stored content is normal, execute output clear processing to turn off the drive signal to the payout means,
A return signal output means for outputting a return signal for returning from the standby state when power supply is not stopped after a predetermined period of time after the power monitoring means outputs the detection signal;
The game control microcomputer is based on the fact that the backup flag is set in the game control variation data storage means and the check data when power supply is started or in response to the input of the return signal. State restoration processing for restoring the control state based on the storage content stored in the game control variation data storage means on the condition that the storage content of the game control variation data storage means is confirmed to be normal If the backup flag is not set in the game control variation data storage means, the game control variation data storage is performed regardless of whether the storage contents of the game control variation data storage means are normal or not. Perform processing to initialize the stored contents of the means,
The payout control microcomputer is based on the fact that the backup flag is set in the payout control variation data storage means and the check data when power supply is started or in response to the input of the return signal. On the condition that the storage content of the payout control variable data storage means is confirmed to be normal, the data that can specify the number of unpaid is stored in the payout control variable data storage means. There rows state restoration process to restore the payout control of game media based on the unpaid coin number identifiable data, if the backup flag is set to the payout control change data storing means, change for the payout control Regardless of whether the storage contents of the data storage means are normal, the storage contents of the payout control variation data storage means are initialized. Gaming machine and performing processing for.
請求項1記載の遊技機。The payout control microcomputer performs a payout control power supply stop process after executing a detection signal input process from the game medium detection means for a predetermined period when the power supply monitoring means outputs a detection signal. The gaming machine described.
請求項2記載の遊技機。The gaming machine according to claim 2, wherein the payout control microcomputer executes the detection signal input process from the game medium detecting means after the driving of the payout means is stopped when the power supply monitoring means outputs the detection signal.
請求項2または請求項3記載の遊技機。After the power supply monitoring means outputs the detection signal, the payout control microcomputer and the game medium detection means can be driven during execution of the detection signal input process from the game medium detection means by the payout control microcomputer. The gaming machine according to claim 2 or 3, further comprising auxiliary drive power supply means capable of supplying power.
払出制御用変動データ記憶手段に記憶される変動データは、入賞に応じた遊技媒体の払出数のうち払出しが完了していない未払出数を特定可能なデータを含む
請求項1から請求項4のうちのいずれかに記載の遊技機。The payout control microcomputer executes a control for driving the payout means in accordance with the winning and paying out the game medium,
The variation data stored in the variation data storage means for payout control includes data capable of specifying the number of unpaid out of which the payout has not been completed out of the number of payouts of game media according to the winning. A gaming machine according to any of the above.
請求項5記載の遊技機。As game medium detection means, a prize game medium detection means for detecting a game medium paid out from a payout means in accordance with winning, and a rental game medium detection for detecting a game medium paid out from the payout means in response to a loan request The gaming machine according to claim 5, wherein the means is provided separately.
前記払出制御用マイクロコンピュータは、前記リセット信号または復帰信号の入力に応じて、状態復旧処理を行う
請求項1から請求項6のうちのいずれかに記載の遊技機。A reset means for outputting a reset signal for making the payout control microcomputer operable when power supply to the gaming machine is started;
The gaming machine according to any one of claims 1 to 6, wherein the payout control microcomputer performs a state recovery process in response to an input of the reset signal or a return signal.
前記第2の復帰信号出力手段が前記払出制御用マイクロコンピュータに復帰信号を出力した後に、前記第1の復帰信号出力手段が前記遊技制御用マイクロコンピュータに復帰信号を出力する
請求項1から請求項7のうちのいずれかに記載の遊技機。The return signal output means includes a first return signal output means for outputting a return signal to the game control microcomputer, and a second return signal output means for outputting the return signal to the payout control microcomputer,
The first return signal output means outputs a return signal to the game control microcomputer after the second return signal output means outputs a return signal to the payout control microcomputer. 8. The gaming machine according to any one of 7.
電力供給が開始されたときに、定期的にタイマ割込が発生するように設定し、
定期的に発生するタイマ割込が生じたことにもとづいて遊技媒体の払出の制御を行うための割込処理を実行し、
割込禁止条件の成立にもとづいて割込処理の実行を禁止する割込禁止状態に設定し、
払出制御用電力供給停止時処理にて、前記割込禁止状態または実行を許可する割込許可状態のうちいずれの状態であるかを示す割込状態データを払出制御用変動データ記憶手段に保存させる処理を実行し、
電力供給が開始されたときに、前記割込状態データにもとづいて割込禁止状態または割込許可状態に復旧させる状態復旧処理を行う
請求項1から請求項8のうちのいずれかに記載の遊技機。The dispensing control microcomputer
Set the timer interrupt to occur periodically when power supply is started,
Based on the occurrence of a periodic timer interruption, execute an interruption process to control the payout of game media,
Based on the establishment of the interrupt prohibition condition, set the interrupt prohibition state to prohibit the execution of interrupt processing,
In the process for stopping power supply for payout control, interrupt state data indicating which state is the interrupt-disabled state or the interrupt-permitted state permitting execution is saved in the payout control variation data storage means. Execute the process,
The game according to any one of claims 1 to 8, wherein when power supply is started, a state recovery process for recovering to an interrupt prohibited state or an interrupt permitted state is performed based on the interrupt state data. Machine.
請求項9記載の遊技機。The gaming machine according to claim 9, wherein the payout control microcomputer sets an interrupt prohibited state in which execution of an interrupt process is prohibited during a process of receiving a command related to payout to a game medium from the game control microcomputer.
電力供給が開始されたときに、定期的にタイマ割込が発生するように設定し、
定期的に発生するタイマ割込が生じたことにもとづいて遊技の進行を制御するための割込処理を実行し、
割込禁止条件の成立にもとづいて割込処理の実行を禁止する割込禁止状態に設定し、
遊技制御用電力供給停止時処理にて、前記割込禁止状態または実行を許可する割込許可状態のうちいずれの状態であるかを示す割込状態データを遊技制御用変動データ記憶手段に保存させる処理を実行し、
電力供給が開始されたときに、前記割込状態データにもとづいて前記割込禁止状態または前記割込許可状態に復旧させる状態復旧処理を行う
請求項1から請求項10のうちのいずれかに記載の遊技機。The game control microcomputer
Set the timer interrupt to occur periodically when power supply is started,
Based on the occurrence of a periodic timer interrupt, execute an interrupt process to control the progress of the game,
Based on the establishment of the interrupt prohibition condition, set the interrupt prohibition state to prohibit the execution of interrupt processing,
In the game control power supply stop process, interrupt state data indicating which state is the interrupt disabled state or the interrupt permitted state permitting execution is stored in the game control variation data storage means. Execute the process,
The state recovery process for recovering to the interrupt prohibited state or the interrupt permitted state based on the interrupt state data is performed when power supply is started. Game machines.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000251722A JP3907928B2 (en) | 2000-08-22 | 2000-08-22 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000251722A JP3907928B2 (en) | 2000-08-22 | 2000-08-22 | Game machine |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002058834A JP2002058834A (en) | 2002-02-26 |
JP2002058834A5 JP2002058834A5 (en) | 2005-10-27 |
JP3907928B2 true JP3907928B2 (en) | 2007-04-18 |
Family
ID=18741084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000251722A Expired - Lifetime JP3907928B2 (en) | 2000-08-22 | 2000-08-22 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3907928B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4545359B2 (en) * | 2001-09-06 | 2010-09-15 | 株式会社平和 | Game machine |
JP4545358B2 (en) * | 2001-09-06 | 2010-09-15 | 株式会社平和 | Game machine |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62143153A (en) * | 1985-12-17 | 1987-06-26 | Casio Comput Co Ltd | Controller for central processing unit |
JP2582489B2 (en) * | 1991-08-21 | 1997-02-19 | 株式会社テック | Power failure recovery device for electronic equipment |
JPH06233867A (en) * | 1993-02-08 | 1994-08-23 | Sophia Co Ltd | Game machine |
JPH08141159A (en) * | 1994-11-18 | 1996-06-04 | Sophia Co Ltd | Game machine |
JP2694521B2 (en) * | 1995-11-10 | 1997-12-24 | 株式会社ソフィア | Gaming machine |
JPH10118265A (en) * | 1996-10-16 | 1998-05-12 | Sanyo Bussan Kk | Pachinko machine |
JP3142790B2 (en) * | 1997-02-19 | 2001-03-07 | 株式会社ソフィア | Pachinko machine |
JPH11319279A (en) * | 1998-05-11 | 1999-11-24 | Daiichi Shokai Co Ltd | Ball shooting game machine |
JP2000140336A (en) * | 1998-11-10 | 2000-05-23 | Sankyo Kk | Pachinko machine |
JP4399890B2 (en) * | 1999-03-23 | 2010-01-20 | 株式会社三洋物産 | Game machine |
-
2000
- 2000-08-22 JP JP2000251722A patent/JP3907928B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002058834A (en) | 2002-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3907931B2 (en) | Game machine | |
JP3859950B2 (en) | Game machine | |
JP3907926B2 (en) | Game machine | |
JP3727522B2 (en) | Game machine | |
JP5095773B2 (en) | Game machine | |
JP3907928B2 (en) | Game machine | |
JP3907929B2 (en) | Game machine | |
JP3647729B2 (en) | Game machine | |
JP3828367B2 (en) | Game machine | |
JP4919551B2 (en) | Game machine | |
JP3907927B2 (en) | Game machine | |
JP4166803B2 (en) | Game machine | |
JP3609327B2 (en) | Game machine | |
JP4919550B2 (en) | Game machine | |
JP4642248B2 (en) | Game machine | |
JP3670216B2 (en) | Game machine | |
JP4130304B2 (en) | Game machine | |
JP4242050B2 (en) | Game machine | |
JP4166773B2 (en) | Game machine | |
JP4137360B2 (en) | Game machine | |
JP4166797B2 (en) | Game machine | |
JP3583363B2 (en) | Gaming machine | |
JP4166802B2 (en) | Game machine | |
JP4166800B2 (en) | Game machine | |
JP4166798B2 (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050725 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051201 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060120 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20060123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3907928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |