JP3859950B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP3859950B2 JP3859950B2 JP2000269417A JP2000269417A JP3859950B2 JP 3859950 B2 JP3859950 B2 JP 3859950B2 JP 2000269417 A JP2000269417 A JP 2000269417A JP 2000269417 A JP2000269417 A JP 2000269417A JP 3859950 B2 JP3859950 B2 JP 3859950B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- ball
- payout control
- payout
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関する。
【０００２】
【従来の技術】
遊技機の一例として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、景品遊技媒体払出の条件が成立しやすくなる状態になることである。
【０００４】
特別図柄を表示する可変表示部を備えた第１種パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に確定的な、または一時的な表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「大当り」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、払出制御基板にコマンドとして送信される。なお、以下、払出制御手段およびその他の制御手段は、遊技機に設けられている各種電気部品を制御するので、それらを電気部品制御手段と呼ぶことがある。
【０００７】
【発明が解決しようとする課題】
遊技機には、遊技制御手段を初めとする種々の電気部品制御手段が搭載されている。一般に、各電気部品制御手段はマイクロコンピュータで構成される。従って、電気部品制御手段は、マイクロコンピュータが実行するプログラムで実現される。また、マイクロコンピュータには、出力ポートやタイマ／カウンタ回路等の種々の周辺回路が内蔵されているものも多い。そして、ＣＰＵや周辺回路は、複数種類の動作モードを備えているのが一般的である。また、周辺回路が内蔵されていなくても、一般に、マイクロコンピュータは、外付けの周辺回路と共働して制御を実行する。マイクロコンピュータを使用する遊技機の開発者は、ＣＰＵや周辺回路の動作モードとして適切なモードを選択してプログラムを作成する必要がある。モード設定が適切でないと、周辺回路制御のための制御プログラム部分が複雑化したり、余分なハードウェア回路を設けたりしなければならないからである。すなわち、マイクロコンピュータを使用する遊技機では、適切な動作モードを設定しないと、開発工数が増大したり遊技機コストが増大するといった課題がある。
【０００８】
さらに、遊技制御手段とは別体に種々の電気部品制御手段が設けられている場合には、遊技制御手段から各電気部品制御手段に制御コマンドを送信しなければならない。各電気部品制御手段における電気部品制御用マイクロコンピュータは、それぞれ独自に制御動作を実行する。すると、各電気部品制御用マイクロコンピュータの動作状態に関わりなく遊技制御手段における遊技制御用マイクロコンピュータはコマンドを送出する。その場合、例えば、電気部品制御用マイクロコンピュータが複雑な処理を行っているときにコマンドが送出されると、バッファ領域内のコマンド読み出し処理が遅れてしまう。そのような状況で遊技制御用マイクロコンピュータが次のコマンドを送出すると、コマンドを受信する電気部品制御手段において、バッファ領域内のコマンドが読み出されないうちに次のコマンドがバッファ領域に格納されてしまう。すなわち、電気部品制御手段において、遊技制御手段から送出されたコマンドが消失してしまう。すると、一連のコマンドのうち欠落してしまうものが生ずるので、電気部品制御手段が実行する制御が、本来行われるべき制御と異なってしまう。
【０００９】
そこで、本発明は、適切な動作モードで制御を実行することができ、その結果、開発工数や遊技機コストを増大させず、さらに、電気部品制御手段が確実にコマンドを受信することができる遊技機を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明による遊技機は、遊技者が所定の遊技を行うことが可能な遊技機であって、遊技の進行を制御するとともに指令情報としてコマンドを出力する遊技制御用マイクロコンピュータと、遊技制御用マイクロコンピュータから出力されるコマンドを受信し、受信したコマンドに応じて遊技機に設けられる電気部品を制御する複数のマイクロコンピュータとを備え、複数のマイクロコンピュータは、入賞に応じて遊技制御用マイクロコンピュータから出力される賞遊技媒体の払出個数を特定可能な賞遊技媒体コマンドにもとづいて賞遊技媒体の払出制御処理を実行する払出制御用マイクロコンピュータを含み、賞遊技媒体コマンドを含むコマンドは２バイトのコマンドデータで構成され、遊技制御用マイクロコンピュータは、複数のマイクロコンピュータに対してコマンドデータと、コマンドデータの取込を指示する取込信号とを出力するためのコマンド出力処理を実行し、コマンド出力処理において複数のマイクロコンピュータに対するコマンドデータおよび取込信号を同一のサブルーチンをコールして出力し、遊技制御用マイクロコンピュータは、コマンドにおける１バイト目のコマンドデータを出力して取込信号を出力した後、所定期間経過後に２バイト目のコマンドデータを出力し、払出制御用マイクロコンピュータは、所定の割込条件が成立した場合に割込処理プログラムを実行し、遊技機に対する電源が投入されると、払出制御処理を実行するための割込処理プログラムの実行アドレスを指定するレジスタの設定を行うとともに、遊技制御用マイクロコンピュータからの賞遊技媒体コマンドを受信するコマンド受信割込処理を実行するための割込処理プログラムの実行アドレスを指定するレジスタの設定を行い、遊技制御用マイクロコンピュータからの取込信号の入力にもとづいて、設定された実行アドレスのコマンド受信割込処理を実行するとともに、受信した賞遊技媒体コマンドのコマンドデータを同時期に複数格納可能なバッファエリアを有し、遊技制御用マイクロコンピュータからの賞遊技媒体コマンドのコマンドデータをバッファエリアに格納し、遊技制御用マイクロコンピュータは、所定期間を、複数のマイクロコンピュータのそれぞれがコマンドデータを受信するために要する期間のうちの最大の期間以上の値として、コマンドデータを出力することを特徴とする。
【００１１】
払出制御用マイクロコンピュータは、所定の条件でカウンタを更新し、カウンタの内容に応じて所定の割込を発生する割込発生手段を備え、割込発生手段による割込は、払出制御処理の実行契機として使用され、コマンド受信割込処理を実行するための割込処理プログラムは、払出制御処理を実行するための割込処理プログラムに優先して実行されるように構成されていてもよい。
【００１３】
払出制御用マイクロコンピュータが、コマンド受信割込処理で、入力したコマンドが適正であるか否かの判定を行うように構成されていてもよい。
【００１４】
遊技制御用マイクロコンピュータが、複数の賞遊技媒体コマンドを同時期に格納可能なバッファエリアを有し、出力するコマンドをバッファエリアに格納するように構成されていてもよい。
【００１５】
遊技制御用マイクロコンピュータが、賞遊技媒体コマンドをバッファエリアに格納し、払出制御用マイクロコンピュータの動作状態（例えば払出停止状態や払出可能状態）を指定するためのコマンドをバッファエリアとは別の領域に格納して賞遊技媒体コマンドよりも優先して出力するように構成されていてもよい。
【００１６】
割込発生手段は、例えば、所定のクロック信号によって更新されるレジスタが所定値になったことに応じて所定の割込を発生する。
【００１７】
払出制御処理を実行するための割込処理プログラムが、割込許可状態で実行されるように構成されていてもよい。
【００１８】
コマンド受信割込は、例えば、取込信号の入力によって更新されるレジスタが所定値になったことに応じて発生する。
【００１９】
払出制御用マイクロコンピュータが、コマンド受信割込処理が終了するまで割込を許可しないように構成されていてもよい。
【００２０】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機やスロット機等であってもよい。
【００２１】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた遊技球を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００２２】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部（特別図柄表示装置）９と７セグメントＬＥＤによる普通図柄表示器（普通図柄表示装置）１０とを含む可変表示装置８が設けられている。可変表示部９には、例えば「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２３】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶ入賞スイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２４】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球のそれぞれの入賞口１９，２４への入賞は、対応して設けられている入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２５】
そして、この例では、一方のスピーカ２７の近傍に、賞球残数があるときに点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００２６】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２７】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、普通図柄表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００２８】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００２９】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄＝小当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００３０】
次に、パチンコ遊技機１の裏面に配置されている各基板について説明する。
図２に示すように、パチンコ遊技機１の裏面では、枠体２Ａ内の機構板の上部に玉貯留タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から遊技球が球貯留タンク３８に供給される。球貯留タンク３８内の遊技球は、誘導樋３９を通って賞球ケース４０Ａで覆われる球払出装置に至る。
【００３１】
遊技機裏面側では、可変表示部９を制御する可変表示制御ユニット２９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７、およびモータの回転力を利用して打球を遊技領域７に発射する打球発射装置が設置されている。さらに、装飾ランプ２５、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５、スピーカ２７からの音声発生を制御するための音声制御基板７０および打球発射装置を制御するための発射制御基板９１も設けられている。
【００３２】
さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０が設けられ、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤３４が設置されている。なお、図２には、ランプ制御基板３５および音声制御基板７０からの信号を、枠側に設けられている遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に供給するための電飾中継基板Ａ７７が示されているが、信号中継の必要に応じて他の中継基板も設けられる。
【００３３】
図３はパチンコ遊技機１の機構板を背面からみた背面図である。球貯留タンク３８に貯留された玉は誘導樋３９を通り、図３に示されるように、球切れスイッチ（払出のための遊技媒体が不足しているか否かを検出する球切れ検出スイッチ手段）１８７ａ，１８７ｂを通過して球供給樋１８６ａ，１８６ｂを経て球払出装置９７に至る。球切れスイッチ１８７ａ，１８７ｂは遊技球通路内の遊技球の有無を検出するスイッチであるが、球タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も設けられている。以下、球切れスイッチ１８７ａ，１８７ｂを、球切れスイッチ１８７と表現することがある。
【００３４】
球払出装置９７から払い出された遊技球は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。
【００３５】
入賞にもとづく景品球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると遊技球は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が満タンスイッチ（払い出された遊技媒体を貯留する貯留部の貯留遊技媒体が所定量を越えたか否かを検出する満タン検出スイッチ手段）４８を押圧して満タンスイッチ４８がオンする。その状態では、球払出装置９７内のステッピングモータの回転が停止して球払出装置９７の動作が停止するとともに打球発射装置の駆動も停止する。
【００３６】
次に、機構板３６に設置されている中間ベースユニットの構成について説明する。中間ベースユニットには、球供給樋１８６ａ，１８６ｂや球払出装置９７が設置される。図４に示すように、中間ベースユニットの上下には連結凹突部１８２が形成されている。連結凹突部１８２は、中間ベースユニットと機構板３６の上部ベースユニットおよび下部ベースユニットを連結固定するものである。
【００３７】
中間ベースユニットの上部には通路体１８４が固定されている。そして、通路体１８４の下部に球払出装置９７が固定されている。通路体１８４は、カーブ樋１７４（図３参照）によって流下方向を左右方向に変換された２列の遊技球を流下させる払出球通路１８６ａ，１８６ｂを有する。払出球通路１８６ａ，１８６ｂの上流側には、球切れスイッチ１８７ａ，１８７ｂが設置されている。球切れスイッチ１８７ａ，１８７ｂは、払出球通路１８６ａ，１８６ｂ内の遊技球の有無を検出するものであって、球切れスイッチ１８７ａ，１８７ｂが遊技球を検出しなくなると球払出装置９７における払出モータ（図４において図示せず）の回転を停止して球払出が不動化される。
【００３８】
なお、球切れスイッチ１８７ａ，１８７ｂは、払出球通路１８６ａ，１８６ｂに２７〜２８個程度の遊技球が存在することを検出できるような位置に係止片１８８によって係止されている。すなわち、球切れスイッチ１８７ａ，１８７ｂは、賞球の一単位の最大払出量（この実施の形態では１５個）および球貸しの一単位の最大払出量（この実施の形態では１００円：２５個）以上が確保されていることが確認できるような位置に設置されている。
【００３９】
通路体１８４の中央部は、内部を流下する遊技球の球圧を弱めるように、左右に湾曲する形状に形成されている。そして、払出球通路１８６ａ，１８６ｂの間に止め穴１８９が形成されている。止め穴１８９の裏面は中間ベースユニットに設けられている取付ボスがはめ込まれる。その状態で止めねじがねじ止めされて、通路体１８４は中間ベースユニットに固定される。なお、ねじ止めされる前に、中間ベースユニットに設けられている係止突片１８５によって通路体１８４の位置合わせを行えるようになっている。
【００４０】
通路体１８４の下方には、球払出装置９７に遊技球を供給するとともに故障時等には球払出装置９７への遊技球の供給を停止する球止め装置１９０が設けられている。球止め装置１９０の下方に設置される球払出装置９７は、直方体状のケース１９８の内部に収納されている。ケース１９８の左右４箇所には突部が設けられている。各突部が中間ベースユニットに設けられている位置決め突片に係った状態で、中間ベースユニットの下部に設けられている弾性係合片にケース１９８の下端がはめ込まれる。
【００４１】
図５は球払出装置９７の分解斜視図である。球払出装置９７の構成および作用について図５を参照して説明する。この実施形態における球払出装置９７は、ステッピングモータ（払出モータ）２８９がスクリュー２８８を回転させることによりパチンコ玉を１個ずつ払い出す。なお、球払出装置９７は、入賞にもとづく景品球だけでなく、貸し出すべき遊技球も払い出す。
【００４２】
図５に示すように、球払出装置９７は、２つのケース１９８ａ，１９８ｂを有する。それぞれのケース１９８ａ，１９８ｂの左右２箇所に、球払出装置９７の設置位置上部に設けられた位置決め突片に当接される係合突部２８０が設けられている。また、それぞれのケース１９８ａ，１９８ｂには、球供給路２８１ａ，２８１ｂが形成されている。球供給路２８１ａ，２８１ｂは湾曲面２８２ａ，２８２ｂを有し、湾曲面２８２ａ，２８２ｂの終端の下方には、球送り水平路２８４ａ，２８４ｂが形成されている。さらに、球送り水平路２８４ａ，２８４ｂの終端に球排出路２８３ａ，２８３ｂが形成されている。
【００４３】
球供給路２８１ａ，２８１ｂ、球送り水平路２８４ａ，２８４ｂ、球排出路２８３ａ，２８３ｂは、ケース１９８ａ，１９８ｂをそれぞれ前後に区画する区画壁２９５ａ，２９５ｂの前方に形成されている。また、区画壁２９５ａ，２９５ｂの前方において、玉圧緩衝部材２８５がケース１９８ａ，１９８ｂ間に挟み込まれる。玉圧緩衝部材２８５は、球払出装置９７に供給される玉を左右側方に振り分けて球供給路２８１ａ，２８１ｂに誘導する。
【００４４】
また、玉圧緩衝部材２８５の下部には、発光素子（ＬＥＤ）２８６と受光素子（図示せず）とによる払出モータ位置センサが設けられている。発光素子２８６と受光素子とは、所定の間隔をあけて設けられている。そして、この間隔内に、スクリュー２８８の先端が挿入されるようになっている。なお、玉圧緩衝部材２８５は、ケース１９８ａ，１９８ｂが張り合わされたときに、完全にその内部に収納固定される。
【００４５】
球送り水平路２８４ａ，２８４ｂには、払出モータ２８９によって回転させられるスクリュー２８８が配置されている。払出モータ２８９はモータ固定板２９０に固定され、モータ固定板２９０は、区画壁２９５ａ，２９５ｂの後方に形成される固定溝２９１ａ，２９１ｂにはめ込まれる。その状態で払出モータ２８９のモータ軸が区画壁２９５ａ，２９５ｂの前方に突出するので、その突出の前方にスクリュー２８８が固定される。スクリュー２８８の外周には、払出モータ２８９の回転によって球送り水平路２８４ａ，２８４ｂに載置された遊技球を前方に移動させるための螺旋突起２８８ａが設けられている。
【００４６】
そして、スクリュー２８８の先端には、発光素子２８６を収納するように凹部が形成され、その凹部の外周には、２つの切欠部２９２が互いに１８０度離れて形成されている。従って、スクリュー２８８が１回転する間に、発光素子２８６からの光は、切欠部２９２を介して受光素子で２回検出される。
【００４７】
つまり、発光素子２８６と受光素子とによる払出モータ位置センサは、スクリュー２８８を定位置で停止するためのものであり、かつ、払出動作が行われた旨を検出するものである。なお、発光素子２８６、受光素子および払出モータ２８９からの配線は、まとめられてケース１９８ａ，１９８ｂの後部下方に形成された引出穴から外部に引き出されコネクタに結線される。
【００４８】
遊技球が球送り水平路２８４ａ，２８４ｂに載置された状態において、払出モータ２８９が回転すると、スクリュー２８８の螺旋突起２８８ａによって、遊技球は、球送り水平路２８４ａ，２８４ｂ上を前方に向かって移動する。そして、遂には、球送り水平路２８４ａ，２８４ｂの終端から球排出路２８３ａ，２８３ｂに落下する。このとき、左右の球送り水平路２８４ａ，２８４ｂからの落下は交互に行われる。すなわち、スクリュー２８８が半回転する毎に一方から１個の遊技球が落下する。従って、１個の遊技球が落下する毎に、発光素子２８６からの光が受光素子によって検出される。
【００４９】
図４に示すように、球払出装置９７の下方には、球振分部材（切替部材）３１１が設けられている。球振分部材３１１は、振分ソレノイド３１０によって駆動される。例えば、ソレノイド３１０のオン時には、球振分部材３１１は右側に倒れ、オフ時には左側に倒れる。振分ソレノイド３１０の下方には、近接スイッチによる賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂが設けられている。入賞にもとづく賞球時には、球振分部材３１１は右側に倒れ、球排出路２８３ａ，２８３ｂからの玉はともに賞球カウントスイッチ３０１Ａを通過する。また、球貸し時には、球振分部材３１１は左側に倒れ、球排出路２８３ａ，２８３ｂからの玉はともに球貸しカウントスイッチ３０１Ｂを通過する。従って、球払出装置９７は、賞球時と球貸し時とで払出流下路を切り替えて、所定数の遊技媒体の払出を行うことができる。
【００５０】
このように、球振分部材３１１を設けることによって、２条の玉流路を落下してきた玉は、賞球カウントスイッチ３０１Ａと球貸しカウントスイッチ３０１Ｂとのうちのいずれか一方しか通過しない。従って、賞球であるのか球貸しであるのかの判断をすることなく、賞球カウントスイッチ３０１Ａと球貸しカウントスイッチ３０１Ｂの検出出力から、直ちに賞球数または球貸し数を把握することができる。
【００５１】
なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す球払出装置として、ステッピングモータの回転によって遊技球が払い出される球払出装置９７を用いることにするが、その他の駆動源によって遊技球を送り出す構造の球払出装置を用いてもよいし、ソレノイド等の電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の球払出装置を用いてもよい。また、この実施の形態では、球払出装置９７は賞球にもとづく景品球と貸出要求にもとづく貸し球の双方を払い出すが、それぞれについて払出装置が設けられていてもよい。
【００５２】
図６は、主基板３１における回路構成の一例を示すブロック図である。なお、図６には、払出制御基板３７、ランプ制御基板３５、音声制御基板７０、発射制御基板９１および図柄制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ、満タンスイッチ４８、球切れスイッチ１８７および賞球カウントスイッチ３０１Ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００５３】
なお、図６には示されていないが、カウントスイッチ短絡信号もスイッチ回路５８を介して基本回路５３に伝達される。
【００５４】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部機器に対して出力する情報出力回路６４が搭載されている。
【００５５】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段の一例であるＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。
【００５６】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするためのシステムリセット回路６５が設けられている。
【００５７】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００５８】
なお、この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、ゲート通過記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。また、特別図柄を可変表示する可変表示部９および普通図柄を可変表示する普通図柄表示器１０の表示制御は、図柄制御基板８０に搭載されている表示制御手段によって行われる。
【００５９】
図７は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図７に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰球受皿４の満タンを検出するスイッチである。また、球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。
【００６０】
主基板３１のＣＰＵ５６は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、払出禁止を指示する払出制御コマンドを送出する。払出禁止を指示する払出制御コマンドを受信すると、払出制御基板３７の払出制御用ＣＰＵ３７１は球払出処理を停止する。
【００６１】
さらに、賞球カウントスイッチ３０１Ａからの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力されるとともに、中継基板７２を介して払出制御基板３７の入力ポート３７２ｂに入力される。賞球カウントスイッチ３０１Ａは、球払出装置９７の払出機構部分に設けられ、実際に払い出された賞球払出球を検出する。
【００６２】
入賞があると、払出制御基板３７には、主基板３１の出力ポート（ポート０，１）５７０，５７１から賞球個数を示す払出制御コマンドが入力される。出力ポート（出力ポート１）５７１は８ビットのデータを出力し、出力ポート５７０は１ビットの取込信号としてのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路３７３Ａを介してＩ／Ｏポート３７２ａに入力される。ＩＮＴ信号は、入力バッファ回路３７３Ｂを介して払出制御用ＣＰＵ３７１の割込端子に入力されている。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００６３】
また、主基板３１において、出力ポート５７０，５７１の外側にバッファ回路６２０，６８Ａが設けられている。バッファ回路６２０，６８Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、払出制御基板３７から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６８Ａの出力側にノイズフィルタを設けてもよい。
【００６４】
払出制御用ＣＰＵ３７１は、出力ポート３７２ｃを介して、貸し球数を示す球貸し個数信号をターミナル基板１６０に出力する。さらに、出力ポート３７２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００６５】
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して球貸しカウントスイッチ３０１Ｂからの検出信号が入力される。球貸しカウントスイッチ３０１Ｂは、球払出装置９７の払出機構部分に設けられ、実際に払い出された貸し球を検出する。払出制御基板３７からの払出モータ２８９への駆動信号はあ、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられ、振分ソレノイド３１０への駆動信号は、出力ポート３７２ｅおよび中継基板７２を介して球払出装置９７の払出機構部分における振分ソレノイド３１０に伝えられる。
【００６６】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。
【００６７】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板３７を介して与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｂおよび出力ポート３７２ｅを介してやりとりされる。
【００６８】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
【００６９】
そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。このとき、振分ソレノイド３１０は駆動状態とされている。すなわち、球振分部材３１１を球貸し側に向ける。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。
【００７０】
以上のように、カードユニット５０からの信号は全て払出制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。また、カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。
【００７１】
また、この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球を貸し出すように構成した場合でも本発明を適用できる。すなわち、遊技機は遊技球の払出として賞球払出のみを行う場合でも本発明を適用可能である。
【００７２】
図８は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、図柄制御基板８０、音声制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。なお、ＶSLは、整流回路９１２において、整流素子でＡＣ２４Ｖを整流昇圧することによって生成される。ＶSLは、ソレノイド駆動電源となる。
【００７３】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、１つまたは複数のコンバータＩＣ９２２（図８では１つのみを示す。）を有し、ＶSLにもとづいて＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コンバータＩＣ９２２の入力側には、比較的大容量のコンデンサ９２３が接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、＋３０Ｖ、＋１２Ｖ、＋５Ｖ等の直流電圧は、比較的緩やかに低下する。この結果、コンデンサ９２３は、後述する補助駆動電源の役割を果たす。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【００７４】
ただし、電源基板９１０に各電気部品制御基板に至る各コネクタを設け、電源基板９１０から、中継基板を介さずにそれぞれの基板に至る各電圧を供給するようにしてもよい。また、図８には１つのコネクタ９１５が代表して示されているが、コネクタは、各電気部品制御基板対応に設けられている。
【００７５】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち電力供給停止時にも記憶内容保持状態となりうるバックアップ記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。この実施の形態では、バックアップ用の＋５Ｖは、主基板３１および払出制御基板３７に供給される。
【００７６】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００７７】
また、電源基板９１０には、電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶSL電圧を導入し、ＶSL電圧を監視することによって電源断の発生を検出する。具体的には、ＶSL電圧が所定値（この例では＋２２Ｖ）以下になったら、電源断が生ずるとして電源断信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶSLが用いられている。電源監視用ＩＣ９０２からの電源断信号は、主基板３１や払出制御基板３７等に供給される。
【００７８】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。
【００７９】
よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００８０】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、電源監視回路から複数の電気部品制御基板に電源断信号を供給することができる。電源断信号を必要とする電気部品制御基板が幾つあっても電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。
【００８１】
なお、図８に示された構成では、電源監視用ＩＣ９０２の検出出力（電源断信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電源断信号を必要とする基板数に応じたバッファ回路を設けてもよい。
【００８２】
図９は、主基板３１におけるＣＰＵ５６周りの一構成例を示すブロック図である。図９に示すように、電源基板９１０の電源監視回路（電源監視手段）からの電源断信号が、ＣＰＵ５６のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、ＶSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電源断信号を発生する。ＶSLは、遊技機における直流電圧のうちで最大のものであり、この例では＋３０Ｖである。従って、ＣＰＵ５６は、割込処理によって電源断の発生を確認することができる。
【００８３】
図９には、システムリセット回路６５も示されている。リセットＩＣ６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。また、リセットＩＣ６５１は、電源監視回路が監視する電源電圧と等しい電源電圧であるＶSLの電源電圧を監視して電圧値が所定値（電源監視回路が電源断信号を出力する電源電圧値よりも低い値）以下になると出力をローレベルにする。従って、ＣＰＵ５６は、電源監視回路からの電源断信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。
【００８４】
図９に示すように、リセットＩＣ６５１からのリセット信号は、ＮＡＮＤ回路９４７に入力されるとともに、反転回路（ＮＯＴ回路）９４４を介してカウンタＩＣ９４１のクリア端子に入力される。カウンタＩＣ９４１は、クリア端子への入力がローレベルになると、発振器９４３からのクロック信号をカウントする。そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９４５，９４６を介してＮＡＮＤ回路９４７に入力される。また、カウンタＩＣ９４１のＱ６出力は、フリップフロップ（ＦＦ）９４２のクロック端子に入力される。フリップフロップ９４２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯＴ回路９４８を介して導入される。そして、ＯＲ回路９４９の出力がＣＰＵ５６のリセット端子に接続されている。このような構成によれば、電源投入時に、ＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、ＣＰＵ５６は、確実に動作を開始する。
【００８５】
そして、例えば、電源監視回路の検出電圧（電源断信号を出力することになる電圧）を＋２２Ｖとし、リセット信号をローレベルにするための検出電圧を＋９Ｖとする。そのように構成した場合には、電源監視回路とシステムリセット回路６５とが、同一の電源ＶSLの電圧を監視するので、電圧監視回路が電源断信号を出力するタイミングとシステムリセット回路６５がシステムリセット信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、電源監視回路からの電源断信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【００８６】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップＲＡＭに保存されているので、停電等からの復旧時に停電発生時の遊技状態に復帰することができる。
【００８７】
なお、図９に示す構成では、電源投入時にＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるが、リセット信号の立ち上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９４１〜９４９で示された回路素子は不要である。その場合、リセットＩＣ６５１の出力がそのままＣＰＵ５６のリセット端子に接続される。
【００８８】
この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。ＰＩＯは、ＰＢ０〜ＰＢ３の４ビットおよびＰＡ０〜ＰＡ７の１バイトのポートを有する。ＰＢ０〜ＰＢ３およびＰＡ０〜ＰＡ７のポートは、入力／出力いずれにも設定できる。
【００８９】
図１０および図１１は、この実施の形態における出力ポートの割り当てを示す説明図である。図１０に示すように、出力ポート０は各電気部品制御基板に送出される制御コマンドのストローブ信号（ＩＮＴ信号）の出力ポートである。また、払出制御基板３７に送出される払出制御コマンドの８ビットのデータは出力ポート１から出力され、図柄制御基板８０に送出される表示制御コマンドの８ビットのデータは出力ポート２から出力され、ランプ制御基板３５に送出されるランプ制御コマンドの８ビットのデータは出力ポート３から出力される。そして、図１１に示すように、音声制御基板７０に送出される音声制御コマンドの８ビットのデータは出力ポート４から出力される。
【００９０】
また、出力ポート５から、情報出力回路６４を介して情報端子板３４やターミナル基板１６０に至る各種情報出力用信号すなわち制御に関わる情報の出力データが出力される。そして、出力ポート６から、可変入賞球装置１５を開閉するためのソレノイド１６、大入賞口の開閉板２おを開閉するためのソレノイド２１、および大入賞口内の経路を切り換えるためのソレノイド２１Ａに対する駆動信号が出力される。
【００９１】
図１２は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図１２に示すように、入力ポート０のビット０〜７には、それぞれ、入賞口スイッチ２４ａ、入賞口スイッチ２４ｂ、入賞口スイッチ１９ａ、入賞口スイッチ１９ｂ、始動口スイッチ１７、カウントスイッチ２３、Ｖ入賞スイッチ（特定領域スイッチ）２２、ゲートスイッチ１２の検出信号が入力される。また、入力ポート１のビット０〜３には、それぞれ、賞球カウントスイッチ３０１Ａ、満タンスイッチ４８、球切れスイッチ１８７の検出信号、カウントスイッチ短絡信号が入力される。
【００９２】
次に遊技機の動作について説明する。
図１３は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。
【００９３】
初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、割込モードを割込モード２に設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、内蔵デバイスレジスタの初期化を行う（ステップＳ４）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ５）を行った後、ＲＡＭをアクセス可能状態に設定する（ステップＳ６）。
【００９４】
この実施の形態で用いられているＣＰＵ５６には、マスク可能な割込（ＩＮＴ）のモードとして以下の３種類のモードが用意されている。なお、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【００９５】
割込モード０：割込要求を行った内蔵デバイスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３バイト）をＣＰＵの内部データバス上に送出する。よって、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまたはＣＡＬＬ命令で指定されるアドレスの命令を実行する。リセット時に、ＣＰＵ５６は自動的に割込モード０になる。よって、割込モード１または割込モード２に設定したい場合には、初期設定処理において、割込モード１または割込モード２に設定するための処理を行う必要がある。
【００９６】
割込モード１：割込が受け付けられると、常に００３８（ｈ）番地に飛ぶモードである。
【００９７】
割込モード２：ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた２バイトで示されるアドレスである。従って、任意の（飛び飛びではあるが）偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。
【００９８】
よって、割込モード２に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード１とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップＳ２において、ＣＰＵ５６は割込モード２に設定される。
【００９９】
そして、電源断時にバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の停電発生ＮＭＩ処理）が行われたか否か確認する（ステップＳ７）。この実施の形態では、不測の電源断が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。バックアップなしを確認したら、ＣＰＵ５６は初期化処理を実行する。
【０１００】
この実施の形態では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電源断時にバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認される。この例では、図１４に示すように、バックアップフラグ領域に「５５Ｈ」が設定されていればバックアップあり（オン状態）を意味し、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）を意味する。
【０１０１】
バックアップありを確認したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。
【０１０２】
チェック結果が正常であれば（ステップＳ８）、ＣＰＵ５６は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電源断時の状態に戻すための遊技状態復旧処理を行う（ステップＳ９）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する。
【０１０３】
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１１）。また、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、払出コマンド格納ポインタなど）に初期値を設定する初期値設定処理も行われる。さらに、サブ基板（ランプ制御基板３５、払出制御基板３７、音声制御基板７０、図柄制御基板８０）を初期化するための処理を実行する（ステップＳ１３）。サブ基板を初期化する処理とは、例えば初期設定コマンドを送出する処理である。
【０１０４】
そして、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ１４）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ１５）。
【０１０５】
この実施の形態では、ＣＰＵ５６の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、タイマ割込が発生すると、図１５に示すように、ＣＰＵ５６は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする（ステップＳ１２）。
【０１０６】
初期化処理の実行（ステップＳ１１〜Ｓ１５）が完了すると、メイン処理で、タイマ割込が発生したか否かの監視（ステップＳ１７）の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ１６）も実行される。
【０１０７】
ＣＰＵ５６は、ステップＳ１７において、タイマ割込が発生したことを認識すると、ステップＳ２１〜Ｓ３１の遊技制御処理を実行する。遊技制御処理において、ＣＰＵ５６は、まず、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ等のスイッチの状態を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。
【０１０８】
次いで、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２２）。
【０１０９】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ２４）。
【０１１０】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【０１１１】
次いで、ＣＰＵ５６は、特別図柄に関する表示制御コマンドをＲＡＭ５５の所定の領域に設定して表示制御コマンドを送出する処理を行う（特別図柄コマンド制御処理：ステップＳ２７）。また、普通図柄に関する表示制御コマンドをＲＡＭ５５の所定の領域に設定して表示制御コマンドを送出する処理を行う（普通図柄コマンド制御処理：ステップＳ２８）。
【０１１２】
さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ２９）。
【０１１３】
また、ＣＰＵ５６は、所定の条件が成立したときにソレノイド回路５９に駆動指令を行う（ステップＳ３０）。ソレノイド回路５９は、駆動指令に応じてソレノイド１６，２１を駆動し、可変入賞球装置１５または開閉板２０を開状態または閉状態とする。
【０１１４】
そして、ＣＰＵ５６は、各入賞口への入賞を検出するためのスイッチ１７，２３，１９ａ，１９ｂ，２４ａ，２４ｂの検出出力にもとづく賞球数の設定などを行う賞球処理を実行する（ステップＳ３１）。具体的には、入賞検出に応じて払出制御基板３７に払出制御コマンドを出力する。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、払出制御コマンドに応じて球払出装置９７を駆動する。
【０１１５】
以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【０１１６】
また、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセット等がなされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【０１１７】
以上に説明したように、この実施の形態では、ＣＴＣやＰＩＯを内蔵するＣＰＵ５６に対して、初期設定処理で割込モード２が設定される。従って、内蔵ＣＴＣを用いた定期的なタイマ割込処理を容易に実現できる。また、タイマ割込処理をプログラム上の任意の位置に設置できる。また、内蔵ＰＩＯを用いたスイッチ検出処理等を容易に割込処理で実現できる。その結果、プログラム構成が簡略化され、プログラム開発工数が低減する等の効果を得ることができる。
【０１１８】
なお、ＣＴＣおよびＰＩＯの設定（ステップＳ５）が完了した後に、ＩＥＯ／ＳＣＬＫ０端子から出力されるクロック信号の周波数を決めるための内部レジスタの設定を行ってもよい。その際、クロック信号の周波数は、遊技制御処理の起動周期である２ｍｓに応じた周波数とされる。そのような設定を行うと、ＩＥＯ／ＳＣＬＫ０端子から、遊技制御処理の起動周期に応じた周波数のクロック信号がＣＰＵ５６から外部出力される。すると、ＣＰＵ５６の外部において遊技制御処理の起動周期に対応した信号を観測することができる。よって、そのような信号を用いて、遊技機外部においてＣＰＵ５６による遊技制御処理をシミュレーションしたり、ＣＰＵ５６の動作状況を試験したりすることが容易になる。
【０１１９】
また、図１０および図１１に示された出力ポート０〜６のうち、出力ポート０，１，２，３，４は、遊技制御処理のうちの特別図柄コマンド制御処理（ステップＳ２５）、普通図柄コマンド制御処理（ステップＳ２７）、賞球処理（ステップＳ３１）等でアクセスされる。また、出力ポート５は、情報出力処理（ステップＳ２９）でアクセスされ、出力ポート６は、特別図柄プロセス処理（ステップＳ２５）や普通図柄プロセス処理（ステップＳ２６）でアクセスされる。
【０１２０】
次に、メイン処理におけるスイッチ処理（ステップＳ２１）の具体例を説明する。この実施の形態では、検出信号のオン状態が所定時間継続すると、確かにスイッチがオンしたと判定されスイッチオンに対応した処理が開始される。所定時間を計測するために、スイッチタイマが用いられる。スイッチタイマは、バックアップＲＡＭ領域に形成された１バイトのカウンタであり、検出信号がオン状態を示している場合に２ｍｓ毎に＋１される。図１６に示すように、スイッチタイマは検出信号の数Ｎだけ設けられている。この実施の形態ではＮ＝１２である。また、ＲＡＭにおいて、各スイッチタイマのアドレスは、入力ポートのビット配列順（図１２に示された上から下への順）と同じ順序で並んでいる。
【０１２１】
図１７は、遊技制御処理におけるステップＳ２１のスイッチ処理の処理例を示すフローチャートである。なお、スイッチ処理は、図１３に示すように遊技制御処理において最初に実行される。スイッチ処理において、ＣＰＵ５６は、まず、入力ポート０に入力されているデータを入力する（ステップＳ７１）。次いで、処理数として「８」を設定し（ステップＳ７２）、入賞口スイッチ２４ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ７３）。そして、スイッチチェック処理サブルーチンをコールする（ステップＳ７４）。
【０１２２】
図１８は、スイッチチェック処理サブルーチンを示すフローチャートである。スイッチチェック処理サブルーチンにおいて、ＣＰＵ５６は、ポート入力データ、この場合には入力ポート０からの入力データを「比較値」として設定する（ステップＳ８１）。また、クリアデータ（００）をセットする（ステップＳ８２）。そして、ポインタ（スイッチタイマのアドレスが設定されている）が指すスイッチタイマをロードするとともに（ステップＳ８３）、比較値を右（上位ビットから下位ビットへの方向）にシフトする（ステップＳ８４）。比較値には入力ポート０のデータ設定されている。そして、この場合には、入賞口スイッチ２４ａの検出信号がキャリーフラグに押し出される。
【０１２３】
キャリーフラグの値が「１」であれば（ステップＳ８５）、すなわち入賞口スイッチ２４ａの検出信号がオン状態であれば、スイッチタイマの値を１加算する（ステップＳ８７）。加算後の値が０でなければ加算値をスイッチタイマに戻す（ステップＳ８８，Ｓ８９）。加算後の値が０になった場合には加算値をスイッチタイマに戻さない。すなわち、スイッチタイマの値が既に最大値（２５５）に達している場合には、それよりも値を増やさない。
【０１２４】
キャリーフラグの値が「０」であれば、すなわち入賞口スイッチ２４ａの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする（ステップＳ８６）。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が０に戻る。
【０１２５】
その後、ＣＰＵ５６は、ポインタ（スイッチタイマのアドレス）を１加算するとともに（ステップＳ９０）、処理数を１減算する（ステップＳ９１）。処理数が０になっていなければステップＳ８２に戻る。そして、ステップＳ８２〜Ｓ９２の処理が繰り返される。
【０１２６】
ステップＳ８２〜Ｓ９２の処理は、処理数分すなわち８回繰り返され、その間に、入力ポート０の８ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が１増やされる。
【０１２７】
ＣＰＵ５６は、スイッチ処理のステップＳ７５において、入力ポート１に入力されているデータを入力する。次いで、処理数として「４」を設定し（ステップＳ７６）、賞球カウントスイッチ３０１Ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ７７）。そして、スイッチチェック処理サブルーチンをコールする（ステップＳ７８）。
【０１２８】
スイッチチェック処理サブルーチンでは、上述した処理が実行されるので、ステップＳ８２〜Ｓ９２の処理が、処理数分すなわち４回繰り返され、その間に、入力ポート１の４ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が１増やされる。
【０１２９】
なお、この実施の形態では、遊技制御処理が２ｍｓ毎に起動されるので、スイッチ処理も２ｍｓに１回実行される。従って、スイッチタイマは、２ｍｓ毎に＋１される。
【０１３０】
図１９〜図２１は、遊技制御処理におけるステップＳ３１の賞球処理の一例を示すフローチャートである。この実施の形態では、賞球処理では、入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ、カウントスイッチ２３および始動口スイッチ１７が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板３７に送出されるように制御し、また、満タンスイッチ４８および球切れスイッチ１８７が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板３７に送出されるように制御する等の処理が行われる。
【０１３１】
賞球処理において、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「１」を設定し（ステップＳ１５０）、スイッチタイマのアドレスのオフセットとして「９」を設定する（ステップＳ１５１）。入力判定値テーブル（図２３参照）のオフセット「１」は、入力判定値テーブルの２番目のデータ「５０」を使用することを意味する。また、各スイッチタイマは、図１２に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「９」は満タンスイッチ４８に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１５２）。
【０１３２】
入力判定値テーブルとは、各スイッチについて、連続何回のオンが検出されたら確かにスイッチがオンしたと判定するための判定値が設定されているＲＯＭ領域である。入力判定値テーブルの構成例は図２３に示されている。図２３に示すように、入力判定値テーブルには、上から順に、すなわちアドレス値が小さい領域から順に、「２」、「５０」、「２５０」、「３０」、「２５０」、「１」の判定値が設定されている。また、スイッチオンチェックルーチンでは、入力判定値テーブルの先頭アドレスとオフセット値とで決まるアドレスに設定されている判定値と、スイッチタイマの先頭アドレスとオフセット値とで決まるスイッチタイマの値とが比較され、一致した場合には、例えばスイッチオンフラグがセットされる。
【０１３３】
スイッチオンチェックルーチンの一例が図２２に示されている。スイッチオンチェックルーチンにおいて、満タンスイッチ４８に対応するスイッチタイマの値が満タンスイッチオン判定値「５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１５３）、満タンフラグがセットされる（ステップＳ１５４）。なお、図１９には明示されていないが、満タンスイッチ４８に対応したスイッチタイマの値が０になると、満タンフラグはリセットされる。
【０１３４】
また、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「２」を設定し（ステップＳ１５６）、スイッチタイマのアドレスのオフセットとして「０Ａ（Ｈ）」を設定する（ステップＳ１５７）。入力判定値テーブルのオフセット「２」は、入力判定値テーブルの３番目のデータ「２５０」を使用することを意味する。また、各スイッチタイマは、図１２に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０Ａ（Ｈ）」は球切れスイッチ１８７に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１５８）。
【０１３５】
スイッチオンチェックルーチンにおいて、球切れスイッチ１８７に対応するスイッチタイマの値が球切れスイッチオン判定値「２５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１５９）、球切れフラグがセットされる（ステップＳ１６０）。なお、図１９には明示されていないが、球切れスイッチ１８７に対応したスイッチオフタイマが用意され、その値が５０になると、球切れフラグはリセットされる。
【０１３６】
そして、ＣＰＵ５６は、払出停止状態であるか否か確認する（ステップＳ２０１）。払出停止状態は、払出制御基板３７に対して払出停止状態指定のコマンドを送出した後の状態である。払出停止状態でなければ、上述した球切れ状態フラグまたは満タンフラグがオンになったか否かを確認する（ステップＳ２０２）。
【０１３７】
いずれかがオン状態に変化したときには、払出停止状態指定に関するコマンド送信テーブルをセットし（ステップＳ２０３）、コマンドセット処理をコールする（ステップＳ２０６）。ステップＳ２０３では、払出停止状態指定に関する払出制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。払出停止状態指定に関するコマンド送信テーブルには、後述するＩＮＴデータ、払出制御コマンドの１バイト目のデータ、および払出制御コマンドの２バイト目のデータが設定されている。なお、ステップＳ２０２において、いずれか一方のフラグが既にオン状態であったときに他方のフラグがオン状態になったときには、コマンド送信制御処理（ステップＳ２０３）は行われない。
【０１３８】
また、払出停止状態であれば、球切れ状態フラグおよび満タンフラグがともにオフ状態になったか否かを確認する（ステップＳ２０４）。ともにオフ状態となったときには、払出可能状態指定に関するコマンド送信テーブルをセットし（ステップＳ２０５）、コマンドセット処理をコールする（ステップＳ２０７）。ステップＳ２０５では、払出可能状態指定に関する払出制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。払出可能状態指定に関するコマンド送信テーブルには、後述するＩＮＴデータ、払出制御コマンドの１バイト目のデータ、および払出制御コマンドの２バイト目のデータが設定されている。
【０１３９】
さらに、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１２１）、スイッチタイマのアドレスのオフセットとして「０」を設定する（ステップＳ１２２）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１２に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０」は入賞口スイッチ２４ａに対応したスイッチタイマが指定されることを意味する。また、繰り返し数として「４」をセットする（ステップＳ１２３）。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１２４）。
【０１４０】
スイッチオンチェックルーチンにおいて、ＣＰＵ５６は、入力判定値テーブル（図２３参照）の先頭アドレスを設定する（ステップＳ１０１）。そして、そのアドレスにオフセットを加算し（ステップＳ１０２）、加算後のアドレスからスイッチオン判定値をロードする（ステップＳ１０３）。
【０１４１】
次いで、ＣＰＵ５６は、スイッチタイマの先頭アドレスを設定し（ステップＳ１０４）、そのアドレスにオフセットを加算し（ステップＳ１０５）、加算後のアドレスからスイッチタイマの値をロードする（ステップＳ１０６）。各スイッチタイマは、図１２に示された入力ポートのビット順と同順に並んでいるので、スイッチに対応したスイッチタイマの値がロードされる。
【０１４２】
そして、ＣＰＵ５６は、ロードしたスイッチタイマの値とスイッチオン判定値とを比較する（ステップＳ１０７）。それらが一致すれば、スイッチオンフラグをセットする（ステップ１０８）。
【０１４３】
この場合には、スイッチオンチェックルーチンにおいて、入賞口スイッチ２４ａに対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされる（ステップＳ１２５）。そして、スイッチチェックオンルーチンは、スイッチタイマのアドレスのオフセットが更新されつつ（ステップＳ１３０）、最初に設定された繰り返し数分だけ実行されるので（ステップＳ１２８，Ｓ１２９）、結局、入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂについて、対応するスイッチタイマの値がスイッチオン判定値「２」と比較されることになる。
【０１４４】
スイッチオンフラグがセットされたら、１０個の賞球個数指示に関するコマンド送信バッファ設定処理を行う（ステップＳ１２６）。コマンド送信バッファ設定処理では、払出制御コマンド用のコマンド送信バッファに所定のデータが設定された後、コマンド送信カウンタが＋１される。また、総賞球数格納バッファの格納値に１０を加算する（ステップＳ１２７）。
【０１４５】
総賞球数格納バッファは、払出制御手段に対して指示した賞球個数の累積値（ただし、払い出しがなされると減算される）が格納されるバッファであり、バックアップＲＡＭに形成されている。
【０１４６】
次に、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１３１）、スイッチタイマのアドレスのオフセットとして「４」を設定する（ステップＳ１３２）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１２に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「４」は始動口スイッチ１７に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１３３）。
【０１４７】
スイッチオンチェックルーチンにおいて、始動口スイッチ１７に対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされる（ステップＳ１３４）。スイッチオンフラグがセットされたら、６個の賞球個数指示に関するコマンド送信バッファ設定処理を行う（ステップＳ１３５）。コマンド送信バッファ設定処理では、払出制御コマンド用のコマンド送信バッファに所定のデータが設定された後、コマンド送信カウンタが＋１される。また、総賞球数格納バッファの格納値に６を加算する（ステップＳ１３６）。
【０１４８】
次いで、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ２２１）、スイッチタイマのアドレスのオフセットとして「５」を設定する（ステップＳ２２２）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１２に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「５」はカウントスイッチ２３に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ２２３）。
【０１４９】
スイッチオンチェックルーチンにおいて、カウントスイッチ２３に対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされる（ステップＳ２２４）。スイッチオンフラグがセットされたら、１５個の賞球個数指示に関するコマンド送信バッファ設定処理を行う（ステップＳ２２５）。コマンド送信バッファ設定処理では、払出制御コマンド用のコマンド送信バッファに所定のデータが設定された後、コマンド送信カウンタが＋１される。また、総賞球数格納バッファの格納値に１５を加算する（ステップＳ２２６）。
【０１５０】
そして、コマンドセット処理をコールする（ステップＳ２２７）。コマンドセット処理の動作については後で詳しく説明するが、１つ以上の払出制御コマンドがコマンド送信バッファに格納されている場合には、コマンド送信バッファに格納された払出制御コマンドが払出制御基板３７に送信される。以上のようにして、遊技制御手段から払出制御基板３７に賞球個数を指示する払出制御コマンドを出力しようとするときに、コマンド送信バッファの設定が行われた後、コマンド送信バッファに設定された払出制御コマンドが払出制御基板３７に送出される。
【０１５１】
なお、コマンドセット処理の入力引数となるコマンド送信テーブルのアドレスは（図２８のステップＳ３３１参照）、賞球個数を指示する払出制御コマンド送出の場合には、未送出コマンドが格納されているコマンド送信バッファのアドレスである。そして、総賞球数バッファの内容が０でない場合、すなわち、まだ賞球残がある場合には、ＣＰＵ５６は、賞球払出中フラグをオンする（ステップＳ２２８，Ｓ２２９）。
【０１５２】
また、ＣＰＵ５６は、賞球払出中フラグがオンしているときには（ステップＳ２３０）、球払出装置９７から実際に払い出された賞球数を監視して総賞球数格納バッファの格納値を減算する賞球個数減算処理を行う（ステップＳ２３１）。なお、賞球払出中フラグがオンからオフに変化したときには、ランプ制御基板３５に対して、賞球ランプ５１の点灯を指示するランプ制御コマンドが送出される。
【０１５３】
賞球処理において、賞球個数指示に関するコマンドは、コマンド送信バッファに格納される（ステップＳ１２６，Ｓ１３５，Ｓ２２５）。しかし、この実施の形態では、払出停止状態指定に関するコマンドおよび払出可能状態指定に関するコマンドは、コマンド送信バッファには格納されず、それらのコマンドが設定されているＲＯＭ領域のアドレスがコマンドセット処理サブルーチン（ステップＳ２０６，Ｓ２０７）への入力情報となっている。また、そのように構成するのではなく、ステップＳ２０３およびＳ２０５において、払出停止状態指定に関するコマンドおよび払出可能状態指定に関するコマンドをコマンド送信バッファとは異なるバッファ領域（ＲＡＭ領域）に格納し、そのバッファ領域のアドレスをコマンドセット処理サブルーチン（ステップＳ２０６，Ｓ２０７）への入力情報としてもよい。
【０１５４】
そして、賞球処理において、払出停止状態に関するチェックが入賞に関するスイッチチェックよりも先に実行されている。従って、払出停止状態指定に関するコマンドおよび払出可能状態指定に関するコマンドは、賞球個数指示に関するコマンドに優先して払出制御基板３７に送出される。ここで、賞球個数指示に関するコマンドが格納されるコマンド送信バッファとは異なる領域に払出停止状態指定に関するコマンドおよび払出可能状態指定に関するコマンドが格納されるので、優先して送出する制御が容易になる。
【０１５５】
図２０および図２１に示された賞球処理における賞球個数を指定するための払出制御コマンドの設定処理では、各入賞口スイッチがオンしたことが判定されたときに、オン判定された入賞口スイッチに対応する賞球数が総賞球数格納バッファの値に加算される。しかし、入賞口スイッチがオンしたことが判定されたときに、賞球個数を指定するためのデータをリングバッファ形式のコマンド送信バッファに格納するまでの処理を行い、送信するコマンドのデータが格納されている領域を示す読出ポインタの値に従ってコマンド送信バッファから当該コマンドを出力するコマンドセット処理をコールする前に、出力するデータに応じた賞球数を総賞球数格納バッファの値に加算するようにしてもよい。なお、コマンドセット処理については後で詳しく説明する（図２８参照）。また、メモリ容量節減のために、リングバッファ形式のコマンド送信バッファに賞球個数を特定するためのデータ（ＥＸＴデータに対応）のみを格納し、賞球個数を示すためのＭＯＤＥデータを格納しないようにしてもよい。そのように構成する場合には、賞球個数を特定するためのデータを出力するときに、所定のメモリ領域（例えばＲＯＭ領域）からＭＯＤＥデータを読み出して出力し、次いで、コマンド送信バッファからＥＸＴデータに対応したデータを読み出して出力する。
【０１５６】
次に、遊技制御手段から各電気部品制御手段に対する制御コマンドの送出方式について説明しておく。遊技制御手段から各電気部品制御基板（サブ基板）に制御コマンドを出力しようとするときに、コマンド送信バッファの設定が行われる。図２４（Ａ）は、コマンド送信バッファの一構成例を示す説明図である。１つのコマンド送信バッファは３バイトで構成され、１バイト目にはＩＮＴデータが設定される。また、２バイト目のコマンドデータ１には、制御コマンドの１バイト目のＭＯＤＥデータが設定される。そして、３バイト目のコマンドデータ２には、制御コマンドの２バイト目のＥＸＴデータが設定される。
【０１５７】
なお、ＥＸＴデータそのものがコマンドデータ２の領域に設定されてもよいが、コマンドデータ２には、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのデータが設定されるようにしてもよい。この実施の形態では、コマンドデータ２のビット７（ワークエリア参照ビット）が０あれば、コマンドデータ２にＥＸＴデータそのものが設定されていることを示す。そのようなＥＸＴデータはビット７が０であるデータである。ワークエリア参照ビットが１あれば、他の７ビットが、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのオフセットであることを示す。また、この実施の形態では各制御コマンド毎にコマンド送信テーブルが用意されている。
【０１５８】
図２４（Ｂ）ＩＮＴデータの一構成例を示す説明図である。ＩＮＴデータにおけるビット０は、払出制御基板３７に払出制御コマンドを送出すべきか否かを示す。ビット０が「１」であるならば、払出制御コマンドを送出すべきことを示す。従って、ＣＰＵ５６は、例えば賞球処理（メイン処理のステップＳ３１）において、ＩＮＴデータに「０１（Ｈ）」を設定する。また、ＩＮＴデータにおけるビット１は、図柄出制御基板８０に表示制御コマンドを送出すべきか否かを示す。ビット１が「１」であるならば、表示制御コマンドを送出すべきことを示す。従って、ＣＰＵ５６は、例えば特別図柄コマンド制御処理（メイン処理のステップＳ２７）において、ＩＮＴデータに「０２（Ｈ）」を設定する。
【０１５９】
ＩＮＴデータのビット２，３は、それぞれ、ランプ制御コマンド、音声制御コマンドを送出すべきか否かを示すビットであり、ＣＰＵ５６は、それらのコマンドを送出すべきタイミングになったら、特別図柄プロセス処理等で、ポインタが指しているコマンド送信テーブルに、ＩＮＴデータ、コマンドデータ１およびコマンドデータ２を設定する。それらのコマンドを送出するときには、ＩＮＴデータの該当ビットが「１」に設定され、コマンドデータ１およびコマンドデータ２にＭＯＤＥデータおよびＥＸＴデータが設定される。
【０１６０】
この実施の形態では、各制御コマンドについて、それぞれ複数のコマンド送信バッファが用意され、使用すべきコマンド送信バッファはポインタで指定される。また、複数のコマンド送信バッファはリングバッファとして使用される。例えば、払出制御コマンドについて、図２４（Ｃ）に示すように、１２個のコマンド送信バッファが用意されている。従って、ＣＰＵ５６は、例えば、賞球処理において、賞球個数を示す払出制御コマンドを送出するときに、コマンド送信個数カウンタが指しているコマンド送信バッファに、ＩＮＴデータ、コマンドデータ１およびコマンドデータ２を設定する。そして、コマンド送信個数カウンタを更新する。そして、コマンド送信個数カウンタの値が１２になると、その値を０に戻す。
【０１６１】
図２５は、主基板３１から他の電気部品制御基板に送出される制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの種類）を表す。ＭＯＤＥデータの先頭ビット（ビット７）は必ず「１」とされ、ＥＸＴデータの先頭ビット（ビット７）は必ず「０」とされる。なお、図２５に示されたコマンド形態は一例であって他のコマンド形態を用いてもよい。
【０１６２】
図２６は、遊技制御基板から他の各電気部品制御基板に対する制御コマンドを構成する８ビットの制御信号と取込信号としてのＩＮＴ信号（ストローブ信号）との関係を示すタイミング図である。各電気部品制御手段に対する制御コマンドを構成する８ビットの制御信号とＩＮＴ信号との関係を示すタイミング図である。図２６に示すように、ＭＯＤＥまたはＥＸＴのデータが出力ポートに出力されてから、Ａで示される期間が経過すると、ＣＰＵ５６は、データ出力を示す信号であるＩＮＴ信号をハイレベル（オン状態とする）からローレベル（オフ状態とする）に立ち下げる。また、そこからＢで示される期間が経過するとＩＮＴ信号をオン状態に立ち上げる。さらに、次に送出すべきデータがある場合には、すなわち、ＭＯＤＥデータ送出後では、Ｃで示される期間をおいてから２バイト目のデータを出力ポートに送出する。２バイト目のデータに関して、Ａ，Ｂの期間は、１バイト目の場合と同様である。このように、取込信号には、所定時間のオンデータ期間と所定時間のオフデータ期間とが存在する。
【０１６３】
Ａの期間は、ＣＰＵ５６が、コマンドの送出準備の期間すなわちバッファに送出コマンドを設定する処理に要する期間であるとともに、制御信号線におけるデータの安定化のための期間である。また、Ｂ，Ｃの期間は、電気部品制御手段が確実にデータを取り込めるように設定されている期間である。Ｂ，Ｃの期間では、信号線上のデータは変化しない。すなわち、Ｂ，Ｃの期間が経過するまでデータ出力が維持される。
【０１６４】
この実施の形態では、払出制御基板３７への払出制御コマンド、図柄制御基板８０への表示制御コマンド、ランプ制御基板３５へのランプ制御コマンドおよび音声制御基板７０への音声制御コマンドは、同一のコマンド送信処理ルーチン（共通モジュール）を用いて送出される。そこで、Ｂ，Ｃの期間すなわち１バイト目に関するＩＮＴ信号がオフ状態になってから２バイト目のデータが送出開始されるまでの期間は、コマンド受信処理に最も時間がかかる電気部品制御手段における受信処理時間よりも長くなるように設定される。
【０１６５】
なお、各電気部品制御手段は、ＩＮＴ信号がオン状態（ハイレベル）からオフ状態（ローレベル）になったことを検知して、例えば割込処理によって１バイトのデータの取り込み処理を開始する。
【０１６６】
Ｂ，Ｃの期間が、コマンド受信処理に最も時間がかかる電気部品制御手段における受信処理時間よりも長いので、遊技制御手段が、各電気部品制御手段に対するコマンド送出処理を共通モジュールで制御しても、いずれの電気部品制御手段でも遊技制御手段からの制御コマンドを確実に受信することができる。
【０１６７】
この実施の形態では、ＣＰＵ５６は、（１１．７７６／２）ＭＨｚのシステムクロックで動作している。そして、具体的には、Ａの期間に１３８ステート（１ステート＝［２／１１．７７６］μｓ）かけ、Ｂの期間に８２ステートかけ、Ｃの期間に２５１ステートかけている。従って、Ａ，Ｃの期間（ハイレベル期間）はＢの期間（ローレベル期間）よりも長い。この実施の形態では電気部品制御手段はＩＮＴ信号がローレベルに変化することによって割込処理が起動され割込処理によって制御コマンドを取り込むのであるが、例えば、ＩＮＴ信号を入力ポートに入力し、ポートのレベル監視（ローレベルが所定期間継続したか否かの監視）にもとづいて制御コマンド受信処理を開始するような場合には、ローレベル期間がより短く設定されることによって、ノイズ等に起因する誤受信を防止することができる。
【０１６８】
図２７は、払出制御コマンドの内容の一例を示す説明図である。図２７に示された例において、ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝００（Ｈ）のコマンドＦＦ００（Ｈ）は、払出可能状態を指定する払出制御コマンドである。ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝０１（Ｈ）のコマンドＦＦ０１（Ｈ）は、払出停止状態を指定する払出制御コマンドである。また、ＭＯＤＥ＝Ｆ０（Ｈ）のコマンドＦ０ＸＸ（Ｈ）は、賞球個数を指定する払出制御コマンドである。ＥＸＴである「ＸＸ」が払出個数を示す。
【０１６９】
払出制御手段は、主基板３１の遊技制御手段からＦＦ０１（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しを停止する状態となり、ＦＦ００（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しができる状態になる。また、賞球個数を指定する払出制御コマンドを受信すると、受信したコマンドで指定された個数に応じた賞球払出制御を行う。
【０１７０】
なお、払出制御コマンドは、払出制御手段が認識可能に１回だけ送出される。認識可能とは、この例では、ＩＮＴ信号がオン状態になることであり、認識可能に１回だけ送出されるとは、この例では、払出制御信号の１バイト目および２バイト目のそれぞれに応じてＩＮＴ信号が１回だけオン状態になることである。
【０１７１】
各電気部品制御基板への制御コマンドを、対応する出力ポート（出力ポート１〜４）に出力する際に、出力ポート０のビット０〜３のうちのいずれかのビットが所定期間オン状態になるのであるが、ＩＮＴデータにおけるビット配列と出力ポート０におけるビット配列とは対応している。従って、各電気部品制御基板に御コマンドを送出する際に、コマンド送信バッファに設定されているＩＮＴデータにもとづいて、容易にＩＮＴ信号の出力を行うことができる。
【０１７２】
図２８は、コマンドセット処理（ステップＳ２０６，Ｓ２０７，Ｓ２２７）の処理例を示すフローチャートである。コマンドセット処理は、コマンド出力処理とＩＮＴ信号出力処理とを含む処理である。コマンドセット処理において、ＣＰＵ５６は、まず、コマンド送信テーブルのアドレス（送信信号指示手段としてのポインタの内容）をスタック等に退避する（ステップＳ３３１）。そして、ポインタが指していたコマンド送信テーブルのＩＮＴデータを引数１にロードする（ステップＳ３３２）。引数１は、後述するコマンド送信処理に対する入力情報になる。また、コマンド送信テーブルを指すアドレスを＋１する（ステップＳ３３３）。従って、コマンド送信テーブルを指すアドレスは、コマンドデータ１のアドレスに一致する。なお、賞球個数を示す払出制御コマンドは図２４に示されたコマンド送信バッファに格納されているので、賞球個数を示す払出制御コマンドを送出する場合には、コマンド送信テーブルを指すアドレスとは、実際には、コマンド送信バッファを指すアドレスのことである。
【０１７３】
そこで、ＣＰＵ５６は、コマンドデータ１を読み出して引数２に設定する（ステップＳ３３４）。引数２も、後述するコマンド送信処理に対する入力情報になる。そして、コマンド送信処理ルーチンをコールする（ステップＳ３３５）。
【０１７４】
図２９は、コマンド送信処理ルーチンを示すフローチャートである。コマンド送信処理ルーチンにおいて、ＣＰＵ５６は、まず、引数１に設定されているデータすなわちＩＮＴデータを、比較値として決められているワークエリアに設定する（ステップＳ３５１）。次いで、送信回数＝４を、処理数として決められているワークエリアに設定する（ステップＳ３５２）。そして、払出制御信号を出力するためのポート１のアドレスをＩＯアドレスにセットする（ステップＳ３５３）。この実施の形態では、ポート１のアドレスは、払出制御信号を出力するための出力ポートのアドレスである。また、ポート２〜４のアドレスが、表示制御信号、ランプ制御信号、音声制御信号を出力するための出力ポートのアドレスである。
【０１７５】
次に、ＣＰＵ５６は、比較値を１ビット右にシフトする（ステップＳ３５４）。シフト処理の結果、キャリービットが１になったか否か確認する（ステップＳ３５５）。キャリービットが１になったということは、ＩＮＴデータにおける最も右側のビットが「１」であったことを意味する。この実施の形態では４回のシフト処理が行われるのであるが、例えば、払出制御コマンドを送出すべきことが指定されているときには、最初のシフト処理でキャリービットが１になる。
【０１７６】
キャリービットが１になった場合には、引数２に設定されているデータ、この場合にはコマンドデータ１（すなわちＭＯＤＥデータ）を、ＩＯアドレスとして設定されているアドレスに出力する（ステップＳ３５６）。最初のシフト処理が行われたときにはＩＯアドレスにポート１のアドレスが設定されているので、そのときに、払出制御コマンドのＭＯＤＥデータがポート１に出力される。
【０１７７】
次いで、ＣＰＵ５６は、ＩＯアドレスを１加算するとともに（ステップＳ３５７）、処理数を１減算する（ステップＳ３５８）。加算前にポート１を示していた場合には、ＩＯアドレスに対する加算処理によって、ＩＯアドレスにはポート３のアドレスが設定される。ポート２は、表示制御コマンドを出力するためのポートである。そして、ＣＰＵ５６は、処理数の値を確認し（ステップＳ３５９）、値が０になっていなければ、ステップＳ３５４に戻る。ステップＳ３５４で再度シフト処理が行われる。
【０１７８】
２回目のシフト処理ではＩＮＴデータにおけるビット１の値が押し出され、ビット１の値に応じてキャリーフラグが「１」または「０」になる。従って、表示制御コマンドを送出すべきことが指定されているか否かのチェックが行われる。同様に、３回目および４回目のシフト処理によって、ランプ制御コマンドおよび音声制御コマンドを送出すべきことが指定されているか否かのチェックが行われる。このように、それぞれのシフト処理が行われるときに、ＩＯアドレスには、シフト処理によってチェックされるコマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音声制御コマンド）に対応したＩＯアドレスが設定されている。
【０１７９】
よって、キャリーフラグが「１」になったときには、対応する出力ポート（ポート１〜ポート４）に制御コマンドが送出される。すなわち、１つの共通モジュールで、各電気部品制御手段に対する制御コマンドの送出処理を行うことができる。
【０１８０】
また、このように、シフト処理のみによってどの電気部品制御手段に対して制御コマンドを出力すべきかが判定されるので、いずれの電気部品制御手段に対して制御コマンドを出力すべきか判定する処理が簡略化されている。
【０１８１】
次に、ＣＰＵ５６は、シフト処理開始前のＩＮＴデータが格納されている引数１の内容を読み出し（ステップＳ３６０）、読み出したデータを反転してポート０に出力する（ステップＳ３６１）。この実施の形態では、ポート０のアドレスは、各制御信号についてのＩＮＴ信号を出力するためのポートであり、ポート０のビット０〜４が、それぞれ、払出制御ＩＮＴ信号、表示制御ＩＮＴ信号、ランプ制御ＩＮＴ信号、音声制御ＩＮＴ信号を出力するためのポートである。ＩＮＴデータでは、ステップＳ３５１〜Ｓ３５９の処理で出力された制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音声制御コマンド）に応じたＩＮＴ信号の出力ビットに対応したビットが「１」になっている。従って、ポート１〜ポート４のいずれかに出力された制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音声制御コマンド）に対応したＩＮＴ信号がオフ状態（ローレベル）になる。
【０１８２】
次いで、ＣＰＵ５６は、ウェイトカウンタに所定値を設定し（ステップＳ３６２）、その値が０になるまで１ずつ減算する（ステップＳ３６３，Ｓ３６４）。この処理は、図２６のタイミング図に示されたＩＮＴ信号（制御信号ＩＮＴ）のオフ期間（ローレベル期間＝Ｂ期間）を設定するための処理である。ウェイトカウンタの値が０になると、クリアデータ（この例ではオール「１」）を設定して（ステップＳ３６５）、そのデータをポート０に出力する（ステップＳ３６６）。よって、ＩＮＴ信号はオン状態（ハイレベル）になる。そして、ウェイトカウンタに所定値を設定し（ステップＳ３６２）、その値が０になるまで１ずつ減算する（ステップＳ３６８，Ｓ３６９）。この処理は、１つ目のＩＮＴ信号の立ち下がりからＥＸＴデータ出力開始までの期間を設定するための処理である。
【０１８３】
従って、ステップＳ３６７でウェイトカウンタに設定される値は、１つ目のＩＮＴ信号の立ち下がりからＥＸＴデータ出力開始までの期間が、制御コマンド受信対象となる全ての電気部品制御手段（サブ基板に搭載されているＣＰＵ等）が確実にコマンド受信処理を行うのに十分な期間になるような値である。また、ウェイトカウンタに設定される値は、その期間が、ステップＳ３５１〜Ｓ３５９の処理に要する時間よりも長くなるような値である。
【０１８４】
以上のようにして、制御コマンドの１バイト目のＭＯＤＥデータが送出される。そこで、ＣＰＵ５６は、図２８に示すステップＳ３３６で、コマンド送信テーブルを指す値を１加算する。従って、３バイト目のコマンドデータ２の領域が指定される。ＣＰＵ５６は、指し示されたコマンドデータ２の内容を引数２にロードする（ステップＳ３３７）。また、コマンドデータ２のビット７（ワークエリア参照ビット）の値が「０」であるか否か確認する（ステップＳ３３９）。０でなければ、コマンド拡張データアドレステーブルの先頭アドレスをポインタにセットし（ステップＳ３３９）、そのポインタにコマンドデータ２のビット６〜ビット０の値を加算してアドレスを算出する（ステップＳ３４０）。そして、そのアドレスが指すエリアのデータを引数２にロードする（ステップＳ３４１）。
【０１８５】
コマンド拡張データアドレステーブルには、電気部品制御手段に送出されうるＥＸＴデータが順次設定されている。よって、以上の処理によって、ワークエリア参照ビットの値が「１」であれば、コマンドデータ２の内容に応じたコマンド拡張データアドレステーブル内のＥＸＴデータが引数２にロードされ、ワークエリア参照ビットの値が「０」であれば、コマンドデータ２の内容がそのまま引数２にロードされる。なお、コマンド拡張データアドレステーブルからＥＸＴデータが読み出される場合でも、そのデータのビット７は「０」である。
【０１８６】
次に、ＣＰＵ５６は、コマンド送信処理ルーチンをコールする（ステップＳ３４２）。従って、ＭＯＤＥデータの送出の場合と同様のタイミングでＥＸＴデータが送出される。その後、ＣＰＵ５６は、コマンド送信テーブルのアドレスを復帰し（ステップＳ３４３）、コマンド送信テーブルを指す読出ポインタの値を更新する（ステップＳ３４４）。読出ポインタの値が図２４（Ｃ）に示すコマンドコマンド送信バッファ１２の位置を越えた場合には、読出ポインタの値が０に戻される。
【０１８７】
以上のようにして、１つの制御信号出力モジュールであるコマンド制御処理モジュールによって、２バイト構成の各制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音声制御コマンド）が、対応する電気部品制御手段に送信される。電気部品制御手段では、取込信号としてのＩＮＴ信号の立ち下がりを検出すると制御コマンドの取り込み処理を開始するのであるが、いずれの電気部品制御手段についても、取り込み処理が完了する前に遊技制御手段からの新たな信号が信号線に出力されることはない。すなわち、各電気部品制御手段において、確実なコマンド受信処理が行われる。なお、各電気部品制御手段は、ＩＮＴ信号の立ち上がりで制御コマンドの取り込み処理を開始してもよい。また、ＩＮＴ信号の極性を図２６に示された場合と逆にしてもよい。
【０１８８】
また、この実施の形態では、複数のコマンド送信テーブルがリングバッファとして用いられ、図２８に示すコマンドセット処理では、読出ポインタが指しているコマンド送信テーブル（コマンド送信バッファ）を対象としてコマンド出力制御が行われ、コマンド送信バッファにデータを設定する処理では、コマンド送信個数カウンタが指すコマンド送信バッファを対象としてコマンド設定処理が行われる。従って、同時に複数のコマンド送出要求が発生しても、それらの要求にもとづくコマンド出力処理は問題なく実行される。
【０１８９】
さらに、この実施の形態では、１回の賞球処理内で払出停止状態指定コマンドまたは払出可能状態指定コマンドと賞球個数を示すコマンドとの双方を送出することができる。すなわち、２ｍｓ毎に起動される１回の制御期間内において、複数の指令信号を送出することができる。また、この実施の形態では、各制御手段への制御コマンド（表示制御コマンド、ランプ制御コマンド、音声制御コマンド、払出制御コマンド）毎に、それぞれ複数のコマンド送信テーブルが用意されているので、例えば、表示制御コマンド、ランプ制御コマンドおよび音声制御コマンドのコマンド送信テーブルに制御コマンドが設定されている場合には、１回のコマンド制御処理で複数の表示制御コマンド、ランプ制御コマンドおよび音声制御コマンドを送出するように構成することも可能である。すなわち、同時に（１メイン処理起動周期での意味）、それらの制御コマンドを送出することができる。遊技演出の進行上、それらの制御コマンドの送出タイミングは同時に発生するので、このように構成されているのは便利である。ただし、払出制御コマンドは、遊技演出の進行とは無関係に発生するので、一般には、表示制御コマンド、ランプ制御コマンドおよび音声制御コマンドと同時に送出されることはない。
【０１９０】
図３０は、賞球個数減算処理の一例を示すフローチャートである。賞球個数減算処理において、ＣＰＵ５６は、まず、総賞球数格納バッファの格納値をロードする（ステップＳ２４１）。そして、格納値が０であるか否か確認する（ステップＳ２４２）。０であれば処理を終了する。
【０１９１】
０でなければ、賞球カウントスイッチ用のスイッチタイマをロードし（ステップＳ２４３）、ロード値とオン判定値（この場合は「２」）とを比較する（ステップＳ２４４）。一致したら（ステップＳ２４５）、賞球カウントスイッチ３０１Ａが確かにオンしたとして、すなわち、確かに１個の遊技球が球払出装置９７から払い出されたとして、総賞球数格納バッファの格納値を１減算する（ステップＳ２４６）。
【０１９２】
また、賞球情報カウンタの値を＋１する（ステップＳ２４７）。そして、賞球情報カウンタの値が１０以上であれば（ステップＳ２４８）、賞球情報出力カウンタの値を＋１するとともに（ステップＳ２４９）、賞球情報カウンタの値を−１０する（ステップＳ２５０）。なお、賞球情報出力カウンタの値は、図１３に示されたメイン処理における情報出力処理（ステップＳ２９）で参照され、その値が１以上であれば、賞球信号（出力ポート５のビット７：図１１参照）として１パルスが出力される。よって、この実施の形態では、１０個の遊技球が賞球として払い出される度に、１つの賞球信号が遊技機外部に出力される。
【０１９３】
そして、総賞球数格納バッファの格納値が０になったら（ステップＳ２５１）、賞球払出中フラグをクリアし（ステップＳ２５２）、賞球残数がないことを報知するために、ランプ制御コマンド用のコマンド送信テーブルに賞球ランプ５１の消灯を示すコマンドデータを設定した後（ステップＳ２５３）、ランプ制御コマンドの送出処理を実行する（ステップＳ２５４）。
【０１９４】
次に、遊技制御手段以外の電気部品制御手段において制御コマンド受信処理が行われる場合の例として、払出制御手段において払出制御コマンドの受信が行われる場合について説明する。
【０１９５】
図３１は、払出制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図３１に示すように、電源基板９１０の電源監視回路（電源監視手段）からの電源断信号が、バッファ回路９６０を介して払出制御用ＣＰＵ３７１のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。従って、払出制御用ＣＰＵ３７１は、マスク不能割込処理によって電源断の発生を確認することができる。
【０１９６】
払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子には、主基板３１からのＩＮＴ信号が接続されている。ＣＬＫ／ＴＲＧ２端子にクロック信号が入力されると、払出制御用ＣＰＵ３７１に内蔵されているタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値がダウンカウントされる。そして、レジスタ値が０になると割込が発生する。従って、タイマカウンタレジスタＣＬＫ／ＴＲＧ２の初期値を「１」に設定しておけば、ＩＮＴ信号の立下りに応じて割込が発生することになる。
【０１９７】
払出制御基板３７には、システムリセット回路９７５も搭載されているが、この実施の形態では、システムリセット回路９７５におけるリセットＩＣ９７６は、電源投入時に、外付けのコンデンサに容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。また、リセットＩＣ９７６は、ＶSLの電源電圧を監視して電圧値が所定値（例えば＋９Ｖ）以下になると出力をローレベルにする。従って、電源断時には、リセットＩＣ９７６からの信号がローレベルになることによって払出制御用ＣＰＵ３７１がシステムリセットされる。
【０１９８】
リセットＩＣ９７６が電源断を検知するための所定値は、通常時の電圧より低いが、払出制御用ＣＰＵ３７１が暫くの間動作しうる程度の電圧である。また、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように構成されているので、払出制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【０１９９】
＋５Ｖ電源から電力が供給されていない間、払出制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路９７５からリセット信号が発せられるので、払出制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の払出制御状態に復帰することができる。
【０２００】
なお、図３１に示された構成では、システムリセット回路９７５は、電源投入時に、コンデンサの容量で決まる期間のローレベルを出力し、その後ハイレベルを出力する。すなわち、リセット解除タイミングは１回だけである。しかし、図９に示された主基板３１の場合と同様に、複数回のリセット解除タイミングが発生するような回路構成を用いてもよい。
【０２０１】
図３２は、この実施の形態における出力ポートの割り当てを示す説明図である。図３２に示すように、出力ポートＣ（アドレス００Ｈ）は、払出モータ２８９に出力される駆動信号の出力ポートである。また、出力ポートＤ（アドレス０１Ｈ）は、７セグメントＬＥＤであるエラー表示ＬＥＤ３７４に出力される表示制御信号の出力ポートである。そして、出力ポートＥ（アドレス０２Ｈ）は、振分ソレノイド３１０に出力される駆動信号、およびカードユニット５０に対するＥＸＳ信号とＰＲＤＹ信号とを出力するための出力ポートである。
【０２０２】
図３３は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図３３に示すように、入力ポートＡ（アドレス０６Ｈ）は、主基板３１から送出された払出制御コマンドの８ビットの払出制御信号を取り込むための入力ポートである。また、入力ポートＢ（アドレス０７Ｈ）のビット０〜２には、それぞれ、賞球カウントスイッチ３０１Ａ、球貸しカウントスイッチ３０１Ｂ、モータ位置センサの検出信号入力される。ビット３〜５には、カードユニット５０からのＢＲＤＹ信号、ＢＲＱ信号およびＶＬ信号が入力される。
【０２０３】
図３４は、払出制御用ＣＰＵ３７１のメイン処理を示すフローチャートである。メイン処理では、払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７０１）。次に、割込モードを割込モード２に設定し（ステップＳ７０２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０３）。また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの初期化を行い（ステップＳ７０４）、ＣＴＣおよびＰＩＯの初期化（ステップＳ７０５）を行った後に、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。
【０２０４】
この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば２ｍｓ毎に発生させたい場合は、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０２０５】
なお、タイマモードに設定されたチャネル（この実施の形態ではチャネル３）に設定される割込ベクタは、タイマ割込処理の先頭番地に相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭番地が特定される。タイマ割込処理ではタイマ割込フラグがセットされ、メイン処理でタイマ割込フラグがセットされていることが検知されると、払出制御処理が実行される。すなわち、タイマ割込処理では、電気部品制御処理の一例である払出制御処理を実行するための設定がなされる。
【０２０６】
また、内蔵ＣＴＣのうちの他の一つのチャネル（この実施の形態ではチャネル２）が、遊技制御手段からの払出制御コマンド受信のための割込発生用のチャネルとして用いられ、そのチャネルがカウンタモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをカウンタモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。
【０２０７】
カウンタモードに設定されたチャネル（チャネル２）に設定される割込ベクタは、後述するコマンド受信割込処理の先頭番地に相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでコマンド受信割込処理の先頭番地が特定される。
【０２０８】
この実施の形態では、払出制御用ＣＰＵ３７１でも割込モード２が設定される。従って、内蔵ＣＴＣのカウントアップにもとづく割込処理を使用することができる。また、ＣＴＣが送出した割込ベクタに応じた割込処理開始番地を設定することができる。
【０２０９】
ＣＴＣのチャネル２（ＣＨ２）のカウントアップにもとづく割込は、上述したタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生する割込である。従って、例えばステップＳ７０５において、特定レジスタとしてのタイマカウンタレジスタＣＬＫ／ＴＲＧ２に初期値「１」が設定される。すなわち、コマンド受信割込のためのレジスタの初期値が設定される。また、ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、ＣＰＵの内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込であり、後述する２ｍｓタイマ割込として用いられる。具体的には、ＣＨ３のレジスタ値はシステムクロックの１／２５６周期で減算される。ステップＳ７０５において、ＣＨ３のレジスタには、初期値として２ｍｓに相当する値が設定される。すなわち、タイマ割込のためのレジスタの初期値が設定される。
【０２１０】
以上のように、初期設定処理において、周辺回路が割込要求ととともに出力する割込ベクタに従って割込処理の実行アドレスを指定できるような割込モード（具体的には割込モード２）を設定する。また、内蔵デバイスレジスタの初期化が行われる。適切な動作モードで払出制御を実行することができ、その結果、開発工数や遊技機コストを低減することができる。
【０２１１】
なお、ＣＴＣのＣＨ２のカウントアップにもとづく割込は、ＣＨ３のカウントアップにもとづく割込よりも優先順位が高い。従って、同時にカウントアップが生じた場合に、ＣＨ２のカウントアップにもとづく割込、すなわち、コマンド受信割込処理の実行契機となる割込の方が優先される。
【０２１２】
そして、払出制御用ＣＰＵ３７１は、払出制御用のバックアップＲＡＭ領域にバックアップデータが存在しているか否かの確認を行う（ステップＳ７０７）。すなわち、例えば、主基板３１のＣＰＵ５６の処理と同様に、電源断時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。
【０２１３】
バックアップありを確認したら、払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。
【０２１４】
チェック結果が正常であれば（ステップＳ７０８）、払出制御用ＣＰＵ３７１は、内部状態を電源断時の状態に戻すための払出状態復旧処理を行う（ステップＳ７０９）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する。
【０２１５】
初期化処理では、払出制御用ＣＰＵ３７１は、まず、ＲＡＭクリア処理を行う（ステップＳ７１１）。そして、２ｍｓ毎に定期的にタイマ割込がかかるように払出制御用ＣＰＵ３７１に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ７１２）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１３）。
【０２１６】
この実施の形態では、払出制御用ＣＰＵ３７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、タイマ割込が発生すると、図３５に示すように、払出制御用ＣＰＵ３７１は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする（ステップＳ７２１）。なお、図３５には割込を許可することも明示されているが（ステップＳ７２０）、２ｍｓタイマ割込処理では、最初に割込許可状態に設定される。すなわち、２ｍｓタイマ割込処理中には割込許可状態になってので、ＩＮＴ信号の入力にもとづく払出制御コマンド受信処理を優先して実行することができる。
【０２１７】
払出制御用ＣＰＵ３７１は、ステップＳ７２４において、タイマ割込フラグがセットされたことを検出するとステップＳ７５１以降の払出制御処理を実行する。以上の制御によって、この実施の形態では、払出制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、払出制御処理はメイン処理において実行されるが、タイマ割込処理で払出制御処理を実行してもよい。
【０２１８】
払出制御処理において、払出制御用ＣＰＵ３７１は、まず、中継基板７２を介して入力ポート３７２ｂに入力される賞球カウントスイッチ３０１Ａ、球貸しカウントスイッチ３０１Ｂがオンしたか否かを判定する（スイッチ処理：ステップＳ７５１）。
【０２１９】
次に、払出制御用ＣＰＵ３７１は、センサ（例えば、払出モータ２８９の回転数を検出するモータ位置センサ）からの信号入力状態を確認してセンサの状態を判定する等の処理を行う（入力判定処理：ステップＳ７５２）。払出制御用ＣＰＵ３７１は、さらに、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する（コマンド解析実行処理：ステップＳ７５３）。
【０２２０】
次いで、払出制御用ＣＰＵ３７１は、主基板３１から払出停止指示コマンドを受信していたら払出停止状態に設定し、払出開始指示コマンドを受信していたら払出停止状態の解除を行う（ステップＳ７５４）。また、プリペイドカードユニット制御処理を行う（ステップＳ７５５）。
【０２２１】
次いで、払出制御用ＣＰＵ３７１は、球貸し要求に応じて貸し球を払い出す制御を行う（ステップＳ７５６）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を球貸し側に設定する。
【０２２２】
さらに、払出制御用ＣＰＵ３７１は、総合個数記憶に格納された個数の賞球を払い出す賞球制御処理を行う（ステップＳ７５７）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を賞球側に設定する。そして、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に対して駆動信号を出力し、所定の回転数分払出モータ２８９を回転させる払出モータ制御処理を行う（ステップＳ７５８）。
【０２２３】
なお、この実施の形態では、払出モータ２８９としてステッピングモータが用いられ、それらを制御するために１−２相励磁方式が用いられる。従って、具体的には、払出モータ制御処理において、８種類の励磁パターンデータが繰り返し払出モータ２８９に出力される。また、この実施の形態では、各励磁パターンデータが４ｍｓずつ出力される。
【０２２４】
次いで、エラー検出処理が行われ、その結果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う（エラー処理：ステップＳ７５９）。
【０２２５】
なお、出力ポートＣは、払出制御処理における払出モータ制御処理（ステップＳ７５８）でアクセスされる。また、出力ポートＤは、払出制御処理におけるエラー処理（ステップＳ７５９）でアクセスされる。そして、出力ポートＥは、払出制御処理における球貸し制御処理（ステップＳ７５６）および賞球制御処理（ステップＳ７５７）でアクセスされる。
【０２２６】
図３６は、払出制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に、総合個数記憶（例えば２バイト）と貸し球個数記憶とがそれぞれ形成されている。総合個数記憶は、主基板３１の側から指示された賞球払出個数の総数を記憶するものである。貸し球個数記憶は、未払出の球貸し個数を記憶するものである。
【０２２７】
そして、払出制御用ＣＰＵ３７１は、例えば、賞球制御処理（ステップＳ７５７）において、遊技制御手段から賞球個数を示す払出制御コマンドを受信すると、指示された個数分だけ総合個数記憶に内容を増加する。また、球貸し制御処理（ステップＳ７５６）において、カードユニット５０から球貸し要求の信号を受信する毎に１単位（例えば２５個）の個数分だけ貸し球個数記憶に内容を増加する。さらに、払出制御用ＣＰＵ３７１は、賞球制御処理において賞球カウントスイッチ３０１Ａが１個の賞球払出を検出すると総合個数記憶の値を１減らし、球貸し制御処理において球貸しカウントスイッチ３０１Ｂが１個の貸し球払出を検出すると貸し球個数記憶の値を１減らす。
【０２２８】
従って、未払出の賞球個数と貸し球個数とが、所定期間はその内容を保持可能なバックアップＲＡＭ領域に記憶されることになる。よって、停電等の不測の電源断が生じても、所定期間内に電源復旧すれば、バックアップＲＡＭ領域に記憶される賞球処理および球貸し処理を続行できる。従って、遊技者に与えられる不利益を低減することができる。
【０２２９】
図３７は、主基板３１から受信した払出制御コマンドを格納するための受信バッファの一構成例を示す説明図である。この例では、２バイト構成の払出制御コマンドを６個格納可能なリングバッファ形式の受信バッファが用いられる。従って、受信バッファは、確定コマンドバッファ１〜１２の１２バイトの領域で構成される。そして、受信したコマンドをどの領域に格納するのかを示すコマンド受信個数カウンタが用いられる。コマンド受信個数カウンタは、０〜１１の値をとる。
【０２３０】
図３８は、割込処理による払出制御コマンド受信処理を示すフローチャートである。主基板３１からの払出制御用のＩＮＴ信号は払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子に入力されている。よって、主基板３１からのＩＮＴ信号が立下ると、タイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が０になって払出制御用ＣＰＵ３７１に割込がかかり、図３８に示す払出制御コマンドの受信処理が開始される。
【０２３１】
なお、ここでは払出制御手段のコマンド受信処理について説明するが、表示制御手段、ランプ制御手段および音声制御手段でも、同様のコマンド受信処理が実行されている。
【０２３２】
払出制御コマンドの受信処理において、払出制御用ＣＰＵ３７１は、まず、各レジスタをスタックに退避する（ステップＳ８５０）。次いで、払出制御コマンドデータの入力に割り当てられている入力ポート３７２ａ（図７参照）からデータを読み込む（ステップＳ８５１）。そして、２バイト構成の払出制御コマンドのうちの１バイト目であるか否か確認する（ステップＳ８５２）。１バイト目であるか否かは、受信したコマンドの先頭ビットが「１」であるか否かによって確認される。先頭ビットが「１」であるのは、２バイト構成である払出制御コマンドのうちのＭＯＤＥバイト（１バイト目）のはずである（図２５参照）。そこで、払出制御用ＣＰＵ３７１は、先頭ビットが「１」であれば、有効な１バイト目を受信したとして、受信したコマンドを受信バッファ領域におけるコマンド受信個数カウンタが示す確定コマンドバッファに格納する（ステップＳ８５３）。
【０２３３】
払出制御コマンドのうちの１バイト目でなければ、１バイト目を既に受信したか否か確認する（ステップＳ８５４）。既に受信したか否かは、受信バッファ（確定コマンドバッファ）に有効なデータが設定されているか否かによって確認される。
【０２３４】
１バイト目を既に受信している場合には、受信した１バイトのうちの先頭ビットが「０」であるか否か確認する。そして、先頭ビットが「０」であれば、有効な２バイト目を受信したとして、受信したコマンドを、受信バッファ領域におけるコマンド受信個数カウンタ＋１が示す確定コマンドバッファに格納する（ステップＳ８５５）。先頭ビットが「０」であるのは、２バイト構成である払出制御コマンドのうちのＥＸＴバイト（２バイト目）のはずである（図２５参照）。
【０２３５】
なお、ステップＳ８５４における確認結果が１バイト目をまだ受信していないという場合には処理を終了する。このような制御によって、１バイト目受信前に２バイト目を受信した場合には、そのデータは無効とされる。すなわち、確定コマンドバッファには格納されない。
【０２３６】
ステップＳ８５５において、２バイト目のコマンドデータを格納すると、コマンド受信個数カウンタに２を加算する（ステップＳ８５６）。そして、コマンド受信カウンタが１２以上であるか否か確認し（ステップＳ８５７）、１２以上であればコマンド受信個数カウンタをクリアする（ステップＳ８５８）。その後、退避されていたレジスタを復帰し（ステップＳ８５９）、割込許可に設定する（ステップＳ８５９）。
【０２３７】
コマンド受信割込処理中は割込禁止状態になっている。上述したように、２ｍｓタイマ割込処理中は割込許可状態になっているので、２ｍｓタイマ割込中にコマンド受信割込が発生した場合には、コマンド受信割込処理が優先して実行される。また、コマンド受信割込処理中に２ｍｓタイマ割込が発生しても、その割込処理は待たされる。このように、この実施の形態では、主基板３１からのコマンド受信処理の処理優先度が高くなっている。また、コマンド受信処理中には他の割込処理が実行されないので、コマンド受信処理に要する最長時間は決まる。コマンド受信処理中に他の割込処理が実行可能であるように構成したのでは、コマンド受信処理に要する最長の時間を見積もることは困難である。コマンド受信処理に要する最長時間が決まるので、遊技制御手段のコマンド送出処理におけるＣの期間（図２６参照）をどの程度にすればよいのかを正確に判断することができる。
【０２３８】
また、払出制御コマンドは２バイト構成であって、１バイト目（ＭＯＤＥ）と２バイト目（ＥＸＴ）とは、受信側で直ちに区別可能に構成されている。すなわち、先頭ビットによって、ＭＯＤＥとしてのデータを受信したのかＥＸＴとしてのデータを受信したのかを、受信側において直ちに検出できる。よって、上述したように、適正なデータを受信したのか否かを容易に判定することができる。
【０２３９】
図３９は、ステップＳ７５１のスイッチ処理の一例を示すフローチャートである。スイッチ処理において、払出制御用ＣＰＵ３７１は、賞球カウントスイッチ３０１Ａがオン状態を示しているか否か確認する（ステップＳ７５１ａ）。オン状態を示していれば、払出制御用ＣＰＵ３７１は、賞球カウントスイッチオンカウンタを＋１する（ステップＳ７５１ｂ）。賞球カウントスイッチオンカウンタは、賞球カウントスイッチ３０１Ａのオン状態を検出した回数を計数するためのカウンタである。
【０２４０】
そして、賞球カウントスイッチオンカウンタの値をチェックし（ステップＳ７５１ｃ）、その値が２になっていれば、１個の賞球の払出が行われたと判断する。１個の賞球の払出が行われたと判断した場合には、払出制御用ＣＰＵ３７１は、賞球未払出カウンタ（総合個数記憶に格納されている賞球数）を−１する（ステップＳ７５１ｄ）。
【０２４１】
ステップＳ７５１ａにおいて賞球カウントスイッチ３０１Ａがオン状態でないことが確認されると、払出制御用ＣＰＵ３７１は、賞球カウントスイッチオンカウンタをクリアする（ステップＳ７５１ｅ）。そして、この実施の形態では、球貸しカウントスイッチ３０１Ｂがオン状態を示しているか否か確認する（ステップＳ７５１ｆ）。オン状態を示していれば、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチオンカウンタを＋１する（ステップＳ７５１ｇ）。球貸しカウントスイッチオンカウンタは、球貸しカウントスイッチ３０１Ｂのオン状態を検出した回数を計数するためのカウンタである。
【０２４２】
そして、球貸しカウントスイッチオンカウンタの値をチェックし（ステップＳ７５１ｈ）、その値が２になっていれば、１個の貸し球の払出が行われたと判断する。１個の貸し球の払出が行われたと判断した場合には、払出制御用ＣＰＵ３７１は、貸し球未払出個数カウンタ（貸し球個数記憶に格納されている貸し球数）を−１する（ステップＳ７５１ｉ）。
【０２４３】
ステップＳ７５１ｆにおいて球貸しカウントスイッチ３０１Ｂがオン状態でないことが確認されると、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチオンカウンタをクリアする（ステップＳ７５１ｊ）。
【０２４４】
図４０は、ステップＳ７５３のコマンド解析実行処理の一例を示すフローチャートである。コマンド解析実行処理において、払出制御用ＣＰＵ３７１は、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行う（ステップＳ７５３ａ）。受信コマンドがあれば、受信した払出制御コマンドが払出個数指示コマンドであるか否かの確認を行う（ステップＳ７５３ｂ）。なお、払出制御用ＣＰＵ３７１は、指令信号指示手段としての読出ポインタが指す確定コマンドバッファ領域中のアドレスに格納されている受信コマンドについてステップＳ７５３ｂの判断を行う。また、その判断後、読出ポインタの値は＋１される。読出ポインタが指すアドレスが確定コマンドバッファ１２（図３７参照）のアドレスを越えた場合には、読出ポインタの値は、確定コマンドバッファ１を指すように更新される。
【０２４５】
受信した払出制御コマンドが払出個数指示コマンドであれば、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップＳ７５３ｃ）。すなわち、払出制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出個数指示コマンドに含まれる賞球数をバックアップＲＡＭ領域（総合個数記憶）に記憶する。
【０２４６】
なお、払出制御用ＣＰＵ３７１は、必要ならば、コマンド受信個数カウンタの減算や確定コマンドバッファ領域における受信コマンドシフト処理を行う。
【０２４７】
図４１は、ステップＳ７５４の払出停止状態設定処理の一例を示すフローチャートである。払出停止状態設定処理において、払出制御用ＣＰＵ３７１は、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行う（ステップＳ７５４ａ）。確定コマンドバッファ領域中に受信コマンドがあれば、受信した払出制御コマンドが払出停止指示コマンドであるか否かの確認を行う（ステップＳ７５４ｂ）。払出停止指示コマンドであれば、払出制御用ＣＰＵ３７１は、払出停止状態に設定する（ステップＳ７５４ｃ）。
【０２４８】
ステップＳ７５４ｂで受信コマンドが払出停止指示コマンドでないことを確認すると、受信した払出制御コマンドが払出開始指示コマンドであるか否かの確認を行う（ステップＳ７５４ｄ）。払出開始指示コマンドであれば、払出停止状態を解除する（ステップＳ７５４ｅ）。
【０２４９】
図４２は、ステップＳ７５５のプリペイドカードユニット制御処理の一例を示すフローチャートである。プリペイドカードユニット制御処理において、払出制御用ＣＰＵ３７１は、カードユニット制御用マイクロコンピュータより入力されるＶＬ信号を検知したか否かを確認する（ステップＳ７５５ａ）。ＶＬ信号を検知していなければ、ＶＬ信号非検知カウンタを＋１する（ステップＳ７５５ｂ）。また、払出制御用ＣＰＵ３７１は、ＶＬ信号非検知カウンタの値が本例では１２５であるか否か確認する（ステップＳ７５５ｃ）。ＶＬ信号非検知カウンタの値が１２５であれば、払出制御用ＣＰＵ３７１は、発射制御基板９１への発射制御信号出力を停止して、駆動モータ９４を停止させる（ステップＳ７５５ｄ）。
【０２５０】
以上の処理によって、１２５回（２ｍｓ×１２５＝２５０ｍｓ）継続してＶＬ信号のオフが検出されたら、球発射禁止状態に設定される。
【０２５１】
ステップＳ７５５ａにおいてＶＬ信号を検知していれば、払出制御用ＣＰＵ３７１は、ＶＬ信号非検知カウンタをクリアする（ステップＳ７５５ｅ）。そして、払出制御用ＣＰＵ３７１は、発射制御信号出力を停止していれば（ステップＳ７５５ｆ）、発射制御基板９１への発射制御信号出力を開始して駆動モータ９４を動作可能状態にする（ステップＳ７５５ｇ）。
【０２５２】
図４３および図４４は、ステップＳ７５６の球貸し制御処理の一例を示すフローチャートである。なお、この実施の形態では、連続的な払出数の最大値を貸し球の一単位（例えば２５個）とするが、連続的な払出数の最大値は他の数であってもよい。
【０２５３】
球貸し制御処理において、払出制御用ＣＰＵ３７１は、貸し球払出中であるか否かの確認を行い（ステップＳ５１１）、貸し球払出中であれば図４４に示す球貸し中の処理に移行する。なお、貸し球払出中であるか否かは、後述する球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ、賞球の払出中であるか否か確認する（ステップＳ５１２）。賞球の払出中であるか否は、後述する賞球処理中フラグの状態によって判断される。
【０２５４】
貸し球払出中でも賞球払出中でもなければ、払出制御用ＣＰＵ３７１は、カードユニット５０から球貸し要求があったか否かを確認する（ステップＳ５１３）。要求があれば、球貸し処理中フラグをオンするとともに（ステップＳ５１４）、２５（球貸し一単位数：ここでは１００円分）をバックアップＲＡＭ領域の貸し球個数記憶に設定する（ステップＳ５１５）。そして、払出制御用ＣＰＵ３７１は、ＥＸＳ信号をオンする（ステップＳ５１６）。また、球払出装置９７の下方の球振分部材３１１を球貸し側に設定するために振分用ソレノイド３１０を駆動する（ステップＳ５１７）。さらに、払出モータ２８９をオンして（ステップＳ５１８）、図４４に示す球貸し中の処理に移行する。
【０２５５】
なお、払出モータ２８９をオンするのは、厳密には、カードユニット５０が受付を認識したことを示すためにＢＲＱ信号をＯＦＦとしてからである。なお、球貸し処理中フラグはバックアップＲＡＭ領域に設定される。
【０２５６】
図４４は、払出制御用ＣＰＵ３７１による払出制御処理における球貸し中の処理を示すフローチャートである。球貸し処理では、払出モータ２８９がオンしていなければオンする。なお、この実施の形態では、ステップＳ７５１のスイッチ処理で、球貸しカウントスイッチ３０１Ｂの検出出力による遊技球の払出がなされたか否かの確認を行うので、球貸し制御処理では貸し球個数記憶の減算などは行われない。球貸し制御処理において、払出制御用ＣＰＵ３７１は、貸し球通過待ち時間中であるか否かの確認を行う（ステップＳ５１９）。貸し球通過待ち時間中でなければ、貸し球の払出を行い（ステップＳ５２０）、払出モータ２８９の駆動を終了すべきか（一単位の払出動作が終了したか）否かの確認を行う（ステップＳ５２１）。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転は、払出モータ位置センサの出力によって監視される。所定個数の払出に対応した回転が完了した場合には、払出制御用ＣＰＵ３７１は、払出モータ２８９の駆動を停止し（ステップＳ５２２）、貸し球通過待ち時間の設定を行う（ステップＳ５２３）。
【０２５７】
なお、ステップＳ５２０の球貸し処理では、払出モータ位置センサのオンとオフとがタイマ監視されるが、所定時間以上のオン状態またはオフ状態が継続したら、払出制御用ＣＰＵ３７１は、払出モータ球噛みエラーが生じたと判断する。
【０２５８】
ステップＳ５１９で貸し球通過待ち時間中であれば、払出制御用ＣＰＵ３７１は、貸し球通過待ち時間が終了したか否かの確認を行う（ステップＳ５２４）。貸し球通過待ち時間は、最後の払出球が払出モータ２８９によって払い出されてから球貸しカウントスイッチ３０１Ｂを通過するまでの時間である。貸し球通過待ち時間の終了を確認すると、一単位の貸し球は全て払い出された状態であるので、カードユニット５０に対して次の球貸し要求の受付が可能になったことを示すためにＥＸＳ信号をオフにする（ステップＳ５２５）。また、振分ソレノイドをオフするとともに（ステップＳ５２６）、球貸し処理中フラグをオフする（ステップＳ５２７）。なお、貸し玉通過待ち時間が経過するまでに最後の払出球が球貸しカウントスイッチ３０１Ｂを通過しなかった場合には、球貸し経路エラーとされる。また、この実施の形態では、賞球も球貸しも同じ払出装置で行われる。
【０２５９】
なお、球貸し要求の受付を示すＥＸＳ信号をオフにした後、所定期間内に再び球貸し要求信号であるＢＲＱ信号がオンしたら、振分ソレノイドおよび払出モータをオフせずに球貸し処理を続行するようにしてもよい。すなわち、所定単位（この例では１００円単位）毎に球貸し処理を行うのではなく、球貸し処理を連続して実行するように構成することもできる。
【０２６０】
貸し球個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用ＣＰＵ３７１は、貸し球個数記憶の内容にもとづいて球貸し処理を継続することができる。
【０２６１】
図４５および図４６は、ステップＳ７５７の賞球制御処理の一例を示すフローチャートである。なお、この例では、連続的な払出数の最大値を貸し球の一単位と同数（例えば２５個）とするが、連続的な払出数の最大値は他の数であってもよい。
【０２６２】
賞球制御処理において、払出制御用ＣＰＵ３７１は、貸し球払出中であるか否か確認する（ステップＳ５３１）。貸し球払出中であるか否かは、球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ賞球の払出中であるか否か確認し（ステップＳ５３２）、賞球の払出中であれば図４６に示す賞球中の処理に移行する。賞球の払出中であるか否かは、後述する賞球処理中フラグの状態によって判断される。
【０２６３】
貸し球払出中でも賞球払出中でもなければ、払出制御用ＣＰＵ３７１は、カードユニット５０からの球貸し準備要求があるか否か確認する（ステップＳ５３３）。球貸し準備要求があるか否かは、カードユニット５０から入力されるＢＲＤＹ信号のオン（要求あり）またはオフ（要求なし）を確認することによって行われる。
【０２６４】
カードユニット５０からの球貸し準備要求がなければ、払出制御用ＣＰＵ３７１は、総合個数記憶に格納されている賞球数（未払出の賞球数）が０でないか否か確認する（ステップＳ５３４）。総合個数記憶に格納されている賞球数が０でなければ、賞球制御用ＣＰＵ３７１は、賞球処理中フラグをオンし（ステップＳ５３５）、総合個数記憶の値が２５以上であるか否か確認する（ステップＳ５３６）。なお、賞球処理中フラグは、バックアップＲＡＭ領域に設定される。
【０２６５】
総合個数記憶に格納されている賞球数が２５以上であると、払出制御用ＣＰＵ３７１は、２５個分の遊技球を払い出すまで払出モータ２８９を回転させるように払出モータ２８９に対して駆動信号を出力するために、２５個払出動作の設定を行う（ステップＳ５３７）。総合個数記憶に格納されている賞球数が２５以上でなければ、払出制御用ＣＰＵ３７１は、総合個数記憶に格納されている全ての遊技球を払い出すまで払出モータ２８９を回転させるように駆動信号を出力するために、全個数払出動作の設定を行う（ステップＳ５３８）。次いで、払出モータ２８９をオンする（ステップＳ５３８）。なお、振分ソレノイドはオフ状態であるから、球払出装置９７の下方の球振分部材は賞球側に設定されている。そして、図４６に示す賞球制御処理における賞球払出中の処理に移行する。
【０２６６】
図４６は、払出制御用ＣＰＵ３７１による払出制御処理における賞球中の処理の一例を示すフローチャートである。賞球制御処理では、払出モータ２８９がオンしていなければオンする。なお、この実施の形態では、ステップＳ７５１のスイッチ処理で、賞球カウントスイッチ３０１Ａの検出出力による遊技球の払出がなされたか否かの確認を行うので、賞球制御処理では総合個数記憶の減算などは行われない。賞球中の処理において、払出制御用ＣＰＵ３７１は、賞球通過待ち時間中であるか否かの確認を行う（ステップＳ５４０）。賞球通過待ち時間中でなければ、賞球払出を行い（ステップＳ５４１）、払出モータ２８９の駆動を終了すべきか（２５個または２５個未満の所定の個数の払出動作が終了したか）否かの確認を行う（ステップＳ５４２）。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転は、払出モータ位置センサの出力によって監視される。所定個数の払出に対応した回転が完了した場合には、払出制御用ＣＰＵ３７１は、払出モータ２８９の駆動を停止し（ステップＳ５４３）、賞球通過待ち時間の設定を行う（ステップＳ５４４）。賞球通過待ち時間は、最後の払出球が払出モータ２８９によって払い出されてから賞球カウントスイッチ３０１Ａを通過するまでの時間である。
【０２６７】
ステップＳ５４０で賞球通過待ち時間中であれば、払出制御用ＣＰＵ３７１は、賞球通過待ち時間が終了したか否かの確認を行う（ステップＳ５４５）。賞球通過待ち時間が終了した時点は、ステップＳ５３７またはステップＳ５３８で設定された賞球が全て払い出された状態である。そこで、払出制御用ＣＰＵ３７１は、賞球通過待ち時間が終了していれば、賞球処理中フラグをオフする（ステップＳ５４６）。賞球通過待ち時間が経過するまでに最後の払出球が賞球カウントスイッチ３０１Ａを通過しなかった場合には、賞球経路エラーとされる。
【０２６８】
なお、この実施の形態では、ステップＳ５１１、ステップＳ５３１の判断によって球貸しが賞球処理よりも優先されることになるが、賞球処理が球貸しに優先するようにしてもよい。
【０２６９】
総合個数記憶および貸し球個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用ＣＰＵ３７１は、総合個数記憶の内容にもとづいて払出処理を継続することができる。
【０２７０】
なお、払出制御用ＣＰＵ３７１は、主基板３１から指示された賞球個数を賞球個数記憶で総数として管理したが、賞球数毎（例えば１５個、１０個、６個）に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを＋１する。そして、個数カウンタに対応した賞球払出が行われると、その個数カウンタを−１する（この場合、払出制御処理にて減算処理を行うようにする）。その場合にも、各個数カウンタはバックアップＲＡＭ領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、払出制御用ＣＰＵ３７１は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【０２７１】
以上に説明したように、この実施の形態では、払出制御手段は、払出制御信号に関するＩＮＴ信号がオン状態（ハイレベル）からオフ状態（ローレベル）に立下ったことを検知して、例えば割込処理によって１バイトのデータの取り込み処理を開始する。そして、複数の払出制御コマンドを格納可能な受信リングバッファ領域（この例では確定コマンドバッファ）が設けられているので、払出制御コマンドを受信後、そのコマンドにもとづく制御が開始されないうちに次の払出制御コマンドを受信しても、そのコマンドが、払出制御手段において受信されないということはない。
【０２７２】
また、図１９および図２０のフローチャートに示されたように、遊技制御手段は、払出停止状態であっても（ステップＳ２０１）、ステップＳ２３５のコマンドセット処理が実行可能であるように構成されている。よって、払出停止状態であっても、入賞検出がなされると払出個数を示す払出制御コマンドが払出制御手段に対して送出される。
【０２７３】
払出制御手段において、払出停止状態であっても割込処理は起動されるので、払出制御手段は、払出停止中であっても、払出制御コマンドを受信することができる。そして、払出停止中では受信した払出制御コマンドに応じた払出処理は停止しているのであるが、複数の払出制御コマンドを格納可能な受信リングバッファ領域が設けられているので、遊技制御手段から送出された払出制御コマンドは、払出制御手段において消失してしまうようなことはない。
【０２７４】
そして、払出制御手段において、送出コマンドを受信リングバッファ領域（この例では確定コマンドバッファ）のどの領域に格納するのかを示すアドレス指示手段としてのコマンド受信個数カウンタが用いられる。よって、どの領域を使用すればよいのかの判断は容易である。
【０２７５】
また、遊技制御手段においても、送信コマンドは、リングバッファ形式のコマンド送信バッファ（図２４参照）に格納される。ただし、図１９〜図２１のフローチャートに示されたように、払出制御コマンドについては、賞球個数を示す払出制御コマンドはコマンド送信バッファに格納されるが（ステップＳ２２２，Ｓ２２６，Ｓ２３２）、払出停止状態指定に関する払出制御コマンドおよび払出可能状態指定に関する払出制御コマンドについては、コマンド送信バッファには格納されない。
【０２７６】
そして、図１９〜図２１のフローチャートにおいて、入賞口に関するスイッチのチェックよりも前に払出停止状態に関するチェックが実行されるので、２ｍｓの一処理期間内で、払出停止状態指定に関する払出制御コマンドおよび払出可能状態指定に関する払出制御コマンドは優先して送出される。すなわち、電気部品の動作停止／再開を指令する信号のように、その信号にもとづく処理が早めに開始されることが好ましい重要な指令信号は、１回の制御期間内で先に送信される。なお、払出停止状態指定に関する払出制御コマンドおよび払出可能状態指定に関する払出制御コマンドも、賞球個数を示す払出制御コマンドと同様に、コマンド送信バッファに格納してもよい。そのように構成しても、入賞口に関するスイッチのチェックよりも前に払出停止状態に関するチェックを実行すれば、払出停止状態指定に関する払出制御コマンドおよび払出可能状態指定に関する払出制御コマンドが優先して送出される。
【０２７７】
また、遊技制御手段においても、リングバッファ形式のコマンド送信バッファのどの領域のデータを送出するのかを示すアドレス指示手段としてのポインタ（図２８における「コマンド送信テーブルを指すアドレス」）が用いられる。よって、どの領域のデータを送出するのかの判断は容易である。
【０２７８】
なお、上記の実施の形態では、払出制御手段を例にしたが、その他の電気部品制御手段、例えば、表示制御手段、音声制御手段、ランプ制御手段等も上述したような処理によって遊技制御手段からの制御コマンドを確実に受信することができる。
【０２７９】
また、上記の実施の形態では、電源監視回路は電源基板９１０に設けられたが、電源監視回路は主基板３１や払出制御基板３７などの電気部品制御基板に設けられていてもよい。電源回路が搭載された電気部品制御基板が構成される場合には、電源基板には電源監視回路は搭載されない。
【０２８０】
そして、上記の各実施の形態のパチンコ遊技機１は、主として、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０２８１】
さらに、遊技媒体が遊技球であるパチンコ遊技機に限られず、スロット機等においても、遊技媒体の払い出しを行う電気部品が備えられている場合には本発明を適用することができる。
【０２８２】
【発明の効果】
請求項１記載の発明では、遊技機を、払出制御用マイクロコンピュータが、所定の割込条件が成立した場合に割込処理プログラムを実行し、遊技機に対する電源が投入されると、払出制御処理を実行するための割込処理プログラムの実行アドレスを指定するレジスタの設定を行うとともに、遊技制御用マイクロコンピュータからの賞遊技媒体コマンドを受信するコマンド受信割込処理を実行するための割込処理プログラムの実行アドレスを指定するレジスタの設定を行い、遊技制御用マイクロコンピュータからの取込信号の入力にもとづいて、設定された実行アドレスのコマンド受信割込処理を実行するとともに、受信した賞遊技媒体コマンドのコマンドデータを同時期に複数格納可能なバッファエリアを有し、遊技制御用マイクロコンピュータからの賞遊技媒体コマンドのコマンドデータをバッファエリアに格納するように構成したので、適切な動作モードで払出制御を実行することができ、払出制御用マイクロコンピュータが、遊技制御用マイクロコンピュータからのコマンドを確実に受信することができる効果がある。
【０２８３】
請求項２記載の発明では、払出制御用マイクロコンピュータが、所定の条件でカウンタを更新し、カウンタの内容に応じて所定の割込を発生する割込発生手段を備え、割込発生手段による割込は、払出制御処理の実行契機として使用され、コマンド受信割込処理を実行するための割込処理プログラムが、払出制御処理を実行するための割込処理プログラムに優先して実行されるように構成したので、他の割込処理に優先してコマンド受信割込処理が開始されることになり、遊技制御用マイクロコンピュータからのコマンドを確実に受信できる。
【０２８５】
請求項３記載の発明では、払出制御用マイクロコンピュータが、コマンド受信割込処理で、入力したコマンドが適正であるか否かの判定を行うように構成したので、誤ったコマンドを入力してしまって誤った制御がなされてしまうことが確実に防止される。
【０２８６】
請求項４記載の発明では、遊技制御用マイクロコンピュータが、複数の賞遊技媒体コマンドを同時期に格納可能なバッファエリアを有し、出力するコマンドをバッファエリアに格納するように構成したので、頻繁に発生するようなコマンドも簡便に処理することができる。
【０２８７】
請求項５記載の発明では、遊技制御用マイクロコンピュータが、賞遊技媒体コマンドをバッファエリアに格納し、払出制御用マイクロコンピュータの動作状態を指定するためのコマンドをバッファエリアとは別の領域に格納して賞遊技媒体コマンドよりも優先して出力するように構成したので、払出停止や払出再開を指示するコマンドのような重要なコマンドを優先して迅速に送信することができる。
【０２８８】
請求項６記載の発明では、割込発生手段が、所定のクロック信号によって更新されるレジスタが所定値になったことに応じて所定の割込を発生するように構成したので、レジスタの初期値を適切に設定することによって、割込発生タイミングを容易に設定することができる。
【０２８９】
請求項７記載の発明では、払出制御処理を実行するための割込処理プログラムが割込許可状態で実行されるように構成したので、払出制御処理を実行するための定期割込処理の実行時間が長くなっても、その間で他の割込処理を実行可能であり、コマンド受信割込処理を定期割込処理に優先させることを容易に実現することができる。
【０２９０】
請求項８記載の発明では、コマンド受信割込が、取込信号の入力によって更新されるレジスタが所定値になったことに応じて発生するように構成したので、払出制御用マイクロコンピュータが、簡便にコマンドを受信することができる。また、レジスタに初期値を設定しておくだけでコマンド受信割込処理の実行契機を作成できるので、払出制御用マイクロコンピュータの開発は容易であり、その結果、遊技機の開発が容易化される。
【０２９１】
請求項９記載の発明では、コマンド受信割込処理が終了するまで割込が許可されないように構成したので、コマンド受信割込処理が他の処理によって中断されることはなく、コマンド受信割込処理を他の処理に優先させることを容易に実現することができる。
【図面の簡単な説明】
【図１】 パチンコ遊技機を正面からみた正面図である。
【図２】 パチンコ遊技機の裏面に設けられている各基板を示す説明図である。
【図３】 パチンコ遊技機の機構盤を背面からみた背面図である。
【図４】 機構板に設置されている中間ベースユニット周りの構成を示す正面図である。
【図５】 球払出装置を示す分解斜視図である。
【図６】 遊技制御基板（主基板）の回路構成を示すブロック図である。
【図７】 払出制御基板および球払出装置の構成要素などの賞球に関連する構成要素を示すブロック図である。
【図８】 電源基板の一構成例を示すブロック図である。
【図９】 主基板におけるＣＰＵ周りの一構成例を示すブロック図である。
【図１０】 出力ポートのビット割り当ての一例を示す説明図である。
【図１１】 出力ポートのビット割り当ての一例を示す説明図である。
【図１２】 入力ポートのビット割り当ての一例を示す説明図である。
【図１３】 主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図１４】 バックアップフラグと遊技状態復旧処理を実行するか否かとの関係の一例を示す説明図である。
【図１５】 ２ｍｓタイマ割込処理を示すフローチャートである。
【図１６】 ＲＡＭにおけるスイッチタイマの形成例を示す説明図である。
【図１７】 スイッチ処理の一例を示すフローチャートである。
【図１８】 スイッチチェック処理の一例を示すフローチャートである。
【図１９】 賞球処理の一例を示すフローチャートである。
【図２０】 賞球処理の一例を示すフローチャートである。
【図２１】 賞球処理の一例を示すフローチャートである。
【図２２】 スイッチオンチェック処理を示すフローチャートである。
【図２３】 入力判定値テーブルの構成例を示す説明図である。
【図２４】 コマンド送信バッファの一構成例を示す説明図である。
【図２５】 制御コマンドのコマンド形態の一例を示す説明図である。
【図２６】 制御コマンドを構成する８ビットの制御信号とＩＮＴ信号との関係を示すタイミング図である。
【図２７】 払出制御コマンドの内容の一例を示す説明図である。
【図２８】 コマンドセット処理の処理例を示すフローチャートである。
【図２９】 コマンド送信処理ルーチンを示すフローチャートである。
【図３０】 賞球個数減算処理の一例を示すフローチャートである。
【図３１】 電源監視および電源バックアップのための払出制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図３２】 出力ポートのビット割り当ての一例を示す説明図である。
【図３３】 入力ポートのビット割り当ての一例を示す説明図である。
【図３４】 払出制御基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図３５】 ２ｍｓタイマ割込処理を示すフローチャートである。
【図３６】 払出制御手段におけるＲＡＭの一構成例を示す説明図である。
【図３７】 受信バッファの一構成例を示す説明図である。
【図３８】 払出制御用ＣＰＵのコマンド受信処理の例を示すフローチャートである。
【図３９】 スイッチ処理の例を示すフローチャートである。
【図４０】 コマンド解析実行処理の例を示すフローチャートである。
【図４１】 払出停止状態設定処理の例を示すフローチャートである。
【図４２】 プリペイドカードユニット制御処理の例を示すフローチャートである。
【図４３】 球貸し制御処理の例を示すフローチャートである。
【図４４】 球貸し制御処理の例を示すフローチャートである。
【図４５】 賞球制御処理の例を示すフローチャートである。
【図４６】 賞球制御処理の例を示すフローチャートである。
【符号の説明】
３１ 遊技制御基板（主基板）
３７ 払出制御基板
５６ ＣＰＵ
９７ 球払出装置
３０１Ａ 賞球カウントスイッチ
３０１Ｂ 球貸しカウントスイッチ
３７１ 払出制御用ＣＰＵ
９１０ 電源基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine, a coin gaming machine, or a slot machine in which a game is played in accordance with a player's operation.
[0002]
[Prior art]
As an example of a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium is won in a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are awarded to the player There are things that will be paid out. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.
[0003]
The game value means that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous to a player who is easy to win and a right to become advantageous to the player. Or a condition that the conditions for paying out premium game media are easily established.
[0004]
In the first type pachinko gaming machine having a variable display unit that displays a special symbol, the display result of the variable display unit that displays the special symbol is usually a combination of a specific display mode defined in advance. " When a big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state in which a hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. If a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
[0005]
In addition, among the combinations of display modes other than the “big hit” combination, the display results that are already deterministic or temporary at the stage where some of the display results of the plurality of variable display portions are not yet derived and displayed. A state in which the display mode of the variable display unit in which “” is derived and displayed satisfies a display condition that is a combination of specific display modes is referred to as “reach”. Then, when the display result of the identification information variably displayed on the variable display section does not satisfy the condition of “big hit”, it becomes “disconnected”, and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
[0006]
When a game ball wins a winning opening provided on the game board, a predetermined number of prize balls are paid out. Since the progress of the game is controlled by game control means mounted on the main board, the number of winning balls based on winning is determined by the game control means and transmitted as a command to the payout control board. In the following, the payout control means and the other control means control various electric parts provided in the gaming machine, so they may be referred to as electric parts control means.
[0007]
[Problems to be solved by the invention]
Various electrical component control means including game control means are mounted on the gaming machine. Generally, each electric component control means is constituted by a microcomputer. Therefore, the electrical component control means is realized by a program executed by the microcomputer. Many microcomputers incorporate various peripheral circuits such as output ports and timer / counter circuits. The CPU and peripheral circuits generally have a plurality of types of operation modes. Even if the peripheral circuit is not built in, the microcomputer generally performs control in cooperation with an external peripheral circuit. A developer of a gaming machine using a microcomputer needs to create a program by selecting an appropriate mode as an operation mode of the CPU and peripheral circuits. This is because if the mode setting is not appropriate, the control program part for peripheral circuit control must be complicated, or an extra hardware circuit must be provided. That is, in a gaming machine using a microcomputer, there is a problem that development man-hours or gaming machine costs increase unless an appropriate operation mode is set.
[0008]
Further, when various electrical component control means are provided separately from the game control means, a control command must be transmitted from the game control means to each electrical component control means. Each of the electrical component control microcomputers in each electrical component control means independently performs a control operation. Then, the game control microcomputer in the game control means sends out a command regardless of the operation state of each electric component control microcomputer. In this case, for example, if a command is sent while the electric component control microcomputer is performing complicated processing, command reading processing in the buffer area is delayed. When the game control microcomputer sends out the next command in such a situation, the next command is stored in the buffer area before the command in the buffer area is read in the electrical component control means that receives the command. . That is, the command sent from the game control means disappears in the electrical component control means. Then, a missing command occurs in a series of commands, so that the control executed by the electric component control means is different from the control that should be originally performed.
[0009]
Therefore, the present invention can execute control in an appropriate operation mode, and as a result, does not increase development man-hours and gaming machine cost, and further allows the electrical component control means to receive commands reliably. The purpose is to provide a machine.
[0010]
[Means for Solving the Problems]
In the gaming machine according to the present invention, a player performs a predetermined game.PossibleA gaming machine,PlayControl the progress of tricksAnd output command as command informationGame control microcomputerWhen,A plurality of microcomputers for receiving a command output from a gaming control microcomputer and controlling electric components provided in the gaming machine according to the received commandAndMultiple microcomputersA payout control microcomputer for executing award game medium payout control processing based on an award game medium command that can specify the number of award game media payouts output from the game control microcomputer in accordance with the winning.The command including the award game medium command is composed of 2-byte command data,The game control microcomputerFor multiple microcomputerscommanddataWhen,commanddataExecute command output processing to output a capture signal instructing the capture ofIn the command output process, command data and capture signals for a plurality of microcomputers are output by calling the same subroutine, and the game control microcomputer outputs the command data of the first byte in the command and outputs the capture signals. After that, the command data of the second byte is output after a predetermined period of time,The payout control microcomputer executes an interrupt processing program when a predetermined interrupt condition is satisfied, and when the power to the gaming machine is turned on, the execution address of the interrupt processing program for executing the payout control process A register for designating an execution address of an interrupt processing program for executing a command reception interrupt process for receiving an award game medium command from the game control microcomputer, Based on the input of the take-in signal from the game control microcomputer, the command reception interrupt process of the set execution address is executed and the received award game medium commandCommand dataA game area command from a game control microcomputer having a buffer area that can store a plurality ofCommand dataIn the buffer area,The game control microcomputer outputs command data by setting a predetermined period as a value equal to or greater than a maximum period of periods required for each of the plurality of microcomputers to receive command data.It is characterized by that.
[0011]
The payout control microcomputer includes an interrupt generating means for updating the counter under a predetermined condition and generating a predetermined interrupt according to the contents of the counter. The interruption by the interrupt generating means executes the payout control process. Used as an opportunity,Command reception interrupt processingInterrupt processing program to executeIsFor executing the payout control processInterrupt processingprogramIt may be configured to be executed with priority over.
[0013]
Discharge control microcomputerHowever, the command reception interrupt process may be configured to determine whether or not the input command is appropriate.
[0014]
Game controlMicrocomputerBut multipleAward game mediaIt may have a buffer area that can store commands at the same time, and it may be configured to store commands to be output in the buffer area.
[0015]
Game controlMicrocomputerBut,Award game mediaStore commands in the buffer area and control payoutMicrocomputerStore the command for specifying the operation status (eg, payout stop status or payable status) in a separate area from the buffer area.Award game mediaIt may be configured to output in preference to the command.
[0016]
Interrupt generation meansFor example, in response to a register updated by a predetermined clock signal having a predetermined valueA given interruptappear.
[0017]
For executing the payout control processInterrupt processingprogramHowever, it may be configured to be executed in an interrupt-permitted state.
[0018]
The command reception interrupt is generated, for example, in response to the register updated by the input of the capture signal having a predetermined value.
[0019]
Discharge control microcomputerHowever, the interrupt may not be permitted until the command reception interrupt process is completed.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. FIG. 1 is a front view of the
[0021]
As shown in FIG. 1, the
[0022]
Near the center of the
[0023]
An open /
[0024]
The
[0025]
In this example, a prize ball lamp 51 that is lit when there is a remaining number of prize balls is provided in the vicinity of one
[0026]
The
[0027]
The hit ball fired from the hit ball launching device enters the
[0028]
The rotation of the image in the
[0029]
When the combination of images in the
[0030]
Next, each board | substrate arrange | positioned at the back surface of the
As shown in FIG. 2, on the back surface of the
[0031]
On the back side of the gaming machine, there are installed a variable
[0032]
Furthermore, a power supply board 910 on which a power supply circuit for generating DC30V, DC21V, DC12V and DC5V is mounted is provided, and a
[0033]
FIG. 3 is a rear view of the mechanism plate of the
[0034]
The game balls paid out from the
[0035]
A lot of premium balls based on the winnings are paid out and the hitting
[0036]
Next, the configuration of the intermediate base unit installed on the
[0037]
A
[0038]
The ball break switches 187a and 187b are locked by locking pieces 188 at positions where it can be detected that about 27 to 28 game balls are present in the
[0039]
The central portion of the
[0040]
Below the
[0041]
FIG. 5 is an exploded perspective view of the
[0042]
As shown in FIG. 5, the
[0043]
The
[0044]
In addition, below the ball
[0045]
[0046]
A recess is formed at the tip of the
[0047]
In other words, the payout motor position sensor including the
[0048]
When the
[0049]
As shown in FIG. 4, a ball sorting member (switching member) 311 is provided below the
[0050]
In this way, by providing the
[0051]
In this embodiment, a
[0052]
FIG. 6 is a block diagram illustrating an example of a circuit configuration in the
[0053]
Although not shown in FIG. 6, the count switch short-circuit signal is also transmitted to the basic circuit 53 via the switch circuit 58.
[0054]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the image display of the
[0055]
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a
[0056]
Further, the
[0057]
A ball hitting device for hitting and launching a game ball is driven by a
[0058]
In this embodiment, the lamp control means mounted on the lamp control board 35 controls the display of the
[0059]
FIG. 7 is a block diagram showing components related to payout, such as components of the
[0060]
The CPU 56 of the
[0061]
Further, the detection signal from the prize
[0062]
When there is a winning, a payout control command indicating the number of winning balls is input to the
[0063]
In the
[0064]
The
[0065]
Further, a detection signal from the ball lending count switch 301 </ b> B is input to the
[0066]
The
[0067]
A ball lending switch signal and a return switch signal are given from the
[0068]
When the power of the
[0069]
Then, the
[0070]
As described above, all signals from the
[0071]
In this embodiment, the case where the
[0072]
FIG. 8 is a block diagram illustrating a configuration example of the power supply substrate 910. The power supply board 910 is installed independently of the electric component control boards such as the
[0073]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 includes one or a plurality of converter ICs 922 (only one is shown in FIG. 8), generates + 21V, + 12V, and + 5V based on VSL and outputs the generated voltages to the connector 915. A relatively large capacitor 923 is connected to the input side of the
[0074]
However, each connector reaching each electric component control board may be provided on the power supply board 910 to supply each voltage from the power supply board 910 to each board without going through the relay board. Further, although one connector 915 is representatively shown in FIG. 8, the connector is provided for each electrical component control board.
[0075]
The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-
[0076]
A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
[0077]
Further, a power
[0078]
The predetermined value for the
[0079]
Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes in the on state. However, if the power supply interruption is recognized by monitoring the + 30V power supply voltage that decreases faster than + 12V, the switch output becomes the power It is possible to enter a state of waiting for recovery and not detect switch output.
[0080]
Further, since the
[0081]
In the configuration shown in FIG. 8, the detection output (power cut-off signal) of the
[0082]
FIG. 9 is a block diagram illustrating a configuration example around the CPU 56 in the
[0083]
FIG. 9 also shows a system reset circuit 65. When the power is turned on, the reset IC 651 sets the output to a low level for a predetermined time determined by the capacity of the external capacitor, and sets the output to a high level when the predetermined time has elapsed. That is, the reset signal is raised to a high level to make the CPU 56 operable. The reset IC 651 monitors the power supply voltage of VSL, which is the same as the power supply voltage monitored by the power supply monitoring circuit, and the voltage value is lower than a predetermined value (the power supply voltage value at which the power supply monitoring circuit outputs a power-off signal). When the value is less than or equal to, the output is set to low level. Accordingly, the CPU 56 performs a predetermined power supply stop process in response to the power-off signal from the power supply monitoring circuit, and then the system is reset.
[0084]
As shown in FIG. 9, the reset signal from the reset IC 651 is input to the NAND circuit 947 and also input to the clear terminal of the counter IC 941 via the inverting circuit (NOT circuit) 944. The counter IC 941 counts the clock signal from the
[0085]
For example, the detection voltage of the power supply monitoring circuit (the voltage that outputs the power-off signal) is + 22V, and the detection voltage for setting the reset signal to low level is + 9V. In such a configuration, since the power supply monitoring circuit and the system reset circuit 65 monitor the voltage of the same power supply VSL, the timing at which the voltage monitoring circuit outputs a power-off signal and the system reset circuit 65 reset the system. It is possible to reliably set the difference in timing for outputting the signal within a desired predetermined period. The desired predetermined period is a period from the start of the power supply stop process in response to the power-off signal from the power supply monitoring circuit until the completion of the power supply stop process.
[0086]
While power is not supplied from the + 5V power source that is the driving power source of the CPU 56 or the like, at least a part of the RAM is backed up by the backup power source supplied from the power supply board, and the contents are preserved even if the power to the gaming machine is cut off. The When the +5 V power supply is restored, a reset signal is issued from the system reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is stored in the backup RAM, it is possible to return to the gaming state at the time of occurrence of the power failure when recovering from the power failure.
[0087]
In the configuration shown in FIG. 9, two reset signals (low level signals) are given to the reset terminal of the CPU 56 when the power is turned on, but the reset is reliably released even if the reset signal rises only once. When the CPU is used, the circuit elements denoted by reference numerals 941 to 949 are not necessary. In that case, the output of the reset IC 651 is directly connected to the reset terminal of the CPU 56.
[0088]
The CPU 56 used in this embodiment also incorporates an I / O port (PIO) and a timer / counter circuit (CTC). The PIO has 4 bits PB0 to PB3 and 1 byte port PA0 to PA7. The ports PB0 to PB3 and PA0 to PA7 can be set to either input / output.
[0089]
FIG. 10 and FIG. 11 are explanatory diagrams showing assignment of output ports in this embodiment. As shown in FIG. 10, the
[0090]
Further, various information output signals from the
[0091]
FIG. 12 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 12, the winning
[0092]
Next, the operation of the gaming machine will be described.
FIG. 13 is a flowchart showing main processing executed by the CPU 56 on the
[0093]
In the initial setting process, the CPU 56 first sets the interrupt prohibition (step S1). Next, the interrupt mode is set to interrupt mode 2 (step S2), and a stack pointer designation address is set to the stack pointer (step S3). Then, the built-in device register is initialized (step S4). Further, after initialization (step S5) of CTC (counter / timer) and PIO (parallel input / output port) which are built-in devices (built-in peripheral circuits), the RAM is set to an accessible state (step S6).
[0094]
The CPU 56 used in this embodiment has the following three types of maskable interrupt (INT) modes. When a maskable interrupt occurs, the CPU 56 automatically sets the interrupt disabled state and saves the contents of the program counter in the stack.
[0095]
Interrupt mode 0: The built-in device that has issued the interrupt request sends an RST instruction (1 byte) or a CALL instruction (3 bytes) onto the internal data bus of the CPU. Therefore, the CPU 56 executes the instruction at the address corresponding to the RST instruction or the address specified by the CALL instruction. At reset, the CPU 56 automatically enters interrupt
[0096]
Interrupt mode 1: In this mode, when an interrupt is accepted, the mode always jumps to address 0038 (h).
[0097]
Interrupt mode 2: A mode in which the address synthesized from the value (1 byte) of the specific register (I register) of the CPU 56 and the interrupt vector (1 byte: least significant bit 0) output by the built-in device indicates the interrupt address It is. That is, the interrupt address is an address indicated by 2 bytes in which the upper address is the value of the specific register and the lower address is the interrupt vector. Therefore, an interrupt process can be set at an arbitrary address (although it is skipped). Each built-in device has a function of transmitting an interrupt vector when making an interrupt request.
[0098]
Therefore, when the interrupt
[0099]
Then, it is confirmed whether or not data protection processing (for example, power failure occurrence NMI processing such as addition of parity data) has been performed in the backup RAM area when the power is turned off (step S7). In this embodiment, when an unexpected power failure occurs, processing for protecting data in the backup RAM area is performed. When such protection processing is performed, it is assumed that there is a backup. When it is confirmed that there is no backup, the CPU 56 executes an initialization process.
[0100]
In this embodiment, whether or not there is backup data in the backup RAM area is confirmed by the state of the backup flag set in the backup RAM area when the power is turned off. In this example, as shown in FIG. 14, if “55H” is set in the backup flag area, it means that there is a backup (ON state), and if a value other than “55H” is set, there is no backup (OFF). State).
[0101]
After confirming that there is a backup, the CPU 56 performs a data check of the backup RAM area (parity check in this example). In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state at the time of power-off, and therefore an initialization process that is executed at the time of power-on not at the time of power failure recovery is executed.
[0102]
If the check result is normal (step S8), the CPU 56 performs a game state restoration process for returning the internal state of the game control means and the control state of the electric component control means such as the display control means to the state when the power is cut off. (Step S9). Then, the saved value of the PC (program counter) stored in the backup RAM area is set in the PC, and the address is restored.
[0103]
In the initialization process, the CPU 56 first performs a RAM clear process (step S11). Also, initial value setting processing is performed for setting initial values in predetermined work areas (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a payout command storage pointer, etc.). Further, processing for initializing the sub-boards (lamp control board 35,
[0104]
Then, a CTC register set in the CPU 56 is set so that a timer interrupt is periodically generated every 2 ms (step S14). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value. Since the interruption is prohibited in step S1 of the initial setting process, the interruption is permitted before the initialization process is completed (step S15).
[0105]
In this embodiment, the built-in CTC of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. When a timer interrupt occurs, as shown in FIG. 15, the CPU 56 sets a timer interrupt flag indicating that a timer interrupt has occurred, for example (step S12).
[0106]
When the execution of the initialization process (steps S11 to S15) is completed, the main process shifts to a loop process in which it is confirmed whether or not a timer interrupt has occurred (step S17). In the loop, display random number update processing (step S16) is also executed.
[0107]
When the CPU 56 recognizes that a timer interrupt has occurred in step S17, it executes the game control process of steps S21 to S31. In the game control process, the CPU 56 first inputs the states of the switches such as the
[0108]
Next, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the
[0109]
Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S23). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S24).
[0110]
Further, the CPU 56 performs special symbol process processing (step S25). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the
[0111]
Next, the CPU 56 performs a process of setting a display control command related to the special symbol in a predetermined area of the
[0112]
Further, the CPU 56 performs information output processing for outputting data such as jackpot information, start information, probability variation information supplied to the hall management computer, for example (step S29).
[0113]
Further, the CPU 56 issues a drive command to the
[0114]
Then, the CPU 56 executes a prize ball process for setting the number of prize balls based on the detection outputs of the
[0115]
With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, in the timer interrupt process, for example, only a flag indicating that an interrupt has occurred is set, and the game control process is executed in the main process, but the game control process is performed in the timer interrupt process. May be executed.
[0116]
In addition, the main process includes a process for determining whether or not to shift to the game control process, and whether or not the CPU 56 should shift to the game control process by the timer interrupt process based on the timer interrupt generated periodically. Since the flag for determining whether or not is set or the like, all of the game control processing is surely executed. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. ing.
[0117]
As described above, in this embodiment, the interrupt
[0118]
Note that after the setting of CTC and PIO (step S5) is completed, an internal register for determining the frequency of the clock signal output from the IEO / SCLK0 terminal may be set. At that time, the frequency of the clock signal is set to a frequency corresponding to 2 ms which is the start cycle of the game control process. When such setting is performed, a clock signal having a frequency corresponding to the activation period of the game control process is externally output from the CPU 56 from the IEO / SCLK0 terminal. Then, a signal corresponding to the activation cycle of the game control process can be observed outside the CPU 56. Therefore, it becomes easy to simulate a game control process by the CPU 56 and to test an operation state of the CPU 56 outside the gaming machine using such a signal.
[0119]
Also, among the
[0120]
Next, a specific example of the switch process (step S21) in the main process will be described. In this embodiment, when the ON state of the detection signal continues for a predetermined time, it is certainly determined that the switch is turned on, and processing corresponding to the switch on is started. A switch timer is used to measure the predetermined time. The switch timer is a 1-byte counter formed in the backup RAM area, and is incremented by 1 every 2 ms when the detection signal indicates an ON state. As shown in FIG. 16, the switch timer is provided by the number N of detection signals. In this embodiment, N = 12. In the RAM, the addresses of the switch timers are arranged in the same order as the bit arrangement order of the input ports (from top to bottom shown in FIG. 12).
[0121]
FIG. 17 is a flowchart illustrating a processing example of the switch processing in step S21 in the game control processing. The switch process is first executed in the game control process as shown in FIG. In the switch process, the CPU 56 first inputs data input to the input port 0 (step S71). Next, “8” is set as the number of processes (step S72), and the address of the switch timer for the winning
[0122]
FIG. 18 is a flowchart showing a switch check processing subroutine. In the switch check processing subroutine, the CPU 56 sets port input data, in this case, input data from the
[0123]
If the value of the carry flag is “1” (step S85), that is, if the detection signal of the winning
[0124]
If the value of the carry flag is “0”, that is, if the detection signal of the winning
[0125]
Thereafter, the CPU 56 adds 1 to the pointer (switch timer address) (step S90) and subtracts 1 from the number of processes (step S91). If the number of processes is not 0, the process returns to step S82. Then, the processes in steps S82 to S92 are repeated.
[0126]
The processes of steps S82 to S92 are repeated for the number of processes, that is, eight times, and during that time, the detection signal of the switch input to the 8 bits of the
[0127]
The CPU 56 inputs the data input to the
[0128]
In the switch check processing subroutine, since the above-described processing is executed, the processing of steps S82 to S92 is repeated for the number of processing, that is, four times, and the detection signal of the switch input to the 4 bits of the
[0129]
In this embodiment, since the game control process is started every 2 ms, the switch process is also executed once every 2 ms. Therefore, the switch timer is incremented by 1 every 2 ms.
[0130]
19 to 21 are flowcharts showing an example of the prize ball process in step S31 in the game control process. In this embodiment, in the prize ball processing, it is determined whether or not the
[0131]
In the prize ball process, the CPU 56 sets “1” as the offset of the input determination value table (step S150), and sets “9” as the offset of the address of the switch timer (step S151). The offset “1” in the input determination value table (see FIG. 23) means that the second data “50” in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 12, the switch timer address offset “9” designates the switch timer corresponding to the
[0132]
The input determination value table is a ROM area in which a determination value for determining that the switch has been turned on when it is detected how many times it is continuously turned on is set for each switch. A configuration example of the input determination value table is shown in FIG. As shown in FIG. 23, the input determination value table includes “2”, “50”, “250”, “30”, “250”, “1” in order from the top, that is, in order from the smallest address value. The judgment value is set. In the switch-on check routine, the judgment value set at the address determined by the head address and the offset value in the input judgment value table is compared with the value of the switch timer determined by the head address and the offset value of the switch timer. If they match, for example, a switch-on flag is set.
[0133]
An example of a switch-on check routine is shown in FIG. In the switch-on check routine, if the value of the switch timer corresponding to the
[0134]
Further, the CPU 56 sets “2” as the offset of the input determination value table (step S156), and sets “0A (H)” as the offset of the switch timer address (step S157). The offset “2” in the input determination value table means that the third data “250” in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 12, the switch timer address offset “0A (H)” is designated by the switch timer corresponding to the ball break
[0135]
In the switch-on check routine, if the value of the switch timer corresponding to the ball-
[0136]
Then, the CPU 56 confirms whether or not the payout is stopped (step S201). The payout stop state is a state after a payout stop state designation command is sent to the
[0137]
When either of them changes to the on state, a command transmission table relating to designation of a payout stop state is set (step S203), and command set processing is called (step S206). In step S203, the head address of the command transmission table (ROM) in which the payout control command relating to the payout stop state designation is stored is set as the address of the command transmission table. In the command transmission table relating to the designation of the payout stop state, INT data, data of the first byte of the payout control command, and data of the second byte of the payout control command, which will be described later, are set. In step S202, when one of the flags is already in the on state and the other flag is in the on state, the command transmission control process (step S203) is not performed.
[0138]
If it is in the payout stop state, it is checked whether both the ball-out state flag and the full tank flag are turned off (step S204). When both are turned off, a command transmission table for designation of a payable state is set (step S205), and command set processing is called (step S207). In step S205, the head address of the command transmission table (ROM) in which the payout control command related to the payout available state designation is stored is set as the address of the command transmission table. In the command transmission table relating to the payout enable state designation, INT data, data of the first byte of the payout control command, and data of the second byte of the payout control command, which will be described later, are set.
[0139]
Further, the CPU 56 sets “0” as the offset of the input determination value table (step S121), and sets “0” as the offset of the switch timer address (step S122). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Also, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 12, the switch timer address offset “0” designates the switch timer corresponding to the winning
[0140]
In the switch-on check routine, the CPU 56 sets the head address of the input determination value table (see FIG. 23) (step S101). Then, an offset is added to the address (step S102), and a switch-on determination value is loaded from the address after the addition (step S103).
[0141]
Next, the CPU 56 sets the start address of the switch timer (step S104), adds an offset to the address (step S105), and loads the value of the switch timer from the address after the addition (step S106). Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 12, the value of the switch timer corresponding to the switch is loaded.
[0142]
Then, the CPU 56 compares the loaded switch timer value with the switch-on determination value (step S107). If they match, a switch-on flag is set (step 108).
[0143]
In this case, in the switch-on check routine, the switch-on flag is set if the value of the switch timer corresponding to the winning
[0144]
If the switch-on flag is set, command transmission buffer setting processing relating to ten prize ball number instructions is performed (step S126). In the command transmission buffer setting process, after predetermined data is set in the command transmission buffer for the payout control command, the command transmission counter is incremented by one. Further, 10 is added to the stored value of the total winning ball number storage buffer (step S127).
[0145]
The total winning ball number storage buffer is a buffer for storing a cumulative value of the number of winning balls instructed to the payout control means (however, subtracted when paying out), and is formed in the backup RAM.
[0146]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S131), and sets “4” as the offset of the switch timer address (step S132). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Also, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 12, the switch timer address offset “4” designates the switch timer corresponding to the
[0147]
In the switch-on check routine, if the value of the switch timer corresponding to the
[0148]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S221), and sets “5” as the offset of the address of the switch timer (step S222). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Also, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 12, the offset “5” of the switch timer address indicates that the switch timer corresponding to the
[0149]
In the switch-on check routine, if the value of the switch timer corresponding to the
[0150]
Then, the command set process is called (step S227). The operation of the command set process will be described in detail later, but when one or more payout control commands are stored in the command transmission buffer, the payout control command stored in the command transmission buffer is sent to the
[0151]
Note that the address of the command transmission table that is an input argument of the command set process (see step S331 in FIG. 28) is a command transmission in which an unsent command is stored in the case of a payout control command instructing the number of winning balls. This is the buffer address. Then, when the content of the total prize ball number buffer is not 0, that is, when there is still a prize ball remaining, the CPU 56 turns on a prize ball paying-in flag (steps S228 and S229).
[0152]
Further, when the winning ball paying-out flag is on (step S230), the CPU 56 monitors the number of winning balls actually paid out from the
[0153]
In the prize ball processing, a command related to the prize ball number instruction is stored in the command transmission buffer (steps S126, S135, S225). However, in this embodiment, the command related to the designation of the payout stop state and the command related to the designation of the payable state are not stored in the command transmission buffer, and the address of the ROM area in which these commands are set is set in the command set processing subroutine ( This is input information to steps S206 and S207). Further, instead of such a configuration, in steps S203 and S205, a command relating to the payout stop state designation and a command relating to the payable state designation are stored in a buffer area (RAM area) different from the command transmission buffer, and the buffer area May be used as input information to the command set processing subroutine (steps S206 and S207).
[0154]
In the prize ball process, the check relating to the payout stop state is executed before the switch check relating to winning. Accordingly, the command relating to the payout stop state designation and the command relating to the payable state designation are sent to the
[0155]
In the payout control command setting process for designating the number of winning balls in the winning ball process shown in FIGS. 20 and 21, when it is determined that each winning port switch is turned on, the winning port determined to be on. The number of winning balls corresponding to the switch is added to the value of the total winning ball number storage buffer. However, when it is determined that the winning opening switch is turned on, the process for storing the data for designating the number of winning balls is stored in the ring buffer format command transmission buffer, and the command data to be transmitted is stored. Before calling the command set processing for outputting the command from the command transmission buffer in accordance with the value of the read pointer indicating the current area, the number of prize balls corresponding to the output data is added to the value of the total prize ball number storage buffer. It may be. The command set process will be described in detail later (see FIG. 28). Also, in order to save memory capacity, only data for specifying the number of winning balls (corresponding to EXT data) is stored in a ring buffer type command transmission buffer, and MODE data for indicating the number of winning balls is not stored. It may be. In such a configuration, when data for specifying the number of winning balls is output, the MODE data is read out from a predetermined memory area (for example, ROM area) and output, and then the EXT data is output from the command transmission buffer. The data corresponding to is read and output.
[0156]
Next, a method for sending a control command from the game control means to each electric component control means will be described. When a control command is to be output from the game control means to each electric component control board (sub board), the command transmission buffer is set. FIG. 24A is an explanatory diagram illustrating a configuration example of the command transmission buffer. One command transmission buffer is composed of 3 bytes, and INT data is set in the first byte. In the
[0157]
Although the EXT data itself may be set in the area of the
[0158]
FIG. 24B is an explanatory diagram showing a configuration example of INT data.
[0159]
[0160]
In this embodiment, a plurality of command transmission buffers are prepared for each control command, and the command transmission buffer to be used is designated by a pointer. The plurality of command transmission buffers are used as ring buffers. For example, for the payout control command, 12 command transmission buffers are prepared as shown in FIG. Therefore, for example, when sending a payout control command indicating the number of prize balls in the prize ball process, the CPU 56 stores INT data,
[0161]
FIG. 25 is an explanatory diagram showing an example of a command form of a control command sent from the
[0162]
FIG. 26 is a timing chart showing the relationship between an 8-bit control signal that constitutes a control command from the game control board to each of the other electrical component control boards and an INT signal (strobe signal) as a capture signal. It is a timing chart showing the relationship between an 8-bit control signal and an INT signal that constitute a control command for each electric component control means. As shown in FIG. 26, when the period indicated by A elapses after MODE or EXT data is output to the output port, the CPU 56 sets the INT signal, which is a signal indicating data output, to a high level (turns on). ) To low level (turns off). Further, when the period indicated by B elapses thereafter, the INT signal is raised to the ON state. Further, when there is data to be transmitted next, that is, after the MODE data is transmitted, the second byte of data is transmitted to the output port after a period indicated by C. Regarding the second byte data, the periods A and B are the same as in the first byte. Thus, the capture signal has a predetermined on-data period and a predetermined off-data period.
[0163]
The period A is a period required for the CPU 56 to prepare for sending a command, that is, a process required to set a send command in the buffer, and a period for stabilizing data on the control signal line. The periods B and C are periods set so that the electric component control means can reliably capture data. During the period of B and C, the data on the signal line does not change. That is, the data output is maintained until the period of B and C elapses.
[0164]
In this embodiment, the payout control command to the
[0165]
Each electrical component control unit detects that the INT signal has changed from the on state (high level) to the off state (low level), and starts a 1-byte data capturing process by, for example, an interrupt process.
[0166]
Since the period of B and C is longer than the reception processing time in the electrical component control means that takes the longest time for command reception processing, even if the game control means controls the command transmission process for each electrical component control means with the common module Any electric component control means can reliably receive a control command from the game control means.
[0167]
In this embodiment, the CPU 56 operates with a system clock of (11.776 / 2) MHz. Specifically, 138 states (1 state = [2 / 11.776] μs) are applied to the period A, 82 states are applied to the period B, and 251 states are applied to the period C. Therefore, the period A (C) (high level period) is longer than the period B (low level period). In this embodiment, the electrical component control means starts the interrupt process when the INT signal changes to the low level and takes in the control command by the interrupt process. For example, the INT signal is input to the input port, When the control command reception process is started based on the level monitoring (monitoring whether or not the low level has continued for a predetermined period), the low level period is set shorter, resulting in noise or the like. It is possible to prevent erroneous reception.
[0168]
FIG. 27 is an explanatory diagram showing an example of the contents of the payout control command. In the example shown in FIG. 27, a command FF00 (H) with MODE = FF (H) and EXT = 00 (H) is a payout control command for designating a payout enabled state. A command FF01 (H) with MODE = FF (H) and EXT = 01 (H) is a payout control command for designating a payout stop state. A command F0XX (H) with MODE = F0 (H) is a payout control command for designating the number of winning balls. “XX”, which is EXT, indicates the number of payouts.
[0169]
When the payout control means receives the payout control command of FF01 (H) from the game control means of the
[0170]
The payout control command is sent only once so that the payout control means can recognize it. In this example, “recognizable” means that the INT signal is turned on, and “recognizable only once” means that in this example, each of the first and second bytes of the payout control signal is sent. In response, the INT signal is turned on only once.
[0171]
When a control command for each electrical component control board is output to the corresponding output port (
[0172]
FIG. 28 is a flowchart illustrating a processing example of command set processing (steps S206, S207, and S227). The command set process is a process including a command output process and an INT signal output process. In the command set process, the CPU 56 first saves the address of the command transmission table (the contents of the pointer as the transmission signal instruction means) to the stack or the like (step S331). Then, the INT data of the command transmission table pointed to by the pointer is loaded into the argument 1 (step S332). The
[0173]
Therefore, the CPU 56 reads the
[0174]
FIG. 29 is a flowchart showing a command transmission processing routine. In the command transmission processing routine, the CPU 56 first sets the data set as the
[0175]
Next, the CPU 56 shifts the comparison value to the right by 1 bit (step S354). As a result of the shift processing, it is confirmed whether or not the carry bit has become 1 (step S355). When the carry bit becomes 1, it means that the rightmost bit in the INT data is “1”. In this embodiment, four shift processes are performed. For example, when it is specified that a payout control command should be sent, the carry bit is set to 1 in the first shift process.
[0176]
When the carry bit becomes 1, the data set in the
[0177]
Next, the CPU 56 adds 1 to the IO address (step S357) and subtracts 1 from the number of processes (step S358). If
[0178]
In the second shift process, the value of
[0179]
Therefore, when the carry flag becomes “1”, a control command is sent to the corresponding output port (
[0180]
In addition, since it is determined to which electrical component control means the control command should be output only by the shift processing, the process for determining to which electrical component control means the control command should be output is simplified. It has become.
[0181]
Next, the CPU 56 reads the content of the
[0182]
Next, the CPU 56 sets a predetermined value in the wait counter (step S362), and subtracts one by one until the value becomes 0 (steps S363 and S364). This process is a process for setting the OFF period (low level period = B period) of the INT signal (control signal INT) shown in the timing chart of FIG. When the value of the wait counter becomes 0, clear data (all “1” in this example) is set (step S365), and the data is output to port 0 (step S366). Therefore, the INT signal is turned on (high level). Then, a predetermined value is set in the wait counter (step S362), and 1 is subtracted one by one until the value becomes 0 (steps S368 and S369). This process is a process for setting a period from the fall of the first INT signal to the start of EXT data output.
[0183]
Therefore, the value set in the wait counter in step S367 is the period from the falling edge of the first INT signal until the start of EXT data output. The value is such that a sufficient period of time is obtained for surely receiving the command. Further, the value set in the wait counter is a value such that the period becomes longer than the time required for the processing of steps S351 to S359.
[0184]
As described above, the MODE data of the first byte of the control command is transmitted. Therefore, the CPU 56 adds 1 to the value indicating the command transmission table in step S336 shown in FIG. Therefore, the
[0185]
In the command extension data address table, EXT data that can be sent to the electrical component control means is sequentially set. Therefore, if the value of the work area reference bit is “1” by the above processing, the EXT data in the command extended data address table corresponding to the contents of the
[0186]
Next, the CPU 56 calls a command transmission processing routine (step S342). Therefore, the EXT data is transmitted at the same timing as the transmission of MODE data. Thereafter, the CPU 56 restores the address of the command transmission table (step S343) and updates the value of the read pointer indicating the command transmission table (step S344). When the value of the read pointer exceeds the position of the command
[0187]
As described above, each control command (payout control command, display control command, lamp control command, voice control command) having a 2-byte configuration is handled by the command control processing module which is one control signal output module. It is transmitted to the control means. In the electrical component control means, when the falling edge of the INT signal as the capture signal is detected, the control command capture process is started. A new signal from is not output to the signal line. That is, reliable command reception processing is performed in each electric component control means. In addition, each electric component control means may start taking in the control command at the rising edge of the INT signal. Further, the polarity of the INT signal may be reversed from that shown in FIG.
[0188]
In this embodiment, a plurality of command transmission tables are used as ring buffers. In the command set process shown in FIG. 28, command output control is performed for the command transmission table (command transmission buffer) pointed to by the read pointer. In the process of setting data in the command transmission buffer, the command setting process is performed for the command transmission buffer indicated by the command transmission number counter. Therefore, even if a plurality of command transmission requests are generated at the same time, command output processing based on these requests is executed without any problem.
[0189]
Furthermore, in this embodiment, both a payout stop state designation command or a payout enable state designation command and a command indicating the number of prize balls can be sent out within one prize ball process. That is, a plurality of command signals can be transmitted within one control period activated every 2 ms. In this embodiment, a plurality of command transmission tables are prepared for each control command (display control command, lamp control command, voice control command, payout control command) to each control means. When a control command is set in the command transmission table of the display control command, the lamp control command, and the voice control command, a plurality of display control commands, lamp control commands, and voice control commands are transmitted in one command control process. It is also possible to configure as described above. That is, at the same time (meaning in one main process start cycle), those control commands can be sent out. Since the sending timing of these control commands is generated at the same time in the progress of the game effect, it is convenient to have such a configuration. However, since the payout control command is generated regardless of the progress of the game effect, it is generally not sent simultaneously with the display control command, the lamp control command, and the voice control command.
[0190]
FIG. 30 is a flowchart showing an example of the prize ball number subtraction process. In the winning ball number subtraction process, the CPU 56 first loads the stored value of the total winning ball number storage buffer (step S241). Then, it is confirmed whether or not the stored value is 0 (step S242). If 0, the process ends.
[0191]
If it is not 0, the switch timer for the prize ball count switch is loaded (step S243), and the load value is compared with the ON determination value (in this case, “2”) (step S244). If they match (step S245), it is assumed that the prize
[0192]
Also, the value of the prize ball information counter is incremented by 1 (step S247). If the value of the prize ball information counter is 10 or more (step S248), the value of the prize ball information output counter is incremented by 1 (step S249), and the value of the prize ball information counter is incremented by -10 (step S250). The value of the prize ball information output counter is referred to in the information output process (step S29) in the main process shown in FIG. 13. If the value is 1 or more, the prize ball signal (
[0193]
When the value stored in the total prize ball number storage buffer becomes 0 (step S251), the prize ball paying-in flag is cleared (step S252), and a lamp control command is issued to notify that there is no prize ball remaining number. After command data indicating that the prize ball lamp 51 is extinguished is set in the command transmission table (step S253), a lamp control command sending process is executed (step S254).
[0194]
Next, as an example of the case where the control command reception process is performed in the electrical component control means other than the game control means, the case where the payout control command is received in the payout control means will be described.
[0195]
FIG. 31 is a block diagram illustrating a configuration example around the
[0196]
The INT signal from the
[0197]
Although the system reset
[0198]
The predetermined value for the
[0199]
While power is not supplied from the + 5V power supply, at least a part of the built-in RAM of the
[0200]
In the configuration shown in FIG. 31, the system reset
[0201]
FIG. 32 is an explanatory diagram showing assignment of output ports in this embodiment. As shown in FIG. 32, the output port C (
[0202]
FIG. 33 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 33, the input port A (
[0203]
FIG. 34 is a flowchart showing main processing of the
[0204]
In this embodiment, one channel of the built-in CTC is used in the timer mode. Accordingly, in the built-in device register setting process in step S704 and the process in step S705, register setting for setting the channel to be used to timer mode, register setting for permitting interrupt generation, and setting an interrupt vector. Register settings are made. The interrupt by the channel is used as a timer interrupt. For example, when it is desired to generate a timer interrupt every 2 ms, a value corresponding to 2 ms is set as an initial value in a predetermined register (time constant register).
[0205]
The interrupt vector set for the channel set to the timer mode (
[0206]
Further, another channel (
[0207]
The interrupt vector set in the channel (channel 2) set in the counter mode corresponds to the head address of the command reception interrupt process described later. Specifically, the start address of the command reception interrupt process is specified by the value set in the I register and the interrupt vector.
[0208]
In this embodiment, the
[0209]
The interrupt based on the count-up of the CTC channel 2 (CH2) is an interrupt that occurs when the value of the timer counter register CLK / TRG2 described above becomes “0”. Therefore, for example, in step S705, the initial value “1” is set in the timer counter register CLK / TRG2 as the specific register. That is, the initial value of the register for command reception interrupt is set. An interrupt based on the count-up of CTC channel 3 (CH3) is an interrupt that occurs when the internal clock (system clock) of the CPU is counted down and the register value becomes “0”. Used as an interrupt. Specifically, the register value of CH3 is subtracted at 1/256 period of the system clock. In step S705, the CH3 register is set to a value corresponding to 2 ms as an initial value. That is, the initial value of the register for timer interrupt is set.
[0210]
As described above, in the initial setting process, set the interrupt mode (specifically, interrupt mode 2) that allows the peripheral circuit to specify the execution address of the interrupt process according to the interrupt vector output together with the interrupt request. To do. Also, the built-in device register is initialized. Payout control can be executed in an appropriate operation mode, and as a result, development man-hours and gaming machine costs can be reduced.
[0211]
Note that the interrupt based on the CTC CH2 count-up has a higher priority than the interrupt based on the CH3 count-up. Therefore, when the count-up occurs simultaneously, the interrupt based on the CH2 count-up, that is, the interrupt that triggers the execution of the command reception interrupt process is given priority.
[0212]
Then, the
[0213]
After confirming that there is a backup, the
[0214]
If the check result is normal (step S708), the
[0215]
In the initialization process, the
[0216]
In this embodiment, the built-in CTC of the
[0217]
The
[0218]
In the payout control process, the
[0219]
Next, the
[0220]
Next, the
[0221]
Next, the
[0222]
Further, the
[0223]
In this embodiment, a stepping motor is used as the
[0224]
Next, error detection processing is performed, and predetermined display is performed on the
[0225]
The output port C is accessed in the payout motor control process (step S758) in the payout control process. The output port D is accessed by error processing (step S759) in the payout control processing. The output port E is accessed in the ball lending control process (step S756) and the prize ball control process (step S757) in the payout control process.
[0226]
FIG. 36 is an explanatory diagram showing a usage example of the RAM built in the
[0227]
Then, when the
[0228]
Therefore, the number of unpaid prize balls and the number of rented balls are stored in a backup RAM area capable of holding the contents for a predetermined period. Therefore, even if an unexpected power failure such as a power failure occurs, the winning ball processing and the ball lending processing stored in the backup RAM area can be continued if the power is restored within a predetermined period. Therefore, the disadvantage given to the player can be reduced.
[0229]
FIG. 37 is an explanatory diagram showing a configuration example of a reception buffer for storing a payout control command received from the
[0230]
FIG. 38 is a flowchart showing the payout control command receiving process by the interrupt process. The payout control INT signal from the
[0231]
Although the command reception process of the payout control unit will be described here, the same command reception process is executed in the display control unit, the lamp control unit, and the voice control unit.
[0232]
In the payout control command reception process, the
[0233]
If it is not the first byte of the payout control command, it is confirmed whether the first byte has already been received (step S854). Whether or not it has already been received is confirmed by whether or not valid data is set in the reception buffer (deterministic command buffer).
[0234]
If the first byte has already been received, it is confirmed whether or not the first bit of the received 1 byte is “0”. If the first bit is “0”, it is determined that the valid second byte has been received, and the received command is stored in the confirmed command buffer indicated by the command reception number counter + 1 in the reception buffer area (step S855). The leading bit “0” should be the EXT byte (second byte) of the payout control command having a two-byte configuration (see FIG. 25).
[0235]
If the confirmation result in step S854 indicates that the first byte has not yet been received, the process ends. With such control, when the second byte is received before the first byte is received, the data is invalidated. That is, it is not stored in the fixed command buffer.
[0236]
When the second byte of command data is stored in step S855, 2 is added to the command reception number counter (step S856). Then, it is confirmed whether or not the command reception counter is 12 or more (step S857). If it is 12 or more, the command reception number counter is cleared (step S858). Thereafter, the saved register is restored (step S859), and interrupt permission is set (step S859).
[0237]
Interrupts are disabled during command reception interrupt processing. As described above, since the interrupt is enabled during the 2 ms timer interrupt processing, if a command reception interrupt occurs during the 2 ms timer interrupt, the command reception interrupt processing is executed with priority. The Even if a 2 ms timer interrupt occurs during command reception interrupt processing, the interrupt processing is awaited. Thus, in this embodiment, the processing priority of command reception processing from the
[0238]
The payout control command has a 2-byte configuration, and the first byte (MODE) and the second byte (EXT) can be immediately distinguished on the receiving side. In other words, the reception side can immediately detect whether the data as MODE or the data as EXT has been received by the first bit. Therefore, as described above, it can be easily determined whether or not appropriate data has been received.
[0239]
FIG. 39 is a flowchart illustrating an example of the switch process in step S751. In the switch process, the
[0240]
Then, the value of the prize ball count switch-on counter is checked (step S751c). If the value is 2, it is determined that one prize ball has been paid out. When it is determined that one prize ball has been paid out, the
[0241]
When it is confirmed in step S751a that the prize
[0242]
Then, the value of the ball lending count switch-on counter is checked (step S751h). If the value is 2, it is determined that one lending ball has been paid out. When it is determined that one lending ball has been paid out, the
[0243]
When it is confirmed in step S751f that the ball lending
[0244]
FIG. 40 is a flowchart illustrating an example of the command analysis execution process in step S753. In the command analysis execution process, the
[0245]
If the received payout control command is a payout number instruction command, the number specified by the payout number instruction command is added to the total number memory (step S753c). That is, the
[0246]
The
[0247]
FIG. 41 is a flowchart showing an example of the payout stop state setting process in step S754. In the payout stop state setting process, the
[0248]
If it is confirmed in step S754b that the received command is not a payout stop instruction command, it is checked whether or not the received payout control command is a payout start instruction command (step S754d). If it is a payout start instruction command, the payout stop state is canceled (step S754e).
[0249]
FIG. 42 is a flowchart showing an example of the prepaid card unit control process in step S755. In the prepaid card unit control process, the
[0250]
If the VL signal is detected to be off 125 times (2 ms × 125 = 250 ms) continuously by the above processing, the ball firing prohibited state is set.
[0251]
If the VL signal is detected in step S755a, the
[0252]
43 and 44 are flowcharts illustrating an example of the ball lending control process in step S756. In this embodiment, the maximum value of the continuous payout number is set as one unit (for example, 25) of the lending ball, but the maximum value of the continuous payout number may be another number.
[0253]
In the ball lending control process, the
[0254]
If neither the lending ball payout nor the prize ball payout, the
[0255]
Strictly speaking, the
[0256]
FIG. 44 is a flowchart showing a ball lending process in the payout control process by the
[0257]
In the ball lending process in step S520, the on / off state of the payout motor position sensor is monitored by a timer. If the on state or the off state continues for a predetermined time or longer, the
[0258]
If it is during the lending ball passage waiting time in step S519, the
[0259]
After turning off the EXS signal indicating acceptance of a ball lending request, if the BRQ signal, which is a ball lending request signal, is turned on again within a predetermined period, the ball lending process is continued without turning off the sorting solenoid and the dispensing motor. You may make it do. That is, instead of performing the ball lending process for each predetermined unit (100 yen unit in this example), the ball lending process may be executed continuously.
[0260]
The contents of the rental ball number storage are saved by the backup power source of the power supply board 910 for a predetermined period even if the gaming machine is powered off. Accordingly, when the power supply is restored during the predetermined period, the
[0261]
45 and 46 are flowcharts showing an example of the prize ball control process in step S757. In this example, the maximum value of the continuous payout number is the same as the unit of the lending ball (for example, 25), but the maximum value of the continuous payout number may be another number.
[0262]
In the winning ball control process, the
[0263]
If neither the lending ball payout nor the prize ball payout is found, the
[0264]
If there is no ball lending preparation request from the
[0265]
If the number of prize balls stored in the total number memory is 25 or more, the
[0266]
FIG. 46 is a flowchart illustrating an example of a process during a prize ball in the payout control process by the
[0267]
If it is during the winning ball passage waiting time in step S540, the
[0268]
In this embodiment, the ball lending is prioritized over the winning ball processing according to the determinations in steps S511 and S531, but the winning ball processing may be prioritized over the ball lending.
[0269]
The contents of the total number storage and the rented ball number storage are stored by the backup power source of the power supply board 910 for a predetermined period even if the power of the gaming machine is cut off. Therefore, when the power is restored during the predetermined period, the
[0270]
The
[0271]
As described above, in this embodiment, the payout control means detects that the INT signal related to the payout control signal has fallen from the on state (high level) to the off state (low level), for example, The 1 byte data capturing process is started by the capturing process. Since a receiving ring buffer area (in this example, a fixed command buffer) that can store a plurality of payout control commands is provided, after the payout control command is received, the next payout is started before the control based on the command is started. Even if a control command is received, the command is not received by the payout control means.
[0272]
Further, as shown in the flowcharts of FIGS. 19 and 20, the game control means is configured to be able to execute the command set process of step S235 even in the payout stop state (step S201). . Therefore, even when the payout is stopped, when a winning is detected, a payout control command indicating the number of payouts is sent to the payout control means.
[0273]
In the payout control means, the interruption process is started even when the payout is stopped, so that the payout control means can receive the payout control command even when the payout is stopped. While the payout is stopped, payout processing according to the received payout control command is stopped, but a receiving ring buffer area capable of storing a plurality of payout control commands is provided. The issued payout control command does not disappear in the payout control means.
[0274]
Then, in the payout control means, a command reception number counter is used as an address indicating means indicating in which area of the reception ring buffer area (in this example, the confirmed command buffer) the transmission command is stored. Therefore, it is easy to determine which area should be used.
[0275]
In the game control means, the transmission command is stored in a ring buffer type command transmission buffer (see FIG. 24). However, as shown in the flowcharts of FIGS. 19 to 21, with regard to the payout control command, the payout control command indicating the number of winning balls is stored in the command transmission buffer (steps S222, S226, S232), but payout is stopped. The payout control command related to the state designation and the payout control command related to the payable state designation are not stored in the command transmission buffer.
[0276]
In the flowcharts of FIGS. 19 to 21, since the check regarding the payout stop state is executed before the check of the switch regarding the winning a prize, the payout control command and the payout regarding the payout stop state designation within one processing period of 2 ms. The payout control command relating to the possible state designation is sent preferentially. That is, an important command signal that is preferably started early, such as a signal for commanding operation stop / restart of an electrical component, is transmitted first within one control period. Note that the payout control command for specifying the payout stop state and the payout control command for specifying the payable state may also be stored in the command transmission buffer, like the payout control command indicating the number of winning balls. Even in such a configuration, if a check on the payout stop state is executed before the check on the switch related to the winning a prize, the payout control command related to the payout stop state designation and the payout control command related to the payout enable state designation are preferentially transmitted. Is done.
[0277]
Also in the game control means, a pointer (“address indicating a command transmission table” in FIG. 28) is used as an address indicating means indicating which area of the ring buffer type command transmission buffer is to be transmitted. Therefore, it is easy to determine which area data is to be transmitted.
[0278]
In the above embodiment, the payout control means is taken as an example. However, other electrical component control means such as display control means, sound control means, lamp control means, etc. are also processed from the game control means by the processing as described above. The control command can be received reliably.
[0279]
In the above embodiment, the power supply monitoring circuit is provided on the power supply board 910. However, the power supply monitoring circuit may be provided on an electrical component control board such as the
[0280]
The
[0281]
Furthermore, the present invention can be applied to a slot machine or the like provided with an electrical component for paying out the game medium, not limited to a pachinko game machine in which the game medium is a game ball.
[0282]
【The invention's effect】
According to the first aspect of the present invention, when the payout control microcomputer executes an interrupt processing program when a predetermined interrupt condition is satisfied and the gaming machine is turned on, the payout control process is performed on the gaming machine. An interrupt processing program for executing a command reception interrupt process for setting a register for specifying an execution address of an interrupt processing program for executing a game and receiving a prize game medium command from a game control microcomputer The register for designating the execution address of the game is set, the command reception interrupt process of the set execution address is executed based on the input of the fetch signal from the game control microcomputer, and the received award game medium commandCommand dataA game area command from a game control microcomputer having a buffer area that can store a plurality ofCommand dataIs configured to store in the buffer area, so that the payout control can be executed in an appropriate operation mode,PayThere is an effect that the outgoing control microcomputer can reliably receive the command from the gaming control microcomputer.
[0283]
In invention of
[0285]
Claim3In the described invention,Discharge control microcomputerHowever, the command reception interrupt process is configured to determine whether or not the input command is appropriate, so that it is surely prevented that an incorrect command is input and incorrect control is performed. Is done.
[0286]
Claim4In the described invention, game controlMicrocomputerBut multipleAward game mediaHas a buffer area that can store commands at the same time,Since commands to be output are stored in the buffer area, commands that occur frequently can be easily processed.
[0287]
Claim5In the described invention,The game control microcomputer is a prize game mediumStore commands in the buffer area and control payoutMicrocomputerStore the command for specifying the operating status of the host in a separate area from the buffer area.Award game mediaSince the output is given priority over the command, an important command such as a command for instructing to stop paying out or to resume paying can be sent quickly with priority.
[0288]
Claim6In the described invention,Interrupt generation meansIn response to the register being updated by a predetermined clock signal having a predetermined valueA given interruptSince it is configured to occur, the interrupt generation timing can be easily set by appropriately setting the initial value of the register.
[0289]
Claim7In the described invention,For executing the payout control processInterrupt processingprogramIs configured to run in an interrupt-enabled state,For executing the payout control processEven if the execution time of periodic interrupt processing becomes longer, other interrupt processing can be executed during that time, and command receptionInterruptPrioritizing the processing over the periodic interrupt processing can be easily realized.
[0290]
Claim8In the described invention, since the command reception interrupt is generated in response to the register being updated by the input of the capture signal having a predetermined value,Discharge control microcomputerHowever, commands can be received easily. Also, commands can be received simply by setting initial values in the registers.InterruptYou can create an execution timing for the process,Discharge control microcomputerIs easy to develop, and as a result, development of a gaming machine is facilitated.
[0291]
Claim9In the described invention, since the interrupt is not permitted until the command reception interrupt process is completed, the command reception interrupt process is not interrupted by other processes, and the command receptionInterruptPrioritizing processing over other processing can be easily realized.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is an explanatory view showing each board provided on the back surface of the pachinko gaming machine.
FIG. 3 is a rear view of the mechanism board of the pachinko gaming machine as viewed from the back.
FIG. 4 is a front view showing a configuration around an intermediate base unit installed on a mechanism plate.
FIG. 5 is an exploded perspective view showing a ball dispensing device.
FIG. 6 is a block diagram showing a circuit configuration of a game control board (main board).
FIG. 7 is a block diagram showing components related to a prize ball such as components of a payout control board and a ball payout device.
FIG. 8 is a block diagram illustrating a configuration example of a power supply board.
FIG. 9 is a block diagram illustrating an example of a configuration around a CPU in a main board.
FIG. 10 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 11 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 12 is an explanatory diagram illustrating an example of bit assignment of an input port.
FIG. 13 is a flowchart showing main processing executed by the CPU on the main board.
FIG. 14 is an explanatory diagram showing an example of a relationship between a backup flag and whether or not to execute a game state recovery process.
FIG. 15 is a flowchart showing a 2 ms timer interrupt process.
FIG. 16 is an explanatory diagram showing an example of forming a switch timer in a RAM.
FIG. 17 is a flowchart illustrating an example of switch processing.
FIG. 18 is a flowchart illustrating an example of a switch check process.
FIG. 19 is a flowchart showing an example of a prize ball process.
FIG. 20 is a flowchart showing an example of a prize ball process.
FIG. 21 is a flowchart showing an example of a prize ball process.
FIG. 22 is a flowchart showing a switch-on check process.
FIG. 23 is an explanatory diagram of a configuration example of an input determination value table.
FIG. 24 is an explanatory diagram of a configuration example of a command transmission buffer.
FIG. 25 is an explanatory diagram showing an example of a command form of a control command.
FIG. 26 is a timing chart showing a relationship between an 8-bit control signal and an INT signal constituting a control command.
FIG. 27 is an explanatory diagram showing an example of the contents of a payout control command.
FIG. 28 is a flowchart illustrating an example of command set processing.
FIG. 29 is a flowchart showing a command transmission processing routine.
FIG. 30 is a flowchart illustrating an example of a winning ball number subtraction process.
FIG. 31 is a block diagram showing a configuration example around a payout control CPU for power supply monitoring and power supply backup.
FIG. 32 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 33 is an explanatory diagram showing an example of bit assignment of an input port.
FIG. 34 is a flowchart showing main processing executed by the CPU in the payout control board.
FIG. 35 is a flowchart showing a 2 ms timer interrupt process.
FIG. 36 is an explanatory diagram showing a configuration example of a RAM in the payout control unit.
FIG. 37 is an explanatory diagram of a configuration example of a reception buffer.
FIG. 38 is a flowchart illustrating an example of command reception processing of a payout control CPU.
FIG. 39 is a flowchart illustrating an example of switch processing.
FIG. 40 is a flowchart illustrating an example of command analysis execution processing.
FIG. 41 is a flowchart showing an example of a payout stop state setting process.
FIG. 42 is a flowchart showing an example of a prepaid card unit control process.
FIG. 43 is a flowchart illustrating an example of a ball lending control process.
FIG. 44 is a flowchart showing an example of a ball lending control process.
FIG. 45 is a flowchart illustrating an example of a prize ball control process.
FIG. 46 is a flowchart showing an example of a prize ball control process.
[Explanation of symbols]
31 Game control board (main board)
37 Dispensing control board
56 CPU
97 Ball dispenser
301A Prize ball count switch
301B Ball rental count switch
371 CPU for payout control
910 Power supply board
Claims (9)
遊技の進行を制御するとともに指令情報としてコマンドを出力する遊技制御用マイクロコンピュータと、
前記遊技制御用マイクロコンピュータから出力されるコマンドを受信し、受信したコマンドに応じて遊技機に設けられる電気部品を制御する複数のマイクロコンピュータとを備え、
前記複数のマイクロコンピュータは、入賞に応じて前記遊技制御用マイクロコンピュータから出力される賞遊技媒体の払出個数を特定可能な賞遊技媒体コマンドにもとづいて賞遊技媒体の払出制御処理を実行する払出制御用マイクロコンピュータを含み、
前記賞遊技媒体コマンドを含むコマンドは２バイトのコマンドデータで構成され、
前記遊技制御用マイクロコンピュータは、前記複数のマイクロコンピュータに対してコマンドデータと、コマンドデータの取込を指示する取込信号とを出力するためのコマンド出力処理を実行し、前記コマンド出力処理において前記複数のマイクロコンピュータに対するコマンドデータおよび取込信号を同一のサブルーチンをコールして出力し、
前記遊技制御用マイクロコンピュータは、コマンドにおける１バイト目のコマンドデータを出力して取込信号を出力した後、所定期間経過後に２バイト目のコマンドデータを出力し、
前記払出制御用マイクロコンピュータは、
所定の割込条件が成立した場合に割込処理プログラムを実行し、
遊技機に対する電源が投入されると、前記払出制御処理を実行するための割込処理プログラムの実行アドレスを指定するレジスタの設定を行うとともに、前記遊技制御用マイクロコンピュータからの前記賞遊技媒体コマンドを受信するコマンド受信割込処理を実行するための割込処理プログラムの実行アドレスを指定するレジスタの設定を行い、
前記遊技制御用マイクロコンピュータからの前記取込信号の入力にもとづいて、設定された実行アドレスの前記コマンド受信割込処理を実行するとともに、受信した前記賞遊技媒体コマンドのコマンドデータを同時期に複数格納可能なバッファエリアを有し、前記遊技制御用マイクロコンピュータからの前記賞遊技媒体コマンドのコマンドデータを前記バッファエリアに格納し、
前記遊技制御用マイクロコンピュータは、前記所定期間を、前記複数のマイクロコンピュータのそれぞれがコマンドデータを受信するために要する期間のうちの最大の期間以上の値として、コマンドデータを出力する
ことを特徴とする遊技機。A gaming machine in which a player plays a predetermined game and pays out an award game medium in accordance with a prize,
A game control microcomputer for outputting a command as the command information to control the progress of Yu technique,
A plurality of microcomputers for receiving a command output from the gaming control microcomputer and controlling electrical components provided in the gaming machine according to the received command ;
The plurality of microcomputers execute payout control for executing award game medium payout control processing based on award game medium commands that can specify a payout number of award game media output from the game control microcomputer according to winning. Including a microcomputer for
The command including the award game medium command is composed of 2-byte command data,
The game control microcomputer executes the command data to the plurality of microcomputers, a command output process for outputting an accepting signal for instructing the acquisition of the command data, the in the command output processing Command data and capture signals for multiple microcomputers are output by calling the same subroutine.
The game control microcomputer outputs command data of the first byte in the command and outputs a capture signal, and then outputs command data of the second byte after a predetermined period of time elapses,
The dispensing control microcomputer is:
When a predetermined interrupt condition is satisfied, execute the interrupt processing program,
When power to the gaming machine is turned on, performs a setting register that specifies the execution address of the interrupt processing program for executing the payout control process, the prize game medium command from the game control microcomputer Set the register that specifies the execution address of the interrupt processing program to execute the command reception interrupt processing to receive,
Wherein based on input of the accepting signal from the game control microcomputer, a plurality and executes the command reception interruption processing of the set execution address, the command data of the prize game media command received at the same time a retractable buffer area, and stores the command data of the prize game medium command from the game control microcomputer in the buffer area,
The gaming control microcomputer outputs the command data by setting the predetermined period as a value equal to or greater than a maximum period of periods required for each of the plurality of microcomputers to receive command data. To play.
前記割込発生手段による割込は、前記払出制御処理の実行契機として使用され、
コマンド受信割込処理を実行するための割込処理プログラムは、前記払出制御処理を実行するための割込処理プログラムに優先して実行される
請求項１記載の遊技機。The payout control microcomputer includes an interrupt generation means for updating the counter under a predetermined condition and generating a predetermined interrupt according to the contents of the counter,
The interruption by the interruption generating means is used as an execution opportunity of the payout control process,
The gaming machine according to claim 1, wherein an interrupt processing program for executing a command reception interrupt process is executed in preference to an interrupt processing program for executing the payout control process.
請求項１または請求項２記載の遊技機。The gaming machine according to claim 1 or 2, wherein the payout control microcomputer determines whether or not the input command is appropriate in the command reception interrupt process.
請求項１ないし請求項３記載の遊技機。The gaming machine according to any one of claims 1 to 3, wherein the game control microcomputer has a buffer area capable of storing a plurality of award game medium commands at the same time, and stores an output command in the buffer area.
前記払出制御用マイクロコンピュータの動作状態を指定するためのコマンドを前記バッファエリアとは別の領域に格納して前記賞遊技媒体コマンドよりも優先して出力する
請求項４記載の遊技機。The game control microcomputer stores award game medium commands in the buffer area,
The gaming machine according to claim 4, wherein a command for designating an operating state of the payout control microcomputer is stored in an area different from the buffer area and is output with priority over the prize game medium command.
請求項１ないし請求項５記載の遊技機。The gaming machine according to any one of claims 1 to 5, wherein the interrupt generation means generates a predetermined interrupt in response to a register updated by a predetermined clock signal having a predetermined value.
請求項１ないし請求項６記載の遊技機。The gaming machine according to any one of claims 1 to 6, wherein the interrupt processing program for executing the payout control process is executed in an interrupt-permitted state.
請求項１ないし請求項７記載の遊技機。The gaming machine according to any one of claims 1 to 7, wherein the command reception interrupt is generated in response to a register updated by an input of a fetch signal having a predetermined value.
請求項１ないし請求項８記載の遊技機。The gaming machine according to any one of claims 1 to 8, wherein the payout control microcomputer does not permit interruption until the command reception interruption processing is completed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000269417A JP3859950B2 (en) | 2000-09-05 | 2000-09-05 | Game machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000269417A JP3859950B2 (en) | 2000-09-05 | 2000-09-05 | Game machine |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002078925A JP2002078925A (en) | 2002-03-19 |
| JP2002078925A5 JP2002078925A5 (en) | 2005-11-10 |
| JP3859950B2 true JP3859950B2 (en) | 2006-12-20 |
Family
ID=18756029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000269417A Expired - Lifetime JP3859950B2 (en) | 2000-09-05 | 2000-09-05 | Game machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3859950B2 (en) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5119552B2 (en) * | 2008-01-23 | 2013-01-16 | 株式会社大都技研 | Amusement stand |
| JP2009279450A (en) * | 2009-09-01 | 2009-12-03 | Sanyo Product Co Ltd | Game machine |
| JP2009279451A (en) * | 2009-09-01 | 2009-12-03 | Sanyo Product Co Ltd | Game machine |
| JP2011147818A (en) * | 2011-05-09 | 2011-08-04 | Sanyo Product Co Ltd | Game machine |
| JP2011147817A (en) * | 2011-05-09 | 2011-08-04 | Sanyo Product Co Ltd | Game machine |
| JP5641020B2 (en) * | 2012-07-03 | 2014-12-17 | 株式会社三洋物産 | Game machine |
| JP5641019B2 (en) * | 2012-07-03 | 2014-12-17 | 株式会社三洋物産 | Game machine |
| JP5644023B2 (en) * | 2012-10-05 | 2014-12-24 | 株式会社大都技研 | Amusement stand |
| JP5880596B2 (en) * | 2014-02-24 | 2016-03-09 | 株式会社三洋物産 | Game machine |
| JP6060918B2 (en) * | 2014-02-24 | 2017-01-18 | 株式会社三洋物産 | Game machine |
| JP2015164601A (en) * | 2015-06-22 | 2015-09-17 | 株式会社三洋物産 | Game machine |
| JP2015164600A (en) * | 2015-06-22 | 2015-09-17 | 株式会社三洋物産 | Game machine |
| JP6354882B2 (en) * | 2017-03-06 | 2018-07-11 | 株式会社三洋物産 | Game machine |
| JP6354881B2 (en) * | 2017-03-06 | 2018-07-11 | 株式会社三洋物産 | Game machine |
-
2000
- 2000-09-05 JP JP2000269417A patent/JP3859950B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002078925A (en) | 2002-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3859950B2 (en) | Game machine | |
| JP4790111B2 (en) | Game machine | |
| JP3907926B2 (en) | Game machine | |
| JP3828347B2 (en) | Game machine | |
| JP3727522B2 (en) | Game machine | |
| JP4302306B2 (en) | Game machine | |
| JP4137358B2 (en) | Game machine | |
| JP4302305B2 (en) | Game machine | |
| JP4056683B2 (en) | Game machine | |
| JP4242050B2 (en) | Game machine | |
| JP4137360B2 (en) | Game machine | |
| JP4137354B2 (en) | Game machine | |
| JP4242413B2 (en) | Game machine | |
| JP4242412B2 (en) | Game machine | |
| JP4503157B2 (en) | Game machine | |
| JP2002078927A (en) | Game machine | |
| JP3828367B2 (en) | Game machine | |
| JP2002078942A (en) | Game machine | |
| JP3907928B2 (en) | Game machine | |
| JP4166803B2 (en) | Game machine | |
| JP4130304B2 (en) | Game machine | |
| JP3670216B2 (en) | Game machine | |
| JP2002052207A (en) | Game machine | |
| JP4166802B2 (en) | Game machine | |
| JP4166773B2 (en) | Game machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060920 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3859950 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |