JP3871949B2 - マスクデータ作成装置及びマスクデータ作成方法 - Google Patents
マスクデータ作成装置及びマスクデータ作成方法 Download PDFInfo
- Publication number
- JP3871949B2 JP3871949B2 JP2002090060A JP2002090060A JP3871949B2 JP 3871949 B2 JP3871949 B2 JP 3871949B2 JP 2002090060 A JP2002090060 A JP 2002090060A JP 2002090060 A JP2002090060 A JP 2002090060A JP 3871949 B2 JP3871949 B2 JP 3871949B2
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- region
- array
- calculation
- correction value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の製造や液晶パネル製造などに適用される光およびＸ線リソグラフィ技術に関し、特にマスクデータの補正処理を行う為のマスクデータ作成方法及びマスクデータ作成装置に関する。
【０００２】
【従来の技術】
半導体集積回路製造におけるリソグラフィ技術においては、年々ウエハ上に作り込むデバイスの集積度が上がり、デザインルールが小さくなってきた。これに伴い、光近接効果が大きな問題となっている。光近接効果とは、設計パターンの微細化が進み、光の波長程度に互いにパターンが近接した場合、ウエハ上においてそのパターンが設計した形状、寸法通りに転写されない現象である。光近接効果は、本来は転写時の光による効果を対象として用いられていた用語であったが、現在では、一般的にウェハプロセス全体を通して生ずる効果を指す。
【０００３】
所望のデバイス性能を達成するためには、ウエハ上で設計パターンの所望の寸法及び形状を所定の精度で実現する必要がある。このため、プロセス変換差分を予めマスク上で補正する、光近接効果補正（Optical Proximity effect Correction； ＯＰＣ）が近年盛んに検討されてきた。ＯＰＣは超解像技術（Resolution Enhancement Technology； ＲＥＴ）の一つとして盛んに検討され、現在では種々の手法が提案および実施されている。
【０００４】
ＯＰＣおいては、補正対象の図形辺を適宜分割し、各分割辺に関して補正値を算出する。補正値は、補正対象の辺近傍の配置に関してプロセスシミュレーションを繰り返して求める。厳しいデザインルールのレイアウトにおいては、所望制度を満たす為に補正を行う対象個所が増える傾向にある。このためプロセスシミュレーションを行う回数が増加し、結果として多大な補正計算時間が必要となり、処理時間の削減が急務となっている。このような状況を鑑み、ＯＰＣにおいて、補正値算出を行うプロセスシミュレーションを行う個所を効率よくグルーピングし、一括して計算することにより補正時間を短縮することが求められている。
【０００５】
１９９４年５月に出版された、Proc. SPIE 第２１９７巻２９４〜３０１頁、オプティカル・レーザー・マイクロリソグラフィＶＩＩに掲載のファースト・プロキシミティ・コレクション・ウィズ・ゾーン・サンプリングと題する文献、およびProc. SPIE 第２１９７巻３７１〜３７６頁、オプティカル・レーザー・マイクロリソグラフィＶＩＩに掲載のユーズィング・ビヘイビア・モデリング・フォー・プロキシミティ・コレクションと題する文献によれば、入力データに光近接効果補正を施す際には、補正対象図形の辺を適切なサイズに分割し、各分割辺毎に補正値算出点（ターゲットポイント）を設定する。又、各補正値算出点における補正値は、各点毎に、近傍の２〜４μｍ程度の小領域に関してプロセスシミュレーションを行い補正値を算出する。補正図形は、各分割辺ごとに、補正値算出点において算出した補正値を適用し、各辺を移動する図形処理を行って作成する。
【０００６】
【発明が解決しようとする課題】
しかしながら、デザインルールの厳しいレイアウトでは、高精度に補正するために図形辺を細かく分割するため、補正値算出点が増加し、これにつれてプロセスシミュレーションを実行する回数も増加する。この結果、多大な補正処理時間を要する。また、一箇所の補正値を算出する為には近傍の配置をあわせてシミュレーションを行う必要があるため、例えば、メモリセルやメモリセル周辺部及びセルの配線部等のように補正値算出点が密集して配置されている場合、同一領域について複数回重複してシミュレーションを行うこととなり、シミュレーション時間の増大の原因となり、その結果データ処理時間を増大させてしまう。
【０００７】
本発明は上記に鑑みてなされたものであり、同一領域について複数回重複してシミュレーションを行うことを防ぎ、シミュレーション時間を短縮し、引いては、データ処理時間を短縮することができるマスクデータ作成装置及びマスクデータ作成方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
光近接効果補正において、従来行われてきた手法は、図２（ａ）のように補正対象図形を選択し、この補正対象図形の辺を図２（ｂ）のように所定の方法に基づいて分割する。次に、各分割辺に補正値を算出するための点（以下、「補正値算出点」と記載）を図２（ｃ）のように設定する。各補正値算出点における補正値は、プロセスシミュレーションを用いて求める。例えば図２（ｃ）における辺４１の補正値を求めるために、点４２を補正値算出点とし、図２（ｄ）に示すように点４２近傍の小領域（プロセスシュミレーション半径４３）に対してプロセスシミュレーションを行う。プロセスシミュレーションを必要に応じて繰り返して補正値を算出し、各補正値算出点において算出した補正値を各辺に適用し、各辺を移動する図形処理を行って補正図形を作成する。
【０００９】
発明者らは、これらの手法を基に、この補正値算出点を一定の矩形領域でグルーピングし、この矩形領域によるグルーピングを複数箇所にて行うことにより、シミュレーション時間を縮小し、より高速に補正値算出点を算出できることを見出した。これより本発明の第１の特徴は、（イ）設計パターンから補正対象線分を抽出し、抽出した補正対象線分を補正に適した長さに分割する分割手段と、（ロ）各分割辺より補正値算出点を算出する補正値算出手段と、（ハ）補正値算出点及び補正対象となる図形形状を基に、互いに位置の異なる複数の第１計算中心点を設定する第１計算中心点算出手段と、（ニ）複数の第１計算中心点のそれぞれを中心とした複数の第１シミュレーション領域を作成し、互いに中心位置の異なる複数の第１シミュレーション領域の重なりによって発生する複数の矩形パターンを、それぞれ複数の第１矩形領域として得る第１矩形領域作成手段と、（ホ）複数の第１矩形領域において、複数の第１シミュレーション領域の重なり数の多い順に１つの第１矩形領域を第２矩形領域と定義し、第２矩形領域を基に、第２計算中心点を算出する第２計算中心点算出手段と、（ヘ）第２計算中心点を基に第２シミュレーション領域を得る第２シミュレーション領域作成手段と、（ト）第２シミュレーション領域においてプロセスシュミレーションを用いて各補正値算出点における補正値を算出するプロセスシミュレーション実行手段と、（チ）補正値を用いて、各辺に対し図形処理を行い補正図形を作成する補正図形作成手段とを含むマスクデータ作成装置であることを要旨とする。
【００１０】
又、本発明の第１の特徴は、（リ）第２シミュレーション領域作成手段は、光近接効果の及ぶ範囲を決定する光近接効果範囲決定手段と、（ヌ）演算装置の能力及び設計パターンの規模に応じて、プロセスシュミレーションを行う第２シミュレーション領域を作成する為の第２領域半径を決定する第２領域半径決定手段と、（ル）光近接効果の及ぶ範囲及び第２シミュレーション領域を基に、第１計算中心点を２つ以上含む領域を作成する為の第１領域半径を決定する第１領域半径決定手段と、（ヲ）第１の方向の補正対象図形の周期性を調査し、周期性を有して配置された補正対象図形を１次元アレイとして抽出する１次元アレイ抽出手段と、（ワ）第１の方向と２次元空間を成す第２の方向の補正対象図形の周期性を調査し、第２の方向に周期性を有して配置された１次元アレイを２次元アレイとして抽出する２次元アレイ抽出手段と、（カ）２次元アレイを構成する単位であるアレイ種セルの大きさが、第１シミュレーション領域及び第２シミュレーション領域の大きさより小さい場合、アレイ種セルを第３矩形領域として定義する第３矩形領域作成手段と、（ヨ）第３矩形領域を基に、アレイ第２計算中心点を算出するアレイ第２計算中心点算出手段と、（タ）アレイ第２計算中心点を中心とする複数のアレイ第２シミュレーション領域において、プロセスシミュレーションを用いて各補正値算出点の補正値を算出するアレイプロセスシミュレーション実行手段とを更に備えることを加えてもよい。
【００１１】
「第１矩形領域」は、必ずしも矩形である必要はなく、第１計算中心点の存在する箇所に応じて自在に変化する。「第２矩形領域」は、矩形でない場合は当該領域のバウンダリボックスをとることができる。「第１シミュレーション領域が重なっている領域」の「重なり」の程度は、各々の設計パターンに応じて異なる。だが、重なり合っている第１シミュレーション領域を区分けした複数の矩形領域の重なり数をカウントし、この重なり数を降順に並べた際に、最も数が多い矩形領域から順番に処理を行うものとする。
【００１２】
「第２領域半径」とは、プロセスシミュレーションを行う範囲を決定する半径であり、これには、光近接効果の及ぶ範囲を考慮する必要がある。この光近接効果の及ぶ範囲を考慮して補正した、実際にプロセスシミュレーションによって計算を行うことができる第１計算中心点が存在する領域が、「第１領域半径」によって決定される領域となる。つまり、第２領域半径によって決定される領域は、実際にプロセスシミュレーションを行う領域であり、第１領域半径によって決定される領域は、実際にプロセスシミュレーションを行った効果が現れる領域である。また、「プロセスシミュレーション実行手段」及び「アレイプロセスシミュレーション実行手段」は、同様の機能を有する、プロセスのシミュレーションを行うプログラムである。
【００１３】
本発明の第２の特徴は、（イ）設計パターンから補正対象線分を抽出し、抽出した補正対象線分を補正に適した長さに分割するステップと、（ロ）各分割辺より補正値算出点を算出するステップと、（ハ）補正値算出点及び補正対象となる図形形状を基に、互いに位置の異なる複数の第１計算中心点を設定するステップと、（ニ）複数の第１計算中心点のそれぞれを中心とした複数の第１シミュレーション領域を作成し、互いに中心位置の異なる複数の第１シミュレーション領域の重なりによって発生する複数の矩形パターンを、それぞれ複数の第１矩形領域として得るステップと、（ホ）複数の第１矩形領域において、複数の第１シミュレーション領域の重なり数の多い順に１つの第１矩形領域を第２矩形領域と定義し、第２矩形領域を基に、第２計算中心点を算出するステップと、（ヘ）第２計算中心点を基に第２シミュレーション領域を得るステップと、（ト）第２シミュレーション領域においてプロセスシュミレーションを用いて各補正値算出点における補正値を算出するステップと、（チ）補正値を用いて、各辺に対し図形処理を行い補正図形を作成するステップとを含むマスクデータ作成方法であることを要旨とする。
【００１４】
又、本発明の第２の特徴は、（リ）第２シミュレーション領域を作成するステップは、光近接効果の及ぶ範囲を決定するステップと、（ヌ）演算装置の能力及び設計パターンの規模に応じて、プロセスシュミレーションを行う第２シミュレーション領域を作成する為の第２領域半径を決定するステップと、（ル）光近接効果の及ぶ範囲及び第２シミュレーション領域を基に、第１計算中心点を２つ以上含む領域を作成する第１領域半径を決定するステップと、（ヲ）第１の方向の補正対象図形の周期性を調査し、周期性を有して配置された補正対象図形を第１の１次元アレイとして抽出するステップと、（ワ）第１の方向と２次元空間を成す第２の方向の補正対象図形の周期性を調査し、第２の方向に周期性を有して配置された１次元アレイを２次元アレイとして抽出するステップと、（カ）２次元アレイを構成する単位であるアレイ種セルの大きさが、第１シミュレーション領域及び第２シミュレーション領域の大きさより小さい場合、アレイ種セルを第３矩形領域として定義するステップと、（ヨ）第３矩形領域を基に、アレイ第２計算中心点を算出するステップと、（タ）アレイ第２計算中心点を中心とする複数のアレイ第２シミュレーション領域において、プロセスシミュレーションを用いて各補正値算出点の補正値を算出するステップとを更に備えることを加えてもよい。
【００１５】
【発明の実施の形態】
次に、本発明の実施形態に係るマスクデータ作成装置及びマスクデータ作成方法を図面を参照して説明する。マスクデータ作成装置及びマスクデータ作成方法とは、設計パターンを基にマスクに形成されたパターンをウェハ上に転写して得られる転写パターンの設計パターンに対する忠実度を向上するために、設計パターンを補正してマスクデータを作成する為の装置及び方法である。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、平面寸法の関係等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１６】
（第１の実施の形態）
（マスクデータ作成装置） 本発明の第１の実施の形態に係るマスクデータ作成装置１００について、図１を参照して説明する。マスクデータ作成装置１００は、マスクデータ作成の為のプロセスシュミレーションを行う。図１に示すように第１の実施の形態に係るマスクデータ作成装置１００は、処理制御装置（ＣＰＵ）１０がマスクデータ作成装置１００全体の管理を行い、主記憶装置４に記憶されている制御用プログラムを実行することにより、各機能が実現される。又、ＣＰＵ１０は、入力装置１、出力装置２、通信制御装置３、主記憶装置４、設計パターン記憶装置５及び一時記憶装置６に接続され、各々の装置の制御を行う。
【００１７】
ＣＰＵ１０は、分割手段１１、補正値算出手段１２、補正図形作成手段１３、第１計算中心点算出手段１４、第１矩形領域作成手段１５、第２シミュレーション領域作成手段１６、第２計算中心点算出手段１７及びプロセスシミュレーション実行手段１８を備えている。又、第２シミュレーション領域作成手段１６は、光近接効果範囲決定手段１６ａ、第２領域半径決定手段１６ｂ及び第１領域半径決定手段１６ｃより構成される。
【００１８】
分割手段１１は、設計パターンから補正対象線分を抽出し、図３（ａ）のように、抽出した線分を補正対象図形の形状を考慮して補正に適した長さに分割する。補正値算出手段１２は、各分割辺より１次元補正値算出点４５及び２次元補正値算出点４４の位置を算出する。補正図形作成手段１３は、後述するプロセスシミュレーションを行い、各辺に対し算出した補正値を基に、各辺を移動するように、補正図形を作成する。第１計算中心点算出手段１４は、補正値算出点及び補正対象となる図形形状を基に、計算中心点４６を算出する。第１矩形領域作成手段１５は、計算中心点を中心とした第１シミュレーション領域（図５（ａ）〜（ｄ）参照）を作成し、第１シミュレーション領域が重なっている領域において、図６及び図７に示すように複数の第１矩形領域を作成する。第２計算中心点算出手段１７は、第２矩形領域を基に算出された第２計算中心点を算出する。第２シミュレーション領域作成手段１６は、第２計算中心点を基に、第２シミュレーション領域を作成する。プロセスシミュレーション実行手段１８は、第２シミュレーション領域においてプロセスシュミレーションを用いて各補正値算出点における補正値を算出する。
【００１９】
又、光近接効果範囲決定手段１６ａは、光近接効果の及ぶ範囲（以下、「マージン」と記載）を決定する。具体的には光の波長、露光条件及びレジストの現像条件等より決定する。このマージン５２は、図７（ｃ）に示すように、第２領域半径５３から第１領域半径５４を減算した結果の値となる。第２矩形領域（以下、「第１領域」と記載）５４ａは、正方形であり、「第１領域半径５４」とは、第１領域５４ａに内接する円の半径で定義される。第２領域５３ａも、正方形であり、「第２領域半径５３」とは、第２領域５３ａに内接する円の半径で定義される。ただし、縦横に対して異なる方向性（異方性）を持つプロセスを用いるに当たっては、第１領域５４ａ、第２領域５３aを長方形とする等の幅広い応用が可能である。第２領域半径決定手段１６ｂは、演算装置の能力及び設計パターンの規模に応じて、プロセスシュミレーションを行う第２シミュレーション領域５３ａを作成する為の第２領域半径５３（図７（ｃ）参照）を決定する。具体的に、第２領域半径５３は、１μｍ〜３μｍ程度が好ましい。第２領域半径５３は、設計のデザインの条件、プロセスの条件等より決定される。第１領域半径決定手段１６ｃは、マージン５２及び第２シミュレーション領域５３ａを基に、第１計算中心点を２つ以上含む第１領域５４ａを作成する為の第１領域半径５４（図７（ｃ）参照）を決定する。具体的に、第１領域半径５４は０.５μｍ程度が好ましい。
【００２０】
入力装置１は、キーボード、マウス等により構成される。又通信制御装置３を介し外部装置より入力を行っても良い。ここで外部装置とは、ＣＤ−ＲＯＭ、ＭＯ、ＺＩＰなどの記憶媒体及びそのドライブ装置等を指す。出力装置２は、表示部及び印刷部（図示しない）を有しており、具体的に、液晶ディスプレイ、ＣＲＴディスプレイ等の表示装置、インクジェットプリンタ、レーザープリンタ等の印刷装置等により構成される。通信制御装置３は、通信回線を介してデータをマスクの作成を行う露光装置（図示せず）、他の汎用機等に送受信する為の制御信号を生成する。主記憶装置４は、ＲＯＭ（ロム）及びＲＡＭ（ラム）が組み込まれている。ＲＯＭはＣＰＵ１０において実行されるプログラムを格納しているプログラムメモリ等として機能し、ＲＡＭはＣＰＵ１０におけるプログラム実行処理中に利用されるデータ等を格納する。設計パターン記憶装置５は、マスク設計のパターンのデータを記憶する。一時記憶装置６は、作業領域として利用されるバッファやデータメモリ等として機能する。
【００２１】
（マスクデータ作成方法）
以下、マスクデータ作成装置１００を用いたマスクデータの作成方法について図８のフロー図を参照して説明する。
【００２２】
（イ）先ず、ステップＳ１０１にて、光近接効果補正において、補正対象となる図形（図３（ａ）参照）を設計パターン記憶装置５より取り出す。
【００２３】
（ロ）ステップＳ１０２にて、分割手段１１が、補正対象となる図形の辺をラインエンド近傍で、図３（ｂ）において、短い横線で示すように分割する。
【００２４】
（ハ）ステップＳ１０３にて、補正値算出手段１２が、図３（ｃ）に示すように、ラインエンド近傍の辺を２次元補正対象とし、白抜きの丸で示した２次元補正値算出点４４を複数算出する。又、ラインエンド近傍以外の辺を１次元補正対象とし、黒塗りの丸で示した１次元補正値算出点４５を複数算出する。第１計算中心点算出手段１４が、２次元補正対象の辺について、ラインエンド毎に計算中心点４６を算出する。計算中心点４６は、図３（ｄ）の斜線でハッチングした丸で示している。
【００２５】
（ニ）次に、ステップＳ１０４にて、計算中心点４６を基に、第１矩形領域作成手段１５が補正を行う矩形領域を算出するシミュレーションについて説明する。例えば、図４において、ラインエンドに相当する辺を補正対象とし、計算中心点４６が４７ａ、４７ｂ、４７ｃ、４７ｄであったとする。このとき、補正値算出手段１２は、各計算中心点４７ａ〜４７ｄを中心に光近接効果の及ぶ、シミュレーションを行う所定の大きさの領域（第１シミュレーション領域）に関してプロセスシミュレーションを行い、補正対象辺の補正値算出点を算出する。具体的には、計算中心点４７ａを中心とした矢印で示す半径の内接する正方形の領域である１つ目の第１シミュレーション領域４７ａを図５（ａ）のように作成する。計算中心点４７ｂを中心とした矢印で示す半径の内接する正方形の領域である２つ目の第１シミュレーション領域４７ｂを図５（ｂ）のように作成する。計算中心点４７ｃを中心とした矢印で示す半径の内接する正方形の領域である３つ目の第１シミュレーション領域４７ｃを図５（ｃ）のように作成する。計算中心点４７ｄを中心とした矢印で示す半径の内接する正方形の領域である４つ目の第１シミュレーション領域４７ｄを図５（ｄ）のように作成する。これらの複数の第１シミュレーション領域を規定する複数の正方形を、図６（ａ）のように重ね合わせ、結果、図６（ａ）に示すような複数の第１矩形領域を作成する。
【００２６】
（ホ）ステップＳ１０５では、正方形のシミュレーション領域が部分的に重なっている部分である第１矩形領域の存在を確認すると、ステップＳ１０６にて、複数の第１矩形領域の内から１領域を選択し、対象矩形領域とする。ステップＳ１０７では、この対象矩形領域と他の正方形のシミュレーション領域との重なり具合をチェックする。つまり、対象矩形領域に重なっている他の正方形の数をカウントする。また、第１矩形領域がＬ字型等の非矩形形状であった場合、この非矩形のまま重なり数をカウントする。この動作を第１矩形領域毎に繰り返す。
【００２７】
（ヘ）次に、ステップＳ１０８で、第１矩形領域のうち、正方形の重なり数が多い順に並べる。図６（ｂ）においては、正方形の重なり数が最も多い第１矩形領域から並べると、矩形領域４８ａが最大で４個の第１シミュレーション領域４７ａ、４７ｂ、４７ｃ、４７ｄ、矩形領域４８ｂは３個の第１シミュレーション領域４７ａ、４７ｂ、４７ｃ、矩形領域４８ｃは３個の第１シミュレーション領域４７ｂ、４７ｃ、４７ｄ、矩形領域４８ｄは３個の第１シミュレーション領域４７ａ、４７ｃ、４７ｄ、その他の矩形領域は各１〜２個の正方形となる。
【００２８】
（ト）次に、ステップＳ１０９では、第２計算中心点算出手段１７が、正方形の重なり数が最も多い第１矩形領域４８ａを選択し、第１矩形領域４８ａを第２矩形領域４９ａとして、これを基に第２計算中心点４９を求める（ステップＳ１１０）。各辺の補正値は第２計算中心点４９の近傍についてシミュレーションを行うことにより算出する。ステップＳ１１１では、第２計算中心点４９に対応する第２矩形領域４９ａ内の第１計算中心点および補正値算出点を消去する。この処理を終えると、ステップＳ１０５へ戻る。尚、図６（ｃ）では、第２矩形領域４９ａ内として、点線上の第１計算中心点を換算しているが、線上の第１計算中心点を含むか否かについてはプログラマ等が設定できるものとする。
【００２９】
（チ）すべての、正方形が重なった第１矩形領域についての処理を終えると、ステップＳ１１２にて、各々の第２計算中心点４９を中心とした第２矩形領域４９ａを基に第２シミュレーション領域を作成する。この第２シミュレーション領域について、プロセスシミュレーション実行手段１８が、プロセスシミュレーションを行い、各補正図形の辺の補正値を算出し、ステップＳ１１３にて、補正図形作成手段１３が、求めた補正値を各補正図面の辺に適用して補正図形処理を行い、この図形処理を全て終えるとこのマスクデータ作成の動作を終了する。
【００３０】
こうすることにより、従来例では４回のプロセスシミュレーションを行って算出していた補正値が、１回で算出できることになり、結果、プロセスシミュレーション時間の短縮につながる。又、第２の計算中心点４９を発生する第２矩形領域４９ａは、基礎となる正方形の重なり数が最も多い領域として複数発生する場合はそのうちの一領域を適当に選択してもよい。また、計算中心点４７ａ〜４７ｄをグルーピングせずに、各分割辺に配置した、補正値算出点をグルーピングして第２の計算中心点を求めても良い。またさらに、第１の計算中心点は、第２の計算中心点に置換していくことができるが、必要に応じて各補正対象辺に対応する第１の計算中心点、又は補正値算出点を発生した計算中心点に置換せずに残し、他の計算中心点との重なりを調べる処理にかけてもよい。
【００３１】
（マスクデータ作成方法の変更例）
ステップＳ１０４の、第１計算中心点４７ａ〜４７ｂを中心とする正方形のシミュレーション領域作成し、この正方形のシミュレーション領域を複数重ねることにより矩形領域を発生させる手法は、以下の手法にても可能である。
【００３２】
（イ）先ず、各第１計算中心点４７ａ〜４７ｂを基にして、矢印で示す半径の円が内接する正方形として各シミュレーション領域を作成する。次に、第１矩形領域作成手段１５は、この正方形のシミュレーション領域を重ね合わせ、図７（ａ）のように複数の第１矩形領域を作成する。
【００３３】
（ロ）次に、第１矩形領域作成手段１５は、第１矩形領域から１領域を選択して対象矩形領域とし、この対象矩形領域と他の正方形のシミュレーション領域との重なり具合をチェックする。つまり、対象矩形領域に重なっている他の正方形の数をカウントする。この動作を第１矩形領域毎に繰り返す。
【００３４】
（ハ）第１矩形領域の内、基礎となる正方形との重なり数が多い順に降順に並べる。図７（ｂ）においては、正方形との重なり数が最も多い領域から並べると、左下がりの傾斜でハッチングした矩形領域５１ａが最大で４個の正方形、右下がりの傾斜でハッチングした矩形領域５１ｂ、５１ｃ、５１ｄは各３個の正方形、薄網でハッチングした矩形領域が各２個の正方形、その他の矩形領域は各１個の正方形となる。
【００３５】
（ニ）次に、第２計算中心点算出手段１７は、基礎となる正方形の重なり数が最も多い第１矩形領域５１ａを選択し、図７（ｃ）に示すように、第２矩形領域（バウンダリボックス）として、この第２矩形領域５１ａを基に第２計算中心点５５を求める。近接効果範囲決定手段１６ａが、露光条件やレジスト現像条件より光近接効果の及ぶ範囲を決定し、これをマージン５２とする。第２領域半径決定手段１６ｂが、演算装置の能力及び設計パターンの規模に応じてプロセスシュミレーションを行う第２領域半径５３と、第２領域半径５３の円が内接する第２領域（第２シミュレーション領域）５３ａを決定する。更に、第２領域半径５３よりマージン５２を減算することで第１領域半径５４と、第１領域半径５４の円の内接する第１領域５４ａを決定する。又、この第１領域５４ａは少なくとも２つ以上の第１計算中心点を有しているものとする。ちなみに、図７（ｃ）では、第１領域５４ａは４つの第１計算中心点を有している。
【００３６】
（ホ）次に、第２シミュレーション領域５３ａの有する第１計算中心点を消去する。その後、この第２シミュレーション領域５３ａについて計算を行い各辺の補正値を算出する。このとき、第２領域半径５３は第１領域半径５４より大きく、各補正対象辺の補正値を算出する為に十分な大きさを持っているものとする。
【００３７】
この手法により、従来例では４回のプロセスシミュレーションを行って算出していた補正値が、１回で算出できるうえ、グルーピングされた各補正対象辺の補正値を計算するために十分な領域を確保することが出来る。なお、第１の実施の形態同様、新たに計算中心点を発生する領域は、正方形の重なり数が最も多い矩形領域が複数ある場合は、そのうちの一領域を適当に選択してもよい。
【００３８】
（実施例）
第１の実施の形態に係るマスク作成装置及びマスク作成方法を半導体レイアウトに適用した実施例について説明する。補正図形に対しては、図１０に示すように、第１計算中心点６１ａ〜６１ｊを設けている。第１の実施の形態に係るマスク作成方法を用いてグルーピングを行った結果、第２計算中心点として６２ａ〜６２ｆを算出した。尚、補正図形の幅は０.２μｍｍ、第１領域半径６５を０.６μｍ、第２領域半径６４を１.５μｍ、マージン６３を０.９μｍと設定した。この時、第１計算中心点は１３個であったのに対し第２計算中心点は６個に減少することができた。又、図１１においては、第１計算中心点６７ａ〜６７ｒを設けている。第１の実施の形態に係るマスク作成方法を用いてグルーピングを行った結果、第２計算中心点として６６ａ〜６６ｃを算出した。この時、第１計算中心点は１８個であったのに対し第２計算中心点は３個に減少することができた。
【００３９】
このように、半導体デバイスの一層より抽出した、４１μｍｍ×５７μｍｍの領域ついて、計算中心点を設定し、ＯＰＣを行った結果を、図９に示す。従来例では、計算中心点は３１３３個であるが、第１の実施の形態を用いた実施例では８２％削除し、５５２個となった。これらの計算中心点を中心とするシミュレーション領域について、同じ配置をまとめるためパターンマッチングを行ったところ、パターンマッチング後の計算中心点数は従来例の２１４９個であるのに対し、実施例では７７％削除して４９１個であった。更に、これらの計算中心点を中心とする領域についてシミュレーションを行い補正値を求め補正まで行ったところ、従来例では２１,３９２秒を要したのに対し、実施例では８５％削除し３,２３３秒で処理を行うことができた。
【００４０】
このように、計算中心点として、第１計算中心点をグルーピング処理した第２計算中心点を用いてプロセスシミュレーションを行うことにより、プロセスシミュレーションに要する時間が短縮できることが確認された。
【００４１】
（第２の実施の形態）
本発明の第２の実施の形態においては、第１の実施の形態で説明されたマスクデータ作成装置及びマスクデータ作成方法に、更に、ＡＳＩＣやメモリデバイス等に用いられるアレイ配置構造を持った補正図形に対して、一括処理を行う機能を備えたマスクデータ作成装置及びマスクデータ作成方法について説明する。
【００４２】
（マスクデータ作成装置）
本発明の第２の実施の形態に係るマスクデータ作成装置２００は、図１２に示すように、処理制御装置（ＣＰＵ）３０がマスクデータ作成装置２００全体の管理を行い、主記憶装置２４に記憶されている制御用プログラムを実行することにより、各機能が実現される。又、ＣＰＵ３０は、入力装置２１、出力装置２２、通信制御装置２３、主記憶装置２４、設計パターン記憶装置２５及び一時記憶装置２６に接続され、各々の装置の制御を行う。ＣＰＵ３０は、分割手段３１、補正値算出手段３２、補正図形作成手段３３、第３計算中心点算出手段３４、第３矩形領域作成手段３５、第２シミュレーション領域作成手段３６、第２計算中心点算出手段３７、第２アレイ領域手段３８及びプロセスシミュレーション実行手段３９を備えている。又、第２シミュレーション領域作成手段３６は、光近接効果範囲決定手段３６ａ、第２領域半径決定手段３６ｂ及び第３領域半径決定手段３６ｃより構成される。又、第２アレイ領域作成手段３８は、１次元アレイ抽出手段３８ａ、２次元アレイ抽出手段３８ｂ、アレイ第２計算中心点算出手段３８ｃ、第３矩形領域作成手段３８ｄ、プロセスシミュレーション実行手段３９及びアレイプロセスシミュレーション実行手段４０を備えている。
【００４３】
尚、１次元アレイ抽出手段３８ａ、２次元アレイ抽出手段３８ｂ、アレイ第２計算中心点算出手段３８ｃ、第３矩形領域作成手段３８ｄ及びアレイプロセスシミュレーション実行手段４０以外の装置及び手段については、第１の実施の形態と同様のものを使用する為説明を割愛する。１次元アレイ抽出手段３８ａは、第１の方向（Ｘ軸）の補正対象図形の周期性６９を調査し（図１４（ａ）参照）、この周期性６９を有して配置された補正対象図形を１次元アレイとして抽出する。２次元アレイ抽出手段３８ｂは、第１の方向と２次元空間を成す第２の方向（Ｙ軸）の補正対象図形の周期性７０を調査し（図１４（ｂ）参照）、第２の方向に周期性を有して配置された１次元アレイを２次元アレイとして抽出する。第３矩形領域作成手段３８ｄは、ＸＹ軸方向に配列する２次元アレイをアレイ領域７１０とし、図１５(ａ)、（ｂ）の太字点線で示すように作成する。更にアレイ領域を構成する最小単位であるアレイ種セルのアレイピッチ、アレイ種セルの大きさと第１シミュレーション領域及び第２シミュレーション領域の大きさを考慮して、アレイ領域を分割し、図１５（ａ）に示すような複数の第３矩形領域（バウンダリボックス）７１を作成する。アレイ第２計算中心点算出手段３８ｃは、第３矩形領域７１を基に、アレイ領域における第２計算中心点である、アレイ第２計算中心点７２を算出する（図１５（ｂ）参照）。第２シミュレーション領域作成手段３６は、アレイ第２計算中心点４２を基に、アレイ第２シミュレーション領域を作成する。アレイプロセスシミュレーション実行手段４０は、アレイ第２計算中心点７２を中心とする複数のアレイ第２シミュレーション領域において、プロセスシミュレーションを用いて各補正値算出点の補正値を算出する。
【００４４】
（マスクデータ作成方法）
次に、第２の実施の形態に係るマスクデータ作成方法について、図１６のフロー図を用いて説明する。
【００４５】
（イ）先ず、ステップＳ２０１にて、光近接効果補正において、補正対象となる図形を設計パターン記憶装置２５より取り出す。
【００４６】
（ロ）ステップＳ２０２にて、必要に応じた図形処理を行い、図１３（ａ）に示すような処理対象図形を生成する。ステップＳ２０３では、第１計算中心点算出手段３４が、シミュレーション計算を行う計算中心点６８を算出する（図１３（ｂ）参照）。
【００４７】
（ハ）次にステップＳ２０４にて、１次元アレイ抽出手段３８ａが、図１４（ａ）に示すように各第１計算中心点について、Ｘ軸方向並びの周期性６９をチェックし、同一の周期を持つものを１次元アレイとして抽出する。図１４（ａ）では、各第１計算中心点のうち、３点の周期性チェックの様子を示した。又、ステップＳ２０５にて、２次元アレイ抽出手段３８ｂが、図１４（ｂ）に示すように各第１計算中心点について、１次元アレイに関してＹ軸方向の並びの周期性７０をチェックし、同一の周期を持つ１次元アレイの配列を２次元アレイとして抽出する。図１４（ｂ）では、第１計算中心点のうち、３点の周期性チェックの様子を示した。第３矩形領域作成手段３８ｄは、これらの周期性及びアレイピッチを考慮して、２次元アレイを構成する単位であるアレイ種セルの大きさが、第１シミュレーション領域及び第２シミュレーション領域の大きさより数分の一と小さい場合、図１５（ａ）に示すように、複数の第３矩形領域（アレイ種セル外形）７１を単位とする２次元アレイを構成する。
【００４８】
（ニ）次にステップＳ２０６にて、アレイ第２計算中心点算出手段３８ｃが、図１５（ｂ）に示すように、第３矩形領域７１の中央にアレイ第２計算中心点７２を算出し、配置する。次にステップＳ２０７において、アレイの領域に含まれない図形及び第１計算中心点を抽出する。このアレイの領域に含まれない図形７３の第１計算中心点より、第２計算中心点を求めるステップＳ２０８〜Ｓ２１５については、第１の実施の形態のステップＳ１０４〜Ｓ１１１と同様の処理を行う為、説明を省略する。
【００４９】
（ホ）すべてのアレイ領域についての第３矩形領域の処理を終えると、ステップＳ２１６にて、プロセスシミュレーション実行手段３９がアレイ領域に含まれない図形７３を第１の実施の形態に記載したようにプロセスシミュレーションし、アレイプロセスシミュレーション実行手段４０が、アレイ第２計算中心点７２を中心としたシミュレーション領域についてプロセスシミュレーションを行う。この後、ステップＳ２１７にて、補正図形作成手段３３が、各々の補正図形の辺の補正値を算出し、求めた補正値を各補正図面の辺に適用する図形処理を行い、この図形処理を全て終えるとこのマスクデータ作成の動作を終了する。
【００５０】
第２の実施の形態では、アレイの第３矩形領域（種セル）の大きさがプロセスシミュレーションを行う領域の大きさと比べ十分に小さいことからアレイの中央に新たな計算中心点を配置している。アレイの第３矩形領域の大きさがプロセスシミュレーションを行う領域の大きさと比して十分に小さくない場合は、種セル内の図形を、シミュレーション領域がカバーするように複数の計算中心点を配置することができる。また、アレイの第３矩形領域の大きさがプロセスシミュレーションを行う領域の大きさと比べて更に小さい場合には、複数の第３矩形領域をまとめた領域の中央に計算中心点を配置することができる。
【００５１】
又、メモリセルやその周辺部など設計データにおいてアレイ構造を持つ領域について、計算中心点を特に効率よくグルーピングすることができる。さらに、アレイ配置に基づいてグルーピングしていることから、グルーピングの後パターンマッチングを行って同じ配置をまとめることにより、実際にシミュレーション計算を行う回数を削減し計算時間を短縮することができる。削減の効果は、アレイ構造を有する領域、または階層処理においてアレイ構造が一部展開されている領域が占める割合に依存し、図１５（ａ）、（ｂ）のようなアレイ領域において特に顕著である。
【００５２】
【発明の効果】
上記により、本発明によって、マスクデータの作成において、同一領域について複数回重複してシミュレーションを行うことを防ぎ、シミュレーション時間を短縮し、引いては、データ処理時間を短縮することができるマスクデータ作成装置及びマスクデータ作成方法を提供することができる。
【図面の簡単な説明】
【図１】 第１の実施の形態に係るマスクデータ作成装置の構成を示す構成図である。
【図２】 従来行われてきた、光近接効果補正において使用される補正対象図形を示す図である。
【図３】 第１の実施の形態に係る光近接効果補正において使用される補正対象図形を示す図である。
【図４】 第１の実施の形態に係る矩形領域を算出するシミュレーションで使用する補正対象図である。
【図５】 第１の実施の形態に係る計算中心点を中心としたシミュレーション領域を示す図である。
【図６】 第１の実施の形態に係る複数の矩形領域を示す図である。
【図７】 第１の実施の形態の変更例に係る複数の矩形領域を示す図である。
【図８】 第１の実施の形態に係るマスクデータ作成方法を示すフロー図である。
【図９】 第１の実施の形態に係る実施例の結果を示す表である。
【図１０】 第１の実施の形態に係る実施例で使用する補正図形を示す図である。
【図１１】 第１の実施の形態に係る実施例で使用する補正図形を示す図である。
【図１２】 第２の実施の形態に係るマスクデータ作成装置の構成を示す構成図である。
【図１３】 第２の実施の形態にて使用するアレイ配置構成の補正図形を示す図である
【図１４】 第２の実施の形態にて使用するアレイ配置構成の補正図形を示す図である
【図１５】 第２の実施の形態にて使用するアレイ配置構成の補正図形を示す図である
【図１６】 第２の実施の形態に係るマスクデータ作成方法を示すフロー図である。
【符号の説明】
１ 入力装置
２ 出力装置
３ 通信制御装置
４ 主記憶装置
５ 設計パターン記憶装置
６ 一時記憶装置
１０ 処理制御装置（ＣＰＵ）
１１ 分割手段
１２ 補正値算出手段
１３ 補正図形作成手段
１４ 第１計算中心点算出手段
１５ 第１矩形領域作成手段
１６ 第２シミュレーション領域作成手段
１６ａ 光近接効果範囲決定手段
１６ｂ 第２領域半径決定手段
１６ｃ 第１領域半径決定手段
１７ 第２計算中心点算出手段
１８ プロセスシミュレーション実行手段
２１ 入力装置
２２ 出力装置２３ 通信制御装置
２４ 主記憶装置
２５ 設計パターン記憶装置
２６ 一時記憶装置
３０ 処理制御装置（ＣＰＵ）
３１ 分割手段
３２ 補正値算出手段
３３ 補正図形作成手段
３４ 第１計算中心点算出手段
３５ 第１矩形領域作成手段
３６ 第２シミュレーション領域作成手段
３６ａ 光近接効果範囲決定手段
３６ｂ 第２領域半径決定手段
３６ｃ 第１領域半径決定手段
３７ 第２計算中心点算出手段
３８ アレイ領域作成手段
３８ａ １次元アレイ抽出手段
３８ｂ ２次元アレイ抽出手段
３８ｃ アレイ第２計算中心点算出手段
３８ｄ 第３矩形領域作成手段
３９ プロセスシミュレーション実行手段
４０ アレイプロセスシミュレーション実行手段
４１ 補正値を求める辺
４２ 補正値算出点
４３ プロセスシミュレーション半径
４４ ２次元補正値算出点
４５ １次元補正値算出点
４６、４７ａ、４７ｂ、４７ｃ、４７ｄ 計算中心点
４８ａ、４８ｂ、４８ｃ、４８ｄ、５１ａ、５１ｂ、５１ｃ、５１ｄ 矩形領域４９ 第２計算中心点
４９ａ 第２矩形領域
５２ マージン
５３ 第２領域半径
５４ 第１領域半径
５５ 第２計算中心点
６１ａ、６１ｂ、６１ｃ、６１ｄ、６１ｅ、６１ｆ、６１ｇ、６１ｈ、６１ｉ、６１ｊ、６７ａ、６７ｂ、６７ｃ、６７ｄ、６７ｅ、６７ｈ、６７ｊ、６７ｈ、６７ｉ、６７ｊ、６７ｋ、６７ｌ、６７ｍ、６７ｎ、６７ｏ、６７ｐ、６７ｑ、６７ｒ、６８ 第１計算中心点
６２ａ、６２ｂ、６２ｃ、６２ｄ、６２ｅ、６２ｆ、６６ａ、６６ｂ、６６ｃ、７２ 第２計算中心点
６９ Ｘ軸方向並びの周期性
７０ Ｙ軸方向並びの周期性
７１ 再構成アレイ
７３ アレイ領域に含まれない図形
１００ マスクデータ作成装置
２００ マスクデータ作成装置
【発明の属する技術分野】
本発明は、半導体集積回路の製造や液晶パネル製造などに適用される光およびＸ線リソグラフィ技術に関し、特にマスクデータの補正処理を行う為のマスクデータ作成方法及びマスクデータ作成装置に関する。
【０００２】
【従来の技術】
半導体集積回路製造におけるリソグラフィ技術においては、年々ウエハ上に作り込むデバイスの集積度が上がり、デザインルールが小さくなってきた。これに伴い、光近接効果が大きな問題となっている。光近接効果とは、設計パターンの微細化が進み、光の波長程度に互いにパターンが近接した場合、ウエハ上においてそのパターンが設計した形状、寸法通りに転写されない現象である。光近接効果は、本来は転写時の光による効果を対象として用いられていた用語であったが、現在では、一般的にウェハプロセス全体を通して生ずる効果を指す。
【０００３】
所望のデバイス性能を達成するためには、ウエハ上で設計パターンの所望の寸法及び形状を所定の精度で実現する必要がある。このため、プロセス変換差分を予めマスク上で補正する、光近接効果補正（Optical Proximity effect Correction； ＯＰＣ）が近年盛んに検討されてきた。ＯＰＣは超解像技術（Resolution Enhancement Technology； ＲＥＴ）の一つとして盛んに検討され、現在では種々の手法が提案および実施されている。
【０００４】
ＯＰＣおいては、補正対象の図形辺を適宜分割し、各分割辺に関して補正値を算出する。補正値は、補正対象の辺近傍の配置に関してプロセスシミュレーションを繰り返して求める。厳しいデザインルールのレイアウトにおいては、所望制度を満たす為に補正を行う対象個所が増える傾向にある。このためプロセスシミュレーションを行う回数が増加し、結果として多大な補正計算時間が必要となり、処理時間の削減が急務となっている。このような状況を鑑み、ＯＰＣにおいて、補正値算出を行うプロセスシミュレーションを行う個所を効率よくグルーピングし、一括して計算することにより補正時間を短縮することが求められている。
【０００５】
１９９４年５月に出版された、Proc. SPIE 第２１９７巻２９４〜３０１頁、オプティカル・レーザー・マイクロリソグラフィＶＩＩに掲載のファースト・プロキシミティ・コレクション・ウィズ・ゾーン・サンプリングと題する文献、およびProc. SPIE 第２１９７巻３７１〜３７６頁、オプティカル・レーザー・マイクロリソグラフィＶＩＩに掲載のユーズィング・ビヘイビア・モデリング・フォー・プロキシミティ・コレクションと題する文献によれば、入力データに光近接効果補正を施す際には、補正対象図形の辺を適切なサイズに分割し、各分割辺毎に補正値算出点（ターゲットポイント）を設定する。又、各補正値算出点における補正値は、各点毎に、近傍の２〜４μｍ程度の小領域に関してプロセスシミュレーションを行い補正値を算出する。補正図形は、各分割辺ごとに、補正値算出点において算出した補正値を適用し、各辺を移動する図形処理を行って作成する。
【０００６】
【発明が解決しようとする課題】
しかしながら、デザインルールの厳しいレイアウトでは、高精度に補正するために図形辺を細かく分割するため、補正値算出点が増加し、これにつれてプロセスシミュレーションを実行する回数も増加する。この結果、多大な補正処理時間を要する。また、一箇所の補正値を算出する為には近傍の配置をあわせてシミュレーションを行う必要があるため、例えば、メモリセルやメモリセル周辺部及びセルの配線部等のように補正値算出点が密集して配置されている場合、同一領域について複数回重複してシミュレーションを行うこととなり、シミュレーション時間の増大の原因となり、その結果データ処理時間を増大させてしまう。
【０００７】
本発明は上記に鑑みてなされたものであり、同一領域について複数回重複してシミュレーションを行うことを防ぎ、シミュレーション時間を短縮し、引いては、データ処理時間を短縮することができるマスクデータ作成装置及びマスクデータ作成方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
光近接効果補正において、従来行われてきた手法は、図２（ａ）のように補正対象図形を選択し、この補正対象図形の辺を図２（ｂ）のように所定の方法に基づいて分割する。次に、各分割辺に補正値を算出するための点（以下、「補正値算出点」と記載）を図２（ｃ）のように設定する。各補正値算出点における補正値は、プロセスシミュレーションを用いて求める。例えば図２（ｃ）における辺４１の補正値を求めるために、点４２を補正値算出点とし、図２（ｄ）に示すように点４２近傍の小領域（プロセスシュミレーション半径４３）に対してプロセスシミュレーションを行う。プロセスシミュレーションを必要に応じて繰り返して補正値を算出し、各補正値算出点において算出した補正値を各辺に適用し、各辺を移動する図形処理を行って補正図形を作成する。
【０００９】
発明者らは、これらの手法を基に、この補正値算出点を一定の矩形領域でグルーピングし、この矩形領域によるグルーピングを複数箇所にて行うことにより、シミュレーション時間を縮小し、より高速に補正値算出点を算出できることを見出した。これより本発明の第１の特徴は、（イ）設計パターンから補正対象線分を抽出し、抽出した補正対象線分を補正に適した長さに分割する分割手段と、（ロ）各分割辺より補正値算出点を算出する補正値算出手段と、（ハ）補正値算出点及び補正対象となる図形形状を基に、互いに位置の異なる複数の第１計算中心点を設定する第１計算中心点算出手段と、（ニ）複数の第１計算中心点のそれぞれを中心とした複数の第１シミュレーション領域を作成し、互いに中心位置の異なる複数の第１シミュレーション領域の重なりによって発生する複数の矩形パターンを、それぞれ複数の第１矩形領域として得る第１矩形領域作成手段と、（ホ）複数の第１矩形領域において、複数の第１シミュレーション領域の重なり数の多い順に１つの第１矩形領域を第２矩形領域と定義し、第２矩形領域を基に、第２計算中心点を算出する第２計算中心点算出手段と、（ヘ）第２計算中心点を基に第２シミュレーション領域を得る第２シミュレーション領域作成手段と、（ト）第２シミュレーション領域においてプロセスシュミレーションを用いて各補正値算出点における補正値を算出するプロセスシミュレーション実行手段と、（チ）補正値を用いて、各辺に対し図形処理を行い補正図形を作成する補正図形作成手段とを含むマスクデータ作成装置であることを要旨とする。
【００１０】
又、本発明の第１の特徴は、（リ）第２シミュレーション領域作成手段は、光近接効果の及ぶ範囲を決定する光近接効果範囲決定手段と、（ヌ）演算装置の能力及び設計パターンの規模に応じて、プロセスシュミレーションを行う第２シミュレーション領域を作成する為の第２領域半径を決定する第２領域半径決定手段と、（ル）光近接効果の及ぶ範囲及び第２シミュレーション領域を基に、第１計算中心点を２つ以上含む領域を作成する為の第１領域半径を決定する第１領域半径決定手段と、（ヲ）第１の方向の補正対象図形の周期性を調査し、周期性を有して配置された補正対象図形を１次元アレイとして抽出する１次元アレイ抽出手段と、（ワ）第１の方向と２次元空間を成す第２の方向の補正対象図形の周期性を調査し、第２の方向に周期性を有して配置された１次元アレイを２次元アレイとして抽出する２次元アレイ抽出手段と、（カ）２次元アレイを構成する単位であるアレイ種セルの大きさが、第１シミュレーション領域及び第２シミュレーション領域の大きさより小さい場合、アレイ種セルを第３矩形領域として定義する第３矩形領域作成手段と、（ヨ）第３矩形領域を基に、アレイ第２計算中心点を算出するアレイ第２計算中心点算出手段と、（タ）アレイ第２計算中心点を中心とする複数のアレイ第２シミュレーション領域において、プロセスシミュレーションを用いて各補正値算出点の補正値を算出するアレイプロセスシミュレーション実行手段とを更に備えることを加えてもよい。
【００１１】
「第１矩形領域」は、必ずしも矩形である必要はなく、第１計算中心点の存在する箇所に応じて自在に変化する。「第２矩形領域」は、矩形でない場合は当該領域のバウンダリボックスをとることができる。「第１シミュレーション領域が重なっている領域」の「重なり」の程度は、各々の設計パターンに応じて異なる。だが、重なり合っている第１シミュレーション領域を区分けした複数の矩形領域の重なり数をカウントし、この重なり数を降順に並べた際に、最も数が多い矩形領域から順番に処理を行うものとする。
【００１２】
「第２領域半径」とは、プロセスシミュレーションを行う範囲を決定する半径であり、これには、光近接効果の及ぶ範囲を考慮する必要がある。この光近接効果の及ぶ範囲を考慮して補正した、実際にプロセスシミュレーションによって計算を行うことができる第１計算中心点が存在する領域が、「第１領域半径」によって決定される領域となる。つまり、第２領域半径によって決定される領域は、実際にプロセスシミュレーションを行う領域であり、第１領域半径によって決定される領域は、実際にプロセスシミュレーションを行った効果が現れる領域である。また、「プロセスシミュレーション実行手段」及び「アレイプロセスシミュレーション実行手段」は、同様の機能を有する、プロセスのシミュレーションを行うプログラムである。
【００１３】
本発明の第２の特徴は、（イ）設計パターンから補正対象線分を抽出し、抽出した補正対象線分を補正に適した長さに分割するステップと、（ロ）各分割辺より補正値算出点を算出するステップと、（ハ）補正値算出点及び補正対象となる図形形状を基に、互いに位置の異なる複数の第１計算中心点を設定するステップと、（ニ）複数の第１計算中心点のそれぞれを中心とした複数の第１シミュレーション領域を作成し、互いに中心位置の異なる複数の第１シミュレーション領域の重なりによって発生する複数の矩形パターンを、それぞれ複数の第１矩形領域として得るステップと、（ホ）複数の第１矩形領域において、複数の第１シミュレーション領域の重なり数の多い順に１つの第１矩形領域を第２矩形領域と定義し、第２矩形領域を基に、第２計算中心点を算出するステップと、（ヘ）第２計算中心点を基に第２シミュレーション領域を得るステップと、（ト）第２シミュレーション領域においてプロセスシュミレーションを用いて各補正値算出点における補正値を算出するステップと、（チ）補正値を用いて、各辺に対し図形処理を行い補正図形を作成するステップとを含むマスクデータ作成方法であることを要旨とする。
【００１４】
又、本発明の第２の特徴は、（リ）第２シミュレーション領域を作成するステップは、光近接効果の及ぶ範囲を決定するステップと、（ヌ）演算装置の能力及び設計パターンの規模に応じて、プロセスシュミレーションを行う第２シミュレーション領域を作成する為の第２領域半径を決定するステップと、（ル）光近接効果の及ぶ範囲及び第２シミュレーション領域を基に、第１計算中心点を２つ以上含む領域を作成する第１領域半径を決定するステップと、（ヲ）第１の方向の補正対象図形の周期性を調査し、周期性を有して配置された補正対象図形を第１の１次元アレイとして抽出するステップと、（ワ）第１の方向と２次元空間を成す第２の方向の補正対象図形の周期性を調査し、第２の方向に周期性を有して配置された１次元アレイを２次元アレイとして抽出するステップと、（カ）２次元アレイを構成する単位であるアレイ種セルの大きさが、第１シミュレーション領域及び第２シミュレーション領域の大きさより小さい場合、アレイ種セルを第３矩形領域として定義するステップと、（ヨ）第３矩形領域を基に、アレイ第２計算中心点を算出するステップと、（タ）アレイ第２計算中心点を中心とする複数のアレイ第２シミュレーション領域において、プロセスシミュレーションを用いて各補正値算出点の補正値を算出するステップとを更に備えることを加えてもよい。
【００１５】
【発明の実施の形態】
次に、本発明の実施形態に係るマスクデータ作成装置及びマスクデータ作成方法を図面を参照して説明する。マスクデータ作成装置及びマスクデータ作成方法とは、設計パターンを基にマスクに形成されたパターンをウェハ上に転写して得られる転写パターンの設計パターンに対する忠実度を向上するために、設計パターンを補正してマスクデータを作成する為の装置及び方法である。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、平面寸法の関係等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１６】
（第１の実施の形態）
（マスクデータ作成装置） 本発明の第１の実施の形態に係るマスクデータ作成装置１００について、図１を参照して説明する。マスクデータ作成装置１００は、マスクデータ作成の為のプロセスシュミレーションを行う。図１に示すように第１の実施の形態に係るマスクデータ作成装置１００は、処理制御装置（ＣＰＵ）１０がマスクデータ作成装置１００全体の管理を行い、主記憶装置４に記憶されている制御用プログラムを実行することにより、各機能が実現される。又、ＣＰＵ１０は、入力装置１、出力装置２、通信制御装置３、主記憶装置４、設計パターン記憶装置５及び一時記憶装置６に接続され、各々の装置の制御を行う。
【００１７】
ＣＰＵ１０は、分割手段１１、補正値算出手段１２、補正図形作成手段１３、第１計算中心点算出手段１４、第１矩形領域作成手段１５、第２シミュレーション領域作成手段１６、第２計算中心点算出手段１７及びプロセスシミュレーション実行手段１８を備えている。又、第２シミュレーション領域作成手段１６は、光近接効果範囲決定手段１６ａ、第２領域半径決定手段１６ｂ及び第１領域半径決定手段１６ｃより構成される。
【００１８】
分割手段１１は、設計パターンから補正対象線分を抽出し、図３（ａ）のように、抽出した線分を補正対象図形の形状を考慮して補正に適した長さに分割する。補正値算出手段１２は、各分割辺より１次元補正値算出点４５及び２次元補正値算出点４４の位置を算出する。補正図形作成手段１３は、後述するプロセスシミュレーションを行い、各辺に対し算出した補正値を基に、各辺を移動するように、補正図形を作成する。第１計算中心点算出手段１４は、補正値算出点及び補正対象となる図形形状を基に、計算中心点４６を算出する。第１矩形領域作成手段１５は、計算中心点を中心とした第１シミュレーション領域（図５（ａ）〜（ｄ）参照）を作成し、第１シミュレーション領域が重なっている領域において、図６及び図７に示すように複数の第１矩形領域を作成する。第２計算中心点算出手段１７は、第２矩形領域を基に算出された第２計算中心点を算出する。第２シミュレーション領域作成手段１６は、第２計算中心点を基に、第２シミュレーション領域を作成する。プロセスシミュレーション実行手段１８は、第２シミュレーション領域においてプロセスシュミレーションを用いて各補正値算出点における補正値を算出する。
【００１９】
又、光近接効果範囲決定手段１６ａは、光近接効果の及ぶ範囲（以下、「マージン」と記載）を決定する。具体的には光の波長、露光条件及びレジストの現像条件等より決定する。このマージン５２は、図７（ｃ）に示すように、第２領域半径５３から第１領域半径５４を減算した結果の値となる。第２矩形領域（以下、「第１領域」と記載）５４ａは、正方形であり、「第１領域半径５４」とは、第１領域５４ａに内接する円の半径で定義される。第２領域５３ａも、正方形であり、「第２領域半径５３」とは、第２領域５３ａに内接する円の半径で定義される。ただし、縦横に対して異なる方向性（異方性）を持つプロセスを用いるに当たっては、第１領域５４ａ、第２領域５３aを長方形とする等の幅広い応用が可能である。第２領域半径決定手段１６ｂは、演算装置の能力及び設計パターンの規模に応じて、プロセスシュミレーションを行う第２シミュレーション領域５３ａを作成する為の第２領域半径５３（図７（ｃ）参照）を決定する。具体的に、第２領域半径５３は、１μｍ〜３μｍ程度が好ましい。第２領域半径５３は、設計のデザインの条件、プロセスの条件等より決定される。第１領域半径決定手段１６ｃは、マージン５２及び第２シミュレーション領域５３ａを基に、第１計算中心点を２つ以上含む第１領域５４ａを作成する為の第１領域半径５４（図７（ｃ）参照）を決定する。具体的に、第１領域半径５４は０.５μｍ程度が好ましい。
【００２０】
入力装置１は、キーボード、マウス等により構成される。又通信制御装置３を介し外部装置より入力を行っても良い。ここで外部装置とは、ＣＤ−ＲＯＭ、ＭＯ、ＺＩＰなどの記憶媒体及びそのドライブ装置等を指す。出力装置２は、表示部及び印刷部（図示しない）を有しており、具体的に、液晶ディスプレイ、ＣＲＴディスプレイ等の表示装置、インクジェットプリンタ、レーザープリンタ等の印刷装置等により構成される。通信制御装置３は、通信回線を介してデータをマスクの作成を行う露光装置（図示せず）、他の汎用機等に送受信する為の制御信号を生成する。主記憶装置４は、ＲＯＭ（ロム）及びＲＡＭ（ラム）が組み込まれている。ＲＯＭはＣＰＵ１０において実行されるプログラムを格納しているプログラムメモリ等として機能し、ＲＡＭはＣＰＵ１０におけるプログラム実行処理中に利用されるデータ等を格納する。設計パターン記憶装置５は、マスク設計のパターンのデータを記憶する。一時記憶装置６は、作業領域として利用されるバッファやデータメモリ等として機能する。
【００２１】
（マスクデータ作成方法）
以下、マスクデータ作成装置１００を用いたマスクデータの作成方法について図８のフロー図を参照して説明する。
【００２２】
（イ）先ず、ステップＳ１０１にて、光近接効果補正において、補正対象となる図形（図３（ａ）参照）を設計パターン記憶装置５より取り出す。
【００２３】
（ロ）ステップＳ１０２にて、分割手段１１が、補正対象となる図形の辺をラインエンド近傍で、図３（ｂ）において、短い横線で示すように分割する。
【００２４】
（ハ）ステップＳ１０３にて、補正値算出手段１２が、図３（ｃ）に示すように、ラインエンド近傍の辺を２次元補正対象とし、白抜きの丸で示した２次元補正値算出点４４を複数算出する。又、ラインエンド近傍以外の辺を１次元補正対象とし、黒塗りの丸で示した１次元補正値算出点４５を複数算出する。第１計算中心点算出手段１４が、２次元補正対象の辺について、ラインエンド毎に計算中心点４６を算出する。計算中心点４６は、図３（ｄ）の斜線でハッチングした丸で示している。
【００２５】
（ニ）次に、ステップＳ１０４にて、計算中心点４６を基に、第１矩形領域作成手段１５が補正を行う矩形領域を算出するシミュレーションについて説明する。例えば、図４において、ラインエンドに相当する辺を補正対象とし、計算中心点４６が４７ａ、４７ｂ、４７ｃ、４７ｄであったとする。このとき、補正値算出手段１２は、各計算中心点４７ａ〜４７ｄを中心に光近接効果の及ぶ、シミュレーションを行う所定の大きさの領域（第１シミュレーション領域）に関してプロセスシミュレーションを行い、補正対象辺の補正値算出点を算出する。具体的には、計算中心点４７ａを中心とした矢印で示す半径の内接する正方形の領域である１つ目の第１シミュレーション領域４７ａを図５（ａ）のように作成する。計算中心点４７ｂを中心とした矢印で示す半径の内接する正方形の領域である２つ目の第１シミュレーション領域４７ｂを図５（ｂ）のように作成する。計算中心点４７ｃを中心とした矢印で示す半径の内接する正方形の領域である３つ目の第１シミュレーション領域４７ｃを図５（ｃ）のように作成する。計算中心点４７ｄを中心とした矢印で示す半径の内接する正方形の領域である４つ目の第１シミュレーション領域４７ｄを図５（ｄ）のように作成する。これらの複数の第１シミュレーション領域を規定する複数の正方形を、図６（ａ）のように重ね合わせ、結果、図６（ａ）に示すような複数の第１矩形領域を作成する。
【００２６】
（ホ）ステップＳ１０５では、正方形のシミュレーション領域が部分的に重なっている部分である第１矩形領域の存在を確認すると、ステップＳ１０６にて、複数の第１矩形領域の内から１領域を選択し、対象矩形領域とする。ステップＳ１０７では、この対象矩形領域と他の正方形のシミュレーション領域との重なり具合をチェックする。つまり、対象矩形領域に重なっている他の正方形の数をカウントする。また、第１矩形領域がＬ字型等の非矩形形状であった場合、この非矩形のまま重なり数をカウントする。この動作を第１矩形領域毎に繰り返す。
【００２７】
（ヘ）次に、ステップＳ１０８で、第１矩形領域のうち、正方形の重なり数が多い順に並べる。図６（ｂ）においては、正方形の重なり数が最も多い第１矩形領域から並べると、矩形領域４８ａが最大で４個の第１シミュレーション領域４７ａ、４７ｂ、４７ｃ、４７ｄ、矩形領域４８ｂは３個の第１シミュレーション領域４７ａ、４７ｂ、４７ｃ、矩形領域４８ｃは３個の第１シミュレーション領域４７ｂ、４７ｃ、４７ｄ、矩形領域４８ｄは３個の第１シミュレーション領域４７ａ、４７ｃ、４７ｄ、その他の矩形領域は各１〜２個の正方形となる。
【００２８】
（ト）次に、ステップＳ１０９では、第２計算中心点算出手段１７が、正方形の重なり数が最も多い第１矩形領域４８ａを選択し、第１矩形領域４８ａを第２矩形領域４９ａとして、これを基に第２計算中心点４９を求める（ステップＳ１１０）。各辺の補正値は第２計算中心点４９の近傍についてシミュレーションを行うことにより算出する。ステップＳ１１１では、第２計算中心点４９に対応する第２矩形領域４９ａ内の第１計算中心点および補正値算出点を消去する。この処理を終えると、ステップＳ１０５へ戻る。尚、図６（ｃ）では、第２矩形領域４９ａ内として、点線上の第１計算中心点を換算しているが、線上の第１計算中心点を含むか否かについてはプログラマ等が設定できるものとする。
【００２９】
（チ）すべての、正方形が重なった第１矩形領域についての処理を終えると、ステップＳ１１２にて、各々の第２計算中心点４９を中心とした第２矩形領域４９ａを基に第２シミュレーション領域を作成する。この第２シミュレーション領域について、プロセスシミュレーション実行手段１８が、プロセスシミュレーションを行い、各補正図形の辺の補正値を算出し、ステップＳ１１３にて、補正図形作成手段１３が、求めた補正値を各補正図面の辺に適用して補正図形処理を行い、この図形処理を全て終えるとこのマスクデータ作成の動作を終了する。
【００３０】
こうすることにより、従来例では４回のプロセスシミュレーションを行って算出していた補正値が、１回で算出できることになり、結果、プロセスシミュレーション時間の短縮につながる。又、第２の計算中心点４９を発生する第２矩形領域４９ａは、基礎となる正方形の重なり数が最も多い領域として複数発生する場合はそのうちの一領域を適当に選択してもよい。また、計算中心点４７ａ〜４７ｄをグルーピングせずに、各分割辺に配置した、補正値算出点をグルーピングして第２の計算中心点を求めても良い。またさらに、第１の計算中心点は、第２の計算中心点に置換していくことができるが、必要に応じて各補正対象辺に対応する第１の計算中心点、又は補正値算出点を発生した計算中心点に置換せずに残し、他の計算中心点との重なりを調べる処理にかけてもよい。
【００３１】
（マスクデータ作成方法の変更例）
ステップＳ１０４の、第１計算中心点４７ａ〜４７ｂを中心とする正方形のシミュレーション領域作成し、この正方形のシミュレーション領域を複数重ねることにより矩形領域を発生させる手法は、以下の手法にても可能である。
【００３２】
（イ）先ず、各第１計算中心点４７ａ〜４７ｂを基にして、矢印で示す半径の円が内接する正方形として各シミュレーション領域を作成する。次に、第１矩形領域作成手段１５は、この正方形のシミュレーション領域を重ね合わせ、図７（ａ）のように複数の第１矩形領域を作成する。
【００３３】
（ロ）次に、第１矩形領域作成手段１５は、第１矩形領域から１領域を選択して対象矩形領域とし、この対象矩形領域と他の正方形のシミュレーション領域との重なり具合をチェックする。つまり、対象矩形領域に重なっている他の正方形の数をカウントする。この動作を第１矩形領域毎に繰り返す。
【００３４】
（ハ）第１矩形領域の内、基礎となる正方形との重なり数が多い順に降順に並べる。図７（ｂ）においては、正方形との重なり数が最も多い領域から並べると、左下がりの傾斜でハッチングした矩形領域５１ａが最大で４個の正方形、右下がりの傾斜でハッチングした矩形領域５１ｂ、５１ｃ、５１ｄは各３個の正方形、薄網でハッチングした矩形領域が各２個の正方形、その他の矩形領域は各１個の正方形となる。
【００３５】
（ニ）次に、第２計算中心点算出手段１７は、基礎となる正方形の重なり数が最も多い第１矩形領域５１ａを選択し、図７（ｃ）に示すように、第２矩形領域（バウンダリボックス）として、この第２矩形領域５１ａを基に第２計算中心点５５を求める。近接効果範囲決定手段１６ａが、露光条件やレジスト現像条件より光近接効果の及ぶ範囲を決定し、これをマージン５２とする。第２領域半径決定手段１６ｂが、演算装置の能力及び設計パターンの規模に応じてプロセスシュミレーションを行う第２領域半径５３と、第２領域半径５３の円が内接する第２領域（第２シミュレーション領域）５３ａを決定する。更に、第２領域半径５３よりマージン５２を減算することで第１領域半径５４と、第１領域半径５４の円の内接する第１領域５４ａを決定する。又、この第１領域５４ａは少なくとも２つ以上の第１計算中心点を有しているものとする。ちなみに、図７（ｃ）では、第１領域５４ａは４つの第１計算中心点を有している。
【００３６】
（ホ）次に、第２シミュレーション領域５３ａの有する第１計算中心点を消去する。その後、この第２シミュレーション領域５３ａについて計算を行い各辺の補正値を算出する。このとき、第２領域半径５３は第１領域半径５４より大きく、各補正対象辺の補正値を算出する為に十分な大きさを持っているものとする。
【００３７】
この手法により、従来例では４回のプロセスシミュレーションを行って算出していた補正値が、１回で算出できるうえ、グルーピングされた各補正対象辺の補正値を計算するために十分な領域を確保することが出来る。なお、第１の実施の形態同様、新たに計算中心点を発生する領域は、正方形の重なり数が最も多い矩形領域が複数ある場合は、そのうちの一領域を適当に選択してもよい。
【００３８】
（実施例）
第１の実施の形態に係るマスク作成装置及びマスク作成方法を半導体レイアウトに適用した実施例について説明する。補正図形に対しては、図１０に示すように、第１計算中心点６１ａ〜６１ｊを設けている。第１の実施の形態に係るマスク作成方法を用いてグルーピングを行った結果、第２計算中心点として６２ａ〜６２ｆを算出した。尚、補正図形の幅は０.２μｍｍ、第１領域半径６５を０.６μｍ、第２領域半径６４を１.５μｍ、マージン６３を０.９μｍと設定した。この時、第１計算中心点は１３個であったのに対し第２計算中心点は６個に減少することができた。又、図１１においては、第１計算中心点６７ａ〜６７ｒを設けている。第１の実施の形態に係るマスク作成方法を用いてグルーピングを行った結果、第２計算中心点として６６ａ〜６６ｃを算出した。この時、第１計算中心点は１８個であったのに対し第２計算中心点は３個に減少することができた。
【００３９】
このように、半導体デバイスの一層より抽出した、４１μｍｍ×５７μｍｍの領域ついて、計算中心点を設定し、ＯＰＣを行った結果を、図９に示す。従来例では、計算中心点は３１３３個であるが、第１の実施の形態を用いた実施例では８２％削除し、５５２個となった。これらの計算中心点を中心とするシミュレーション領域について、同じ配置をまとめるためパターンマッチングを行ったところ、パターンマッチング後の計算中心点数は従来例の２１４９個であるのに対し、実施例では７７％削除して４９１個であった。更に、これらの計算中心点を中心とする領域についてシミュレーションを行い補正値を求め補正まで行ったところ、従来例では２１,３９２秒を要したのに対し、実施例では８５％削除し３,２３３秒で処理を行うことができた。
【００４０】
このように、計算中心点として、第１計算中心点をグルーピング処理した第２計算中心点を用いてプロセスシミュレーションを行うことにより、プロセスシミュレーションに要する時間が短縮できることが確認された。
【００４１】
（第２の実施の形態）
本発明の第２の実施の形態においては、第１の実施の形態で説明されたマスクデータ作成装置及びマスクデータ作成方法に、更に、ＡＳＩＣやメモリデバイス等に用いられるアレイ配置構造を持った補正図形に対して、一括処理を行う機能を備えたマスクデータ作成装置及びマスクデータ作成方法について説明する。
【００４２】
（マスクデータ作成装置）
本発明の第２の実施の形態に係るマスクデータ作成装置２００は、図１２に示すように、処理制御装置（ＣＰＵ）３０がマスクデータ作成装置２００全体の管理を行い、主記憶装置２４に記憶されている制御用プログラムを実行することにより、各機能が実現される。又、ＣＰＵ３０は、入力装置２１、出力装置２２、通信制御装置２３、主記憶装置２４、設計パターン記憶装置２５及び一時記憶装置２６に接続され、各々の装置の制御を行う。ＣＰＵ３０は、分割手段３１、補正値算出手段３２、補正図形作成手段３３、第３計算中心点算出手段３４、第３矩形領域作成手段３５、第２シミュレーション領域作成手段３６、第２計算中心点算出手段３７、第２アレイ領域手段３８及びプロセスシミュレーション実行手段３９を備えている。又、第２シミュレーション領域作成手段３６は、光近接効果範囲決定手段３６ａ、第２領域半径決定手段３６ｂ及び第３領域半径決定手段３６ｃより構成される。又、第２アレイ領域作成手段３８は、１次元アレイ抽出手段３８ａ、２次元アレイ抽出手段３８ｂ、アレイ第２計算中心点算出手段３８ｃ、第３矩形領域作成手段３８ｄ、プロセスシミュレーション実行手段３９及びアレイプロセスシミュレーション実行手段４０を備えている。
【００４３】
尚、１次元アレイ抽出手段３８ａ、２次元アレイ抽出手段３８ｂ、アレイ第２計算中心点算出手段３８ｃ、第３矩形領域作成手段３８ｄ及びアレイプロセスシミュレーション実行手段４０以外の装置及び手段については、第１の実施の形態と同様のものを使用する為説明を割愛する。１次元アレイ抽出手段３８ａは、第１の方向（Ｘ軸）の補正対象図形の周期性６９を調査し（図１４（ａ）参照）、この周期性６９を有して配置された補正対象図形を１次元アレイとして抽出する。２次元アレイ抽出手段３８ｂは、第１の方向と２次元空間を成す第２の方向（Ｙ軸）の補正対象図形の周期性７０を調査し（図１４（ｂ）参照）、第２の方向に周期性を有して配置された１次元アレイを２次元アレイとして抽出する。第３矩形領域作成手段３８ｄは、ＸＹ軸方向に配列する２次元アレイをアレイ領域７１０とし、図１５(ａ)、（ｂ）の太字点線で示すように作成する。更にアレイ領域を構成する最小単位であるアレイ種セルのアレイピッチ、アレイ種セルの大きさと第１シミュレーション領域及び第２シミュレーション領域の大きさを考慮して、アレイ領域を分割し、図１５（ａ）に示すような複数の第３矩形領域（バウンダリボックス）７１を作成する。アレイ第２計算中心点算出手段３８ｃは、第３矩形領域７１を基に、アレイ領域における第２計算中心点である、アレイ第２計算中心点７２を算出する（図１５（ｂ）参照）。第２シミュレーション領域作成手段３６は、アレイ第２計算中心点４２を基に、アレイ第２シミュレーション領域を作成する。アレイプロセスシミュレーション実行手段４０は、アレイ第２計算中心点７２を中心とする複数のアレイ第２シミュレーション領域において、プロセスシミュレーションを用いて各補正値算出点の補正値を算出する。
【００４４】
（マスクデータ作成方法）
次に、第２の実施の形態に係るマスクデータ作成方法について、図１６のフロー図を用いて説明する。
【００４５】
（イ）先ず、ステップＳ２０１にて、光近接効果補正において、補正対象となる図形を設計パターン記憶装置２５より取り出す。
【００４６】
（ロ）ステップＳ２０２にて、必要に応じた図形処理を行い、図１３（ａ）に示すような処理対象図形を生成する。ステップＳ２０３では、第１計算中心点算出手段３４が、シミュレーション計算を行う計算中心点６８を算出する（図１３（ｂ）参照）。
【００４７】
（ハ）次にステップＳ２０４にて、１次元アレイ抽出手段３８ａが、図１４（ａ）に示すように各第１計算中心点について、Ｘ軸方向並びの周期性６９をチェックし、同一の周期を持つものを１次元アレイとして抽出する。図１４（ａ）では、各第１計算中心点のうち、３点の周期性チェックの様子を示した。又、ステップＳ２０５にて、２次元アレイ抽出手段３８ｂが、図１４（ｂ）に示すように各第１計算中心点について、１次元アレイに関してＹ軸方向の並びの周期性７０をチェックし、同一の周期を持つ１次元アレイの配列を２次元アレイとして抽出する。図１４（ｂ）では、第１計算中心点のうち、３点の周期性チェックの様子を示した。第３矩形領域作成手段３８ｄは、これらの周期性及びアレイピッチを考慮して、２次元アレイを構成する単位であるアレイ種セルの大きさが、第１シミュレーション領域及び第２シミュレーション領域の大きさより数分の一と小さい場合、図１５（ａ）に示すように、複数の第３矩形領域（アレイ種セル外形）７１を単位とする２次元アレイを構成する。
【００４８】
（ニ）次にステップＳ２０６にて、アレイ第２計算中心点算出手段３８ｃが、図１５（ｂ）に示すように、第３矩形領域７１の中央にアレイ第２計算中心点７２を算出し、配置する。次にステップＳ２０７において、アレイの領域に含まれない図形及び第１計算中心点を抽出する。このアレイの領域に含まれない図形７３の第１計算中心点より、第２計算中心点を求めるステップＳ２０８〜Ｓ２１５については、第１の実施の形態のステップＳ１０４〜Ｓ１１１と同様の処理を行う為、説明を省略する。
【００４９】
（ホ）すべてのアレイ領域についての第３矩形領域の処理を終えると、ステップＳ２１６にて、プロセスシミュレーション実行手段３９がアレイ領域に含まれない図形７３を第１の実施の形態に記載したようにプロセスシミュレーションし、アレイプロセスシミュレーション実行手段４０が、アレイ第２計算中心点７２を中心としたシミュレーション領域についてプロセスシミュレーションを行う。この後、ステップＳ２１７にて、補正図形作成手段３３が、各々の補正図形の辺の補正値を算出し、求めた補正値を各補正図面の辺に適用する図形処理を行い、この図形処理を全て終えるとこのマスクデータ作成の動作を終了する。
【００５０】
第２の実施の形態では、アレイの第３矩形領域（種セル）の大きさがプロセスシミュレーションを行う領域の大きさと比べ十分に小さいことからアレイの中央に新たな計算中心点を配置している。アレイの第３矩形領域の大きさがプロセスシミュレーションを行う領域の大きさと比して十分に小さくない場合は、種セル内の図形を、シミュレーション領域がカバーするように複数の計算中心点を配置することができる。また、アレイの第３矩形領域の大きさがプロセスシミュレーションを行う領域の大きさと比べて更に小さい場合には、複数の第３矩形領域をまとめた領域の中央に計算中心点を配置することができる。
【００５１】
又、メモリセルやその周辺部など設計データにおいてアレイ構造を持つ領域について、計算中心点を特に効率よくグルーピングすることができる。さらに、アレイ配置に基づいてグルーピングしていることから、グルーピングの後パターンマッチングを行って同じ配置をまとめることにより、実際にシミュレーション計算を行う回数を削減し計算時間を短縮することができる。削減の効果は、アレイ構造を有する領域、または階層処理においてアレイ構造が一部展開されている領域が占める割合に依存し、図１５（ａ）、（ｂ）のようなアレイ領域において特に顕著である。
【００５２】
【発明の効果】
上記により、本発明によって、マスクデータの作成において、同一領域について複数回重複してシミュレーションを行うことを防ぎ、シミュレーション時間を短縮し、引いては、データ処理時間を短縮することができるマスクデータ作成装置及びマスクデータ作成方法を提供することができる。
【図面の簡単な説明】
【図１】 第１の実施の形態に係るマスクデータ作成装置の構成を示す構成図である。
【図２】 従来行われてきた、光近接効果補正において使用される補正対象図形を示す図である。
【図３】 第１の実施の形態に係る光近接効果補正において使用される補正対象図形を示す図である。
【図４】 第１の実施の形態に係る矩形領域を算出するシミュレーションで使用する補正対象図である。
【図５】 第１の実施の形態に係る計算中心点を中心としたシミュレーション領域を示す図である。
【図６】 第１の実施の形態に係る複数の矩形領域を示す図である。
【図７】 第１の実施の形態の変更例に係る複数の矩形領域を示す図である。
【図８】 第１の実施の形態に係るマスクデータ作成方法を示すフロー図である。
【図９】 第１の実施の形態に係る実施例の結果を示す表である。
【図１０】 第１の実施の形態に係る実施例で使用する補正図形を示す図である。
【図１１】 第１の実施の形態に係る実施例で使用する補正図形を示す図である。
【図１２】 第２の実施の形態に係るマスクデータ作成装置の構成を示す構成図である。
【図１３】 第２の実施の形態にて使用するアレイ配置構成の補正図形を示す図である
【図１４】 第２の実施の形態にて使用するアレイ配置構成の補正図形を示す図である
【図１５】 第２の実施の形態にて使用するアレイ配置構成の補正図形を示す図である
【図１６】 第２の実施の形態に係るマスクデータ作成方法を示すフロー図である。
【符号の説明】
１ 入力装置
２ 出力装置
３ 通信制御装置
４ 主記憶装置
５ 設計パターン記憶装置
６ 一時記憶装置
１０ 処理制御装置（ＣＰＵ）
１１ 分割手段
１２ 補正値算出手段
１３ 補正図形作成手段
１４ 第１計算中心点算出手段
１５ 第１矩形領域作成手段
１６ 第２シミュレーション領域作成手段
１６ａ 光近接効果範囲決定手段
１６ｂ 第２領域半径決定手段
１６ｃ 第１領域半径決定手段
１７ 第２計算中心点算出手段
１８ プロセスシミュレーション実行手段
２１ 入力装置
２２ 出力装置２３ 通信制御装置
２４ 主記憶装置
２５ 設計パターン記憶装置
２６ 一時記憶装置
３０ 処理制御装置（ＣＰＵ）
３１ 分割手段
３２ 補正値算出手段
３３ 補正図形作成手段
３４ 第１計算中心点算出手段
３５ 第１矩形領域作成手段
３６ 第２シミュレーション領域作成手段
３６ａ 光近接効果範囲決定手段
３６ｂ 第２領域半径決定手段
３６ｃ 第１領域半径決定手段
３７ 第２計算中心点算出手段
３８ アレイ領域作成手段
３８ａ １次元アレイ抽出手段
３８ｂ ２次元アレイ抽出手段
３８ｃ アレイ第２計算中心点算出手段
３８ｄ 第３矩形領域作成手段
３９ プロセスシミュレーション実行手段
４０ アレイプロセスシミュレーション実行手段
４１ 補正値を求める辺
４２ 補正値算出点
４３ プロセスシミュレーション半径
４４ ２次元補正値算出点
４５ １次元補正値算出点
４６、４７ａ、４７ｂ、４７ｃ、４７ｄ 計算中心点
４８ａ、４８ｂ、４８ｃ、４８ｄ、５１ａ、５１ｂ、５１ｃ、５１ｄ 矩形領域４９ 第２計算中心点
４９ａ 第２矩形領域
５２ マージン
５３ 第２領域半径
５４ 第１領域半径
５５ 第２計算中心点
６１ａ、６１ｂ、６１ｃ、６１ｄ、６１ｅ、６１ｆ、６１ｇ、６１ｈ、６１ｉ、６１ｊ、６７ａ、６７ｂ、６７ｃ、６７ｄ、６７ｅ、６７ｈ、６７ｊ、６７ｈ、６７ｉ、６７ｊ、６７ｋ、６７ｌ、６７ｍ、６７ｎ、６７ｏ、６７ｐ、６７ｑ、６７ｒ、６８ 第１計算中心点
６２ａ、６２ｂ、６２ｃ、６２ｄ、６２ｅ、６２ｆ、６６ａ、６６ｂ、６６ｃ、７２ 第２計算中心点
６９ Ｘ軸方向並びの周期性
７０ Ｙ軸方向並びの周期性
７１ 再構成アレイ
７３ アレイ領域に含まれない図形
１００ マスクデータ作成装置
２００ マスクデータ作成装置
Claims (6)
- 設計パターンから補正対象線分を抽出し、抽出した前記補正対象線分を補正に適した長さに分割する分割手段と、
各分割辺より補正値算出点を算出する補正値算出手段と、
前記補正値算出点及び補正対象となる図形形状を基に、互いに位置の異なる複数の第１計算中心点を設定する第１計算中心点算出手段と、
前記複数の第１計算中心点のそれぞれを中心とした複数の第１シミュレーション領域を作成し、互いに中心位置の異なる前記複数の第１シミュレーション領域の重なりによって発生する複数の矩形パターンを、それぞれ複数の第１矩形領域として得る第１矩形領域作成手段と、
前記複数の第１矩形領域において、前記複数の第１シミュレーション領域の重なり数の多い順に１つの第１矩形領域を第２矩形領域と定義し、前記第２矩形領域を基に、第２計算中心点を算出する第２計算中心点算出手段と、
前記第２計算中心点を基に第２シミュレーション領域を得る第２シミュレーション領域作成手段と、
前記第２シミュレーション領域においてプロセスシュミレーションを用いて各補正値算出点における補正値を算出するプロセスシミュレーション実行手段と、
前記補正値を用いて、各辺に対し図形処理を行い補正図形を作成する補正図形作成手段
とを含むことを特徴とするマスクデータ作成装置。 - 前記第２シミュレーション領域作成手段は、
光近接効果の及ぶ範囲を決定する光近接効果範囲決定手段と、
演算装置の能力及び設計パターンの規模に応じて、プロセスシュミレーションを行う第２シミュレーション領域を作成する為の第２領域半径を決定する第２領域半径決定手段と、
前記光近接効果の及ぶ範囲及び前記第２シミュレーション領域を基に、前記第１計算中心点を２つ以上含む領域を作成する為の第１領域半径を決定する第１領域半径決定手段
とを備えることを特徴とする請求項１に記載のマスクデータ作成装置。 - 第１の方向の前記補正対象図形の周期性を調査し、周期性を有して配置された前記補正対象図形を１次元アレイとして抽出する１次元アレイ抽出手段と、
前記第１の方向と２次元空間を成す第２の方向の前記補正対象図形の周期性を調査し、前記第２の方向に周期性を有して配置された前記１次元アレイを２次元アレイとして抽出する２次元アレイ抽出手段と、
前記２次元アレイを構成する単位であるアレイ種セルの大きさが、前記第１シミュレーション領域及び前記第２シミュレーション領域の大きさより小さい場合、前記アレイ種セルを第３矩形領域として定義する第３矩形領域作成手段と、
前記第３矩形領域を基に、アレイ第２計算中心点を算出するアレイ第２計算中心点算出手段と、
前記アレイ第２計算中心点を中心とする複数のアレイ第２シミュレーション領域において、プロセスシミュレーションを用いて各補正値算出点の補正値を算出するアレイプロセスシミュレーション実行手段
とを更に備えることを特徴とする請求項１又は２に記載のマスクデータ作成装置。 - 設計パターンから補正対象線分を抽出し、抽出した前記補正対象線分を補正に適した長さに分割するステップと、
各分割辺より補正値算出点を算出するステップと、
前記補正値算出点及び補正対象となる図形形状を基に、互いに位置の異なる複数の第１計算中心点を設定するステップと、
前記複数の第１計算中心点のそれぞれを中心とした複数の第１シミュレーション領域を作成し、互いに中心位置の異なる前記複数の第１シミュレーション領域の重なりによって 発生する複数の矩形パターンを、それぞれ複数の第１矩形領域として得るステップと、
前記複数の第１矩形領域において、前記複数の第１シミュレーション領域の重なり数の多い順に１つの第１矩形領域を第２矩形領域と定義し、前記第２矩形領域を基に、第２計算中心点を算出するステップと、
前記第２計算中心点を基に第２シミュレーション領域を得るステップと、
前記第２シミュレーション領域においてプロセスシュミレーションを用いて各補正値算出点における補正値を算出するステップと、
前記補正値を用いて、各辺に対し図形処理を行い補正図形を作成するステップ
とを含むことを特徴とするマスクデータ作成方法。 - 前記第２シミュレーション領域を作成するステップは、
光近接効果の及ぶ範囲を決定するステップと、
演算装置の能力及び設計パターンの規模に応じて、プロセスシュミレーションを行う第２シミュレーション領域を作成する為の第２領域半径を決定するステップと、
前記光近接効果の及ぶ範囲及び前記第２シミュレーション領域を基に、前記第１計算中心点を２つ以上含む領域を作成する第１領域半径を決定するステップ
とを備えることを特徴とする請求項４に記載のマスクデータ作成方法。 - 第１の方向の前記補正対象図形の周期性を調査し、周期性を有して配置された前記補正対象図形を第１の１次元アレイとして抽出するステップと、
前記第１の方向と２次元空間を成す第２の方向の前記補正対象図形の周期性を調査し、前記第２の方向に周期性を有して配置された前記１次元アレイを２次元アレイとして抽出するステップと、
前記２次元アレイを構成する単位であるアレイ種セルの大きさが、前記第１シミュレーション領域及び前記第２シミュレーション領域の大きさより小さい場合、前記アレイ種セルを第３矩形領域として定義するステップと、
前記第３矩形領域を基に、アレイ第２計算中心点を算出するステップと、
前記アレイ第２計算中心点を中心とする複数のアレイ第２シミュレーション領域において、プロセスシミュレーションを用いて各補正値算出点の補正値を算出するステップ
とを更に備えることを特徴とする請求項４又は５に記載のマスクデータ作成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002090060A JP3871949B2 (ja) | 2002-03-27 | 2002-03-27 | マスクデータ作成装置及びマスクデータ作成方法 |
| US10/385,624 US6907596B2 (en) | 2002-03-27 | 2003-03-12 | Mask data generating apparatus, a computer implemented method for generating mask data and a computer program for controlling the mask data generating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002090060A JP3871949B2 (ja) | 2002-03-27 | 2002-03-27 | マスクデータ作成装置及びマスクデータ作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003287871A JP2003287871A (ja) | 2003-10-10 |
| JP3871949B2 true JP3871949B2 (ja) | 2007-01-24 |
Family
ID=28449555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002090060A Expired - Fee Related JP3871949B2 (ja) | 2002-03-27 | 2002-03-27 | マスクデータ作成装置及びマスクデータ作成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6907596B2 (ja) |
| JP (1) | JP3871949B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001195406A (ja) * | 2000-01-06 | 2001-07-19 | Media Fusion Co Ltd | データベース管理システム |
| US7093228B2 (en) * | 2002-12-20 | 2006-08-15 | Lsi Logic Corporation | Method and system for classifying an integrated circuit for optical proximity correction |
| JP4335563B2 (ja) * | 2003-03-31 | 2009-09-30 | Ｎｅｃエレクトロニクス株式会社 | マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法 |
| JP4357287B2 (ja) * | 2003-12-18 | 2009-11-04 | 株式会社東芝 | 修正指針の発生方法、パターン作成方法、マスクの製造方法、半導体装置の製造方法及びプログラム |
| US7856606B2 (en) | 2004-03-31 | 2010-12-21 | Asml Masktools B.V. | Apparatus, method and program product for suppressing waviness of features to be printed using photolithographic systems |
| JP4744980B2 (ja) * | 2005-08-25 | 2011-08-10 | 株式会社東芝 | パターン検証方法、そのプログラム、半導体装置の製造方法 |
| US7487492B1 (en) * | 2006-05-19 | 2009-02-03 | Advanced Micro Devices, Inc. | Method for increasing manufacturability of a circuit layout |
| JP2007317921A (ja) * | 2006-05-26 | 2007-12-06 | Toshiba Corp | リソグラフィ・シミュレーション方法及びプログラム |
| JP4709719B2 (ja) | 2006-09-22 | 2011-06-22 | 富士通株式会社 | 電子機器 |
| JP2008134434A (ja) * | 2006-11-28 | 2008-06-12 | Toshiba Corp | マスクデータ処理方法、半導体装置の製造方法、及びマスクデータ処理を実行するプログラム |
| US7571418B2 (en) * | 2007-02-20 | 2009-08-04 | International Business Machines Corporation | Simulation site placement for lithographic process models |
| US20080320421A1 (en) * | 2007-06-20 | 2008-12-25 | Demaris David L | Feature extraction that supports progressively refined search and classification of patterns in a semiconductor layout |
| US20090191468A1 (en) * | 2008-01-29 | 2009-07-30 | International Business Machines Corporation | Contact Level Mask Layouts By Introducing Anisotropic Sub-Resolution Assist Features |
| US20090250760A1 (en) * | 2008-04-02 | 2009-10-08 | International Business Machines Corporation | Methods of forming high-k/metal gates for nfets and pfets |
| US7975246B2 (en) * | 2008-08-14 | 2011-07-05 | International Business Machines Corporation | MEEF reduction by elongation of square shapes |
| JP5730721B2 (ja) * | 2011-09-08 | 2015-06-10 | 株式会社日立ハイテクノロジーズ | パターン計測装置、およびパターン計測方法 |
| US9256709B2 (en) * | 2014-02-13 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit mask patterning |
| CN113075855B (zh) * | 2020-01-06 | 2024-04-19 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正方法、掩膜版的制作方法及半导体结构的形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3934719B2 (ja) * | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
| US6243855B1 (en) | 1997-09-30 | 2001-06-05 | Kabushiki Kaisha Toshiba | Mask data design method |
| JP3278057B2 (ja) * | 1998-12-14 | 2002-04-30 | 日本電気株式会社 | 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 |
| JP2001028060A (ja) * | 1999-07-15 | 2001-01-30 | Toshiba Corp | 微細パターン測定方法、微細パターン測定装置、及び微細パターン測定プログラムを格納したコンピュータ読み取り可能な記録媒体 |
| US6539521B1 (en) * | 2000-09-29 | 2003-03-25 | Numerical Technologies, Inc. | Dissection of corners in a fabrication layout for correcting proximity effects |
| JP3686367B2 (ja) * | 2001-11-15 | 2005-08-24 | 株式会社ルネサステクノロジ | パターン形成方法および半導体装置の製造方法 |
| TWI237745B (en) * | 2001-12-19 | 2005-08-11 | Sony Corp | Mask pattern correction apparatus and mask pattern correction method |
-
2002
- 2002-03-27 JP JP2002090060A patent/JP3871949B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-12 US US10/385,624 patent/US6907596B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030188288A1 (en) | 2003-10-02 |
| JP2003287871A (ja) | 2003-10-10 |
| US6907596B2 (en) | 2005-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3871949B2 (ja) | マスクデータ作成装置及びマスクデータ作成方法 | |
| US7356788B2 (en) | Method and apparatus for data hierarchy maintenance in a system for mask description | |
| JP4999013B2 (ja) | 集積化されたｏｐｃ検証ツール | |
| JP3934719B2 (ja) | 光近接効果補正方法 | |
| US7689968B2 (en) | Proximity effect correction with regard to a semiconductor circuit design pattern | |
| EP1023640B1 (en) | Data hierarchy layout correction and verification method and apparatus | |
| JP4510118B2 (ja) | 光近接効果補正方法と装置、光近接効果検証方法と装置、露光用マスクの製造方法、更に光近接効果補正プログラムと光近接効果検証プログラム | |
| JP5024141B2 (ja) | パターンデータの作成方法、そのパターンデータを作成するプログラム、及び、そのプログラムを含む媒体 | |
| JP2008033277A (ja) | 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法 | |
| KR20010024113A (ko) | 마스크 묘사 시스템에서 데이터 계층 유지보수를 위한방법 및 장치 | |
| JP2003151885A (ja) | パターン形成方法および半導体装置の製造方法 | |
| WO1999014636A1 (en) | Method and apparatus for data hierarchy maintenance in a system for mask description | |
| JP4229829B2 (ja) | ホールパターン設計方法、およびフォトマスク | |
| Maurer et al. | Evaluation of a fast and flexible OPC package: OPTISSIMO | |
| JP3054765B2 (ja) | マスク製造のための近接効果補正方法 | |
| US20080250374A1 (en) | Method of Making an Integrated Circuit | |
| JP2004077837A (ja) | 設計パターンの補正方法 | |
| CN114514473A (zh) | 基于缺陷概率分布和关键尺寸变化的光刻改进 | |
| US7406675B2 (en) | Method and system for improving aerial image simulation speeds | |
| JP3543430B2 (ja) | マスクパターンの補正方法および補正装置 | |
| JPH10153851A (ja) | 露光データの補正方法，露光方法，フォトマスク，半導体装置，露光データの補正装置，露光装置及び半導体装置の製造装置 | |
| US6492078B1 (en) | Correcting method of exposure pattern, exposure method, exposure system, photomask and semiconductor device | |
| US20230161937A1 (en) | Mask layout design method, mask and integrated circuit manufacturing methods, masks and integrated circuits | |
| JP4181205B2 (ja) | 光近接効果補正方法 | |
| JP4074329B2 (ja) | 光近接効果補正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061018 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |