JP3859766B2 - 半導体記憶装置の入力回路 - Google Patents
半導体記憶装置の入力回路 Download PDFInfo
- Publication number
- JP3859766B2 JP3859766B2 JP12992196A JP12992196A JP3859766B2 JP 3859766 B2 JP3859766 B2 JP 3859766B2 JP 12992196 A JP12992196 A JP 12992196A JP 12992196 A JP12992196 A JP 12992196A JP 3859766 B2 JP3859766 B2 JP 3859766B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- input
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
- H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体記憶装置の入力回路に関し、特に、ある時刻に第１の論理電位から第２の論理電位に変化する外部信号に従って内部信号を生成し、その内部信号を内部回路に与える半導体記憶装置の入力回路に関する。
【０００２】
【従来の技術】
従来より、ダイナミックランダムアクセスメモリ（以下、ＤＲＡＭと称す）の各制御信号入力端子には、外部から与えられた制御信号／ＥＸＴを内部制御信号／ＩＮＴに変換して内部回路に与えるための入力バッファが設けられている。
【０００３】
図８は、従来のＤＲＡＭの入力バッファ８０の構成を示す回路図である。
図８を参照して、この入力バッファ８０は、ＮＯＲゲート８１、インバータ８２およびＰチャネルＭＯＳトランジスタ８３を含む。ＮＯＲゲート８１の一方入力ノード８１ａは外部信号／ＥＸＴを受け、その他方入力ノード８１ｂは接地電位ＧＮＤのライン（以下、接地ラインと称す）７１に接続される。
【０００４】
ＮＯＲゲート８１は、図９に示すように、電源ライン７０と出力ノードＮ８１の間に直列接続されたＰチャネルＭＯＳトランジスタ９１，９２と、出力ノードＮ８１と接地ライン７１の間に並列に接続されたＮチャネルＭＯＳトランジスタ９３，９４とを含む。ＭＯＳトランジスタ９２と９３のゲートは一方入力ノード８１ａに接続され、ＭＯＳトランジスタ９１と９４のゲートは他方入力ノード８１ｂに接続される。ＮＯＲゲート８１の他方入力ノード８１ｂは接地されているので、外部信号／ＥＸＴに対してＮＯＲゲート８１はＭＯＳトランジスタ９２，９３からなるインバータとして動作する。
【０００５】
インバータ８２は、ＮＯＲゲート８１の出力を受け、内部信号／ＩＮＴを出力する。ＰチャネルＭＯＳトランジスタ８３は、電源電位Ｖｃｃのライン（以下、電源ラインと称す）７０とインバータ８２の入力ノードとの間に接続され、そのゲートはインバータ８２の出力を受ける。インバータ８２とＰチャネルＭＯＳトランジスタ８３は、ハーフラッチ回路を構成する。
【０００６】
外部信号／ＥＸＴが非活性化レベルの「Ｈ」レベルから活性化レベルの「Ｌ」レベルに立下がると、インバータ８２の出力すなわち内部信号／ＩＮＴは「Ｈ」レベルから「Ｌ」レベルに立下がり、ＰチャネルＭＯＳトランジスタ８３が導通して内部信号／ＩＮＴは「Ｌ」レベルにラッチされる。また、外部信号／ＥＸＴが活性化レベルの「Ｌ」レベルから非活性化レベルの「Ｈ」レベルに立上がると、内部信号／ＩＮＴは「Ｌ」レベルから「Ｈ」レベルに立上がり、ＰチャネルＭＯＳトランジスタ８３が非導通になってハーフラッチが解除される。
【０００７】
【発明が解決しようとする課題】
従来の入力バッファ８０は以上のように構成されていたので、外部信号／ＥＸＴが活性化レベルの「Ｌ」レベルである期間にＤＲＡＭのデータの出力が開始されて電源電位Ｖｃｃが一時的に低下した場合、ＮＯＲゲート８１の出力ノードＮ８１の電位が低下してインバータ８２の出力すなわち内部信号／ＩＮＴのレベルが若干上昇してしまう。その結果、内部信号／ＩＮＴによって制御される内部回路が誤動作を起こしてしまうという問題があった。
【０００８】
それゆえに、この発明の主たる目的は、データ出力期間でも安定に動作する半導体記憶装置の入力回路を提供することである。
【００１０】
【課題を解決するための手段】
この発明に係る半導体記憶装置の入力回路は、ある時刻に第１の論理電位から第２の論理電位に変化する外部信号に従って内部信号を生成し、その内部信号を内部回路に与える半導体記憶装置の入力回路であって、半導体記憶装置のデータ出力期間に活性化され、第１の論理電位と第２の論理電位の間の第１のしきい値電位を有し、外部信号の反転信号を出力する第１の反転回路、半導体記憶装置のデータ出力期間以外の期間に活性化され、第１のしきい値電位と第２の論理電位の間の第２のしきい値電位を有し、外部信号の反転信号を出力する第２の反転回路、および第１および第２の反転回路のうちの少なくとも一方から第１の論理電位が出力されたことに応じて内部信号を生成する論理回路を備えたものである。
【００１１】
また、この発明に係る他の半導体記憶装置の入力回路は、ある時刻に第１の論理電位から第２の論理電位に変化する外部信号に従って内部信号を生成し、その内部信号を内部回路に与える半導体記憶装置の入力回路であって、第１の論理電位と第２の論理電位の間の第１のしきい値電位を有し、外部信号の反転信号を出力する第１の反転回路、第１のしきい値電位と第２の論理電位の間の第２のしきい値電位を有し、外部信号の反転信号を出力する第２の反転回路、第１および第２の反転回路のうちの少なくとも一方から第１の論理電位が出力されたことに応じて内部信号を生成する第１の論理回路、第１および第２の反転回路の両方から第１の論理電位が出力されたことに応じて内部信号を生成する第２の論理回路、および半導体記憶装置のデータ出力期間は第１の論理回路と内部回路を結合し、それ以外の期間は第２の論理回路と内部回路を結合する切換手段を備えたものである。
【００１３】
【発明の実施の形態】
実施の形態を説明する前に、まず、この発明の原理について説明する。図１は、読出動作時のＤＲＡＭの構成を示すブロック図である。
【００１４】
図１を参照して、入力バッファ１１ａは、外部信号／ＥＸＴに従って内部信号／ＩＮＴを生成し、内部回路１０に与える。内部回路１０は、内部信号／ＩＮＴに従ってメモリセルアレイから読出したデータをグローバル信号入出力線対ＧＩＯを介して出力バッファ１９ａに与える。また、内部回路１０に含まれるＯＥＭ発生回路１２ａは、所定のタイミングで出力許可信号ＯＥＭを出力バッファ１９ａに与える。出力バッファ１９ａは、出力許可信号ＯＥＭに応答して、内部回路１０から与えられたデータを増幅して外部に出力する。
【００１５】
このデータ出力期間に電源ノイズが発生し、入力バッファ１１ａが誤動作（ＶIL不良）を生じやすい。そこで、この発明は、出力許可信号ＯＥＭを入力バッファ１１ａにも与えて、入力バッファ１１ａの初段インバータの充電電流と放電電流のレシオが出力許可信号ＯＥＭに応答して増大し、あるいはハーフラッチ回路のラッチ能力が出力許可信号ＯＥＭに応答して増大するようにして、データ出力期間における入力バッファ１１ａの誤動作を防止するものである。
【００１６】
以下、図に基づいてこの発明を詳細に説明する。
［実施の形態１］
図２は、この発明の実施の形態１によるＤＲＡＭの構成を示すブロック図である。図１を参照して、このＤＲＡＭは、制御信号入力端子１〜４、行アドレス信号入力端子群５、列アドレス信号入力端子群６、データ入力端子７およびデータ出力端子８を備える。また、このＤＲＡＭは、入力バッファ群１１、制御回路１２、メモリセルアレイ１３、行アドレスバッファ群１４、行デコーダ１５、列アドレスバッファ群１６、列デコーダ１７、センスアンプ＋入出力制御回路１８および入出力回路１９を備える。
【００１７】
入力バッファ群１１は、各制御信号入力端子１〜４に対応して設けられた入力バッファ１１ａを含み、制御信号入力端子１〜４を介して外部から与えられる制御信号ｅｘｔ／ＲＡＳ，ｅｘｔ／ＣＡＳ，ｅｘｔ／ＷＥ，ｅｘｔ／ＯＥの各々を内部信号に変換して制御回路１２に与える。制御回路１２は、入力バッファ群１１から与えられた内部信号に基づいて所定の動作モードを選択し、ＤＲＡＭ全体を制御する。
【００１８】
メモリセルアレイ１３は、それぞれが１ビットのデータを記憶する複数のメモリセルを含む。各メモリセルは行アドレスおよび列アドレスによって決定される所定のアドレスに配置される。
【００１９】
行アドレスバッファ群１４は行アドレス信号入力端子群５を介して外部から与えられる行アドレス信号を内部行アドレス信号に変換して行デコーダ１５に与える。行デコーダ１５は、行アドレスバッファ群１４から与えられた内部行アドレス信号に応答して、メモリセルアレイ１３の行アドレスを指定する。
【００２０】
列アドレスバッファ群１６は、列アドレス信号入力端子群６を介して外部から与えられる列アドレス信号を内部列アドレス信号に変換して列デコーダ１７に与える。列デコーダ１７は、列アドレスバッファ群１６から与えられた内部列アドレス信号に応答して、メモリセルアレイ１３の列アドレスを指定する。
【００２１】
センスアンプ＋入出力制御回路１８は、行デコーダ１５および列デコーダ１７によって指定されたアドレスのメモリセルをグローバル信号入出力線対ＧＩＯの一端に接続する。
【００２２】
グローバル信号入出力線対ＧＩＯの他端は、入出力回路１９に接続される。入出力回路１９は、書込動作時にデータ入力端子７から入力されたデータをグローバル信号入出力線対ＧＩＯを介して選択されたメモリセルに与え、読出動作時に選択されたメモリセルからの読出データをデータ出力端子８に出力する。
【００２３】
なお、図１の入力バッファ１１ａは図２の入力バッファ群１１に含まれる回路であり、図１のＯＥＭ発生回路１２ａは図２の制御回路１２に含まれる回路であり、図１の出力バッファ１９ａは図２の入出力回路１９に含まれる回路であり、図１の内部回路１０は図２の回路のうちの入力バッファ群１１および入出力回路１９以外のすべての回路を示している。
【００２４】
図３は、入力バッファ１１ａの構成を示す回路図である。図３を参照して、この入力バッファ１１ａは、ＰチャネルＭＯＳトランジスタ２１〜２４、ＮチャネルＭＯＳトランジスタ２５，２６およびインバータ２７，２８を含み、ＰチャネルＭＯＳトランジスタ２１，２２およびＮチャネルＭＯＳトランジスタ２５，２６はＮＯＲゲート２０を構成している。
【００２５】
ＰチャネルＭＯＳトランジスタ２１と２２は電源ライン７０とノードＮ２２の間に直列接続され、ＮチャネルＭＯＳトランジスタ２５と２６はノードＮ２２と接地ライン７１の間に並列に接続される。ＭＯＳトランジスタ２２と２５のゲートは、ともに外部信号／ＥＸＴ（ｅｘｔ／ＲＡＳ，ｅｘｔ／ＣＡＳ，ｅｘｔ／ＷＥまたはｅｘｔ／ＯＥ）を受ける。ＭＯＳトランジスタ２１と２６のゲートは、ともに接地される。
【００２６】
ＰチャネルＭＯＳトランジスタ２３と２４は電源ライン７０とノードＮ２２の間に直列接続される。出力許可信号ＯＥＭはインバータ２７を介してＰチャネルＭＯＳトランジスタ２３のゲートに入力される。ＰチャネルＭＯＳトランジスタ２４のゲートはＭＯＳトランジスタ２２，２５のゲートに接続される。インバータ２８の入力ノードはノードＮ２２に接続され、その出力が内部信号／ＩＮＴとなる。
【００２７】
次に、図３に示した入力バッファ１１ａの動作について説明する。出力許可信号ＯＥＭが非活性化レベルの「Ｌ」レベルであり、出力バッファ１９ａからデータが出力されていない期間は、ＰチャネルＭＯＳトランジスタ２３は非導通となる。したがって、外部信号／ＥＸＴが「Ｈ」レベルの場合は、ノードＮ２２の電荷はＮチャネルＭＯＳトランジスタ２５を介して接地ライン７１に流出し、ノードＮ２２は「Ｌ」レベルに放電されて内部信号／ＩＮＴは「Ｈ」レベルとなる。また、外部信号／ＥＸＴが「Ｌ」レベルの場合は、電源ライン７０からＰチャネルＭＯＳトランジスタ２１，２２を介してノードＮ２２に電荷が流入し、ノードＮ２２が「Ｈ」レベルに充電されて内部信号／ＩＮＴが「Ｌ」レベルとなる。
【００２８】
また、出力許可信号ＯＥＭが活性化レベルの「Ｈ」レベルとなり、出力バッファ１９ａからデータが出力されている期間は、ＰチャネルＭＯＳトランジスタ２３が導通する。したがって、外部信号／ＥＸＴが「Ｈ」レベルである場合は、ノードＮ２２の電荷はＮチャネルＭＯＳトランジスタ２５を介して接地ライン７１に流出し、ノードＮ２２は「Ｌ」レベルに放電されて内部信号／ＩＮＴは「Ｈ」レベルとなる。また、外部信号／ＥＸＴが「Ｌ」レベルになった場合は、電源ライン７０からＰチャネルＭＯＳトランジスタ２１，２２を介してノードＮ２２に電荷が流入するとともにＰチャネルＭＯＳトランジスタ２３，２４を介してノードＮ２２に電荷が流入し、ノードＮ２２が「Ｈ」レベルに充電されて内部信号／ＩＮＴが「Ｌ」レベルとなる。
【００２９】
この実施の形態では、データ出力期間はノードＮ２２を充電させるためのトランジスタを通常時の１つ（ＰチャネルＭＯＳトランジスタ２２）から２つ（ＰチャネルＭＯＳトランジスタ２２と２４）に増やして充電能力を増大させるので、たとえデータ出力期間に電源電位Ｖｃｃが一時的に低下してもノードＮ２２を十分に充電させることができる。したがって、データ出力期間においても内部信号／ＩＮＴを安定に生成することができ、内部回路１０の誤動作を防止することができる。
【００３０】
［実施の形態２］
図４は、この発明の実施の形態２によるＤＲＡＭの入力バッファ３０の構成を示す回路図である。
【００３１】
図４を参照して、この入力バッファ３０は、ＮＯＲゲート３１，３２、ＮＡＮＤゲート３３、インバータ３４〜３７およびＰチャネルＭＯＳトランジスタ３８，３９を含む。ＮＯＲゲート３１の充電電流と放電電流のレシオは、ＮＯＲゲート３２のそれよりも大きく設定されている。具体的には、ＮＯＲゲート３１の充電用のＰチャネルＭＯＳトランジスタ（図３のＰチャネルＭＯＳトランジスタ２１，２２）の駆動能力は、ＮＯＲゲート３２のそれよりも大きく設定されている。換言すると、ＮＯＲゲート３１の外部信号／ＥＸＴに対するしきい値（ＶILレベル）はＮＯＲゲート３２のしきい値よりも高く設定されている。ＮＯＲゲート３１のしきい値はデータ出力期間において最適値となり、ＮＯＲゲート３２のしきい値はそれ以外の期間に最適値となるように設定されている。
【００３２】
外部信号／ＥＸＴはＮＯＲゲート３１，３２の一方入力ノードに入力される。出力許可信号ＯＥＭは、インバータ３４を介してＮＯＲゲート３１の他方入力ノードに入力されるとともに、ＮＯＲゲート３２の他方入力ノードに直接入力される。ＮＯＲゲート３１の出力はインバータ３５を介してＮＡＮＤゲート３３の一方入力ノードに入力される。ＰチャネルＭＯＳトランジスタ３８は、電源ライン７０とインバータ３５の入力ノードの間に接続され、そのゲートはインバータ３５の出力を受ける。インバータ３５とＰチャネルＭＯＳトランジスタ３８はハーフラッチ回路を構成する。ＮＯＲゲート３２の出力はインバータ３６を介してＮＡＮＤゲート３３の他方入力ノードに入力される。ＰチャネルＭＯＳトランジスタ３９は、電源ライン７０とインバータ３６の入力ノードの間に接続され、そのゲートはインバータ３６の出力を受ける。インバータ３６とＰチャネルＭＯＳトランジスタ３９はハーフラッチ回路を構成する。ＮＡＮＤゲート３３の出力はインバータ３７に入力され、インバータ３７の出力は内部信号／ＩＮＴとなる。
【００３３】
次に、図４に示した入力バッファ３０の動作について説明する。出力許可信号ＯＥＭが「Ｌ」レベルであり、出力バッファ１９ａからデータが出力されていない期間は、ＮＯＲゲート３１の出力が「Ｌ」レベルに固定され、ＮＡＮＤゲート３３はインバータ３６の出力に対してインバータとして動作し、ＮＯＲゲート３２は外部信号／ＥＸＴに対してインバータとして動作する。したがって、外部信号／ＥＸＴが「Ｈ」レベルの場合は、ＮＯＲゲート３２の出力ノードＮ３２が「Ｌ」レベルに放電され、内部信号／ＩＮＴは「Ｈ」レベルとなる。また、外部信号／ＥＸＴが「Ｌ」レベルになった場合は、ＮＯＲゲート３２の出力ノードＮ３２が「Ｈ」レベルに充電され、内部信号／ＩＮＴは「Ｌ」レベルとなる。
【００３４】
また、出力許可信号ＯＥＭが「Ｈ」レベルであり、出力バッファ１９ａからデータが出力されている期間は、ＮＯＲゲート３２の出力が「Ｌ」レベルに固定され、ＮＡＮＤゲート３３はインバータ３５の出力に対してインバータとして動作し、ＮＯＲゲート３１は外部信号／ＥＸＴに対してインバータとして動作する。したがって、外部信号／ＥＸＴが「Ｈ」レベルの場合は、ＮＯＲゲート３１の出力ノードＮ３１が「Ｌ」レベルに放電され、内部信号／ＩＮＴが「Ｈ」レベルとなる。また、外部信号／ＥＸＴが「Ｌ」レベルになった場合は、ＮＯＲゲート３１の出力ノードＮ３１が「Ｈ」レベルに充電され、内部信号／ＩＮＴは「Ｌ」レベルとなる。
【００３５】
この実施の形態では、データ出力期間はレシオが大きなＮＯＲゲート３１を使用し、それ以外の期間はレシオが小さなＮＯＲゲート３２を使用するので、各期間において内部信号／ＩＮＴを安定に生成することができ、内部回路１０の誤動作を防止することができる。
【００３６】
［実施の形態３］
図５は、この発明の実施の形態３によるＤＲＡＭの入力バッファ４０の構成を示す回路図である。
【００３７】
図５を参照して、この入力バッファ４０は、ＮＯＲゲート４１〜４３、ＮＡＮＤゲート４４、インバータ４５〜４７、ＰチャネルＭＯＳトランジスタ４８，４９およびトランスファゲート５０，５１を含む。ＮＯＲゲート４１の充電電流と放電電流のレシオは、ＮＯＲゲート４２のレシオよりも大きく設定されている。
【００３８】
ＮＯＲゲート４１，４２の一方入力ノードはともに外部信号／ＥＸＴを受け、各々の他方入力ノードがともに接地されている。ＮＯＲゲート４１の出力は、インバータ４５を介してＮＯＲゲート４３およびＮＡＮＤゲート４４の一方入力ノードに入力される。ＮＯＲゲート４２の出力は、インバータ４６を介してＮＯＲゲート４３およびＮＡＮＤゲート４４の他方入力ノードに入力される。ＰチャネルＭＯＳトランジスタ４８は、電源ライン７０とインバータ４５の入力ノードとの間に接続され、そのゲートがインバータ４５の出力を受ける。ＰチャネルＭＯＳトランジスタ４９は、電源ライン７０とインバータ４６の入力ノードとの間に接続され、そのゲートはインバータ４６の出力を受ける。
【００３９】
トランスファゲート５０は、ＮＯＲゲート４３の出力ノードとインバータ４７の入力ノードとの間に接続され、そのＰチャネルＭＯＳトランジスタ側のゲート５０ａは信号ＯＥＭを受け、そのＮチャネルＭＯＳトランジスタ側のゲート５０ｂは信号ＯＥＭの反転信号／ＯＥＭを受ける。トランスファゲート５１は、ＮＡＮＤゲート４４の出力ノードとインバータ４７の入力ノードとの間に接続され、そのＰチャネルＭＯＳトランジスタ側のゲート５１ａは信号ＯＥＭの反転信号／ＯＥＭを受け、そのＮチャネルＭＯＳトランジスタ側のゲート５１ｂは信号ＯＥＭを受ける。インバータ４７の出力は内部信号／ＩＮＴとなる。
【００４０】
次に、図５に示した入力バッファ４０の動作について説明する。出力許可信号ＯＥＭが「Ｌ」レベルであり、出力バッファ１９ａからデータが出力されていない期間は、トランスファゲート５０が導通し、トランスファゲート５１が非導通となる。したがって、外部信号／ＥＸＴが「Ｌ」レベルとなり、ＮＯＲゲート４１，４２の出力の両方が「Ｈ」レベルになったとき内部信号／ＩＮＴは「Ｌ」レベルとなる。
【００４１】
また、出力許可信号ＯＥＭが「Ｈ」レベルであり、出力バッファ１９ａからデータが出力されている期間は、トランスファゲート５１が導通し、トランスファゲート５０が非導通となる。したがって、外部信号／ＥＸＴが「Ｌ」レベルとなり、ＮＯＲゲート４１，４２の出力のうちの少なくとも一方が「Ｈ」レベルになったとき内部信号／ＩＮＴは「Ｌ」レベルとなる。
【００４２】
この実施の形態では、実施の形態２と同じ効果が得られる他、データ出力期間では迅速に、それ以外の期間では確実に、内部信号／ＩＮＴを内部回路１０に与えることができる。
【００４３】
［実施の形態４］
図６は、この発明の実施の形態４によるＤＲＡＭの入力バッファ６０の構成を示す回路ブロック図である。
【００４４】
図６を参照して、この入力バッファ６０は、ＮＯＲゲート６１、ＮＡＮＤゲート６２、遅延回路６３、インバータ６４およびＰチャネルＭＯＳトランジスタ６５〜６７を含む。ＮＯＲゲート６１の一方入力ノードは外部信号／ＥＸＴを受け、その他方入力ノードは接地され、その出力がインバータ６４に入力される。インバータ６４の出力が内部信号／ＩＮＴとなる。
【００４５】
ＰチャネルＭＯＳトランジスタ６５は、電源ライン７０とインバータ６０の入力ノードＮ６１との間に接続され、そのゲートがインバータ６４の出力を受ける。ＰチャネルＭＯＳトランジスタ６７，６６は、電源ライン７０とインバータ６４の入力ノードＮ６１との間に直列接続され、ＰチャネルＭＯＳトランジスタ６６のゲートはインバータ６４の出力を受ける。
【００４６】
信号ＯＥＭは、遅延回路６３を介してＮＡＮＤゲート６２の一方入力ノードに入力されるとともに、ＮＡＮＤゲート６２の他方入力ノードに直接入力される。ＮＡＮＤゲート６２の出力φ６２がＰチャネルＭＯＳトランジスタ６７のゲートに入力される。
【００４７】
遅延回路６３は、直列接続された奇数個のインバータを含み、５ｎｓの遅延時間を持つ。ＮＡＮＤゲート６２と遅延回路６３はパルス発生回路を構成し、図７に示すように、信号ＯＥＭが「Ｌ」レベルから「Ｈ」レベルに立上がったことに応じてパルス幅が５ｎｓの負パルスを出力する。
【００４８】
次に、この入力バッファ６０の動作について説明する。出力許可信号ＯＥＭが「Ｌ」レベルであり、出力バッファ１９ａからデータが出力されていない期間は、ＮＡＮＤゲート６２の出力φ６２が「Ｈ」レベルとなり、ＰチャネルＭＯＳトランジスタ６７は非導通となる。この場合は、入力バッファ６０は図８の従来の入力バッファ８０と同じ構成となる。
【００４９】
次いで、出力許可信号ＯＥＭが「Ｌ」レベルから「Ｈ」レベルに立上がり、出力バッファ１９ａからのデータの出力が開始された場合は、ＮＡＮＤゲート６２から負パルスが出力され、５ｎｓ間はＰチャネルＭＯＳトランジスタ６７が導通する。したがって、この５ｎｓの期間に外部信号／ＥＸＴが「Ｈ」レベルから「Ｌ」レベルに立下がった場合は、インバータ６４の入力ノードＮ６１はＰチャネルＭＯＳトランジスタ６５とＰチャネルＭＯＳトランジスタ６６，６７の２つの経路を介して充電される。５ｎｓの経過後はＰチャネルＭＯＳトランジスタ６７は非導通となり、インバータ６４の入力ノードＮ６１の充電はＰチャネルＭＯＳトランジスタ６５のみで行なわれる。
【００５０】
この実施の形態では、データの出力が開始されてから５ｎｓ間はインバータ６４の入力ノードＮ６１を充電させるためのトランジスタを通常時の１つ（ＰチャネルＭＯＳトランジスタ６５）から２つ（ＰチャネルＭＯＳトランジスタ６５と６６）に増やして充電能力を増大させるので、この期間に電源電位Ｖｃｃが低下してもインバータ６４の入力ノードＮ６１を十分に充電することができる。したがって、内部信号／ＩＮＴを安定に生成することができ、内部回路１０の誤動作を防止することができる。
【００５２】
【発明の効果】
以上のように、この発明に係る半導体記憶装置の入力回路では、データ出力期間に活性化される出力が反転しやすい第１の反転回路と、それ以外の期間に活性化される出力が反転しにくい第２の反転回路とが設けられ、第１および第２の反転回路のうちの少なくとも一方の出力が反転したことに応じて内部信号が生成される。したがって、たとえデータ出力期間に電源電位が一時的に低下しても、第１の反転回路の出力に基づいて内部信号を安定に生成することができ、内部回路の誤動作を防止できる。
【００５３】
また、この発明に係る他の半導体記憶装置の入力回路では、出力が反転しやすい第１の反転回路と、出力が反転しにくい第２の反転回路とが設けられ、データ出力期間は第１および第２の反転回路の出力のうちの少なくとも一方が反転したことに応じて内部信号が生成され、それ以外の期間は第１および第２の反転回路の出力の両方が反転したことに応じて内部信号が生成される。したがって、たとえデータ出力期間に電源電位が一時的に低下しても、第１の反転回路の出力に基づいて内部信号を安定に生成することができ、内部回路の誤動作を防止できる。
【図面の簡単な説明】
【図１】 この発明の原理を説明するためのブロック図である。
【図２】 この発明の実施の形態１によるＤＲＡＭの構成を示すブロック図である。
【図３】 図２に示したＤＲＡＭの入力バッファの構成を示す回路図である。
【図４】 この発明の実施の形態２によるＤＲＡＭの入力バッファの構成を示す回路図である。
【図５】 この発明の実施の形態３によるＤＲＡＭの入力バッファの構成を示す回路図である。
【図６】 この発明の実施の形態４によるＤＲＡＭの入力バッファの構成を示す回路ブロック図である。
【図７】 図６に示した入力バッファの動作を説明するためのタイムチャートである。
【図８】 従来のＤＲＡＭの入力バッファの構成を示す回路図である。
【図９】 図８に示したＮＯＲゲートの構成を示す回路図である。
【符号の説明】
１〜４ 制御信号入力端子、５ 行アドレス信号入力端子群、６ 列アドレス信号入力端子群、７ データ入力端子、８ データ出力端子、１０ 内部回路、１１ 入力バッファ群、１１ａ，３０，４０，６０，８０ 入力バッファ、１２制御回路、１２ａ ＯＥＭ発生回路、１３ メモリセルアレイ、１４ 行アドレスバッファ群、１５ 行デコーダ、１６ 列アドレスバッファ群、１７ 列デコーダ、１８ センスアンプ＋入出力制御回路、１９ 入出力回路、１９ａ 出力バッファ、２０，３１，３２，４１〜４３，６１，８１ ＮＯＲゲート、２１〜２４，３８，３９，４８，４９，６５〜６７，８３，９１，９２ ＰチャネルＭＯＳトランジスタ、２５，２６，９３，９４ ＮチャネルＭＯＳトランジスタ、２７，２８，３４〜３７，４５〜４７，６４，８２ インバータ、３３，４４，６２ ＮＡＮＤゲート、５０，５１ トランスファゲート、６３ 遅延回路。
【発明の属する技術分野】
この発明は半導体記憶装置の入力回路に関し、特に、ある時刻に第１の論理電位から第２の論理電位に変化する外部信号に従って内部信号を生成し、その内部信号を内部回路に与える半導体記憶装置の入力回路に関する。
【０００２】
【従来の技術】
従来より、ダイナミックランダムアクセスメモリ（以下、ＤＲＡＭと称す）の各制御信号入力端子には、外部から与えられた制御信号／ＥＸＴを内部制御信号／ＩＮＴに変換して内部回路に与えるための入力バッファが設けられている。
【０００３】
図８は、従来のＤＲＡＭの入力バッファ８０の構成を示す回路図である。
図８を参照して、この入力バッファ８０は、ＮＯＲゲート８１、インバータ８２およびＰチャネルＭＯＳトランジスタ８３を含む。ＮＯＲゲート８１の一方入力ノード８１ａは外部信号／ＥＸＴを受け、その他方入力ノード８１ｂは接地電位ＧＮＤのライン（以下、接地ラインと称す）７１に接続される。
【０００４】
ＮＯＲゲート８１は、図９に示すように、電源ライン７０と出力ノードＮ８１の間に直列接続されたＰチャネルＭＯＳトランジスタ９１，９２と、出力ノードＮ８１と接地ライン７１の間に並列に接続されたＮチャネルＭＯＳトランジスタ９３，９４とを含む。ＭＯＳトランジスタ９２と９３のゲートは一方入力ノード８１ａに接続され、ＭＯＳトランジスタ９１と９４のゲートは他方入力ノード８１ｂに接続される。ＮＯＲゲート８１の他方入力ノード８１ｂは接地されているので、外部信号／ＥＸＴに対してＮＯＲゲート８１はＭＯＳトランジスタ９２，９３からなるインバータとして動作する。
【０００５】
インバータ８２は、ＮＯＲゲート８１の出力を受け、内部信号／ＩＮＴを出力する。ＰチャネルＭＯＳトランジスタ８３は、電源電位Ｖｃｃのライン（以下、電源ラインと称す）７０とインバータ８２の入力ノードとの間に接続され、そのゲートはインバータ８２の出力を受ける。インバータ８２とＰチャネルＭＯＳトランジスタ８３は、ハーフラッチ回路を構成する。
【０００６】
外部信号／ＥＸＴが非活性化レベルの「Ｈ」レベルから活性化レベルの「Ｌ」レベルに立下がると、インバータ８２の出力すなわち内部信号／ＩＮＴは「Ｈ」レベルから「Ｌ」レベルに立下がり、ＰチャネルＭＯＳトランジスタ８３が導通して内部信号／ＩＮＴは「Ｌ」レベルにラッチされる。また、外部信号／ＥＸＴが活性化レベルの「Ｌ」レベルから非活性化レベルの「Ｈ」レベルに立上がると、内部信号／ＩＮＴは「Ｌ」レベルから「Ｈ」レベルに立上がり、ＰチャネルＭＯＳトランジスタ８３が非導通になってハーフラッチが解除される。
【０００７】
【発明が解決しようとする課題】
従来の入力バッファ８０は以上のように構成されていたので、外部信号／ＥＸＴが活性化レベルの「Ｌ」レベルである期間にＤＲＡＭのデータの出力が開始されて電源電位Ｖｃｃが一時的に低下した場合、ＮＯＲゲート８１の出力ノードＮ８１の電位が低下してインバータ８２の出力すなわち内部信号／ＩＮＴのレベルが若干上昇してしまう。その結果、内部信号／ＩＮＴによって制御される内部回路が誤動作を起こしてしまうという問題があった。
【０００８】
それゆえに、この発明の主たる目的は、データ出力期間でも安定に動作する半導体記憶装置の入力回路を提供することである。
【００１０】
【課題を解決するための手段】
この発明に係る半導体記憶装置の入力回路は、ある時刻に第１の論理電位から第２の論理電位に変化する外部信号に従って内部信号を生成し、その内部信号を内部回路に与える半導体記憶装置の入力回路であって、半導体記憶装置のデータ出力期間に活性化され、第１の論理電位と第２の論理電位の間の第１のしきい値電位を有し、外部信号の反転信号を出力する第１の反転回路、半導体記憶装置のデータ出力期間以外の期間に活性化され、第１のしきい値電位と第２の論理電位の間の第２のしきい値電位を有し、外部信号の反転信号を出力する第２の反転回路、および第１および第２の反転回路のうちの少なくとも一方から第１の論理電位が出力されたことに応じて内部信号を生成する論理回路を備えたものである。
【００１１】
また、この発明に係る他の半導体記憶装置の入力回路は、ある時刻に第１の論理電位から第２の論理電位に変化する外部信号に従って内部信号を生成し、その内部信号を内部回路に与える半導体記憶装置の入力回路であって、第１の論理電位と第２の論理電位の間の第１のしきい値電位を有し、外部信号の反転信号を出力する第１の反転回路、第１のしきい値電位と第２の論理電位の間の第２のしきい値電位を有し、外部信号の反転信号を出力する第２の反転回路、第１および第２の反転回路のうちの少なくとも一方から第１の論理電位が出力されたことに応じて内部信号を生成する第１の論理回路、第１および第２の反転回路の両方から第１の論理電位が出力されたことに応じて内部信号を生成する第２の論理回路、および半導体記憶装置のデータ出力期間は第１の論理回路と内部回路を結合し、それ以外の期間は第２の論理回路と内部回路を結合する切換手段を備えたものである。
【００１３】
【発明の実施の形態】
実施の形態を説明する前に、まず、この発明の原理について説明する。図１は、読出動作時のＤＲＡＭの構成を示すブロック図である。
【００１４】
図１を参照して、入力バッファ１１ａは、外部信号／ＥＸＴに従って内部信号／ＩＮＴを生成し、内部回路１０に与える。内部回路１０は、内部信号／ＩＮＴに従ってメモリセルアレイから読出したデータをグローバル信号入出力線対ＧＩＯを介して出力バッファ１９ａに与える。また、内部回路１０に含まれるＯＥＭ発生回路１２ａは、所定のタイミングで出力許可信号ＯＥＭを出力バッファ１９ａに与える。出力バッファ１９ａは、出力許可信号ＯＥＭに応答して、内部回路１０から与えられたデータを増幅して外部に出力する。
【００１５】
このデータ出力期間に電源ノイズが発生し、入力バッファ１１ａが誤動作（ＶIL不良）を生じやすい。そこで、この発明は、出力許可信号ＯＥＭを入力バッファ１１ａにも与えて、入力バッファ１１ａの初段インバータの充電電流と放電電流のレシオが出力許可信号ＯＥＭに応答して増大し、あるいはハーフラッチ回路のラッチ能力が出力許可信号ＯＥＭに応答して増大するようにして、データ出力期間における入力バッファ１１ａの誤動作を防止するものである。
【００１６】
以下、図に基づいてこの発明を詳細に説明する。
［実施の形態１］
図２は、この発明の実施の形態１によるＤＲＡＭの構成を示すブロック図である。図１を参照して、このＤＲＡＭは、制御信号入力端子１〜４、行アドレス信号入力端子群５、列アドレス信号入力端子群６、データ入力端子７およびデータ出力端子８を備える。また、このＤＲＡＭは、入力バッファ群１１、制御回路１２、メモリセルアレイ１３、行アドレスバッファ群１４、行デコーダ１５、列アドレスバッファ群１６、列デコーダ１７、センスアンプ＋入出力制御回路１８および入出力回路１９を備える。
【００１７】
入力バッファ群１１は、各制御信号入力端子１〜４に対応して設けられた入力バッファ１１ａを含み、制御信号入力端子１〜４を介して外部から与えられる制御信号ｅｘｔ／ＲＡＳ，ｅｘｔ／ＣＡＳ，ｅｘｔ／ＷＥ，ｅｘｔ／ＯＥの各々を内部信号に変換して制御回路１２に与える。制御回路１２は、入力バッファ群１１から与えられた内部信号に基づいて所定の動作モードを選択し、ＤＲＡＭ全体を制御する。
【００１８】
メモリセルアレイ１３は、それぞれが１ビットのデータを記憶する複数のメモリセルを含む。各メモリセルは行アドレスおよび列アドレスによって決定される所定のアドレスに配置される。
【００１９】
行アドレスバッファ群１４は行アドレス信号入力端子群５を介して外部から与えられる行アドレス信号を内部行アドレス信号に変換して行デコーダ１５に与える。行デコーダ１５は、行アドレスバッファ群１４から与えられた内部行アドレス信号に応答して、メモリセルアレイ１３の行アドレスを指定する。
【００２０】
列アドレスバッファ群１６は、列アドレス信号入力端子群６を介して外部から与えられる列アドレス信号を内部列アドレス信号に変換して列デコーダ１７に与える。列デコーダ１７は、列アドレスバッファ群１６から与えられた内部列アドレス信号に応答して、メモリセルアレイ１３の列アドレスを指定する。
【００２１】
センスアンプ＋入出力制御回路１８は、行デコーダ１５および列デコーダ１７によって指定されたアドレスのメモリセルをグローバル信号入出力線対ＧＩＯの一端に接続する。
【００２２】
グローバル信号入出力線対ＧＩＯの他端は、入出力回路１９に接続される。入出力回路１９は、書込動作時にデータ入力端子７から入力されたデータをグローバル信号入出力線対ＧＩＯを介して選択されたメモリセルに与え、読出動作時に選択されたメモリセルからの読出データをデータ出力端子８に出力する。
【００２３】
なお、図１の入力バッファ１１ａは図２の入力バッファ群１１に含まれる回路であり、図１のＯＥＭ発生回路１２ａは図２の制御回路１２に含まれる回路であり、図１の出力バッファ１９ａは図２の入出力回路１９に含まれる回路であり、図１の内部回路１０は図２の回路のうちの入力バッファ群１１および入出力回路１９以外のすべての回路を示している。
【００２４】
図３は、入力バッファ１１ａの構成を示す回路図である。図３を参照して、この入力バッファ１１ａは、ＰチャネルＭＯＳトランジスタ２１〜２４、ＮチャネルＭＯＳトランジスタ２５，２６およびインバータ２７，２８を含み、ＰチャネルＭＯＳトランジスタ２１，２２およびＮチャネルＭＯＳトランジスタ２５，２６はＮＯＲゲート２０を構成している。
【００２５】
ＰチャネルＭＯＳトランジスタ２１と２２は電源ライン７０とノードＮ２２の間に直列接続され、ＮチャネルＭＯＳトランジスタ２５と２６はノードＮ２２と接地ライン７１の間に並列に接続される。ＭＯＳトランジスタ２２と２５のゲートは、ともに外部信号／ＥＸＴ（ｅｘｔ／ＲＡＳ，ｅｘｔ／ＣＡＳ，ｅｘｔ／ＷＥまたはｅｘｔ／ＯＥ）を受ける。ＭＯＳトランジスタ２１と２６のゲートは、ともに接地される。
【００２６】
ＰチャネルＭＯＳトランジスタ２３と２４は電源ライン７０とノードＮ２２の間に直列接続される。出力許可信号ＯＥＭはインバータ２７を介してＰチャネルＭＯＳトランジスタ２３のゲートに入力される。ＰチャネルＭＯＳトランジスタ２４のゲートはＭＯＳトランジスタ２２，２５のゲートに接続される。インバータ２８の入力ノードはノードＮ２２に接続され、その出力が内部信号／ＩＮＴとなる。
【００２７】
次に、図３に示した入力バッファ１１ａの動作について説明する。出力許可信号ＯＥＭが非活性化レベルの「Ｌ」レベルであり、出力バッファ１９ａからデータが出力されていない期間は、ＰチャネルＭＯＳトランジスタ２３は非導通となる。したがって、外部信号／ＥＸＴが「Ｈ」レベルの場合は、ノードＮ２２の電荷はＮチャネルＭＯＳトランジスタ２５を介して接地ライン７１に流出し、ノードＮ２２は「Ｌ」レベルに放電されて内部信号／ＩＮＴは「Ｈ」レベルとなる。また、外部信号／ＥＸＴが「Ｌ」レベルの場合は、電源ライン７０からＰチャネルＭＯＳトランジスタ２１，２２を介してノードＮ２２に電荷が流入し、ノードＮ２２が「Ｈ」レベルに充電されて内部信号／ＩＮＴが「Ｌ」レベルとなる。
【００２８】
また、出力許可信号ＯＥＭが活性化レベルの「Ｈ」レベルとなり、出力バッファ１９ａからデータが出力されている期間は、ＰチャネルＭＯＳトランジスタ２３が導通する。したがって、外部信号／ＥＸＴが「Ｈ」レベルである場合は、ノードＮ２２の電荷はＮチャネルＭＯＳトランジスタ２５を介して接地ライン７１に流出し、ノードＮ２２は「Ｌ」レベルに放電されて内部信号／ＩＮＴは「Ｈ」レベルとなる。また、外部信号／ＥＸＴが「Ｌ」レベルになった場合は、電源ライン７０からＰチャネルＭＯＳトランジスタ２１，２２を介してノードＮ２２に電荷が流入するとともにＰチャネルＭＯＳトランジスタ２３，２４を介してノードＮ２２に電荷が流入し、ノードＮ２２が「Ｈ」レベルに充電されて内部信号／ＩＮＴが「Ｌ」レベルとなる。
【００２９】
この実施の形態では、データ出力期間はノードＮ２２を充電させるためのトランジスタを通常時の１つ（ＰチャネルＭＯＳトランジスタ２２）から２つ（ＰチャネルＭＯＳトランジスタ２２と２４）に増やして充電能力を増大させるので、たとえデータ出力期間に電源電位Ｖｃｃが一時的に低下してもノードＮ２２を十分に充電させることができる。したがって、データ出力期間においても内部信号／ＩＮＴを安定に生成することができ、内部回路１０の誤動作を防止することができる。
【００３０】
［実施の形態２］
図４は、この発明の実施の形態２によるＤＲＡＭの入力バッファ３０の構成を示す回路図である。
【００３１】
図４を参照して、この入力バッファ３０は、ＮＯＲゲート３１，３２、ＮＡＮＤゲート３３、インバータ３４〜３７およびＰチャネルＭＯＳトランジスタ３８，３９を含む。ＮＯＲゲート３１の充電電流と放電電流のレシオは、ＮＯＲゲート３２のそれよりも大きく設定されている。具体的には、ＮＯＲゲート３１の充電用のＰチャネルＭＯＳトランジスタ（図３のＰチャネルＭＯＳトランジスタ２１，２２）の駆動能力は、ＮＯＲゲート３２のそれよりも大きく設定されている。換言すると、ＮＯＲゲート３１の外部信号／ＥＸＴに対するしきい値（ＶILレベル）はＮＯＲゲート３２のしきい値よりも高く設定されている。ＮＯＲゲート３１のしきい値はデータ出力期間において最適値となり、ＮＯＲゲート３２のしきい値はそれ以外の期間に最適値となるように設定されている。
【００３２】
外部信号／ＥＸＴはＮＯＲゲート３１，３２の一方入力ノードに入力される。出力許可信号ＯＥＭは、インバータ３４を介してＮＯＲゲート３１の他方入力ノードに入力されるとともに、ＮＯＲゲート３２の他方入力ノードに直接入力される。ＮＯＲゲート３１の出力はインバータ３５を介してＮＡＮＤゲート３３の一方入力ノードに入力される。ＰチャネルＭＯＳトランジスタ３８は、電源ライン７０とインバータ３５の入力ノードの間に接続され、そのゲートはインバータ３５の出力を受ける。インバータ３５とＰチャネルＭＯＳトランジスタ３８はハーフラッチ回路を構成する。ＮＯＲゲート３２の出力はインバータ３６を介してＮＡＮＤゲート３３の他方入力ノードに入力される。ＰチャネルＭＯＳトランジスタ３９は、電源ライン７０とインバータ３６の入力ノードの間に接続され、そのゲートはインバータ３６の出力を受ける。インバータ３６とＰチャネルＭＯＳトランジスタ３９はハーフラッチ回路を構成する。ＮＡＮＤゲート３３の出力はインバータ３７に入力され、インバータ３７の出力は内部信号／ＩＮＴとなる。
【００３３】
次に、図４に示した入力バッファ３０の動作について説明する。出力許可信号ＯＥＭが「Ｌ」レベルであり、出力バッファ１９ａからデータが出力されていない期間は、ＮＯＲゲート３１の出力が「Ｌ」レベルに固定され、ＮＡＮＤゲート３３はインバータ３６の出力に対してインバータとして動作し、ＮＯＲゲート３２は外部信号／ＥＸＴに対してインバータとして動作する。したがって、外部信号／ＥＸＴが「Ｈ」レベルの場合は、ＮＯＲゲート３２の出力ノードＮ３２が「Ｌ」レベルに放電され、内部信号／ＩＮＴは「Ｈ」レベルとなる。また、外部信号／ＥＸＴが「Ｌ」レベルになった場合は、ＮＯＲゲート３２の出力ノードＮ３２が「Ｈ」レベルに充電され、内部信号／ＩＮＴは「Ｌ」レベルとなる。
【００３４】
また、出力許可信号ＯＥＭが「Ｈ」レベルであり、出力バッファ１９ａからデータが出力されている期間は、ＮＯＲゲート３２の出力が「Ｌ」レベルに固定され、ＮＡＮＤゲート３３はインバータ３５の出力に対してインバータとして動作し、ＮＯＲゲート３１は外部信号／ＥＸＴに対してインバータとして動作する。したがって、外部信号／ＥＸＴが「Ｈ」レベルの場合は、ＮＯＲゲート３１の出力ノードＮ３１が「Ｌ」レベルに放電され、内部信号／ＩＮＴが「Ｈ」レベルとなる。また、外部信号／ＥＸＴが「Ｌ」レベルになった場合は、ＮＯＲゲート３１の出力ノードＮ３１が「Ｈ」レベルに充電され、内部信号／ＩＮＴは「Ｌ」レベルとなる。
【００３５】
この実施の形態では、データ出力期間はレシオが大きなＮＯＲゲート３１を使用し、それ以外の期間はレシオが小さなＮＯＲゲート３２を使用するので、各期間において内部信号／ＩＮＴを安定に生成することができ、内部回路１０の誤動作を防止することができる。
【００３６】
［実施の形態３］
図５は、この発明の実施の形態３によるＤＲＡＭの入力バッファ４０の構成を示す回路図である。
【００３７】
図５を参照して、この入力バッファ４０は、ＮＯＲゲート４１〜４３、ＮＡＮＤゲート４４、インバータ４５〜４７、ＰチャネルＭＯＳトランジスタ４８，４９およびトランスファゲート５０，５１を含む。ＮＯＲゲート４１の充電電流と放電電流のレシオは、ＮＯＲゲート４２のレシオよりも大きく設定されている。
【００３８】
ＮＯＲゲート４１，４２の一方入力ノードはともに外部信号／ＥＸＴを受け、各々の他方入力ノードがともに接地されている。ＮＯＲゲート４１の出力は、インバータ４５を介してＮＯＲゲート４３およびＮＡＮＤゲート４４の一方入力ノードに入力される。ＮＯＲゲート４２の出力は、インバータ４６を介してＮＯＲゲート４３およびＮＡＮＤゲート４４の他方入力ノードに入力される。ＰチャネルＭＯＳトランジスタ４８は、電源ライン７０とインバータ４５の入力ノードとの間に接続され、そのゲートがインバータ４５の出力を受ける。ＰチャネルＭＯＳトランジスタ４９は、電源ライン７０とインバータ４６の入力ノードとの間に接続され、そのゲートはインバータ４６の出力を受ける。
【００３９】
トランスファゲート５０は、ＮＯＲゲート４３の出力ノードとインバータ４７の入力ノードとの間に接続され、そのＰチャネルＭＯＳトランジスタ側のゲート５０ａは信号ＯＥＭを受け、そのＮチャネルＭＯＳトランジスタ側のゲート５０ｂは信号ＯＥＭの反転信号／ＯＥＭを受ける。トランスファゲート５１は、ＮＡＮＤゲート４４の出力ノードとインバータ４７の入力ノードとの間に接続され、そのＰチャネルＭＯＳトランジスタ側のゲート５１ａは信号ＯＥＭの反転信号／ＯＥＭを受け、そのＮチャネルＭＯＳトランジスタ側のゲート５１ｂは信号ＯＥＭを受ける。インバータ４７の出力は内部信号／ＩＮＴとなる。
【００４０】
次に、図５に示した入力バッファ４０の動作について説明する。出力許可信号ＯＥＭが「Ｌ」レベルであり、出力バッファ１９ａからデータが出力されていない期間は、トランスファゲート５０が導通し、トランスファゲート５１が非導通となる。したがって、外部信号／ＥＸＴが「Ｌ」レベルとなり、ＮＯＲゲート４１，４２の出力の両方が「Ｈ」レベルになったとき内部信号／ＩＮＴは「Ｌ」レベルとなる。
【００４１】
また、出力許可信号ＯＥＭが「Ｈ」レベルであり、出力バッファ１９ａからデータが出力されている期間は、トランスファゲート５１が導通し、トランスファゲート５０が非導通となる。したがって、外部信号／ＥＸＴが「Ｌ」レベルとなり、ＮＯＲゲート４１，４２の出力のうちの少なくとも一方が「Ｈ」レベルになったとき内部信号／ＩＮＴは「Ｌ」レベルとなる。
【００４２】
この実施の形態では、実施の形態２と同じ効果が得られる他、データ出力期間では迅速に、それ以外の期間では確実に、内部信号／ＩＮＴを内部回路１０に与えることができる。
【００４３】
［実施の形態４］
図６は、この発明の実施の形態４によるＤＲＡＭの入力バッファ６０の構成を示す回路ブロック図である。
【００４４】
図６を参照して、この入力バッファ６０は、ＮＯＲゲート６１、ＮＡＮＤゲート６２、遅延回路６３、インバータ６４およびＰチャネルＭＯＳトランジスタ６５〜６７を含む。ＮＯＲゲート６１の一方入力ノードは外部信号／ＥＸＴを受け、その他方入力ノードは接地され、その出力がインバータ６４に入力される。インバータ６４の出力が内部信号／ＩＮＴとなる。
【００４５】
ＰチャネルＭＯＳトランジスタ６５は、電源ライン７０とインバータ６０の入力ノードＮ６１との間に接続され、そのゲートがインバータ６４の出力を受ける。ＰチャネルＭＯＳトランジスタ６７，６６は、電源ライン７０とインバータ６４の入力ノードＮ６１との間に直列接続され、ＰチャネルＭＯＳトランジスタ６６のゲートはインバータ６４の出力を受ける。
【００４６】
信号ＯＥＭは、遅延回路６３を介してＮＡＮＤゲート６２の一方入力ノードに入力されるとともに、ＮＡＮＤゲート６２の他方入力ノードに直接入力される。ＮＡＮＤゲート６２の出力φ６２がＰチャネルＭＯＳトランジスタ６７のゲートに入力される。
【００４７】
遅延回路６３は、直列接続された奇数個のインバータを含み、５ｎｓの遅延時間を持つ。ＮＡＮＤゲート６２と遅延回路６３はパルス発生回路を構成し、図７に示すように、信号ＯＥＭが「Ｌ」レベルから「Ｈ」レベルに立上がったことに応じてパルス幅が５ｎｓの負パルスを出力する。
【００４８】
次に、この入力バッファ６０の動作について説明する。出力許可信号ＯＥＭが「Ｌ」レベルであり、出力バッファ１９ａからデータが出力されていない期間は、ＮＡＮＤゲート６２の出力φ６２が「Ｈ」レベルとなり、ＰチャネルＭＯＳトランジスタ６７は非導通となる。この場合は、入力バッファ６０は図８の従来の入力バッファ８０と同じ構成となる。
【００４９】
次いで、出力許可信号ＯＥＭが「Ｌ」レベルから「Ｈ」レベルに立上がり、出力バッファ１９ａからのデータの出力が開始された場合は、ＮＡＮＤゲート６２から負パルスが出力され、５ｎｓ間はＰチャネルＭＯＳトランジスタ６７が導通する。したがって、この５ｎｓの期間に外部信号／ＥＸＴが「Ｈ」レベルから「Ｌ」レベルに立下がった場合は、インバータ６４の入力ノードＮ６１はＰチャネルＭＯＳトランジスタ６５とＰチャネルＭＯＳトランジスタ６６，６７の２つの経路を介して充電される。５ｎｓの経過後はＰチャネルＭＯＳトランジスタ６７は非導通となり、インバータ６４の入力ノードＮ６１の充電はＰチャネルＭＯＳトランジスタ６５のみで行なわれる。
【００５０】
この実施の形態では、データの出力が開始されてから５ｎｓ間はインバータ６４の入力ノードＮ６１を充電させるためのトランジスタを通常時の１つ（ＰチャネルＭＯＳトランジスタ６５）から２つ（ＰチャネルＭＯＳトランジスタ６５と６６）に増やして充電能力を増大させるので、この期間に電源電位Ｖｃｃが低下してもインバータ６４の入力ノードＮ６１を十分に充電することができる。したがって、内部信号／ＩＮＴを安定に生成することができ、内部回路１０の誤動作を防止することができる。
【００５２】
【発明の効果】
以上のように、この発明に係る半導体記憶装置の入力回路では、データ出力期間に活性化される出力が反転しやすい第１の反転回路と、それ以外の期間に活性化される出力が反転しにくい第２の反転回路とが設けられ、第１および第２の反転回路のうちの少なくとも一方の出力が反転したことに応じて内部信号が生成される。したがって、たとえデータ出力期間に電源電位が一時的に低下しても、第１の反転回路の出力に基づいて内部信号を安定に生成することができ、内部回路の誤動作を防止できる。
【００５３】
また、この発明に係る他の半導体記憶装置の入力回路では、出力が反転しやすい第１の反転回路と、出力が反転しにくい第２の反転回路とが設けられ、データ出力期間は第１および第２の反転回路の出力のうちの少なくとも一方が反転したことに応じて内部信号が生成され、それ以外の期間は第１および第２の反転回路の出力の両方が反転したことに応じて内部信号が生成される。したがって、たとえデータ出力期間に電源電位が一時的に低下しても、第１の反転回路の出力に基づいて内部信号を安定に生成することができ、内部回路の誤動作を防止できる。
【図面の簡単な説明】
【図１】 この発明の原理を説明するためのブロック図である。
【図２】 この発明の実施の形態１によるＤＲＡＭの構成を示すブロック図である。
【図３】 図２に示したＤＲＡＭの入力バッファの構成を示す回路図である。
【図４】 この発明の実施の形態２によるＤＲＡＭの入力バッファの構成を示す回路図である。
【図５】 この発明の実施の形態３によるＤＲＡＭの入力バッファの構成を示す回路図である。
【図６】 この発明の実施の形態４によるＤＲＡＭの入力バッファの構成を示す回路ブロック図である。
【図７】 図６に示した入力バッファの動作を説明するためのタイムチャートである。
【図８】 従来のＤＲＡＭの入力バッファの構成を示す回路図である。
【図９】 図８に示したＮＯＲゲートの構成を示す回路図である。
【符号の説明】
１〜４ 制御信号入力端子、５ 行アドレス信号入力端子群、６ 列アドレス信号入力端子群、７ データ入力端子、８ データ出力端子、１０ 内部回路、１１ 入力バッファ群、１１ａ，３０，４０，６０，８０ 入力バッファ、１２制御回路、１２ａ ＯＥＭ発生回路、１３ メモリセルアレイ、１４ 行アドレスバッファ群、１５ 行デコーダ、１６ 列アドレスバッファ群、１７ 列デコーダ、１８ センスアンプ＋入出力制御回路、１９ 入出力回路、１９ａ 出力バッファ、２０，３１，３２，４１〜４３，６１，８１ ＮＯＲゲート、２１〜２４，３８，３９，４８，４９，６５〜６７，８３，９１，９２ ＰチャネルＭＯＳトランジスタ、２５，２６，９３，９４ ＮチャネルＭＯＳトランジスタ、２７，２８，３４〜３７，４５〜４７，６４，８２ インバータ、３３，４４，６２ ＮＡＮＤゲート、５０，５１ トランスファゲート、６３ 遅延回路。
Claims (2)
- ある時刻に第１の論理電位から第２の論理電位に変化する外部信号に従って内部信号を生成し、該内部信号を内部回路に与える半導体記憶装置の入力回路であって、
前記半導体記憶装置のデータ出力期間に活性化され、前記第１の論理電位と前記第２の論理電位の間の第１のしきい値電位を有し、前記外部信号の反転信号を出力する第１の反転回路、
前記半導体記憶装置のデータ出力期間以外の期間に活性化され、前記第１のしきい値電位と前記第２の論理電位の間の第２のしきい値電位を有し、前記外部信号の反転信号を出力する第２の反転回路、および
前記第１および第２の反転回路のうちの少なくとも一方から前記第１の論理電位が出力されたことに応じて前記内部信号を生成する論理回路を備える、半導体記憶装置の入力回路。 - ある時刻に第１の論理電位から第２の論理電位に変化する外部信号に従って内部信号を生成し、該内部信号を内部回路に与える半導体記憶装置の入力回路であって、
前記第１の論理電位と前記第２の論理電位の間の第１のしきい値電位を有し、前記外部信号の反転信号を出力する第１の反転回路、
前記第１のしきい値電位と前記第２の論理電位の間の第２のしきい値電位を有し、前記外部信号の反転信号を出力する第２の反転回路、
前記第１および第２の反転回路のうちの少なくとも一方から前記第１の論理電位が出力されたことに応じて前記内部信号を生成する第１の論理回路、
前記第１および第２の反転回路の両方から前記第１の論理電位が出力されたことに応じて前記内部信号を生成する第２の論理回路、および
前記半導体記憶装置のデータ出力期間は前記第１の論理回路と前記内部回路を結合し、それ以外の期間は前記第２の論理回路と前記内部回路を結合する切換手段を備える、半導体記憶装置の入力回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12992196A JP3859766B2 (ja) | 1996-05-24 | 1996-05-24 | 半導体記憶装置の入力回路 |
| TW085112895A TW311300B (en) | 1996-05-24 | 1996-10-22 | Input circuit for semiconductor device |
| EP96117440A EP0809249B1 (en) | 1996-05-24 | 1996-10-30 | Input circuit for semiconductor memory device |
| DE69600633T DE69600633T2 (de) | 1996-05-24 | 1996-10-30 | Eingangsschaltung für Halbleiterspeicher |
| US08/755,813 US5894229A (en) | 1996-05-24 | 1996-11-26 | Input circuit of semiconductor memory device for generating an internal signal in accordance with an external signal and for applying it to an internal circuitry |
| KR1019960062070A KR100227059B1 (ko) | 1996-05-24 | 1996-12-05 | 반도체 기억 장치의 입력 회로 |
| CN96121880A CN1101081C (zh) | 1996-05-24 | 1996-12-05 | 半导体存储装置的输入电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12992196A JP3859766B2 (ja) | 1996-05-24 | 1996-05-24 | 半導体記憶装置の入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09312096A JPH09312096A (ja) | 1997-12-02 |
| JP3859766B2 true JP3859766B2 (ja) | 2006-12-20 |
Family
ID=15021704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12992196A Expired - Fee Related JP3859766B2 (ja) | 1996-05-24 | 1996-05-24 | 半導体記憶装置の入力回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5894229A (ja) |
| EP (1) | EP0809249B1 (ja) |
| JP (1) | JP3859766B2 (ja) |
| KR (1) | KR100227059B1 (ja) |
| CN (1) | CN1101081C (ja) |
| DE (1) | DE69600633T2 (ja) |
| TW (1) | TW311300B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239620B1 (en) * | 1999-11-29 | 2001-05-29 | International Business Machines Corporation | Method and apparatus for generating true/complement signals |
| US6753705B1 (en) * | 2000-07-27 | 2004-06-22 | Sigmatel, Inc. | Edge sensitive detection circuit |
| JP3813538B2 (ja) * | 2001-11-28 | 2006-08-23 | 富士通株式会社 | レベルシフタ |
| JP4145565B2 (ja) * | 2002-05-17 | 2008-09-03 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4320413B2 (ja) * | 2002-09-11 | 2009-08-26 | 日本電気株式会社 | 半導体集積回路およびレイアウト設計装置 |
| DE10244516B4 (de) * | 2002-09-25 | 2006-11-16 | Infineon Technologies Ag | Integrierte Schaltung mit einer Eingangsschaltung |
| KR102118570B1 (ko) | 2018-03-08 | 2020-06-03 | 경창산업주식회사 | 캠을 이용한 페달 답력 발생장치 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2596595B1 (fr) * | 1986-03-28 | 1988-05-13 | Radiotechnique Compelec | Porte logique mos du type domino |
| US4891792A (en) * | 1987-09-04 | 1990-01-02 | Hitachi, Ltd. | Static type semiconductor memory with multi-stage sense amplifier |
| JPH01183217A (ja) * | 1988-01-14 | 1989-07-21 | Nec Corp | 入力バッファ回路 |
| DE3855180T2 (de) * | 1988-10-24 | 1996-10-02 | Toshiba Kawasaki Kk | Programmierbarer Halbleiterspeicher |
| JPH02309810A (ja) * | 1989-05-25 | 1990-12-25 | Seiko Epson Corp | 半導体装置 |
| US5019724A (en) * | 1989-12-20 | 1991-05-28 | Sgs-Thomson Microelectronics, Inc. | Noise tolerant input buffer |
| JPH03253114A (ja) * | 1990-03-02 | 1991-11-12 | Nec Corp | 半導体装置 |
| JPH04219012A (ja) * | 1990-12-19 | 1992-08-10 | Toshiba Corp | 半導体集積回路 |
| JP3055223B2 (ja) * | 1991-07-04 | 2000-06-26 | 日本電気株式会社 | バッファ回路 |
| JP3055236B2 (ja) * | 1991-08-27 | 2000-06-26 | 日本電気株式会社 | 入力回路 |
| JP2737475B2 (ja) * | 1991-08-29 | 1998-04-08 | 日本電気株式会社 | 半導体記憶装置 |
| JPH05335898A (ja) * | 1992-05-28 | 1993-12-17 | Mitsubishi Electric Corp | 入力バッファ回路 |
| JPH06303123A (ja) * | 1993-04-19 | 1994-10-28 | Hitachi Ltd | 半導体集積回路 |
| US5467038A (en) * | 1994-02-15 | 1995-11-14 | Hewlett-Packard Company | Quick resolving latch |
| US5459437A (en) * | 1994-05-10 | 1995-10-17 | Integrated Device Technology | Logic gate with controllable hysteresis and high frequency voltage controlled oscillator |
| KR0179786B1 (ko) * | 1995-12-23 | 1999-04-01 | 문정환 | 출력버퍼 |
-
1996
- 1996-05-24 JP JP12992196A patent/JP3859766B2/ja not_active Expired - Fee Related
- 1996-10-22 TW TW085112895A patent/TW311300B/zh active
- 1996-10-30 DE DE69600633T patent/DE69600633T2/de not_active Expired - Fee Related
- 1996-10-30 EP EP96117440A patent/EP0809249B1/en not_active Expired - Lifetime
- 1996-11-26 US US08/755,813 patent/US5894229A/en not_active Expired - Fee Related
- 1996-12-05 KR KR1019960062070A patent/KR100227059B1/ko not_active IP Right Cessation
- 1996-12-05 CN CN96121880A patent/CN1101081C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0809249A1 (en) | 1997-11-26 |
| CN1166725A (zh) | 1997-12-03 |
| EP0809249B1 (en) | 1998-09-09 |
| KR100227059B1 (ko) | 1999-10-15 |
| CN1101081C (zh) | 2003-02-05 |
| DE69600633T2 (de) | 1999-03-18 |
| KR970076845A (ko) | 1997-12-12 |
| JPH09312096A (ja) | 1997-12-02 |
| TW311300B (en) | 1997-07-21 |
| DE69600633D1 (de) | 1998-10-15 |
| US5894229A (en) | 1999-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0624878B1 (en) | Semiconductor integrated circuit | |
| US6260128B1 (en) | Semiconductor memory device which operates in synchronism with a clock signal | |
| US7515492B2 (en) | Semiconductor memory device | |
| JPH08279289A (ja) | ワード線電圧昇圧回路 | |
| KR0137084B1 (ko) | 반도체 메모리 장치 | |
| US5200926A (en) | Semiconductor integrated circuit | |
| US20030189854A1 (en) | Semiconductor memory device having select circuit | |
| JP3859766B2 (ja) | 半導体記憶装置の入力回路 | |
| EP0202025A2 (en) | Booster circuit | |
| EP0194939A2 (en) | Semiconductor memory device | |
| US6404677B2 (en) | Semiconductor memory device capable of performing stable read operation and read method thereof | |
| US5270978A (en) | Nonvolatile memory circuit | |
| US6233188B1 (en) | Precharge control signal generating circuit | |
| KR950005171B1 (ko) | 전류 미러 증폭회로 및 그의 구동 방법 | |
| KR100272672B1 (ko) | 다이나믹 씨모오스 회로 | |
| US6002624A (en) | Semiconductor memory device with input/output masking function without destruction of data bit | |
| US6222787B1 (en) | Integrated circuit memory devices having improved sense and restore operation reliability | |
| JPH11214978A (ja) | 半導体装置 | |
| JPH1011968A (ja) | 半導体記憶装置 | |
| US5469402A (en) | Buffer circuit of a semiconductor memory device | |
| JP2977296B2 (ja) | 半導体メモリ装置 | |
| JP4068215B2 (ja) | 昇圧回路 | |
| KR0157287B1 (ko) | 반도체 메모리장치의 분리게이트 제어회로 | |
| US6493274B2 (en) | Data transfer circuit and semiconductor integrated circuit having the same | |
| JP3043696B2 (ja) | センスアンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |