TWI254987B - Material for forming insulating film with low dielectric constant, low dielectric insulating film, method for forming low dielectric insulating film and semiconductor device - Google Patents

Material for forming insulating film with low dielectric constant, low dielectric insulating film, method for forming low dielectric insulating film and semiconductor device Download PDF

Info

Publication number
TWI254987B
TWI254987B TW092113083A TW92113083A TWI254987B TW I254987 B TWI254987 B TW I254987B TW 092113083 A TW092113083 A TW 092113083A TW 92113083 A TW92113083 A TW 92113083A TW I254987 B TWI254987 B TW I254987B
Authority
TW
Taiwan
Prior art keywords
low dielectric
insulating film
fine particles
resin
dielectric constant
Prior art date
Application number
TW092113083A
Other languages
English (en)
Other versions
TW200400559A (en
Inventor
Hideo Nakagawa
Masaru Sasago
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Publication of TW200400559A publication Critical patent/TW200400559A/zh
Application granted granted Critical
Publication of TWI254987B publication Critical patent/TWI254987B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Description

1254987 玖、發明說明： 技術領域 本發明係關於一種形成具有低介電常數之絕緣膜i材料 •、一種具有低介電常數之絕緣膜、一種用以形成臭有低介 電常數之絕緣膜的方法、以及―種包含低介電常數之絕緣 膜的半導體裝置。 、近年來，含有低介電常數之絕緣膜的多層互連結媾已經 成為實現精密的、高速且低功耗運作之半導髀 的必要 條件。 ^ “ 入：：來^多層互連結構中所使用的慣用絕緣膜包括： 二私:數約為4.2之氧化石夕膜，或是介電常數約為3.7么摻雜 夕輕。同時，為進—步降低該低介電常數，近年 ^已經有人利用含有有機成份之摻雜甲基團厂）的氧化 石夕膜進行實驗。 ^〜 ^有有機成份之氧切膜的介電常數障 •5以下非常困難，所以必須採 -^ ^ ^ ^ ，、祙用具有細孔的絕緣膜， 疋所听的多孔膜。 2在將說明慣用的多孔膜技術 294 ^ 斗巴 jy Μ w ♦—慣用範例中< .A ^人 液所組成0"r 、“ -矽樹脂與-有 會在烘绪‘、進行烘烤，以便形成-多孔膜。於此 曰、七辱膜時於該有機溶劑產生汽化的部位中隨 號中所卜月的係日本專利特許公開申請案第200 1 ” '不的第—慣用範例與第二慣用範例 機溶劑 於此 85410 1254987 形成開孔。此例中，, 備形成該等έ 1 μ機：劑除了充當溶劑之外，亦具 溶液，採用旋成：：可於-基板上塗敷該 .烘爐(電氣壚)來烘烤該薄广’亚且利用-加熱板與-弟二慣用範例中可對 及一有L έ —矽樹脂、一有機溶劑、以 烤，以便形、々 孔刎又落液所組成的薄膜進行烘 僅可 多孔膜。於此範例中，藉由選擇發孔劑不 ^ ^ ^ ^成閉孔。此例中，該發孔劑會自然 地㈣生成膜中汽化消失。 接著將說明的伤 ,'、本專利特許公開申請案第8-181 Π3號 τ所知j示的裳-_ m W弟二慣用範例。 概念上，第：r广 μ —丨貝用视例之多孔膜具有最常見的結構，並 且可利用圖9所示 >、、々、、+ 、 ’、’谷履來形成。明確地說，如圖9所示， 容器101中本右士 、 ° 下面成份混合而成之溶液：碎樹脂1 〇 2、 發孔劑103、以及溶劑丨⑽。 一在日本專利特許公開申請案第8-181 133號中所揭示的第 一丨3用範例中，可藉由烘烤由下各成份所構成之溶液製作 而成之薄膜以便形成一多孔膜：芙（例如C60或C70)、矽樹 月曰以及有機溶劑。此例中，芙的中空部份會變成該多孔 膜中的細孑。 相較於無機矽樹脂，就第一、第二與第三慣用範例中、所 使用的矽樹脂而言，可以採用能夠降低介電常數的有機石、 樹脂，例如甲基矽酸鹽。 、 現在將參考圖丨〇八至丨〇F來說明利用溶液形成薄膜的惜用 85410 1254987 方法範例。一般來說，可以利用加熱板或是電氣爐來烘烤 已經藉由旋塗法於其上形成一薄膜的基板。 首先，如圖l〇A所示，可將半導體晶圓m放置在一被連 -接至一旋轉機制的轉軸1 π之上，然後可從溶液供應筒丨丨3 滴下用以形成一多孔膜之合宜劑量之溶液114在該半導體 晶圓1 12之上。 接著，如圖10B所示，轉軸U1會進行旋轉，用以轉動該 半導體晶圓1 1 2，彳疋而擴散溶液u 4，以便形成薄膜丨〗5。 接著，如圖i〇c所示，可將已經於其上形成該薄膜115的 半導體晶圓112放置在加熱板丨16之上並且進行退火，用以 畓發忒；谷撕1。此权序一般稱為預烘烤，其實施方式係在約 1 〇〇°C的溫度下進行約1至3分鐘。 接著，如圖10D所示，可將該半導體晶圓ιΐ2放置在欲於 約2喊的溫度下進行約丨至3分鐘退火處理的加熱板ιΐ7之 上。此程序一般稱為軟烘烤。 而後，如圖1 〇 E所示，可俾阶斗… J和所生成的半導體晶圓1 12放置 在電氣爐丨1 8之上’炊德咳二分泰尸 …、设知这电氣爐11 8的溫度升高至約 400°C與450oC之間，從而可认曰丄[ 而了\瑕向的設定溫度中實施約1小 時的退火處理。此程序一船敕& η 11 h 厅般％為硬烘烤，當完成此程序之 後便可於丰導體晶圓11?之上形# 々 ， “ <上开y成―多孔膜1 1 5 A。可以利用 一加熱板來實施硬烘烤。同庐从 ^ N I地，在使用邵份溶液時，較 佳的係可利用一加敎板於A认私 、、1 1权烘烤溫度與硬烘烤溫度之
間的中間溫度下實施約丨$ 八私，A 他1 I 土 J +鐘的退火處理。 圖1 0 F所示的係圖1 ο E中被喜t上人 T破長短虛線包圍之部份的放大圖 85410 1254987 。從圖10F可以看出’細孔119(圖中的白色部份）係位於該半 導體晶圓112之上的多孔膜U5A之中。 利用耐米壓痕試驗所取得的多孔膜⑴八之機械強度最大 、..勺為3 GPa#氏挺數。就半導體裝置目前實際使用的絕緣膜 而°氧化矽膜的模數約為7 8 G p a，含氟之氧化矽膜的模數 約為63 GPa，而含有機成份之氧化矽膜的模數則約為1〇 因此，及夕孔膜1丨〕A之機械強度小於目前半導體裝置之 多層互連^構中所使用之任何其它絕緣膜的機械強度，因 此，吾人希望能夠研發出具有更大機械強度的多孔膜。 圖11所#的係將一電線焊接至具有三層互連結構且利用 慣用之多孔膜作為絕緣膜的半導體裝置時所產生的剖面結 構。圖11中’元件符號120代表的係一半導體晶圓；元件： 號121代表的係一多孔膜；元件符號122、124及126代表的 係金屬互連線路；元件符號丨23、125、126及128代表的係 通道插孔；而元件符號129代表的則係一被連接至一外部互 連線路的焊墊。 如圖11所示，當電線130被浑接至焊墊129的上方時，會 在該焊墊1 2 9與該等多層互連線路中出現裂痕。 如上所述，多孔膜Π5Α的機械強度必須足以支撐被堆疊 成甩以.形成一多層結構之多層互連線路，並且足以在將= 導體裝置晶片安裝於一封裝元件中所進行的焊接過程中支 撐該等多層互連線路。當利用含有機成份之氧化碎膜作為 絕緣膜時’其機械強度恰巧為目前所採用之焊接技術的崩 潰強度，雖然吾人預期未來還會更進—步地發展出更佳的 85410 1254987 焊接技術，不過仍然迫切需要開發出具有更大機械強度的 多孔膜。 於該等第一與第二慣用範例中，該等開孔係隨意形成的 。所以’為貫現具有機落劑2.2至2.3之間介電常數k的絕緣 膜，於耐米壓痕試驗中最多僅能產生約5 Gpa以下的楊氏模 敛。此機械強度取決於第一或第二範例中用以形成該薄膜 的方法。明確地說’經過烘烤之後發孔劑與溶劑都已經不 存在’在該多孔膜之中僅剩下該矽樹脂，所以，該多孔膜 的機械強度將取決於該矽樹脂之原始強度及出孔率（單位骨曹 積中被細孔佔據的比例）。於第一或第二慣用範例中，當欲 進-步地降低該介電常數’必須提高出孔率，如此一來將 會降低其機械強度。 ^ 於第三慣用範例中，雖然經過 ,, 、从砖 < 後芙仍然後殘留在 孩夕孔膜之中，不過基本上_據+ Μ幾械強度戲曲決於該含有芙 的矽樹脂的強度，因而其強度莘 φ „ , 、 ^度寺同於弟一或第二慣用範例 產生的強度。同樣地，當笑旦 ，二、_ ^ 夫的重里百分比超過约3 0%時 ’邊寺芙之間便會互相連接 度。 疋而進一步地降低該機械強 目前所述的方式中，並無法利 卜 來取n余η α /成夕孔腠的慣用方法 構機械強…—女 u為矽树脂〈多孔膜本身的結 俄顿知度已經有所限制。 同k地’慣用的多孔膜僅土 要的機械f、产. 產生逐低於半導體裝置所需 钺铖&度，而且當欲降低 會導致梢it π吞 —Μ夕孔艇的介電常數時，還 文祛械強度下降的負面效果。 1254987 際使用一慣用 強度之半導體 因此，當半導體裝置之多層互連結構中I 的多孔膜時，便會出現無法製造出具有足夠 裝置的問題：而且還會出現一種問題，氺 也’沈疋即使能夠製 造出半導體晶片，可能會因為將該晶片安，壮 文及於封裝凡件時 產生破裂而無法完成該半導體裝置。 發明内容 «述之慣f的問題而言’本發明的目的係提高由多孔 膜製作而成之具有低介電常數之絕緣膜的機械強度。 為達到此目的，本發明中用以形成具有低介電常數之絕 緣膜的第一材料包括包含下面各成份的溶液：基本上由一 石夕原子與-氧原子組成^具有大量細孔的細微粒子、樹脂 以及溶劑。 當使用該第一材料來形成具有低介電常數之絕緣膜時， 可輕易且明確地形成具有低介電常數且大機械強度之絕緣 膜。 〆、啯低7丨遠* I心、吧琢朕的弟一柯种γ 該細微粒：的尺寸較佳的係約介於1 n m與3 〇 n m之間。 因此’ s所生成的低介電絕緣膜位於金屬互連線路之 時’如果該等金屬$ 屬互連、、果路為埋植式的互連線路的話， 可於該低介電絕竣睹 ^ · 、·、嗅中形成具有良好剖面形狀的互連溝 如不S寺至屬互連線路為圖案化之互連線路的話，便 形成無咖之麵絕緣膜。 在該用以形成且古 //tt7 n r ^ ^ Λ ^ _ ;ί電常數之絕緣膜的第一材料中，〕 錮Μ釭子中的每個細 、孔的尺寸較佳的係約介於〇 5 nm與3 11 85410 1254987 之間。 因此可於該細微粒子中明確地界定出大量的知孔 产亥用以形成具有低介電常數之絕緣膜的第」材 d細微粒子中該等細孔可予以部份限制或隔離。 中， 在該用以形成具有低介電常數之絕緣膜:: 較佳的係可藉由機械方式撞碎具有複數個隨“忙枓中， 的物質以形成該細微粒子。 。刀许〈開孔 因此’可明確地產生具有大量開孔的細微粒子 在該用以形成具有低介電常數之 較佳的係可藉由機械方式撞碎且有大材料·中， 孔的物質以形成該細微粒子/、 ^均勾散佈之閉 ^此’可明確地產生具有大量閉孔的細微粒子。 較數之絕緣膜的第一材料中， 曰’係可猎由化學作用來合成該細微粒子。 因此，可明確地產生大小均勾的細 在該用以形成具有低介電常數之的p — 該樹脂較佳的係珍樹脂。 錢的第一材料中， 度因此，可進—步地提高所生成之低介電絕緣膜的機械強 =中’·該碎樹脂較佳的係包括有機攻。 、匕’在所生成之低介雨么刀0 之外，、/欠 > m _中除了可提高機械強度 遂可降低介電常數。 促 二具有低介電常數之絕緣膜的第-材料中’ 1如較佳的係有機聚合物。 S54K) * 12 - 1254987 因此，可進一步地隆柄p 牛低所生成之低介電絕緣膜的介電常 數。 '在該用以形成具有低介電常數之絕緣膜的第一材料中， 孩溶液較佳的係進-步包括用以增強該樹脂與該細微粒子 間之鍵結效果的化合物。 因此’可進-步地提高所生成之低介電絕緣膜的機械強 度。 本發明中用以形成具有低介電常數之絕緣膜的第二材料 包括一細微粒子，並且可藉由機械方式撞碎基本上由一矽 原子與-氧原+所構成且具有#數個隨意分佈纟開孔的物 質以形成1¾細微粒子，而且該細微粒子具有由該等複數個 開孔所構成之大量細孔。 當使用該第二材料來形成具有低介電常數之絕緣膜時， 可以形成具有低介電常數且大機械強度之絕緣膜。此時在 製造半導體裝置的過程，在慣用多孔膜中會受到限制的溫 度、壓力、以及製造環境等條件都不會受到限制。所以， 製造具有隨意分佈之開孔的物質時可具有較高的自由度， 因而可產生具有較大機械強度的細微粒子。 本發明中用以形成具有低介電常數之絕緣膜的第三材料 包括一細微粒子，並且可藉由機械方式撞碎基本上由一石夕 原子與一氧原子所構成且具有大量實質均勻散佈之閉孔的 物質以形成該細微粒子，而且該細微粒子具有由該等閉孔 所構成之大量細孔。 當使用該第三材料來形成具有低介電常數之絕緣膜時， S5410 1254987 可以形成具有低介電常數且大機械強度… 製造半導體裝置的過程’在慣用多孔膜中Γ膜1 度、麼力、以及製造環境等條件都不到限帝 -製造具有實質均勾散佈之閉孔的物當時；二制 度，因而可產生具有較大機械強度的細微丰:有較“ 本發明二以形成具有低介電常數之絕；膜㈣ 包括，細知子，而IL可利用化學作用來/四 ，該細微粒子基本上係由—矽 卜 邊.鄉微 大量細孔。 氧原子组成且 當使用該第四材料來形成具有低介電常數之 可以形成具有低介電常數且大機械強度之絕緣膜。此 製造半導體裝置的過程’在慣用多孔膜中會受到限制 =壓力、以及m造環㈣條件都不會受到限制。所 :造具有大量細孔的物質時可具有較高的自由度，因 度生具有較大機械強度的細微粒子。 本發明中用以形成具有低介電常數之絕緣膜的方法 艰面的步驟：塗敷包含下面各成份的溶液於-基板上 薄膜：基本上由1原子與-氧原子組成且具 I孔的細微粒子、樹脂以及溶劑；對該基板進行退 、用以备發菽溶劑，從而由該薄膜形成具有低介電 •^絕緣膜。 ^本發明用以形成具有低介電常數之絕緣膜的万法 匕错由斜該基板進行退火處理，#包含該細微粒子、 月曰以及該溶劑的溶液中蒸發掉該溶劑以便形成該低介 時在 的溫 以， 自由 材料 粒子 具有 時， 時在 的溫 以， 而可 包括 以便 有大 火處 常數 中， 邊樹 電絕 1254987 緣膜。所以’該低介電絶緣膜的結構可將具有夂量細孔的 細微粒子’入$树脂結構中，從而產生低介電常數與大機 械強度。同樣地，當該溶液中的細微粒子比例螬加時，可 _降低介電常數，但郃不會降低機械強度。 在該用以形成具有低介電常數之絕緣膜的方法中，該細 微粒子的尺寸較佳的係約介於i nm與30 nm之間。 因此，當所生成的低介電絕緣膜位於金屬互連線路之間 時，如果該等金屬互連線路為埋植式的互連線路的話，便 可於泫低介私、”巴緣膜中形成具有良好剖面形狀的互連溝槽 ，如果泫等玉屬互連線路為圖案化之互連線路的話，便可 形成無間隙之光滑絕緣膜。 在該用以形成具有低介電常數之絕緣膜的方法中，該細 微粒子中的每個細孔的尺寸較佳的係約介於0.5謹與3 _ 之間。 . 在該用以形成具有低介電常 p ^ ^ .. ^ 又、、，巴啄膜的方法中，該 月曰較佳的係矽樹脂。 因此，可進一步地提高所生 度。 成 < 低介電絕緣膜的機械 此例中，-孩矽樹脂較佳的係包括有機矽 、Q此’在所生成之低介電絕緣膜中 、 之外，還可降低介電常數。 ^、了可提高機械強 在'石用以形成具有低介電常數 > 如" 脂較佳的係有機聚合物。 \《键的方法t^ <^5410 1254987 因此，$進，步地降低所生成之低介電絕緣膜的介電常 數。 在該用以 -液較佳的係 形成具有低介電常數之絕緣膜的方法中 二、 進/步包括用以增強該樹脂與該細微粒子間士 鍵結效果的化合物° 因此，町進/步地提高所生成之低介電絕緣膜的機械強 度。 在該用以形成具有低介電常數之絕緣膜的方法中，對該 基板進行退火的步驟較佳的係包括讓該細微粒子與該樹脂 產生鍵結的子少驟。 因此，可進/步地提高該低介電絕緣膜的機械強度。 本發明的低介笔、纟巴、纟豕膜包括·基本上由一石夕原子與 氧 原子組成且具有大量細孔的細微粒子；以及祜处/丄 久谈鍵結至該細 微粒子的樹脂。 - 構可讓該#脂與該具有 此可達到低介電常數與 因為本發明之低介電絕緣膜的結 大f細孔的細微粒子互相鍵結，因 大機械強度的目的。 π op 电 於1 n m與3 0 η πι之間。 因·此，當所生# ^ * 々低介電絕緣膜位於金屬万 時，如果該等金屬$^ ，> β互連線路之 可於該低介電絕緩^ ^ 、 、 、泉路的話， 吴中形成具有良好剖面形牯 ;如果該等金屬互 狀的互連溝: 形成無間隙之光滑絶緣膜。 冰各的話，便 S5410 1254987 在該低介電絕緣膜中，該細微粒子中每個該等細孔的尺 寸較ί圭的係約介於〇 . 5 n m與3 n m之間。 因此可於該細微粒子中明確地界定出大量的細孔。 -在該低介電絕緣膜中，該樹脂較佳的係矽樹脂。 因此，可進一步地提高該低介電絕緣膜的機械強度。 此例中，該碎樹脂較佳的係包括有機碎。 因此，在該低介電絕緣膜中除了可提高機械強度之外， 還可降低介電常數。 在該低介電絕緣膜中，該樹脂較佳的係有機聚合物。 因此，可進一步地降低該低介電絕緣膜的介電常數。 在該低介電絕緣膜中，該溶液較佳的係進一步包括用以 增強該樹脂與該細微粒子間之鍵結效果的化合物。 因此，可進一步地提高該低介電絕緣膜的機械強度。 本發明的半導體裝置包括複數條金屬互連線路，於該等 複數條金屬互連線路之間會形成一具有低介電常數之絕緣 膜，以及該低介電絕緣膜包括基本上由一矽原子與一氧原 子組成且具有大量細孔的細微粒子；以及被鍵結至該細微 粒子的樹脂。本文中的該等複數條金屬互連線路可能為一 下方金屬互連線路與一上方金屬互連線路，或形成於一互 連層·之中栢-鄰的金屬互連線路。 在本發明的半導體裝置中，即使該低介電絕緣膜的介'電 常數變低，其機械強度依然非常大，所以可避免於該等金 屬互連線路之中產生裂痕。 在該半導體裝置中，該細微粒子的尺寸較佳的係約介於1 nm <S5410 1254987 與3 Ο η ιΐΊ之間。 因此，如果該等金屬互連線路為埋植式的互連線路？、 ，便可於該低介電絕緣膜中形成具有良好剖面形二二 -溝槽：如果該等金屬互連線路為圖案彳卜+ 、 連 口衣化〈互連線路的咭， 便可形成無間隙之光滑絕緣膜。 在該半導體裝置中，該細微粒子中 τ呻调涊寺細孔的尺 較佳的係約介於0 · 5 nm與3 nm之間。 因此可於該細微粒子中明確地界定屮+曰 ’I〜$人置白勺細孔。 於該半導體裝置中，該樹脂較佳的係發樹脂。 因此，可進-步地提高該低介電絕緣膜的機械強度。 此例中，該矽樹脂較佳的係包括有機發。 、 因此，在5亥低介電絕緣膜中除了可彳 J」徒呵機械強度之外， 返可降低介電常數。 於該半導體裝置中’該樹脂較佳的係有機聚合物。. 因此，可進-步地降低該低介電絕緣膜的介電常數。 在該半導體裝置中’該低介電絕緣膜較佳的係 勺 括用以增強該樹脂與該細微粒子間之士 ^ ^ ^〜政果的化合物。 Q此，可進一步地提高該低介電 巴、、、彖馭的機械強度。 貫施方式 具體·貫施例」 現將參考圖1來說明本發明之具體實 7、‘例1。在且體余 例1中’用以職具有低介電常數之 …3、 匕、仏敁的材料為一、、女七 如圖丨所示’根據具體實施例丨的 …。 中，祐日勺拎·〜， 〈计、狄載於一容器丨之 中亚且包括.矽樹脂2作為樹脂；細 μ权子j，各粒子皆
«S54IO 1254987 具有大量的細孔；以及溶劑4。 可以利用無機矽、有機矽、或兩者混合物作為矽樹脂2。 當使用有機碎時便可進一步地降低所生成之低介電絕緣膜 -的介電常數。 該等具有大量細孔的細微粒子3基本上係由一藉由一矽 原子與一氧原子之間的键結而構成之化合物製作而成，該 等細孔可互相連結，亦可彼此獨立。 首先將說明的係用以製備具有大量開孔（互連孔）之細微 粒子3的方法。 可藉由撞碎中孔性矽土或具規律性（例如蜂巢狀結構）之 沸石晶體來製備此等細微粒子3。或者，可將第一或第二慣 用乾例中所述之用以形成多孔膜或多孔結構的烘烤溫度提 南至高於第—或第二慣用範例中所使用的溫度，以便產生 一可增強♦樹脂之間的交聯效果的多孔膜或多孔結構，並 且可知碎孩多孔膜或多孔結構以提供該等細微粒子3。或者 可以利用纟元氧矽（例如四甲氧基矽烷或四乙氧基矽垸）水解 《後所取得之膠質矽土（尤其是球狀的膠質矽土）來作為該 等細微粒子3。 接著將說明的係用以製備具有大量閉孔（獨立孔）之細微 粒子3的方法。 可藉田撞碎以有機聚合物之細微粒子作為發孔劑而形成 (户孔搞或多孔結構來製備此等細微粒子。此例中同樣可 或第—慣用範例中所述之用以形成多孔膜或多孔結 構的供烤溫度提高至高於第一或第二慣用範例中所使用的 S54I0 1254987 JL ^ > ’、气夕孔結構以提供該等 r 一 的結構可能係在作為晶 Α (尤其是球狀的膠質矽 或多孔結構’並且可撞辞該多 細微粒子3。或者’該等細微粒子 -核之有機聚合物附近附著著膠質石夕 土） 不論在何種情況，該細微粒 的係約介於1 n m 個細孔的尺寸較佳的係 0旳尺寸較佳 與30 nm之間，而該細微粒子3中每 約介於0.5 nm與3 nm之間。 溶劑4可能為實質上可於預 力、了，、从砖與軟烘烤的溫度下完全 蒸發的溶劑，其範例如下：醇類，例如甲醇、乙醇、以及 異丙S手；以及有機溶劑，例如環已烷、NMp(甲基吡咯酮） 、PGMEA(單甲基醚丙二醇乙酸酯）、pgmE(單甲基醚丙二 醇）、以及PGMPE(單丙基醚丙二醇）。 具體實施例2 現將參考圖2 A與2B來說明本發明之具體實施例2。在具體 實施例2中，用以形成具有低介電常數之絶、素膜的材料為一 細微粒子。 θ，Λ c 一 I 6的多孔結構5，而圖2 Β 圖2 Α所tf的係用以製備細微粒子 一 < A之細微粒子6。 所示的係藉由撞碎多孔結構5製備而 容Hb 其中的開孔’藉由撞碎多 的細微粒子6。為能夠 辨H古彳& 、夕 > #快速旋轉的渦葉產生撞 撝械万式撞砰多孔結構5，可藉由與1 、 、 敕，七9 ^L访5贞該贫閉容器的内側護 4，或疋礙密閉容器中的多孔結構〕 辟ί 4 r, 4、+ 产以此種方式來製備該等 土產生石亚撞來撞碎該多孔結構5。场 ^孔結構〇具有複數個隨意分佈具 孔結構5便可取得各具有大量細孔 85410 -20 - 1254987 細微粒子6時，^ , , > 斤生成的細微粒子會呈規夂妨* a i 佳的““從讀些細微粒子 /，所以較 尺寸约介於、與κ間/ 微粒子6，使其 •可以使用中孔、 Z：曰赠/个V 石夕土或具規律性（例如 石晶體作為讀多 拿果狀、结構）之、、# 夕孔結構：）Q或者，阵穿一 〜米 中所述之用以形了7“ -或弟二慣用範 合二二 吴或多孔結構的烘烤溫戶（涵， 度）挺同土向於第— 又（是烘烤溫 姦士 4才 丨貝用乾例中所使用的、、取庳 產生一可增強矽樹 j的鐵度，以便 u 之間的叉聯效果的多 ，亚且可利用此多4 r^、夕 夕孔腠或多孔結構
、、/ / 或夕孔結構作為該多孔έ士槿S 孫細微粒子6由十/ 夕礼、、'口構D。 、 母個細孔的尺寸較佳的係約介於〇 5 3 111ΙΚ 間。 1 力、D nm 與 具體貫施例3 實=7二==Γ本發明之具體實施例 微粒子8。 形成具有低介電常數之絕緣膜的材料為細 以所:的係用以製備細微粒子8的多孔結構7，而圖3B 所=的係藉由撞碎多孔結構7製備而成之細微粒子8。 結構7具有大量實質均勾散佈其中的閉孔，藉由機械 、、丘卞夕孔、4構7便可取得各具有大量細孔的細微粒子8 、=此夠以哉械方式撞碎多孔結構7，可藉由與快速旋轉的 咼葉產生知擊，或是讓密閉容器中的多孔結構7與該密閉容 叩的内側镘壁產生碰撞來撞碎該多孔結構7。當以此種方式 來I[備該等細微粒子8時，所生成的細微粒子會呈現各種尺 寸’所以較佳的係能夠從該些細微粒子中選出適當的細微 8541() 1254987 粒子8 ’使政 夕 ，、尺寸71於1請與30 nm之間。 . 、、°構7可能為以有機聚合物之細微粒子作為發孔 劑而形成+ ， # 一广二〜夕孔膜或多孔結構。當此例中的烘烤溫度被提 -高芏向於第— 〜一 或弟_丨貝用範例所使用的溫 多孔結構7 η 4兰1^ 1 ^ ^可產生極大的機械強度。該細微粒子8中每 個細孔的Ρ 、Κ寸較佳的係約介於0.5 ηπι與3 nm之間。 具體貫施例4 見71卞参考圖4 A至4C來說明本發明之具體實施例4。在具體 貝她例4中，用以形成具有低介電常數之絕緣膜的材料為利 用化學作用所合成的細微粒子。 图A為利用化學作用合成且具有大量細孔之第一細微粒 子1 0 A。第一細微粒子丨〇 a係利用烷氧矽㈠列如四甲氧基矽烷 或四乙氧基矽烷）水解之後所產生之膠質矽土（尤其是球狀 的膠質秒土）製作而成的細微粒子9a，該細微粒子9a具有大 量的細孔。該細微粒子9 a可能為中孔性矽土或沸石晶體所製 成的細微粒子，而非由膠質矽土所製成的細微粒子。 圖4 B為利用化學作用合成且具有大量細孔之第二細微粒 子丨0 B。該第二細微粒子1 〇 B的結構可能係在具有極小直徑 <有機聚合物1 0 a附近實質均勻地附著著各具有大量細孔的 細微粒子9 a。該細微粒子9 a可能為利用烷氧矽（例如四甲氧 基石夕坑或四乙氧基石夕使）水卿之傻所產生之’%、賀石夕土。或者 ，該細微粒子9 a可能為中孔性碎土或;弗石晶體所製成的細微 粒子，而非由膠質矽土所製成的細微粒子。再者，該細微 粒子9 a與該有機聚合物1 0 a可能為球狀或多面體形狀。 S5410 22 1254987 圖4 C為利用化學作用合成且具有大量細孔之第三細微粒 子1 0 c。該第三細微粒子1 0 C的結構係在具有極小直徑之有 機聚合物1 〇b附近實質均勻地附著著各具有大量細孔的細 微粒子9a。該細微粒子9a可能為利用烷氧矽（例如四甲氧基 石夕燒或四乙氧基矽烷）水解之後所產生之膠質矽土。或者， $亥細微粒子9 a可能為中孔性>5夕土或；、弗石晶體所製成的細微 粒子’而非由膠質矽土所製成的細微粒子。再者，該細微 粒子9a與該有機聚合物1 〇b可能為球狀或多面體形狀。再者 ’較佳的係該等細微粒子9 a並非實質均勻地附著在該有機聚 合物附近，而係呈現特列方式，用以提高該第三細微粒子 1 0 C的機械強度。 第一細微粒子1 〇A、第二細微粒子1 0B、或第三細微粒子 10C的尺寸較佳的係約介於1 lim與3〇 lim之間，而該細微粒 子9a中每個細孔的尺寸較佳的係約介於〇 5 nrn與3 nm之間。 具體實施例5 現將參考圖5八至5E來說明本發明之具體實施例5。具體實 施例）中所具現的係具有低介電常數之絕緣膜以及利用具 體貫犯例1之溶液形成該具有低介電常數之絕緣膜的方法。 皆先’如圖5 A所示，將先製備具體實施例1的溶液。明確 地2 在^备1 <中含有包含下面各成份的溶液：矽樹脂2 、具體貫施例2至4中任一具體實施例所述的細微粒子3、·以 及落刎4。接著，可將半導體晶圓1 2放置在一被連接至一旋 A k制的τ專軸1 1 <上，然後可從被連接至容器1的溶液供應 筒k滴下3立刎量I溶液1 4在該半導體晶圓1 2之上。 85410 -23 - 1254987 接杳如圖5 B所示，轉軸1 I會進行旋轉，用以轉動1?半 導體晶圓12,從而擴散溶液丨4，以便形成薄膜15. 接著，如圖5C所示，可將已經於其上形成該薄膜丨5的半 導體晶圓丨2放置在加熱板丨6之上並且進行退火，用以蒸發 該溶劑。此程序一般稱為預烘烤，其實施方式係在約丨001 的溫度下進行約1至3分鐘。 接著，如圖5D所示，可將該半導體晶圓12放置在加熱板 1 7〜上並且於約2 0 0 °C的溫度下進行約}至3分鐘退火處理 。此程序一般稱為軟烘烤。 而後’如圖5E所示，可將該半導體晶圓12放置在電氣爐 18之上，然後將孩電氣爐18的溫度升高至約 义間，伙而可於取向的設定溫度中實施約1小時的退火處理 。此程序-般稱為硬烘烤，當完成此程序之後便可於半導 體晶圓1 2之上形成一句人二、 - s邊矽樹脂2與該等細微粒子3在内 之具有低介電常數之绰绘腊κ Λ 〜、、巴、·豕felSA。可以利用一加熱板來膏施 硬烘烤。同樣地，較佳的係 ” 、 、利用这叙烘烤與該硬烘烤 之間的加4板於介於軟怔祕 ”下〜約〗」 考溫度與硬烘烤溫度之間的中間 /皿度下貝她、，力1主J V刀鐘的退火處理。 U ρ、她例）中’矽樹脂2於其結構中… ，因·為於軟烘烤期間便可大 、上相最穩疋 於後續的硬烘烤則會交聯矽加 夕戰堍…構， 膜Ι5Α相當地堅硬且具有極大的機械強戶 每 烤期間該等玲樹脂2會互相鍵結，而且:等=言；，於軟烘 的細微粒子3與該销脂2亦會^目鍵^大量細孔 幻41() -24. 1254987 如此一來，具體實施例中之該低介電絕緣膜丨5A的結構中 便可狼孩矽樹脂2與該等具有細孔之細微粒子3彼此牢牢地 鍵結在一起。因此，相較於僅利用矽樹脂所製成之矽氧烷 〜構，孩低介電絕緣膜1 5 A係一非常堅硬且機械強度極大的 多孔膜。 具體實施例6 現將翏考圖6A、6B、7八與7β來說明本發明之具體實施例 6。具體實施例6中所具現的同樣係具有低介電常數之絕緣 膜以及利用具體實施例1之溶液形成該具有低介電常數之 免緣膜的方法。 當利用具體實施例5所逑之方法來形成具有低介電常數 <絕緣膜時，該等細孔形成於該低介電絕緣膜中的狀態會 Q磺落劑的分子結構而有所不同。明確地說，當在使用可 由預烘烤而貫^全务發的溶劑（例如醇類）的情況（1 )下 k、了在孩等細微粒子中具有大量的細孔之外實質上便毫 典任何細孔存在。不過，當在使用於預烘烤期間無法完全 ^仁是部會在軟烘烤期間完全蒸發的溶劑的情況（2 )下， 而且該溶劑係由直鏈式分子或具有近似於直鏈結構的分子 所組成時’那麼除了在該等細微粒子中具有大量的細孔之 外在對應該5夕樹脂的邵位中便即可能會形成開孔。如此 來’形成於具有低介電常數之絕緣膜之中的細孔狀態便 G取夬於落劑的種類。現在將參考圖6 a與6 B加以說明。 圖6A所示的係形成於半導體晶圓2〇之上之第一低介電絕 緣艇2 1之剖面結構，該第—低介電絕緣膜2丨包括一具有細
S54IO -25 > 1254987 孔的咬樹呢22以及各且 ，矽柯w、 〜 入夏細孔之細微耘子？， ， 夕錢22内的白色 —子…此圖中 介電絕緣㈣中，在該等細;；；便係一細孔。於該第-低 而且“樹脂22内會形成開孔：子内:有大量的細孔， 電έ邑緣傅1 因此整體而今兮〃 5· 丨係一具有開孔 。（卜低介 圖6Β所示的係形成於半”广 緣膜24之剖面結構，該第”曰020之上〈第二低介電絕 孔的石夕樹脂22以及各具有=介電絕緣膜24包括—沒有細 二低介電絶緣膜24中，在^ 4 (細师予23。於該第 整體而言該第二低介電；脂22内沒有任何開孔，因此 膜。 袭心係-具有大量閉孔的多孔 ，=Γ係圖“中之第-低介電絕緣膜Μ的… J以利用用以形成且古桢人 叨弔—狀怨 得該第-狀態，”溶所中:|電常數之絶緣膜的材料來取 低於3“一 蝴重量百分比約 佔大多數，且h孔之狀態中_樹脂22之結構 -樹脂…==係存在於此結構中，該 地鍵社在Γ 有細孔之細微粒子23彼此會牢牢 ㊣如第一狀態般地將機械強度大於兮㈣ 口--的細微粒子23導入該矽樹脂22之結 ^ 薄膜的機械-择度便會大於僅由 成’々生成的 械強度。 7树知22所組成〈結構的機 ㈣所示的係圖6A中之第一低介電絕緣膜 · 得IS利用用以形成具有低介電常“絕緣膜的材 …二狀態，其中溶質中之細微粒子23的重 = <S54I() 1254987 向於 3 0 vv t % 二 ς η 土vvt%。於第二狀能 子23會對應於嗦第—八人τ " ”有姻礼的細微粒 細微粒子”… |兒絕緣膜2丨的主晶架，而相鄰的 尸一貝丨會处過矽樹脂22 -態中，可如 波此產生鍵結。於第二狀 微转子，3道^、、7讀地將機械強度大於該碎樹脂22的細 >入孩矽樹脂22之結構中 ^ 的機械強度便合遠太、人信+ 中。所以，所生成的薄膜 t a 1C大於僅由石夕樹 強度，此外， 且成〈結構的機械 / f具有細孔 < 么你 第—狀態中的比例，所以可以進一子;;的比例高於 電常數。 V地降低該非常低的介 目則為止’在根據具體實施例 係將各具有大量細孔的細微粒子道入广…㈣中都 以該低介兩〜r 〜子導入石夕樹脂的結構中，所 強产$可變成具有約2.5以下之介電常數且機械 J " 挺。根據具體實施例5或6之低介 的機械強度約大於6(}pa揚氏㈣。 -〜巴錢 挺了之，在根據具體實 有士旦4 1 、… j 4 低介電絕緣膜中，且 、，里 '則且被導入用以於該薄膜中產生細孔的: 亚不會於成型期間消失，會、“工予 之中，# r伤‘，* 保田在孩所生成的多孔膜 亚且_樹脂之結構產生極強的 吴 ，與使用芙的情況不同的係，當溶液中兮等：："以 微粒子的重量百分比提高至3。二…有細孔的細 介電絕緣膜之出孔率而$ /便精由提焉該低 千町、少降低孩介電常數時，允了入 降低其機械強度，反而會提高其顧強度。 、 當使用有機帽中珍會與一有機基團(例如 鍵結在一起）戎菩人古古# a . :)互相 ()戍疋5有有機硬之领脂作為發樹脂時， 854 ί() -27- 1254987 進一步地降低所生成之低介電絕緣膜的介電常數。 同樣地，當使用有機聚合物（例如透過芳香基_酸基鍵或芳 香基-芳香基鍵所形成之聚合物）取代咬樹脂時，可以進一步 .地降賴生成之齡電崎膜的介電常數。這關為整體 而言MSQ的介電常數約為2.9’而有機聚合物的介電常數則 僅約為2·6。所以’因為此關係對於含有碎樹脂與具有細孔 之有機聚合物W孔膜，成立’因此只要以有機聚合物 取代該矽樹脂便可輕易地降低該介電常數。
同樣地，在圖7Α所示之第一低介電絕緣膜21的第一狀態 中，當額外地添加用以增強該矽樹脂與該等細微粒子間之 鍵結效果的化合物時’便可進一步地提高機械強度。
再者，&圖7Β所示之第一低介電絕緣膜21的第二狀態中 ，當額外地添加用以增強内含於該矽樹脂中之該等細微粒 子間之鍵結效果的化合物時，便可進一步地提高機械強度、 可當作用以增強該矽樹脂與該等細微粒子間之鍵結效果 的化合物為烷氧矽。舉例來說，在二甲基二甲氧基矽烷中 共有兩個甲基團（CH^)及兩個甲氧基團（CH3〇-)被鍵結至矽 (Si)足中，所以，用以形成該薄膜所實施的軟烘烤與硬烘烤 可加速涊矽樹脂與該等細微粒子之間的交聯效果。同樣地 ，因為烷氧矽可加速細微粒子之間的交聯效果並且可加速 有機聚合物與細微粒子之間的交聯效果，所以非常適合'作 為本發明中用以增強鍵結效果的化合物。 具體實施例7 兌知f考圖8來說明本發明之具體實施例7。具體實施例 85410 -28 - 1254987
中所具現的係包各且有低I / 匕。，、有低；丨电吊數〈絕緣膜的半導體裝置。 固8所示的係將一電線 受土 Λ有夕層互連結構（舉例來 口兄’二層的互連結構）且利用且余 /旦貝把例^或6之低介電絕緣 吴乍為絕緣膜的半導體裝置 一 艾々屋生之剖w結構。圖1 1中 兀件符唬3 0代表的係一半導曰·— 係一 0，凡件符號31代表的 ^ 兀仵付唬3 2、3 4及3 6代嘉 的係金屬互連線路：元件符 ^ 及代表 请，千？, 仃5虎、3)、％及38代表的係通 插孔’而兀件符號39代表 線路的焊塾。全屬互、…係？皮連接至-外邵互連 至屬互連線路3 9、3 4、1 a aa人h> , 鈉十/人 一 4 j6的金屬材料可能為 銅或館合金屬互速蚱欠.. … m❹銅質互連線路時可以銅作為 ”插孔：使心質互連線路時則可則I作為通道插孔。 广8所示，當電線4。被焊接至焊塾39的上方面之後便可 將該半導體裝Η裝⑽中未顯示的封裝元件中。 在具體貫施例7中，因玉發 、壯 為心低介電絕緣膜3 1之機械強度大 於慣用多孔膜的機械強度’所以並不會在坪塾似金屬互 ,°4及j6中出現裂痕。同樣地’因為’該低介電 絕緣膜3 1具有強女的+旦 、力I來支撐該等金屬互連線路32、34 及36，所以所生成 J干等植叙置會相當地穩定。 - 圖式簡單說明
圖〗為根據本發明且_余、A "F、她例1用以形成具有低介電常數 之絕緣膜之材料的溶液的剖面圖； . 圖2 A與2 B為根據太狄 本♦明具體實施例2用以形成具有低介 電常數之絕緣膜之材料μ a 才科的細微粒子的剖面圖； S5410 -29- 1254987 圖3 A與3 B為根據本發明具體實施例3用以形成具有低介 電常數之絕緣膜之材料的細微粒子的剖面圖； 圖4A、4B與4C為根據本發明具體實施例4用以形成具有低 -介電常數之絕緣膜之材料的細微粒子的剖面圖： 圖5 A、5 B、5 C、5 D與5 E為根據本發明具體實施例5用以 形成具有低介電常數之絕緣膜之方法的程序的剖面圖； 圖6A與6B為根據本發明具體實施例6之低介電絕緣膜的 剖面圖； 圖7 A與7B為根據本發明具體實施例6之低介電絕緣膜的 剖面圖； 圖8為根據本發明具體實施例7之半導體裝置的剖面圖； 圖9為用以形成一慣用多孔膜的溶液之概念圖； 圖10A、10B、IOC、10D、10E與10F為用以形成慣用多孔 膜之方法的程序的剖面圖；以及 圖11為解釋使用慣用多孔膜之半導體裝置中所發生的問 題的剖面圖。 圖式代表符號說明 1 容器 2 石夕樹脂 飞 - - 細微粒子 4 溶劑 5 多孔結構 6 細微粒子 7 多孔結構 8 細微粒子 8541() -3〇 - 1254987 9 a 細微粒子 1 OA 第一細微粒子 1 OB 第二細微粒子 IOC 第三細微粒子 10a 有機聚合物 1 Ob 有機聚合物 11 轉軸 12 半導體晶圓 13 溶液供應筒 14 溶液 15 薄膜 1 5A 具有低介電常數之絕緣膜 16，17 加熱板 18 電氣爐 20 半導體晶圓 2 1 第一低介電絕緣膜 22 石夕樹脂 23 細微粒子 24 弟一低介電絕、纟豕膜： 30 半導體晶圓 3 1 * 具有低介電常數之絕緣膜 3 2, 34, 3 6, 3 8 金屬互連線路 ο η o r ^ -7 j jj ^ , j / 通道插孔 3 9 焊蟄 40 電線 85410 1254987 10 1 容器 1 02 矽樹脂 103 發孔劑 1 04 111 溶劑 轉軸 112 113 半導體晶圓 溶液供應筒 114 1 1 5 溶液 薄膜 1 1 5 A 多孔膜 1 1 6，1 1 7 加熱板 118 電氣爐 119 細孑L 120 121 半導體晶圓 多孔膜 122, 124, 126, 128 金屬互連線路 123, 125, 127 通道插孔 129 焊墊 1 3 0 電線 85410

Claims (1)

1254987 拾、申請專利範圍： 1 . 一種用以形成具有低介電常數之絕緣膜之材料，其包括 包含下面各成份的溶液：原則上由一矽原子與一氧原子 ' 組成且具有大量細孔的細微粒子、樹脂以及溶劑。 2. 如申請專利範圍第1項之用以形成具有低介電常數之絕 緣膜之材料， 其中該細微粒子的尺寸約介於丨nm與3 0 nm之間。 3. 如申請專利範圍第1項之用以形成具有低介電常數之絕 緣膜之材料， 其中該細微粒子中各細孔的尺寸約介於0.5 n m與3 n m 之間。 4. 如申請專利範圍第1項之用以形成具有低介電常數之絕 緣膜之材料， 其中該細微粒子中該等細孔會部份受到限制。 5. 如申請專利範圍第1項之用以形成具有低介電常數之絕 緣膜之材料， 其中該細微粒子中該等細孔會被隔離。 6. 如申請專利範圍第1項之用以形成具有低介電常數之絕 緣膜之材料， 其中可1藉由機械方式撞砰具有複數個隨意分佈之開 孔的物質以形成該細微粒子。 ' 7. 如申請專利範圍第1項之用以形成具有低介電常數之絕 緣膜之材料， 其中可藉由機械方式撞碎具有大量實質均句散佈之 H5410 閉孔的物質以形成亏 乂邊細微 如申請專利範圍第j 丄 ，' <用 予 緣膜之材料’其中可 以形成具有低介電 Q 峻過化越於 A双 < 絕 .如申請專利範圍第之用^作用來合成該細微粒子。 緣膜之材料，其中兮 以形成具有低介雷& ★ T為树脂係i %㊉數之举 10,如申請專利範圍第 、、树脂。 貝〈用以I丄 緣膜之材料， 成具有低介雷皆私 兒吊数〈絶 其中該石夕樹脂包括有機續。 π .如申請專利範圍第丨項 緣膜之材料， ν成〃有低介電常數之嘹 其中該樹脂係-有機聚合物。 12’如申請專利範圍第4之用以 緣膜之材料， 〃有低介電常數之絕 其中該溶液進一步Α 不叫 匕括用以增強該樹脂盥二 、 子間之鍵結效果的化合物。 /、邊細微粒 13.-種用以形成具有低介電常數 細微粒子， 4k材料，其包含 可藉由機械方式撞碎原則上係由一矽原子盥一— 予組成’且具有複數個隨意分佈之開孔的物皙以形：原 細微粒予，並且可藉由該等複數個開孔形成該 細孔的細微粒子。 里 14·—種用以形成具有低介電常數之絕緣膜之 細微粒子， /、包含 可藉由機械方式撞碎原則上係由— /々、于興—氧原 H5410 1254987 子所組成，且具有大量實質均勻散佈之閉孔的物質以形 成該細微粒子，並且可藉由該等閉孔形成該具有大量細 孔的細微粒子。 1 5 . —種用以形成具有低介電常數之絕緣膜之材料，其包含 細微粒子， 可透過化學作用來合成該細微粒子，該細微粒子原則 上係由一碎原子與一氧原子所組成，且具有大量的細孔。 1 6. —種用以形成具有低介電常數之絕緣膜之方法，其步驟 如下： 塗敷包含下面各成份的落液於一基板上以形成一薄 膜：原則上由一矽原子與一氧原子組成且具有大量細孔 的細微粒子、樹脂以及溶劑；以及 對該基板進行退火處理，用以蒸發該溶劑，從而由該 薄膜形成具有低介電常數之絕緣膜。 1 7.如申請專利範圍第1 6項之用以形成具有低介電常數之 絕緣膜之方法， 其中該細微粒子的尺寸約介於1 ηΐΉ與3 0 nm之間。 1 8.如申請專利範圍第1 6項之用以形成具有低介電常數之 絕緣膜之方法， 其中識細微粒子中各細孔的尺寸約介於0.5 n m與3 η m 之間。 1 9.如申請專利範圍第1 6項之用以形成具有低介電常數之 絕緣膜之方法， 其中該樹脂係矽樹脂。 S5410 1254987 2 〇 ·如申請專利範圍第1 9項之用以形成具有低介電常數之 絕緣膜之方法， 其中該矽樹脂包括有機矽。 2 1 .如申請專利範圍第1 6項之用以形成具有低介電常數之 絕緣膜之方法， 其中該樹脂係一有機聚合物。 22. 如申請專利範圍第1 6項之用以形成具有低介電常數之 絕緣膜之方法， 其中該溶液進一步包括用以增強該樹脂與該細微粒 子間之鍵結效果的化合物。 23. 如申請專利範圍第1 6項之用以形成具有低介電常數之 絕緣膜之方法， 其中對該基板進行退火的步驟包括讓該細微粒子與 該樹脂產生鍵結的子步驟。 24. —種低介電絕緣膜，其包括： 原則上由一碎原子與一氧原子組成且具有大量細孔 的細微粒子；以及 被鍵結至該細微粒子的樹脂。 2 5.如申請專利範圍第24項之低介電絕緣膜， 其中該.細微粒子的尺寸約介於1 nm與30 nm之間。 26.如申請專利範圍第24項之低介電絕緣膜， 、 其中該細微粒子中各細孔的尺寸約介於0.5 n m與3 n m 之間。 2 7.如申請專利範圍第24項之低介電絕緣膜， S5410 1254987 其中該樹脂係矽樹脂。 2 8 .如申請專利範圍第2 7項之低介電絕緣膜， 其中該矽樹脂包括有機矽。 29。如申請專利範圍第24項之低介電絕緣膜， 其中該樹脂係一有機聚合物。 3 0.如申請專利範圍第24項之低介電絕緣膜，進一步包括用 以增強該樹脂與該細微粒子間之鍵結效果的化合物。 3 1 . —種半導體裝置，其包括： 複數條金屬互連線路；以及 於該等複數條金屬互連線路之間形成一具有低介電 常數之絕緣膜，該低介電絕緣膜包括原則上由一矽原子 與一氧原子組成且具有大量細孔的細微粒子；以及被键 結至該細微粒子的樹脂。 3 2.如申請專利範圍第3 1項之半導體裝置， 其中該細微粒子的尺寸約介於1 nm與3 0 nm之間。 3 3 .如申請專利範圍第3 1項之半導體裝置， 其中該細微粒子中各細孔的尺寸約介於0.5 n m與3 11 m 之間。 3 4.如申請專利範圍第3 1項之半導體裝置， 其中該樹脂係矽樹脂。 3 5 .如申請專利範圍第34項之半導體裝置， 、 其中該矽樹脂包括有機矽。 36.如申請專利範圍第3 1項之半導體裝置， 其中該樹脂係一有機聚合物。 S54K) 1254987 37. 如申請專利範圍第3 1項之半導體裝置， 其中該低介電絕緣膜進一步包括用以增強該樹脂與 該細微粒子間之鍵結效果的化合物。 S5410
TW092113083A 2002-05-14 2003-05-14 Material for forming insulating film with low dielectric constant, low dielectric insulating film, method for forming low dielectric insulating film and semiconductor device TWI254987B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002137893A JP3859540B2 (ja) 2002-05-14 2002-05-14 低誘電率絶縁膜形成用材料

Publications (2)

Publication Number Publication Date
TW200400559A TW200400559A (en) 2004-01-01
TWI254987B true TWI254987B (en) 2006-05-11

Family

ID=29416829

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092113083A TWI254987B (en) 2002-05-14 2003-05-14 Material for forming insulating film with low dielectric constant, low dielectric insulating film, method for forming low dielectric insulating film and semiconductor device

Country Status (5)

Country Link
US (4) US20030213958A1 (zh)
JP (1) JP3859540B2 (zh)
KR (1) KR100559562B1 (zh)
CN (1) CN1275297C (zh)
TW (1) TWI254987B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3859540B2 (ja) * 2002-05-14 2006-12-20 松下電器産業株式会社 低誘電率絶縁膜形成用材料
US7081393B2 (en) * 2004-05-20 2006-07-25 International Business Machines Corporation Reduced dielectric constant spacer materials integration for high speed logic gates
JP4798329B2 (ja) * 2004-09-03 2011-10-19 Ｊｓｒ株式会社 絶縁膜形成用組成物、絶縁膜、およびその形成方法
US7531209B2 (en) * 2005-02-24 2009-05-12 Michael Raymond Ayers Porous films and bodies with enhanced mechanical strength
US7312512B2 (en) * 2005-09-28 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure with polygon cell structures
US7790234B2 (en) 2006-05-31 2010-09-07 Michael Raymond Ayers Low dielectric constant materials prepared from soluble fullerene clusters
WO2007143026A2 (en) 2006-05-31 2007-12-13 Roskilde Semiconductor Llc Linked periodic networks of alternating carbon and inorganic clusters for use as low dielectric constant materials
WO2007143025A2 (en) * 2006-05-31 2007-12-13 Roskilde Semiconductor Llc Porous inorganic solids for use as low dielectric constant materials
US7883742B2 (en) * 2006-05-31 2011-02-08 Roskilde Semiconductor Llc Porous materials derived from polymer composites
JP5098507B2 (ja) 2007-08-10 2012-12-12 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2010267716A (ja) * 2009-05-13 2010-11-25 Elpida Memory Inc 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法
KR102053350B1 (ko) 2013-06-13 2019-12-06 삼성전자주식회사 저유전율 절연층을 가진 반도체 소자를 형성하는 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799646B2 (ja) 1991-05-03 1995-10-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 分子的多孔性エーロゲルで充填された低誘電率複合積層品
JPH04359056A (ja) 1991-06-04 1992-12-11 Fujitsu Ltd 樹脂組成物と層間絶縁膜の形成方法
CN1125481A (zh) * 1994-03-11 1996-06-26 川崎制铁株式会社 评价用于形成绝缘膜的硅氧烷的方法、形成绝缘膜的涂布液及其制备方法、半导体器件用绝缘膜成型方法以及采用绝缘膜成膜法制备半导体器件的方法
JPH08138442A (ja) 1994-11-14 1996-05-31 Matsushita Electric Ind Co Ltd 不燃性絶縁組成物およびその成形品と塗布材料
JPH08181133A (ja) 1994-12-27 1996-07-12 Sony Corp 誘電体および誘電体膜の製造方法
JPH09241518A (ja) 1996-03-13 1997-09-16 Fujitsu Ltd 樹脂組成物および多層配線形成方法
JP3813268B2 (ja) * 1996-03-25 2006-08-23 触媒化成工業株式会社 低誘電率シリカ系被膜形成用塗布液および低誘電率被膜付基材
JPH104087A (ja) 1996-06-14 1998-01-06 Sony Corp 半導体装置およびその製造方法
WO1998050945A2 (en) 1997-05-07 1998-11-12 Skamser Daniel J Low density film for low dielectric constant applications
JPH11145572A (ja) 1997-11-10 1999-05-28 Jsr Corp 絶縁材料、絶縁板およびプリント配線板
WO1999055789A1 (fr) * 1998-04-24 1999-11-04 Catalysts & Chemicals Industries Co., Ltd. Liquide de revetement utilise pour former un film a base de silice presentant une faible constante dielectrique et substrat sur lequel est couche un film a faible constante dielectrique
WO2000012640A1 (en) * 1998-09-01 2000-03-09 Catalysts & Chemicals Industries Co., Ltd. Coating fluid for forming low-permittivity silica-based coating film and substrate with low-permittivity coating film
JP2000241831A (ja) 1999-02-18 2000-09-08 Advanced Display Inc 反射型液晶表示装置およびその製造方法
JP3733824B2 (ja) 1999-08-12 2006-01-11 Ｊｓｒ株式会社 シリカ系被膜形成用塗布液の製造方法
US6313045B1 (en) * 1999-12-13 2001-11-06 Dow Corning Corporation Nanoporous silicone resins having low dielectric constants and method for preparation
JP2001287910A (ja) 2000-04-04 2001-10-16 Asahi Kasei Corp 多孔質ケイ素酸化物塗膜の製造方法
JP2001294815A (ja) 2000-04-13 2001-10-23 Jsr Corp 低誘電率絶縁膜形成用水性分散液、低誘電率絶縁膜および電子部品
AU2002222968A1 (en) * 2000-07-13 2002-01-30 The Regents Of The Universty Of California Silica zeolite low-k dielectric thin films
JP4545973B2 (ja) 2001-03-23 2010-09-15 富士通株式会社 シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
JP2002289607A (ja) 2001-03-27 2002-10-04 Nec Corp 絶縁膜の形成方法
JP2003100865A (ja) * 2001-09-21 2003-04-04 Catalysts & Chem Ind Co Ltd 半導体基板の製造方法および半導体基板
JP2003249495A (ja) 2002-02-26 2003-09-05 Asahi Kasei Corp 層間絶縁膜製造用塗布組成物
JP3859540B2 (ja) * 2002-05-14 2006-12-20 松下電器産業株式会社 低誘電率絶縁膜形成用材料

Also Published As

Publication number Publication date
CN1461047A (zh) 2003-12-10
TW200400559A (en) 2004-01-01
US20030213958A1 (en) 2003-11-20
CN1275297C (zh) 2006-09-13
JP3859540B2 (ja) 2006-12-20
JP2003327843A (ja) 2003-11-19
US7563706B2 (en) 2009-07-21
US20060202356A1 (en) 2006-09-14
KR100559562B1 (ko) 2006-03-10
KR20030088376A (ko) 2003-11-19
US20050263908A1 (en) 2005-12-01
US20070218643A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
TWI254987B (en) Material for forming insulating film with low dielectric constant, low dielectric insulating film, method for forming low dielectric insulating film and semiconductor device
TWI332240B (en) Low temperature process to produce low-k dielectrics with low stress by plasma-enhanced chemical vapor deposition (pecvd)
TWI360178B (en) Method of filling structures for forming via-first
TWI277158B (en) Multilayered cap barrier in microelectronic interconnect structures
JP5449722B2 (ja) 熱伝達媒体及びこれを利用した熱伝達方法
TWI331776B (en) Method and system for selectively etching a dielectric material relative to silicon
TWI266341B (en) Electronic part, layered ceramic capacitor, and manufacturing method thereof
TWI313926B (en) Interconnect structures, dual damascene structure, and semiconductor device thereof
TW200832698A (en) Configuration of high-voltage semiconductor power device to achieve three dimensional charge coupling
TW200823964A (en) Stacked structures and methods for fabricating stacked structures and semiconductor devices
TWI456697B (zh) 半導體裝置之製造方法及半導體裝置
TW201230068A (en) Aluminum paste compositions comprising siloxanes and their use in manufacturing solar cells
CN106282931A (zh) 一种制备有序银纳米球阵列的方法
TWI262575B (en) Patterning layers comprised of spin-on ceramic films
JPH08181133A (ja) 誘電体および誘電体膜の製造方法
TWI333683B (en) Method of manufacturing semiconductor device
TW200929359A (en) Method for manufacturing hydrophobized porous membrane
JP3978207B2 (ja) 低誘電率絶縁膜の形成方法
KR101150267B1 (ko) 낮은 유전 상수 ｋ를 가진 제올라이트-탄소 도핑된옥사이드 복합체 유전체
JP3978208B2 (ja) 微粒子の形成方法
JP3978209B2 (ja) 低誘電率絶縁膜形成用材料及び低誘電率絶縁膜の形成方法
JPWO2016098423A1 (ja) 酸化物の前駆体、酸化物層、半導体素子、及び電子デバイス、並びに酸化物層の製造方法及び半導体素子の製造方法
TW200839813A (en) Electronic device and manufacturing method thereof
KR20060092770A (ko) 나노입자의 적층 구조 및 그 제조 방법
JP2006316284A (ja) 低誘電率絶縁膜形成用材料

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees