JP3824742B2 - 電子回路のパッケージ構造 - Google Patents
電子回路のパッケージ構造 Download PDFInfo
- Publication number
- JP3824742B2 JP3824742B2 JP19335397A JP19335397A JP3824742B2 JP 3824742 B2 JP3824742 B2 JP 3824742B2 JP 19335397 A JP19335397 A JP 19335397A JP 19335397 A JP19335397 A JP 19335397A JP 3824742 B2 JP3824742 B2 JP 3824742B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- package structure
- upper plate
- electronic circuit
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板上にＩＣチップを始めとする小型の電子回路部品を搭載し、樹脂で封止して回路部品を埋設した電子回路モジュールのパッケージ構造に関する。
【０００２】
【従来の技術】
回路基板に能動や受動の回路部品を搭載して一定の機能を持つユニットとした回路モジュールは、多様な種類のものが現れるとともに小型化が進み、電子機器に表面実装するのに適したものが普及しつつある。このような小型回路のパッケージ構造として、図３（Ａ）のものは発明者らが従来から製造しているもので、寸法の一例を上げれば縦横１０ｍｍ以下、高さ５ｍｍ以下程度である。そのＢ−Ｂ断面を図３（Ｂ）に示すが、回路基板１０１にＩＣチップ１０２やチップ抵抗、チップ・コンデンサ等の回路部品１０３を実装し、基板周辺の一部または全部にモールド枠１０４を接合し、その内側にエポキシ等の樹脂１０５を注入して回路部品を埋設し、金属のシールド・ケース１０６を取り付けたものである。シールド・ケース１０６に開けた窓１０７は、回路中の光電素子のための光の通路である。
【０００３】
図３（Ｃ）も上記と同系統のパッケージ構造で、そのＤ−Ｄ断面を図（Ｄ）に示すが、回路基板１０１の両側に樹脂を盛ってない箇所１０８があり、これは製造時にこの部分にマスキング材を土手状に仮接合しておき、マスキング材の間に樹脂を注入して固化した後、マスキング材を除去したものである。このパッケージにも金属のシールド・ケース１０６を取り付けてある。
【０００４】
図３（Ｅ）のパッケージは一般に見られるもので、そのＦ−Ｆ断面を図３（Ｆ）に示すが、回路にリード１０９を接続し、トランスファ・モールドにより回路を樹脂１１０中に封入したものである。
【０００５】
【発明が解決しようとする課題】
上記のような従来のモジュールのパッケージ構造は、次のような問題を持っている。すなわち、図３（Ａ）、（Ｂ）のものは、封止用の樹脂１０５を一定の量と形状にするためにモールド枠１０４を用いているが、このモールド枠１０４は完成モジュールの構成部品の一部をなし、そしてモールド枠１０４の高さは回路部品の高さに対し若干余裕を持たせておくため、パッケージの小型、薄型化の支障となり、製造コストの低減も難しい。図３（Ｃ）、（Ｄ）のものは、完成モジュールにはモールド枠を含まないものの、樹脂の量と形状を一定にするために製造工程でこれに類似したマスキング材を用い、樹脂の注入後に除去するのであるから、やはり前記と同様の問題を持っている。図３（Ｅ）、（Ｆ）のものは構成材料にリード・フレームが加わってコスト要因となり、完成形状も前記のもののようなチップ状でなくリードが張り出しているため、小型、薄型化に不向きである。
本発明はこれらの問題を解決して、小型、薄型化に適するとともに廉価に製造でき、信頼性も十分な電子回路のパッケージ構造を提供するものである。
【０００６】
【課題を解決するための手段】
本発明の電子回路のパッケージは、回路部品を実装した回路基板に上板を乗せ、回路基板と上板の間に封止用の樹脂を充填した構造である。言い替えれば、回路基板と上板が樹脂部分をサンドイッチ状に挟持し、樹脂中に回路部品を埋設している。上板の下面は抵抗やコンデンサ等の回路部品の中で高さの最も高いものに当接させる。従って樹脂層の厚さが回路部品の厚さと同等になって、パッケージの厚さが最小限に収まる。またパッケージの各側面が樹脂面となり、回路基板にモールド枠やマスキング枠を配置するための場所を設ける必要がない。上板には絶縁材を用いるなり、あるいは回路部品の表面が十分に絶縁されていて短絡の恐れがないならば、金属板を用いるなりする。さらに絶縁材の上板に金属層を重ねてもよく、このように金属層を設けることにより遮蔽機能が得られ、従来のようなシールド・ケースを用いなくとも信頼性が維持される。
【０００７】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態を説明する。
図１は、本発明による電子回路のパッケージ構造の第１の実施形態を示し、図１（Ａ）は外観図、図１（Ｂ）は図１（Ａ）のＢ−Ｂ断面図である。図１（Ｂ）にて、回路基板１にＩＣチップ２およびチップ状の抵抗、コンデンサその他の回路部品が実装してあり、その中で一番高さの高いものを回路部品３としてある。上部に上板４を、高さが一番高くて回路基板から一番出っ張っている回路部品３に下面５を当接させて配置してある。そして回路基板１と上板４の間を樹脂６で充填することにより、全体を接合するとともに樹脂中に回路部品を埋設して機械的に保護し、外気からも保護している。
【０００８】
回路基板１の下面には、図示してないが、装置への接続用の端子電極が設けてある。回路基板１の側面の円弧状に窪んだ部分７は、窪みの内面に導電材を被覆した導電部で、回路基板１の素材に設けてあったスルーホールの一部であり、この導電部７によって回路基板１の上面の導電パターンと下面の端子電極を接続している。
【０００９】
上板４は、絶縁材であれば短絡を生じることなく下面５を回路部品３に当接させることができる。製品の薄型化のため、強度の許す範囲で極力薄手の材料（例えば０．１ｍｍ前後）を用いる。モジュールの機能によってはフォト・トランジスタ、フォト・ダイオード、ＬＥＤ等の受光、発光の光電素子を含むから、その場合は上板４は光を通すことが必要で、光の強度に応じて透明または半透明の樹脂材料等を用いる。しかし他方に遮光を要する回路部品があるなら、その箇所は上板４にマスク印刷などを施しておく。
【００１０】
回路部品３の表面が十分に絶縁されたものである場合には、上板４を金属板にすることができる。金属板の上板からはシールド作用が得られる。シールド作用の安定のために金属の上板４を回路基板１の接地パターンに接続するには、例えば接地パターン上に接地用のばね片や導電エラストマ等を置き、上板４の下面に当接させるなどの構造を取ることができる。金属板の上板４はシールド作用以外にも、遮光性や放熱性に優れるという利点がある。
【００１１】
金属板の上板４の下面５に塗装などによって絶縁膜を形成しておけば、回路部品３に当接させても短絡の恐れがない。金属板の上板４を接地するには、下面５の絶縁被覆を一部省き、ここに前記の接地用ばね片等が当接するようにする。
【００１２】
図２は本発明の他の実施形態で、図２（Ａ）は外観図、図２（Ｂ）は図２（Ａ）のＢ−Ｂ断面図である。基本構造は図１と同様であるが、絶縁材の上板４の上に金属層８を重ねてシールド機能を持たせたものである。一般に、上板４および金属層８として、印刷回路基板材料のような絶縁材と金属箔を一体に積層したものを用いるのが便利である。金属層８の接地は、例えば上板４の下面５に小面積のランド部を設け、スルーホールで上面の金属層８に接続し、前述のように回路基板１の接地パターンに設けた接地用のばね片等がこのランド部に当接するようにして行うことができる。この場合スルーホールは、樹脂６がパッケージ表面に流れ出ない程度に小径のものや、予め封止してあるもの、あるいは穴が導電材でふさがっているものなどが望ましい。金属層８を設けることにより、前述のように、シールド機能のほか遮光性と放熱性が向上する。
【００１３】
図２（Ａ）、（Ｂ）にて金属層８に設けた窓９は、回路が光電素子を含む場合の光の通路で、フォト・エッチングして形成する。その場合、光が通るよう上板４には透明または半透明の材料を用いる。従来のように別体のシールド・ケースを用いたパッケージでは、回路の種別などの表示のためにシールド・ケースに記号を刻印することがあったが、本発明のごとくシールド・ケースを用いずに金属層８を設ける場合には、刻印などの工程によらなくとも、記号を窓９などと同時にパターニングすることができ、製造コストを下げる上で有利である。
【００１４】
上述のような本発明のパッケージは、基本的にはＩＣチップ２、回路部品３等を実装した回路基板１の部品搭載面に樹脂６を塗布し、上板４を押しつけて下面５を回路部品３に当接させ、周囲からはみ出した樹脂を削り取って固化することにより得られる構造である。しかし実際の製造に当たってはもっと便利な方法を用いる。例えば、大面積の集合基板に個々の回路モジュールとなる多くの領域を設け、それぞれの領域に回路部品を実装し、その上にこれも大面積の集合上板をかぶせて、その下面を集合基板上に多数搭載された回路部品群３の上面に当接させて保持し、集合基板の周囲に樹脂の注入部を除いてモールド枠を設けておくなり、集合基板の周囲を注入部を残して塞ぐ治具を用いるなりして樹脂を注入、固化し、これをダイシングして回路モジュールを多数個取りで得るのである。しかし、ここでは製造方法について詳述することは省く。
【００１５】
【発明の効果】
以上述べたごとく、本発明による回路モジュールは従来のようなモールド枠やリード・フレーム、あるいはシールド・ケースといった部品を用いないから、部品数が減ってコストが下がる。回路基板にはモールド枠の搭載場所が不要で面積を小さくでき、またモジュールの厚さは回路基板の厚さと回路部品の高さと上板の厚さの和にほぼ等しくて余分の厚さを必要とせず、最大限の小型、薄型化が可能になる。回路部品は樹脂中に封入されて機械的に保護され、外部の雰囲気からも保護されてモジュールの信頼性が保たれる。そして上板に金属板あるいは金属箔との積層板を用いるならば、シールド・ケースを用いなくとも遮蔽作用が得られるとともに、遮光性や放熱性が向上する。また、金属層のパターニングにより、種別などの記号の表示を従来より簡単に行えるという利点もある。
【図面の簡単な説明】
【図１】本発明による電子回路のパッケージの実施形態であって、図（Ａ）は外観図、図（Ｂ）は図（Ａ）のＢ−Ｂ断面図である。
【図２】本発明による電子回路のパッケージの別の実施形態であって、図（Ａ）は外観図、図（Ｂ）は図（Ａ）のＢ−Ｂ断面図である。
【図３】従来の電子回路のパッケージであって、図（Ａ）、図（Ｃ）および図（Ｅ）はそれぞれ外観図であり、図（Ｂ）、図（Ｄ）および図（Ｆ）はそれぞれ図（Ａ）、図（Ｃ）および図（Ｅ）のＢ−Ｂ断面図、Ｄ−Ｄ断面図およびＦ−Ｆ断面図である。
【符号の説明】
１、１０１ 回路基板
２、１０２ ＩＣチップ
３、１０３ 回路部品
４ 上板
６、１０５、１１０ 樹脂
７ 導電部
８ 金属層
９、１０７ 窓
１０４ モールド枠
１０６ シールド・ケース
１０９ リード
【発明の属する技術分野】
本発明は、回路基板上にＩＣチップを始めとする小型の電子回路部品を搭載し、樹脂で封止して回路部品を埋設した電子回路モジュールのパッケージ構造に関する。
【０００２】
【従来の技術】
回路基板に能動や受動の回路部品を搭載して一定の機能を持つユニットとした回路モジュールは、多様な種類のものが現れるとともに小型化が進み、電子機器に表面実装するのに適したものが普及しつつある。このような小型回路のパッケージ構造として、図３（Ａ）のものは発明者らが従来から製造しているもので、寸法の一例を上げれば縦横１０ｍｍ以下、高さ５ｍｍ以下程度である。そのＢ−Ｂ断面を図３（Ｂ）に示すが、回路基板１０１にＩＣチップ１０２やチップ抵抗、チップ・コンデンサ等の回路部品１０３を実装し、基板周辺の一部または全部にモールド枠１０４を接合し、その内側にエポキシ等の樹脂１０５を注入して回路部品を埋設し、金属のシールド・ケース１０６を取り付けたものである。シールド・ケース１０６に開けた窓１０７は、回路中の光電素子のための光の通路である。
【０００３】
図３（Ｃ）も上記と同系統のパッケージ構造で、そのＤ−Ｄ断面を図（Ｄ）に示すが、回路基板１０１の両側に樹脂を盛ってない箇所１０８があり、これは製造時にこの部分にマスキング材を土手状に仮接合しておき、マスキング材の間に樹脂を注入して固化した後、マスキング材を除去したものである。このパッケージにも金属のシールド・ケース１０６を取り付けてある。
【０００４】
図３（Ｅ）のパッケージは一般に見られるもので、そのＦ−Ｆ断面を図３（Ｆ）に示すが、回路にリード１０９を接続し、トランスファ・モールドにより回路を樹脂１１０中に封入したものである。
【０００５】
【発明が解決しようとする課題】
上記のような従来のモジュールのパッケージ構造は、次のような問題を持っている。すなわち、図３（Ａ）、（Ｂ）のものは、封止用の樹脂１０５を一定の量と形状にするためにモールド枠１０４を用いているが、このモールド枠１０４は完成モジュールの構成部品の一部をなし、そしてモールド枠１０４の高さは回路部品の高さに対し若干余裕を持たせておくため、パッケージの小型、薄型化の支障となり、製造コストの低減も難しい。図３（Ｃ）、（Ｄ）のものは、完成モジュールにはモールド枠を含まないものの、樹脂の量と形状を一定にするために製造工程でこれに類似したマスキング材を用い、樹脂の注入後に除去するのであるから、やはり前記と同様の問題を持っている。図３（Ｅ）、（Ｆ）のものは構成材料にリード・フレームが加わってコスト要因となり、完成形状も前記のもののようなチップ状でなくリードが張り出しているため、小型、薄型化に不向きである。
本発明はこれらの問題を解決して、小型、薄型化に適するとともに廉価に製造でき、信頼性も十分な電子回路のパッケージ構造を提供するものである。
【０００６】
【課題を解決するための手段】
本発明の電子回路のパッケージは、回路部品を実装した回路基板に上板を乗せ、回路基板と上板の間に封止用の樹脂を充填した構造である。言い替えれば、回路基板と上板が樹脂部分をサンドイッチ状に挟持し、樹脂中に回路部品を埋設している。上板の下面は抵抗やコンデンサ等の回路部品の中で高さの最も高いものに当接させる。従って樹脂層の厚さが回路部品の厚さと同等になって、パッケージの厚さが最小限に収まる。またパッケージの各側面が樹脂面となり、回路基板にモールド枠やマスキング枠を配置するための場所を設ける必要がない。上板には絶縁材を用いるなり、あるいは回路部品の表面が十分に絶縁されていて短絡の恐れがないならば、金属板を用いるなりする。さらに絶縁材の上板に金属層を重ねてもよく、このように金属層を設けることにより遮蔽機能が得られ、従来のようなシールド・ケースを用いなくとも信頼性が維持される。
【０００７】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態を説明する。
図１は、本発明による電子回路のパッケージ構造の第１の実施形態を示し、図１（Ａ）は外観図、図１（Ｂ）は図１（Ａ）のＢ−Ｂ断面図である。図１（Ｂ）にて、回路基板１にＩＣチップ２およびチップ状の抵抗、コンデンサその他の回路部品が実装してあり、その中で一番高さの高いものを回路部品３としてある。上部に上板４を、高さが一番高くて回路基板から一番出っ張っている回路部品３に下面５を当接させて配置してある。そして回路基板１と上板４の間を樹脂６で充填することにより、全体を接合するとともに樹脂中に回路部品を埋設して機械的に保護し、外気からも保護している。
【０００８】
回路基板１の下面には、図示してないが、装置への接続用の端子電極が設けてある。回路基板１の側面の円弧状に窪んだ部分７は、窪みの内面に導電材を被覆した導電部で、回路基板１の素材に設けてあったスルーホールの一部であり、この導電部７によって回路基板１の上面の導電パターンと下面の端子電極を接続している。
【０００９】
上板４は、絶縁材であれば短絡を生じることなく下面５を回路部品３に当接させることができる。製品の薄型化のため、強度の許す範囲で極力薄手の材料（例えば０．１ｍｍ前後）を用いる。モジュールの機能によってはフォト・トランジスタ、フォト・ダイオード、ＬＥＤ等の受光、発光の光電素子を含むから、その場合は上板４は光を通すことが必要で、光の強度に応じて透明または半透明の樹脂材料等を用いる。しかし他方に遮光を要する回路部品があるなら、その箇所は上板４にマスク印刷などを施しておく。
【００１０】
回路部品３の表面が十分に絶縁されたものである場合には、上板４を金属板にすることができる。金属板の上板からはシールド作用が得られる。シールド作用の安定のために金属の上板４を回路基板１の接地パターンに接続するには、例えば接地パターン上に接地用のばね片や導電エラストマ等を置き、上板４の下面に当接させるなどの構造を取ることができる。金属板の上板４はシールド作用以外にも、遮光性や放熱性に優れるという利点がある。
【００１１】
金属板の上板４の下面５に塗装などによって絶縁膜を形成しておけば、回路部品３に当接させても短絡の恐れがない。金属板の上板４を接地するには、下面５の絶縁被覆を一部省き、ここに前記の接地用ばね片等が当接するようにする。
【００１２】
図２は本発明の他の実施形態で、図２（Ａ）は外観図、図２（Ｂ）は図２（Ａ）のＢ−Ｂ断面図である。基本構造は図１と同様であるが、絶縁材の上板４の上に金属層８を重ねてシールド機能を持たせたものである。一般に、上板４および金属層８として、印刷回路基板材料のような絶縁材と金属箔を一体に積層したものを用いるのが便利である。金属層８の接地は、例えば上板４の下面５に小面積のランド部を設け、スルーホールで上面の金属層８に接続し、前述のように回路基板１の接地パターンに設けた接地用のばね片等がこのランド部に当接するようにして行うことができる。この場合スルーホールは、樹脂６がパッケージ表面に流れ出ない程度に小径のものや、予め封止してあるもの、あるいは穴が導電材でふさがっているものなどが望ましい。金属層８を設けることにより、前述のように、シールド機能のほか遮光性と放熱性が向上する。
【００１３】
図２（Ａ）、（Ｂ）にて金属層８に設けた窓９は、回路が光電素子を含む場合の光の通路で、フォト・エッチングして形成する。その場合、光が通るよう上板４には透明または半透明の材料を用いる。従来のように別体のシールド・ケースを用いたパッケージでは、回路の種別などの表示のためにシールド・ケースに記号を刻印することがあったが、本発明のごとくシールド・ケースを用いずに金属層８を設ける場合には、刻印などの工程によらなくとも、記号を窓９などと同時にパターニングすることができ、製造コストを下げる上で有利である。
【００１４】
上述のような本発明のパッケージは、基本的にはＩＣチップ２、回路部品３等を実装した回路基板１の部品搭載面に樹脂６を塗布し、上板４を押しつけて下面５を回路部品３に当接させ、周囲からはみ出した樹脂を削り取って固化することにより得られる構造である。しかし実際の製造に当たってはもっと便利な方法を用いる。例えば、大面積の集合基板に個々の回路モジュールとなる多くの領域を設け、それぞれの領域に回路部品を実装し、その上にこれも大面積の集合上板をかぶせて、その下面を集合基板上に多数搭載された回路部品群３の上面に当接させて保持し、集合基板の周囲に樹脂の注入部を除いてモールド枠を設けておくなり、集合基板の周囲を注入部を残して塞ぐ治具を用いるなりして樹脂を注入、固化し、これをダイシングして回路モジュールを多数個取りで得るのである。しかし、ここでは製造方法について詳述することは省く。
【００１５】
【発明の効果】
以上述べたごとく、本発明による回路モジュールは従来のようなモールド枠やリード・フレーム、あるいはシールド・ケースといった部品を用いないから、部品数が減ってコストが下がる。回路基板にはモールド枠の搭載場所が不要で面積を小さくでき、またモジュールの厚さは回路基板の厚さと回路部品の高さと上板の厚さの和にほぼ等しくて余分の厚さを必要とせず、最大限の小型、薄型化が可能になる。回路部品は樹脂中に封入されて機械的に保護され、外部の雰囲気からも保護されてモジュールの信頼性が保たれる。そして上板に金属板あるいは金属箔との積層板を用いるならば、シールド・ケースを用いなくとも遮蔽作用が得られるとともに、遮光性や放熱性が向上する。また、金属層のパターニングにより、種別などの記号の表示を従来より簡単に行えるという利点もある。
【図面の簡単な説明】
【図１】本発明による電子回路のパッケージの実施形態であって、図（Ａ）は外観図、図（Ｂ）は図（Ａ）のＢ−Ｂ断面図である。
【図２】本発明による電子回路のパッケージの別の実施形態であって、図（Ａ）は外観図、図（Ｂ）は図（Ａ）のＢ−Ｂ断面図である。
【図３】従来の電子回路のパッケージであって、図（Ａ）、図（Ｃ）および図（Ｅ）はそれぞれ外観図であり、図（Ｂ）、図（Ｄ）および図（Ｆ）はそれぞれ図（Ａ）、図（Ｃ）および図（Ｅ）のＢ−Ｂ断面図、Ｄ−Ｄ断面図およびＦ−Ｆ断面図である。
【符号の説明】
１、１０１ 回路基板
２、１０２ ＩＣチップ
３、１０３ 回路部品
４ 上板
６、１０５、１１０ 樹脂
７ 導電部
８ 金属層
９、１０７ 窓
１０４ モールド枠
１０６ シールド・ケース
１０９ リード
Claims (5)
- 回路部品を実装した回路基板の上に上板を重ねて配置し、
前記上板は下面を前記回路部品のうち最も高さの高いものに当接させ、
前記回路基板と前記上板の間に充填した樹脂中に前記回路部品を封入した電子回路のパッケージ構造。 - 請求項１に記載の電子回路のパッケージ構造において、
前記上板は、下面に絶縁被覆を施した金属板である電子回路のパッケージ構造。 - 請求項１に記載の電子回路のパッケージ構造において、
前記上板は、絶縁材であり、前記上板の上面に金属層を重ねた電子回路のパッケージ構造。 - 請求項３に記載の電子回路のパッケージ構造において、
前記金属層は、金属箔である電子回路のパッケージ構造。 - 請求項３に記載の電子回路のパッケージ構造において、
前記回路部品は光電素子を含み、前記上板は透光性の材料であり、前記光電素子上の前記金属層の一部に窓を設けた電子回路のパッケージ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19335397A JP3824742B2 (ja) | 1997-07-04 | 1997-07-04 | 電子回路のパッケージ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19335397A JP3824742B2 (ja) | 1997-07-04 | 1997-07-04 | 電子回路のパッケージ構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126651A JPH1126651A (ja) | 1999-01-29 |
| JP3824742B2 true JP3824742B2 (ja) | 2006-09-20 |
Family
ID=16306503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19335397A Expired - Fee Related JP3824742B2 (ja) | 1997-07-04 | 1997-07-04 | 電子回路のパッケージ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3824742B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190111915A (ko) | 2017-02-02 | 2019-10-02 | 히타치가세이가부시끼가이샤 | 전자 부품의 제조 방법, 가보호용 수지 조성물 및 가보호용 수지 필름 |
| KR20230020963A (ko) | 2020-06-09 | 2023-02-13 | 쇼와덴코머티리얼즈가부시끼가이샤 | 전자 부품의 제조 방법, 임시 보호용 수지 조성물 및 임시 보호용 수지 필름 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4792616B2 (ja) * | 2000-02-21 | 2011-10-12 | 株式会社村田製作所 | 電子装置及びその製造方法、及びそれを用いた通信装置 |
| JP4732128B2 (ja) * | 2005-11-01 | 2011-07-27 | 太陽誘電株式会社 | 高周波無線モジュール |
| KR100737098B1 (ko) | 2006-03-16 | 2007-07-06 | 엘지이노텍 주식회사 | 전자파 차폐장치 및 그 제조 공정 |
| JP2011155213A (ja) * | 2010-01-28 | 2011-08-11 | Tdk Corp | 回路モジュールの製造方法 |
| JP2012124407A (ja) * | 2010-12-10 | 2012-06-28 | Murata Mfg Co Ltd | 回路モジュール及びその製造方法 |
| WO2012105394A1 (ja) * | 2011-02-01 | 2012-08-09 | 株式会社村田製作所 | 電子部品モジュール、及び該電子部品モジュールを備える多機能カード |
| JP6254509B2 (ja) | 2014-11-07 | 2017-12-27 | 信越化学工業株式会社 | 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置 |
-
1997
- 1997-07-04 JP JP19335397A patent/JP3824742B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190111915A (ko) | 2017-02-02 | 2019-10-02 | 히타치가세이가부시끼가이샤 | 전자 부품의 제조 방법, 가보호용 수지 조성물 및 가보호용 수지 필름 |
| US10825694B2 (en) | 2017-02-02 | 2020-11-03 | Hitachi Chemical Company, Ltd. | Method for manufacturing electronic component, resin composition for temporary protection, and resin film for temporary protection |
| KR20230020963A (ko) | 2020-06-09 | 2023-02-13 | 쇼와덴코머티리얼즈가부시끼가이샤 | 전자 부품의 제조 방법, 임시 보호용 수지 조성물 및 임시 보호용 수지 필름 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1126651A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3507251B2 (ja) | 光センサｉｃパッケージおよびその組立方法 | |
| US8717775B1 (en) | Fingerprint sensor package and method | |
| US7122390B2 (en) | Methods of fabrication for flip-chip image sensor packages | |
| JP3859318B2 (ja) | 電子回路のパッケージ方法 | |
| US6313525B1 (en) | Hollow package and method for fabricating the same and solid-state image apparatus provided therewith | |
| JP2976917B2 (ja) | 半導体装置 | |
| EP0664562A1 (en) | Ball grid array plastic package | |
| US6625036B1 (en) | Infrared data communication module and method of making the same | |
| CA2301615A1 (en) | Integrated circuit package employing a transparent encapsulant and a method of making the package | |
| JPS62216259A (ja) | 混成集積回路の製造方法および構造 | |
| US20020024131A1 (en) | Hollow package and method for fabricating the same and solid-state image apparatus provided therewith | |
| JP2003530771A (ja) | 銘入り素子 | |
| JP3824742B2 (ja) | 電子回路のパッケージ構造 | |
| US9991222B2 (en) | Package substrate and manufacturing method thereof and package | |
| US20080217759A1 (en) | Chip package substrate and structure thereof | |
| US8836108B2 (en) | Circuit board structure and package structure | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| JPH11131283A (ja) | 赤外線リモートコントロール受光ユニット及びその製造方法 | |
| JP4376448B2 (ja) | プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法 | |
| JP2001077432A (ja) | 面実装発光素子及びその製造方法 | |
| JPS58105546A (ja) | 半導体パツケ−ジング方法 | |
| JPH0142344Y2 (ja) | ||
| JPH1154664A (ja) | 半導体装置 | |
| KR100743319B1 (ko) | 표면 실장형 반도체 장치 및 그 제조 방법 | |
| JPH03283649A (ja) | 半導体装置用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040430 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060622 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060628 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |