JPH0142344Y2 - - Google Patents
Info
- Publication number
- JPH0142344Y2 JPH0142344Y2 JP18627783U JP18627783U JPH0142344Y2 JP H0142344 Y2 JPH0142344 Y2 JP H0142344Y2 JP 18627783 U JP18627783 U JP 18627783U JP 18627783 U JP18627783 U JP 18627783U JP H0142344 Y2 JPH0142344 Y2 JP H0142344Y2
- Authority
- JP
- Japan
- Prior art keywords
- board
- metal substrate
- substrate
- metal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 29
- 239000008188 pellet Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
イ 産業上の利用分野
この考案は1枚の基板上に複数の半導体ペレツ
トをマウントして配線した混成集積回路装置に利
用される。
トをマウントして配線した混成集積回路装置に利
用される。
ロ 従来技術
一般にモノリシツクICは、1個のモノシリツ
クICペレツトを有し、このICペレツトはシグナ
ル用、パワー用、スイツチング用などとその用途
を限定して用いているため、自ずと1個のICの
機能もそのICペレツトの機能に限定される。そ
こで多機能の回路を構成するには多種のICペレ
ツトを組合せ使用する必要がある。しかし単に多
種のICペレツト使用しただけでは、実装に多大
工数や実装スペースに大きなものが必要で高コス
ト化となる。そこで最近は、多種のICペレツト
を、受動素子である抵抗を含めてパターン配線し
た、1枚の基板上にマウントした混成集積回路装
置が上記問題を解決した半導体装置として賞用さ
れる傾向にある。
クICペレツトを有し、このICペレツトはシグナ
ル用、パワー用、スイツチング用などとその用途
を限定して用いているため、自ずと1個のICの
機能もそのICペレツトの機能に限定される。そ
こで多機能の回路を構成するには多種のICペレ
ツトを組合せ使用する必要がある。しかし単に多
種のICペレツト使用しただけでは、実装に多大
工数や実装スペースに大きなものが必要で高コス
ト化となる。そこで最近は、多種のICペレツト
を、受動素子である抵抗を含めてパターン配線し
た、1枚の基板上にマウントした混成集積回路装
置が上記問題を解決した半導体装置として賞用さ
れる傾向にある。
混成集積回路装置として現在使用されているも
のはパツケージが樹脂の粉体塗装や液体塗装によ
るもの、セラミツクや金属、プラスチツクのケー
スによるものが大部分を占めている。ところが、
これら混成集積回路装置は未だ内部配線のシヨー
ト対策や導出リードの設計が不完全で、生産性が
悪く、信頼性に劣る問題があつた。
のはパツケージが樹脂の粉体塗装や液体塗装によ
るもの、セラミツクや金属、プラスチツクのケー
スによるものが大部分を占めている。ところが、
これら混成集積回路装置は未だ内部配線のシヨー
ト対策や導出リードの設計が不完全で、生産性が
悪く、信頼性に劣る問題があつた。
ハ 考案の目的
本考案の目的は、上記問題を解決することであ
り、より生産性が良く、信頼性に優れた混成集積
回路装置を提供することにある。
り、より生産性が良く、信頼性に優れた混成集積
回路装置を提供することにある。
ニ 考案の構成
本考案はパツケージが生産性、信頼性に優れた
樹脂モールド成形タイプのものに好適な混成集積
回路装置であつて、周辺近傍に複数のリードを配
した金属基板上に、上面に配線パターンを形成し
た絶縁基板を貼布し、この配線済絶縁基板上に複
数のICペレツト等の半導体ペレツトをマウント
し、半導体ペレツトと配線パターン、半導体ペレ
ツトとリード、配線パターンとリードとを、夫々
ボンデイングワイヤで電気的接続したものにおい
て、前記配線済絶縁基板を前記金属基板より食み
出す形状寸法に設定したことを特徴とする。上記
リードと金属基板は1枚の金属板から打抜かれた
ものが使用され、配線済絶縁基板は通常のセラミ
ツク基板やその他のプリント基板の如きものが使
用される。
樹脂モールド成形タイプのものに好適な混成集積
回路装置であつて、周辺近傍に複数のリードを配
した金属基板上に、上面に配線パターンを形成し
た絶縁基板を貼布し、この配線済絶縁基板上に複
数のICペレツト等の半導体ペレツトをマウント
し、半導体ペレツトと配線パターン、半導体ペレ
ツトとリード、配線パターンとリードとを、夫々
ボンデイングワイヤで電気的接続したものにおい
て、前記配線済絶縁基板を前記金属基板より食み
出す形状寸法に設定したことを特徴とする。上記
リードと金属基板は1枚の金属板から打抜かれた
ものが使用され、配線済絶縁基板は通常のセラミ
ツク基板やその他のプリント基板の如きものが使
用される。
ホ 実施例
本考案の説明の前に本考案の前提技術である混
成集積回路装置の一例を第1図乃至第4図により
説明すると、1は金属基板、2…は金属基板1の
周辺近傍から延びる複数のリードで、これらは始
め1枚の金属板から打抜き加工されたリードフレ
ームの一部として一体形成されているもので、後
述する通り樹脂モールド成形後に個々に分離され
る。3は金属基板1上にエポキシ樹脂系等の接着
剤4で貼布された配線済絶縁基板で、トリアジン
等の絶縁板5上に複数の配線パターン6,6…を
PR法やスクリーン印刷法等で被着形成したもの
である。7,7…は配線済絶縁基板3上の複数個
所にマウントした複数種類のペレツト、8,8…
はICペレツト7,7…の表面電極と配線パター
ン6,6…、リード2,2…とを選択的に電気的
接線するボンデイングワイヤで、8a,8a…は
ICペレツト7,7…と配線パターン6,6…を
接続するワイヤ、8b,8b…はICペレツト7,
7…とリード2,2…を接続するワイヤ、8c,
8c…は配線パターン6,6…とリード2,2…
を接続するワイヤを示す。9はリード2,2…の
外側端部を導出させ配線済絶縁基板3、ペレツト
7,7、…、ボンデイングワイヤ8a,8a,…
8b,8b,…8c,8c,…を保護するために
モールド成形した外装樹脂材(パツケージ)で、
このモールド成形後にリード2,2…の分離や折
曲加工が行われる。
成集積回路装置の一例を第1図乃至第4図により
説明すると、1は金属基板、2…は金属基板1の
周辺近傍から延びる複数のリードで、これらは始
め1枚の金属板から打抜き加工されたリードフレ
ームの一部として一体形成されているもので、後
述する通り樹脂モールド成形後に個々に分離され
る。3は金属基板1上にエポキシ樹脂系等の接着
剤4で貼布された配線済絶縁基板で、トリアジン
等の絶縁板5上に複数の配線パターン6,6…を
PR法やスクリーン印刷法等で被着形成したもの
である。7,7…は配線済絶縁基板3上の複数個
所にマウントした複数種類のペレツト、8,8…
はICペレツト7,7…の表面電極と配線パター
ン6,6…、リード2,2…とを選択的に電気的
接線するボンデイングワイヤで、8a,8a…は
ICペレツト7,7…と配線パターン6,6…を
接続するワイヤ、8b,8b…はICペレツト7,
7…とリード2,2…を接続するワイヤ、8c,
8c…は配線パターン6,6…とリード2,2…
を接続するワイヤを示す。9はリード2,2…の
外側端部を導出させ配線済絶縁基板3、ペレツト
7,7、…、ボンデイングワイヤ8a,8a,…
8b,8b,…8c,8c,…を保護するために
モールド成形した外装樹脂材(パツケージ)で、
このモールド成形後にリード2,2…の分離や折
曲加工が行われる。
このような樹脂モールド成形タイプの混成集積
回路装置は通常のモノリシツクIC装置と同様な
製造工程で製作できるので、樹脂塗装やケースに
よるパツケージの混成集積回路装置に比べ生産性
が良く、信頼性も良く、而もユーザにとつて実装
がし易い。
回路装置は通常のモノリシツクIC装置と同様な
製造工程で製作できるので、樹脂塗装やケースに
よるパツケージの混成集積回路装置に比べ生産性
が良く、信頼性も良く、而もユーザにとつて実装
がし易い。
ところで上記混成集積回路装置は配線済絶縁基
板3を金属基板1と同一形状にしている。そのた
め金属基板1上に配線済絶縁基板3を貼布する場
合、配線済絶縁基板3が少しでも横ずれすると、
第4図に示すように、金属基板1から少し食み出
し、この食み出しと反対側では、金属基板1が配
線済絶縁基板3から食み出す。このように金属基
板1が配線済絶縁基板3から食み出すと、この食
み出し部分1′上を跨ぐワイヤ8b…,8c…が
第4図鎖線で示すように垂れ下がると食み出し部
分1′にシヨートする恐れがある。
板3を金属基板1と同一形状にしている。そのた
め金属基板1上に配線済絶縁基板3を貼布する場
合、配線済絶縁基板3が少しでも横ずれすると、
第4図に示すように、金属基板1から少し食み出
し、この食み出しと反対側では、金属基板1が配
線済絶縁基板3から食み出す。このように金属基
板1が配線済絶縁基板3から食み出すと、この食
み出し部分1′上を跨ぐワイヤ8b…,8c…が
第4図鎖線で示すように垂れ下がると食み出し部
分1′にシヨートする恐れがある。
そこで本考案は上記シヨート防止手段として第
5図及び第6図に示すように配線基板10にその
配線済絶縁基板11が金属基板12より全体に一
回り大きな形状のものを使用する。尚、第5図と
第6図の第1図乃至第4図と同一参照符号のもの
は同一内容のものを示す。また配線基板10の大
きさは金属基板12に貼布した時に横ずれしても
金属基板12から食み出さない程度である。この
ようにすると仮りに上記ワイヤ8b…,8c…が
大きく垂れ下がつても配線済絶縁基板11に当た
るだけで金属基板12に当たつてシヨートする心
配が無くなる。
5図及び第6図に示すように配線基板10にその
配線済絶縁基板11が金属基板12より全体に一
回り大きな形状のものを使用する。尚、第5図と
第6図の第1図乃至第4図と同一参照符号のもの
は同一内容のものを示す。また配線基板10の大
きさは金属基板12に貼布した時に横ずれしても
金属基板12から食み出さない程度である。この
ようにすると仮りに上記ワイヤ8b…,8c…が
大きく垂れ下がつても配線済絶縁基板11に当た
るだけで金属基板12に当たつてシヨートする心
配が無くなる。
また、上記配線基板10と金属基板12間に両
者の位置決め手段13を設けることが望ましい。
この位置決め手段13としては配線済絶縁基板1
1の2〜3箇所に位置決め用穴14,14…を形
成し、穴14,14…に対応する金属基板12上
にエンボス15,15…を突設して、この両者の
嵌合にて行うものが好適である。このように位置
決め手段13を介して配線基板10を金属基板1
2上に貼布すると配線基板10の横ずれがほとん
ど無くなり、在つても微少なためワイヤ8b…,
8c…と金属基板12のシヨートがより確実に防
止される。
者の位置決め手段13を設けることが望ましい。
この位置決め手段13としては配線済絶縁基板1
1の2〜3箇所に位置決め用穴14,14…を形
成し、穴14,14…に対応する金属基板12上
にエンボス15,15…を突設して、この両者の
嵌合にて行うものが好適である。このように位置
決め手段13を介して配線基板10を金属基板1
2上に貼布すると配線基板10の横ずれがほとん
ど無くなり、在つても微少なためワイヤ8b…,
8c…と金属基板12のシヨートがより確実に防
止される。
次に本考案の変形例を第7図により説明する。
これは金属基板16とリード17,17…が上記
実施例と形状が異なるもので、配線の必要上一部
のリード17′を金属基板16の一角に回り込ま
せて配置した例を示し、この場合は配線基板1
0′の配線済絶縁基板11′を金属基板16より形
状大にすると共に、リード17′に沿う部分にリ
ード17′上に跨がる張出部分11″,11″を形
成する。このようにするとリード17′を跨つて
配線されたワイヤ8′,8′…とリード17′との
シヨートをも防止される。
これは金属基板16とリード17,17…が上記
実施例と形状が異なるもので、配線の必要上一部
のリード17′を金属基板16の一角に回り込ま
せて配置した例を示し、この場合は配線基板1
0′の配線済絶縁基板11′を金属基板16より形
状大にすると共に、リード17′に沿う部分にリ
ード17′上に跨がる張出部分11″,11″を形
成する。このようにするとリード17′を跨つて
配線されたワイヤ8′,8′…とリード17′との
シヨートをも防止される。
ヘ 考案の効果
以上の如く、本考案によれば配線基板をマウン
トする金属基板とボンデイングワイヤのシヨート
が無くなり、従つて混成集積回路装置の歩留まり
向上、信頼性改善が図れる。
トする金属基板とボンデイングワイヤのシヨート
が無くなり、従つて混成集積回路装置の歩留まり
向上、信頼性改善が図れる。
第1図及び第2図は本考案の前提となる混成集
積回路装置の平面図及び側面図、第3図及び第4
図は第2図のA−A線に沿う要部での拡大断面
図、第5図は本考案の一実施例を示す平面図、第
6図は第5図のB−B線に沿う要部の拡大断面
図、第7図は本考案の他の実施例を示す要部斜視
図である。 1……金属基板、2……リード、6……配線パ
ターン、7……半導体ペレツト(ICペレツト)、
8,8′,8a,8b,8c……ボンデイングワ
イヤ、10,10′……配線基板、11,11′…
…配線済絶縁基板、12……金属基板、16……
金属基板、17,17′……リード。
積回路装置の平面図及び側面図、第3図及び第4
図は第2図のA−A線に沿う要部での拡大断面
図、第5図は本考案の一実施例を示す平面図、第
6図は第5図のB−B線に沿う要部の拡大断面
図、第7図は本考案の他の実施例を示す要部斜視
図である。 1……金属基板、2……リード、6……配線パ
ターン、7……半導体ペレツト(ICペレツト)、
8,8′,8a,8b,8c……ボンデイングワ
イヤ、10,10′……配線基板、11,11′…
…配線済絶縁基板、12……金属基板、16……
金属基板、17,17′……リード。
Claims (1)
- 周辺近傍に複数のリードを配した金属基板上
に、複数の配線パターンを形成した絶縁基板を貼
布し、この絶縁基板上に複数の半導体ペレツトを
マウントして、半導体ペレツトと配線パターン、
半導体ペレツトとリード、配線パターンとリード
をボンデイングワイヤで電気的接続したものであ
つて、前記配線済絶縁基板を前記金属基板から食
み出す形状寸法に設定したことを特徴とする混成
集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1983186277U JPS6092832U (ja) | 1983-11-30 | 1983-11-30 | 混成集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1983186277U JPS6092832U (ja) | 1983-11-30 | 1983-11-30 | 混成集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6092832U JPS6092832U (ja) | 1985-06-25 |
JPH0142344Y2 true JPH0142344Y2 (ja) | 1989-12-12 |
Family
ID=30402394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1983186277U Granted JPS6092832U (ja) | 1983-11-30 | 1983-11-30 | 混成集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6092832U (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2810285B2 (ja) * | 1993-01-20 | 1998-10-15 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5245056A (en) * | 1976-09-27 | 1977-04-08 | Gen Corp | Integrated circuit and method of producing same |
JPS58122763A (ja) * | 1982-01-14 | 1983-07-21 | Toshiba Corp | 樹脂封止型半導体装置 |
-
1983
- 1983-11-30 JP JP1983186277U patent/JPS6092832U/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5245056A (en) * | 1976-09-27 | 1977-04-08 | Gen Corp | Integrated circuit and method of producing same |
JPS58122763A (ja) * | 1982-01-14 | 1983-07-21 | Toshiba Corp | 樹脂封止型半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPS6092832U (ja) | 1985-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH064595Y2 (ja) | ハイブリッドic | |
JPH0142344Y2 (ja) | ||
KR100246312B1 (ko) | 반도체 패키지의 제조방법 | |
JP2925722B2 (ja) | ハーメチックシール型電気回路装置 | |
JPH023621Y2 (ja) | ||
KR900002354Y1 (ko) | 혼성 집적회로 장치 | |
JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
JPS63175454A (ja) | 半導体モジュール | |
JPH06216492A (ja) | 電子装置 | |
JPH023622Y2 (ja) | ||
JPS6398678U (ja) | ||
JPH0375539U (ja) | ||
JP3405718B2 (ja) | 半導体装置 | |
JPS5923432Y2 (ja) | 半導体装置 | |
JPH0710972U (ja) | 回路基板 | |
JPH0685163A (ja) | 垂直実装半導体装置 | |
JPH04245467A (ja) | 混成集積機能回路装置 | |
JPH03283649A (ja) | 半導体装置用パッケージ | |
JP2000307027A (ja) | 半導体装置とそれに用いるリードフレーム | |
JPH04164362A (ja) | Plcc型混成集積回路装置 | |
JPS6079771U (ja) | 多層配線基板 | |
JPS6149453U (ja) | ||
JPH02106062A (ja) | 半導体装置 | |
JPH01163334U (ja) | ||
KR19980066592A (ko) | 비엘피(blp) 및 그의 제조 방법 |