JPH04199812A - 半導体結晶成長方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電子デバイス、光デバイスなどの半導体デバ
イス及びその複合又は集積デバイスの作製に利用される
半導体結晶成長方法に関する。

［従来の技術］ 光電子集積回路等を考えた場合、同一基板上に光デバイ
ス及び電子デバイスの作製ができる半導体材料が必要で
ある。この様な半導体材料を得る方法として、Ｓｉ基板
上に化合物半導体を成長させる方法がある。

一般に、Ｓｉ基板上に化合物半導体を結晶成長させると
、Ｓｉ基板と化合物半導体との格子定数や熱膨張係数の
違い、極性の有無等の原因により、その表面に１０８ｃ
ｍ−２程度の転位が誘起される。

光デバイス及び電子デバイスに利用される半導体材料は
高品質のものが望まれるため、転位を低減させる努力が
成されている。

従来、この転位を低減させる方法として以下に述べるよ
うな方法が知られている。

（１）　Ｓ　ｉ基板上に化合物半導体薄膜を結晶成長し
た後、成長温度よりも高い温度で熱処理をし、成長膜中
の転位を熱運動させることによりバーガース・ベクトル
が保存されるような転位ループを形成させ、膜表面での
転位密度の減少をはがる方法（ボストアニール法）。

（２）化合物半導体薄膜の結晶成長を中断し、Ｉｎｎ　
Ｇａ＋−ｘ　Ａｓ／ＧａＡｓ等の歪超格子を形成した後
、再度化合物半導体薄膜の結晶成長を行うことで、化合
物半導体薄膜中に応力場を導入し、転位線の方向を界面
方向に変化させることにより、転位を基板側部へと導き
、転位の先端が膜表面に出現しないようにする方法（歪
超格子挿入法）。

（３）化合物半導体薄膜の結晶成長を行っている最中に
成長温度を数回上下させ、成長膜中に発生した転位の運
動を制御し転位ループを形成させたり、基板側部へ転位
を導いて、成長膜表面での転位密度を低減させる方法（
熱サイクル法）。

従来は、結晶成長法にＭＢＥ法、ＭＯＣＶＤ法等が用い
られ、成長初期段階で低温バファ層を形成する、いわゆ
る２段階成長法に、上記方法を適宜組み合わせて転位密
度の低減をはかっている。

［発明が解決しようとする課題］ しかしながら、従来の方法では以下のような問題点かあ
る。

ボストアニール法及び熱サイクル法等のように熱履歴に
より膜中の転位を運動させ、転位ループの形成や、転位
を基板側部へ逃がす方法では、転位の密度がある程度以
下になると転位同志の８会う確率が減るために、上述の
ようなメカニズムでの転位の低減は望めない。現在のと
ころその下限はＳｉ基板上のＧａＡｓ膜の場合、〜１０
６ｃｍ−２程度であるといわれている。

歪超格子挿入法では界面における歪場のために、転位は
その方向を界面方向に変える。ところが、例えばＩ　ｎ
ＧａＡｓとＧａＡｓとの歪超格子を考えると、双方の膜
中での転位の振る舞い（転位の伝搬速度、転位発生の臨
界応力）は非常によく似ており、転位は歪場の揺動によ
り容易に伝搬方向を変え、膜表面に向かう。従って、こ
の方法でもある程度以上の転位密度の低減は望めない。

本発明は、半導体基板上に転位密度の小さい化合物半導
体を成長させる方法を提供することを目的とする。

［課題を解決するための手段］ 本発明によれば、半導体基板上に該半導体基板の格子定
数と異なる格子定数を有する化合物半導体を結晶成長さ
せる半導体結晶成長方法において、前記半導体基板上に
前記化合物半導体を結晶成長させる第１の工程と、前記
化合物半導体上に該化合物半導体の転位伝搬性質と異な
る転位伝搬性質を有する半導体薄膜を所定の膜厚以下形
成する第２の工程と、前記半導体薄膜上に前記化合物半
導体を再度結晶成長させる第３の工程を含むことを特徴
とする半導体結晶成長方法が得られる。

［実施例］ 以下に図面を参照して本発明の詳細な説明する。

第１図に本発明の第１の実施例の半導体結晶成長方法の
工程図を示す。

まず、５ｉ（１００）基板１１の表面を熱処理などによ
り清浄化する。続いて、Ｓｉ　　（１００）基板１１を
２５０℃に昇温し、第１図（ａ）に示すようにＳｉ基板
１１上にＧａＡｓバッファ層１２を約１００人成長させ
る。それから基板１１の温度を６００℃として、再びＧ
ａＡｓ層１３を結晶成長させる。

ここで、成長させたＧａＡｓ層１３には、基板１１との
格子定数等の違いから、転位１４が生じている。

次に、基板１１の温度を２５０℃に下げ、第１図（ｂ）
に示すようにＧａＡｓ層１３の上に、Ｓｉ膜（中間膜）
１５を成長させる。このＳｉ膜１５の厚さは数ＭＬ　（
分子層）相当、即ち、臨界膜厚以下とする。ここで臨界
膜厚とは、格子不整合に対する内部応力が弾性限界を越
えない膜厚をいう。

最後に、Ａｓ雰囲気下において基板１１の温度を６００
℃にし、第１図（Ｃ）に示すようにＧａＡｓ層１６の成
長を行う。

この様にＧａＡｓ層１３とＧａＡｓ層１６との間にＳｉ
層１５が挿入された半導体材料では、Ｓｉ膜１５がＧａ
Ａｓ層１３とは異なる転位伝搬性質（伝搬速度、臨界応
力等）を有しているため、ＧａＡｓ層１３で生じた転位
はＧａＡｓ層１６へは伝搬されない。よって、ＧａＡｓ
層１６は極めて転位の少ない高品質の結晶となる。

第２図に第２の実施例を示す。

第２の実施例ではＧａＡｓ層１３とＳｉ層１５とを交互
に結晶成長させ、−層のＳｉ層１５で伝搬を阻止するこ
とができない転位を徐々に阻止するようにしている。

なお、上記実施例ではＳｉ基板上にＧａＡｓ層を形成す
る方法について説明したが、これに限られるものではな
く、いわゆる格子不整合エピタキシャル系であれば、■
−■族化合物半導体、■−■族化合物半導体、または、
■族化合物半導体であってもよい。

また、本発明の半導体成長方法は従来の転位低減方法と
組み合わせることによって、さらに転位密度を低減させ
ることかできる。

［発明の効果］ 本発明は、基板と格子整合が取れていない化合物半導体
を結晶成長させる際に、化合物半導体の成長膜中に転位
伝搬性質の異なる中間膜を挿入するようにしたことで、
中間膜の下に位置する化合物半導体に生じた転位が中間
膜の上に位置する化合物半導体へ伝搬するのを防ぐこと
ができ、高品質の半導体材料を得ることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を説明するための工程図
、第２図は第２の実施例を説明するための構造図である
。 １１・・・Ｓｉ基板、１２・・・ＧａＡｓバッファ層、
１３−　Ｇ　ａ　Ａ　ｓ層、１４−＝転位、１５−３　
ｉ膜、１６−　Ｇ　ａ　Ａ　ｓ層。 第１図　　　　　第２図 （ｂ） （Ｃ）

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に該半導体基板の格子定数と異なる格
   子定数を有する化合物半導体を結晶成長させる半導体結
   晶成長方法において、 前記半導体基板上に前記化合物半導体を結晶成長させる
   第１の工程と、 前記化合物半導体上に該化合物半導体の転位伝搬性質と
   異なる転位伝搬性質を有する半導体薄膜を所定の膜厚以
   下形成する第２の工程と、 前記半導体薄膜上に前記化合物半導体を再度結晶成長さ
   せる第３の工程を含むことを特徴とする半導体結晶成長
   方法。 ２、前記半導体基板としてＳｉ基板を、前記化合物半導
   体としてIII−Ｖ族化合物半導体を、前記半導体薄膜と
   してＳｉ薄膜を用いることを特徴とする請求項１記載の
   半導体結晶成長方法。 ３、Ｓｉ基板と、該Ｓｉ基板上に結晶成長された少なく
   とも２層のIII−Ｖ族化合物半導体層と、前記III−Ｖ族
   化合物半導体層に挟まれた所定膜厚以下のＳｉ層とを有
   することを特徴とする半導体ウェハー。