JP2001176804A - 半導体層の形成方法 - Google Patents

半導体層の形成方法

Info

Publication number
JP2001176804A
JP2001176804A JP35456399A JP35456399A JP2001176804A JP 2001176804 A JP2001176804 A JP 2001176804A JP 35456399 A JP35456399 A JP 35456399A JP 35456399 A JP35456399 A JP 35456399A JP 2001176804 A JP2001176804 A JP 2001176804A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
forming
substrate
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35456399A
Other languages
English (en)
Other versions
JP3809464B2 (ja
Inventor
Satoru Tanaka
悟 田中
Michiichi Takeuchi
道一 武内
Katsunobu Aoyanagi
克信 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RIKEN Institute of Physical and Chemical Research
Original Assignee
RIKEN Institute of Physical and Chemical Research
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RIKEN Institute of Physical and Chemical Research filed Critical RIKEN Institute of Physical and Chemical Research
Priority to JP35456399A priority Critical patent/JP3809464B2/ja
Priority to US09/734,651 priority patent/US6530991B2/en
Priority to EP00127381A priority patent/EP1109208A3/en
Priority to TW089126633A priority patent/TW502287B/zh
Priority to CN00137299A priority patent/CN1302082A/zh
Priority to KR1020000076710A priority patent/KR20010062441A/ko
Publication of JP2001176804A publication Critical patent/JP2001176804A/ja
Application granted granted Critical
Publication of JP3809464B2 publication Critical patent/JP3809464B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】煩雑な工程を必要とすることなしに、当該半導
体層中の構造欠陥の欠陥密度、特に、貫通転位の転位密
度を大幅に低減させることができるようにして、作業時
間の短縮化を図ることができるとともに、製造コストを
低減することのできる半導体層の形成方法を提供する。 【解決手段】半導体層を形成する半導体層の形成方法に
おいて、半導体層中の構造欠陥を抑制する構造欠陥抑制
物質を、当該半導体層が形成される物質層の表面に供給
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体層の形成方
法に関し、さらに詳細には、各種の材料からなる基板上
などに、例えば、ＧａＮ（窒化ガリウム）などの薄膜や
厚膜などのエピタキシャル半導体層を形成する際に用い
て好適な半導体層の形成方法に関する。
【０００２】
【従来の技術】近年、青色波長域〜紫外波長域のような
短波長域における発光素子材料として、ＩＩＩ−Ｖ族窒
化物半導体であるＧａＮが注目されており、ＧａＮ系薄
膜を材料とした青色発光ダイオード（ＬＥＤ）が実現さ
れるとともに、ＧａＮ系薄膜を材料とした青色レーザー
の研究が進められている。
【０００３】なお、ＧａＮ系薄膜としては、ＧａＮのみ
ならず、例えば、ＩｎＧａＮを発光素子材料とするもの
などが知られている。
【０００４】こうしたＧａＮ系薄膜を材料とした青色Ｌ
ＥＤの発光の効率を向上させたり、ＧａＮ系薄膜を材料
とした青色レーザーを実現するためには、ＧａＮ系薄膜
中に存在する、例えば、ミスフィット転位やミスフィッ
ト転位によって生じる貫通転位のような転位あるいは粒
界などの構造欠陥を制御することが重要であると考えら
れている。
【０００５】ところで、基板として広く使用されるサフ
ァイア（Ａｌ２Ｏ３）上に形成されたＧａＮ薄膜におけ
る欠陥密度（単位面積当たりの構造欠陥の数）は、Ａｌ
２Ｏ ３上に形成され実用化されている他のＩＩＩ−Ｖ族
半導体（ＧａＡｓ、ＩｎＰなど）薄膜における欠陥密度
と比較すると、極めて高い値を示していた。
【０００６】このようなＧａＮ系薄膜の欠陥密度の高さ
は、主にＧａＮ系薄膜と基板材料（Ａｌ２Ｏ３）との格
子不整合と熱膨張率差に起因するものであり、基板材料
としてのＧａＮ系薄膜と格子整合するＧａＮ基板が存在
しない現状においては、ＧａＮ系薄膜の欠陥密度の高さ
は避け難い問題として指摘されていた。
【０００７】従来、ＧａＮ薄膜の欠陥密度の高さを改善
するためには、薄膜構造を模式的に示した図１に示すよ
うに、基板材料として、例えば、ＳｉＣ基板の一種であ
る６Ｈ−ＳｉＣ（０００１）基板を用い、６Ｈ−ＳｉＣ
（０００１）基板上にＡｌＮ薄膜（例えば、厚さ１０ｎ
ｍ以上）を形成し、このＡｌＮ薄膜上にＧａＮ系薄膜
（例えば、厚さ１．５μｍ）を形成するようにしてい
た。
【０００８】即ち、ＡｌＮ薄膜は、ＳｉＣ基板との格子
不整合率が１％であるとともに、Ｇａ薄膜との格子不整
合が２．５％であり、こうしたＡｌＮ薄膜をＳｉＣ基板
とＧａＮ系薄膜とのバッファー層として用いたものであ
った。
【０００９】上記した図１に示す薄膜構造において、厚
さ１０ｎｍ以上のＡｌＮ薄膜上に１．５μｍの厚さのＧ
ａＮを形成した場合には構造欠陥の中の貫通転位に関し
ては、１０９ｃｍ−２オーダーの転位密度が得られた
が、さらに、転位密度を大幅に低減することが望まれて
いた。
【００１０】こうした要望に鑑みて、最近においては、
例えば、図２に示すようなＥＬＯ（Ｅｐｉｔａｘｉａｌ
Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）法という手
法が提案されている。
【００１１】このＥＬＯ法においては、まず、基板２０
０上にバッファー層２０２を介してＧａＮの結晶成長を
行って、当該ＧａＮの結晶成長により第１のＧａＮ層２
０４を形成し、その後に、第１のＧａＮ層２０４上に所
定のマスクパターンでマスク２０６の形成を行う（図２
（ａ）参照）。
【００１２】そして、当該マスク２０６が形成された第
１のＧａＮ層２０４上に、さらに、ＧａＮの結晶成長を
行って第２のＧａＮ層２０８を形成することにより、第
２のＧａＮ層２０８中の貫通転位の転位密度を低減しよ
うとするものである（図２（ｂ）参照）。
【００１３】上記したＥＬＯ法によると、第１のＧａＮ
層２０４中においては１０９〜１０ １０ｃｍ−２オーダ
ーの転位密度で貫通転位が発生するのに対して、マスク
２０６によって覆われていない第１のＧａＮ層２０４上
から成長するＧａＮの結晶は、マスク２０６上を横方向
（図２（ｂ）矢印方向）に成長するようになるので、第
２のＧａＮ層２０８中の貫通転位の転位密度は１０７ｃ
ｍ−２オーダーに低減されるものであった。
【００１４】しかしながら、上記したＥＬＯ法において
は、第１のＧａＮ層２０４上に所定のマスクパターンで
マスク２０６を形成する必要があるが（図２（ａ）参
照）、マスク２０６を形成するためにはエッチングなど
の種々の作業工程が必要とされるので、作業時間が長時
間に及ぶようになるとともに、製造コストなどが増大し
て、高価なものになるという問題点があった。
【００１５】さらに、ＥＬＯ法においては、マスク２０
６によって横方向に成長したＧａＮの結晶同士が融合す
る境界部分（図２（ｂ）における点線部分）においては
第２のＧａＮ層２０８中に貫通転位が発生し、当該境界
部分を含む第２のＧａＮ層２０８を、例えば、青色ＬＥ
Ｄようなデバイスなどに使用しないようにすると、デバ
イスなどに使用することができるＧａＮ系薄膜の領域が
制限されてしまうという問題点があった。
【００１６】
【発明が解決しようとする課題】本発明は、上記したよ
うな従来の技術の有する問題点に鑑みてなされたもので
あり、その目的とするところは、各種の材料からなる基
板上などにＧａＮなどの薄膜や厚膜の半導体層を形成す
る場合において、煩雑な工程を必要とすることなしに、
当該半導体層中の構造欠陥の欠陥密度、特に、貫通転位
の転位密度を大幅に低減させることができるようにし
て、作業時間の短縮化を図ることができるとともに、製
造コストを低減することのできる半導体層の形成方法を
提供しようとするものである。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のうち請求項１に記載の発明は、半導体層を
形成する半導体層の形成方法において、半導体層中の構
造欠陥を抑制する構造欠陥抑制物質を供給するようにし
たものである。
【００１８】従って、本発明のうち請求項１に記載の発
明によれば、半導体層中の構造欠陥を抑制する構造欠陥
抑制物質が供給されるので、構造欠陥抑制物質が当該半
導体層が形成される物質層の表面の構造欠陥、特に、貫
通転位が発生している位置に吸着などするようになり、
半導体層中の構造欠陥、特に、貫通転位を抑制して転位
密度を大幅に低減することができる。
【００１９】また、本発明のうち請求項２に記載の発明
は、半導体層を形成する半導体層の形成方法において、
半導体層中の構造欠陥を抑制する構造欠陥抑制物質を、
当該半導体層を形成しようとする物質層の表面に供給す
るようにしたものである。
【００２０】従って、本発明のうち請求項２に記載の発
明によれば、半導体層中の構造欠陥を抑制する構造欠陥
抑制物質が当該半導体層が形成される物質層の表面に供
給されるので、構造欠陥抑制物質が当該半導体層が形成
される物質層の表面の構造欠陥、特に、貫通転位が発生
している位置に吸着などするようになり、半導体層中の
構造欠陥、特に、貫通転位を抑制して転位密度を大幅に
低減することができる。
【００２１】また、本発明のうち請求項３に記載の発明
は、半導体層を形成する半導体層の形成方法において、
半導体層を形成するときに、当該半導体層を形成する物
質の供給とともに、当該半導体層中の構造欠陥を抑制す
る構造欠陥抑制物質を同時に供給するようにしたもので
ある。
【００２２】従って、本発明のうち請求項３に記載の発
明によれば、半導体層中の構造欠陥を抑制する構造欠陥
抑制物質が、当該半導体層を形成する物質の供給ととも
に同時に供給されるので、構造欠陥抑制物質が当該半導
体層が形成される物質層の表面の構造欠陥、特に、貫通
転位が発生している位置に吸着などするようになり、半
導体層中の構造欠陥、特に、貫通転位を抑制して転位密
度を大幅に低減することができる。
【００２３】また、本発明のうち請求項４に記載の発明
は、半導体層を形成する半導体層の形成方法において、
基板上にバッファー層を形成する第１のステップと、上
記第１のステップによって形成された上記バッファー層
の表面に、形成すべき半導体層中の構造欠陥を抑制する
構造欠陥抑制物質を所定の量供給する第２のステップ
と、上記第２のステップにおいて上記形成すべき半導体
層への上記構造欠陥抑制物質が供給された上記バッファ
ー層の表面に、当該半導体層を形成する第３のステップ
とを有し、上記第３のステップにおける当該半導体層の
膜厚を１ｎｍ以上とするようにしたものである。
【００２４】従って、本発明のうち請求項４に記載の発
明によれば、第１のステップにおいて基板上にバッファ
ー層が形成され、第２のステップにおいてバッファー層
の表面に、形成すべき半導体層中の構造欠陥を抑制する
構造欠陥抑制物質が所定の量供給され、第３のステップ
において構造欠陥抑制物質が供給されたバッファー層の
表面に、当該半導体層が１ｎｍ以上の膜厚で形成される
ので、基板上に形成されたバッファー層中において構造
欠陥、特に、貫通転位が多数発生するのに対して、当該
バッファー層の表面に所定の量供給された構造欠陥抑制
物質によって、１ｎｍ以上の膜厚で形成される半導体層
中においては構造欠陥、特に、貫通転位の密度を大幅に
低減することができる。
【００２５】また、本発明のうち請求項５に記載の発明
は、請求項４に記載の発明において、上記第３のステッ
プによって形成された上記半導体層の表面に、形成すべ
き半導体層中の構造欠陥を抑制する構造欠陥抑制物質を
所定の量供給する第４のステップと、上記第４のステッ
プにおいて上記形成すべき半導体層への上記構造欠陥抑
制物質が供給された上記半導体層の表面に、当該半導体
層を形成する第５のステップとを有し、上記第４のステ
ップと上記第５のステップとを上記第３のステップが終
了した後に１回以上行うようにしたものである。
【００２６】従って、本発明のうち請求項５に記載の発
明によれば、第３のステップにおいて形成された半導体
層の表面に、第４のステップにおいて形成すべき半導体
層中の構造欠陥を抑制する構造欠陥抑制物質が所定の量
供給され、第５のステップにおいて構造欠陥抑制物質が
供給された半導体層の表面に半導体層が形成され、第４
のステップと上記第５のステップとが第３のステップを
終了した後に１回以上行われるので、半導体層を複数層
積層することができる。
【００２７】ここで、本発明のうち請求項６に記載の発
明のように、請求項４または請求項５のいずれか１項に
記載の発明において、少なくとも上記第２のステップま
たは上記第４のステップのいずれかにおいて、少なくと
もレーザー光、電子線、ラジカル、イオンビームまたは
原子状水素のいずれかを用いることができ、このように
すると、構造欠陥抑制物質の供給された表面における表
面拡散が促進され、構造欠陥抑制物質が当該表面の構造
欠陥、特に、貫通転位が発生している位置に容易に吸着
などするようになり、当該表面の原子レベルにおける改
質を一層促進することができる。
【００２８】また、本発明のうち請求項７に記載の発明
は、請求項４、請求項５または請求項６のいずれか１項
に記載の発明において、少なくとも上記第２のステップ
または上記第４のステップのいずれかにおいて、形成す
べき半導体層中の構造欠陥を抑制する複数の種類の構造
欠陥抑制物質を所定の量供給するようにしたものであ
る。
【００２９】従って、本発明のうち請求項７に記載の発
明によれば、請求項４、請求項５または請求項６のいず
れか１項に記載の発明において、少なくとも上記第２の
ステップまたは上記第４のステップのいずれかにおい
て、形成すべき半導体層中の構造欠陥を抑制する複数の
種類の構造欠陥抑制物質が所定の量供給されるので、構
造欠陥抑制物質の供給された表面における表面拡散が促
進され、構造欠陥抑制物質が当該表面の構造欠陥、特
に、貫通転位が発生している位置に容易に吸着などする
ようになり、当該表面の原子レベルにおける改質を一層
促進することができる。
【００３０】また、本発明のうち請求項８に記載の発明
は、半導体層を形成する半導体層の形成方法において、
基板上にバッファー層を形成する第１のステップと、上
記第１のステップによって形成された上記バッファー層
の表面に、形成すべき半導体層を形成する物質の供給と
形成すべき半導体層中の構造欠陥を抑制する構造欠陥抑
制物質の供給とを同一のタイミングで開始するととも
に、上記形成すべき半導体層を形成する物質の供給より
上記形成すべき半導体層中の構造欠陥を抑制する構造欠
陥抑制物質の供給を早いタイミングで終了するものであ
る第２のステップとを有し、上記第２のステップにおけ
る当該半導体層の膜厚は１ｎｍ以上とするようにしたも
のである。
【００３１】従って、本発明のうち請求項８に記載の発
明によれば、第１のステップにおいて、基板上にバッフ
ァー層が形成され、第２のステップにおいてバッファー
層の表面に、形成すべき半導体層を形成する物質の供給
と形成すべき半導体層中の構造欠陥を抑制する構造欠陥
抑制物質の供給とが同一のタイミングで開始されるとと
もに、上記形成すべき半導体層を形成する物質の供給よ
り上記形成すべき半導体層中の構造欠陥を抑制する構造
欠陥抑制物質の供給が早いタイミングで終了され、当該
半導体層が１ｎｍ以上の膜厚で形成されるので、基板上
に形成されたバッファー層中において構造欠陥、特に、
貫通転位が多数発生するのに対して、当該バッファー層
の表面に所定の量供給された構造欠陥抑制物質によっ
て、１ｎｍ以上の膜厚で形成される半導体層中において
は構造欠陥、特に、貫通転位の密度を大幅に低減するこ
とができる。
【００３２】また、本発明のうち請求項９に記載の発明
は、請求項８に記載の発明において、上記第２のステッ
プによって形成された上記半導体層の表面に、形成すべ
き半導体層を形成する物質の供給と形成すべき半導体層
中の構造欠陥を抑制する構造欠陥抑制物質の供給とを同
一のタイミングで開始するとともに、上記形成すべき半
導体層を形成する物質の供給より上記形成すべき半導体
層中の構造欠陥を抑制する構造欠陥抑制物質の供給を早
いタイミングで終了するものである第３のステップとを
有し、上記３のステップを上記第２のステップが終了し
た後に少なくとも１回は行うようにしたものである。
【００３３】従って、本発明のうち請求項９に記載の発
明によれば、第２のステップにおいて形成された上記半
導体層の表面に、第３のステップにおいて形成すべき半
導体層を形成する物質の供給と形成すべき半導体層中の
構造欠陥を抑制する構造欠陥抑制物質の供給とが同一の
タイミングで開始されるとともに、上記形成すべき半導
体層を形成する物質の供給より上記形成すべき半導体層
中の構造欠陥を抑制する構造欠陥抑制物質の供給が早い
タイミングで終了され、第３のステップが第２のステッ
プが終了した後に少なくとも１回は行われるので、半導
体層を複数層積層することができる。
【００３４】ここで、本発明のうち請求項１０に記載の
発明のように、請求項８または請求項９のいずれか１項
に記載の発明において、少なくとも上記第２のステップ
または上記第３のステップのいずれかにおいて、少なく
ともレーザー光、電子線、ラジカル、イオンビームまた
は原子状水素のいずれかを用いることができ、このよう
にすると、構造欠陥抑制物質の供給された表面における
表面拡散が促進され、構造欠陥抑制物質が当該表面の構
造欠陥、特に、貫通転位が発生している位置に容易に吸
着などするようになり、当該表面の原子レベルにおける
改質を一層促進することができる。
【００３５】また、本発明のうち請求項１１に記載の発
明は、請求項８、請求項９または請求項１０のいずれか
１項に記載の発明において、少なくとも上記第２のステ
ップまたは上記第３のステップのいずれかにおいて、形
成すべき半導体層中の構造欠陥を抑制する複数の種類の
構造欠陥抑制物質を所定の量供給するようにしたもので
ある。
【００３６】従って、本発明のうち請求項１１に記載の
発明によれば、請求項８、請求項９または請求項１０の
いずれか１項に記載の発明において、少なくとも上記第
２のステップまたは上記第３のステップのいずれかにお
いて、形成すべき半導体層中の構造欠陥を抑制する複数
の種類の構造欠陥抑制物質が所定の量供給されるので、
構造欠陥抑制物質の供給された表面における表面拡散が
促進され、構造欠陥抑制物質が当該表面の構造欠陥、特
に、貫通転位が発生している位置に容易に吸着などする
ようになり、当該表面の原子レベルにおける改質を一層
促進することができる。
【００３７】また、本発明のうち請求項１２に記載の発
明にように、請求項４、請求項５、請求項６、請求項
７、請求項８、請求項９、請求項１０または請求項１１
のいずれか１項に記載の発明において、上記基板を、炭
化シリコン基板（６Ｈ−ＳｉＣ基板、４Ｈ−ＳｉＣ基
板）、炭化シリコンとシリコンとの積層基板（ＳｉＣ／
Ｓｉ基板）、シリコン基板（Ｓｉ基板）、サファイア基
板（Ａｌ２Ｏ３基板）、酸化亜鉛とサファイアとの積層
基板（ＺｎＯ／Ａｌ２Ｏ３基板）、ゲルマニウム基板
（Ｇｅ基板）、ヒ化ガリウム基板（ＧａＡｓ基板）、ヒ
化インジウム基板（ＩｎＡｓ基板）、リン化ガリウム基
板（ＧａＰ基板）、リン化インジウム基板（ＩｎＰ基
板）またはスピネル基板（ＭｇＡｌ２Ｏ４、ＬｉＧａＯ
２）とすることができ、構造欠陥抑制物質を、元素の周
期表におけるＩ−Ａ族のＨ（水素）、ＩＩ−Ａ族のＢｅ
（ベリリウム）、Ｍｇ（マグネシウム）、ＩＩＩ−Ｂ族
のＡｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（イ
ンジウム）、ＩＶ−Ｂ族のＣ（炭素）、Ｓｉ（ケイ
素）、Ｇｅ（ゲルマニウム）、Ｓｎ（スズ）、Ｖ−Ｂ族
のＮ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アル
チモン）、またはＶＩ−Ｂ族のＯ（酸素）、Ｓ（硫
黄）、Ｓｅ（セレン）、Ｔｅ（テルル）とすることがで
き、半導体層は、ＩＶ族半導体であるＣ（ダイヤモン
ド）、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、Ｓｉ
Ｃ、ＳｉＧｅ、ＳｉＣＧｅであるか、ＩＩＩ−Ｖ族二元
系半導体であるＢＮ、ＡｌＮ、ＧａＮ、ＩｎＮ、ＢＰ、
ＡｌＰ、ＧａＰ、ＩｎＰ、ＢＡｓ、ＡｌＡｓ、ＧａＡ
ｓ、ＩｎＡｓであるか、ＩＩＩ−Ｖ族三元系混晶半導体
であるＢＡｌＮ、ＢＧａＮ、ＢＩｎＮ、ＡｌＧａＮ、Ａ
ｌＩｎＮ、ＧａＩｎＮ、ＢＡｌＰ、ＢＧａＰ、ＢＩｎ
Ｐ、ＡｌＧａＰ、ＡｌＩｎＰ、ＧａＩｎＰ、ＢＡｌＡ
ｓ、ＢＧａＡｓ、ＢＩｎＡｓ、ＡｌＧａＡｓ、ＡｌＩｎ
Ａｓ、ＧａＩｎＡｓ、ＢＮＰ、ＢＮＡｓ、ＢＰＡｓ、Ａ
ｌＮＰ、ＡｌＮＡｓ、ＡｌＰＡｓ、ＧａＮＰ、ＧａＮＡ
ｓ、ＧａＰＡｓ、ＩｎＮＰ、ＩｎＮＡｓ、ＩｎＰＡｓで
あるか、ＩＩＩ−Ｖ族四元系混晶半導体であるＢＡｌＧ
ａＮ、ＢＡｌＩｎＮ、ＢＧａＩｎＮ、ＡｌＧａＩｎＮ、
ＢＡｌＧａＰ、ＢＡｌＩｎＰ、ＢＧａＩｎＰ、ＡｌＧａ
ＩｎＰ、ＢＡｌＧａＡｓ、ＢＡｌＩｎＡｓ、ＢＧａＩｎ
Ａｓ、ＡｌＧａＩｎＡｓ、ＢＡｌＮＰ、ＢＧａＮＰ、Ｂ
ＩｎＮＰ、ＡｌＧａＮＰ、ＡｌＩｎＮＰ、ＧａＩｎＮ
Ｐ、ＢＡｌＮＡｓ、ＢＧａＮＡｓ、ＢＩｎＮＡｓ、Ａｌ
ＧａＮＡｓ、ＡｌＩｎＮＡｓ、ＧａＩｎＮＡｓ、ＢＡｌ
ＰＡｓ、ＢＧａＰＡｓ、ＢＩｎＰＡｓ、ＡｌＧａＰＡ
ｓ、ＡｌＩｎＰＡｓ、ＧａＩｎＰＡｓ、ＢＮＰＡｓ、Ａ
ｌＮＰＡｓ、ＧａＮＰＡｓ、ＩｎＮＰＡｓであるか、ま
たはＩＩ−ＶＩ族半導体であるＺｎＯ、ＺｎＳ、ＺｎＳ
ｅ、ＺｎＴｅ、ＣｄＯ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、
ＺｎＣｄＯ、ＺｎＣｄＳ、ＺｎＣｄＳｅ、ＺｎＣｄＴ
ｅ、ＺｎＯＳ、ＺｎＯＳｅ、ＺｎＯＴｅ、ＺｎＳＳｅ、
ＺｎＳＴｅ、ＺｎＳｅＴｅ、ＣｄＯＳ、ＣｄＯＳｅ、Ｃ
ｄＯＴｅ、ＣｄＳＳｅ、ＣｄＳＴｅ、ＣｄＳｅＴｅ、Ｚ
ｎＣｄＯＳ、ＺｎＣｄＯＳｅ、ＺｎＣｄＯＴｅ、ＺｎＣ
ｄＳＳｅ、ＺｎＣｄＳＴｅ、ＺｎＣｄＳｅＴｅ、ＺｎＯ
ＳＳｅ、ＺｎＯＳＴｅ、ＺｎＯＳｅＴｅ、ＺｎＳＳｅＴ
ｅ、ＣｄＯＳＳｅ、ＣｄＯＳＴｅ、ＣｄＯＳｅＴｅ、Ｃ
ｄＳＳｅＴｅとすることができる。
【００３８】また、本発明のうち請求項１３に記載の発
明は、基板上にバッファー層を介して半導体層を形成す
る半導体層の形成方法において、ＭＯＣＶＤ（Ｍｅｔａ
ｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）、ＣＢＥ（Ｃｈｅｍｉｃａ
ｌ Ｂｅａｍ Ｅｐｉｔａｘｙ）、ＨＶＰＥ（Ｈａｌｉ
ｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）、Ｇ
ＳＭＢＥ（Ｇａｓ−ｓｏｕｒｃｅ Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）、ＭＯＭＢＥ（Ｍｅｔａ
ｌｏｒｇａｎｉｃ ＭＢＥ）、ＬＰＥ（Ｌｉｑｕｉｄ
Ｐｈａｓｅ Ｅｐｉｔａｘｙ）、ＣＶＤ（Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタ
リングまたは真空蒸着法を用い、ＳｉＣ基板またはＡｌ
２Ｏ３基板の表面に固体ガリウム（Ｇａ）、トリメチル
ガリウム（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）、
固体アルミニウム（Ａｌ）、トリメチルアルミニウム
（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）、トリ
メチルアミンアラン（ＴＭＡＡｌ）、ジメチルエチルア
ミンアラン（ＤＭＥＡＡｌ）またはトリイソブチルアル
ミニウム（ＴＩＢＡｌ）と、窒素ラジカル、アンモニア
（ＮＨ３）、モノメチルヒドラジン（ＭＭＨｙ）または
ジメチルヒドラジン（ＤＭＨｙ）とを供給して、バッフ
ァー層としてのＧａＮ層、ＡｌＮ層またはＡｌＧａＮ層
を形成する第１のステップと、上記第１のステップにお
いて形成された上記バッファー層たるＧａＮ層、ＡｌＮ
層またはＡｌＧａＮ層の表面に、成膜すべき半導体層と
してＧａＮ層、ＡｌＮ層またはＡｌＧａＮ層への構造欠
陥抑制物質であるＳｉを、固体シリコン（Ｓｉ）、シラ
ン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、メチルシラ
ン（ＣＨ３ＳｉＨ３）、ジメチルシラン（（ＣＨ３）２
ＳｉＨ２）、ジエチルシラン（（Ｃ２Ｈ５）２Ｓｉ
Ｈ２）、トリメチルシラン（（ＣＨ３）３ＳｉＨ）、ト
リエチルシラン（（Ｃ２Ｈ５）３ＳｉＨ）、テトラメチ
ルシラン（ＴＭＳｉ）またはテトラエチルシラン（ＴＥ
Ｓｉ）によって供給する第２のステップと、上記第２の
ステップにおいて上記Ｓｉが供給された上記バッファー
層たるＧａＮ層、ＡｌＮ層またはＡｌＧａＮ層の表面に
固体ガリウム（Ｇａ）、トリメチルガリウム（ＴＭ
Ｇ）、トリエチルガリウム（ＴＥＧ）、固体アルミニウ
ム（Ａｌ）、トリメチルアルミニウム（ＴＭＡ）、トリ
エチルアルミニウム（ＴＥＡ）、トリメチルアミンアラ
ン（ＴＭＡＡｌ）、ジメチルエチルアミンアラン（ＤＭ
ＥＡＡｌ）またはトリイソブチルアルミニウム（ＴＩＢ
Ａｌ）と、窒素ラジカル、アンモニア（ＮＨ３）、モノ
メチルヒドラジン（ＭＭＨｙ）またはジメチルヒドラジ
ン（ＤＭＨｙ）とを供給して、上記半導体層としてＧａ
Ｎ層、ＡｌＮ層またはＡｌＧａＮ層を１ｎｍ以上の厚さ
で形成する第３のステップとを有するようにしたもので
ある。
【００３９】従って、本発明のうち請求項１３に記載の
発明によれば、基板上にバッファー層を介して半導体層
を形成する半導体層の形成方法において、ＭＯＣＶＤ
（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＭＢＥ（Ｍｏｌｅｃ
ｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、ＣＢＥ（Ｃｈ
ｅｍｉｃａｌ Ｂｅａｍ Ｅｐｉｔａｘｙ）、ＨＶＰＥ
（Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａ
ｘｙ）、ＧＳＭＢＥ（Ｇａｓ−ｓｏｕｒｃｅ Ｍｏｌｅ
ｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、ＭＯＭＢＥ
（Ｍｅｔａｌｏｒｇａｎｉｃ ＭＢＥ）、ＬＰＥ（Ｌｉ
ｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）、ＣＶＤ（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）、スパッタリングまたは真空蒸着法を用い、第１の
ステップにおいてＳｉＣ基板またはＡｌ ２Ｏ３基板の表
面に固体ガリウム（Ｇａ）、トリメチルガリウム（ＴＭ
Ｇ）、トリエチルガリウム（ＴＥＧ）、固体アルミニウ
ム（Ａｌ）、トリメチルアルミニウム（ＴＭＡ）、トリ
エチルアルミニウム（ＴＥＡ）、トリメチルアミンアラ
ン（ＴＭＡＡｌ）、ジメチルエチルアミンアラン（ＤＭ
ＥＡＡｌ）またはトリイソブチルアルミニウム（ＴＩＢ
Ａｌ）と、窒素ラジカル、アンモニア（ＮＨ３）、モノ
メチルヒドラジン（ＭＭＨｙ）またはジメチルヒドラジ
ン（ＤＭＨｙ）との供給によってバッファー層としての
ＧａＮ層、ＡｌＮ層またはＡｌＧａＮ層が形成され、第
２のステップにおいてバッファー層たるＧａＮ層、Ａｌ
Ｎ層またはＡｌＧａＮ層の表面に、成膜すべき半導体層
としてＧａＮ層、ＡｌＮ層またはＡｌＧａＮ層への構造
欠陥抑制物質であるＳｉが固体シリコン（Ｓｉ）、シラ
ン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、メチルシラ
ン（ＣＨ３ＳｉＨ３）、ジメチルシラン（（ＣＨ３）２
ＳｉＨ２）、ジエチルシラン（（Ｃ２Ｈ５）２Ｓｉ
Ｈ２）、トリメチルシラン（（ＣＨ３）３ＳｉＨ）、ト
リエチルシラン（（Ｃ２Ｈ５）３ＳｉＨ）、テトラメチ
ルシラン（ＴＭＳｉ）またはテトラエチルシラン（ＴＥ
Ｓｉ）によって供給され、第３のステップにおいてＳｉ
が供給された上記バッファー層たるＧａＮ層、ＡｌＮ層
またはＡｌＧａＮ層の表面に固体ガリウム（Ｇａ）、ト
リメチルガリウム（ＴＭＧ）、トリエチルガリウム（Ｔ
ＥＧ）、固体アルミニウム（Ａｌ）、トリメチルアルミ
ニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥ
Ａ）、トリメチルアミンアラン（ＴＭＡＡｌ）、ジメチ
ルエチルアミンアラン（ＤＭＥＡＡｌ）またはトリイソ
ブチルアルミニウム（ＴＩＢＡｌ）と、窒素ラジカル、
アンモニア（ＮＨ３）、モノメチルヒドラジン（ＭＭＨ
ｙ）またはジメチルヒドラジン（ＤＭＨｙ）との供給に
よって半導体層としてＧａＮ層、ＡｌＮ層またはＡｌＧ
ａＮ層が１ｎｍ以上の厚さで形成されるものであり、Ｓ
ｉはＧａＮ層、ＡｌＮ層またはＡｌＧａＮ層の表面に吸
着し、これによりＧａＮ層、ＡｌＮ層またはＡｌＧａＮ
層の表面が原子レベルで改質され、その後に半導体層と
してＧａＮ層、ＡｌＮ層またはＡｌＧａＮ層が形成され
ることになり、半導体層たるＧａＮ層、ＡｌＮ層または
ＡｌＧａＮ層中の構造欠陥の欠陥密度、特に、貫通転位
の転位密度を著しく低減することができる。
【００４０】さらに、構造欠陥抑制物質として供給され
るＳｉは、ＧａＮ層、ＡｌＮ層またはＡｌＧａＮ層への
ｎ型不純物原料として用いられている金属であるので、
ｎ型半導体層としてＧａＮ層、ＡｌＮ層またはＡｌＧａ
Ｎ層を形成する際において品質を劣化する物質とはなら
ないものであり、当該Ｓｉの供給は容易に行うことがで
きる。
【００４１】また、本発明のうち請求項１４に記載の発
明は、有機金属化学蒸着（ＭＯＣＶＤ：Ｍｅｔａｌｏｒ
ｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）装置によりＳｉＣ基板上またはＡｌ２Ｏ
３基板上にＧａＮ層またはＡｌＧａＮ層を形成する半導
体層の形成方法において、ＳｉＣ基板またはＡｌ２Ｏ ３
基板の表面にトリメチルガリウム（ＴＭＧ）またはトリ
エチルガリウム（ＴＥＧ）とアンモニア（ＮＨ３）とを
供給して、バッファー層としてのＧａＮ層を形成する
か、または、トリメチルガリウム（ＴＭＧ）またはトリ
エチルガリウム（ＴＥＧ）とトリメチルアルミニウム
（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）と
アンモニア（ＮＨ３）とを供給して、バッファー層とし
てのＡｌＧａＮ層と形成する第１のステップと、第１の
ステップにおいて形成された上記バッファー層たるＧａ
Ｎ層またはＡｌＧａＮ層の表面に、ＧａＮ層またはＡｌ
ＧａＮ層へのｎ型不純物原料であるＳｉを、シラン（Ｓ
ｉＨ４）、ジシラン（Ｓｉ２Ｈ ６）またはテトラエチル
シラン（ＴＥＳｉ）によって１モノレイヤー以下供給す
る第２のステップと、上記第２のステップにおいて上記
シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）またはテ
トラエチルシラン（ＴＥＳｉ）が供給された上記バッフ
ァー層たるＧａＮ層またはＡｌＧａＮ層の表面に、トリ
メチルガリウム（ＴＭＧ）またはトリエチルガリウム
（ＴＥＧ）とアンモニア（ＮＨ３）とを供給して、Ｇａ
Ｎ層を１ｎｍ以上の厚さで形成するか、または、トリメ
チルガリウム（ＴＭＧ）またはトリエチルガリウム（Ｔ
ＥＧ）とトリメチルアルミニウム（ＴＭＡ）またはトリ
エチルアルミニウム（ＴＥＡ）とアンモニア（ＮＨ３）
とを供給して、ＡｌＧａＮ層を１ｎｍ以上の厚さで形成
する第３のステップとを有するようにしたものである。
【００４２】従って、本発明のうち請求項１４に記載の
発明によれば、有機金属化学蒸着（ＭＯＣＶＤ：Ｍｅｔ
ａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）装置によりＳｉＣ基板上または
Ａｌ２Ｏ３基板上にＧａＮ層またはＡｌＧａＮ層を形成
する半導体層の形成方法において、第１のステップにお
いてＳｉＣ基板またはＡｌ２Ｏ３基板の表面にトリメチ
ルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥ
Ｇ）とアンモニア（ＮＨ３）とが供給され、バッファー
層としてのＧａＮ層が形成され、または、トリメチルガ
リウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）
とトリメチルアルミニウム（ＴＭＡ）またはトリエチル
アルミニウム（ＴＥＡ）とアンモニア（ＮＨ３）とが供
給され、バッファー層としてのＡｌＧａＮ層が形成さ
れ、第２のステップにおいて、バッファー層たるＧａＮ
層またはＡｌＧａＮ層の表面に、ＧａＮ層またはＡｌＧ
ａＮ層へのｎ型不純物原料であるＳｉが、シラン（Ｓｉ
Ｈ４）、ジシラン（Ｓｉ２Ｈ ６）またはテトラエチルシ
ラン（ＴＥＳｉ）によって１モノレイヤー以下供給さ
れ、第３のステップにおいてシラン（ＳｉＨ４）、ジシ
ラン（Ｓｉ２Ｈ６）またはテトラエチルシラン（ＴＥＳ
ｉ）が供給された上記バッファー層たるＧａＮ層または
ＡｌＧａＮ層の表面に、トリメチルガリウム（ＴＭＧ）
またはトリエチルガリウム（ＴＥＧ）とアンモニア（Ｎ
Ｈ３）とが供給され、ＧａＮ層が１ｎｍ以上の厚さで形
成され、または、トリメチルガリウム（ＴＭＧ）または
トリエチルガリウム（ＴＥＧ）とトリメチルアルミニウ
ム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）
とアンモニア（ＮＨ３）とが供給され、ＡｌＧａＮ層が
１ｎｍ以上の厚さで形成されるものであり、シラン（Ｓ
ｉＨ４）、ジシラン（Ｓｉ２Ｈ６）またはテトラエチル
シラン（ＴＥＳｉ）中のＳｉはＧａＮ層またはＡｌＧａ
Ｎ層の表面に吸着し、これにより、ＧａＮ層またはＡｌ
ＧａＮ層の表面が原子レベルで改質され、その後に半導
体層としてＧａＮ層またはＡｌＧａＮ層が形成されるこ
とになり、半導体層たるＧａＮ層中の構造欠陥の欠陥密
度、特に、貫通転位の転位密度を著しく低減することが
できる。
【００４３】さらに、構造欠陥抑制物質として供給され
るＳｉは、ＧａＮ層またはＡｌＧａＮ層へのｎ型不純物
原料として用いられている金属であるので、半導体層と
してＧａＮ層またはＡｌＧａＮ層を形成する際において
品質を劣化する物質とはならないものであり、当該Ｓｉ
の供給は容易に行うことができる。
【００４４】
【発明の実施の形態】以下、添付の図面を参照しなが
ら、本発明による半導体層の形成方法の第１の実施の形
態を詳細に説明するものとする。
【００４５】図３には、本発明による半導体層の形成方
法の第１の実施の形態によって、ＳｉＣ（炭化シリコ
ン）基板の一種である６Ｈ−ＳｉＣ（０００１）基板上
に半導体層としてＧａＮ薄膜を形成する状態が時系列に
従って模式的に示されており、図３（ａ）に示す状態か
ら順次、図３（ｂ）に示す状態、図３（ｃ）に示す状態
を経て、図３（ｄ）に示す状態に移行するものである。
【００４６】ここで、この実施の形態においては、図３
（ｄ）に示す薄膜構造を形成するには、横型の減圧（７
６Ｔｏｒｒ）した有機金属化学蒸着（ＭＯＣＶＤ：Ｍｅ
ｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）装置を用いることとするが、
これに限られるものではないことは勿論であり、後述す
るように、ＭＯＣＶＤ以外のスパッタリングなどの薄膜
製造技術を用いてもよい。
【００４７】また、図４（ａ）乃至図４（ｄ）には、Ｍ
ＯＣＶＤ法を用いて図３（ｄ）に示す薄膜構造を形成す
る際の処理条件が示されており、図５には、本発明によ
る半導体層の形成方法の第１の実施の形態により、ＴＥ
Ｓｉ（後述する）と半導体層としてのＧａＮ薄膜を形成
するガスとが供給されるタイミングを示す説明図が示さ
れている。
【００４８】さらに、図６には、透過型電子顕微鏡（Ｔ
ＥＭ）による、図４に示す処理条件により形成された図
３（ｄ）に示す薄膜構造の断面の電子顕微鏡写真が示さ
れている。
【００４９】ここで、本発明の理解を容易にするため
に、本発明による半導体層の形成方法の第１の実施の形
態により図３（ｄ）に示す薄膜構造を形成する際の処理
の概要を説明すると、まず、基板としての６Ｈ−ＳｉＣ
（０００１）基板１０上に、バッファー層としてＡｌＮ
（窒化アルミニウム）薄膜１２を形成する（図３（ａ）
参照）。
【００５０】その後、当該ＡｌＮ薄膜１２上に、バッフ
ァー層としてＧａＮバッファー層１４を形成し、それか
らこのＧａＮバッファー層１４の表面１４ａにｎ型不純
物原料としてテトラエチルシラン（ＴＥＳｉ）を供給す
る（図３（ｂ）参照）。
【００５１】それから、ＴＥＳｉを供給した後のＧａＮ
バッファー層１４上に、トリメチルガリウム（ＴＭＧ）
およびアンモニア（ＮＨ３）を供給して、半導体層とし
てＧａＮ層１８を形成する。
【００５２】そうすると、このＴＥＳｉが、構造欠陥、
特に、貫通転位の成長を抑制する作用を働き、当該ＴＥ
Ｓｉの供給後にトリメチルガリウム（ＴＭＧ）およびア
ンモニア（ＮＨ３）を供給して、ＧａＮの結晶成長によ
って半導体層として形成されるＧａＮ層１８の欠陥密
度、特に、転位密度を大幅に低減させることができた。
【００５３】以下、本発明による半導体層の形成方法の
第１の実施の形態により図３（ｄ）に示す薄膜構造を形
成する際の処理を詳細に説明することとする。
【００５４】まず、図４（ａ）に示す処理条件により、
６Ｈ−ＳｉＣ（０００１）基板１０上に、バッファー層
たるＡｌＮ薄膜１２を形成し、さらに、図４（ｂ）に示
す処理条件により、当該ＡｌＮ薄膜１２上にバッファー
層たるＧａＮバッファー層１４を形成する（図３（ａ）
参照）。
【００５５】このＧａＮバッファー層１４は、当該Ｇａ
Ｎバッファー層１４の下層に形成されるＡｌＮ薄膜１２
と当該ＧａＮバッファー層１４の上層に形成されるＧａ
Ｎ層１８との間に介在するバッファー層たるものであ
り、基板材料（６Ｈ−ＳｉＣ（０００１））との格子不
整合に起因して、ＧａＮバッファー層１４中には１０９
〜１０１０ｃｍ−２オーダーの転位密度で貫通転位が観
察される（図５参照）。
【００５６】そして、ＡｌＮ薄膜１２上にＧａＮバッフ
ァー層１４を形成した（図３（ａ）に示す状態）後に、
ＧａＮへのｎ型不純物原料として用いられている金属で
あるＴＥＳｉを、図４（ｃ）に示す処理条件により、タ
イミングＴ１（図５参照）でＧａＮバッファー層１４の
表面１４ａに供給する（図３（ｂ）参照）。
【００５７】この際、上記したようにＧａＮバッファー
層１４中には貫通転位が発生しており、ＧａＮバッファ
ー層１４の表面１４ａの当該貫通転位が発生している位
置においては原子間隔が広がっている。
【００５８】なお、上記したようなＧａＮバッファー層
１４の表面１４ａの当該貫通転位が発生している位置
（以下、転位芯位置と称する。）における原子間隔の広
がりの大きさは、文献によるところ転位芯構造は８．ｆ
ｏｌｄであることから、供給されるＴＥＳｉ中のＳｉが
容易に吸着（結合）しうる大きさである考えられるもの
である。
【００５９】そのような状態のＧａＮバッファー層１４
の表面１４ａにＴＥＳｉが供給されると、供給されたＴ
ＥＳｉ中のＳｉがＧａＮバッファー層１４の表面１４ａ
の転位芯位置に吸着して（図３（ｃ）参照）、ＧａＮバ
ッファー層１４の表面１４ａが原子レベルで改質され
る。
【００６０】こうしたＧａＮバッファー層１４の表面１
４ａの原子レベルでの改質は、ＴＥＳｉ中のＳｉに起因
するものであり、ＴＥＳｉはＧａＮバッファー層１４の
表面１４ａを原子レベルで改質することによって、Ｇａ
Ｎバッファー層１４の表面１４ａに形成されるＧａＮ層
１８中の構造欠陥、特に、貫通転位の発生を抑制して、
欠陥密度、特に転位密度を低下するものである。
【００６１】なお、本明細書においては、上記したＴＥ
Ｓｉのように、当該ＴＥＳｉが供給される物質層の表面
を原子レベルで改質して、当該ＴＥＳｉが供給された物
質層の表面に形成される物質層における貫通転位などの
構造欠陥を抑制し、転位密度などの欠陥密度を低下する
物質を、「構造欠陥抑制物質」と称する。
【００６２】そして、タイミングＴ１（図５参照）から
所定時間ｔ１後（図５参照）のタイミングＴ２（図５参
照）において、ＧａＮバッファー層１４の表面１４ａへ
のＴＥＳｉの供給を終了するとともに、図４（ｄ）に示
す処理条件により、トリメチルガリウム（ＴＭＧ）およ
びアンモニア（ＮＨ３）の供給を開始して、ＧａＮバッ
ファー層１４上にＴＥＳｉの供給の処理を行った界面
（図６参照）を介してＧａＮ層１８を形成する（図３
（ｃ）（ｄ）参照）。
【００６３】その後、タイミングＴ２（図５参照）から
所定時間ｔ２後（図５参照）のタイミングＴ３（図５参
照）において、トリメチルガリウム（ＴＭＧ）およびア
ンモニア（ＮＨ３）との供給を終了し、形成されたＧａ
Ｎ層１８中（膜厚１ｎｍ）には、わずかに１０６ｃｍ
−２オーダーの転位密度で貫通転位が観察された（図６
参照）。
【００６４】つまり、バッファー層たるＧａＮバッファ
ー層１４中においては、多数（１０ ９〜１０１０ｃｍ
−２オーダーの転位密度）の貫通転位が発生しているの
に対して、当該ＧａＮバッファー層１４上にＴＥＳｉの
供給の処理を行った界面を介して形成されたＧａＮ層１
８中においては、貫通転位の密度が大幅に低減（１０６
ｃｍ−２オーダーの転位密度）しているものであった
（図６参照）。
【００６５】上記したように、本発明による半導体層の
形成方法の第１の実施の形態においては、構造欠陥抑制
物質たるＴＥＳｉを供給するようにしたので、ＴＥＳｉ
中のＳｉによってバッファー層たるＧａＮバッファー層
１４の表面１４ａが原子レベルで改質されて、半導体層
たるＧａＮ層１８中の構造欠陥の欠陥密度、特に、貫通
転位の転位密度を著しく低減することができる。
【００６６】さらに、本発明による半導体層の形成方法
の第１の実施の形態においては、構造欠陥の発生を抑制
するためには、構造欠陥抑制物質たるＴＥＳｉを所定の
量供給するという極めて簡単な処理を行うだけでよく、
ＥＬＯ法におけるマスクの形成に際してのエッチングな
どのような種々の煩雑な工程を行う必要がないため、作
業時間を短縮化することができるとともに、製造コスト
を低減することができる。
【００６７】なお、構造欠陥抑制物質として供給される
ＴＥＳｉは、ＧａＮへのｎ型不純物原料として用いられ
ている金属であるので、半導体層としてＧａＮ層１８を
形成する際において品質を劣化する物質とはならないも
のであり、当該ＴＥＳｉの供給は容易に行うことができ
るものである。
【００６８】さらにまた、本発明による半導体層の形成
方法の第１の実施の形態においては、構造欠陥抑制物質
たるＴＥＳｉのＳｉがＧａＮバッファー層１４の表面１
４ａに吸着し、ＧａＮバッファー層１４の表面１４ａを
原子レベルで改質した後にＧａＮ層１８が形成されるの
で、ＥＬＯ法において生成される貫通転位が発生し易い
境界部分（図２（ｂ）のおける点線部分）のような部分
がＧａＮ層１８中には存在しないため、デバイスなどに
使用することができるＧａＮ薄膜の領域が制限されるよ
うなことはなく、工業上利用しやすいＧａＮ薄膜を得る
ことができる。
【００６９】次に、図７（ａ）（ｂ）を参照しながら、
本発明による半導体層の形成方法の第２の実施の形態を
説明する。
【００７０】図７（ａ）には、本発明による半導体層の
形成方法の第２の実施の形態により半導体層としてＧａ
Ｎ薄膜を形成する状態が模式的に示されており、図７
（ｂ）には、ＭＯＣＶＤ法を用いて図７（ａ）に示す薄
膜構造を形成する際の処理条件が示されている。
【００７１】ここで、本発明による半導体層の形成方法
の第２の実施の形態と本発明による半導体層の形成方法
の第１の実施の形態とを比較すると、上記した本発明に
よる半導体層の形成方法の第１の実施の形態においては
半導体層（ＧａＮ層１８）を１層のみ形成したのに対し
て（図３（ｄ）参照）、本発明による半導体層の形成方
法の第２の実施の形態は、半導体層を複数層積層して形
成するものである。
【００７２】より詳細には、本発明による半導体層の形
成方法の第１の実施の形態と同様にして形成された半導
体層たるＧａＮ層１８の表面に、さらに半導体層たるＧ
ａＮ層２０を積層するものである。
【００７３】従って、基板としての６Ｈ−ＳｉＣ（００
０１）基板１０上に、バッファー層としてＡｌＮ（窒化
アルミニウム）薄膜１２を形成し、その後、当該ＡｌＮ
薄膜１２上に、バッファー層としてＧａＮバッファー層
１４を形成してから（図３（ａ）参照）、このＧａＮバ
ッファー層１４の表面１４ａにＴＥＳｉを供給して（図
３（ｂ）参照）ＧａＮ層１８を形成するまで（図３
（ｃ）（ｄ）参照）の処理条件等（図４（ａ）〜（ｄ）
参照）は、上記した本発明による半導体層の形成方法の
第１の実施の形態の動作の説明と同様であるので、当該
説明を援用することにより詳細な説明を省略する。
【００７４】即ち、図４（ａ）〜（ｄ）に示す処理条件
により形成されたＧａＮ層１８（図３（ｄ）参照）中の
構造欠陥の欠陥密度、特に、貫通転位の転位密度は著し
く低減されており、当該ＧａＮ層１８を形成した（図３
（ｄ）に示す状態）後に、ＧａＮへのｎ型不純物原料と
して用いられている金属であるＴＥＳｉを、図７（ｂ−
１）に示す処理条件によりタイミングＴ１（図５参照）
で、ＧａＮ層１８の表面に供給する。
【００７５】そして、タイミングＴ１（図５参照）から
所定時間ｔ１後（図５参照）のタイミングＴ２（図５参
照）において、ＧａＮバッファー層１４の表面１４ａへ
のＴＥＳｉの供給を終了するとともに、図７（ｂ−２）
に示す処理条件により、トリメチルガリウム（ＴＭＧ）
およびアンモニア（ＮＨ３）の供給を開始して、ＧａＮ
１８上にＴＥＳｉの供給の処理を行った界面（図７
（ａ）参照）を介してＧａＮ層２０を形成する。
【００７６】このようにして形成されたＧａＮ層２０中
（膜厚１ｎｍ）においても、ＧａＮ層１８と同様に、構
造欠陥の欠陥密度、特に、貫通転位の転位密度は、上記
したような構造欠陥抑制物質たるＴＥＳｉの作用によ
り、著しく低減しているものである。
【００７７】つまり、本発明による半導体層の形成方法
の第２の実施の形態によれば、形成された半導体層（Ｇ
ａＮ層１８）の表面に、構造欠陥抑制物質（ＴＥＳｉ）
の供給とトリメチルガリウム（ＴＭＧ）およびアンモニ
ア（ＮＨ３）の供給とを繰り返し行うようにして、半導
体層たるＧａＮ層１８とＧａＮ層２０とを複数層積層す
ることができる。
【００７８】次に、図８（ａ）（ｂ）を参照しながら、
本発明による半導体層の形成方法の第３の実施の形態を
説明する。
【００７９】図８（ａ−１）（ａ−２）には、本発明に
よる半導体層の形成方法の第３の実施の形態により半導
体層としてＧａＮ薄膜を形成する状態が時系列に従って
模式的に示されており、図８（ａ−１）に示す状態から
図８（ｂ−２）に示す状態に移行するものである。
【００８０】なお、図８（ａ−１）に示す状態は、図３
（ｂ）に示す状態に対応するものであり、図８（ａ−
２）に示す状態は、図３（ｄ）に示す状態に対応するも
のである。
【００８１】また、図８（ｂ）には、ＭＯＣＶＤ法を用
いて図８（ａ−２）に示す薄膜構造を形成する際の処理
条件が示されている。
【００８２】ここで、本発明による半導体層の形成方法
の第３の実施の形態と本発明による半導体層の形成方法
の第１の実施の形態とを比較すると、上記した本発明に
よる半導体層の形成方法の第１の実施の形態においては
ＧａＮバッファー層１４の表面１４ａにＴＥＳｉのみを
供給したのに対して（図３（ｂ）ならびに図４（ｃ）参
照）、本発明による半導体層の形成方法の第３の実施の
形態は、ＧａＮバッファー層１４の表面１４ａにＴＥＳ
ｉを供給するとともに光の供給も行なうものである。
【００８３】より詳細には、本発明による半導体層の形
成方法の第１の実施の形態と同様しして形成されたバッ
ファー層たるＧａＮバッファー層１４の表面１４ａに、
ＴＥＳｉを供給するとともに水銀ランプによる光の供給
を行なうものである。
【００８４】従って、基板としての６Ｈ−ＳｉＣ（００
０１）基板１０上に、バッファー層としてＡｌＮ（窒化
アルミニウム）薄膜１２を形成し、その後、当該ＡｌＮ
薄膜１２上に、バッファー層としてＧａＮバッファー層
１４を形成するまで（図３（ａ）参照）の処理条件等
（図４（ａ）（ｂ）参照）は、上記した本発明による半
導体層の形成方法の第１の実施の形態の動作の説明と同
様であるので、当該説明を援用することにより詳細な説
明を省略する。
【００８５】即ち、図４（ａ）（ｂ）に示す処理条件に
より形成されたＧａＮバッファー層１４（図３（ａ）参
照）の表面に、図８（ｂ）に示す処理条件によりタイミ
ングＴ１（図５参照）でＴＥＳｉを供給する（図８（ａ
−１）参照）。
【００８６】この際、ＧａＮバッファー層１４の表面１
４ａには、ＴＥＳｉの供給とともに水銀ランプが０．１
ｐＪ／ｃｍ２の強度で連続照射されるものであり、当該
水銀ランプの照射により、ＧａＮバッファー層１４の表
面１４ａにおけるＴＥＳｉ中のＳｉの表面拡散が促進さ
れる。
【００８７】このため、ＴＥＳｉ中のＳｉがＧａＮバッ
ファー層１４の表面１４ａの転位芯位置に容易に吸着す
るようになり、ＧａＮバッファー層１４の表面１４ａの
原子レベルにおける改質が一層促進される。
【００８８】そして、タイミングＴ１（図５参照）から
所定時間ｔ１後（図５参照）のタイミングＴ２（図５参
照）において、ＧａＮバッファー層１４の表面１４ａへ
のＴＥＳｉの供給を終了するとともに、図４（ｄ）に示
す処理条件により、トリメチルガリウム（ＴＭＧ）およ
びアンモニア（ＮＨ３）の供給を開始して、ＧａＮバッ
ファー層１４上に水銀ランプの照射下でＴＥＳｉの供給
の処理を行った界面（図８（ａ−２）参照）を介してＧ
ａＮ層１８を形成する（図８（ａ−２）参照）。
【００８９】このようにして形成されたＧａＮ層１８中
（膜厚１ｎｍ）の構造欠陥の欠陥密度、特に、貫通転位
の転位密度は、上記したような構造欠陥抑制物質たるＴ
ＥＳｉの作用により著しく低減しているものである。
【００９０】つまり、本発明による半導体層の形成方法
の第３の実施の形態よれば、構造欠陥抑制物質たるＴＥ
Ｓｉの供給により、半導体層たるＧａＮ層１８中の構造
欠陥の欠陥密度、特に、貫通転位の転位密度を著しく低
減することができ、また、構造欠陥抑制物質であるＴＥ
Ｓｉの供給とともに水銀ランプの照射を行うようにした
ので、ＴＥＳｉ中のＳｉのＧａＮバッファー層１４の表
面１４ａにおける表面拡散が促進され、ＴＥＳｉ中のＳ
ｉがＧａＮバッファー層１４の表面１４ａの転位芯位置
に容易に吸着するようになり、ＧａＮバッファー層１４
の表面１４ａの原子レベルにおける改質を一層促進する
ことができる。
【００９１】次に、図９（ａ）（ｂ）を参照しながら、
本発明による半導体層の形成方法の第４の実施の形態を
説明する。
【００９２】図９（ａ−１）（ａ−２）には、本発明に
よる半導体層の形成方法の第４の実施の形態により半導
体層としてＧａＮ薄膜を形成する状態が時系列に従って
模式的に示されており、図９（ａ−１）に示す状態から
図９（ｂ−２）に示す状態に移行するものである。
【００９３】なお、図９（ａ−１）に示す状態は、図３
（ｂ）に示す状態に対応するものであり、図９（ａ−
２）に示す状態は、図３（ｄ）に示す状態に対応するも
のである。
【００９４】また、図９（ｂ）には、ＭＯＣＶＤ法を用
いて図９（ａ−２）に示す薄膜構造を形成する際の処理
条件が示されている。
【００９５】ここで、本発明による半導体層の形成方法
の第４の実施の形態と本発明による半導体層の形成方法
の第１の実施の形態とを比較すると、上記した本発明に
よる半導体層の形成方法の第１の実施の形態においては
ＧａＮバッファー層１４の表面１４ａにＴＥＳｉのみを
供給したのに対して（図３（ｂ）ならびに図４（ｃ）参
照）、本発明による半導体層の形成方法の第４の実施の
形態は、ＧａＮバッファー層１４の表面１４ａにＴＥＳ
ｉを供給するとともに他の種類の構造欠陥抑制物質の供
給も行なうものである。
【００９６】より詳細には、本発明による半導体層の形
成方法の第１の実施の形態と同様しして形成されたバッ
ファー層たるＧａＮバッファー層１４の表面１４ａに、
ＴＥＳｉを供給するとともにＴＭＩｎの供給も行なうも
のである。
【００９７】従って、基板としての６Ｈ−ＳｉＣ（００
０１）基板１０上に、バッファー層としてＡｌＮ（窒化
アルミニウム）薄膜１２を形成し、その後、当該ＡｌＮ
薄膜１２上に、バッファー層としてＧａＮバッファー層
１４を形成するまで（図３（ａ）参照）の処理条件等
（図４（ａ）（ｂ）参照）は、上記した本発明による半
導体層の形成方法の第１の実施の形態の動作の説明と同
様であるので、当該説明を援用することにより詳細な説
明を省略する。
【００９８】即ち、図４（ａ）（ｂ）に示す処理条件に
より形成されたＧａＮバッファー層１４（図３（ａ）参
照）の表面に、図９（ｂ）に示す処理条件によりタイミ
ングＴ１（図５参照）でＴＥＳｉを供給する（図７（ａ
−１）参照）。
【００９９】この際、ＧａＮバッファー層１４の表面１
４ａには、ＴＥＳｉの供給とともにＴＭＩｎが供給され
るものであり、当該供給されたＴＭＩｎ中のＩｎによ
り、ＧａＮバッファー層１４の表面１４ａにおけるＴＥ
Ｓｉ中のＳｉの表面拡散が促進される。
【０１００】このため、ＴＥＳｉ中のＳｉがＧａＮバッ
ファー層１４の表面１４ａの転位芯位置に容易に吸着す
るようになり、ＧａＮバッファー層１４の表面１４ａの
原子レベルにおける改質が一層促進される。
【０１０１】そして、タイミングＴ１（図５参照）から
所定時間ｔ１後（図５参照）のタイミングＴ２（図５参
照）において、ＧａＮバッファー層１４の表面１４ａへ
のＴＥＳｉの供給を終了するとともに、図４（ｄ）に示
す処理条件により、トリメチルガリウム（ＴＭＧ）およ
びアンモニア（ＮＨ３）の供給を開始して、ＧａＮバッ
ファー層１４上にＴＭＩｎとともにＴＥＳｉの供給の処
理を行った界面（図９（ａ−２）参照）を介してＧａＮ
層１８を形成する（図７（ａ−２）参照）。
【０１０２】このようにして形成されたＧａＮ層１８中
（膜厚１ｎｍ）の構造欠陥の欠陥密度、特に、貫通転位
の転位密度は、上記したような構造欠陥抑制物質たるＴ
ＥＳｉの作用により著しく低減しているものである。
【０１０３】つまり、本発明による半導体層の形成方法
の第４の実施の形態によれば、構造欠陥抑制物質たるＴ
ＥＳｉの供給により、半導体層たるＧａＮ層１８中の構
造欠陥の欠陥密度、特に、貫通転位の転位密度を著しく
低減することができ、また、構造欠陥抑制物質であるＴ
ＥＳｉの供給とともにＴＭＩｎの供給を行うようにした
ので、ＴＥＳｉ中のＳｉのＧａＮバッファー層１４の表
面１４ａにおける表面拡散が促進され、ＴＥＳｉ中のＳ
ｉがＧａＮバッファー層１４の表面１４ａの転位芯位置
に容易に吸着するようになり、ＧａＮバッファー層１４
の表面１４ａの原子レベルにおける改質を一層促進する
ことができる。
【０１０４】次に、図１０（ａ）（ｂ）を参照しなが
ら、本発明による半導体層の形成方法の第５の実施の形
態を説明する。
【０１０５】図１０（ａ）には、本発明による半導体層
の形成方法の第５の実施の形態によりＴＥＳｉと半導体
層としてのＧａＮ薄膜を形成するガスとが供給されるタ
イミングを示す説明図が示されており、図１０（ｂ）に
は、本発明による半導体層の形成方法の第５の実施の形
態により半導体層としてＧａＮ薄膜を形成する状態が模
式的に示されている。
【０１０６】ここで、本発明による半導体層の形成方法
の第５の実施の形態と本発明による半導体層の形成方法
の第１の実施の形態とを比較すると、上記した本発明に
よる半導体層の形成方法の第１の実施の形態においては
ＴＥＳｉの供給とＧａＮ層１８を形成するためのトリメ
チルガリウム（ＴＭＧ）およびアンモニア（ＮＨ３）の
供給とが異なるタイミングで行われるのに対して（図５
参照）、本発明による半導体層の形成方法の第５の実施
の形態は、ＴＥＳｉの供給とＧａＮ層１８を形成するた
めのトリメチルガリウム（ＴＭＧ）およびアンモニア
（ＮＨ３）の供給とが同じタイミングで行われるもので
ある。
【０１０７】なお、基板としての６Ｈ−ＳｉＣ（０００
１）基板１０上に、バッファー層としてＡｌＮ（窒化ア
ルミニウム）薄膜１２を形成し、その後、当該ＡｌＮ薄
膜１２上に、バッファー層としてＧａＮバッファー層１
４を形成するまで（図３（ａ）参照）の処理条件等（図
４（ａ）（ｂ）参照）は、上記した本発明による半導体
層の形成方法の第１の実施の形態の動作の説明と同様で
あるので、当該説明を援用することにより詳細な説明を
省略する。
【０１０８】より詳細には、本発明による半導体層の形
成方法の第１の実施の形態においては、上記したように
してＴＥＳｉの供給の開始（図５タイミングＴ１参照）
と、ＧａＮ層１８を形成するためのトリメチルガリウム
（ＴＭＧ）およびアンモニア（ＮＨ３）の供給の開始
（図５タイミングＴ２参照）とが異なるタイミングで行
われるものであり、ＧａＮバッファー層１４の表面１４
ａに構造欠陥抑制物質であるＴＥＳｉとＧａＮ層１８を
形成するためのトリメチルガリウム（ＴＭＧ）およびア
ンモニア（ＮＨ３）とが同じタイミングで供給されるこ
とはない。
【０１０９】一方、本発明による半導体層の形成方法の
第５の実施の形態においては、ＧａＮバッファー層１４
の表面１４ａに、タイミングＴ１（図１０（ａ）参照）
で、図４（ｃ）に示す処理条件によりＴＥＳｉの供給を
開始するとともに、図４（ｄ）に示す処理条件によりＧ
ａＮ層１８を形成するためのトリメチルガリウム（ＴＭ
Ｇ）およびアンモニア（ＮＨ３）との供給を開始する。
【０１１０】そして、当該タイミングＴ１（図１０
（ａ）参照）から所定時間ｔ１後（図１０（ａ）参照）
のタイミングＴ２（図１０（ａ）参照）において、Ｇａ
Ｎバッファー層１４の表面１４ａへのＴＥＳｉの供給を
終了する。
【０１１１】一方、当該タイミングＴ１（図１０（ａ）
参照）から所定時間ｔ２後（図１０（ａ）参照）のタイ
ミングＴ４（図１０（ａ）参照）において、ＧａＮ層１
８を形成するためのトリメチルガリウム（ＴＭＧ）およ
びアンモニア（ＮＨ３）との供給を終了する。
【０１１２】従って、ＧａＮバッファー層１４の表面１
４ａにＴＥＳｉとＧａＮ層１８を形成するためのトリメ
チルガリウム（ＴＭＧ）およびアンモニア（ＮＨ３）と
が同じタイミングで供給される。
【０１１３】その結果、タイミングＴ１からタイミング
Ｔ２までの所定時間ｔ１の間には、ＴＥＳｉとＧａＮ層
１８を形成するためのトリメチルガリウム（ＴＭＧ）お
よびアンモニア（ＮＨ３）とがともに供給されているの
で、ＴＥＳｉを含むＴＥＳｉ供給層１６が形成される。
【０１１４】また、ＴＥＳｉの供給が終了したタイミン
グＴ２からタイミングＴ４までの間には、ＧａＮ層１８
を形成するためのトリメチルガリウム（ＴＭＧ）および
アンモニア（ＮＨ３）のみが供給されているので、ＴＥ
Ｓｉ供給層１６の表面にＧａＮ層１８が形成される（図
１０（ｃ）参照）。
【０１１５】このようにして形成されたＧａＮ層１８中
（膜厚１ｎｍ）の構造欠陥の欠陥密度、特に、貫通転位
の転位密度は、上記したような構造欠陥抑制物質たるＴ
ＥＳｉの作用により著しく低減しているものである。
【０１１６】つまり、本発明による半導体層の形成方法
の第５の実施の形態によれば、構造欠陥抑制物質たるＴ
ＥＳｉとＧａＮ層１８を形成するためのトリメチルガリ
ウム（ＴＭＧ）およびアンモニア（ＮＨ３）とを同時に
供給するようにして、半導体層たるＧａＮ層１８中の構
造欠陥の欠陥密度、特に、貫通転位の転位密度を著しく
低減することができる。
【０１１７】次に、図１１（ａ）を参照しながら、本発
明による半導体層の形成方法の第６の実施の形態を説明
する。
【０１１８】図１１（ａ）には、本発明による半導体層
の形成方法の第６の実施の形態により半導体層としてＧ
ａＮ薄膜を形成する状態が模式的に示されている。
【０１１９】ここで、本発明による半導体層の形成方法
の第６の実施の形態と本発明による半導体層の形成方法
の第５の実施の形態とを比較すると、上記した本発明に
よる半導体層の形成方法の第５の実施の形態においては
ＴＥＳｉ供給層１６とＧａＮ層１８とをそれぞれ１層の
み形成したのに対して（図１０（ｂ）参照）、本発明に
よる半導体層の形成方法の第６の実施の形態は、ＴＥＳ
ｉ供給層１６とＧａＮ層１８とをそれぞれ複数層積層し
て形成するものである。
【０１２０】なお、基板としての６Ｈ−ＳｉＣ（０００
１）基板１０上に、バッファー層としてＡｌＮ（窒化ア
ルミニウム）薄膜１２を形成し、その後、当該ＡｌＮ薄
膜１２上に、バッファー層としてＧａＮバッファー層１
４し、さらに当該ＧａＮバッファー層１４の表面１４ａ
にＴＥＳｉ供給層１６とＧａＮ層１８とを形成するまで
の処理条件等（図４（ａ）〜（ｄ）参照）は、上記した
本発明による半導体層の形成方法の第５の実施の形態の
動作の説明と同様であるので、当該説明を援用すること
により詳細な説明を省略する。
【０１２１】そして、ＧａＮ層１８の表面に、タイミン
グＴ１（図１０（ａ）参照）で図７（ｂ−１）に示す処
理条件によりＴＥＳｉの供給を開始するとともに、図７
（ｂ−２）に示す処理条件によりＧａＮ層１８’を形成
するためのトリメチルガリウム（ＴＭＧ）およびアンモ
ニア（ＮＨ３）との供給を開始する。
【０１２２】そして、当該タイミングＴ１（図１０
（ａ）参照）から所定時間ｔ１後（図１０（ａ）参照）
のタイミングＴ２（図１０（ａ）参照）において、Ｇａ
Ｎバッファー層１４の表面１４ａへのＴＥＳｉの供給を
終了する。
【０１２３】一方、当該タイミングＴ１（図１０（ａ）
参照）から所定時間ｔ２後（図１０（ａ）参照）のタイ
ミングＴ４（図１０（ａ）参照）において、ＧａＮ層１
８’を形成するためのトリメチルガリウム（ＴＭＧ）お
よびアンモニア（ＮＨ３）との供給を終了する。
【０１２４】その結果、ＧａＮ層１８の表面にはＴＥＳ
ｉ供給層１６’が形成され、当該ＴＥＳｉ供給層１６’
の表面にＧａＮ層１８’が形成される（図１１（ａ）参
照）。
【０１２５】このようにして形成されたＧａＮ層１８’
中（膜厚１ｎｍ）の構造欠陥の欠陥密度、特に、貫通転
位の転位密度は、上記したような構造欠陥抑制物質たる
ＴＥＳｉの作用により著しく低減しているものである。
【０１２６】つまり、本発明による半導体層の形成方法
の第６の実施の形態によれば、形成された半導体層（Ｇ
ａＮ層１８）の表面に、構造欠陥抑制物質（ＴＥＳｉ）
の供給とトリメチルガリウム（ＴＭＧ）およびアンモニ
ア（ＮＨ３）との供給とを繰り返し行うようにして、半
導体層たるＧａＮ層１８とＧａＮ層１８’とを複数層積
層することができる。
【０１２７】次に、図１１（ｂ）を参照しながら、本発
明による半導体層の形成方法の第７の実施の形態を説明
する。
【０１２８】図１１（ｂ−１）（ｂ−２）には、本発明
による半導体層の形成方法の第７の実施の形態により半
導体層としてＧａＮ薄膜を形成する状態が時系列に従っ
て模式的に示されており、図１１（ｂ−１）に示す状態
から図１１（ｂ−２）に示す状態に移行するものであ
る。
【０１２９】ここで、本発明による半導体層の形成方法
の第７の実施の形態と本発明による半導体層の形成方法
の第５の実施の形態とを比較すると、上記した本発明に
よる半導体層の形成方法の第５の実施の形態においては
ＧａＮバッファー層１４の表面１４ａにＴＥＳｉとＧａ
Ｎ層１８を形成するためのトリメチルガリウム（ＴＭ
Ｇ）およびアンモニア（ＮＨ３）とのみを同時に供給し
たのに対して、本発明による半導体層の形成方法の第７
の実施の形態は、ＧａＮバッファー層１４の表面１４ａ
にＴＥＳｉとＧａＮ層１８を形成するためのトリメチル
ガリウム（ＴＭＧ）およびアンモニア（ＮＨ３）とを同
時に供給するとともに光の供給も行なうものである。
【０１３０】より詳細には、本発明による半導体層の形
成方法の第１の実施の形態と同様しして形成されたバッ
ファー層たるＧａＮバッファー層１４の表面１４ａに、
ＴＥＳｉとＧａＮ層１８を形成するためのトリメチルガ
リウム（ＴＭＧ）およびアンモニア（ＮＨ３）とを供給
するとともに、水銀ランプによる光の供給を行なうもの
である。
【０１３１】従って、基板としての６Ｈ−ＳｉＣ（００
０１）基板１０上に、バッファー層としてＡｌＮ（窒化
アルミニウム）薄膜１２を形成し、その後、当該ＡｌＮ
薄膜１２上に、バッファー層としてＧａＮバッファー層
１４を形成するまで（図３（ａ）参照）の処理条件等
（図４（ａ）（ｂ）参照）は、上記した本発明による半
導体層の形成方法の第１の実施の形態の動作の説明と同
様であるので、当該説明を援用することにより詳細な説
明を省略する。
【０１３２】即ち、図４（ａ）（ｂ）に示す処理条件に
より形成されたＧａＮバッファー層１４（図３（ａ）参
照）の表面に、タイミングＴ１（図１０（ａ）参照）で
図８（ｂ）に示す処理条件によりＴＥＳｉの供給を開始
するとともに、図４（ｄ）に示す処理条件によりＧａＮ
層１８を形成するためのトリメチルガリウム（ＴＭＧ）
およびアンモニア（ＮＨ３）との供給を開始する。
【０１３３】この際、ＧａＮバッファー層１４の表面１
４ａには、ＴＥＳｉとＧａＮ層１８を形成するためのト
リメチルガリウム（ＴＭＧ）およびアンモニア（Ｎ
Ｈ３）との供給とともに、水銀ランプが０．１ｐＪ／ｃ
ｍ２の強度で連続照射されるものであり、当該水銀ラン
プの照射によりＴＥＳｉ中のＳｉのＧａＮバッファー層
１４の表面１４ａにおける表面拡散が促進される。
【０１３４】このため、ＴＥＳｉ中のＳｉがＧａＮバッ
ファー層１４の表面１４ａの転位芯位置に容易に吸着す
るようになり、ＧａＮバッファー層１４の表面１４ａの
原子レベルにおける改質が一層促進される。
【０１３５】そして、タイミングＴ１（図１０（ａ）参
照）から所定時間ｔ１後（図１０（ａ）参照）のタイミ
ングＴ２（図１０（ａ）参照）において、ＧａＮバッフ
ァー層１４の表面１４ａへのＴＥＳｉの供給を終了す
る。
【０１３６】一方、当該タイミングＴ１（図１０（ａ）
参照）から所定時間ｔ２後（図１０（ａ）参照）のタイ
ミングＴ４（図１０（ａ）参照）において、ＧａＮ層１
８を形成するためのトリメチルガリウム（ＴＭＧ）およ
びアンモニア（ＮＨ３）との供給を終了する。
【０１３７】このようにして形成されたＧａＮ層１８中
（膜厚１ｎｍ）の構造欠陥の欠陥密度、特に、貫通転位
の転位密度は、上記したような構造欠陥抑制物質たるＴ
ＥＳｉの作用により著しく低減しているものである。
【０１３８】つまり、本発明による半導体層の形成方法
の第７の実施の形態によれば、構造欠陥抑制物質たるＴ
ＥＳｉとＧａＮ層１８を形成するためのトリメチルガリ
ウム（ＴＭＧ）およびアンモニア（ＮＨ３）との同時供
給により、半導体層たるＧａＮ層１８中の構造欠陥の欠
陥密度、特に、貫通転位の転位密度を著しく低減するこ
とができ、また、構造欠陥抑制物質であるＴＥＳｉとＧ
ａＮ層１８を形成するためのトリメチルガリウム（ＴＭ
Ｇ）およびアンモニア（ＮＨ３）との同時供給とともに
水銀ランプの照射を行うようにしたので、ＴＥＳｉ中の
ＳｉのＧａＮバッファー層１４の表面１４ａにおける表
面拡散が促進され、ＴＥＳｉ中のＳｉがＧａＮバッファ
ー層１４の表面１４ａの転位芯位置に容易に吸着するよ
うになり、ＧａＮバッファー層１４の表面１４ａの原子
レベルおける改質を一層促進することができる。
【０１３９】次に、図１１（ｃ）を参照しながら、本発
明による半導体層の形成方法の第８の実施の形態を説明
する。
【０１４０】図１１（ｃ−１）（ｃ−２）には、本発明
による半導体層の形成方法の第８の実施の形態により半
導体層としてＧａＮ薄膜を形成する状態が時系列に従っ
て模式的に示されており、図１１（ｃ−１）に示す状態
から図１１（ｃ−２）に示す状態に移行するものであ
る。
【０１４１】ここで、本発明による半導体層の形成方法
の第８の実施の形態と本発明による半導体層の形成方法
の第８の実施の形態とを比較すると、上記した本発明に
よる半導体層の形成方法の第８の実施の形態においては
ＧａＮバッファー層１４の表面１４ａにＴＥＳｉとＧａ
Ｎ層１８を形成するためのトリメチルガリウム（ＴＭ
Ｇ）およびアンモニア（ＮＨ３）とのみを同時に供給し
たのに対して、本発明による半導体層の形成方法の第８
の実施の形態は、ＧａＮバッファー層１４の表面１４ａ
にＴＥＳｉとＧａＮ層１８を形成するためのトリメチル
ガリウム（ＴＭＧ）およびアンモニア（ＮＨ３）とを同
時に供給するとともに他の種類の構造欠陥抑制物質の供
給も行なうものである。
【０１４２】より詳細には、本発明による半導体層の形
成方法の第１の実施の形態と同様しして形成されたバッ
ファー層たるＧａＮバッファー層１４の表面１４ａに、
ＴＥＳｉとＧａＮ層１８を形成するためのトリメチルガ
リウム（ＴＭＧ）およびアンモニア（ＮＨ３）とを供給
するとともにＴＭＩｎの供給を行なうものである。
【０１４３】従って、基板としての６Ｈ−ＳｉＣ（００
０１）基板１０上に、バッファー層としてＡｌＮ（窒化
アルミニウム）薄膜１２を形成し、その後、当該ＡｌＮ
薄膜１２上に、バッファー層としてＧａＮバッファー層
１４を形成するまで（図３（ａ）参照）の処理条件等
（図４（ａ）（ｂ）参照）は、上記した本発明による半
導体層の形成方法の第１の実施の形態の動作の説明と同
様であるので、当該説明を援用することにより詳細な説
明を省略する。
【０１４４】即ち、図４（ａ）（ｂ）に示す処理条件に
より形成されたＧａＮバッファー層１４（図３（ａ）参
照）の表面に、タイミングＴ１（図１０（ａ）参照）で
図９（ｂ）に示す処理条件によりＴＥＳｉとＴＭＩｎと
の供給を開始するとともに、図４（ｄ）に示す処理条件
によりＧａＮ層１８を形成するためのトリメチルガリウ
ム（ＴＭＧ）およびアンモニア（ＮＨ３）との供給を開
始する。
【０１４５】この際、ＧａＮバッファー層１４の表面１
４ａには、ＴＥＳｉとＧａＮ層１８を形成するためのト
リメチルガリウム（ＴＭＧ）およびアンモニア（Ｎ
Ｈ３）との供給とともに、ＴＥＳｉの供給とともにＴＭ
Ｉｎが供給されるものであり、当該供給されたＴＭＩｎ
中のＩｎにより、ＧａＮバッファー層１４の表面１４ａ
における表面拡散が促進される。
【０１４６】このため、ＴＥＳｉ中のＳｉがＧａＮバッ
ファー層１４の表面１４ａの転位芯位置に容易に吸着す
るようになり、ＧａＮバッファー層１４の表面１４ａの
原子レベルにおける改質が一層促進される。
【０１４７】そして、タイミングＴ１（図１０（ａ）参
照）から所定時間ｔ１後（図１０（ａ）参照）のタイミ
ングＴ２（図１０（ａ）参照）において、ＧａＮバッフ
ァー層１４の表面１４ａへのＴＥＳｉとＴＭＩｎとの供
給を終了する。
【０１４８】一方、当該タイミングＴ１（図１０（ａ）
参照）から所定時間ｔ２後（図１０（ａ）参照）のタイ
ミングＴ４（図１０（ａ）参照）において、ＧａＮ層１
８を形成するためのトリメチルガリウム（ＴＭＧ）およ
びアンモニア（ＮＨ３）との供給を終了する。
【０１４９】このようにして形成されたＧａＮ層１８中
（膜厚１ｎｍ）の構造欠陥の欠陥密度、特に、貫通転位
の転位密度は、上記したような構造欠陥抑制物質たるＴ
ＥＳｉの作用により著しく低減しているものである。
【０１５０】つまり、本発明による半導体層の形成方法
の第８の実施の形態によれば、構造欠陥抑制物質たるＴ
ＥＳｉとＧａＮ層１８を形成するためのトリメチルガリ
ウム（ＴＭＧ）およびアンモニア（ＮＨ３）との同時供
給により、半導体層たるＧａＮ層１８中の構造欠陥の欠
陥密度、特に、貫通転位の転位密度を著しく低減するこ
とができ、また、構造欠陥抑制物質であるＴＥＳｉとＧ
ａＮ層１８を形成するためのトリメチルガリウム（ＴＭ
Ｇ）およびアンモニア（ＮＨ３）との同時供給とともに
ＴＭＩｎの供給を行うようにしたので、ＴＥＳｉ中のＳ
ｉのＧａＮバッファー層１４の表面１４ａにおける表面
拡散が促進され、ＴＥＳｉ中のＳｉがＧａＮバッファー
層１４の表面１４ａの転位芯位置に容易に吸着するよう
になり、ＧａＮバッファー層１４の表面１４ａの原子レ
ベルにおける改質を一層促進することができる。
【０１５１】なお、上記した実施の形態は、以下の
（１）乃至（１０）に説明するように変形することがで
きる。
【０１５２】（１）上記した実施の形態においては、半
導体層としてのＧａＮ層１８を１ｎｍの膜厚に成長させ
ＧａＮ薄膜として形成するようにしたが、これに限られ
るものではないことは勿論であり、例えば、成長時間を
変更するなどの各種の処理条件の変更を行い、ＧａＮ層
１８を厚膜やバルクとして形成するようにしてもよい。
【０１５３】（２）上記した実施の形態においては、バ
ッファー層たるＧａＮバッファー層１４と半導体層たる
ＧａＮ層１８とはともにＧａＮ層であり、即ち、バッフ
ァー層と半導体層とはホモ材料とするようにしたが、こ
れに限られるものではないことは勿論であり、バッファ
ー層と半導体層とをヘテロ材料とするようにしてもよ
く、例えば、バッファー層たるＡｌＧａＮ層と半導体層
たるＧａＮ層１８とを形成するようにしてもよい。
【０１５４】（３）上記した実施の形態においては、薄
膜製造方法としてＭＯＣＶＤを用いるようにしたが、こ
れに限られるものではないことは勿論であり、ＭＯＣＶ
Ｄ以外の薄膜製造技術、例えば、図１２（ａ）に示すよ
うな、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉ
ｔａｘｙ）、ＣＢＥ（Ｃｈｅｍｉｃａｌ ＢｅａｍＥｐ
ｉｔａｘｙ）、ＨＶＰＥ（Ｈａｌｉｄｅ Ｖａｐｏｒ
Ｐｈａｓｅ Ｅｐｉｔａｘｙ）、ＧＳＭＢＥ（Ｇａｓ−
ｓｏｕｒｃｅ Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉ
ｔａｘｙ）、ＭＯＭＢＥ（Ｍｅｔａｌｏｒｇａｎｉｃ
ＭＢＥ）、ＬＰＥ（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉ
ｔａｘｙ）、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリングまたは真空蒸
着法などの各種の薄膜製造技術を用いるようにしてもよ
い。
【０１５５】例えば、ＧＳＭＢＥ法を用いた場合には、
図１３に示す処理条件によりＧａＮ薄膜を形成するよう
にし、他の薄膜製造方法においても、当該薄膜製造方法
に応じて各種処理条件等の変更を行えばよい。
【０１５６】（４）上記した実施の形態においては、基
板として６Ｈ−ＳｉＣ（０００１）を用い、構造欠陥抑
制物質としてＴＥＳｉのＳｉが供給されるようにし、形
成される構造欠陥が低減された半導体層はＧａＮ層とし
たが、これに限られるものではないことは勿論であり、
基板として炭化シリコン基板（６Ｈ−ＳｉＣ基板、４Ｈ
−ＳｉＣ基板）、炭化シリコンとシリコンとの積層基板
（ＳｉＣ／Ｓｉ基板）、シリコン基板（Ｓｉ基板）、サ
ファイア基板（Ａｌ２Ｏ３基板）、酸化亜鉛とサファイ
アとの積層基板（ＺｎＯ／Ａｌ２Ｏ３基板）、ゲルマニ
ウム基板（Ｇｅ基板）、ヒ化ガリウム基板（ＧａＡｓ基
板）、ヒ化インジウム基板（ＩｎＡｓ基板）、リン化ガ
リウム基板（ＧａＰ基板）、リン化インジウム基板（Ｉ
ｎＰ基板）またはスピネル基板（ＭｇＡｌ２Ｏ４、Ｌｉ
ＧａＯ２）を用いるようにしてもよく（図１２（ｂ）参
照）、構造欠陥抑制物質として元素の周期表におけるＩ
−Ａ族のＨ（水素）、ＩＩ−Ａ族のＢｅ（ベリリウ
ム）、Ｍｇ（マグネシウム）、ＩＩＩ−Ｂ族のＡｌ（ア
ルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウ
ム）、ＩＶ−Ｂ族のＣ（炭素）、Ｓｉ（ケイ素）、Ｇｅ
（ゲルマニウム）、Ｓｎ（スズ）、Ｖ−Ｂ族のＮ（窒
素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アルチモ
ン）、またはＶＩ−Ｂ族のＯ（酸素）、Ｓ（硫黄）、Ｓ
ｅ（セレン）、Ｔｅ（テルル）を用いるようにしてもよ
く（図１２（ｃ）参照）、形成される構造欠陥が低減さ
れた半導体層は、ＩＶ族半導体であるＣ（ダイヤモン
ド）、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、Ｓｉ
Ｃ、ＳｉＧｅ、ＳｉＣＧｅであるか、ＩＩＩ−Ｖ族二元
系半導体であるＢＮ、ＡｌＮ、ＧａＮ、ＩｎＮ、ＢＰ、
ＡｌＰ、ＧａＰ、ＩｎＰ、ＢＡｓ、ＡｌＡｓ、ＧａＡ
ｓ、ＩｎＡｓであるか、ＩＩＩ−Ｖ族三元系混晶半導体
であるＢＡｌＮ、ＢＧａＮ、ＢＩｎＮ、ＡｌＧａＮ、Ａ
ｌＩｎＮ、ＧａＩｎＮ、ＢＡｌＰ、ＢＧａＰ、ＢＩｎ
Ｐ、ＡｌＧａＰ、ＡｌＩｎＰ、ＧａＩｎＰ、ＢＡｌＡ
ｓ、ＢＧａＡｓ、ＢＩｎＡｓ、ＡｌＧａＡｓ、ＡｌＩｎ
Ａｓ、ＧａＩｎＡｓ、ＢＮＰ、ＢＮＡｓ、ＢＰＡｓ、Ａ
ｌＮＰ、ＡｌＮＡｓ、ＡｌＰＡｓ、ＧａＮＰ、ＧａＮＡ
ｓ、ＧａＰＡｓ、ＩｎＮＰ、ＩｎＮＡｓ、ＩｎＰＡｓで
あるか、ＩＩＩ−Ｖ族四元系混晶半導体であるＢＡｌＧ
ａＮ、ＢＡｌＩｎＮ、ＢＧａＩｎＮ、ＡｌＧａＩｎＮ、
ＢＡｌＧａＰ、ＢＡｌＩｎＰ、ＢＧａＩｎＰ、ＡｌＧａ
ＩｎＰ、ＢＡｌＧａＡｓ、ＢＡｌＩｎＡｓ、ＢＧａＩｎ
Ａｓ、ＡｌＧａＩｎＡｓ、ＢＡｌＮＰ、ＢＧａＮＰ、Ｂ
ＩｎＮＰ、ＡｌＧａＮＰ、ＡｌＩｎＮＰ、ＧａＩｎＮ
Ｐ、ＢＡｌＮＡｓ、ＢＧａＮＡｓ、ＢＩｎＮＡｓ、Ａｌ
ＧａＮＡｓ、ＡｌＩｎＮＡｓ、ＧａＩｎＮＡｓ、ＢＡｌ
ＰＡｓ、ＢＧａＰＡｓ、ＢＩｎＰＡｓ、ＡｌＧａＰＡ
ｓ、ＡｌＩｎＰＡｓ、ＧａＩｎＰＡｓ、ＢＮＰＡｓ、Ａ
ｌＮＰＡｓ、ＧａＮＰＡｓ、ＩｎＮＰＡｓであるか、ま
たはＩＩ−ＶＩ族半導体であるＺｎＯ、ＺｎＳ、ＺｎＳ
ｅ、ＺｎＴｅ、ＣｄＯ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、
ＺｎＣｄＯ、ＺｎＣｄＳ、ＺｎＣｄＳｅ、ＺｎＣｄＴ
ｅ、ＺｎＯＳ、ＺｎＯＳｅ、ＺｎＯＴｅ、ＺｎＳＳｅ、
ＺｎＳＴｅ、ＺｎＳｅＴｅ、ＣｄＯＳ、ＣｄＯＳｅ、Ｃ
ｄＯＴｅ、ＣｄＳＳｅ、ＣｄＳＴｅ、ＣｄＳｅＴｅ、Ｚ
ｎＣｄＯＳ、ＺｎＣｄＯＳｅ、ＺｎＣｄＯＴｅ、ＺｎＣ
ｄＳＳｅ、ＺｎＣｄＳＴｅ、ＺｎＣｄＳｅＴｅ、ＺｎＯ
ＳＳｅ、ＺｎＯＳＴｅ、ＺｎＯＳｅＴｅ、ＺｎＳＳｅＴ
ｅ、ＣｄＯＳＳｅ、ＣｄＯＳＴｅ、ＣｄＯＳｅＴｅ、Ｃ
ｄＳＳｅＴｅとしてもよい（図１２（ｄ）参照）。
【０１５７】この際、形成される半導体層に応じて半導
体層を形成するための原料を供給するようにすればよ
い。
【０１５８】（５）上記した本発明による半導体層の形
成方法の実施の形態においては、形成される構造欠陥が
低減された半導体層を、トリメチルガリウム（ＴＭＧ）
とアンモニア（ＮＨ３）を用いたＧａＮ層としたが、こ
れに限られるものではないことは勿論であり、固体ガリ
ウム（Ｇａ）、トリメチルガリウム（ＴＭＧ）またはト
リエチルガリウム（ＴＥＧ）と、窒素ラジカル、アンモ
ニア（ＮＨ３）、モノメチルヒドラジン（ＭＭＨｙ）ま
たはジメチルヒドラジン（ＤＭＨｙ）とを用いたＧａＮ
層であってもよく、また、固体ガリウム（Ｇａ）、トリ
メチルガリウム（ＴＭＧ）またはトリエチルガリウム
（ＴＥＧ）と、固体アルミニウム（Ａｌ）、トリメチル
アルミニウム（ＴＭＡ）、トリエチルアルミニウム（Ｔ
ＥＡ）、トリメチルアミンアラン（ＴＭＡＡｌ）、ジメ
チルエチルアミンアラン（ＤＭＥＡＡｌ）またはトリイ
ソブチルアルミニウム（ＴＩＢＡｌ）と、窒素ラジカ
ル、アンモニア（ＮＨ３）、モノメチルヒドラジン（Ｍ
ＭＨｙ）またはジメチルヒドラジン（ＤＭＨｙ）とを用
いたＡｌＧａＮ層でもよく、また、固体アルミニウム
（Ａｌ）、トリメチルアルミニウム（ＴＭＡ）、トリエ
チルアルミニウム（ＴＥＡ）、トリメチルアミンアラン
（ＴＭＡＡｌ）、ジメチルエチルアミンアラン（ＤＭＥ
ＡＡｌ）またはトリイソブチルアルミニウム（ＴＩＢＡ
ｌ）と、窒素ラジカル、アンモニア（ＮＨ３）、モノメ
チルヒドラジン（ＭＭＨｙ）またはジメチルヒドラジン
（ＤＭＨｙ）とを用いたＡｌＮ層でもよい（図１４
（ａ）参照）。
【０１５９】（６）上記した本発明による半導体層の形
成方法の実施の形態においては、構造欠陥抑制物質とし
てのＳｉの供給にテトラエチルシラン（ＴＥＳｉ）を用
いたが、これに限られるものではないことは勿論であ
り、固体シリコン（Ｓｉ）、シラン（ＳｉＨ４）、ジシ
ラン（Ｓｉ２Ｈ６）、メチルシラン（ＣＨ３Ｓｉ
Ｈ３）、ジメチルシラン（（ＣＨ３）２ＳｉＨ２）、ジ
エチルシラン（（Ｃ２Ｈ５）２ＳｉＨ２）、トリメチル
シラン（（ＣＨ３）３ＳｉＨ）、トリエチルシラン
（（Ｃ２Ｈ５）３ＳｉＨ）またはテトラメチルシラン
（ＴＭＳｉ）によってＳｉを供給するようにしてもよい
（図１４（ｂ）参照）。
【０１６０】（７）上記した本発明による半導体体層の
形成方法の第２の実施の形態ならびに第６の実施の形態
においては、半導体層としてのＧａＮ層１８の表面にＧ
ａＮ層１８’、２０を１層のみ積層するようにしたが
（図７（ａ）ならびに図１１（ａ）参照）、これに限ら
れるものではないことは勿論であり、半導体層としての
ＧａＮ層１８の表面に半導体層を２層以上の積層するよ
うにしてもよい。
【０１６１】（８）上記した本発明による半導体体層の
形成方法の第３の実施の形態ならびに第７の実施の形態
においては、ＧａＮバッファー層１４の表面１４ａにＴ
ＥＳｉを供給するとともに水銀ランプを用いて光を照射
するようにしたが（図８ならびに図１１（ｂ）参照）、
これに限られるものではないことは勿論であり、構造欠
陥抑制物質をＧａＮバッファー層１４の表面１４ａに供
給する際に、レーザー（１００ｎｍ〜１０ミクロンの波
長を有するもの、例えば、エキシマレーザー、Ｈｅ−Ｃ
ｄレーザー、Ａｒレーザー、Ｋｒレーザー、Ｈｅ−Ｎｅ
レーザー、Ｎ２レーザーあるいは炭酸ガスレーザーな
ど）、重水素ランプ、キセルノンランプなどを用い、電
子線、ラジカル、イオンビームならびに原子状水素など
をＧａＮバッファー層１４の表面１４ａに供給するよう
にしてもよい。
【０１６２】（９）上記した本発明による半導体体層の
形成方法の第４の実施の形態ならびに第８の実施の形態
においては、ＴＥＳｉの供給とともにＴＭＩｎの供給を
行うようにしたが（図９ならびに図１１（ｃ）参照）、
これに限られるものではないことは勿論であり、構造欠
陥抑制物質である元素の周期表におけるＩ−Ａ族のＨ
（水素）、ＩＩ−Ａ族のＢｅ（ベリリウム）、Ｍｇ（マ
グネシウム）、ＩＩＩ−Ｂ族のＡｌ（アルミニウム）、
Ｇａ（ガリウム）、Ｉｎ（インジウム）、ＩＶ−Ｂ族の
Ｃ（炭素）、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）、
Ｓｎ（スズ）、Ｖ−Ｂ族のＮ（窒素）、Ｐ（リン）、Ａ
ｓ（ヒ素）、Ｓｂ（アルチモン）、またはＶＩ−Ｂ族の
Ｏ（酸素）、Ｓ（硫黄）、Ｓｅ（セレン）、Ｔｅ（テル
ル）のうちの少なくとも２種類の構造欠陥抑制物質を、
原子または化合物としてＧａＮバッファー層１４の表面
１４ａに供給するようにしてもよい。
【０１６３】（１０）上記した実施の形態ならびに上記
（１）乃至（９）に示す変形例は、適宜に組み合わせる
ようにしてもよい。
【０１６４】
【発明の効果】本発明は、以上説明したように構成され
ているので、各種の材料からなる基板上などにＧａＮな
どの薄膜や厚膜の半導体層を形成する場合において、煩
雑な工程を必要とすることなしに、当該半導体層中の構
造欠陥の欠陥密度、特に、貫通転位の転位密度を大幅に
低減させることができるようにして、作業時間の短縮化
を図ることができるとともに、製造コストを低減するこ
とのできるという優れた効果を奏する。
【図面の簡単な説明】
【図１】従来の６Ｈ−ＳｉＣ（０００１）基板上にＡｌ
Ｎ薄膜を介して形成されたＧａＮ薄膜の薄膜構造を模式
的に示す説明図である。
【図２】ＥＬＯ法により基板上にバッファー層を介して
ＧａＮ薄膜を形成した状態を模式的に示す説明図であ
り、（ａ）は第１のＧａＮ層上に所定のマスクパターン
でマスクを形成した状態を模式的に示す説明図であり、
（ｂ）は第２のＧａＮ層を形成した状態を模式的に示す
説明図である。
【図３】本発明による半導体層の形成方法によって６Ｈ
−ＳｉＣ（０００１）基板上にＧａＮ薄膜を形成する状
態を時系列に従って模式的に示す説明図であり、（ａ）
は６Ｈ−ＳｉＣ（０００１）基板上にＡｌＮ薄膜を形成
し、当該ＡｌＮ薄膜上にＧａＮ層を形成した状態を模式
的に示す説明図であり、（ｂ）はＧａＮ層の表面にテト
ラエチルシラン（ＴＥＳｉ）を供給した状態を模式的に
示す説明図であり、（ｃ）は供給されたＴＥＳｉのＳｉ
がＧａＮ層の表面に吸着した状態を模式的に示す説明図
であり、（ｄ）は本発明による半導体層の形成方法によ
って６Ｈ−ＳｉＣ（０００１）基板上に形成されたＧａ
Ｎ薄膜の薄膜構造を模式的に示す説明図である。
【図４】ＭＯＣＶＤを用いて図３（ｄ）に示す薄膜構造
を形成する際の処理条件を示す表であり、（ａ）は６Ｈ
−ＳｉＣ（０００１）基板上にＡｌＮ薄膜を形成すると
きの処理条件を示す表であり、（ｂ）はＡｌＮ薄膜上に
ＧａＮバッファー層を形成するときの処理条件を示しす
表であり、（ｃ）はＧａＮバッファー層上にＴＥＳｉを
供給するときの処理条件を示す表であり、（ｄ）はトリ
メチルガリウム（ＴＭＧ）およびアンモニア（ＮＨ３）
を供給するときの処理条件を示す表である
【図５】本発明による半導体層の形成方法の第１の実施
の形態により、ＴＥＳｉと半導体層としてのＧａＮ薄膜
を形成するガスとが供給されるタイミングを示す説明図
である。
【図６】ＴＥＭによる図３（ｄ）に示す薄膜構造の断面
の電子顕微鏡写真である。
【図７】（ａ）は、本発明による半導体層の形成方法の
第２の実施の形態により半導体層としてＧａＮ薄膜を形
成した状態を模式的に示す説明図であり、（ｂ）は、Ｍ
ＯＣＶＤ法を用いて（ａ）に示す薄膜構造を形成する際
の処理条件が示す表である。
【図８】（ａ−１）（ａ−２）は、本発明による半導体
層の形成方法の第３の実施の形態により半導体層として
ＧａＮ薄膜を形成した状態を時系列に従って模式的に示
す説明図であり、（ｂ）は、ＭＯＣＶＤ法を用いて（ａ
−１）（ａ−２）に示す薄膜構造を形成する際の処理条
件が示す表である。
【図９】（ａ−１）（ａ−２）は、本発明による半導体
層の形成方法の第４の実施の形態により半導体層として
ＧａＮ薄膜を形成した状態を時系列に従って模式的に示
す説明図であり、（ｂ）は、ＭＯＣＶＤ法を用いて（ａ
−１）（ａ−２）に示す薄膜構造を形成する際の処理条
件が示す表である。
【図１０】（ａ）は、本発明による半導体層の形成方法
の第５の実施の形態により、ＴＥＳｉと半導体層として
のＧａＮ薄膜を形成するガスとが供給されるタイミング
を示す説明であり、（ｂ）は、本発明による半導体層の
形成方法の第５の実施の形態により半導体層としてＧａ
Ｎ薄膜を形成した状態を模式的に示す説明図である。
【図１１】（ａ）は、本発明による半導体層の形成方法
の第６の実施の形態により半導体層としてＧａＮ薄膜を
形成した状態を模式的に示す説明図であり、（ｂ−１）
（ｂ−２）は、本発明による半導体層の形成方法の第７
の実施の形態により半導体層としてＧａＮ薄膜を形成し
た状態を時系列に従って模式的に示す説明図であり、
（ｃ−１）（ｃ−２）は、本発明による半導体層の形成
方法の第８の実施の形態により半導体層としてＧａＮ薄
膜を形成した状態を時系列に従って模式的に示す説明図
である。
【図１２】本発明による半導体層の形成方法において用
いることのできる薄膜製造方法（ａ）、基板（ｂ）、構
造欠陥抑制物質（ｃ）、形成される構造欠陥が低減され
た半導体層（ｄ）を示す表である。
【図１３】ＧＳＭＢＥ法を用いてＧａＮ薄膜を形成する
際の処理条件を示す表であり、（ａ）は６Ｈ−ＳｉＣ
（０００１）基板上にＡｌＮ薄膜を形成するときの処理
条件を示す表であり、（ｂ）はＡｌＮ薄膜上にＧａＮバ
ッファー層を形成するときの処理条件を示しす表であ
り、（ｃ）はＧａＮバッファー層上にＴＥＳｉを供給す
るときの処理条件を示す表であり、（ｄ）はトリメチル
ガリウム（ＴＭＧ）およびアンモニア（ＮＨ３）を供給
するときの処理条件を示す表である。
【図１４】本発明による半導体層の形成方法において用
いることのできる半導体層を形成するために供給する原
料と形成される半導体層（ａ）、構造欠陥抑制物質
（ｂ）を示す表である。
【符号の説明】
１０、１００ ６Ｈ−ＳｉＣ（０００１）
基板 １２、１０２ ＡｌＮ薄膜 １４ ＧａＮバッファー層 １４ａ 表面 １６ ＴＥＳｉ供給層 １８、１８’、２０ ＧａＮ層 ２００ 基板 ２０２ バッファー層 ２０４ 第１のＧａＮ層 ２０６ マスク ２０８ 第２のＧａＮ層
フロントページの続き (72)発明者 田中 悟 北海道札幌市中央区宮の森１−13−２−３ ソレアード宮の森３−２ (72)発明者 武内 道一 埼玉県富士見市関沢２−４−27 (72)発明者 青柳 克信 埼玉県和光市広沢２番１号 理化学研究所 内 Ｆターム(参考） 5F041 AA31 AA40 CA23 CA33 CA34 CA40 CA65 CA77 5F045 AA04 AA05 AA11 AA18 AA19 AB02 AB05 AB06 AB07 AB09 AB11 AB12 AB14 AB17 AB18 AB22 AB23 AC01 AC07 AC08 AC09 AC12 AD14 AD15 AE23 AF02 AF03 AF04 AF06 AF09 BB08 BB12 CA11 DA53 DQ08 EE12 EE18 EE19 HA18 HA19 5F073 CA07 CB02 CB04 CB05 CB07 DA05 DA35 5F103 AA04 AA05 AA08 BB06 DD02 DD03 DD04 DD05 DD06 DD07 DD08 DD11 DD13 DD16 DD17 DD21 DD23 HH03 LL02 RR01 RR08

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 半導体層を形成する半導体層の形成方法
    において、 半導体層中の構造欠陥を抑制する構造欠陥抑制物質を供
    給することを特徴とする半導体層の形成方法。
  2. 【請求項２】 半導体層を形成する半導体層の形成方法
    において、 半導体層中の構造欠陥を抑制する構造欠陥抑制物質を、
    該半導体層を形成しようとする物質層の表面に供給する
    ことを特徴とする半導体層の形成方法。
  3. 【請求項３】 半導体層を形成する半導体層の形成方法
    において、 半導体層を形成するときに、該半導体層を形成する物質
    の供給とともに、該半導体層中の構造欠陥を抑制する構
    造欠陥抑制物質を同時に供給することを特徴とする半導
    体層の形成方法。
  4. 【請求項４】 半導体層を形成する半導体層の形成方法
    において、 基板上にバッファー層を形成する第１のステップと、 前記第１のステップによって形成された前記バッファー
    層の表面に、形成すべき半導体層中の構造欠陥を抑制す
    る構造欠陥抑制物質を所定の量供給する第２のステップ
    と、 前記第２のステップにおいて前記形成すべき半導体層へ
    の前記構造欠陥抑制物質が供給された前記バッファー層
    の表面に、該半導体層を形成する第３のステップとを有
    し、 前記第３のステップにおける該半導体層の膜厚を１ｎｍ
    以上とするものである半導体層の形成方法。
  5. 【請求項５】 請求項４に記載の半導体層の形成方法に
    おいて、 前記第３のステップによって形成された前記半導体層の
    表面に、形成すべき半導体層中の構造欠陥を抑制する構
    造欠陥抑制物質を所定の量供給する第４のステップと、 前記第４のステップにおいて前記形成すべき半導体層へ
    の前記構造欠陥抑制物質が供給された前記半導体層の表
    面に、該半導体層を形成する第５のステップとを有し、 前記４のステップと前記第５のステップとを前記第３の
    ステップが終了した後に１回以上行うものである半導体
    層の形成方法。
  6. 【請求項６】 請求項４または請求項５のいずれか１項
    に記載の半導体層の形成方法において、 少なくとも前記第２のステップまたは前記第４のステッ
    プのいずれかにおいて、 少なくともレーザー光、電子線、ラジカル、イオンビー
    ムまたは原子状水素のいずれかを用いるものである半導
    体層の形成方法。
  7. 【請求項７】 請求項４、請求項５または請求項６のい
    ずれか１項に記載の半導体層の形成方法において、 少なくとも前記第２のステップまたは前記第４のステッ
    プのいずれかにおいて、 形成すべき半導体層中の構造欠陥を抑制する複数の種類
    の構造欠陥抑制物質を所定の量供給するものである半導
    体層の形成方法。
  8. 【請求項８】 半導体層を形成する半導体層の形成方法
    において、 基板上にバッファー層を形成する第１のステップと、 前記第１のステップによって形成された前記バッファー
    層の表面に、形成すべき半導体層を形成する物質の供給
    と形成すべき半導体層中の構造欠陥を抑制する構造欠陥
    抑制物質の供給とを同一のタイミングで開始するととも
    に、前記形成すべき半導体層を形成する物質の供給より
    前記形成すべき半導体層中の構造欠陥を抑制する構造欠
    陥抑制物質の供給を早いタイミングで終了するものであ
    る第２のステップとを有し、 前記第２のステップにおける該半導体層の膜厚は１ｎｍ
    以上とするものである半導体層の形成方法。
  9. 【請求項９】 請求項８に記載の半導体層の形成方法に
    おいて、 前記第２のステップによって形成された前記半導体層の
    表面に、形成すべき半導体層を形成する物質の供給と形
    成すべき半導体層中の構造欠陥を抑制する構造欠陥抑制
    物質の供給とを同一のタイミングで開始するとともに、
    前記形成すべき半導体層を形成する物質の供給より前記
    形成すべき半導体層中の構造欠陥を抑制する構造欠陥抑
    制物質の供給を早いタイミングで終了するものである第
    ３のステップとを有し、 前記３のステップを前記第２のステップが終了した後に
    少なくとも１回は行うものである半導体層の形成方法。
  10. 【請求項１０】 請求項８または請求項９のいずれか１
    項に記載の半導体層の形成方法において、 少なくとも前記第２のステップまたは前記第３のステッ
    プのいずれかにおいて、 少なくともレーザー光、電子線、ラジカル、イオンビー
    ムまたは原子状水素のいずれかを用いるものである半導
    体層の形成方法。
  11. 【請求項１１】 請求項８、請求項９または請求項１０
    のいずれか１項に記載の半導体層の形成方法において、 少なくとも前記第２のステップまたは前記第３のステッ
    プのいずれかにおいて、 形成すべき半導体層中の構造欠陥を抑制する複数の種類
    の構造欠陥抑制物質を所定の量供給するものである半導
    体層の形成方法。
  12. 【請求項１２】 請求項４、請求項５、請求項６、請求
    項７、請求項８、請求項９、請求項１０または請求項１
    １のいずれか１項に記載の半導体層の形成方法におい
    て、 前記基板は、炭化シリコン基板（６Ｈ−ＳｉＣ基板、４
    Ｈ−ＳｉＣ基板）、炭化シリコンとシリコンとの積層基
    板（ＳｉＣ／Ｓｉ基板）、シリコン基板（Ｓｉ基板）、
    サファイア基板（Ａｌ２Ｏ３基板）、酸化亜鉛とサファ
    イアとの積層基板（ＺｎＯ／Ａｌ２Ｏ３基板）、ゲルマ
    ニウム基板（Ｇｅ基板）、ヒ化ガリウム基板（ＧａＡｓ
    基板）、ヒ化インジウム基板（ＩｎＡｓ基板）、リン化
    ガリウム基板（ＧａＰ基板）、リン化インジウム基板
    （ＩｎＰ基板）またはスピネル基板（ＭｇＡｌ２Ｏ４、
    ＬｉＧａＯ２）であり、 前記構造欠陥抑制物質は、元素の周期表におけるＩ−Ａ
    族のＨ（水素）、ＩＩ−Ａ族のＢｅ（ベリリウム）、Ｍ
    ｇ（マグネシウム）、ＩＩＩ−Ｂ族のＡｌ（アルミニウ
    ム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、ＩＶ−
    Ｂ族のＣ（炭素）、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウ
    ム）、Ｓｎ（スズ）、Ｖ−Ｂ族のＮ（窒素）、Ｐ（リ
    ン）、Ａｓ（ヒ素）、Ｓｂ（アルチモン）、またはＶＩ
    −Ｂ族のＯ（酸素）、Ｓ（硫黄）、Ｓｅ（セレン）、Ｔ
    ｅ（テルル）であり、 前記半導体層は、ＩＶ族半導体であるＣ（ダイヤモン
    ド）、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、Ｓｉ
    Ｃ、ＳｉＧｅ、ＳｉＣＧｅであるか、ＩＩＩ−Ｖ族二元
    系半導体であるＢＮ、ＡｌＮ、ＧａＮ、ＩｎＮ、ＢＰ、
    ＡｌＰ、ＧａＰ、ＩｎＰ、ＢＡｓ、ＡｌＡｓ、ＧａＡ
    ｓ、ＩｎＡｓであるか、ＩＩＩ−Ｖ族三元系混晶半導体
    であるＢＡｌＮ、ＢＧａＮ、ＢＩｎＮ、ＡｌＧａＮ、Ａ
    ｌＩｎＮ、ＧａＩｎＮ、ＢＡｌＰ、ＢＧａＰ、ＢＩｎ
    Ｐ、ＡｌＧａＰ、ＡｌＩｎＰ、ＧａＩｎＰ、ＢＡｌＡ
    ｓ、ＢＧａＡｓ、ＢＩｎＡｓ、ＡｌＧａＡｓ、ＡｌＩｎ
    Ａｓ、ＧａＩｎＡｓ、ＢＮＰ、ＢＮＡｓ、ＢＰＡｓ、Ａ
    ｌＮＰ、ＡｌＮＡｓ、ＡｌＰＡｓ、ＧａＮＰ、ＧａＮＡ
    ｓ、ＧａＰＡｓ、ＩｎＮＰ、ＩｎＮＡｓ、ＩｎＰＡｓで
    あるか、ＩＩＩ−Ｖ族四元系混晶半導体であるＢＡｌＧ
    ａＮ、ＢＡｌＩｎＮ、ＢＧａＩｎＮ、ＡｌＧａＩｎＮ、
    ＢＡｌＧａＰ、ＢＡｌＩｎＰ、ＢＧａＩｎＰ、ＡｌＧａ
    ＩｎＰ、ＢＡｌＧａＡｓ、ＢＡｌＩｎＡｓ、ＢＧａＩｎ
    Ａｓ、ＡｌＧａＩｎＡｓ、ＢＡｌＮＰ、ＢＧａＮＰ、Ｂ
    ＩｎＮＰ、ＡｌＧａＮＰ、ＡｌＩｎＮＰ、ＧａＩｎＮ
    Ｐ、ＢＡｌＮＡｓ、ＢＧａＮＡｓ、ＢＩｎＮＡｓ、Ａｌ
    ＧａＮＡｓ、ＡｌＩｎＮＡｓ、ＧａＩｎＮＡｓ、ＢＡｌ
    ＰＡｓ、ＢＧａＰＡｓ、ＢＩｎＰＡｓ、ＡｌＧａＰＡ
    ｓ、ＡｌＩｎＰＡｓ、ＧａＩｎＰＡｓ、ＢＮＰＡｓ、Ａ
    ｌＮＰＡｓ、ＧａＮＰＡｓ、ＩｎＮＰＡｓであるか、ま
    たはＩＩ−ＶＩ族半導体であるＺｎＯ、ＺｎＳ、ＺｎＳ
    ｅ、ＺｎＴｅ、ＣｄＯ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、
    ＺｎＣｄＯ、ＺｎＣｄＳ、ＺｎＣｄＳｅ、ＺｎＣｄＴ
    ｅ、ＺｎＯＳ、ＺｎＯＳｅ、ＺｎＯＴｅ、ＺｎＳＳｅ、
    ＺｎＳＴｅ、ＺｎＳｅＴｅ、ＣｄＯＳ、ＣｄＯＳｅ、Ｃ
    ｄＯＴｅ、ＣｄＳＳｅ、ＣｄＳＴｅ、ＣｄＳｅＴｅ、Ｚ
    ｎＣｄＯＳ、ＺｎＣｄＯＳｅ、ＺｎＣｄＯＴｅ、ＺｎＣ
    ｄＳＳｅ、ＺｎＣｄＳＴｅ、ＺｎＣｄＳｅＴｅ、ＺｎＯ
    ＳＳｅ、ＺｎＯＳＴｅ、ＺｎＯＳｅＴｅ、ＺｎＳＳｅＴ
    ｅ、ＣｄＯＳＳｅ、ＣｄＯＳＴｅ、ＣｄＯＳｅＴｅ、Ｃ
    ｄＳＳｅＴｅであるものである半導体層の形成方法。
  13. 【請求項１３】 基板上にバッファー層を介して半導体
    層を形成する半導体層の形成方法において、 ＭＯＣＶＤ（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃ
    ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＭＢＥ
    （Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、
    ＣＢＥ（Ｃｈｅｍｉｃａｌ Ｂｅａｍ Ｅｐｉｔａｘ
    ｙ）、ＨＶＰＥ（Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓ
    ｅ Ｅｐｉｔａｘｙ）、ＧＳＭＢＥ（Ｇａｓ−ｓｏｕｒ
    ｃｅ Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘ
    ｙ）、ＭＯＭＢＥ（Ｍｅｔａｌｏｒｇａｎｉｃ ＭＢ
    Ｅ）、ＬＰＥ（Ｌｉｑｕｉｄ ＰｈａｓｅＥｐｉｔａｘ
    ｙ）、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
    ｏｓｉｔｉｏｎ）、スパッタリングまたは真空蒸着法を
    用い、 ＳｉＣ基板またはＡｌ２Ｏ３基板の表面に固体ガリウム
    （Ｇａ）、トリメチルガリウム（ＴＭＧ）、トリエチル
    ガリウム（ＴＥＧ）、固体アルミニウム（Ａｌ）、トリ
    メチルアルミニウム（ＴＭＡ）、トリエチルアルミニウ
    ム（ＴＥＡ）、トリメチルアミンアラン（ＴＭＡＡ
    ｌ）、ジメチルエチルアミンアラン（ＤＭＥＡＡｌ）ま
    たはトリイソブチルアルミニウム（ＴＩＢＡｌ）と、窒
    素ラジカル、アンモニア（ＮＨ３）、モノメチルヒドラ
    ジン（ＭＭＨｙ）またはジメチルヒドラジン（ＤＭＨ
    ｙ）とを供給して、バッファー層としてのＧａＮ層、Ａ
    ｌＮ層またはＡｌＧａＮ層を形成する第１のステップ
    と、 前記第１のステップにおいて形成された前記バッファー
    層たるＧａＮ層、ＡｌＮ層またはＡｌＧａＮ層の表面
    に、成膜すべき半導体層としてＧａＮ層、ＡｌＮ層また
    はＡｌＧａＮ層への構造欠陥抑制物質であるＳｉを、固
    体シリコン（Ｓｉ）、シラン（ＳｉＨ４）、ジシラン
    （Ｓｉ２Ｈ６）、メチルシラン（ＣＨ３ＳｉＨ３）、ジ
    メチルシラン（（ＣＨ３）２ＳｉＨ２）、ジエチルシラ
    ン（（Ｃ２Ｈ ５）２ＳｉＨ２）、トリメチルシラン
    （（ＣＨ３）３ＳｉＨ）、トリエチルシラン（（Ｃ２Ｈ
    ５）３ＳｉＨ）、テトラメチルシラン（ＴＭＳｉ）また
    はテトラエチルシラン（ＴＥＳｉ）によって供給する第
    ２のステップと、 前記第２のステップにおいて前記Ｓｉが供給された前記
    バッファー層たるＧａＮ層、ＡｌＮ層またはＡｌＧａＮ
    層の表面に固体ガリウム（Ｇａ）、トリメチルガリウム
    （ＴＭＧ）、トリエチルガリウム（ＴＥＧ）、固体アル
    ミニウム（Ａｌ）、トリメチルアルミニウム（ＴＭ
    Ａ）、トリエチルアルミニウム（ＴＥＡ）、トリメチル
    アミンアラン（ＴＭＡＡｌ）、ジメチルエチルアミンア
    ラン（ＤＭＥＡＡｌ）またはトリイソブチルアルミニウ
    ム（ＴＩＢＡｌ）と、窒素ラジカル、アンモニア（ＮＨ
    ３）、モノメチルヒドラジン（ＭＭＨｙ）またはジメチ
    ルヒドラジン（ＤＭＨｙ）とを供給して、前記半導体層
    としてＧａＮ層、ＡｌＮ層またはＡｌＧａＮ層を１ｎｍ
    以上の厚さで形成する第３のステップとを有する半導体
    層の形成方法。
  14. 【請求項１４】 有機金属化学蒸着（ＭＯＣＶＤ：Ｍｅ
    ｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
    Ｄｅｐｏｓｉｔｉｏｎ）装置によりＳｉＣ基板上また
    はＡｌ２Ｏ３基板上にＧａＮ層またはＡｌＧａＮ層を形
    成する半導体層の形成方法において、 ＳｉＣ基板またはＡｌ２Ｏ３基板の表面にトリメチルガ
    リウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）
    とアンモニア（ＮＨ３）とを供給して、バッファー層と
    してのＧａＮ層を形成するか、または、トリメチルガリ
    ウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）と
    トリメチルアルミニウム（ＴＭＡ）またはトリエチルア
    ルミニウム（ＴＥＡ）とアンモニア（ＮＨ３）とを供給
    して、バッファー層としてのＡｌＧａＮ層と形成する第
    １のステップと、 第１のステップにおいて形成された前記バッファー層た
    るＧａＮ層またはＡｌＧａＮ層の表面に、ＧａＮ層また
    はＡｌＧａＮ層へのｎ型不純物原料であるＳｉを、シラ
    ン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）またはテトラ
    エチルシラン（ＴＥＳｉ）によって１モノレイヤー以下
    供給する第２のステップと、 前記第２のステップにおいて前記シラン（ＳｉＨ４）、
    ジシラン（Ｓｉ２Ｈ６）またはテトラエチルシラン（Ｔ
    ＥＳｉ）が供給された前記バッファー層たるＧａＮ層ま
    たはＡｌＧａＮ層の表面に、トリメチルガリウム（ＴＭ
    Ｇ）またはトリエチルガリウム（ＴＥＧ）とアンモニア
    （ＮＨ３）とを供給して、ＧａＮ層を１ｎｍ以上の厚さ
    で形成するか、または、トリメチルガリウム（ＴＭＧ）
    またはトリエチルガリウム（ＴＥＧ）とトリメチルアル
    ミニウム（ＴＭＡ）またはトリエチルアルミニウム（Ｔ
    ＥＡ）とアンモニア（ＮＨ３）とを供給して、ＡｌＧａ
    Ｎ層を１ｎｍ以上の厚さで形成する第３のステップとを
    有する半導体層の形成方法。
JP35456399A 1999-12-14 1999-12-14 半導体層の形成方法 Expired - Fee Related JP3809464B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP35456399A JP3809464B2 (ja) 1999-12-14 1999-12-14 半導体層の形成方法
US09/734,651 US6530991B2 (en) 1999-12-14 2000-12-13 Method for the formation of semiconductor layer
EP00127381A EP1109208A3 (en) 1999-12-14 2000-12-13 Method for the formation of semiconductor layer
TW089126633A TW502287B (en) 1999-12-14 2000-12-13 Method for the formation of semiconductor layer
CN00137299A CN1302082A (zh) 1999-12-14 2000-12-14 半导体层的形成方法
KR1020000076710A KR20010062441A (ko) 1999-12-14 2000-12-14 반도체층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35456399A JP3809464B2 (ja) 1999-12-14 1999-12-14 半導体層の形成方法

Publications (2)

Publication Number Publication Date
JP2001176804A true JP2001176804A (ja) 2001-06-29
JP3809464B2 JP3809464B2 (ja) 2006-08-16

Family

ID=18438409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35456399A Expired - Fee Related JP3809464B2 (ja) 1999-12-14 1999-12-14 半導体層の形成方法

Country Status (6)

Country Link
US (1) US6530991B2 (ja)
EP (1) EP1109208A3 (ja)
JP (1) JP3809464B2 (ja)
KR (1) KR20010062441A (ja)
CN (1) CN1302082A (ja)
TW (1) TW502287B (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217453A (ja) * 2001-01-17 2002-08-02 Sanken Electric Co Ltd 発光素子及びその製造方法
JP2003007627A (ja) * 2001-06-27 2003-01-10 Shiro Sakai 窒化ガリウム系化合物半導体の製造方法
JP2003046120A (ja) * 2001-08-01 2003-02-14 Showa Denko Kk 発光素子用積層構造体、発光素子、ランプ及び光源
JP2003101149A (ja) * 2001-09-19 2003-04-04 Toshiba Corp 半導体素子及びその製造方法
JP2003264345A (ja) * 2002-03-11 2003-09-19 Sharp Corp 窒化物半導体発光素子
JP2004047763A (ja) * 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
JP2004047762A (ja) * 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
KR100461505B1 (ko) * 2002-03-04 2004-12-14 한국전자통신연구원 질화물 반도체 기판의 제조 방법
JP2004363500A (ja) * 2003-06-06 2004-12-24 Satoru Tanaka 窒化物系化合物半導体の製造方法および窒化物系化合物半導体
JP2005317947A (ja) * 2004-03-30 2005-11-10 Showa Denko Kk 化合物半導体素子、化合物半導体素子の製造方法、ダイオード素子
WO2008020599A1 (en) * 2006-08-18 2008-02-21 Showa Denko K.K. Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp
JP2008047763A (ja) * 2006-08-18 2008-02-28 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008047762A (ja) * 2006-08-18 2008-02-28 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
US7573075B2 (en) 2004-03-30 2009-08-11 Showa Denko K.K. Compound semiconductor device, production method of compound semiconductor device and diode
WO2010064837A2 (ko) * 2008-12-02 2010-06-10 우리엘에스티 주식회사 3족 질화물 반도체 발광소자의 제조방법
US7759225B2 (en) 2005-09-02 2010-07-20 Showa Denko K.K. Method for fabricating semiconductor layer and light-emitting diode
JP2010534933A (ja) * 2007-07-27 2010-11-11 エルジー イノテック カンパニー リミテッド 半導体発光素子及びその製造方法
JP2014076925A (ja) * 2012-10-12 2014-05-01 Air Water Inc 半導体基板の製造方法および半導体基板
JP2018163956A (ja) * 2017-03-24 2018-10-18 住友電気工業株式会社 窒化物半導体層の成長方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283857A (ja) * 1996-04-11 1997-10-31 Ricoh Co Ltd 半導体の製造方法及び半導体素子
KR100591252B1 (ko) * 2001-11-05 2006-06-19 주식회사 비첼 ＩｎＧａＮＡｓ 화합물 반도체 박막 및 그 형성 방법
GB0128743D0 (en) * 2001-11-30 2002-01-23 Epiic Ltd Method of producing integrated semiconductor components on a semiconductor substrate
KR100472260B1 (ko) * 2002-08-09 2005-03-10 한국과학기술연구원 질화갈륨 박막의 품질을 향상시키는 방법
DE10239045A1 (de) * 2002-08-26 2004-03-11 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektromagnetische Strahlung emittierenden Halbleiterchips und elektromagnetische Strahlung emittierender Halbleiterchip
DE10319972B4 (de) * 2003-05-03 2006-07-27 Otto-Von-Guericke-Universität Magdeburg Verfahren zur Herstellung einer epitaktischen ZnO-Schicht
JP4224423B2 (ja) * 2003-06-10 2009-02-12 パナソニック株式会社 半導体装置およびその製造方法
JP4390640B2 (ja) * 2003-07-31 2009-12-24 シャープ株式会社 窒化物半導体レーザ素子、窒化物半導体発光素子、窒化物半導体ウェハおよびそれらの製造方法
FR2864970B1 (fr) * 2004-01-09 2006-03-03 Soitec Silicon On Insulator Substrat a support a coefficient de dilatation thermique determine
US7749872B2 (en) * 2004-03-17 2010-07-06 The Board Of Trustees Of The Leland Stanford Junior University Crystalline-type device and approach therefor
US7498243B2 (en) * 2004-03-17 2009-03-03 The Board Of Trustees Of The Leland Stanford Junior University Crystalline-type device and approach therefor
TWI256077B (en) * 2004-03-30 2006-06-01 Showa Denko Kk Compound semiconductor device, production method of compound semiconductor device and diode
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
US7274040B2 (en) * 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
JP2008538164A (ja) * 2005-03-30 2008-10-09 モクストロニクス，インコーポレイテッド 金属酸化物半導体膜、構造および方法
EP1891663A4 (en) * 2005-06-14 2011-10-12 Showa Denko Kk PROCESS FOR PRODUCING SILICON CARBIDE LAYER, GALLIUM NITRIDE SEMICONDUCTOR DEVICE, AND SILICON SUBSTRATE
US7495254B2 (en) * 2005-08-30 2009-02-24 International Business Machines Corporation Test structure and method for detecting and studying crystal lattice dislocation defects in integrated circuit devices
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
WO2007133603A2 (en) * 2006-05-09 2007-11-22 The Regents Of The University Of California In-situ defect reduction techniques for nonpolar and semipolar (ai, ga, in)n
US7879697B2 (en) * 2006-06-05 2011-02-01 Regents Of The University Of Minnesota Growth of low dislocation density Group-III nitrides and related thin-film structures
US20080173895A1 (en) * 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
JP5060875B2 (ja) * 2007-08-28 2012-10-31 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体とその製造方法
TWI471913B (zh) * 2009-07-02 2015-02-01 Global Wafers Co Ltd Production method of gallium nitride based compound semiconductor
KR101762177B1 (ko) 2010-12-17 2017-07-27 삼성전자 주식회사 반도체 소자 및 반도체 소자 제조 방법
CN108336127B (zh) * 2011-07-20 2021-09-24 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
JP5803786B2 (ja) * 2012-04-02 2015-11-04 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
KR101980195B1 (ko) 2012-05-16 2019-05-21 삼성전자주식회사 황 도핑 징크옥시 나이트라이드 채널층을 가진 트랜지스터 및 그 제조방법
KR102083495B1 (ko) 2013-01-07 2020-03-02 삼성전자 주식회사 Ｃｍｏｓ 소자와 이를 포함하는 광학장치와 그 제조방법
KR102082995B1 (ko) 2013-03-27 2020-03-02 삼성전자주식회사 산화물 반도체 형성용 용액 조성물, 산화물 반도체 및 상기 산화물 반도체를 포함하는 전자 소자
CN104538457A (zh) * 2015-01-15 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
JP5943131B2 (ja) * 2015-09-02 2016-06-29 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
WO2017056691A1 (ja) * 2015-09-29 2017-04-06 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
US10435814B2 (en) 2015-10-30 2019-10-08 The Board Of Trustees Of The Leland Stanford Junior University Single metal crystals
CN105591004B (zh) 2016-03-29 2020-07-10 苏州晶湛半导体有限公司 基于图形化Si衬底的LED外延片及其制备方法
TW201833369A (zh) * 2017-03-13 2018-09-16 光鋐科技股份有限公司 氮化鋁(AlN)的成長方法
CN110021685A (zh) * 2018-01-19 2019-07-16 东莞市中晶半导体科技有限公司 一种氮化镓基高光效led外延垒晶片及其制备方法
CN109065682B (zh) * 2018-06-29 2019-10-08 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN109346513B (zh) * 2018-09-29 2021-09-24 大连芯冠科技有限公司 可提高晶体质量和耐压性能的氮化物外延层及其制备方法
CN110221369B (zh) * 2019-06-26 2020-10-27 西安交通大学 一种基于BN(Al)薄膜的布拉格反射镜及制备方法
DE102022003646A1 (de) * 2022-09-30 2024-04-04 Azur Space Solar Power Gmbh Halbleiterscheibe zur Ausbildung von GaN-Halbleiterbauelementen
CN116364820B (zh) * 2023-05-31 2023-09-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117691017B (zh) * 2024-02-04 2024-05-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1071068A (en) * 1975-03-19 1980-02-05 Guy-Michel Jacob Method of manufacturing single crystals by growth from the vapour phase
JPH01315127A (ja) 1988-03-18 1989-12-20 Fujitsu Ltd ガリウムヒ素層の形成方法
JPH03161922A (ja) 1989-11-20 1991-07-11 Nec Corp 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法
JPH0488627A (ja) 1990-07-31 1992-03-23 Oki Electric Ind Co Ltd エピタキシャル層の成長法
JPH04106916A (ja) 1990-08-27 1992-04-08 Oki Electric Ind Co Ltd ＧａＡｓ層の形成方法
JPH04199812A (ja) 1990-11-29 1992-07-21 Hikari Gijutsu Kenkyu Kaihatsu Kk 半導体結晶成長方法
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JP2742854B2 (ja) 1992-06-18 1998-04-22 光技術研究開発株式会社 半導体薄膜の製造方法
JPH09219540A (ja) 1996-02-07 1997-08-19 Rikagaku Kenkyusho ＧａＮ薄膜の形成方法
JPH09232629A (ja) 1996-02-26 1997-09-05 Toshiba Corp 半導体素子
US5834331A (en) * 1996-10-17 1998-11-10 Northwestern University Method for making III-Nitride laser and detection device
US5977612A (en) * 1996-12-20 1999-11-02 Xerox Corporation Semiconductor devices constructed from crystallites
JP3957359B2 (ja) * 1997-05-21 2007-08-15 シャープ株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
US6136623A (en) * 1998-05-06 2000-10-24 Xerox Corporation Multiple wavelength laser arrays by flip-chip bonding
JP2000150388A (ja) 1998-11-05 2000-05-30 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体薄膜およびその製造方法
JP4700147B2 (ja) * 1998-11-27 2011-06-15 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 窒化物半導体堆積基板
JP3550070B2 (ja) 1999-03-23 2004-08-04 三菱電線工業株式会社 ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217453A (ja) * 2001-01-17 2002-08-02 Sanken Electric Co Ltd 発光素子及びその製造方法
JP2003007627A (ja) * 2001-06-27 2003-01-10 Shiro Sakai 窒化ガリウム系化合物半導体の製造方法
JP2003046120A (ja) * 2001-08-01 2003-02-14 Showa Denko Kk 発光素子用積層構造体、発光素子、ランプ及び光源
JP2003101149A (ja) * 2001-09-19 2003-04-04 Toshiba Corp 半導体素子及びその製造方法
KR100461505B1 (ko) * 2002-03-04 2004-12-14 한국전자통신연구원 질화물 반도체 기판의 제조 방법
JP2003264345A (ja) * 2002-03-11 2003-09-19 Sharp Corp 窒化物半導体発光素子
JP2004047763A (ja) * 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
JP2004047762A (ja) * 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
JP2004363500A (ja) * 2003-06-06 2004-12-24 Satoru Tanaka 窒化物系化合物半導体の製造方法および窒化物系化合物半導体
US7573075B2 (en) 2004-03-30 2009-08-11 Showa Denko K.K. Compound semiconductor device, production method of compound semiconductor device and diode
JP2005317947A (ja) * 2004-03-30 2005-11-10 Showa Denko Kk 化合物半導体素子、化合物半導体素子の製造方法、ダイオード素子
US7759225B2 (en) 2005-09-02 2010-07-20 Showa Denko K.K. Method for fabricating semiconductor layer and light-emitting diode
JP2008047762A (ja) * 2006-08-18 2008-02-28 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008047763A (ja) * 2006-08-18 2008-02-28 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
WO2008020599A1 (en) * 2006-08-18 2008-02-21 Showa Denko K.K. Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp
US8227284B2 (en) 2006-08-18 2012-07-24 Showa Denko K.K. Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
JP2010534933A (ja) * 2007-07-27 2010-11-11 エルジー イノテック カンパニー リミテッド 半導体発光素子及びその製造方法
WO2010064837A2 (ko) * 2008-12-02 2010-06-10 우리엘에스티 주식회사 3족 질화물 반도체 발광소자의 제조방법
WO2010064837A3 (ko) * 2008-12-02 2010-08-19 우리엘에스티 주식회사 3족 질화물 반도체 발광소자의 제조방법
KR101062283B1 (ko) 2008-12-02 2011-09-05 우리엘에스티 주식회사 질화물계 발광소자 및 그 제조방법
JP2014076925A (ja) * 2012-10-12 2014-05-01 Air Water Inc 半導体基板の製造方法および半導体基板
JP2018163956A (ja) * 2017-03-24 2018-10-18 住友電気工業株式会社 窒化物半導体層の成長方法

Also Published As

Publication number Publication date
US20010012678A1 (en) 2001-08-09
EP1109208A2 (en) 2001-06-20
EP1109208A3 (en) 2004-03-31
KR20010062441A (ko) 2001-07-07
JP3809464B2 (ja) 2006-08-16
TW502287B (en) 2002-09-11
US6530991B2 (en) 2003-03-11
CN1302082A (zh) 2001-07-04

Similar Documents

Publication Publication Date Title
JP2001176804A (ja) 半導体層の形成方法
US7794542B2 (en) Bulk single crystal gallium nitride and method of making same
US9129977B2 (en) Method of controlling stress in group-III nitride films deposited on substrates
US6943095B2 (en) Low defect density (Ga, A1, In) N and HVPE process for making same
US6852161B2 (en) Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
TW486829B (en) Epitaxial growth of nitride semiconductor
JP2002222771A (ja) Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法
WO1996041906A1 (en) Bulk single crystal gallium nitride and method of making same
US20060175681A1 (en) Method to grow III-nitride materials using no buffer layer
WO2000057460A1 (fr) PROCEDE DE CROISSANCE DE CRISTAUX SEMICONDUCTEURS COMPOSES DE GaN, ET SUBSTRAT DE SEMICONDUCTEUR
WO2002017369A1 (en) Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
US9755111B2 (en) Active region containing nanodots (also referred to as “quantum dots”) in mother crystal formed of zinc blende-type (also referred to as “cubic crystal-type”) AlyInxGal-y-xN Crystal (y[[□]][≧] 0, x > 0) grown on Si substrate, and light emitting device using the same (LED and LD)
JPH0997921A (ja) ３−５族化合物半導体の製造方法
JP2003124124A (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
JPH10163523A (ja) ３−５族化合物半導体の製造方法および発光素子
JP2002016009A (ja) Ｉｉｉ族窒化物半導体単結晶の作製方法及びｉｉｉ族窒化物半導体単結晶の使用方法
JP2007201151A (ja) 窒化ガリウム系化合物半導体の製造方法
JP4193379B2 (ja) ３−５族化合物半導体の製造方法
JPH09321338A (ja) 発光素子
JP2006222361A (ja) 窒化物半導体結晶及びその製造方法
JP4425871B2 (ja) Ｉｉｉ族窒化物膜の製造用下地膜の製造方法
JP4524630B2 (ja) Ｈｅｍｔ用エピタキシャルウェハの製造方法
JP2006120855A (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees