JP2561163B2 - メサ埋め込み型光半導体装置の製造方法 - Google Patents

メサ埋め込み型光半導体装置の製造方法

Info

Publication number
JP2561163B2
JP2561163B2 JP2045854A JP4585490A JP2561163B2 JP 2561163 B2 JP2561163 B2 JP 2561163B2 JP 2045854 A JP2045854 A JP 2045854A JP 4585490 A JP4585490 A JP 4585490A JP 2561163 B2 JP2561163 B2 JP 2561163B2
Authority
JP
Japan
Prior art keywords
inp
layer
mesa
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2045854A
Other languages
English (en)
Other versions
JPH03250684A (ja
Inventor
二郎 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2045854A priority Critical patent/JP2561163B2/ja
Priority to EP91904318A priority patent/EP0470258B1/en
Priority to DE69109397T priority patent/DE69109397T2/de
Priority to US07/721,575 priority patent/US5362674A/en
Priority to PCT/JP1991/000255 priority patent/WO1991013480A1/ja
Publication of JPH03250684A publication Critical patent/JPH03250684A/ja
Application granted granted Critical
Publication of JP2561163B2 publication Critical patent/JP2561163B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • H01S5/2275Buried mesa structure ; Striped active layer mesa created by etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 〔概要〕 InP系半導体レーザ或いはInP系光変調器などメサを埋
め込んだ形式の光半導体装置を製造する方法の改良に関
し、 メサの埋め込み層に異常成長や空孔が発生しないよう
に、また、活性層の幅を狭くしても充分な電極コンタク
トがとれるようにすることを目的とし、InP基板上にInG
aAsP層或いはInGaAs層をInP層で挟んだダブル・ヘテロ
構造を形成する工程と、次いで、表面から前記InP基板
の一部にまで達し且つ該表面に於ける最上段は前記InP
基板に対して垂直或いは逆メサ形状であってしかも下段
になるにつれて幅広になる複数段のメサを形成する工程
と、次いで、前記複数段のメサを有機金属気相成長法を
適用してInP層で埋め込む工程とを含んでなるよう構成
する。
〔産業上の利用分野〕
本発明は、InP系半導体レーザ或いはInP系光変調器な
どメサを埋め込んだ形式の光半導体装置を製造する方法
の改良に関する。
半導体レーザ或いは光変調器に於いて、InP基板上にI
nP系の諸半導体層が多層に積層されたウエハを用い、表
面から活性層を含む適宜の層までをメサ状に形成し、該
メサの周囲をInP系半導体で埋め込むことが行われ、こ
のうち、特に高速応答を要求されるものに於いては、埋
め込み層を高抵抗化することが行われている。
前記構成の半導体レーザ或いは光変調器は、高速の光
通信システムや光コンピュータを実現する上で重要な素
子となるので、良質のものを安定に製造できるようにし
なければならない。
〔従来の技術〕
第8図は従来の技術を説明する為の工程要所に於ける
InP系半導体レーザの要部切断正面図を表している。
図に於いて、 1はInP基板、 2はInGaAsP或いはInGaAsからなる活性層、 3はInPクラッド層、 4はInGaAsP電極コンタクト層、 5はエッチング・マスクである二酸化シリコン膜をそ
れぞれ示している。
このメサは、ブロム・メタノールからなる非選択性エ
ッチング液を用いて形成したものである。
第9図は従来の技術を説明する為の工程要所に於ける
InP系半導体レーザの要部切断正面図を表し、第8図に
於いて用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとする。
このメサは、臭化水素系の非選択性エッチング液を用
いて形成したものである。
第10図は従来の技術を説明する為の工程要所に於ける
InP系半導体レーザの要部切断正面図を表し、第8図に
於いて用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとする。
このメサは、InPは塩酸或いは臭化水素を用いて、ま
た、InGaAsP或いはInGaAsは硫酸系の選択性エッチング
液を用いて形成したものである。
第8図乃至第10図に見られる各メサは、この後、気相
成長法を適用することで生成されるInP系半導体層で埋
め込まれる。
〔発明が解決しようとする課題〕
第8図及び第10図に見られる従来例の場合、気相成長
法を適用することに依って、メサをInP系半導体層で埋
め込む場合、埋め込み層の成長中に(111)B面が現
れ、そこでは結晶の成長が著しく遅い為、メサ・トップ
に異常成長が発生したり、或いは、メサ・サイドに空孔
が発生するなどの問題がある。
第11図は第8図並びに第10図について説明されたよう
なメサをInP系半導体で埋め込んだ場合の異常成長を解
説する為の半導体結晶構成の顕微鏡写真である要部切断
正面図を表し、また、第12図は第11図を説明するための
半導体レーザの要部切断正面図を表し、第8図乃至第11
図に於いて用いた記号と同記号は同部分を表すか或いは
同じ意味を持つものとする。
図に於いて、6はInP埋め込み層、6Aはメサを埋め込
む為の半導体層が異常成長した部分を表している。
第13図は同じく第8図並びに第10図について説明され
たようなメサをInP系半導体で埋め込んだ場合の空孔発
生を解説する為の半導体結晶構成の顕微鏡写真である要
部切断正面図を表し、また、第14図は第13図を説明する
ための半導体レーザの要部切断正面図を表し、第8図乃
至第10図に於いて用いた記号と同記号は同部分を表すか
或いは同じ意味を持つものとする。
図に於いて、6Bはメサを埋め込む為の半導体層に発生
した空孔を表している。
前記したような異常成長部分6A、或いは、空孔6Bなど
が発生する理由は、前記したように、結晶成長中に(11
1)B面が現れ、そこでの半導体結晶成長速度が著しく
遅いことに起因している。このように、異常成長部分6
A、或いは、空孔6Bなどが発生すると、リークが発生し
て良好な半導体レーザは得られない。即ち、前記埋め込
みが終わった後は、電極となる厚さ例えば2〔μm〕乃
至3〔μm〕程度のAuをコンタクト層表面に、且つ、そ
れよりも幅広く形成するのであるが、そのAuを被着させ
る前の段階で、厚さ例えば2000〔Å〕程度のTiPtを被着
させている。これは、Auが半導体層内に入り込むことを
抑止する為であり、若し、これを行わない場合、Auが半
導体層内に入ってリークを発生することになる。ところ
が、前記したように、異常成長部分6A、或いは、空孔6B
などが発生すると、その異常成長部分6Aの近傍や空孔6B
の内部にはTiPtが被着されない部分が生じ、Auの電極を
形成した際、そこからAuが容易に侵入し、リークが発生
する原因となって、良好な性能を得ることはできない。
また、第9図について説明されたようなメサでは、図
から明らかな通り、下方になるにつれて幅が拡がる形成
になっていることから、活性層2の幅を狭くした場合、
電極を形成する為の電極コンタクト層4の幅が著しく狭
いものとなり、半導体レーザを構成するダイオードのシ
リーズ抵抗が高くなって特性が悪化する。
本発明は、メサの埋め込み層に異常成長や空孔などに
起因してリークなどが発生しないように、また、活性層
の幅を狭くしても充分な電極コンタクトがとれるように
しようとする。
〔課題を解決するための手段〕
第1図は本発明を実施して形成されたメサを説明する
為の工程要所に於ける光半導体装置の要部切断正面図を
表している。
図に於いて、 11はInP基板、 11Aは第一段メサ部分、 12はInGaAsP活性層、 13はInPクラッド層、 14はInGaAsPコンタクト層、 15はエッチング・マスクである二酸化シリコン膜をそ
れぞれ示している。
図から明らかな通り、この光半導体装置に於ける第一
段メサ部分11AはInP基板11の一部から、また、第二段メ
サ部分は活性層12とクラッド層13とコンタクト層14から
それぞれ構成されている。
このように、階段状メサ部分を形成してから埋め込み
を行うと、前記したような異常成長や空孔は全く発生し
ないことが実験的に確認され、そして、図からも明らか
なように、活性層12の幅に比較して電極コンタクト層の
幅が狭くなる虞も皆無である。
このようなことから、本発明に依る埋め込み型光半導
体装置の製造方法に於いては、InP基板(例えばn型InP
基板11)上にInGaAsP層(例えばInGaAs活性層12)或い
はInGaAs層をInP層(例えばn型InP基板11及びp型InP
クラッド層13)で挟んだダブル・ヘテロ構造を形成する
工程と、次いで、表面から前記InP基板の一部にまで達
し且つ該表面に於ける最上段は前記InP基板に対して垂
直或いは逆メサ形状であってしかも下段になるにつれて
幅広になる複数段のメサを形成する工程と、次いで、前
記複数段のメサを有機金属気相成長法を適用してInP層
で埋め込む工程とを含んでいる。
〔作用〕
前記手段を採ることに依り、InPからなる埋め込み層
に(111)B面に起因する異常成長や空孔が発生するこ
とは皆無であり、従って、電極材料が侵入してリークが
発生するなどの虞は解消され、また、活性層の幅を狭く
しても電極コンタクト層の幅は充分に採れるから、電極
の形成が困難になったり、シリーズ抵抗が高くなったり
する虞もない。
〔実施例〕
第2図乃至第5図は本発明一実施例を説明する為の工
程要所に於ける半導体レーザの要部切断正面図を表し、
以下、これ等の図を参照しつつ詳細に解説する。尚、第
1図に於いて用いた記号と同記号は同部分を表すか或い
は同じ意味を持つものとする。
第2図参照 2−(1) 有機金属気相成長(metalorganics vapor phase e
pitaxy:MOVPE)法を適用することに依って、面指数が
(100)であるn型InP基板11上に活性層12、クラッド層
13、電極コンタクト層14を順に成長させる。ここで、各
半導体層に関する主要なデータを例示すると次の通りで
ある。
基板11について 不純物:S或いはSn 不純物濃度:5×1018〔cm-3〕 活性層12について 材料:ノン・ドープInGaAsP ルミネセンス・ピーク波長:1.3〔μm〕 厚さ:0.15〔μm〕 クラッド層13について 材料:p型InP 不純物:Cd或いはZn 不純物濃度:7×1017〔cm-3〕 厚さ:1.5〔μm〕 電極コンタクト層14について 材料:p型InGaAsP 不純物:Cd或いはZn 不純物濃度:1×1018〔cm-3〕 厚さ:0.3〔μm〕 2−(2) 化学気相堆積(chemical vapour deposition:CVD)
法を適用することに依って、二酸化シリコン膜15を成長
させる。尚、この場合の膜厚は約1000〔Å〕程度で良
く、また、材料としては、二酸化シリコンの他に窒化シ
リコン膜や酸化アルミニウム膜などを用いることができ
る。
2−(3) 通常のフォト・リソグラフィ技術に於けるレジスト・
プロセス及びエッチング・ガスをトリフロロメタン(CH
F3)とする反応性イオン・エッチング(reactive ion
etching:RIE)法を適用することに依り、二酸化シリ
コン膜15のパターニングを行って、基板11の〔011〕方
向に延び、且つ、幅が例えば3〜4〔μm〕程度である
ストライプを形成する。
第3図参照 3−(1) エッチャントを硫酸系エッチング液とするウエット・
エッチング法を適用することに依り、ストライプ状二酸
化シリコン膜15をエッチング・マスクとして電極コンタ
クト層14のパターニングを行う。
3−(2) エッチャントを塩酸系エッチング液とするウエット・
エッチング法を適用することに依り、クラッド層13のパ
ターニングを行う。
3−(3) エッチャントを硫酸系エッチング液とするウエット・
エッチング法を適用することに依り、活性層12のパター
ニングを行う。
この場合、エッチング時間を調節することに依り、活
性層12の幅を制御することが可能である。
第4図参照 4−(1) エッチャントをHCl+HNO3+H2O2とするウエット・エ
ッチング法を適用することに依り、基板11をエッチング
してメサ11Aを形成する。尚、この工程を経ることに依
り、活性層12、クラッド層13、電極コンタクト層14の形
状は、図示のように、逆メサ状になり、そして、このメ
サが第一段目のメサ、メサ11Aが第二段目のメサであっ
て、第一段目のメサに比較して第二段目のメサは幅広に
なっていることが明らかである。
第5図参照 5−(1) MOVPE法を適用することに依り、埋め込み層16を形成
する。
ここで、埋め込み層16に関する主要なデータを例示す
ると次の通りである。
材料:InP 厚さ:1.95〔μm〕〜2〔μm〕 5−(2) この後、通常の技法を適用することに依り、n側電極
やp側電極を形成して完成する。尚、p側電極を形成す
る際には、二酸化シリコン膜15を除去しなければならな
いのは云うまでもない。
以上のようにして作成した半導体レーザに於いては、
図からも明らかなように、メサの埋め込み層16に異常成
長が発生したり、空孔が発生することは全くなかった。
第6図は前記実施例に於ける第4図に対応する半導体
結晶構成の顕微鏡写真である要部切断正面図を表してい
る。
図に依ると、本発明を実施して、二段のメサを形成し
た状態が明瞭に認められよう。
第7図は前記実施例に於ける第5図に相当する半導体
結晶構成の顕微鏡写真である要部切断正面図を表してい
る。尚、本図では、埋め込み層16が単層ではなく、複数
の層が積層されているが、これは、実験の為、InPの埋
め込み層16を複数回に分けて成長させるようにし、その
間に、極薄のInAsPマーカ層を介在させてあることに依
るものであり、実質的には第5図に示した状態と変わり
ないものである。
図から明らかな通り、異常成長や空孔は全く発生して
いないことが看取されよう。
〔発明の効果〕
本発明に依る光半導体装置の製造方法に於いては、メ
サの埋め込み層に異常成長や空孔が発生しないように、
また、活性層の幅を狭くしても充分な電極コンタクトが
とれるようにすることを目的とし、InP基板上にInGaAsP
層或いはInGaAs層をInP層で挟んだダブル・ヘテロ構造
を形成する工程と、次いで、表面から前記InP基板の一
部にまで達し且つ該表面に於ける最上段は前記InP基板
に対して垂直或いは逆メサ形状であってしかも下段にな
るにつれて幅広になる複数段のメサを形成する工程と、
次いで、前記複数段のメサを有機金属気相成長を適用し
てInP層で埋め込む工程とを含んでいる。
前記構成、特に、メサの形状と有機金属気相成長法と
の組み合わせに依って、InPからなる埋め込み層に(11
1)B面に起因する異常成長や空孔が発生することは皆
無であり、従って電極材料が侵入してリークを発生する
などの虞は解消される。また、活性層の幅を狭くしても
電極コンタクト層の幅は充分に採れるから、電極の形成
が困難になったり、或いは、シリーズ抵抗が高くなった
りする虞もない。更にまた、InPからなる埋め込み層を
高抵抗化するにはFeをドーピングすることが好ましい
が、この場合に液相成長法を適用しようとすると温度が
800〔℃〕程度以上も必要であるから、InPが耐えられな
い状態になってしまうが、本発明では有機金属気相成長
法を適用するので、前記メサの形状と相俟って、良質の
Feドープ高抵抗InP埋め込み層を低温の雰囲気で容易に
実現することができる。
【図面の簡単な説明】
第1図は本発明を実施して形成されたメサを説明する為
の工程要所に於ける光半導体装置の要部切断正面図、第
2図乃至第5図は本発明一実施例を説明する為の工程要
所に於ける半導体レーザの要部切断正面図、第6図は前
記実施例に於ける第4図に対応する半導体結晶構成の顕
微鏡写真である要部切断正面図、第7図は前記実施例に
於ける第5図に相当する半導体結晶構成の顕微鏡写真で
ある要部切断正面図、第8図は従来の技術を説明する為
の工程要所に於けるInP系半導体レーザの要部切断正面
図、第9図は従来の技術を説明する為の工程要所に於け
るInP系半導体レーザの要部切断正面図、第10図は従来
の技術を説明する為の工程要所に於けるInP系半導体レ
ーザの要部切断正面図、第11図は第8図及び第10図につ
いて説明されたようなメサをInP系半導体で埋め込んだ
場合の異常成長を解説する為の半導体結晶構成の顕微鏡
写真である要部切断正面図、第12図は第11図を説明する
ための半導体レーザの要部切断正面図、第13図は同じく
第8図及び第10図について説明されたようなメサをInP
系半導体で埋め込んだ場合の空孔発生を解説する為の半
導体結晶構成の顕微鏡写真である要部切断正面図、第14
図は第13図を説明するための半導体レーザの要部切断正
面図をそれぞれ表している。 図に於いて、 11はInP基板、 11Aは第一段メサ部分、 12はInGaAsP活性層、 13はInPクラッド層、 14はInGaAsPコンタクト層、 15はエッチング・マスクである二酸化シリコン膜をそれ
ぞれ示している。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】InP基板上にInGaAsP層あるいはInGaAs層を
    InP層で挟んだダブル・ヘテロ構造を形成する工程と、 次いで、表面から前記InP基板の一部にまで達し且つ該
    表面に於ける最上段は前記InP基板に対して垂直或いは
    逆メサ形状であってしかも下段になるにつれて幅広にな
    る複数段のメサを形成する工程と、 次いで、前記複数段のメサを有機金属気相成長法を適用
    してInP層で埋め込む工程と を含んでなることを特徴とするメサ埋め込み型光半導体
    装置の製造方法。
JP2045854A 1990-02-28 1990-02-28 メサ埋め込み型光半導体装置の製造方法 Expired - Fee Related JP2561163B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2045854A JP2561163B2 (ja) 1990-02-28 1990-02-28 メサ埋め込み型光半導体装置の製造方法
EP91904318A EP0470258B1 (en) 1990-02-28 1991-02-26 Method of producing a mesa embedded type optical semiconductor device
DE69109397T DE69109397T2 (de) 1990-02-28 1991-02-26 Methode zur herstellung einer optischen halbleitervorrichtung mit vergrabener mesa-struktur.
US07/721,575 US5362674A (en) 1990-02-28 1991-02-26 Method of producing a mesa embedded type optical semiconductor device including an embedded layer at its side wall
PCT/JP1991/000255 WO1991013480A1 (en) 1990-02-28 1991-02-26 Mesa buried type optical semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2045854A JP2561163B2 (ja) 1990-02-28 1990-02-28 メサ埋め込み型光半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03250684A JPH03250684A (ja) 1991-11-08
JP2561163B2 true JP2561163B2 (ja) 1996-12-04

Family

ID=12730797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2045854A Expired - Fee Related JP2561163B2 (ja) 1990-02-28 1990-02-28 メサ埋め込み型光半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5362674A (ja)
EP (1) EP0470258B1 (ja)
JP (1) JP2561163B2 (ja)
DE (1) DE69109397T2 (ja)
WO (1) WO1991013480A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929191B2 (en) 2012-08-10 2018-03-27 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW347597B (en) * 1994-01-31 1998-12-11 Mitsubishi Chem Corp Method of forming a groove in a semiconductor laser diode and a semiconductor laser diode
KR0146714B1 (ko) * 1994-08-08 1998-11-02 양승택 평면 매립형 레이저 다이오드의 제조방법
SE9700931D0 (sv) * 1997-03-14 1997-03-14 Ericsson Telefon Ab L M Buried heterostructure laser
GB2407434A (en) * 2003-10-24 2005-04-27 Sharp Kk Vcsel
CN111684344B (zh) * 2018-02-09 2023-03-21 三菱电机株式会社 光半导体元件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5496386A (en) * 1978-01-14 1979-07-30 Nippon Telegr & Teleph Corp <Ntt> Manufacture of buried optical semiconductor device
JPS59145590A (ja) * 1983-02-09 1984-08-21 Hitachi Ltd 半導体レ−ザ装置
EP0118671A1 (en) * 1983-01-17 1984-09-19 Hitachi, Ltd. Semiconductor laser device
JPS59147478A (ja) * 1983-02-10 1984-08-23 Hitachi Ltd 半導体レ−ザ装置およびその製造方法
JPS59227177A (ja) * 1983-06-08 1984-12-20 Hitachi Ltd 半導体レ−ザ装置
JPS60115281A (ja) * 1983-11-28 1985-06-21 Hitachi Ltd 半導体レ−ザ装置
JPS61256320A (ja) * 1985-05-10 1986-11-13 Hitachi Ltd 導波型光変調器
GB8518353D0 (en) * 1985-07-20 1985-08-29 Plessey Co Plc Heterostructure device
US4662998A (en) * 1985-12-12 1987-05-05 The United States Of America As Represented By The Secretary Of The Navy Electrodeposition of refractory metal silicides
JPH01256178A (ja) * 1988-04-06 1989-10-12 Fujitsu Ltd 半導体受光素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929191B2 (en) 2012-08-10 2018-03-27 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same

Also Published As

Publication number Publication date
EP0470258A1 (en) 1992-02-12
EP0470258A4 (en) 1992-07-15
EP0470258B1 (en) 1995-05-03
WO1991013480A1 (en) 1991-09-05
US5362674A (en) 1994-11-08
DE69109397T2 (de) 1995-09-07
DE69109397D1 (de) 1995-06-08
JPH03250684A (ja) 1991-11-08

Similar Documents

Publication Publication Date Title
JP2547001B2 (ja) 半導体構造の製造方法
JP2827326B2 (ja) 半導体レーザの製造方法
US20070183470A1 (en) Distributed feedback semiconductor laser
JP2561163B2 (ja) メサ埋め込み型光半導体装置の製造方法
JP4797782B2 (ja) 半導体光素子
WO2019208697A1 (ja) 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法
US7184640B2 (en) Buried heterostructure device fabricated by single step MOCVD
JP2007088503A (ja) 半導体発光素子
JP2894186B2 (ja) 光半導体装置
JP5217598B2 (ja) 半導体発光素子の製造方法
JP2009059919A (ja) 光半導体デバイス及びその作製方法
WO2020026330A1 (ja) 半導体レーザ装置の製造方法、および半導体レーザ装置
JPH07254750A (ja) 半導体レーザ
JP7168138B1 (ja) 半導体レーザ素子および半導体レーザ素子の製造方法
JP2917695B2 (ja) 光半導体素子の製造方法
JP2018101752A (ja) 半導体光素子およびその製造方法
JP2708949B2 (ja) 半導体レーザ装置の製造方法
JP3132054B2 (ja) 埋込み構造半導体レーザの製造方法
JPH06104527A (ja) 半導体レーザの製造方法
JP2005260109A (ja) 光半導体素子
JPH05226774A (ja) 半導体レーザ素子とその製造方法
JP2006216752A (ja) 回折格子の製造方法および半導体レーザ
JPH08222809A (ja) 半導体発光装置
JPH11354880A (ja) 半導体レーザ素子およびその製造方法
JP5076964B2 (ja) 半導体レーザおよび半導体レーザを作製する方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees