KR20010021188A - 투과형 액정 표시 장치 - Google Patents

투과형 액정 표시 장치 Download PDF

Info

Publication number
KR20010021188A
KR20010021188A KR1020000044849A KR20000044849A KR20010021188A KR 20010021188 A KR20010021188 A KR 20010021188A KR 1020000044849 A KR1020000044849 A KR 1020000044849A KR 20000044849 A KR20000044849 A KR 20000044849A KR 20010021188 A KR20010021188 A KR 20010021188A
Authority
KR
South Korea
Prior art keywords
wiring
thin film
region
auxiliary capacitance
semiconductor thin
Prior art date
Application number
KR1020000044849A
Other languages
English (en)
Other versions
KR100380892B1 (ko
Inventor
우에다토루
히가미요시노리
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20010021188A publication Critical patent/KR20010021188A/ko
Application granted granted Critical
Publication of KR100380892B1 publication Critical patent/KR100380892B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

투과형 액정 표시 장치에서, 반도체 박막은 차광 재료로 이루어지는 신호 배선, 게이트 배선, 보조 커패시턴스 배선 및 리드 전극의 하측에 절연막을 통해 화소마다 형성된다. 상기 신호 배선의 하측 및 게이트 배선 하측의 반도체 박막에 속하는 영역은 TFT의 채널 영역으로 된다. 신호 배선의 하측 및 채널 영역 양측에 위치하는 반도체 박막에 속하는 영역은 각각 TFT의 소스 영역 및 드레인 영역으로 된다. 또한, 상기 보조 커패시턴스 배선 하측에 위치하는 반도체 박막에 속하는 영역은 보조 커패시턴스 전극 영역으로 된다. 상기 TFT는 투과형 액정 표시 장치의 개구율을 손상하지 않고 간소한 구성으로 효과적으로 차광할 수 있고, 투과형 액정 표시 장치를 짧은 공정을 통해 고수율 및 저비용으로 제조할 수 있다.

Description

투과형 액정 표시 장치{TRANSMISSION TYPE LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 투과형 액정 표시 장치에 관한 것이다.
종래, 투과형 액정 표시 장치의 고세밀화에 따라 스위칭 소자인 박막 트랜지스터의 광전류에 의한 오동작 및 반도체층에서 누출광에 의한 콘트라스트 저하를 방지하기 위해 투과형 액정 표시 장치의 개구율을 손상하지 않고 효과적으로 차광하는 다양한 구조가 제안되어 있다.
전형적인 투과형 액정 표시 장치는 도 8에 나타낸 장치이다(일본 특허 공개 제9-43639호). 이 투과형 액정 표시 장치는 도 8에 나타낸 바와 같이 소정의 간극을 두고 서로 접합된 투명 구동 기판(101) 및 대향 기판(121)으로 이루어지고, 그 간극에 액정(120)이 고정되어 있다.
상기 대향 기판(121)은 액정 표시 장치의 입사측에 위치하고, 대향 전극(122)은 상기 구동 기판(101)측에 제공되어 있다. 또한, 상기 구동 기판(101)은 출사측에 위치하고, 상기 구동 기판(101)상에 화소 전극(115)과 스위칭 소자(l03)를 구성 단위로 하는 화소의 집합 및 개개의 화소 비개구부를 입사측에 입사하는 빛으로부터 차광하는 블랙 매트릭스를 갖는다. 상기 블랙 매트릭스는 마스크 차광 패턴(112), 패드 차광 패턴(13)의 2층으로 이루어지고, 이들은 패턴화되어 서로 겹쳐져 상보적으로 입사광을 차폐한다. 예컨대, 상층은 티탄(Ti)을, 하층은 알루미늄(Al)을 사용한다.
상기 구동 기판(101)은 상층, 중간층 및 하층으로 구성되어 있다. 상층은 화소 전극(115)을 포함한다. 하층은 개개의 화소 전극(115)을 구동하는 스위칭 소자(103), 스위칭 소자(103)의 행을 스캔하는 게이트 배선(도시하지 않음) 및 각 열의 스위칭 소자(103)에 소정의 화상 신호를 공급하는 신호 배선(도시하지 않음)을 포함한다.
상기 스위칭 소자(103)는 다결정실리콘 등으로 이루어지는 반도체 박막(102)을 활성층으로 하는 박막 트랜지스터(이하, TFT라고 칭함)로 구성된다. 트랜지스터 위에 게이트 절연막(104)을 통해 게이트 전극(105)이 형성된다. 상기 게이트 전극(105)은 게이트 배선에 연속된다. 또한, 상기 스위칭 소자(103)인 TFT는 게이트 전극(105)의 양측에 소스 영역 및 드레인 영역을 갖는다. 상기 반도체 박막(102)의 소스 영역에는 하나의 리드 전극(109)이 접속되고, 그 리드 전극(109)은 신호 배선(도시하지 않음)에 연속된다. 또한, 상기 반도체 박막(l02)의 드레인 영역에는 다른 리드 전극(110)이 접속된다.
또한, 상기 반도체 박막(102)은 보조 커패시턴스도 제공되어 있다. 이 보조 커패시턴스는 전극으로서 제공된 반도체 박막(102) 및 절연막(106)을 통해 다른 전극으로서 제공된 보조 커패시턴스 배선(107)을 포함한다. 상기 게이트 전극(105), 게이트 배선, 보조 커패시턴스 배선(107)은 동일층으로 이루어지고, 제 1 층간절연막(108)에 의해 리드 전극(109,110)으로부터 절연되어 있다.
그리고, 중간층에는 2분할된 차광 패턴(112,113)이 있다. 하나의 차광 패턴(112)은 화소의 행방향을 따라 연속적으로 패터닝되어 적어도 부분적으로 스위칭 소자(103)를 차광하고, 제 2 층간절연막(111) 및 평탄화막(l14)에 의해 수직으로 고정되어 하층 및 상층으로부터 절연되어 있다. 다른 차광 패턴(113)은 이산적으로 패터닝되어 화소 전극(115)과 리드 전극(110)의 사이에 삽입됨으로써 차광뿐만 아니라 양 전극 사이의 전기적 접속을 양호하게 한다. 상기 리드 전극(ll0)은 신호 배선과 동일층으로 형성되고, 반도체 박막(102)의 드레인 영역에 전기적으로 접속된다.
그런데, 상기 투과형 액정 표시 장치에서, 게이트 배선, 게이트 전극(105), 보조 커패시턴스 배선(107), 신호 배선 및 리드 전극(109,110)은 금속이나 실리사이드를 사용하면 차광할 필요가 없다. 그러나, 반도체 박막(102)으로 구성되는 TFT의 반도체층은 빛이 투과하기 때문에 완전히 차광해야 한다. 따라서, 상기 차광 패턴(112,113)에 의해 하층에서 차광해야 할 영역을 완전히 차폐하기 위해서는 차광 패턴은 패터닝 공정을 통해 배열 및 선폭을 고려하여 차광해야 할 영역(TFT의 반도체층) 외부를 돌출시켜 형성되야 한다. 이러한 돌출부의 면적분에 의해 개구율이 감소되므로 액정 표시 장치의 광택이 떨어지는 문제가 있다.
또한, 차광 패턴의 성막 공정이 필요하기 때문에 공정이 길어지는 동시에 구조가 복잡하게 되어 수율 저하나 비용 상승의 요인이 된다고 하는 문제가 있다. 구체적으로는 층간절연막, 차광 패턴 및 콘택트홀 형성 공정이 필요하다.
또한, 도 9는 종래의 다른 투과형 액정 표시 장치 요부의 단면도를 나타내고, 투광성 기판(201)상에 하층 절연막(203), TFT(204), 제 1 층간절연막(205), 게이트 전극(206), 보조 커패시턴스 배선(207), 신호 배선(208), 제 2 층간절연막(209) 및 화소 전극(210)이 순차적으로 형성된다. 상기 투과형 액정 표시 장치는 도 9에서 상부로부터 빛이 입사하여 하부로 출사한다. 출사측 광학계로부터 반사광 R1이 TFT(204)에 입사되고, 투과광이 투광성 기판(201)의 하측면에서 반사하여 반사광 R2이 TFT(204)에 입사될 수 있다. 이 때문에 고세밀화에 따라 화소를 미세화함으로써 상기 반사광 Rl, R2이 TFT에 입사하여 TFT 오프시 광 누설 전류가 생긴다고 하는 문제가 있다.
따라서, 본 발명의 목적은 개구율을 손상하지 않고 효과적으로 차광하며, 반사광 이면을 차폐함으로써 고세밀화가 가능한 투과형 액정 표시 장치를 제공하는 것으로, 상기 장치는 간소한 구성을 갖고 짧은 공정을 통해 저비용 및 고수율로 제조될 수 있다.
도 1은 본 발명의 실시예 1의 투과형 액정 표시 장치의 모식적인 요부 평면도.
도 2a 내지 도 2d는 도 1의 Ⅱ-Ⅱ선으로부터 본 단면부의 제조 공정을 나타내는 도면.
도 3a 내지 도 3d는 도 1의 Ⅲ-Ⅲ선으로부터 본 단면부의 제조 공정을 나타내는 도면.
도 4는 본 발명의 실시예 2의 투과형 액정 표시 장치의 모식적인 요부 평면도.
도 5a 내지 도 5c는 도 4의 Ⅴ-Ⅴ선으로부터 본 단면부의 제조 공정을 나타내는 도면.
도 6a 내지 도 6c는 도 4의 Ⅵ-Ⅵ선으로부터 본 단면부의 제조 공정을 나타내는 도면.
도 7은 개구부 및 돌출부를 설명하는 도면.
도 8은 종래의 투과형 액정 표시 장치의 모식적인 요부 단면도.
도 9는 종래의 다른 투과형 액정 표시 장치의 모식적인 요부 단면도.
상기 목적을 달성하기 위해 본 발명은 투광성 기판상에 게이트 배선; 상기 게이트 배선에 직교하는 신호 배선; 상기 게이트 배선에 거의 평행하게 상기 신호 배선에 직교하는 보조 커패시턴스 배선; 상기 신호 배선에 소스 영역이나 드레인 영역 중 하나가 접속된 박막 트랜지스터; 상기 박막 트랜지스터의 소스 영역이나 드레인 영역 중 다른 하나가 리드 전극을 통해 접속된 화소 전극을 포함하는 투과형 액정 표시 장치를 제공하며, 상기에서 신호 배선, 게이트 배선, 보조 커패시턴스 배선 및 리드 전극이 차광 재료로 이루어지고, 반도체 박막이 신호 배선, 게이트 배선, 보조 커패시턴스 배선 및 리드 전극의 하측에 절연막을 통해 상기 화소 전극마다 형성되며, 상기 신호 배선의 하측 및 상기 게이트 배선의 하측에 위치하는 상기 반도체 박막 영역을 상기 박막 트랜지스터의 채널 영역으로 하고, 상기 신호 배선의 하측 및 상기 채널 영역 양측에 위치하는 상기 반도체 박막 영역을 각각 상기 박막 트랜지스터의 소스 영역 및 드레인 영역으로 하며, 상기 보조 커패시턴스 배선 하측에 위치하고 상기 반도체 박막에 속하는 영역을 보조 커패시턴스 전극 영역으로 한다.
본 발명의 투과형 액정 표시 장치에 의하면 상기 게이트 배선, 신호 배선, 보조 커패시턴스 배선 및 리드 전극은 차광 재료로 형성된다. 따라서, 상기 신호 배선의 하측 및 게이트 배선 하측의 TFT 채널 영역은 입사광으로부터 차폐된다. 신호 배선의 하측 채널 영역의 양측에 위치한 TFT의 소스 영역 및 드레인 영역도 입사광으로부터 차폐된다. 따라서, TFT는 입사광으로부터 전체적으로 차폐된다. 상기 게이트 배선, 신호 배선, 보조 커패시턴스 배선 및 리드 전극은 차광 재료로 구성되어 있기 때문에 TFT 차광용 차광막을 형성할 필요가 없다. 이는 투과형 액정 표시 장치를 저비용 및 고수율로 제조할 수 있게 한다. 또한, TFT의 차광은 간소한 구성으로 액정 표시의 개구율을 손상하지 않고 효과적으로 실시할 수 있다.
또한, 본 발명의 일 실시예에서, 상기 신호 배선, 게이트 배선, 보조 커패시턴스 배선 및 리드 전극으로부터 돌출한 상기 반도체 박막의 돌출부는 빛이 투과되는 개구부 면적에 대해 O.1 이하의 면적비를 갖는다.
상기 실시예의 투과형 액정 표시 장치에 의하면, 상기 반도체 박막은 완전히 덮히는 것이 바람직하다. 그러나, 빛이 투과되는 개구부에 상기 반도체 박막이 돌출하는 경우에도 상기 반도체 박막의 돌출부가 개구부 총면적의 l0%이하이면 인간의 눈으로는 구별할 수 없다.
본 발명의 일 실시예에서, 상기 반도체 박막 중 적어도 박막 트랜지스터 채널 영역을 포함하는 영역을 덮도록 상기 반도체 박막 하측 및 상기 투광성 기판상에 형성된 하층 차광막을 더 포함한다.
상기 실시예의 투과형 액정 표시 장치에 의하면, 상기 반도체 박막 중 적어도 상기 TFT의 채널 영역, 소스 영역 및 드레인 영역의 하층에 절연막을 통해 하층 차광막을 형성함으로써 TFT에 대한 이면 반사광을 차폐한다.
또한, 본 발명의 일 실시예에서, 상기 게이트 배선과 상기 보조 커패시턴스 배선 사이의 영역을 덮도록 상기 투광성 기판상에 형성된 하층 차광막을 갖는다.
상기 실시예의 투과형 액정 표시 장치에 의하면, 상기 하층 차광막에 의해서 게이트 배선과 보조 커패시턴스 배선 사이의 영역을 차광한다.
또한, 본 발명의 일 실시예에서, 투과형 액정 표시 장치는 상기 반도체 박막의 상기 소스 영역 또는 상기 드레인 영역 중 하나를 상기 신호 배선에 접속하는 제 1 콘택트홀, 상기 반도체 박막의 상기 소스 영역 또는 상기 드레인 영역 중 다른 하나를 상기 리드 전극에 접속하는 제 2 콘택트홀 및 상기 리드 전극을 상기 화소 전극에 접속하는 제 3 콘택트홀을 포함하고,
상기 신호 배선은 상기 제 1 콘택트홀, 상기 반도체 박막의 소스 영역, 채널영역, 드레인 영역 및 보조 커패시턴스 전극 영역, 상기 제 2 콘택트홀, 상기 리드 전극, 상기 제 3 콘택트홀을 통해 상기 화소 전극에 전기적으로 접속된다.
상기 실시예의 투과형 액정 표시 장치에 의하면, 상기 TFT를 온 하면, 상기 신호 배선의 전위가 상기 제 1 콘택트홀, 상기 반도체 박막의 소스 영역, 채널 영역, 드레인 영역 및 보조 커패시턴스 전극 영역, 상기 제 2 콘택트홀, 상기 리드 전극, 상기 제 3 콘택트홀을 통해 상기 화소 전극에 인가된다. 이어, 상기 화소 전극과 대향 전극(대향 기판측에 위치함) 사이에 액정을 고정시킴으로써 형성되는 커패시턴스에 화소 전극의 전위가 유지되고, 상기 보조 커패시턴스 배선과 반도체 박막의 보조 커패시턴스 전극 영역 사이에 유전체막으로서 절연막을 고정시켜 형성된 보조 커패시턴스에서 화소 전극의 전위가 유지된다.
또한, 본 발명의 일 실시예에서, 상기 게이트 전극 및 상기 보조 커패시턴스 배선은 동일 재료이다.
상기 실시예의 투과형 액정 표시 장치에 의하면, 상기 게이트 배선 및 보조 커패시턴스 배선을 동일 재료로 형성함으로써 게이트 배선 및 보조 커패시턴스 배선을 동일 공정을 통해 동일층에 형성할 수 있는 간소한 구성을 얻을 수 있다.
또한, 본 발명의 일 실시예에서, 상기 신호 배선과 상기 리드 전극은 동일 재료이다.
상기 실시예의 투과형 액정 표시 장치에 의하면, 상기 신호 배선 및 리드 전극을 동일 재료로 형성함으로써 신호 배선 및 리드 전극을 동일 공정을 통해 동일층에 형성할 수 있는 간소한 구성을 얻을 수 있다.
또한, 본 발명의 일 실시예에서 상기 리드 전극은 주성분이 A1인 박막이고, 상기 리드 전극상에 Ir, Ru, Cr, Co, Ta, Ti, W, Mo, TiW합금, WN, TiN 및 Ir, Cr, Co, Ta, Ti, W 및 Mo의 실리사이드층 중 적어도 하나의 층이 적층된 막층이다.
상기 실시예의 투과형 액정 표시 장치에 의하면, A1을 주성분으로 하는 상기리드 전극상에 Ir, Ru, Cr, Co, Ta, Ti, W, Mo, TiW합금, WN, TiN 및 Ir, Cr, Co, Ta, Ti, W, Mo의 실리사이드 중 적어도 하나의 물질을 포함하는 층을 적층한다. 따라서, ITO(인듐주석산화물)과 같은 투명한 산화물로 이루어지는 화소 전극은 리드 전극의 Al 박막과 직접 접속하지 않기 때문에 리드 전극과 화소 전극 사이의 계면에 A1 산화물이 형성되지 않고, 리드 전극과 화소 전극 사이에서 양호한 전기적 접속을 얻을 수 있다.
이하, 본 발명은 예증으로서만 제공되고 본 발명을 한정하는 것이 아닌 이하의 상세한 설명과 첨부된 도면에 의해서 보다 완전히 이해된다.
본 발명의 투과형 액정 표시 장치를 도면에 나타낸 구체예를 기초로 상세히 설명한다.
도 1은 본 발명의 실시예 1에 따른 투과형 액정 표시 장치의 모식적인 요부 평면도이다. 이 투과형 액정 표시 장치는 도 1에 나타낸 바와 같이 투광성 기판(1)상에 서로 거의 평행하게 배치된 복수개의 게이트 배선(4)(도 1에서는 하나만 나타냄), 상기 각 게이트 배선(4)에 직교하도록 서로 거의 평행하게 배치된 복수개의 신호 배선(7), 상기 각 게이트 배선(4) 사이에 각 게이트 배선(4)에 거의 평행하게 배치된 복수개의 보조 커패시턴스 배선(5), 상기 각 신호 배선(7)에 소스 영역(2b)이 접속된 복수개의 TFT(10), 상기 각 TFT(l0)의 드레인 영역(2c)이 리드 전극(17)을 통해 접속된 복수개의 화소 전극(19)을 형성한다. 또한, 상기 보조 커패시턴스 배선(5)은 도 1에서 신호 배선(7)을 따라 하방으로 연신하는 영역(5a)을 갖는다.
또한, 상기 신호 배선(7), 게이트 배선(4), 보조 커패시턴스 배선(5) 및 리드 전극(17)은 차광 재료로 이루어진다. 신호 배선(7), 게이트 배선(4), 보조 커패시턴스 배선(5) 및 리드 전극(l7) 하측 및 투광성 기판(1)상에 반도체 박막으로서의 복수개 다결정실리콘막(2)을 화소마다 형성한다. 이어, 상기 신호 배선(7)의 하측 및 게이트 배선(4)의 하측에 위치한 다결정실리콘막(2)에 속하는 영역을 TFT(l0)의 채널 영역(2a)으로 한다. 상기 채널 영역(2a)의 양측에 위치한 다결정실리콘막(2)에 속하는 영역을 상기 TFT(l0)의 소스 영역(2b) 및 드레인 영역(2c)으로 한다. 또한, 상기 보조 커패시턴스 배선(5) 하측에 위치한 다결정실리콘막(2)에 속하는 영역을 보조 커패시턴스 전극 영역(2d)으로 한다. 상기 다결정실리콘막(2)의 채널 영역(2a), 소스 영역(2b) 및 드레인 영역(2c)은 신호 배선(7)과 게이트 배선(4)에 의해 차광되어 다결정실리콘막(2)의 보조 커패시턴스 전극 영역(2d)은 보조 커패시턴스 배선(5) 및 신호 배선(7)에 의해 차광된다.
또한, 상기 신호 배선(7)과 소스 영역(2b)은 제 1 콘택트홀(1l)을 통해 서로 접속한다. 드레인 영역(2c)에 연속된 보조 커패시턴스 전극 영역(2d)과 리드 전극(17)은 제 2 콘택트홀(12)을 통해 서로 접속한다. 화소 전극(19)과 리드 전극(17)은 제 3 콘택트홀(13)을 통해 서로 접속한다.
또한, 도 2a 내지 2d는 도 1의 Ⅱ-Ⅱ선으로부터 본 단면부의 제조 공정을 나타내고, 도 3a 내지 3d는 도 1의 Ⅲ-Ⅲ선으로부터 본 단면부의 제조 공정을 나타낸다. 이하, 도 2a 내지 및 도 3에 따라 상기 투과형 액정 표시 장치의 제조 방법을 설명한다.
우선, 도 2a 내지 도 2d 및 도 3a 내지 도 3d에 나타낸 바와 같이 유리 또는 석영으로 이루어진 투광성 기판(1)상에 감압 CVD법(화학증착법)에 의해 75㎚정도로 비정질 실리콘을 퇴적한다. 이어, N2분위기에서 600℃, 24시간 가열처리하여 다결정성실리콘으로 결정화하고, 아일랜드형으로 패터닝하여 다결정실리콘막(2)을 형성한다.
다음, 도 2b 및 도 3b에 나타낸 바와 같이 다결정실리콘막(2)상의 보조 커패시턴스 전극 영역(2d)에 인을 이온 주입한다. 다음, 감압 CVD법에 의해 80㎚ 정도의 SiO2를 성막하여 게이트 절연막(3)을 형성한다. 다음, 상기 게이트 절연막(3)상에 게이트 배선(4)(게이트 전극부 4A를 포함), 보조 커패시턴스 배선(5)(보조 커패시턴스 전극부 5A를 포함)을 동시에 형성한다. 상기 게이트 배선(4), 보조 커패시턴스 배선(5)은 다결정성실리콘막 및 WSi층의 적층으로 구성되어 있다. 다결정실리콘막은 150㎚ 정도의 두께를 갖고 불순물로 도핑되어 있으며 WSi층은 다결정실리콘막상에 150㎚ 정도의 두께를 갖는다. 또, WSi/다결정실리콘의 적층구조 대신 Cr, W, Mo, Ta 및 Ti 등의 금속막 또는 그 금속의 실리사이드막 또는 이들의 금속막이나 실리사이드막의 하측에 다결정실리콘을 갖는 적층구조(소위 폴리사이드)를 사용해도 좋다. 또한, 후술하는 불순물 활성화 어닐링을 저온이나 레이저 등을 사용하여 국소적으로 실시하는 경우 A1를 주성분으로 한 금속(AlSi, AlCu 또는 AlSiCu 등)을 사용할 수 있다.
다음, 도 2c 및 도 3c에 나타낸 바와 같이 다결정실리콘막(2)의 소스 영역(2b), 드레인 영역(2c)에 인을 이온주입한다. 다음, 상압 CVD법에 의해 600㎚ 정도의 BPSG(붕소-인 실리케이트 유리)를 퇴적하고, 제 1 층간절연막(6)을 형성한다. 그리고, 이온주입한 불순물의 활성화를 위한 가열 처리(950℃, 30분간) 후, 다결정실리콘막(2)에 달하는 콘택트홀(1l, 12)을 각각 형성한다. 다음, 스퍼터링법으로 l50㎚/400㎚의 TiN/A1를 퇴적한 후 패터닝하여 신호 배선(7) 리드 전극(17)을 형성한다. 여기서 신호 배선(7), 리드 전극(17)은 A1를 주성분으로 하는 것으로, AlSi, AlCu 및 AlSiCu 등이다. A1의 대신 차광가능한 Cu, Cr, W, Mo, Ta 및 Ti 등의 금속막 또는 그 금속의 실리사이드막 또는 이들 금속막, 실리사이드막의 하층에 다결정실리콘을 갖는 적층 구조여도 좋다. 또한, ITO (인듐주석산화물)의 화소 전극(l9)과 A1의 리드 전극(17) 사이에 위치한 배리어 금속(l8)(A1과 적층됨)은 Ir, Ru, Cr, Co, Ta, Ti, W, Mo, TiW합금, WN, TiN 및 Ir, Cr, Co, Ta, Ti, W, Mo의 실리사이드중 적어도 하나의 성분으로 이루어지는 층을 적층함으로써 형성될 수 있다. 또한, 플라즈마 CVD법에 의해 6O0㎚ 정도의 SiO2를 성막하여 제 2 층간절연막(9)을 형성한다. 이어, 상기 제 2 층간절연막(9)상에 리드 전극(l7)에 달하는 콘택트홀(13)을 개구한다. 다음, 스퍼터링법에 의해 150㎚의 ITO를 퇴적한 후 패터닝하여 화소 전극(19)을 형성한다.
이와 같이, 차광막으로서 차광 재료로 형성된 게이트 배선(4), 신호 배선(7), 보조 커패시턴스 배선(5) 및 리드 전극(17)을 사용하여 간소한 구성으로 개구율을 손상하지 않고 효과적으로 차광할 수 있다. 또한, 차광막을 개별적으로 형성하는 공정이 제거되어 제조 공정을 간소화 할 수 있기 때문에 고수율 및 저비용으로 투과형 액정 표시 장치를 제조할 수 있다.
또한, 상기 TFT(10)를 온 하면, 신호 배선(7)의 전위가 제 l 콘택트홀(1l), 반도체 박막(2)의 소스 영역(2a), 채널 영역(2b), 드레인 영역(2c) 및 보조 커패시턴스 전극 영역(2d), 상기 제 2 콘택트홀(l2), 리드 전극(17), 제 3 콘택트홀(13)을 통해 화소 전극(19)에 인가된다. 따라서, 화소 전극(19)과 대향 기판측에 위치한 대향 전극(도시하지 않음) 사이에 액정을 고정시킴으로써 형성된 커패시턴스에 화소 전극(19)의 전위가 유지됨과 동시에, 보조 커패시턴스 배선(5)과 반도체 박막(2)의 보조 커패시턴스 전극 영역(2d) 사이에 유전체막으로서 게이트 절연막(3)을 고정시킴으로써 보조 커패시턴스에서 화소 전극(19)의 전위가 유지된다.
또한, 상기 게이트 배선(4) 및 보조 커패시턴스 배선(5)을 동일 재료로 형성함으로써 게이트 배선(4) 및 보조 커패시턴스 배선(5)을 동일 공정을 통해 동일층에 형성할 수 있는 간소한 구성을 얻을 수 있다.
또한, 상기 신호 배선(7) 및 리드 전극(l7)을 동일 재료로 형성함으로써 신호 배선(7) 및 리드 전극(17)을 동일 공정을 통해 동일층에 형성할 수 있는 간소한 구성을 얻을 수 있다.
또한, 상기 A1을 주성분으로 하는 리드 전극(l7)상에 Ir, Ru, Cr, Co, Ta, Ti, W, Mo, TiW합금, WN, TiN 및 Ir, Cr, Co, Ta, Ti, W, Mo의 실리사이드 중 적어도 하나의 성분을 함유하는 층을 적층함으로써 리드 전극(17)과 화소 전극(19) 사이의 계면에 A1산화물이 형성되는 일이 없다. 따라서, 리드 전극(17)과 화소 전극(19) 사이에 양호한 전기적 접속을 얻을 수 있다.
도 4는 본 발명의 실시예 2에 따른 투과형 액정 표시 장치의 모식적인 요부 평면도이다. 이 투과형 액정 표시 장치는 도 4에 나타낸 바와 같이 투광성 기판(31)상에 서로 거의 평행하게 배치된 복수개의 게이트 배선(36)(도4에서는 하나만을 나타냄), 상기 게이트 배선(36)에 직교하도록 서로 거의 평행하게 배치된 복수개의 신호 배선(39), 상기 각 게이트 배선(36) 사이에 각 게이트 배선(36)과 거의 평행하게 배치된 복수개의 보조 커패시턴스 배선(37), 상기 각 신호 배선(39)에 소스 영역(34b)이 접속된 복수개의 TFT(30), 상기 각 TFT(30)의 드레인 영역(34c)이 리드 전극(49)을 통해 접속된 복수개의 화소 전극(59)을 형성한다. 또한, 상기 보조 커패시턴스 배선(37)은 도 4에서 신호 배선(39)을 따라 하방으로 연신된 영역(37a)을 갖는다.
또한, 상기 신호 배선(39), 게이트 배선(36), 보조 커패시턴스 배선(37) 및 리드 전극(49)은 차광 재료로 이루어진다. 신호 배선(39), 게이트 배선(36), 보조 커패시턴스 배선(37) 및 리드 전극(49) 하측 및 투광성 기판(3l)상에 반도체 박막으로서 복수개의 다결정실리콘막(34)을 화소마다 각각 형성한다. 이어, 상기 신호 배선(39)의 하측 및 게이트 배선(36)의 하측에 위치한 다결정실리콘막(34)을 TFT(30)의 채널 영역(34a)으로 하고, 다결정실리콘막(34)에 속하고 채널 영역의 양측에 위치한 영역을 TFT(30)의 소스 영역(34b), 드레인 영역(34c)으로 한다. 상기 보조 커패시턴스 배선(37)의 하측에 위치하고 다결정실리콘막(34)에 속하는 영역을 보조 커패시턴스 전극 영역(34d)으로 한다. 상기 다결정실리콘막(34)의 채널 영역(34a), 소스 영역(34b) 및 드레인 영역(34c)은 신호 배선(39)과 게이트 배선(36)에 의해 차광되어 다결정실리콘막(34)의 보조 커패시턴스 전극 영역(34d)이 보조 커패시턴스 배선(37)과 신호 배선(39)에 의해 차광된다.
또한, 상기 신호 배선(39)과 소스 영역(34b)을 제 1 콘택트홀(51)을 통해 접속한다. 드레인 영역(34c)에 연속된 보조 커패시턴스 전극 영역(34d)과 리드 전극(49)을 제 2 콘택트홀(52)을 통해 접속한다. 화소 전극(59)과 리드 전극(49)을 제 3 콘택트홀(53)을 통해 서로 접속한다. 이어, 상기 각 TFT(30)의 하측 영역 및 게이트 배선(36)과 보조 커패시턴스 배선(37) 사이의 하측 영역을 포함하는 하층 차광막(32)을 형성한다.
또한, 도 5a 내지 도 5c는 도 4의 Ⅴ-Ⅴ선으로부터 본 단면부의 제조 공정을 나타낸다. 도 6a 내지 도 6c는 도 4의 Ⅵ-Ⅵ선으로부터 본 단면부의 제조 공정을 나타낸다.
이하, 도 5a 내지 도 5c 및 도 6a 내지 도 6c에 따라 상기 투과형 액정 표시 장치의 제조 방법을 설명한다. 또, 이 투과형 액정 표시 장치의 제조 방법은 하층 차광막(32), 절연막(33)을 제외하고 실시예 1의 제조 방법과 동일하다.
우선, 도 5a 및 도 6a에 나타낸 바와 같이 유리 또는 석영으로 이루어진 투광성 기판(31)상에 감압 CVD법에 의해 100㎚ 정도로 다결정실리콘막을 형성한다. 이어, 100㎚ 정도의 WSi를 퇴적한 후 패터닝하여 하층 차광막(32)을 형성한다. 이러한 실시예 2에서는 하층 차광막(32)에 다결정실리콘막과 WSi의 적층구조가 제공된다. 그러나, Cr, W, Mo, Ta 및 Ti 등의 금속막 또는 그 금속의 실리사이드막 또는 이들 금속막, 실리사이드막의 하측에 다결정실리콘을 갖는 적층 구조(소위 폴리사이드)를 사용해도 좋다.
다음, 도 5b 및 도 6b에 나타낸 바와 같이 하층 차광막(32)이 형성된 투광성 기판(31)상의 전면에 500㎚ 정도로 SiO2를 퇴적시킨 후 절연막(33)을 형성한다.
다음, 도 5b 및 도 6b에 나타낸 바와 같이 절연막(33)상에 감압 CVD법에 의해 75㎚ 정도로 비정질 실리콘을 퇴적한다. 이어, N2분위기에서 600℃, 24시간 동안 가열처리하여 다결정실리콘으로 결정화한 후 아일랜드 형으로 패터닝하여 다결정실리콘막(34)을 형성한다.
다음, 도 5c 및 도 6c에 나타낸 바와 같이 레지스트패턴을 마스크로서 사용하여 다결정실리콘막(34)상의 보조 커패시턴스 전극 영역(34d)에 인을 이온주입한다. 다음, 감압 CVD법에 의해 80㎚ 정도로 SiO2를 성막하여 게이트 절연막(35)을 형성한다. 다음, 상기 게이트 절연막(35)상에 게이트 배선(36)(게이트 전극부 36A를 포함)과 보조 커패시턴스 배선(37)(보조 커패시턴스 전극부 37A를 포함)을 동시에 형성한다. 상기 게이트 배선(36), 보조 커패시턴스 배선(37)은 불순물을 도핑한 150㎚ 정도의 두께를 갖는 다결정실리콘막과 그 다결정실리콘막상에 150㎚ 정도의 두께를 갖는 WSi층을 적층한 것을 사용한다. 또한, WSi/다결정실리콘의 적층구조 대신 Cr, W, Mo, Ta 및 Ti 등의 금속막 또는 그 금속의 실리사이드막 또는 이 금속막이나 실리사이드막의 하측에 다결정실리콘을 갖는 적층구조(소위 폴리사이드)를 사용해도 좋다. 또한, 후술하는 불순물 활성화 어닐링을 저온 또는 레이저 등을 사용하여 국소적으로 실시하는 경우 A1를 주성분으로 한 금속(AlSi, AlCu 또는 AlSiCu 등)을 사용할 수 있다.
다음, 다결정실리콘막(34)의 소스 영역(34b), 드레인 영역(34c)에 인을 이온주입한다. 다음, 상압 CVD법에 의해 600㎚ 정도로 BPSG(붕소-인 실리케이트 유리)를 퇴적하여 제 1 층간절연막(38)을 형성한다. 이어, 이온주입한 불순물의 활성화를 위한 가열처리(950℃, 30분) 후, 다결정실리콘막(34)에 달하는 콘택트홀(51,52)을 각각 형성한다. 다음, 스퍼터링법에 의해 150㎚/400㎚의 TiN/Al을 퇴적한 후 패터닝하여 신호 배선(39), 리드 전극(49)을 형성한다. 여기서 신호 배선(39), 리드 전극(49)은 A1를 주성분으로 하는 것으로 AlSi, AlCu 및 AlSiCu 등이다. A1 대신, 차광가능한 Cu, Cr, W, Mo, Ta 및 Ti 등의 금속막 또는 그 금속의 실리사이드막 또는 이들 금속막, 실리사이드막의 하층에 다결정실리콘을 적층한 것이어도 좋다. 또한, ITO(화소 전극 59)과 Al(리드 전극 49) 사이에 위치한 배리어 금속(50)(A1로 적층됨)으로서는 Ir, Ru, Cr, Co, Ta, Ti, W, Mo, TiW합금, WN, TiN 및. Ir, Cr, Co, Ta, Ti, W, Mo의 실리사이드 중 적어도 하나의 성분을 함유하는 적층물이어도 좋다. 그 적층물 위에 플라즈마 CVD법에 의해 600㎚ 정도의 SiO2를 성막하여 제 2 층간절연막(41)을 형성한다. 이어, 상기 제 2 층간절연막(41)상에 리드 전극(49)에 달하는 콘택트홀(53)을 개구한다. 다음, 스퍼터링법에 의해 150㎚의 ITO를 퇴적한 후 패터닝하여 화소 전극(59)을 형성한다.
이러한 실시예 2의 투과형 액정 표시 장치는 실시예 1의 투과형 액정 표시 장치와 같은 효과를 갖는다. 반도체 박막(34)의 TFT(30)의 채널 영역(34a), 소스 영역(34b) 및 드레인 영역(34c)의 하층에 절연막(33)을 통해 하층 차광막(32)을 형성함으로써 이면반사광을 차폐하여 고세밀화 할 수 있는 액정 표시 장치를 얻을 수 있다.
상기 실시예 1 및 2에서, 다결정실리콘막(2,34)을 신호 배선(7,39), 게이트 배선(4,36), 보조 커패시턴스 배선(5,37) 및 리드 전극(17,49)으로 완전히 덮는다. 그러나, 신호 배선, 게이트 배선, 보조 커패시턴스 배선 및 리드 전극으로부터의 반도체 박막이 돌출한 돌출부는 빛이 투과되는 개구부의 면적에 대해 0.1 이하의 면적비를 가질 수 있다. 이 경우, 인간의 눈에는 반도체 박막이 돌출되었는지 아닌지 구별할 수 없다.
또한, 예컨대 도 7에 나타낸 바와 같이 신호 배선(61)과 게이트 배선(62)으로 둘러싸인 개구부(63)가 1변 A를 갖는 정방형(면적 S=A2)으로 가정하여 4변 중 2변에서 폭 W의 반도체 박막의 돌출부(64)가 있다고 하면, 반도체 박막의 돌출부(64)의 면적은 2AW가 된다. 이 면적이 빛이 투과되는 개구부(63)의 면적 S의 10%이하이면,
로 되고, 따라서 허용된 돌출폭 W는
로 나타낼 수 있다. 이 조건을 만족하도록 반도체 박막의 돌출부(64) 중 돌출폭 W를 고정함으로써 반도체 박막이 돌출되었는지 아닌지 인간의 눈으로 구별할 수 없게 된다.
또한, 상기 실시예 1, 실시예 2에서 TFT(l0,30)을 사용한 투과형 액정 표시 장치에 관해서 설명하지만, 다결정실리콘막의 게이트 전극에 해당하는 영역 양측에 저농도 불순물 영역을 갖고, 오프 전류를 감소시킬 수 있는 LDD(lightly doped drain)형의 TFT를 사용할 수 있다. 또한 오프 전류를 감소시킬 수 있는 다른 구조의 TFT를 사용해도 본 발명의 본질은 변하지 않는다.
이상에서 분명히 밝혀진 바와 같이 본 발명의 투과형 액정 표시 장치에 의하면 간소한 구성으로 개구율을 손상하지 않고 효과적으로 차광할 수 있는 액정 표시 장치를 얻을 수 있고, 짧은 공정을 통해 고수율 및 저비용으로 투과형 액정 표시 장치를 제조할 수 있다. 또한, 개구율에 영향을 주지 않고 이면 반사광의 차폐가 가능하며 고세밀화하더라도 충분히 밝은 투과형 액정 표시 장치를 얻을 수 있다.
본 발명은 이상과 같이 기재되어 있지만, 본 발명은 많은 방법으로 변화될 수 있음은 명백하다. 그러한 변화는 본 발명의 정신과 범위로부터 일탈하는 것으로는 간주되지 않고, 당업자에 자명한 변경은 모두 이하의 청구범위 내에 포함되는 것으로 해석된다.
본 발명에 따른 투과형 액정 표시 장치는 개구율을 손상하지 않고 효과적으로 차광하여 반사광 이면을 차폐함으로써 고세밀화될 수 있으며, 간소한 구성을 갖고, 짧은 공정을 통해 저비용 및 고수율로 제조될 수 있다.

Claims (8)

  1. 투과성 기판상에 게이트 배선, 상기 게이트 배선에 직교하는 신호 배선, 상기 게이트 배선에 거의 평행하게 상기 신호 배선에 직교하는 보조 커패시턴스 배선, 상기 신호 배선에 소스 영역 또는 드레인 영역 중 하나가 접속된 박막 트랜지스터, 상기 박막 트랜지스터의 소스 영역 또는 드레인 영역 중 다른 하나가 리드 전극을 통해 접속된 화소 전극으로 형성된 액정 표시 장치에 있어서,
    상기 신호 배선, 게이트 배선, 보조 커패시턴스 배선 및 리드 전극은 차광재료로 이루어지고,
    상기 신호 배선, 게이트 배선, 보조 커패시턴스 배선 및 리드 전극의 하측에 절연막을 통해 상기 화소 전극마다 반도체 박막을 형성하며,
    상기 신호 배선의 하측 및 상기 게이트 배선 하측에 위치하고 상기 반도체 박막에 속하는 영역을 상기 박막 트랜지스터의 채널 영역으로 하고, 상기 신호 배선의 하측 및 상기 채널 영역 양측에 위치하는 상기 반도체 박막에 속하는 영역을 각각 상기 박막 트랜지스터의 소스 영역 및 드레인 영역으로 하며, 상기 보조 커패시턴스 배선 하측에 위치하고 상기 반도체 박막에 속하는 영역을 보조 커패시턴스 전극 영역으로 하는 것을 특징으로 하는 투과형 액정 표시 장치.
  2. 제 1항에 있어서, 상기 신호 배선, 게이트 배선, 보조 커패시턴스 배선 및 리드 전극으로부터 돌출한 상기 반도체 박막 돌출부가 빛이 투과되는 개구부 면적에 대해 O.1이하의 면적비를 갖는 장치.
  3. 제 1항에 있어서, 상기 반도체 박막 중 적어도 상기 박막 트랜지스터의 채널영역을 포함하는 영역을 덮도록 상기 반도체 박막의 하측 및 상기 투광성 기판상에 형성된 하층 차광막을 더 포함하는 장치.
  4. 제 3항에 있어서, 상기 게이트 배선과 상기 보조 커패시턴스 배선 사이에 위치하는 영역을 덮도록 상기 투광성 기판상에 형성된 하층 차광막을 갖는 장치.
  5. 제 1항에 있어서, 상기 반도체 박막의 상기 소스 영역 또는 상기 드레인 영역 중 하나가 상기 신호 배선과 접속하는 제 1 콘택트홀, 상기 반도체 박막의 상기소스 영역 또는 상기 드레인 영역 중 다른 하나가 상기 리드 전극과 접속하는 제 2 콘택트홀, 상기 리드 전극과 상기 화소 전극을 접속하는 제 3 콘택트홀을 갖고,
    상기 신호 배선은 상기 제 1 콘택트홀, 상기 반도체 박막의 소스 영역, 채널 영역, 드레인 영역 및 보조 커패시턴스 전극 영역, 상기 제 2 콘택트홀, 상기 리드 전극, 상기 제 3 콘택트홀을 통해 상기 화소 전극에 전기적으로 접속되는 장치.
  6. 제 1항에 있어서, 상기 게이트 배선 및 상기 보조 커패시턴스 배선이 동일 재료인 장치.
  7. 제 1항에 있어서, 상기 신호 배선과 상기 리드 전극이 동일 재료인 장치.
  8. 제 1항에 있어서, 상기 리드 전극은 주성분이 A1의 박막이고, 상기 리드 전극상에 Ir, Ru, Cr, Co, Ta, Ti, W, Mo, TiW합금, WN, TiN 및 Ir, Cr, Co, Ta, Ti, W, Mo의 실리사이드 중 적어도 하나의 물질을 함유하는 막층인 장치.
KR10-2000-0044849A 1999-08-04 2000-08-02 투과형 액정 표시 장치 KR100380892B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-221055 1999-08-04
JP22105599A JP3796072B2 (ja) 1999-08-04 1999-08-04 透過型液晶表示装置

Publications (2)

Publication Number Publication Date
KR20010021188A true KR20010021188A (ko) 2001-03-15
KR100380892B1 KR100380892B1 (ko) 2003-04-18

Family

ID=16760799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0044849A KR100380892B1 (ko) 1999-08-04 2000-08-02 투과형 액정 표시 장치

Country Status (4)

Country Link
US (1) US6714266B1 (ko)
JP (1) JP3796072B2 (ko)
KR (1) KR100380892B1 (ko)
TW (1) TW499602B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319679A (ja) * 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
KR100629734B1 (ko) * 2002-01-08 2006-09-29 일진디스플레이(주) 고온 폴리 실리콘 액정 디스플레이 패널 및 그 제조방법
JP4551049B2 (ja) * 2002-03-19 2010-09-22 三菱電機株式会社 表示装置
KR100465180B1 (ko) * 2002-04-16 2005-01-13 엘지.필립스 엘시디 주식회사 평판표시장치용 어레이 기판
JP2004004722A (ja) * 2002-04-25 2004-01-08 Seiko Epson Corp 電気光学装置及び電子機器
JP3661669B2 (ja) * 2002-07-22 2005-06-15 セイコーエプソン株式会社 アクティブマトリクス基板、電気光学装置、電子機器
KR100720445B1 (ko) * 2002-08-23 2007-05-22 엘지.필립스 엘시디 주식회사 액정표시소자의 콘택 배선 및 그 형성방법
US7307301B2 (en) * 2002-12-17 2007-12-11 General Electric Company Imaging array
US20040141129A1 (en) * 2003-01-17 2004-07-22 Shih-Chang Chang Method and structure of low reflection liquid crystal display unit
KR100604762B1 (ko) * 2004-04-23 2006-07-26 일진디스플레이(주) 액정 디스플레이 패널 및 그 제조 방법
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW200814325A (en) * 2006-09-05 2008-03-16 Chunghwa Picture Tubes Ltd Thim film transistor array substrate and manufacturing process therefor
JP2008209732A (ja) * 2007-02-27 2008-09-11 Sharp Corp 薄膜トランジスタアレイ基板、その製造方法および液晶表示装置
WO2012017584A1 (ja) * 2010-08-03 2012-02-09 シャープ株式会社 薄膜トランジスタ基板
US9568794B2 (en) 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2012208410A (ja) * 2011-03-30 2012-10-25 Japan Display Central Co Ltd アレイ基板及び液晶表示装置
KR102067669B1 (ko) * 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN115542621A (zh) 2015-02-12 2022-12-30 株式会社半导体能源研究所 显示装置
TWI569067B (zh) * 2015-03-26 2017-02-01 友達光電股份有限公司 顯示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01156725A (ja) 1987-12-15 1989-06-20 Seiko Epson Corp 表示装置
JP2772405B2 (ja) * 1990-11-22 1998-07-02 株式会社日立製作所 液晶表示装置
JP2998255B2 (ja) 1991-04-04 2000-01-11 セイコーエプソン株式会社 薄膜トランジスタ装置及びその製造方法
JP3082277B2 (ja) 1991-04-05 2000-08-28 セイコーエプソン株式会社 液晶表示装置
JPH08136931A (ja) * 1994-11-10 1996-05-31 Nec Corp 液晶表示素子
US5483366A (en) * 1994-07-20 1996-01-09 David Sarnoff Research Center Inc LCD with hige capacitance pixel having an ITO active region/poly SI pixel region electrical connection and having poly SI selection line extensions along pixel edges
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3627242B2 (ja) * 1996-05-22 2005-03-09 セイコーエプソン株式会社 液晶表示装置
JP3992797B2 (ja) * 1996-09-25 2007-10-17 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JPH10206889A (ja) 1997-01-22 1998-08-07 Sharp Corp アクティブマトリクス型液晶表示装置及びその製造方法
JP4044187B2 (ja) 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
JPH11183934A (ja) 1997-12-19 1999-07-09 Seiko Epson Corp 液晶パネル及びその製造方法並びに電子機器
JP2000353807A (ja) 1999-06-11 2000-12-19 Seiko Epson Corp 薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置

Also Published As

Publication number Publication date
US6714266B1 (en) 2004-03-30
JP2001042361A (ja) 2001-02-16
KR100380892B1 (ko) 2003-04-18
TW499602B (en) 2002-08-21
JP3796072B2 (ja) 2006-07-12

Similar Documents

Publication Publication Date Title
KR100380892B1 (ko) 투과형 액정 표시 장치
JP3708637B2 (ja) 液晶表示装置
USRE43557E1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP3695308B2 (ja) アクティブマトリクス有機ｅｌ表示装置及びその製造方法
KR100540106B1 (ko) 액티브 매트릭스 기판 및 표시 장치
KR100408793B1 (ko) 액티브매트릭스형표시장치
EP1180716B1 (en) Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof
JP5128091B2 (ja) 表示装置及びその製造方法
KR100898773B1 (ko) 액티브 매트릭스 표시장치
JP3134866B2 (ja) 液晶表示装置とその製造方法
US20090147203A1 (en) Active matrix type liquid crystal display having aluminum and silver metal layers
KR101261609B1 (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
KR20080096214A (ko) 박막 트랜지스터 기판의 제조 방법
JPH04283729A (ja) アクティブマトリクス表示装置
US6734052B2 (en) Method of manufacturing thin film transistor
JP3924384B2 (ja) 薄膜トランジスタ
US7388625B2 (en) Thin-film transistor array substrate and liquid crystal display device
JP2001265253A (ja) 電気光学装置
KR20010016714A (ko) 액정 표시장치
JP2000206562A (ja) 液晶表示装置
JP2004271903A (ja) 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置
JP2008216940A (ja) 電気光学装置の製造方法
JP2001060693A (ja) アクティブマトリクス型表示装置
KR100247271B1 (ko) 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법
KR101190044B1 (ko) 액정표시장치와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100323

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee