JP3781666B2 - ゲート電極の形成方法及びゲート電極構造 - Google Patents

ゲート電極の形成方法及びゲート電極構造 Download PDF

Info

Publication number
JP3781666B2
JP3781666B2 JP2001364745A JP2001364745A JP3781666B2 JP 3781666 B2 JP3781666 B2 JP 3781666B2 JP 2001364745 A JP2001364745 A JP 2001364745A JP 2001364745 A JP2001364745 A JP 2001364745A JP 3781666 B2 JP3781666 B2 JP 3781666B2
Authority
JP
Japan
Prior art keywords
layer
refractory metal
gate electrode
forming
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001364745A
Other languages
English (en)
Other versions
JP2003163348A (ja
Inventor
哲也 田桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2001364745A priority Critical patent/JP3781666B2/ja
Priority to US10/302,245 priority patent/US6800543B2/en
Priority to KR10-2002-0073771A priority patent/KR100530401B1/ko
Priority to TW091134907A priority patent/TW569322B/zh
Publication of JP2003163348A publication Critical patent/JP2003163348A/ja
Priority to US10/926,133 priority patent/US7078777B2/en
Application granted granted Critical
Publication of JP3781666B2 publication Critical patent/JP3781666B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、デバイスの動作速度の低下を抑える低抵抗ゲート電極を形成する形成方法、及びこのような方法で形成されたゲート電極構造に関する。
【０００２】
【従来の技術】
大規模集積回路（ＬＳＩ）等では、低抵抗のゲート電極を実現するために様々な構造を備えたものが開発されてきた。例えば、ゲート酸化膜上にアルミニウム（Ａｌ）等から成るゲート電極を形成したメタルゲートによれば、優れた低抵抗性は得られるものの、耐熱性が低下する。このため、高温熱処理に先立って電極形成することができず、自己整合プロセスには適さないという不都合があった。
【０００３】
また、メタルゲートに代えて、ゲート酸化膜上に不純物ドープ多結晶シリコン (DOPOS:Doped Poly-Silicon) 層を形成したシリコンゲートが知られている。このようなシリコンゲートでは、デバイスの製造プロセスの初期段階で、ゲート酸化膜の形成に続いて電極形成することができ、ダスト等によるゲート酸化膜の汚染等を防止することができるが、層抵抗（シート抵抗）が高く、低抵抗ゲート電極の実現には限界がある。
【０００４】
更に、ゲート酸化膜上の不純物ドープ多結晶シリコン層（以下、ＤＯＰＯＳ層とも呼ぶ）を薄く形成し、このＤＯＰＯＳ層上に、タングステンシリサイド（ＷＳｉ2）等から成る高融点金属シリサイド層を形成することにより、低抵抗化を促進したポリサイドゲートが知られている。このようなポリサイドゲートは、自己整合プロセスに適した耐高温性や、ゲート酸化膜との非反応性等の利点を有するが、高融点金属シリサイド層が低抵抗性の面でメタルに劣るため、低抵抗ゲート電極の実現に限界がある。
【０００５】
低抵抗を促進するため、ゲート酸化膜上に薄く形成したＤＯＰＯＳ層上に、Ｗ等の高融点金属層を形成するゲート電極構造も知られている。このようなゲート電極構造によると、シリコンゲート等に比してシート抵抗が低くなり、ＭＯＳデバイス等の応答速度を向上させることが可能である。しかし、高温の熱処理により高融点金属層がＤＯＰＯＳ層と反応して、ＷＳｉ2等の高融点金属シリサイド層が形成されるため、上記ポリサイドゲートと同様の構造となり、更なる低抵抗の実現は難しい。また、ＤＯＰＯＳ層の不純物濃度が低下し、或いは、高融点金属層から金属原子が拡散する等の不具合も発生する。
【０００６】
そこで、高融点金属層とＤＯＰＯＳ層との間にＷＮ等の高融点金属ナイトライド層を形成して、高温熱処理時の反応を抑えるための技術が、特開平11-233451号公報に記載されている。この公報に記載の技術では、ＤＯＰＯＳ層上に高融点金属ナイトライド層を形成してから熱処理することで、高融点金属ナイトライド層中の過剰なＮ成分を除き、高融点金属ナイトライド層全体をＷＳｉＮ等の高融点金属シリサイドナイトライド層に形成する。
【０００７】
【発明が解決しようとする課題】
しかし、上記公報に記載の技術のように、ＤＯＰＯＳ層上に高融点金属ナイトライド層を形成した状態で熱処理を行うと、高融点金属ナイトライド層がＤＯＰＯＳ層のＳｉと強く反応して、厚い高融点金属シリサイドナイトライド層が形成される。高融点金属シリサイドナイトライドは、良好なバリア性を有するものの、組成もしくは積層膜の構成によっては界面抵抗が大きく高抵抗になるので、高融点金属シリサイドナイトライド層の膜厚が厚くなる程、低抵抗のゲート電極構造は望めない。
【０００８】
本発明は、上記に鑑み、熱処理時に、不純物ドープ多結晶シリコン層の不純物濃度が低下し、また高融点金属層から金属原子が拡散するような不具合の発生を有効に防止しつつ、拡散バリア層である高融点金属シリサイドナイトライド層をできるだけ薄く形成し、高融点金属／不純物ドープ多結晶シリコン層間の界面抵抗を従来に比して低減できる構造のゲート電極を形成する形成方法、及びこのような方法で形成したゲート電極構造を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るゲート電極の形成方法は、不純物ドープ多結晶シリコン層及び高融点金属層を含むゲート電極を形成する方法において、
不純物ドープ多結晶シリコン層、第１の高融点金属のシリサイド層、前記第１の高融点金属のナイトライド層、及び、第２の高融点金属層を順次に積層する工程と、
前記積層された層を一体的に熱処理する工程とを有することを特徴とする。
【００１０】
本発明に係るゲート電極の形成方法では、熱処理工程を兼用して必要な熱処理回数を減らしつつ、第１の高融点金属のシリサイド層の存在によって、第１の高融点金属層／不純物ドープ多結晶シリコン層間の反応を防止すると共に、第１の高融点金属のナイトライド層／不純物ドープ多結晶シリコン層間の反応を抑制し、従来に比して薄い第１の高融点金属のナイトライド・シリサイド層を形成することができる。これにより、第１の高融点金属のナイトライド層と高融点金属シリサイドナイトライド層とを拡散バリア層として機能させ、熱処理時に生じる不純物ドープ多結晶シリコン層の不純物濃度の低下、或いは、高融点金属層から金属原子が拡散する等の不具合をより有効に抑えることができる。また、高融点金属シリサイドナイトライド層を薄く形成すると共に、高融点金属シリサイドナイトライド層／不純物ドープ多結晶シリコン層間に第１の高融点金属のシリサイド層を形成するので、拡散バリア層を有しながらも、第２の高融点金属層／不純物ドープ多結晶シリコン層間の界面抵抗が従来に比して低い低抵抗ゲート電極を得ることができる。
【００１１】
本発明の好ましいゲート電極の形成方法では、前記第１の高融点金属及び前記第２の高融点金属が夫々、タングステン（Ｗ）、モリブデン（Ｍｏ）、及び、タンタル（Ｔａ）から独立に選択される。第１の高融点金属及び第２の高融点金属がＷから成る場合、前記熱処理工程において、アモルファス構造を有する、第１の高融点金属のナイトライド・シリサイド層としてアモルファスＷＳｉＮ層を形成することができる。これにより、アモルファスＷＳｉＮ層が、Ｗ層と不純物ドープ多結晶シリコン層との間でより良好な拡散バリア層として機能するので、Ｗ層／不純物ドープ多結晶シリコン層間でのＷ原子及び不純物の拡散防止効果が更に向上する。ここで、第１の高融点金属のナイトライド・シリサイド層は、全ての熱処理工程が終了し、半導体装置が完成した時点において２〜５ｎｍの厚みに形成されることが望ましい。
【００１２】
また、前記積層工程と前記熱処理工程との間に、前記積層された層を一体的にパターニングしてゲート電極構造に形成する工程を備えることができる。或いは、前記熱処理工程の一つとして、前記積層された層を一体的にパターニングしてゲート電極構造に形成する工程の前に、前記第１の高融点金属のナイトライド・シリサイド層形成のための熱処理工程を備えることができる。
【００１３】
前記熱処理工程を、前記不純物ドープ多結晶シリコン層の側面に側面酸化膜を形成する熱処理工程と兼用すれば、必要な熱処理の回数を減らすことができる。熱処理によって高融点金属のナイトライド・シリサイド層が形成される場合、このナイトライド・シリサイド層は高融点金属ナイトライド層よりも高いバリア性を有するので、高融点金属ナイトライド層のみを拡散バリア層とした場合に比して、より優れたバリア性が得られる。
【００１４】
前記熱処理工程を、ソース・ドレイン拡散層の不純物を拡散する熱処理工程と兼用すれば、必要な熱処理の回数を減らしつつ、高融点金属のナイトライド・シリサイド層を形成することができる。不純物を拡散する熱処理工程において、側面酸化膜の形成時に既に形成された高融点金属のナイトライド・シリサイド層が更に成長しても、上記不純物を拡散する熱処理工程による膜厚も含めて全体で適切な膜厚となり優れたバリア性を有するように制御する。
【００１５】
また、前記積層工程では、前記第１の高融点金属のシリサイド層を積層した後に、該第１の高融点金属のシリサイド層を通して不純物ドープ多結晶シリコン層に不純物を注入する工程を更に有することも好ましい態様である。これにより、不純物ドープ多結晶シリコン層中の不純物が第１の高融点金属のシリサイド層中に吸い上げられ、第１の高融点金属のシリサイド層と不純物ドープ多結晶シリコン層との界面での不純物濃度が低下して界面抵抗が高くなるような不具合を回避することができる。
【００１６】
ここで、前記第１の高融点金属のシリサイド層を３〜２０ｎｍの膜厚に形成することが好ましい。これにより、第１の高融点金属のナイトライド層と不純物ドープ多結晶シリコン層との間で望ましい界面抵抗を得ることができる。
【００１７】
また、前記第１の高融点金属のナイトライド層を５〜２０ｎｍの厚みに形成することが好ましい。この場合、第１の高融点金属のナイトライド層による良好なバリア性を得ることができる。
【００１８】
本発明に係るゲート電極構造は、基板側から、不純物ドープ多結晶ポリシリコン層、第１の高融点金属のシリサイド層、前記第１の高融点金属のナイトライド層、及び、第２の高融点金属層を順次に備えることを特徴とする。
【００１９】
本発明に係るゲート電極構造では、第１の高融点金属のシリサイド層の存在により、第２の高融点金属層／不純物ドープ多結晶シリコン層間の界面抵抗を低減できるので、従来に比して界面抵抗が低いゲート電極構造による高いデバイス動作性能を得ることができる。
【００２０】
本発明に係るゲート電極構造は、基板側から、不純物ドープ多結晶ポリシリコン層、第１の高融点金属のシリサイド層、前記第１の高融点金属のシリサイド・ナイトライド層、及び、第２の高融点金属層を順次に備えることを特徴とする。
【００２１】
本発明に係るゲート電極構造では、第１の高融点金属のシリサイド層の存在により、第２の高融点金属層／不純物ドープ多結晶シリコン層間の界面抵抗が低減できると共に、第１の高融点金属のシリサイド・ナイトライド層を良好な拡散バリア層として機能させることができる。
【００２２】
また、前記第１の高融点金属のシリサイド・ナイトライド層と、前記第２の高融点金属層との間に更に前記第１の高融点金属のナイトライド層を備えることも好ましい態様である。この場合、前記第１の高融点金属のナイトライド層を、第１の高融点金属のシリサイド・ナイトライド層と共に拡散バリア層として機能させることができる。
【００２３】
本発明の好ましいゲート電極構造では、前記第１の高融点金属及び前記第２の高融点金属が夫々、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、及び、タンタル（Ｔａ）から独立に選択される。高融点金属としてＷ、Ｍｏ又はＴａを用いる場合には、高融点金属のシリサイド・ナイトライド層を熱処理によって形成することが好ましい。
【００２４】
【発明の実施の形態】
以下、図面を参照し、本発明に係る実施形態例に基づいて本発明を更に詳細に説明する。図１（ａ）〜（ｃ）及び図２（ａ）〜（ｃ）は、本発明に係る一実施形態例のゲート電極の形成方法を段階的に示す断面図である。
【００２５】
まず、図１（ａ）に示すように、Ｐ型シリコン基板（以下、単にシリコン基板と呼ぶ）１０に、素子分離絶縁層１１を選択的に形成して、素子形成領域を区画する。次いで、シリコン基板１０をチャンバに収容し、水蒸気及び酸素ガスの雰囲気下で、温度８５０℃で４時間処理することによって、素子形成領域のシリコン基板１０表面に、膜厚４ｎｍのゲート酸化膜１２を形成する。
【００２６】
引き続き、ＣＶＤ法によって、ゲート酸化膜１２上に、リン（Ｐ）をドーピングした膜厚１００ｎｍの不純物ドープ多結晶シリコン（ＤＯＰＯＳ）層１３を形成する。この形成工程では、シリコン基板１０を収容した成長炉内の圧力を１００Ｐａに保持し、３０００sccmで導入するモノシラン（ＳｉＨ4）と、７０sccmで導入するホスフィン（ＰＨ3）とを混合した混合ガス雰囲気下で、シリコン基板１０に対し、温度５８０℃で１時間処理する。この条件下で形成することにより、膜中リン濃度が２Ｅ２０atoms/cm3のＤＯＰＯＳ層１３が得られる。
【００２７】
ＤＯＰＯＳ層１３は、図１（ａ）中の破線で示すように、シリコンの成長を例えば３回に分け、相互の結晶方向を異ならせた３層の積層構造とする。これにより、ＤＯＰＯＳ層１３自体に、後の工程で成膜するＷ層１７（図１(c)）中のＷ原子がシリコン基板１０方向に拡散する現象を抑えるストッパ層としての機能を持たせることができる。
【００２８】
続いて、フッ酸（ＨＦ）と過酸化水素水（Ｈ2Ｏ2）との混合液を用いて、ＤＯＰＯＳ層１３を洗浄し、表面の自然酸化層等を除去する。この後、図１（ｂ）に示すように、ＤＯＰＯＳ層１３上に、タングステンシリサイド（ＷＳｉ2）層１４を形成する。
【００２９】
ＷＳｉ2層１４の成膜には、ＣＶＤ法及びスパッタ法の双方を用いることができるが、本実施形態例ではＣＶＤ法を用いる。この成膜時には、成長炉に収容したシリコン基板１０を４５０℃に加熱しつつ、ジクロロシラン（ＳｉＨ2Ｃｌ2）を２００sccm及び六フッ化タングステン（ＷＦ6）を２sccmで夫々導入した混合ガス雰囲気下で、３０秒間熱反応させ、ＤＯＰＯＳ層１３上にＷＳｉ2層１４を堆積する。
【００３０】
ＷＳｉ2層１４は、ＷＮ層１６とＤＯＰＯＳ層１３との間で望ましい界面抵抗を得るために、３〜２０ｎｍの膜厚に形成する。ＷＳｉ2層１４を２０ｎｍより厚く形成すると、ゲート加工が困難になると共に、ＷＳｉ2層１４上に後に形成されるメタル系積層膜に膜剥がれが生じることがある。一方、ＷＳｉ2層１４を３ｎｍより薄く形成すると、高温熱処理を施した際に、ＷＳｉ2の凝集等でゲート酸化膜１２に大きな機械的ストレスが作用し、ゲート酸化膜１２の信頼性を低下させることがある。この傾向は、ゲート酸化膜１２の膜厚が薄い程、顕著に現れる。
【００３１】
ＷＳｉ2中の不純物の拡散係数は、シリコン中の拡散係数より３〜６桁程度大きい。このため、ＷＳｉ2層１４の膜厚や高温処理条件等のプロセス条件によっては、ＤＯＰＯＳ層１３中の不純物がＷＳｉ2層１４中に吸い上げられ、ＷＳｉ2層１４とＤＯＰＯＳ層１３との界面での不純物濃度が低下し、界面抵抗が高くなる。この対策として、ＷＳｉ2層１４を形成した後に、ＷＳｉ2層１４を貫通してＰや砒素（Ａｓ）等の不純物をＤＯＰＯＳ層１３に追加注入し、或いは、ＤＯＰＯＳ層１３中の不純物濃度を予め充分に高くしておく。
【００３２】
本実施形態例では、不純物注入エネルギーを１０ｋｅＶとし、ドーズ量を５Ｅ１５atoms/cm2として、ＷＳｉ2層１４の成膜後に、ＤＯＰＯＳ層１３にＰを追加注入する。これにより、ＷＳｉ2層１４の耐熱性を向上させ、ゲート電極の形成過程で熱処理を行った際に、後の工程でＷＳｉ2層１４上に形成される膜が剥離する現象の発生を抑えることができる。
【００３３】
次いで、ＷＳｉ2層１４に対する脱ガス熱処理を行う。ＣＶＤ法でＷＳｉ2層１４の膜厚を厚く形成すると、ゲート電極の形成後の熱処理で、残留ガスがＷＳｉ2層１４上部の界面に蓄積され易い。この場合に、ＷＳｉ2層１４とその上部に形成される膜との密着性が劣化して膜剥がれが生じ、或いは、界面抵抗が増大する等の不具合が生じる。そこで、ＷＳｉ2層１４に含まれ易い残留ガスの弊害を無くするために、脱ガス熱処理を行う。
【００３４】
脱ガス熱処理では、チャンバ内にアルゴン（Ａｒ）ガス、窒素（Ｎ2）ガス、又はアンモニア（ＮＨ3）ガスを導入した雰囲気下で、６０秒のＲＴＡ(Rapid Thermal Anneal)処理を行う。ＲＴＡ処理は、脱ガスの観点から７００℃以上で行うのが好ましく、８５０℃以上がより好ましい。
【００３５】
ただし、ＲＴＡ処理の加熱温度が１０００℃を超え、或いは、処理時間が６０秒を超えると、ＤＯＰＯＳ層１３からも不純物が放出される。これにより、ＷＳｉ2層１４／ＤＯＰＯＳ層１３間の界面抵抗が高くなり、或いは、作製したトランジスタのしきい値電圧がＤＯＰＯＳ層１３の不純物濃度変化により変わることがある。従って、ＲＴＡ処理の処理温度を１０００℃未満に、処理時間を６０秒未満にすることが好ましい。脱ガス熱処理は、その時点までに成膜した各層の安定化、つまり、ＤＯＰＯＳ層１３中の不純物の活性化、ＤＯＰＯＳ層１３の結晶回復、及び、ＷＳｉ2層１４の結晶化等を兼ねる。以上のように形成されたＷＳｉ2層１４／ＤＯＰＯＳ層１３間の界面抵抗は、オーミックな電流-電圧特性を示し、２００Ω-μｍ2以下という低い値を示した。
【００３６】
続いて、タングステン／タングステンナイトライドのスパッタ前処理を行う。まず、フッ酸（ＨＦ）を用いて、ＷＳｉ2層１４の表面を３０秒間洗浄し、自然酸化層を除去する。この処理は、熱酸化層換算で、１ｎｍ程度のエッチング時間とすることが望ましい。エッチング時間が短か過ぎると、自然酸化膜が除去されずに、ＷＳｉ2層１４上に成膜する電極材料の密着性が悪化する。逆に、エッチング時間が長過ぎると、下地のＷＳｉ2層１４表面の良好なモフォロジーが損なわれ、後に成膜する電極材料が影響を受け、配線抵抗が増大する等の不具合を招くことがある。
【００３７】
次いで、図１（ｃ）に示すように、フッ酸で表面を洗浄したＷＳｉ2層１４上に、膜厚１０ｎｍのタングステンナイトライド（ＷＮ）層１６と、膜厚８０ｎｍのタングステン（Ｗ）層１７とを順次に形成する。ＷＮ層１６及びＷ層１７は、ＣＶＤ法やスパッタ法を用いて成膜できるが、本実施形態例ではスパッタ法を用いて成膜する。
【００３８】
ＷＮ（ＷＮx）層１６は、結合エネルギーが小さな窒化物であり、後述のＷＳｉＮを生成し易く、Ｗ原子がＷ層１７側からＤＯＰＯＳ層１３側に拡散して生じる不要な反応と、Ｐ等の不純物がＤＯＰＯＳ層１３側からＷ層１７側に拡散して生じる不要な反応とを防止する拡散バリア層として機能する。Ｗ層１７は、配線抵抗が低いゲート電極を提供する薄膜である。
【００３９】
ＷＮ層１６及びＷ層１７の形成工程では、まず、タングステンターゲットを収容した真空装置内で、シリコン基板１０を２００℃まで加熱し、Ａｒガスを４０sccm、Ｎ2ガスを６０sccmで真空装置内に夫々導入する。更に、真空装置内の圧力を１３３０Ｐａに保持しつつ、８００Ｗの直流電界（ＤＣパワー）を印加してプラズマを発生させ、タングステンターゲットをスパッタリングする。ターゲットから発生したＷは、プラズマ中の活性窒素と反応してＷＳｉ2層１４上に堆積し、ＷＮ層１６を形成する。ＷＮ層１６の膜厚は５〜２０ｎｍが望ましいため、ここでは、スパッタリング継続時間を２０秒間として１０ｎｍの膜厚に形成した。ＷＮ層１６が５ｎｍより薄いと、良好なバリア性が損なわれ、２０ｎｍより厚いと、加工性が損なわれる等の不具合が生じる。ここで、ＷＮ層１６との界面の基板側に位置するＷＳｉ2層１４は、Ｐを含むシート抵抗が低い層として存在するので、電流の流れがより良好になる。
【００４０】
ＷＮ層１６の組成は耐熱性にも影響するので、窒素（Ｎ）に対するＷ比（Ｗ／Ｎ、ＷxＮ）を０．８〜２以下にすることが好ましい。より好ましくは、１．４〜１．９であり、特に、組成xを１．７付近とした場合には、１０００℃／６０ｓの高温のＲＴＡ処理においても、Ｎ原子の脱離を抑えることができる。
【００４１】
例えば、ＤＯＰＯＳ層１３上にＷＮ層１６を直接に成膜すると、高いバリア性を有する、ＮとＳｉとを含むアモルファス構造の化合物層（後述のＷＳｉＮ層）が必要以上の膜厚に形成される。これにより、ＷＮ層１６／ＤＯＰＯＳ層１３間の界面抵抗が上昇する。これに対し、本実施形態例のように、ＷＳｉ2層１４を介してＷＮ層１６を形成すると、Ｗとシリサイドとの結合が安定して、形成される上記アモルファス構造の化合物層の膜厚が薄くなる。これにより、この化合物層によるＷＮ層１６／ＷＳｉ2層１４間の界面抵抗の上昇を抑えることができる。
【００４２】
引き続き、ＷＮ層１６の成膜に続いて、Ｗ層１７を連続的に成膜する。この場合には、チャンバ内へのＮ2ガスの導入を停止させ、Ａｒガスのみでプラズマを発生させつつ、ＤＣパワーを１５００Ｗに上昇させる。ここでは、処理時間を４０秒間とし、膜厚８０ｎｍのＷ層１７を形成する。
【００４３】
次いで、ゲート電極構造に形成する工程を行う。まず、図２（ａ）に示すように、ＣＶＤ法によって、Ｗ層１７上に膜厚２００ｎｍの窒化シリコン（ＳｉＮ）膜１８を形成する。更に、レジスト膜（図示せず）を塗布し、ゲート電極配線用のレジストパターニングを行い、ドライエッチングによってＳｉＮ層１８をエッチングマスク（１８）に加工する。
【００４４】
次いで、レジスト膜の除去及び洗浄処理の後に、エッチングマスク（１８）を用いて、Ｗ層１７、ＷＮ層１６、ＷＳｉ2層１４、及びＤＯＰＯＳ層１３を選択的にドライエッチングし、図２（ｂ）に示すように、ゲート電極２２に形成する。この際に、ゲート酸化膜１２における破線円Ａで示すゲート電極端部との接触部分がドライエッチングによって損傷を受けるので、プロファイルを改善するために熱処理を行う。
【００４５】
プロファイル改善の熱処理では、水素ガス、水蒸気及び窒素ガスを導入したチャンバ内にシリコン基板１０を収容し、このシリコン基板１０を７５０〜９００℃に加熱し、選択的にシリコン及びゲート酸化膜を酸化して、ドライエッチングによる損傷部分を修復する。このような熱酸化（側面酸化）を１時間以上行って、図２（ｃ）に示すように、ＤＯＰＯＳ層１３の両側面に、膜厚５ｎｍの側面酸化膜２０を形成する。この側面酸化膜２０形成時の熱処理によって、ＷＳｉ2層１４とＷＮ層１６との間には、膜厚５ｎｍ以下のタングステンナイトライド・シリサイド（ＷＳｉＮ）層１５が形成される。ＷＳｉＮ層１５の膜厚が５ｎｍを超えると、ＷＳｉＮ層１５自体の電気抵抗が増大することにより、ＷＮ層１６／ＤＯＰＯＳ層１３間の界面抵抗が高くなる。
【００４６】
次いで、ゲート電極２２の全体に膜厚４０ｎｍのシリコン窒化膜を成膜した後、エッチバックによってゲート電極２２の側面にサイドウォール２１を形成する。更に、シリコン基板１０のＮＭＯＳ形成部或いはＰＭＯＳ形成部をレジスト膜（図示せず）で被覆し、サイドウォール２１を含むゲート電極２２をマスクとして、シリコン基板１０への不純物の注入を行う。
【００４７】
つまり、ＮＭＯＳ形成部では、ゲート酸化膜１２を貫通して素子形成領域にＡｓを注入し、ＰＭＯＳ形成部では、素子形成領域に二フッ化ボロン（ＢＦ2）を注入する。これにより、ゲート電極２２に対応する、高濃度不純物を含むソース拡散層１９ａ及びドレイン拡散層１９ｂを形成する。
【００４８】
引き続き、ＲＴＡ法によって、９００〜１１００℃の熱処理を１０秒間行い、ソース拡散層１９ａ内及びドレイン拡散層１９ｂ内の不純物を夫々活性化させる。この不純物活性時の温度や処理時間により、ＷＳｉ2層１４とＷＮ層１６との間に既に形成されていたＷＳｉＮ層１５が更に成長する。
【００４９】
本実施形態例では、ゲート電極２２の側面酸化や、拡散層１９ａ及び１９ｂ内の不純物活性化のための熱処理を兼用するので、特別な熱処理工程を設けることなく、可能な限り薄く形成したＷＳｉＮ層１５を有する上記積層構造が得られる。このため、ゲート電極構造の形成プロセスが簡略化する。なお、ＷＳｉＮ層１５の膜厚は、上記した側面酸化及び不純物活性化処理を含み、それ以外の、ＷＳｉ2層１４上へのＷＮ層１６の形成工程以降の全ての熱処理工程の合計として制御する。これにより、半導体装置が完成した時点で、ＷＳｉＮ層１５の膜厚が２〜５ｎｍになることが望ましい。この場合、ＳｉＮ層１５の膜厚が２ｎｍ未満であればバリア性が不足し、膜厚が５ｎｍを超えれば、ＷＳｉＮ層１５自体の電気抵抗が増大して、ＷＮ層１６／ＤＯＰＯＳ層１３間の界面抵抗が高くなる。
【００５０】
また、本実施形態例では、ＷＳｉ2層１４の存在によって、Ｗ層１７／ＤＯＰＯＳ層１３間の反応を防止すると共に、ＷＮ１６／ＤＯＰＯＳ層１３間の反応を抑制し、従来に比して薄いＷＳｉＮ層１５を形成することができる。これにより、ＷＮ１６及びＷＳｉＮ層１５を拡散バリア層として機能させ、熱処理時に生じるＤＯＰＯＳ層１３の不純物濃度の低下、或いは、Ｗ層１７からＷ原子が拡散する等の不具合をより有効に抑えることができる。更に、ＷＳｉＮ層１５を薄く形成すると共に、ＷＳｉＮ層１５／ＤＯＰＯＳ層１３間にＷＳｉ2層１４を形成するので、拡散バリア層を有しながらも、Ｗ層１７／ＤＯＰＯＳ層１３間の界面抵抗が従来に比して低い構造のゲート電極を形成することができる。また、熱処理時の時間や温度の制御によっては、ＷＮ層１６の全体をＷＳｉＮ層１５に形成することも可能である。
【００５１】
本実施形態例では、積層工程と熱処理工程との間に、積層された層を一体的にパターニングしてゲート電極構造に形成する工程を行ったが、これに限らず、ＷＳｉＮ形成のための一つの熱処理工程を行ってから、ゲート電極構造の形成工程を行うこともできる。この場合、例えばＷＮ層１６及びＷ層１７のスパッタリング形成の直後に、例えばＲＴＡ法により７５０〜１０００℃、１０秒間の熱処理を行い、その後にゲート電極構造の形成工程を行ってもよい。これによっても、ＷＳｉＮ層１５を備え同様の機能を有するゲート電極２２が得られる。ＷＳｉＮ層１５の膜厚は、上記した側面酸化及び不純物活性化処理を含み、それ以外の、ＷＮ層１６の形成工程以降の全ての熱処理工程の合計として制御する。これにより、半導体装置が完成した時点で、ＷＳｉＮ層１５の膜厚が２〜５ｎｍになることが望ましい。
【００５２】
本実施形態例では、ＷＳｉ2層１４及びＷＮ層１６に、高融点金属であるＷを用いたが、これに代えて、高融点金属であるチタン（Ｔｉ）を用いることができる。その場合には、ＷＳｉ2層１４に代えてＴｉＳｉ2層が、ＷＮ層１６に代えてＴｉＮ層が夫々成膜される。
【００５３】
Ｗを用いた場合には、側面酸化時等の熱処理でＷＳｉＮ層１５を形成することができたが、Ｔｉを用いる場合には、ＷＳｉＮ層１５に代わるＴｉＳｉＮ層を熱処理で形成することは困難である。この旨が、例えば特開２０００−３６５９３号公報に記載されている。この公報には、ＤＯＰＯＳ層上に、Ｔｉ層、ＴｉＮ層、及びＷ層が順次に形成されたゲート構造が記載されている。このようなゲート構造では、Ｔｉ層と、ＴｉＮ層を介して形成されたＷ層とを備えるので、熱処理を施した際に、界面抵抗を低減するＴｉＳｉ2層は形成されるものの、Ｗ等の拡散をより有効に抑え得る拡散バリア層となるＴｉＳｉＮは形成されない。
【００５４】
従って、本実施形態例で、ＴｉＳｉＮ層を形成するためには、ＤＯＰＯＳ層の成膜工程に後続して、ＴｉＳｉ2、ＴｉＳｉxをターゲットとして用いたスパッタ法、或いは、四塩化チタン（ＴｉＣｌ4）とモノシラン（ＳｉＨ4）との混合ガス雰囲気下で行うＣＶＤ法でＴｉＳｉ2層を成膜し、更に、Ｔｉをターゲットとして、Ａｒガス、Ｎ2ガスを使用したスパッタ法でＴｉＮを成膜する。その後、熱処理工程によりＴｉＳｉＮ層を形成させることになる。この際に、ＴｉＳｉＮ層は、ＷＳｉＮ層１５ほどのアモルファス構造とはならず結晶性を有するので、拡散バリア層としての効果はＷＳｉＮ層１５に比してやや劣るが、充分のバリア効果を有している。
【００５５】
ＷＳｉ2層１４及びＷＮ層１６に用いる高融点金属、及び、Ｗ層１７に用いる高融点金属は夫々、Ｗ以外に、モリブデン（Ｍｏ）、上記Ｔｉ、及びタンタル（Ｔａ）から独立に選択することができる。その場合、バリア性、耐酸化性においてはＷが最も優れているが、Ｍｏ、Ｔｉ、Ｔａにおいても充分な効果が得られる。また、Ｗ層１７の高融点金属に代えてＭｏ、Ｔｉ、Ｔａの何れかを用いた場合にも、Ｗ層１７と同様に、配線抵抗が低いゲート電極を提供する薄膜が得られる。
【００５６】
本実施形態例のゲート電極２２で、ＷＮ層１６／ＷＳｉ2層１４間の界面抵抗が従来構造に比して低くなることが、以下の界面抵抗評価法で確認することができた。図３に界面抵抗測定状態の一例を模式的に示した。界面抵抗評価法では、同図に示すように、本発明を適用したゲート電極２２を用意し、ゲート電極２２の金属（Ｗ）を含む部分を一部除去して、例えば１×１μｍ2の面積の界面抵抗測定面２４を形成する。
【００５７】
実際の測定では、界面抵抗測定面２４を挟む位置のＷ層１７上に、電圧印加端子２５と電位差測定端子２６とをプラグ２７を介して設け、電圧印加端子２５に電圧を印加して電流を流しつつ、２つの電位差測定端子２６を介して電圧をモニターした。この際に得た電圧電流から、界面抵抗を算出した。
【００５８】
測定の結果を図４及び図５に夫々示す。図４は本発明に係るゲート電極２２を用いた場合の測定結果、図５はＷＳｉ2を成膜させない従来型のゲート電極を用いた場合の測定結果を夫々示す。両図における横軸は、界面抵抗測定面に実際に印加される電位、つまり差動電位［Ｖ］としてゲート電極２２に印加される電位を示す。縦軸は、界面抵抗測定面を貫通する貫通電流［μＡ］とゲート電極の界面抵抗［Ω-μｍ2］とを示している。
【００５９】
図５に示すように、従来型のゲート電極では、差動電位及び貫通電流の変化グラフａに対する界面抵抗の変化グラフｂで電流-電圧特性が非線形となっており、差動電位が０Ｖに近づくほど界面抵抗が高く、界面抵抗の電圧依存性が大きいことが判る。これに対し、本発明に係るゲート電極２２では、図４に示すように、差動電位及び貫通電流の変化グラフａが限りなくリニアになり、変化グラフａに対する界面抵抗の変化グラフｂが線形に近づき、全体的に界面抵抗が低く、界面抵抗の電圧依存性が極めて小さくなっていることが判る。
【００６０】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明に係るゲート電極の形成方法及びゲート電極構造は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施したゲート電極の形成方法及びゲート電極構造も、本発明の範囲に含まれる。
【００６１】
【発明の効果】
以上説明したように、本発明によると、熱処理時に、不純物ドープ多結晶シリコン層の不純物濃度が低下し、また高融点金属層から金属原子が拡散するような不具合の発生を有効に防止しつつ、拡散バリア層である高融点金属シリサイドナイトライド層をできるだけ薄く形成し、高融点金属／不純物ドープ多結晶シリコン層間の界面抵抗を従来に比して低減できる構造のゲート電極を形成する形成方法、及びこのような方法で形成したゲート電極構造を得ることができる。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｃ）は、本発明に係る一実施形態例のゲート電極の形成方法を段階的に示す断面図である。
【図２】図２（ａ）〜（ｃ）は、本実施形態例のゲート電極の形成方法を段階的に示す断面図である。
【図３】界面抵抗測定状態の一例を模式的に示す図である。
【図４】本発明を適用したゲート電極を用いた場合の測定結果を示すグラフ図である。
【図５】ＷＳｉ2を成膜させない従来型のゲート電極を用いた場合の測定結果を示すグラフ図である。
【符号の説明】
１０：Ｐ型シリコン基板
１１：素子分離絶縁層
１２：ゲート酸化膜
１３：ＤＯＰＯＳ層
１４：ＷＳｉ2層
１５：ＷＳｉＮ層
１６：ＷＮ層
１７：Ｗ層
１８：ＳｉＮ層
１９ａ：ソース拡散層
１９ｂ：ドレイン拡散層
２０：シリコン酸化膜
２１：サイドウォール
２２：ゲート電極

Claims (13)

  1. 不純物ドープ多結晶シリコン層及び高融点金属層を含むゲート電極を形成する方法において、
    不純物ドープ多結晶シリコン層、第１の高融点金属のシリサイド層、前記第１の高融点金属のナイトライド層、及び、第２の高融点金属層を順次に積層する工程と、
    前記積層された層を一体的に熱処理する工程とを有し、
    該熱処理工程は、アモルファス構造を有する、前記第１の高融点金属のナイトライド・シリサイド層を形成することを特徴とするゲート電極の形成方法。
  2. 前記第１の高融点金属及び前記第２の高融点金属が夫々、タングステン（Ｗ）、モリブデン（Ｍｏ）、及び、タンタル（Ｔａ）から独立に選択される、請求項１に記載のゲート電極の形成方法。
  3. 前記第１の高融点金属及び前記第２の高融点金属がタングステン（Ｗ）である、請求項１に記載のゲート電極の形成方法。
  4. 前記第１の高融点金属のナイトライド・シリサイド層を２〜５ｎｍの厚みに形成する、請求項３に記載のゲート電極の形成方法。
  5. 前記積層工程と前記熱処理工程との間に、前記積層された層を一体的にパターニングしてゲート電極構造に形成する工程を有する、請求項１〜４の何れかに記載のゲート電極の形成方法。
  6. 前記熱処理工程の一つとして、前記積層された層を一体的にパターニングしてゲート電極構造に形成する工程の前に、前記第１の高融点金属のナイトライド・シリサイド層形成のための熱処理工程を有する、請求項１〜４の何れかに記載のゲート電極の形成方法。
  7. 前記熱処理工程が、前記不純物ドープ多結晶シリコン層の側面に側面酸化膜を形成する熱処理工程を含む、請求項１〜６の何れかに記載のゲート電極の形成方法。
  8. 前記熱処理工程は、ソース・ドレイン拡散層の不純物を拡散する熱処理工程を含む、請求項１〜７の何れかに記載のゲート電極の形成方法。
  9. 前記積層工程は、前記第１の高融点金属のシリサイド層を積層した後に、該第１の高融点金属のシリサイド層を通して不純物ドープ多結晶シリコン層に不純物を注入する工程を更に有する、請求項１〜８の何れかに記載のゲート電極の形成方法。
  10. 前記第１の高融点金属のシリサイド層を３〜２０ｎｍの厚みに形成する、請求項１〜９の何れかに記載のゲート電極の形成方法。
  11. 前記第１の高融点金属のナイトライド層を５〜２０ｎｍの厚みに形成する、請求項１〜１０の何れかに記載のゲート電極の形成方法。
  12. 基板側から、不純物ドープ多結晶ポリシリコン層、第１の高融点金属のシリサイド層、前記第１の高融点金属のシリサイド・ナイトライド層、前記第１の高融点金属のナイトライド層、及び、第２の高融点金属層を順次に備えることを特徴とするゲート電極構造。
  13. 前記第１の高融点金属及び前記第２の高融点金属が夫々、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、及び、タンタル（Ｔａ）から独立に選択される、請求項１２に記載のゲート電極構造。
JP2001364745A 2001-11-29 2001-11-29 ゲート電極の形成方法及びゲート電極構造 Expired - Fee Related JP3781666B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001364745A JP3781666B2 (ja) 2001-11-29 2001-11-29 ゲート電極の形成方法及びゲート電極構造
US10/302,245 US6800543B2 (en) 2001-11-29 2002-11-22 Semiconductor device having a low-resistance gate electrode
KR10-2002-0073771A KR100530401B1 (ko) 2001-11-29 2002-11-26 저저항 게이트 전극을 구비하는 반도체 장치
TW091134907A TW569322B (en) 2001-11-29 2002-11-29 Semiconductor device having a low-resistance gate electrode
US10/926,133 US7078777B2 (en) 2001-11-29 2004-08-25 Semiconductor device having a low-resistance gate electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001364745A JP3781666B2 (ja) 2001-11-29 2001-11-29 ゲート電極の形成方法及びゲート電極構造

Publications (2)

Publication Number Publication Date
JP2003163348A JP2003163348A (ja) 2003-06-06
JP3781666B2 true JP3781666B2 (ja) 2006-05-31

Family

ID=19174883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001364745A Expired - Fee Related JP3781666B2 (ja) 2001-11-29 2001-11-29 ゲート電極の形成方法及びゲート電極構造

Country Status (4)

Country Link
US (2) US6800543B2 (ja)
JP (1) JP3781666B2 (ja)
KR (1) KR100530401B1 (ja)
TW (1) TW569322B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017044520A1 (en) * 2015-09-11 2017-03-16 Applied Materials, Inc. Tungsten silicide nitride films and methods of formation

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151048B1 (en) 2002-03-14 2006-12-19 Cypress Semiconductor Corporation Poly/silicide stack and method of forming the same
US7189652B1 (en) * 2002-12-06 2007-03-13 Cypress Semiconductor Corporation Selective oxidation of gate stack
US20040135218A1 (en) * 2003-01-13 2004-07-15 Zhizhang Chen MOS transistor with high k gate dielectric
US20040155268A1 (en) * 2003-02-06 2004-08-12 Infineon Technologies North America Corp. Method and apparatus for improving the electrical resistance of conductive paths
WO2004073073A1 (ja) * 2003-02-13 2004-08-26 Tokyo Electron Limited 半導体装置の製造方法および半導体製造装置
US20040214417A1 (en) * 2003-03-11 2004-10-28 Paul Rich Methods of forming tungsten or tungsten containing films
US7534709B2 (en) 2003-05-29 2009-05-19 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US20040238876A1 (en) * 2003-05-29 2004-12-02 Sunpil Youn Semiconductor structure having low resistance and method of manufacturing same
KR100543655B1 (ko) * 2003-06-30 2006-01-20 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
US7371637B2 (en) * 2003-09-26 2008-05-13 Cypress Semiconductor Corporation Oxide-nitride stack gate dielectric
TWI227914B (en) * 2003-10-06 2005-02-11 Nanya Technology Corp A method of gate structure fabrication in semiconductor device
JP4191000B2 (ja) * 2003-10-06 2008-12-03 エルピーダメモリ株式会社 半導体装置及びその製造方法
JPWO2005083795A1 (ja) * 2004-03-01 2008-01-17 東京エレクトロン株式会社 半導体装置の製造方法及びプラズマ酸化処理方法
JP2008508721A (ja) * 2004-07-30 2008-03-21 アプライド マテリアルズ インコーポレイテッド タングステンシリサイド薄層の堆積とゲート金属の組込み
JP2006128611A (ja) * 2004-09-30 2006-05-18 Tri Chemical Laboratory Inc 膜形成材料、膜形成方法、及び素子
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US7439176B2 (en) 2005-04-04 2008-10-21 Samsung Electronics Co., Ltd. Semiconductor device multilayer structure, fabrication method for the same, semiconductor device having the same, and semiconductor device fabrication method
KR100725369B1 (ko) * 2005-04-04 2007-06-07 삼성전자주식회사 다층 게이트 구조를 구비하는 반도체 소자 및 그 제조 방법
JP5063913B2 (ja) * 2005-04-04 2012-10-31 三星電子株式会社 多層ゲート構造を備える半導体素子及びそれの製造方法
KR100618895B1 (ko) * 2005-04-27 2006-09-01 삼성전자주식회사 폴리메탈 게이트 전극을 가지는 반도체 소자 및 그 제조방법
JP4690120B2 (ja) * 2005-06-21 2011-06-01 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2007073917A (ja) * 2005-08-08 2007-03-22 Nec Corp 半導体装置及び半導体装置の抵抗低減方法
JP4205734B2 (ja) * 2006-05-25 2009-01-07 エルピーダメモリ株式会社 半導体装置の製造方法
JP2008071775A (ja) * 2006-09-12 2008-03-27 Elpida Memory Inc 半導体装置
CN101211768B (zh) * 2006-12-25 2010-12-22 中芯国际集成电路制造(上海)有限公司 栅极电极及其形成方法
US7675119B2 (en) 2006-12-25 2010-03-09 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
KR100844940B1 (ko) * 2006-12-27 2008-07-09 주식회사 하이닉스반도체 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법
DE102007045074B4 (de) 2006-12-27 2009-06-18 Hynix Semiconductor Inc., Ichon Halbleiterbauelement mit Gatestapelstruktur
US7781333B2 (en) * 2006-12-27 2010-08-24 Hynix Semiconductor Inc. Semiconductor device with gate structure and method for fabricating the semiconductor device
JP4299866B2 (ja) 2007-03-02 2009-07-22 エルピーダメモリ株式会社 半導体装置の製造方法
KR100940264B1 (ko) * 2007-10-05 2010-02-04 주식회사 하이닉스반도체 반도체 소자의 듀얼 게이트 제조방법
KR101015125B1 (ko) * 2008-03-21 2011-02-16 주식회사 하이닉스반도체 계면반응배리어를 구비한 반도체장치 제조 방법
US9401279B2 (en) 2013-06-14 2016-07-26 Sandisk Technologies Llc Transistor gate and process for making transistor gate
DE102017127208A1 (de) 2016-12-15 2018-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet-strukturen und verfahren zu deren herstellung
US10497811B2 (en) 2016-12-15 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structures and methods of forming the same
CN110729387B (zh) * 2019-10-24 2020-10-23 厦门乾照光电股份有限公司 发光二极管芯片及发光二极管芯片的制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782033A (en) * 1985-11-27 1988-11-01 Siemens Aktiengesellschaft Process for producing CMOS having doped polysilicon gate by outdiffusion of boron from implanted silicide gate
JPS6358943A (ja) * 1986-08-29 1988-03-14 Mitsubishi Electric Corp 電極・配線膜の構造
JPH04154170A (ja) * 1990-10-17 1992-05-27 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE59010362D1 (de) * 1990-10-23 1996-07-11 Siemens Ag Verfahren zur Herstellung einer dotierten Polyzidschicht auf einem Halbleitersubstrat
JP2875379B2 (ja) * 1990-11-19 1999-03-31 三菱電機株式会社 半導体装置およびその製造方法
JP2875380B2 (ja) * 1990-11-19 1999-03-31 三菱電機株式会社 半導体装置およびその製造方法
US5350698A (en) * 1993-05-03 1994-09-27 United Microelectronics Corporation Multilayer polysilicon gate self-align process for VLSI CMOS device
DE4440857C2 (de) * 1993-11-16 2002-10-24 Hyundai Electronics Ind Verfahren zur Herstellung einer Gateelektrode einer Halbleitervorrichtung
KR0162673B1 (ko) * 1994-01-11 1998-12-01 문정환 반도체 도전층 및 반도체소자의 제조방법
DE19681430B4 (de) * 1995-06-06 2006-10-26 Asahi Kasei Microsystems Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
US6204171B1 (en) * 1996-05-24 2001-03-20 Micron Technology, Inc. Process for forming a film composed of a nitride of a diffusion barrier material
EP0908934B1 (en) 1997-10-07 2008-12-31 Texas Instruments Incorporated Method of manufacturing a gate electrode
JP2000150882A (ja) * 1998-09-04 2000-05-30 Toshiba Corp Ｍｉｓ型半導体装置及びその製造方法
KR100546938B1 (ko) * 1999-06-28 2006-01-26 주식회사 하이닉스반도체 캐패시터의 하부전극 형성 방법
KR20010008590A (ko) * 1999-07-02 2001-02-05 김영환 반도체장치의 게이트전극 제조방법
US6277719B1 (en) * 1999-11-15 2001-08-21 Vanguard International Semiconductor Corporation Method for fabricating a low resistance Poly-Si/metal gate
JP4651848B2 (ja) 2000-07-21 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法並びにｃｍｏｓトランジスタ
US6774442B2 (en) * 2000-07-21 2004-08-10 Renesas Technology Corp. Semiconductor device and CMOS transistor
KR100631937B1 (ko) * 2000-08-25 2006-10-04 주식회사 하이닉스반도체 텅스텐 게이트 형성방법
JP3410070B2 (ja) * 2000-09-20 2003-05-26 茂徳科技股▲ふん▼有限公司 Ｗポリサイドゲート構造
KR100351907B1 (ko) * 2000-11-17 2002-09-12 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법
JP2002208695A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20030040171A1 (en) * 2001-08-22 2003-02-27 Weimer Ronald A. Method of composite gate formation
US6991999B2 (en) * 2001-09-07 2006-01-31 Applied Materials, Inc. Bi-layer silicon film and method of fabrication
US20030124818A1 (en) * 2001-12-28 2003-07-03 Applied Materials, Inc. Method and apparatus for forming silicon containing films
JP2004200550A (ja) * 2002-12-20 2004-07-15 Renesas Technology Corp 半導体装置の製造方法
JP4191000B2 (ja) * 2003-10-06 2008-12-03 エルピーダメモリ株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017044520A1 (en) * 2015-09-11 2017-03-16 Applied Materials, Inc. Tungsten silicide nitride films and methods of formation

Also Published As

Publication number Publication date
KR100530401B1 (ko) 2005-11-22
US20050020045A1 (en) 2005-01-27
KR20030044800A (ko) 2003-06-09
US20030170942A1 (en) 2003-09-11
TW200300571A (en) 2003-06-01
US6800543B2 (en) 2004-10-05
TW569322B (en) 2004-01-01
JP2003163348A (ja) 2003-06-06
US7078777B2 (en) 2006-07-18

Similar Documents

Publication Publication Date Title
JP3781666B2 (ja) ゲート電極の形成方法及びゲート電極構造
US6187656B1 (en) CVD-based process for manufacturing stable low-resistivity poly-metal gate electrodes
JPH10223900A (ja) 半導体装置及び半導体装置の製造方法
JP4191000B2 (ja) 半導体装置及びその製造方法
JPH07211668A (ja) 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法
KR100755121B1 (ko) 전극구조체의 형성방법 및 반도체장치의 제조방법
JPH0794731A (ja) 半導体装置及びその製造方法
JPH05243555A (ja) 半導体装置及びその製造方法
KR0161380B1 (ko) 반도체장치의 트랜지스터 및 그 제조방법
JP4347479B2 (ja) 電界効果トランジスタ
JP4730993B2 (ja) 半導体素子の電導性ライン形成方法
JP3044849B2 (ja) 半導体装置の製造方法
JP3976577B2 (ja) ゲート電極の製造方法
JPS61127124A (ja) 半導体装置
JP2827962B2 (ja) 半導体装置の製造方法
JP3095452B2 (ja) 半導体素子の製造方法
JPH08130216A (ja) 半導体装置およびその製造方法
JPH0878358A (ja) 半導体装置の製造方法
JPH02106971A (ja) 半導体集積回路装置の製造方法
JP3183793B2 (ja) 半導体装置及びその製造方法
JP2563317B2 (ja) 半導体装置の製造方法
JP3360835B2 (ja) 配線形成方法
JPH06177067A (ja) 半導体集積回路装置の製造方法
JP3765968B2 (ja) 電極構造体の形成方法及び半導体装置の製造方法
JP3468616B2 (ja) Ｍｏｓ半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060307

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140317

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees