JPS61127124A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61127124A JPS61127124A JP24813284A JP24813284A JPS61127124A JP S61127124 A JPS61127124 A JP S61127124A JP 24813284 A JP24813284 A JP 24813284A JP 24813284 A JP24813284 A JP 24813284A JP S61127124 A JPS61127124 A JP S61127124A
- Authority
- JP
- Japan
- Prior art keywords
- point metal
- layer
- substrate
- melting point
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 238000002844 melting Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 230000008018 melting Effects 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 abstract description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 20
- 238000006243 chemical reaction Methods 0.000 abstract description 17
- 238000009792 diffusion process Methods 0.000 abstract description 13
- 230000015556 catabolic process Effects 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 230000007423 decrease Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 6
- 239000003870 refractory metal Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- -1 silicide compound Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置に係り、特にゲート電極膜がＷ、Ｍ
Ｏ，Ｔａ、’ｌ’ｉ等の高融点金属から成る半導体装置
に好適なダイレクトコンタクトを有する半導体装置に関
する。
Ｏ，Ｔａ、’ｌ’ｉ等の高融点金属から成る半導体装置
に好適なダイレクトコンタクトを有する半導体装置に関
する。
Ｗ、ＭＯ，’ｌ’ａ、 Ｔｉ等の高融点金属と３ｉ基板
とのダイレクトコンタクトを形成するため、従来は第１
６回半導体・集積回路技術シンポジウム論文集、第１８
頁に記載のように３ｉ基板表面のＳｉＯ２膜にダイレク
トコンタクト穴をあけた後、高融点金属膜を形成してい
た。しかしながら高融点金属膜形成後に半導体装置の製
造過程で行なわれる８００〜１０００Ｃの熱処理のため
、この高融点金属膜はダイレクトコンタクト穴部分のＳ
ｉ基板とシリサイド反応を起こす。このシリサイド反応
により反応領域は２０〜３０％の体積収縮が起こるため
、高融点金属膜の剥離を生じたり、Ｓｉ基板にかかるひ
ずみのためシリサイド層が基板拡散層で均一に形成され
ず、第２図に示したようにダイレクトコンタクト穴５周
辺部分にシリサイド６の突起部分７を生じる。このため
基板拡散層耐圧が低下したり、シリサイド６の突起部分
７が拡散層４を突き抜は拡散層４とＳｉ基板がショート
するという問題があった。
とのダイレクトコンタクトを形成するため、従来は第１
６回半導体・集積回路技術シンポジウム論文集、第１８
頁に記載のように３ｉ基板表面のＳｉＯ２膜にダイレク
トコンタクト穴をあけた後、高融点金属膜を形成してい
た。しかしながら高融点金属膜形成後に半導体装置の製
造過程で行なわれる８００〜１０００Ｃの熱処理のため
、この高融点金属膜はダイレクトコンタクト穴部分のＳ
ｉ基板とシリサイド反応を起こす。このシリサイド反応
により反応領域は２０〜３０％の体積収縮が起こるため
、高融点金属膜の剥離を生じたり、Ｓｉ基板にかかるひ
ずみのためシリサイド層が基板拡散層で均一に形成され
ず、第２図に示したようにダイレクトコンタクト穴５周
辺部分にシリサイド６の突起部分７を生じる。このため
基板拡散層耐圧が低下したり、シリサイド６の突起部分
７が拡散層４を突き抜は拡散層４とＳｉ基板がショート
するという問題があった。
本発明の目的は上記従来の問題を解決し、良好なダイレ
クトコンタクトをそなえた半導体装置を提供することで
ある。
クトコンタクトをそなえた半導体装置を提供することで
ある。
上記目的を達成するため、本発明は高融点金属ゲート電
極膜の間に高融点金属の窒化物から成る層を存在させ、
ダイレクトコンタクト穴部分での高融点金属とＳｉ基板
とのシリサイド反応をこの窒化物層で阻止させることに
よ）、高融点金属膜の剥離、拡散層耐圧の低下を防止す
るものである。
極膜の間に高融点金属の窒化物から成る層を存在させ、
ダイレクトコンタクト穴部分での高融点金属とＳｉ基板
とのシリサイド反応をこの窒化物層で阻止させることに
よ）、高融点金属膜の剥離、拡散層耐圧の低下を防止す
るものである。
Ｗ、Ｍｏ、Ｔｉ、Ｔａ等の高融点金属と３ｉ基板は６０
００以上の温度でシリサイド反応を起こす。このシリサ
イド反応は形成されたシリサイド層中をＳｉ基板の３ｉ
原子が高融点金属層の方向に拡散し未反応金属原子と反
応を起こすことで進行する。従って形成されるシリサイ
ド層の厚さは高融点金属膜厚、熱処理条件に依存し、任
意に調整することは困難である。
００以上の温度でシリサイド反応を起こす。このシリサ
イド反応は形成されたシリサイド層中をＳｉ基板の３ｉ
原子が高融点金属層の方向に拡散し未反応金属原子と反
応を起こすことで進行する。従って形成されるシリサイ
ド層の厚さは高融点金属膜厚、熱処理条件に依存し、任
意に調整することは困難である。
本発明はシリサイド層の厚さを高融点金属膜厚、熱処理
条件には関係なく任意に調整するため高融点金属ゲート
電極膜と３ｉ基板の間に高融点金属の窒化物の層を存在
させることを特徴とする。
条件には関係なく任意に調整するため高融点金属ゲート
電極膜と３ｉ基板の間に高融点金属の窒化物の層を存在
させることを特徴とする。
熱処理によυ高融点金属膜とＳｉ基板とのシリサイド反
応が進行しシリサイド層が高融点金属の窒化物層に達す
ると、シリサイド層中を拡散してきたＳｉ原子と高融点
金属の窒化物とが接触するため以下の反応が生ずるもの
と推定される。
応が進行しシリサイド層が高融点金属の窒化物層に達す
ると、シリサイド層中を拡散してきたＳｉ原子と高融点
金属の窒化物とが接触するため以下の反応が生ずるもの
と推定される。
ここでＭはＷ、ＭＯ，’ｌ’ ｉ、’ｌ’ａ等の高融点
金属、ΔＧム、ΔＧ３は反応にともなう自由エネルギー
変化量である。
金属、ΔＧム、ΔＧ３は反応にともなう自由エネルギー
変化量である。
しかしながら高融点金属の窒化物がＴａＮ。
ＴｉＮの場合についての上記反応の自由エネルギーの変
化量ΔＧＡ、 ４０ｍの値を表１に示すが、ΔＧＡ、
ΔＧ葛は伴に十の値であるため、これらの反応は熱力
学的に起こらないことがわかる。従って高融点金属の窒
化物層はシリサイド層中を拡散してきたＳｉ原子とは反
応せず％Ｓｉ！子の拡散バリアとして働きシリサイド反
応を阻止することが可能である。
化量ΔＧＡ、 ４０ｍの値を表１に示すが、ΔＧＡ、
ΔＧ葛は伴に十の値であるため、これらの反応は熱力
学的に起こらないことがわかる。従って高融点金属の窒
化物層はシリサイド層中を拡散してきたＳｉ原子とは反
応せず％Ｓｉ！子の拡散バリアとして働きシリサイド反
応を阻止することが可能である。
第１表
単位ＫＣａｔ／ｍＯ２
〔発明の実施例〕
以下、本発明の一実施例を第１図によシ説明する。第１
図（ａ）〜（ｄ）は高融点金属としてＴａ、高融点金属
の窒化物としてＴａＮ’ｔ−用いた場合のダイレクトコ
ンタクト形成工程の流れを示した工程図である。
図（ａ）〜（ｄ）は高融点金属としてＴａ、高融点金属
の窒化物としてＴａＮ’ｔ−用いた場合のダイレクトコ
ンタクト形成工程の流れを示した工程図である。
まず第１図（ａ）に示すように比抵抗１０Ω・画のｐ型
３ｉ基板１を酸化し２Ｑｎｍ厚の８ｉ酸化膜２を形成後
、低圧ＣＶＤ法により１２０ ｎｍ厚のＳｉ窒化膜８を
形成する。続いてホトレジストをマスクとしてＣＦＪ系
ガスを用いたプラズマエツチング法により８ｉ窒化膜８
にダイレクトコンタクト穴５をあける。次に第１図（ｂ
）に示すよつにひ素ヲ該当素子全面Ｋ ８０ Ｋ ｅ
Ｖ テ５ Ｘ １０”ａｒｔ−”イオン打込みを行なっ
た後、窒素ガス雰囲気９５０Ｃで３０分間のアニールを
行い厚さ０．３μｍのｎゝ拡散層７を形成する。次に第
１図（Ｃ）に示すようにダイレクトコンタクト穴５を覆
っているｓｉ酸化膜２をフッ酸で除去後、１６０Ｃに加
熱したリン酸によシＳｉ窒化膜８をウェットエツチング
し除去する。次に厚さ２０ｍｍの下層Ｔａ膜９、厚さｌ
ＱｎｍのＴａＮ膜１０．厚さ２２０ ｎｍの上層Ｔａ膜
１１を形成し、ホトレジストをマスクとしてＳＦ、系ガ
スを用いたプラズマエツチング法によシゲート電極膜９
，１０．ｌｉｆ！：加工する。
３ｉ基板１を酸化し２Ｑｎｍ厚の８ｉ酸化膜２を形成後
、低圧ＣＶＤ法により１２０ ｎｍ厚のＳｉ窒化膜８を
形成する。続いてホトレジストをマスクとしてＣＦＪ系
ガスを用いたプラズマエツチング法により８ｉ窒化膜８
にダイレクトコンタクト穴５をあける。次に第１図（ｂ
）に示すよつにひ素ヲ該当素子全面Ｋ ８０ Ｋ ｅ
Ｖ テ５ Ｘ １０”ａｒｔ−”イオン打込みを行なっ
た後、窒素ガス雰囲気９５０Ｃで３０分間のアニールを
行い厚さ０．３μｍのｎゝ拡散層７を形成する。次に第
１図（Ｃ）に示すようにダイレクトコンタクト穴５を覆
っているｓｉ酸化膜２をフッ酸で除去後、１６０Ｃに加
熱したリン酸によシＳｉ窒化膜８をウェットエツチング
し除去する。次に厚さ２０ｍｍの下層Ｔａ膜９、厚さｌ
ＱｎｍのＴａＮ膜１０．厚さ２２０ ｎｍの上層Ｔａ膜
１１を形成し、ホトレジストをマスクとしてＳＦ、系ガ
スを用いたプラズマエツチング法によシゲート電極膜９
，１０．ｌｉｆ！：加工する。
本実施例によれば、第１図（ｄ）に示すようにゲート電
極膜形成後に９００〜１０００Ｃの熱処理を行なった際
にダイレクトコンタクト穴部分でシリサイド反応を起こ
すのは下層Ｔａ膜９であシ、上層Ｔａ膜１１でのシリサ
イド反応はＴａＮ膜１０が反応阻止膜として働き、起こ
らなかった。従ってゲート電極膜の剥離を起こらず、ま
たＳｉ基板の拡散層耐圧として２５Ｖの値が得られた。
極膜形成後に９００〜１０００Ｃの熱処理を行なった際
にダイレクトコンタクト穴部分でシリサイド反応を起こ
すのは下層Ｔａ膜９であシ、上層Ｔａ膜１１でのシリサ
イド反応はＴａＮ膜１０が反応阻止膜として働き、起こ
らなかった。従ってゲート電極膜の剥離を起こらず、ま
たＳｉ基板の拡散層耐圧として２５Ｖの値が得られた。
この値は、ゲート電極材料として、従来から用いられて
いる多結晶Ｓｉを用いて本実施例と同一工程で作成した
試料の拡散層耐圧と同じであった。
いる多結晶Ｓｉを用いて本実施例と同一工程で作成した
試料の拡散層耐圧と同じであった。
本実施例では高融点金属材料としてＴａ１高融点金属の
窒化物としてＴａＮを用いた場合金述べたが、本実施例
と同様な効果は高融点金属としてＷ、Ｍｏ、Ｔｉ等、ま
た窒化物としてＷＮ、ＭｏＮ。
窒化物としてＴａＮを用いた場合金述べたが、本実施例
と同様な効果は高融点金属としてＷ、Ｍｏ、Ｔｉ等、ま
た窒化物としてＷＮ、ＭｏＮ。
ＴｉＮ等を用いた場合にも得ることができた。
なお、高融点金属の窒化物の形成方法としては、窒化物
ターゲットを用いたスパッタ法、高融点金属ターゲット
を用いた窒素雰囲気でのスパッタ法。
ターゲットを用いたスパッタ法、高融点金属ターゲット
を用いた窒素雰囲気でのスパッタ法。
ＣＶＤ法、高融点金属膜の窒素雰囲気中でのアニール等
各種方法を用いることができる。
各種方法を用いることができる。
本発明のダイレクトコンタクト形成法によれば熱処理に
よシ生じる高融点金属のシリサイド化合物層の厚さを高
融点金属層と基板の間に存在する窒化物層の位置によシ
調整することができるため、高融点金属膜の剥離、基板
拡散層耐圧の低下を低減するのに極めて有効である。
よシ生じる高融点金属のシリサイド化合物層の厚さを高
融点金属層と基板の間に存在する窒化物層の位置によシ
調整することができるため、高融点金属膜の剥離、基板
拡散層耐圧の低下を低減するのに極めて有効である。
第１図は本発明の一実施例を示す工程図、第２図は従来
のダイレクトコンタクトを説明するための断面図である
。 １・・・８ｉ 基板、２・・・Ｓｉ 酸化膜、３・・・
高融点金属膜、４・・・拡散層、５・・・ダイレクトコ
ンタクト穴、６・・・高融点金属とＳｉ とのシリサ
イド化合物層、７・・・シリサイドの突起部分、８・・
・８ｉ 窒化膜、９・・・下層Ｔａ膜、１０・・・Ｔａ
Ｎ膜、１１・・・上層Ｔａ膜療１目
のダイレクトコンタクトを説明するための断面図である
。 １・・・８ｉ 基板、２・・・Ｓｉ 酸化膜、３・・・
高融点金属膜、４・・・拡散層、５・・・ダイレクトコ
ンタクト穴、６・・・高融点金属とＳｉ とのシリサ
イド化合物層、７・・・シリサイドの突起部分、８・・
・８ｉ 窒化膜、９・・・下層Ｔａ膜、１０・・・Ｔａ
Ｎ膜、１１・・・上層Ｔａ膜療１目
Claims (1)
- 高融点金属からなるゲート電極膜とＳｉ基板が直接、
接触するダイレクトコンタクトを有する半導体装置にお
いて、上記シリコン基板と上記ゲート電極膜の間に高融
点金属の窒化物から成る層が介在することを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24813284A JPS61127124A (ja) | 1984-11-26 | 1984-11-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24813284A JPS61127124A (ja) | 1984-11-26 | 1984-11-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61127124A true JPS61127124A (ja) | 1986-06-14 |
Family
ID=17173703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24813284A Pending JPS61127124A (ja) | 1984-11-26 | 1984-11-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61127124A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4897287A (en) * | 1988-10-06 | 1990-01-30 | The Boc Group, Inc. | Metallization process for an integrated circuit |
| US6197702B1 (en) | 1997-05-30 | 2001-03-06 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US6593634B2 (en) | 2000-04-13 | 2003-07-15 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| US6646352B2 (en) | 2000-04-13 | 2003-11-11 | Seiko Epson Corporation | Gate electrode comprising body centered cubic tantalum and tantalum nitride |
| US7049187B2 (en) | 2001-03-12 | 2006-05-23 | Renesas Technology Corp. | Manufacturing method of polymetal gate electrode |
| US7053459B2 (en) | 2001-03-12 | 2006-05-30 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for producing the same |
| US7221056B2 (en) | 2003-09-24 | 2007-05-22 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method thereof |
-
1984
- 1984-11-26 JP JP24813284A patent/JPS61127124A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4897287A (en) * | 1988-10-06 | 1990-01-30 | The Boc Group, Inc. | Metallization process for an integrated circuit |
| US7122469B2 (en) | 1997-05-30 | 2006-10-17 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US6197702B1 (en) | 1997-05-30 | 2001-03-06 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US6503819B2 (en) | 1997-05-30 | 2003-01-07 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US6528403B2 (en) | 1997-05-30 | 2003-03-04 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US6784116B2 (en) | 1997-05-30 | 2004-08-31 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US6987069B2 (en) | 1997-05-30 | 2006-01-17 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US6593634B2 (en) | 2000-04-13 | 2003-07-15 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| US6646352B2 (en) | 2000-04-13 | 2003-11-11 | Seiko Epson Corporation | Gate electrode comprising body centered cubic tantalum and tantalum nitride |
| US7049187B2 (en) | 2001-03-12 | 2006-05-23 | Renesas Technology Corp. | Manufacturing method of polymetal gate electrode |
| US7053459B2 (en) | 2001-03-12 | 2006-05-30 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for producing the same |
| US7144766B2 (en) | 2001-03-12 | 2006-12-05 | Renesas Technology Corp. | Method of manufacturing semiconductor integrated circuit device having polymetal gate electrode |
| US7300833B2 (en) | 2001-03-12 | 2007-11-27 | Renesas Technology Corp. | Process for producing semiconductor integrated circuit device |
| US7375013B2 (en) | 2001-03-12 | 2008-05-20 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for manufacturing the same |
| US7632744B2 (en) | 2001-03-12 | 2009-12-15 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for manufacturing the same |
| US7221056B2 (en) | 2003-09-24 | 2007-05-22 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| JP2857006B2 (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| US5389575A (en) | Self-aligned contact diffusion barrier method | |
| JP2558931B2 (ja) | 半導体装置およびその製造方法 | |
| US5940725A (en) | Semiconductor device with non-deposited barrier layer | |
| JPS61127124A (ja) | 半導体装置 | |
| JPS6298642A (ja) | 半導体集積回路装置の製造方法 | |
| KR960000360B1 (ko) | 저 접촉 저항값을 갖는 집적 회로의 제조 방법 | |
| US5869397A (en) | Method of manufacturing semiconductor device | |
| KR100615121B1 (ko) | 반도체 장치 제조 방법 | |
| US5543359A (en) | Method of forming a titanium silicide film involved in a semiconductor device | |
| JP4730993B2 (ja) | 半導体素子の電導性ライン形成方法 | |
| JPS61127123A (ja) | ダイレクトコンタクトの形成方法 | |
| KR100200184B1 (ko) | 반도체 장치의 제조방법 | |
| JP2918914B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61267365A (ja) | 半導体装置 | |
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JPH0878358A (ja) | 半導体装置の製造方法 | |
| JPH09213655A (ja) | 半導体装置およびその製造方法 | |
| JP3468616B2 (ja) | Ｍｏｓ半導体装置およびその製造方法 | |
| JPS62122173A (ja) | 半導体装置 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| JPS6074478A (ja) | 半導体装置の製造方法 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 |