JP3766563B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP3766563B2
JP3766563B2 JP13526099A JP13526099A JP3766563B2 JP 3766563 B2 JP3766563 B2 JP 3766563B2 JP 13526099 A JP13526099 A JP 13526099A JP 13526099 A JP13526099 A JP 13526099A JP 3766563 B2 JP3766563 B2 JP 3766563B2
Authority
JP
Japan
Prior art keywords
signal line
liquid crystal
conductive layer
counter voltage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13526099A
Other languages
English (en)
Other versions
JP2000321592A (ja
Inventor
啓一郎 芦沢
益幸 太田
正行 引場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13526099A priority Critical patent/JP3766563B2/ja
Priority to US09/572,836 priority patent/US6801288B1/en
Priority to KR1020000025986A priority patent/KR100340803B1/ko
Priority to TW089109489A priority patent/TWI252362B/zh
Publication of JP2000321592A publication Critical patent/JP2000321592A/ja
Application granted granted Critical
Publication of JP3766563B2 publication Critical patent/JP3766563B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に画素毎にスイッチング素子を配置したアクティブ・マトリクス型の液晶表示装置に関する。
【0002】
【従来の技術】
各種の画像表示装置用のディスプレイデバイスとして液晶表示装置が広く普及している。液晶表示装置は、少なくとも一方が透明な2枚の絶縁基板(以下、単に基板とも称する)の対向間隙に液晶分子を有する液晶組成物を封入し、上記2枚の絶縁基板の一方または双方の内面(主面)に形成した画素選択用の電極間に形成される電界で当該液晶分子の配向を制御して透過光または反射光をオン/オフすることによって画像を表示するものである。
【0003】
特に、薄膜トランジスタ(TFT)に代表されるスイッチング素子で画像表示動作を制御するアクティブ・マトリクス型の液晶表示装置は、小型軽量かつ高画質という利点からコンピュータなどの表示端末用のディスプレイデバイスとして多用されている。
【0004】
上記したように、アクティブ・マトリクス型の液晶表示装置は、画素毎にスイッチング素子が配置され、このスイッチング素子で電位が制御される第1の電極(画素電極)と、第1の電極に対し電位変動が少ない第2の電極(対向電極)を有し、これらの電極間に発生する電界により液晶組成物を構成する液晶分子の配向状態を制御して画像表示を行うものである。
【0005】
また、アクティブ・マトリクス型液晶表示装置は、上記の電極が2枚の基板間に封入された液晶分子へ印加する電界の電気力線の方向により2種類に分類される。
【0006】
その一つは、液晶組成物の層(以下、単に液晶層とも言う)を挟んで電極を対向させ、これら電極間に基板面に対して縦方向の電界を形成する、所謂縦電界方式(例えば、特開平5−257142号公報、および対応する米国特許明細書第5,432,626号明細書参照)である。
【0007】
他の一つは、液晶層に対して電極の位置をずらし、基板面と平行な方向に電界を形成する方式(日本国特許第2,708,098号、米国特許明細書第5,754,266号明細書参照)である。
【0008】
後者の方式は、液晶分子の配向が基板面方向に発生する電気力線に依存することから、面内スイッチング(In Plane Switching:IPS)方式、あるいは横電界方式と呼ばれる。
【0009】
IPS方式の液晶表示装置は、上記米国特許明細書第5,754,266号明細書に開示されているように、液晶分子の配向を制御する電界を発生する2種類の電極を薄膜トランジスタ(TFT)が設けられた基板(TFT基板)側に形成したものもあれば、米国特許明細書第5,598,285号明細書に開示されているように、第1および第2の電極の一方をTFT基板側に、他方をもう一方の基板に形成したものもある。
【0010】
何れの構成においても、上記第1および第2の電極には、それぞれ他方の電極に対向しない領域が存在し、殊に第1の電極のその領域に対向する主面(すなわち、液晶層に対向した側)の上には導電性の薄膜を形成しないように配慮されている。この技術に関しては、遮光膜すなわちブラックマトリクス材料の抵抗値を低く抑えるようにした特開平7−191994号公報などに記載がある。
【0011】
【発明が解決しようとする課題】
このようなIPS方式の液晶表示装置に関して、本発明者らは、薄膜トランジスタ(電界効果トランジスタ)のゲート電極に制御信号を伝送するゲート線の断線検査端子を、酸化インジウム(In2 3 )に1〜5重量%の酸化錫(SnO2 )を添加したITO(インジウム・チン・オキサイド)と呼ばれる導電性材料で形成した。
【0012】
この材料は、従来の検査端子に利用されていた金属材料に比べて、その構成元素による液晶層の汚染が少なく、また酸化等による劣化も少ないという利点を有する。一方、上記ゲート線および上記トランジスタのソース・ドレイン電極の一方に映像信号を供給するデータ線をITOより導電率で勝る金属材料で形成した。
【0013】
上記ITOからなる検査端子は、上記ゲート線を覆うゲート絶縁膜およびゲート絶縁膜と上記データ線を覆う保護膜(パッシベーション膜と呼ばれる)の少なくとも2種類の絶縁膜を貫通する孔(開口:コンタクトホール)を形成し、その内部でゲート線に接しかつ上記保護膜上に引き出されるように形成した。
【0014】
また、液晶層を封止する領域を形成するシール材の塗布部分と表示領域(画像表示に実際に寄与する領域)との間には、所定のスペースを設定しなければならない。
【0015】
このような条件の下に、表示領域に対する周縁部分の面積を狭くするという狭額縁化の要請を考慮し、上記ITOの検査端子を液晶封止領域に設けた。これにより、上記ITOの検査端子は液晶層に近い位置に配置される。
【0016】
しかし、このようなITOの検査端子を有する液晶表示装置を動作させたとき、表示領域の端部に位置する画素において予期せぬ光漏れ、黒表示の状態であるにも係わらず、上記端部に位置する画素において表示色のストライプ(輝線)が生じるという問題(第1の課題)があった。
【0017】
また、上記第2の電極(対向電極)の電位を安定させる上で、各画素の対向電極に電圧を分配する対向電圧信号線の各々を基板端部に配置した共通配線(コモン・バスライン)に導通させることが要請される。この対向電圧信号線は、基板の液晶層に対向する主面に形成される以上、対向電極と同様に、その上にゲート絶縁膜、保護膜、又はオーバーコート膜を形成し、更に液晶層に接する位置に配向膜を形成しなければならない。したがって、対向電圧信号線を絶縁膜で覆う工程が必要となる。
【0018】
しかし、殊にプラズマを用いたCVD(化学的気相成長法)で絶縁膜を形成する際、絶縁膜の成長に伴い、対向電圧信号線に発生した電荷が上記共通配線に流れ込んで蓄積されると、この共通配線と上記プラズマ又はこれを発生する電極との間に予期せぬ放電が生じる。
【0019】
この放電に因ると考えられる電流が対向電圧信号線に戻り、その電力が対向電圧信号線の許容量を越えると、対向電圧信号線を構成する材料(クロム等)が溶け、これが隣接する別の配線と短絡したり、対向電圧信号線自体の断線を招くという問題(第2の課題)があった。
【0020】
さらに、IPS方式の液晶表示装置の画素電極および対向電極は、上記ITO以外の材料で形成することも可能である。この場合、上記保護膜をなす絶縁層および上記検査端子をなすITO膜の成膜状態を評価する部分は、上記ゲート線から検査端子を取り出すコンタクトホールに限られる。
【0021】
しかし、このコンタクトホールの形状は各ゲート線の断線評価をなるべく同じ条件で行うべく、同じ寸法に設計される。したがって、このコンタクトホールだけでは成膜評価において参照するデータを取れないという問題(第3の課題)に直面する。
【0022】
本発明の目的は、上記の検査端子の構造、対向電圧信号線のレイアウト、又はITO材料以外からなる画素電極および対向電極の少なくとも一つを採用した場合に生じる上記3つの問題(第1〜第3の課題)を解消した液晶表示装置を提供することにある。
【0023】
【課題を解決するための手段】
上記目的を達成するための本発明の構成のうち、各課題を解決するための代表的なものそれぞれについて記述すれば次のとおりである。すなわち、
「第1の課題を解決する手段」
(1):それぞれの主面を対向させて配置した第1の基板と第2の基板に挟まれた空間に液晶材料を封止した液晶封止領域を形成し、
前記第1の基板と第2の基板の少なくとも一方に当該基板よりも光透過率が低い材料で形成された遮光膜の開口により前記液晶封止領域内に規定された表示領域を持ち、
前記第1の基板と第2の基板の少なくとも一方の前記液晶封止領域における前記主面に、前記表示領域から外側に延在して形成された第1の導電層と、第1の導電層を覆って形成された絶縁層とを有し、
前記表示領域の外側において前記第1の導電層に接し、前記絶縁層上に延在した端子を有し、
前記絶縁層上で前記表示領域と前記端子との間に設けられ、前記第1の導電層とは電位が異なる第2の導電層とを有することを特徴とする。
【0024】
(2):(1)の構成における前記第2の導電層が前記第1の導電層を覆う前記絶縁層上に形成され、かつ当該第2の導電層の第1の導電層の延在方向に沿った長さが、前記端子の第1の導電層の延在方向に沿った長さより大であることを特徴とする。
【0025】
(3):(1)の構成における前記第1の導電層が、前記表示領域から外側に延在して並設形成された複数の導電層からなり、
前記複数の第1の導電層の間に前記絶縁層に形成された開口を通して前記第2の導電層と電気的に接続された第3の導電層を有することを特徴とする。
【0026】
(4):(3)の構成における前記第1の基板と第2の基板の少なくとも一方の前記表示領域における前記主面にスイッチング素子と画素電極を有する複数の画素が形成され、前記第1の導電層がこのスイッチング素子に電気的に接続されていることを特徴とする。
【0027】
(5):(4)の構成における前記スイッチング素子が半導体素子で構成され、前記第1の基板および第2の基板の少なくとも一方の表示領域の前記主面に、前記第1の導電層の延在方向と交差する方向に形成されて前記スイッチング素子を構成する半導体素子のチャネルの一端に電圧信号を供給する第4の導電層を有し、
前記絶縁層が、前記第1の導電層の上面と前記第4の導電層の下面の間に形成された第1の絶縁層と第2の絶縁層とからなり、
前記チャネルの他端が前記画素に設けられた前記画素電極と電気的に接続され、前記第1の導電層が前記半導体素子のチャネルに当該第1の絶縁層を通して電界を印加する電極と電気的に接続されていることを特徴とする。
【0028】
(6):(5)の構成における前記第3の導電層が前記画素電極との間に前記液晶材料に印加する電界を生成する対向電極と電気的に接続されていることを特徴とする。
【0029】
(7):(6)の構成における前記端子とこの端子に対向する前記表示領域の端部とが、前記画素の前記第1の導電層の延在方向に沿った長さの4倍以上の間隔を以って離間配置されていることを特徴とする。
【0030】
(8):(6)の構成における前記第1の導電層は、前記第2の導電層と交差する位置と前記端子と接する位置との間に、前記表示領域からの第1の延在方向に対して所定の角度の曲がりを以って第2の方向に延在する部分を有することを特徴とする。
【0031】
(9):(8)の構成における前記第1の導電層の前記端子に対向する前記表示領域の端部から前記第2の延在方向に曲がる部分までの前記第1の延在方向に沿う長さが、前記画素の当該第1の延在方向に沿う長さの4倍以上の間隔を以て離間配置されていることを特徴とする。
【0032】
上記の(1)〜(9)の各構成としたことにより、表示領域の端部に位置する画素での予期せぬ光漏れや、黒表示の状態であるにも係わらず、上記端部に位置する画素において表示色のストライプ(輝線)が生じる問題が解消される。
【0033】
「第2の課題を解決する手段」
(10):それぞれの主面を対向させて配置した第1の基板と第2の基板に挟まれた空間に液晶材料を封止した液晶封止領域を形成し、
前記第1の基板と第2の基板の少なくとも一方に当該基板よりも光透過率が低い材料で形成された遮光膜の開口により前記液晶封止領域内に規定された表示領域を持ち、
前記第1の基板と第2の基板の少なくとも一方の前記液晶封止領域における前記主面に、前記表示領域から外側に延在して並設形成された複数の第1の導電層と、
前記表示領域の外側に、前記第1の導電層の延在方向と交差する方向に延び、かつ当該第1の導電層と離間して形成された第2の導電層と、前記第1の導電層と前記第2の導電層を覆って形成された絶縁層とを有し、
前記表示領域の外側において前記絶縁層に設けた開口を通して前記第1の導電層および第2の導電層に夫々電気的に接続し、かつ前記絶縁層上に形成された部分を持つ第3の導電層を有することを特徴とする。
【0034】
(11):(10)の構成における前記絶縁層は、第1の絶縁層とその上部に形成された第2の絶縁層とからなり、前記第2の導電層は前記第1の絶縁層の下部に形成された第1の部分と前記第1の絶縁層と第2の絶縁層との間に形成された第2の部分とを有し、
前記第3の導電層は、前記第1の絶縁層と第2の絶縁層に形成された開口を通して前記第1の部分と電気的に接続され、前記第2の絶縁層に形成された開口を通して前記第2の部分と電気的に接続されていることを特徴とする。
【0035】
(12):(11)の構成における前記第2の導電層には、前記第1の絶縁層および第2の絶縁層に形成された開口を通して前記第1の部分に電気的に接続すると共に当該第2の絶縁層に形成された開口を通して前記第2の部分に電気的に接続して前記2つの開口の間で前記第2の絶縁層上に形成された導電性材料からなる端子が形成されていることを特徴とする。
【0036】
(13):(11)の構成における前記表示領域と前記第2の導電層との間の前記絶縁層上に前記第1の導電層の延在方向と交差する方向に延びる第4の導電層を有し、
前記導電層は、前記絶縁層に形成された開口を通して前記複数の第1の導電層と夫々電気的に接続されていることを特徴とする。
【0037】
(14):(13)の構成における前記絶縁層は、第1の絶縁層とその上部に形成された第2の絶縁層からなり、前記第1の導電層は、前記第3の導電層と電気的に接続する部分と前記第4の導電層と電気的に接続する部分との間で、前記第1の絶縁層と第2の絶縁層との間に前記第4の導電層と電気的に接続する部分から前記表示領域側に延在する部分において前記第1の絶縁層の下部に分かれて形成され、
前記第1の導電層の分離した部分は前記第1の絶縁層および第2の絶縁層に形成された開口を通して夫々前記第4の導電層と接して電気的に接続されていることを特徴とする。
【0038】
(15):(13)の構成における前記第4の導電層と第1の導電層とが接する領域の当該第1の導電層の延在方向に沿った長さが、当該第4の導電層の前記第1の導電層の延在方向に沿った長さの半分以上であることを特徴とする。
【0039】
(16):(13)の構成における前記複数の第1の導電層の前記第2の導電層に対向する端部は、当該第1の導電層の延在方向と交差する方向に延びた導電層により電気的に接続されていることを特徴とする。
【0040】
(17):(15)の構成における前記複数の第1の導電層の端部に接続される導電層の当該第1の導電層の延在方向に沿った長さが、前記第2の導電層の当該第1の導電層の延在方向に沿った長さより小であることを特徴とする。
【0041】
(18):(17)の構成における前記第2の導電層と第3の導電層とが接する前記絶縁層の開口は当該第2の導電層の延在方向に沿って延び、前記第1の導電層と第3の導電層とが接する領域の当該第1の導電の延在方向に層長さは当該第2の導電層と第3の導電層とが接する領域の当該第1の導電層の延在方向に沿った長さより大であることを特徴とする。
【0042】
(19):(13)の構成における前記第3の導電層および第4の導電層は、ITOやSnO2 などの酸化物材料で形成されていることを特徴とする。
【0043】
上記(10)〜(19)の構成としたことにより、プラズマを用いたCVD(化学的気相成長法)で絶縁膜を形成する際の絶縁膜の成長に伴う対向電圧信号線に発生した電荷が上記共通配線に流れ込んで共通配線と上記プラズマ又はこれを発生する電極との間に予期せぬ放電が生じたり、この放電に因る電流が対向電圧信号線に戻り、その構成材料が溶けて隣接する別の配線と短絡したり、対向電圧信号線自体の断線を招くという問題が解消される。
【0044】
「第3の課題を解決する手段」
(20):それぞれの主面を対向させて配置した第1の基板と第2の基板に挟まれた空間に液晶材料を封止した液晶封止領域を形成し、
前記第1の基板と第2の基板の少なくとも一方に当該基板よりも光透過率が低い材料で形成された遮光膜の開口により前記液晶封止領域内に規定された表示領域を持ち、
前記表示領域には、第1の方向に延在する並設形成された複数の第1の導電層と、第1の方向に交差する第2の方向に延在する並設形成された複数の第2の導電層と、前記第1の導電層と第2の導電層で囲まれた領域に形成される画素とが配置され、
前記第1の導電層の上部と第2の導電層の下部との間に形成された第1の絶縁層と、前記第2の導電層の上部に形成された第2の絶縁層とを有し、
前記第1の導電層および第2の導電層の少なくとも一方は、前記表示領域の外側に延びると共に当該表示領域の外側において前記第1の絶縁層および第2の絶縁層に形成された開口を通して前記第3の導電層に接すると共に当該第3の導電層は前記第2の絶縁層上に形成された部分を有し、
前記表示領域の外側には前記第1の絶縁層の下部に形成された第4の導電層と当該第1の絶縁層および第2の絶縁層の間に形成された第5の導電層を有し、
前記第1の絶縁層および第2の絶縁層には前記第4の導電層の上面に至る第1の開口が形成され、前記第2の絶縁層には前記第1の開口とは互いに離間して前記第5の導電層の上面に至る第2の開口が形成され、かつ前記第1の開口および第2の開口の内部から夫々の開口を囲んで前記第2の絶縁層の上部に広がって形成された第6の導電層を有し、
前記第3の導電層および第6の導電層は、前記第4の導電層および第5の導電層よりも光透過率の高い導電性材料で形成されていることを特徴とする。
【0045】
(21):(20)の構成における前記第1の開口に形成される前記第6の導電層と前記第2の開口に形成される前記第6の導電層が前記第2の絶縁層上で互いに離間して配置されていることを特徴とする。
【0046】
(22):(20)の構成における前記第4の導電層および第5の導電層の何れも前記第1〜第3も導電層とは電気的に絶縁されていることを特徴とする。
【0047】
(23):(20)の構成における前記第3の導電層および第6の導電層は、ITOやSnO2 などの酸化物材料で形成されていることを特徴とする。
【0048】
上記(20)〜(23)の構成としたことにより、各ゲート線の断線評価が可能となる。
【0049】
また、上記した第1〜第3の課題を解決する手段の構成間の組合せとして、下記の構成を挙げることができる。すなわち、
(24):第1の解決手段における第2の導電層を、第2の解決手段における第4の導電層と兼用したことを特徴とする。
【0050】
(25):第1の解決手段における端子を第2の解決手段における第2の導電層より表示領域側に設け、第2の解決手段における複数の第1の導電層の端部に接続し、かつ第2の導電層に沿って延在する導電層より表示領域側に設けたことを特徴とする。
【0051】
(26):第1の解決手段における表示領域を第4の導電層のうちの表示領域の端部に最も近く配置されたものの表示領域側の辺で規定し、あるいは遮光材料に形成された開口の表示領域の端部に最も近い縁で規定したことを特徴とする。
【0052】
(27):第3の解決手段における第1および第2の開口を、第1の解決手段における第2の導電層または第2の解決手段における第4の導電層の端部に対向する位置に設けたことを特徴とする。
【0053】
なお、本発明は上記の各構成および後述する実施例の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であることは言うまでもない。
【0054】
【発明の実施の形態】
以下、本発明の実施の形態について、IPS方式のアクティブ・マトリクス型液晶表示装置を例とした実施例の図面を参照して詳細に説明する。
【0055】
《表示領域(画素を中心として見た)平面構成》
図1は本発明を適用したアクティブ・マトリクス型のカラー液晶表示装置の1画素とその周辺を説明する要部平面図である。なお、図中、ブラックマトリクスBMは開口縁で示し、1画素はこの開口部分に形成されている。
【0056】
同図において、各画素は、ゲート信号線(走査信号線または水平信号線)GLと、対向電圧信号線(対向電極配線)CLと、隣接する2本のデータ信号線(映像信号線、ドレイン線または垂直信号線)DLとの交差領域内、すなわちこれら4本の信号線で囲まれた領域内に配置されている。
【0057】
各画素は薄膜トランジスタTFT、蓄積容量Cstg、画素電極PXおよび対向電極CTを含んでいる。ゲート信号線GL、対向電圧信号線CLは、図1では左右方向に延在し、上下方向に複数本配置されている。
【0058】
画素電極PXは、その印加電圧をスイッチングするスイッチング素子としての薄膜トランジスタTFTと接続され、対向電極CTは対向電圧信号線CLと一体になっている。
【0059】
画素電極PXと対向電極CTは互いに対向し、各画素電極PXと対向電極CTとの間の電界により液晶LC(図2参照)の光学的な状態を制御し、表示を制御する。画素電極PXと対向電極CTは櫛歯状に構成され、それぞれ図1の上下方向に長い電極となっている。
【0060】
図1から明らかなように、一対のゲート信号線GLとデータ信号線DLに囲まれた画素領域は、ゲート信号線GLに沿った辺に対し、データ信号線DLに沿った辺の方が長い。
【0061】
《表示領域の断面構成》
図2は図1のII−II切断線に沿った画素付近の断面図、図3は図1のIII −III 切断線に沿った画素付近の断面図である。液晶層LCを基準にして下部透明ガラス基板SUB1側には薄膜トランジスタTFT、蓄積容量Cstg およびその他の電極群が形成され、上部透明ガラス基板SUB2側にはカラーフィルタFIL、ガラス基板等の材料に比べて光透過率の低い材料からなる遮光膜であるブラックマトリクスBMのパターンが形成されている。
【0062】
また、透明ガラス基板SUB1、SUB2のそれぞれの内側(液晶LC側、すなわち主面)には、液晶の初期配向を制御する配向膜ORI1、ORI2が設けられている。透明ガラス基板SUB1、SUB2のそれぞれの外側の表面には、偏光軸が直交して配置(クロスニコル配置)された偏光板POL1、POL2がそれぞれ設けられている。
【0063】
薄膜トランジスタTFTや蓄積容量Cstgの詳細については、例えば前記した米国特許第5,598,285号明細書において、断面を以って説明されている。
【0064】
図1及び図2で示される実施例の構成において、ゲート信号線GLは導電膜g1で構成されている。このゲート信号線GLの導電膜g1はゲート電極GTの導電膜g1と同一製造工程で形成され、かつ一体に構成されている。このゲート信号線GLにより、外部回路からゲート電圧Vgをゲート電極GTに供給する。
【0065】
図2では、ゲート信号線GLをアルミニウム(Al)で形成し、その上にアルミニウムの陽極酸化膜AOFを設けている。
【0066】
なお、ゲート信号線GLは上記アルミニウム(Al)に限らずクロム(Cr)やこれとクロム・モリブデン合金(Cr−Mo)との積層、その他、金属又は合金材料の単層又は多層に代えてもよく、また上記陽極酸化膜AOFはゲート信号線GLの材料の選択によっては形成しなくてもよい。ゲート信号線GLは、前記の薄膜トランジスタTFTのゲート電極GTと共に形成される。
【0067】
対向電極(コモン電極又は共通電極)CTはゲート電極GTおよびゲート信号線GLと同層の導電膜g1で構成されている。
【0068】
また、対向電極CT上にもアルミニウム(Al)の陽極酸化膜AOFが設けられている。但し、上記のゲート信号線の場合と同様、その材料を適宜変更することができ、また陽極酸化膜を形成しなくてもよい。本実施例の場合、対向電極CTは陽極酸化膜AOFで覆われていることから、データ信号線DLと接近させても、それらが短絡する確率を低減できる。また、それらを交差させて構成させることもできる。
【0069】
対向電圧信号線CLも導電膜g1で構成されている。本実施形態においては、この対向電圧信号線CLの導電膜g1をゲート電極GT、走査信号線GLおよび対向電極CTの導電膜g1と同一製造工程で形成し、かつ対向電極CTと一体としている。
【0070】
この対向電圧信号線CLにより、外部回路から供給される電圧で対向電極の電位をほぼ安定に保つ。本実施例では、対向電圧信号線CL上にもアルミニウム(Al)の陽極酸化膜AOFが設けられているが、その必然性及び長所は上記ゲート信号線や対向電極で述べたとおりである。
【0071】
絶縁膜GIは、薄膜トランジスタTFTにおいてゲート電極GTから後述の半導体層ASに電界を与えるためのゲート絶縁膜として使用される。そして、表示領域を作製するプロセス上、絶縁膜GIはゲート電極GTのみならずゲート信号線GLの上層にも形成されている。
【0072】
絶縁膜GIとしては、例えばプラズマCVDで形成された窒化シリコン膜(SiN)が選ばれ、1200〜2700Åの厚さに(本実施例では、2400Å程度)形成される。ゲート絶縁膜GIは表示領域ARの全域に形成され、周辺部は後述の外部接続端子Td,Tgを露出するよう除去されている。また、絶縁膜GIはデータ信号線GLおよび対向電圧信号線CLとデータ信号線DLの電気的絶縁にも寄与している。
【0073】
非晶質シリコンからなるi型半導体層ASは、200〜2200Åの厚さに(本実施例では、2000Å程度の膜厚)で形成される。薄膜トランジスタTFTでは、i型半導体層ASは電界効果トランジスタのチャネルを構成する。
【0074】
i型半導体層ASの上にはリン(P)をドープしたN(+)型非晶質シリコン半導体層d0が形成され、後述の金属又は合金材料からなるデータ信号線DLの分岐部分とのオーミックコンタクトを図り、i型半導体層ASにキャリア(電子又は正孔)を注入しやすくしてある。N(+)型非晶質シリコン半導体層d0は、上記ゲート電極GTからの電界が印加されるi型半導体層ASのチャネルの領域上でソース側、ドレイン側の2つに分離されている。
【0075】
ゲート絶縁膜GIの上部には、データ信号線DLとこれから薄膜トランジスタTFTに分岐するドレイン電極、上記のチャネル上でドレイン電極と対向するソース電極及びこれに接続する画素電極が形成される。
【0076】
ソース電極及びドレイン電極の定義は、薄膜トランジスタTFTの動作条件に依存するため、データ信号線DLから薄膜トランジスタTFTに分岐するドレイン電極がソース電極として機能し、これに対向するソース電極がドレイン電極として機能する場合もあるが、ここでは便宜的に上記のような名称を付けて説明する。
【0077】
図1〜図3に示した実施例では、データ信号線DL、ドレイン電極、ソース電極及び画素電極PXを同じプロセスで形成することもできる。データ信号線DLはゲート絶縁膜GI上又はこの上に形成されたi型半導体層AS上に形成される。これに対し、ドレイン電極及びソース電極は、このi型半導体層AS上に形成されたN(+)型半導体層d0の上に形成されることが異なる。データ信号線DLは、スパッタで形成した500〜1000Åの厚さのクロム(Cr)膜でなる導電膜d1とアルミニウム(Al)膜でなる導電膜d2との積層で構成する。
【0078】
導電膜d1として、Cr膜の他に高融点金属(Mo、Ti、Ta、W)膜、高融点金属シリサイド(MoSi2 、TiSi2 、TaSi2 、WSi2 )膜を用いることもできる。
【0079】
導電膜d2はAlのスパッタリングで3000〜5000Åの厚さに(本実施例では、4000Å程度)形成される。Al膜はCr膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極SD1、ドレイン電極SD2および映像信号線DLの抵抗値を低減したり、ゲート電極GTやi型半導体層ASに起因する段差乗り越えを確実にする(ステップカバーレッジを良くする)働きがある。また、データ信号線DL、ドレイン電極、ソース電極及び画素電極PXの何れも、ゲート信号線GLのようにCr膜d1のみという、単層の金属膜でも形成できる。後述する図5はデータ信号線DL及びこれから分岐した薄膜トランジスタTFTのドレイン電極SDを単層の金属膜で形成した例を示す。
【0080】
画素電極PXは対向電圧信号線CL上に形成された絶縁膜GI上に形成されている。この画素電極PXと対向電圧信号線CLとの重ね合わせは、蓄積容量(静電容量素子)Cstgを構成する。
【0081】
図5に示されたように、データ信号線DL(dl)、ドレイン電極、ソース電極及び画素電極PXの上部には、保護膜(パッシベーション膜)PSV1を形成する。保護膜PSV1は、窒化シリコン等の絶縁性材料からなる。その上面には、ポリイミド等の有機材料からなる配向膜ORI1を形成してある。
【0082】
《表示領域周辺の構成》
図4は上下の透明ガラス基板(上部透明ガラス基板と下部透明ガラス基板、以下単に下基板、上基板とも言う)SUB1,SUB2を含む表示パネルPNLの表示領域又はマトリクスと呼ばれる領域(AR)周辺の平面を示す図である。また、図5は、左側にゲート信号線の検査端子GPと複数の対向電圧信号線CTに電気的に接続されてその電位を安定化する対向電圧バス線CB2が配置されるパネル端部のシール部付近を示す断面図である。なお、図5では、薄膜トランジスタTFTおよび各種電極、端子を形成した下基板SUB1側をTFTSUB、カラーフィルタFILやブラックマトリクスBMを形成した上基板SUB2側をOPSUBとして示してある。
【0083】
このパネルの製造では、小さいサイズであればスループット向上のため1枚のガラス基板で複数個分のデバイス(パネル部品)を同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化された大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。
【0084】
図4及び図5は後者の例を示すもので、両図とも上下基板SUB1,SUB2の切断後を表している。上記いずれの場合も、完成状態ではゲート信号線GL及びデータ信号線DLと外部回路との接続端子群Tg,Td並びに対向電圧信号線CTに電位を与える端子(対向電極端子)TC1,TC2が存在する部分(図で上辺と左辺の)は,それらを露出するように上基板SUB2の大きさが下基板SUB1よりも内側になるように制限されている。
【0085】
端子群Tg,Tdは、それぞれゲート信号供給回路接続用端子、データ信号供給回路接続用端子と各々に対応する引出配線部を集積回路チップが搭載されたテープキャリアパッケージ毎に複数本まとめて記したものである。この集積回路チップの実装方法に関しては、例えば上記米国特許第5、598、285号明細書に詳述されている。
【0086】
各群のマトリクス部から外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。これは、テープキャリアパッケージの配線ピッチ及び接続端子ピッチと表示パネルPNLのデータ信号線DL、ゲート信号線GLのピッチの差を調整するためである。
【0087】
また、対向電極端子TC1,TC2は、対向電極CTに対向電圧を外部回路から与えるための端子である。対向電圧信号線CLは、表示領域ARに関してゲート信号供給回路用端子Tg側とその反対側(図では左右側)に引き出し、各対向電圧信号線を共通バスラインCB(CB1,CB2)でそれぞれ一纏めにして対向電極端子CTMに接続している。
【0088】
透明ガラス基板SUB1、SUB2の間には夫々の縁に沿って、液晶封入口INJを除き、エポキシ樹脂等からなるシール材SLの枠が形成され、この枠内の空間に液晶材料の層(液晶層)LCが封止される(図5の右側参照)。即ち、この空間が液晶封止領域となる。配向膜ORI1、ORI2の層は、液晶封止領域の内側に形成される。下部配向膜ORI1は、下部透明ガラス基板SUB1側の液晶層に対向する主面の上部に形成された保護膜PSV1の上面に形成される。偏光板POL1、POL2はそれぞれ下部透明ガラス基板SUB1、上部透明ガラス基板SUB2の外側の表面(液晶封止領域に対向しない面)に構成されている。
【0089】
この液晶表示装置は、下部透明ガラス基板SUB1側、上部透明ガラス基板SUB2側で別個に種々の層を積み重ね、シール材SLの枠状のパターンを上部透明ガラス基板SUB2側に形成する。下部透明ガラス基板SUB1と上部透明ガラス基板SUB2とを重ね合わせ、シール材SLの開口部INJから液晶材料を注入した後、注入口INJをエポキシ樹脂などで封止し、上下基板を切断することによって組み立てられる。このシール材SLの枠内は、液晶材料が封止されて液晶封止領域となる。
【0090】
《実施例の詳細》
図6は下部ガラス基板SUB1上に形成されたアクティブ・マトリックス型液晶表示装置の回路構成の概要を示す模式図である。下部ガラス基板SUB1の長辺方向に延びた2本のゲート信号線GLと基板の短辺方向に延びた2本のデータ信号線DLで囲まれた空間毎に薄膜トランジスタTFTを有する複数の画素が配置されている。各画素毎に示される容量の記号は液晶層を挟んで対向する画素電極と対向電極を示す。
【0091】
図示した複数の画素のうち、ハッチングされた領域にある画素群は表示領域AR内に配置されたもので、その周囲にある画素群は表示領域ARの外側に配置された画像表示に寄与しないダミーの画素である。
【0092】
この表示領域に配置されたゲート信号線GL、これに沿って延びる対向電圧信号線CL、及びデータ信号線DLは表示領域の外側に延在している。
【0093】
各々のゲート信号線GLの表示領域の一端から外側へ出た配線部分には、パネルPNL外部に設けられたゲート信号供給回路との接続端子TGが設けられ、他端から外側に出た部分にはその結線状態を検査するための検査端子GPが設けられている。
【0094】
各々のデータ信号線DLの表示領域の一端から外側へ出た配線部分には、パネルPNLの外部に設けられたデータ信号供給回路との接続端子TDが設けられ、他端から外側に出た部分にはその結線状態を検査するための検査端子DPが設けられている。
【0095】
複数の対向電圧信号線CLは、表示領域ARの一端から外側へ出た配線部分で対向電圧バス配線(コモン・バスライン)CB1に接続され、他端から外側へ出た部分で対向電圧バス配線CB2に接続されている。
【0096】
対向電圧バス配線CB1は表示領域の一端側に形成された対向電極端子TC1で、対向電圧バス配線CB2は表示領域ARの他端側に形成された対向電極端子TC2で夫々パネルPNL外部に設けられた電源回路に接続され、パネルPNL上に形成された各画素の対向電極CT(図1参照)の電位を安定に保つ。
【0097】
図7は表示領域ARの外側に延びたゲート信号線GLの検査端子GPの構造の平面図であり、図8は図7の要部の断面図で、図8(a)は図7のVIIIa −VIIIa 線に沿った断面図、図8(b)および同(c)は図7のVIIIb −VIIIb 線に沿った断面図である。
【0098】
図8(a)に示したように、検査端子GPは、ゲート信号線GL上部に形成された絶縁膜GIに形成された開口でゲート信号線glに接する部分からゲート絶縁膜GI上に形成された部分へ延びた形状を有する。このため、検査端子GPは液晶層の近くに配置され、その残留電荷等の液晶層への影響が無視できない(表示領域への光漏れの発生)。
【0099】
この対策として、本実施例では、絶縁膜GI上の表示領域ARと検査端子GPとの間に新たに導電層SHを設けた(図8(a))。以下、これを便宜的にシールド電極と呼ぶ。そして、ゲート信号線GIの電位に対し、シールド電極SHの電位が変わり得るよう、このシールド電極SHに外部回路を接続した結果、上記第1の課題(表示領域への予期せぬ光漏れ)はほぼ解消された。上記光漏れの原因が上記残留電荷と考えると、シールド電極SHにゲート信号線以外の電圧源を結線することで、残留電荷により形成される電気力線が表示領域に到達せず、シールド電極でほぼ終端させられたものと考えられる。
【0100】
シールド電極SHをゲート信号線GLを覆う絶縁膜GI上に延ばすと、検査端子GPからゲート信号線GL沿いに表示領域ARに向かう予期せぬ発光(出射光)の延びが抑えられる。
【0101】
シールド電極SHのゲート信号線GLの延伸方向に沿った寸法を、検査端子GPのそれより長くするほど、光漏れが抑止される。
【0102】
下部ガラス基板SUB1の主面上に複数のゲート信号線GLと、対向電圧信号線CL又は上記ゲート信号線と別の回路系統に接続された導電層とを交互に配置する場合、図8(b)のように夫々の対向電圧信号線の上面に至る開口を絶縁膜GIに形成し、シールド電極SHと対向電圧信号線を接するとよい。これにより、シールド電極SH自体のチャージアップが抑えられる。また、シールド電極SHを、対向電圧信号線CLのようにゲート信号線GLに比べて電位変動の少ない配線に接続すると光漏れが確実に防止できる。
【0103】
このシールド電極は、図8(a)に示したような検査端子GPをゲート信号線GL又はデータ信号線DLに設けた液晶表示装置に適用して有効である。
【0104】
ゲート信号線GLに沿った画素の辺はデータ信号線DLに沿ったそれより短いため、表示領域の周囲にダミー画素を配してもゲート信号線の検査端子については光漏れを解消しきれない。この場合、シールド電極SHの効果は、ゲート信号線GLの検査端子GPにおいて効果が際立つ。
【0105】
また、ゲート信号線GL沿いに対向電圧信号線CLを配するIPS型の液晶表示装置では、図8(b)に示したような構成が採用できるため、その効果が大きい。
【0106】
本発明の実施に際し、ゲート信号線GLの検査端子GPとこれに対向する上記表示領域ARの端部との距離(図5のL2)は、画素のゲート信号線GLの延在方向に沿った長さ(図5のL1)の4倍以上、すなわち1画素を構成する3色の単位画素分離した距離以上に設定するとよい。
【0107】
なお、上記した表示領域ARの端部の定義は、表示領域ARの端部の画素の基板端部側に位置したデータ信号線DLの画素領域側の辺を基準としても、また遮光膜(ブラックマトリクス)BMの開口の基板端部に最も近い縁を基準としてもよい(基準設定の差は、誤差範囲であるため)。
【0108】
ゲート信号線GLやデータ信号線DLの表示領域ARの外側におけるピッチは、検査端子GPのピッチに合せてある。これらの表示領域AR内のピッチと検査端子GPのピッチが異なるとき、ゲート信号線GL又はデータ信号線DLには表示領域ARでの延在方向に対し表示領域AR外で所定の角度で曲がる部分(図7にGL’で示す)ができる。この場合、検査端子GPでの光漏れは、この曲がり部分GL’においても顕著となる。このような問題もシールド電極SHを設けたことにより解消される。
【0109】
上記曲がり部分GL’からの光漏れを抑止するには、上記の表示領域ARの端部から曲がり部分GL’までの距離を、上記したように画素のゲート信号線GLの延在方向に沿った長さの4倍以上とするとよい。
【0110】
検査端子GP及びシールド電極SHは、導電性を有する酸化物材料(ITO、酸化錫等)で形成するとよい。液晶層の近くに配置する場合、金属層に比べて液晶層汚染の心配ない。
【0111】
表示領域ARの外側に延びた複数の対向電圧信号線CLは表示領域の外側において対向電圧信号線CLの延伸方向と交差する方向に延び、且つこれと離間して形成された対向電圧バス配線CB2、これらの導電層の上部に形成された絶縁膜GI及び保護膜PSV1と表示領域ARの外側で絶縁膜GI及び保護膜PSV1に設けられた開口CLC,CBC2(CBC2a,CBC2b)を通して対向電圧信号線CLと対向電圧バス配線CB2に夫々接し、且つ保護膜PSV1上に形成された部分を有する導電層CC2とを有する。
【0112】
ゲート絶縁膜GIや保護膜PSV1の形成時に、複数の対向電圧信号線CLと対向電圧バス配線CB2とを離しておく。対向電圧信号線CLと対向電圧バス配線CB2は、絶縁膜GI及び保護膜PSV1を形成した後、これらの絶縁物層に夫々の導電層に至る開口を形成し、一方の開口で対向電圧信号線CLに接した導電層CC2を保護膜PSV1上を経て他方の開口に延ばし、対向電圧バス配線CB2に接触させる。
【0113】
このような構成としたことにより、ゲート絶縁膜GIや保護膜PSV1形成において対向電圧信号線CLの各々に発生した電荷(静電気)は対向電圧バス配線CB2に入らない。
【0114】
対向電圧バス配線CB2には余剰の電荷が蓄積されないため、特にプラズマCVD(Chemical Vapor Deposition )によりゲート絶縁膜GI又は保護膜PSV1を形成する場合、プラズマやこれを発生する電極と対向電圧信号線CL、対向電圧バス配線CB2等の基板上部に配置された導電層との間にこれら導電層を断線させるような放電は生じなくなる。
【0115】
図8(b)に示した実施形態では、対向電圧バス配線CB2をゲート絶縁膜GIの下部に形成された第1の部分CB2aと絶縁膜GIと保護膜PSV1との間に形成された第2の部分CB2bの2層を積層した構造とし、第1の部分CB2aの上面に至る開口を保護膜PSV1と絶縁膜GIとに、第2の部分CB2bの上面に至る開口を保護膜PSV1に夫々形成し、各々の開口において第1の部分CB2a及び第2の部分CB2bに接するように導電層CC2を形成する。
【0116】
対向電圧信号線CLと対向電圧バス配線CB2とを導電層CC2で接続するため、接続部での抵抗上昇が対向電極端子TC2(図4参照)から供給される電位を変動させる可能性がある。この局部的な抵抗上昇を予め相殺するため、対向電圧バス配線CB2を2層構造とし、ここでの抵抗を低減した。
【0117】
対向電極端子TC2の抵抗低減も、導電層CC2の接続部で抵抗上昇が生じた場合、これを相殺するに効果的なものとして推奨される。
【0118】
図9は対向電圧バス配線CB2を構成する第1の部分CB2aと第2の部分CB2bの間を電気的に接続する構造例を説明する要部断面図である。
【0119】
図9に示したように、対向電極端子TC2は、対向電圧バス配線の第1部分CB2aに絶縁膜GIと保護膜PSV1とに形成された開口で接し、第2部分CB2bに保護膜PSV1に形成された開口で接する導電層TERを、これらの開口間で保護膜PSV1上に延ばして形成する。
【0120】
表示領域ARと対向電圧バス配線CB2との間の保護膜PSV1上に対向電圧信号線の延伸方向と交差する方向に延びた導電層SHを配置し、これを保護膜PSV1に形成された開口(SHCに相当)において複数の対向電圧信号線CLと夫々接する。
【0121】
これにより、各対向電圧信号線CL間の電位のばらつきを補正することができる。上記したように対向電圧信号線CLの電位を安定に保つため、対向電圧バス配線CB2の面積を2層構造の採用等で大きくしていたが、導電層SHは対向電圧バス配線CB2の働きを助けるため、対向電圧バス配線を小さくすることができる。この導電層SHの採用は、液晶パネルPNLの表示領域ARの周囲を狭くする所謂「狭額縁化」に好適である。
【0122】
図から明らかなように、この導電層は上述の第1の問題を解決するために用
いたシールド電極SHと類似する。換言すれば、この導電層は上述のシールド電極の機能も兼ねるものである。
【0123】
導電層SHを採用する一例として、図8(c)には対向電圧信号線CLを導電層CC2と接する部分と導電層SHと接する部分との間で絶縁膜GIと保護膜PSV1との間に、導電層SHと接する部分から表示領域ARに延びる部分で絶縁膜GIの下部に別けて形成し、この分断された対向電圧信号線は保護膜PSV1又はこれと絶縁膜GIに形成された開口において夫々導電層SHと接して電気的に接続されている。導電層SHは、これらの開口間に保護膜PSV上に形成された部分を有する。
【0124】
この構造は、前記第2の課題をより確実に解決するものであり、プラズマCVDのプロセス条件が予想以上に基板上の導電層にダメージを与えることを考慮したものである。プラズマから対向電圧信号線に多量の電荷が入ると、対向電圧信号線の端部とこれと離間した対向電圧バス配線CB2との間に放電が生じる。この放電による電流で、対向電圧信号線が溶けて断線する。
【0125】
この問題に対し、絶縁膜GIの形成時にて表示領域から延びる対向電圧信号線CLの端部を対向電圧バス配線CB2から離し、保護膜PSV1の形成時には対向電圧信号線CLの端部を対向電圧バス配線CB2に近づけながらも、その表示領域へ延伸する部分を除く(先に絶縁膜GI下部に形成してしまう)ことで、この対向電圧信号線CLへの電荷の注入量を低減することができる。
【0126】
図8(c)の実施例では、対向電圧信号線CLの表示領域AR側をゲート絶縁膜GIの下部に、対向電圧バス配線CB2側を絶縁膜GIと保護膜PSV1との間に配したが、表示領域AR側における対向電圧信号線CLの配置によっては、表示領域AR側と対向電圧バス配線CB2側における配置関係を逆転させてもよい。
【0127】
導電層SHを採用する場合、これと対向電圧信号線CLとが接する領域SHCの対向電圧信号線CLの延伸方向に沿う長さは、導電層SH自体の対向電圧信号線CLの延伸方向に沿う長さの半分以上とするとよい。これにより、対向電圧間の導電層SHの抵抗の低減が有利となる。
【0128】
複数の対向電圧信号線CLの対向電圧バス配線CB2に対向する端部は、図7に点線で示すように対向電圧信号線CLの延伸方向と交差する方向に延びた第2の対向電圧バス配線CB2’により電気的に接続してもよい。第2の対向電圧バス配線CB2’は、IPS型液晶表示装置でコモン・バスラインとして用いられたものである。本実施例の対向電圧バス配線CB2の採用により、上記の配線CB2’は不要となるが、対向電圧信号線CLと対向電極端子TC2との間の抵抗低減のために利用してもよい。
【0129】
本実施例の対向電圧バス配線CB2と併用するため、第2の対向電圧バス配線CB2’の幅は対向電圧バス配線CB2に比べて狭くできる。このため、ゲート絶縁膜GIや保護膜PSV1の成膜時に第2の対向電圧バス配線CB2’が対向電圧信号線CLとつながっていても、放電の確率は低く、対向電圧信号線CLの破損は無視できる(図7参照)。
【0130】
対向電圧バス配線CB2と導電層CC2とが接する絶縁物層の開口CBC2は、対向電圧バス配線CB2の延伸方向に沿って延び、対向電圧信号線CLと導電層CC2とが接する領域(開口)CLCの対向電圧信号線CLの延在方向に沿う長さは、対向電圧バス配線CB2と導電層CC2とが接する領域の対向電圧信号線CLの延伸方向に沿う長さ(所謂長手方向に対する幅)より大きい値を有する(図7参照)。
【0131】
対向電圧信号線CL、対向電圧バス配線CB2とも、できるだけ絶縁物層で覆うことが、これらの構成材料による液晶層の汚染を防ぐ上で好ましい。対向電圧バス配線CB2と導電層CC2とが接する領域に比べて、対向電圧信号線CLと導電層CC2とが接する領域(開口)CLCの形成スペースは限られるため、領域CBC2に比べて領域CLCを対向電圧信号線CLの延在方向に沿って長くするとよい。
【0132】
導電層CC2及び導電層SHは、導電性を有する酸化物材料(ITO、酸化錫等)で形成する。この利点は、前記したように、液晶層の汚染がないことである。
【0133】
図10は本発明の第2実施例を説明する要部平面図であり、対向電圧バス配線CB1に前記実施例と同様の構成を適用したものである。また、図11は〜図13図10の要部断面図であり、図11は図10のXI-XI 線に沿った断面図、図12は図10のXII-XII 線に沿った断面図、図13は図10のXIII-XIII 線に沿った断面図を示す。なお、図10では、図7に対して、CB1はCB2に、CBC1はCBC2に、SH1はSHに、SHC1はSHCに夫々対応する。ゲート信号線GLは図面左側の外に位置するゲート信号供給端子Tg(図4参照)に延びる。
【0134】
前記したような放電による導電層の破壊(静電破壊)はゲート信号線GLでも起こる。ゲート信号供給端子Tgでは、ゲート信号線GLの配線層面積が広がる部分も生じ得るため、その対策を講じることが望ましい。
【0135】
上記の対策として、図6に示したような保護ダイオードDG1を設ける。その平面構造を図10に、断面構造を図13に夫々示す。保護ダイオードDG1の一端はゲート信号線GLに配線層GLBを経由して、他端はダイオードバス配線BDGに配線層DIgを経由して接続される。
【0136】
ダイオードバス配線BDGは図6に示すように各ゲート信号線GLに配置されたダイオードの他端に接続され、特定のゲート信号線に生じた異常電流をこれらのゲート信号線GL分配し、特定のゲート信号線の破損を防ぐ。
【0137】
ダイオードの断面は、絶縁膜GI及び保護膜PSV1に形成されたスルーホールTHa,THd及び保護膜PSV1に形成されたスルーホールTHb,THcを通した配線構造を有し、上記のi半導体層ASとともに形成されたチャネルを有する。配線層GLB,DIgはゲート信号線GL等と共に、配線層DIdはデータ信号線DL等と共に、同じプロセスで形成される。
【0138】
図14は本発明の第3実施例を説明する図7のXIV −XIV に沿った断面図である。図6及び図7に示したように、第1の方向に延伸する複数のゲート信号線GLや対向電圧信号線CLと、この第1の方向に交差する第2の方向に延伸する複数のデータ信号線DLと、2本のゲート信号線GL又は対向電圧信号線CL及び2本のデータ信号線DLで囲まれた領域に応じて形成される画素とが配置され、ゲート信号線GLや対向電圧信号線CLの上部とデータ信号線DLの下部との間にゲート絶縁膜GIが、またデータ信号線DLの上部に保護膜PSV1が夫々形成され、ゲート信号線GL、対向電圧信号線CL、及びデータ信号線DLの少なくとも一方は、表示領域ARの外側に延び、表示領域AR外側で絶縁膜GIや保護膜PSV1に形成された開口により導電層GP,SHに接し、且つ導電層GP,SHは保護膜PSV1上に形成された部分を有する液晶表示装置において、これらの導電層GP,SHのプロセス評価を行うために、図7及び図13に示すように、表示領域ARの外側にゲート絶縁膜GIの下部に導電膜PAT1を、またゲート絶縁膜GIと保護膜PSV1の間に導電膜PAT2を形成する。そして、ゲート絶縁膜GIと保護膜PSV1に導電膜PAT1上面に至る第1開口を、保護膜PSV1に導電膜PAT2上面に至る第2開口を互いに離間して形成し、且つ第1及び第2開口の内部から各々の開口を囲む保護膜PSV1上部に広がる導電膜ITO1を導電層GP,SHとともに導電膜PAT1,PAT2より光透過率の高い導電性材料で形成する。
【0139】
導電層GP,SHをITOなどの光透過率の高い導電性材料で形成する場合、図14に示したように、これらの導電層や保護膜PSV1の形成結果(プロセス状態)を2種類の開口の底部の面積WPAS の夫々と導電膜ITO1の面積WITO の比から光学的に評価することができる。本実施例では、導電膜ITO、保護膜PSV1、及び絶縁膜GIの積層を通して、各々のWPAS を観察することができる。
【0140】
また、第1開口に形成される導電膜ITO1と第2開口に形成される導電膜ITO1を保護膜PSV1上で互いに離間させることで、上記のプロセス評価の精度が上がる。
【0141】
導電膜PAT1はゲート信号線GL等と、導電膜PAT2はデータ信号線DL等と同じプロセスで形成してもよい。導電膜PAT1,PAT2は導電膜ITOより光透過率の低い材料であれば十分なため、ゲート信号線GLやデータ信号線DL等と接続する必要はなく、またこれらの信号線に雑音信号を入れないために、これらの信号線とは電気的に接続しない方が望ましい。
【0142】
光透過率の高い導電性材料としては、前記と同様に導電性を有する酸化物材料(ITO、酸化錫等)を用いることが推奨される。
【0143】
【発明の効果】
以上説明したように、本発明によれば、ITOの検査端子を液晶封止領域に設けた場合の表示領域の端部に位置する画素における光漏れが回避できる。また、プラズマを用いたCVD(化学的気相成長法)等で絶縁膜を形成する際の放電に起因する対向電圧信号線の溶断や、隣接配線の短絡など防止できる。さらに、各ゲート線の断線評価が可能となり、信頼性の高い液晶表示装置を提供することができる。
【図面の簡単な説明】
【図1】本発明を適用したアクティブ・マトリクス型のカラー液晶表示装置の1画素とその周辺を説明する要部平面図である。
【図2】図1のII−II切断線に沿った画素付近の断面図である。
【図3】図1のIII −III 切断線に沿った画素付近の断面図である。
【図4】上下の透明ガラス基板を含む表示パネルの表示領域の周辺の構成を説明する平面図である。
【図5】液晶パネル端部のシール部付近の構成を示す断面図である。
【図6】下部ガラス基板上に形成されたアクティブ・マトリックス型液晶表示装置の回路構成の概要を示す模式図である。
【図7】表示領域ARの外側に延びたゲート信号線の検査端子の構造を説明する平面図である。
【図8】図7の要部を説明する断面図である。
【図9】対向電圧バス配線を構成する第1の部分と第2の部分の間を電気的に接続する構造例を説明する要部断面図である。
【図10】本発明の第2実施例を説明する要部平面図である。
【図11】図10のXI−XI線に沿った断面図である。
【図12】図10のXII − XII線に沿った断面図である。
【図13】図10のXIII−XIII線に沿った断面図である。
【図14】本発明の第3実施例を説明する図7のXIV −XIV に沿った断面図である。
【符号の説明】
GL ゲート信号線
CL 対向電圧信号線
DL データ信号線
TFT 薄膜トランジスタ
Cstg 蓄積容量
PX 画素電極
CT 対向電極
LC 液晶
BM ブラックマトリクス
GP 検査端子。

Claims (4)

  1. 第1の基板と第2の基板とシール材とで形成された液晶封止領域を有し、
    第1の基板は一対のゲート信号線とデータ信号線に囲まれた画素を有し、複数の画素から表示領域が構成され、
    前記ゲート信号線と前記データ信号線の間にゲート絶縁膜を有し、前記データ信号線より上層に保護膜を有し、
    第1の基板上に形成された画素電極と対向電極の間の電界により表示を制御する液晶表示装置において、
    前記液晶封止領域に、前記表示領域の外側に設けられた検査端子を有し、該検査端子は前記ゲート信号線と前記ゲート絶縁膜及び前記保護膜を貫通する開口で接続され、
    前記表示領域と前記検査端子の間に前記ゲート信号線に比べて電位変動の少ない配線に接続されたシールド電極を有することを特徴とする液晶表示装置。
  2. 前記検査端子及び前記シールド電極が導電性を有する酸化物で形成されていることを特徴とする請求項1に記載の液晶表示装置。
  3. 前記シールド電極の前記ゲート信号線の延在方向に沿った寸法は、前記検査端子の前記ゲート信号線の延在方向に沿った寸法より長いことを特徴とする請求項2に記載の液晶表示装置。
  4. 前記シールド電極が、ブラックマトリクスの開口の基板端部に最も近い縁より外側にあることを特徴とする請求項2に記載の液晶表示装置。
JP13526099A 1999-05-17 1999-05-17 液晶表示装置 Expired - Fee Related JP3766563B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP13526099A JP3766563B2 (ja) 1999-05-17 1999-05-17 液晶表示装置
US09/572,836 US6801288B1 (en) 1999-05-17 2000-05-16 Liquid crystal display device
KR1020000025986A KR100340803B1 (ko) 1999-05-17 2000-05-16 액정표시장치
TW089109489A TWI252362B (en) 1999-05-17 2000-05-17 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13526099A JP3766563B2 (ja) 1999-05-17 1999-05-17 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2000321592A JP2000321592A (ja) 2000-11-24
JP3766563B2 true JP3766563B2 (ja) 2006-04-12

Family

ID=15147553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13526099A Expired - Fee Related JP3766563B2 (ja) 1999-05-17 1999-05-17 液晶表示装置

Country Status (4)

Country Link
US (1) US6801288B1 (ja)
JP (1) JP3766563B2 (ja)
KR (1) KR100340803B1 (ja)
TW (1) TWI252362B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3628997B2 (ja) * 2000-11-27 2005-03-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法
KR100800318B1 (ko) * 2001-12-20 2008-02-01 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널 및 그 제조방법
TW594177B (en) * 2003-07-23 2004-06-21 Hannstar Display Corp Liquid crystal display panel for eliminating flicker
JP4462981B2 (ja) * 2004-03-29 2010-05-12 Nec液晶テクノロジー株式会社 アクティブマトリクス基板及び該基板を備える液晶表示装置
JP4381938B2 (ja) * 2004-09-09 2009-12-09 シャープ株式会社 液晶表示パネル及びその検査方法並びにそれに用いる検査装置
KR100977500B1 (ko) * 2005-04-19 2010-08-23 후지쯔 가부시끼가이샤 액정 표시 장치 및 배향 처리 방법
KR101293950B1 (ko) * 2006-06-30 2013-08-07 삼성디스플레이 주식회사 표시기판 및 이를 갖는 표시패널
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
CN101449202B (zh) * 2006-08-31 2011-02-09 夏普株式会社 显示面板和包括该显示面板的显示装置
US7896854B2 (en) 2007-07-13 2011-03-01 Bacoustics, Llc Method of treating wounds by creating a therapeutic solution with ultrasonic waves
JP4829260B2 (ja) * 2008-02-05 2011-12-07 三菱電機株式会社 液晶表示装置
JP5306784B2 (ja) * 2008-11-18 2013-10-02 株式会社ジャパンディスプレイ 表示装置
WO2012090794A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 半導体装置およびその製造方法
KR101843872B1 (ko) * 2011-06-27 2018-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6360718B2 (ja) * 2014-05-16 2018-07-18 株式会社ジャパンディスプレイ 表示装置
TWI544272B (zh) * 2015-04-17 2016-08-01 元太科技工業股份有限公司 顯示裝置
CN115616803A (zh) * 2018-03-14 2023-01-17 群创光电股份有限公司 电子装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960014823B1 (ko) * 1991-03-15 1996-10-21 가부시기가이샤 히다찌세이사구쇼 액정표시장치
JP3205373B2 (ja) 1992-03-12 2001-09-04 株式会社日立製作所 液晶表示装置
JP2907629B2 (ja) 1992-04-10 1999-06-21 松下電器産業株式会社 液晶表示パネル
DE69332575T2 (de) 1992-09-18 2003-11-20 Hitachi Ltd Flüssigkristall-Anzeigevorrichtung
JPH081502B2 (ja) * 1993-06-21 1996-01-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
JP2917786B2 (ja) 1993-12-27 1999-07-12 日本電気株式会社 自然言語インタフェース方式
TW354380B (en) * 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
JP2708098B2 (ja) 1995-04-28 1998-02-04 株式会社日立製作所 液晶表示装置
JP2787661B2 (ja) 1995-07-27 1998-08-20 株式会社日立製作所 液晶表示装置
TW477905B (en) 1995-06-14 2002-03-01 Hitachi Ltd Liquid crystal display device formed of high resistance black matrix with wide view angle
JP3767154B2 (ja) * 1997-06-17 2006-04-19 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
JP3119228B2 (ja) * 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
JP3634138B2 (ja) * 1998-02-23 2005-03-30 株式会社 日立ディスプレイズ 液晶表示装置

Also Published As

Publication number Publication date
KR20000077277A (ko) 2000-12-26
JP2000321592A (ja) 2000-11-24
KR100340803B1 (ko) 2002-06-20
US6801288B1 (en) 2004-10-05
TWI252362B (en) 2006-04-01

Similar Documents

Publication Publication Date Title
JP3766563B2 (ja) 液晶表示装置
KR100373667B1 (ko) 액정 표시 장치
US9164344B2 (en) Liquid crystal display device and method of repairing bad pixels therein
KR100697903B1 (ko) 액정표시장치
JP4858820B2 (ja) アクティブマトリクス基板及び液晶表示装置並びにその製造方法
KR100461484B1 (ko) 액정 표시 장치
KR100467920B1 (ko) 액정표시장치
US7440040B2 (en) Liquid crystal display device with storage electrode extension
US7551257B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
KR101098084B1 (ko) 액정 표시 장치
US6954246B2 (en) Liquid crystal display
JPH1010493A (ja) 液晶表示装置および液晶表示基板
KR100532087B1 (ko) 액정표시장치
US7773165B2 (en) Liquid crystal display
US9400409B2 (en) Liquid crystal display
JPH11295712A (ja) 液晶表示装置
JP2012234187A (ja) 表示装置
KR20070016567A (ko) 액정 표시 장치
JPH10170939A (ja) 液晶表示装置
KR20080000859A (ko) 표시 장치
KR20070072133A (ko) 수평전계방식 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3766563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110203

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110203

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110203

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110203

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130203

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140203

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees