KR100340803B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100340803B1
KR100340803B1 KR1020000025986A KR20000025986A KR100340803B1 KR 100340803 B1 KR100340803 B1 KR 100340803B1 KR 1020000025986 A KR1020000025986 A KR 1020000025986A KR 20000025986 A KR20000025986 A KR 20000025986A KR 100340803 B1 KR100340803 B1 KR 100340803B1
Authority
KR
South Korea
Prior art keywords
conductive layer
insulating layer
liquid crystal
layer
conductive
Prior art date
Application number
KR1020000025986A
Other languages
English (en)
Other versions
KR20000077277A (ko
Inventor
아시자와케이이치로
오오타마스유키
히키바마사유키
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20000077277A publication Critical patent/KR20000077277A/ko
Application granted granted Critical
Publication of KR100340803B1 publication Critical patent/KR100340803B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

제 1의 기판과 제 2의 기판의 적어도 한쪽에 형성된 액정밀봉영역으로부터 외측에 연재한 제 1의 도전층(GL), 이 제 1의 도전층을 덮는 절연층(GI) 및 표시영역(AR)의 외측에서 상기 제 1의 도전층에 접하고 또한 절연층상에 연재한 단자(GP)를 가지는 액정표시장치에 있어서, 상기 표시영역의 주연부에 위치하는 화소로의 빛 누설을 회피하기 위해, 본 발명은 상기 제 1의 도전층(GL)과는 전위가 다른 제 2의 도전층(SH)을 상기 절연층(GI)상의 표시영역(AR)과 단자(GP)와의 사이에 설치했다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은, 액정표시장치에 관한 것으로, 특히 화소마다 스위칭 소자를 배치한 액티브·매트릭스형의 액정표시장치에 관한 것이다.
각종의 화상표시장치용의 디스플레이 디바이스로서 액정표시장치가 넓게 보급되어 있다. 액정표시장치는, 적어도 한쪽이 투명한 2장의 절연기판(이하, 단순히 기판이라고 칭함)의 대향 간격에 액정분자를 가지는 액정조성물을 봉입하고, 상기 2장의 절연기판의 한쪽 또는 쌍방의 내면(주면)에 형성한 화소선택용의 전극간에 형성되는 전계에서 당해 액정분자의 배향을 제어하여 투명광 또는 반사광을 온/오프하는 것에 의해 화상을 표시하는 것이다.
특히, 박막트랜지스터(TFT)에 대표되는 스위칭 소자에서 화상표시동작을 제어하는 액티브·매트릭스형의 액정표시장치는, 소형 경량 또 고화질이라는 이점으로부터 컴퓨터등의 표시단말용의 디스플레이 디바이스로서 다용되고 있다.
상기와 같이, 액티브·매트릭스형의 액정표시장치는 화소마다 스위칭 소자가 배치되며, 이 스위칭 소자에서 전위가 제어되는 제 1의 전극(화소전극)과, 제 1의전극에 대해 전위변동이 적은 제 2의 전극(대향전극)을 가지고, 이들의 전극간에 발생하는 전계에 의해 액정조성물을 구성하는 액정분자의 배향상태를 제어하여 화상표시를 행하는 것이다.
또, 액티브·매트릭스형 액정표시장치는 상기의 전극이 2장의 기판 사이에 봉입된 액정분자로 인가하는 전계의 전기력선의 방향에 의해 2종류로 분류된다.
그 하나는, 액정조성물의 층(이하, 단순히 액정층이라고 함)을 끼워 전극을 대향시켜, 이들 전극간에 기판면에 대해서 종방향의 전계를 형성하는 소위 종전계방식(예를 들면, 일본특허공개 평 5-257142호 공보, 및 대응하는 미국특허 명세서 제 5,432,626호 명세서 참조)이다.
다른 하나는, 액정층에 대해서 전극의 전위를 어긋나게 하여, 기판면과 평행한 방향으로 전계를 형성하는 방식(일본국 특허 제 2,708,098호, 미국특허 명세서 제 5,754,266호 명세서 참조)이다.
후자의 방식은, 액정분자의 배향이 기판면 방향에 발생하는 전기력선에 의존하는 것으로부터, 면내 스위칭(In Plane Switching : IPS)방식, 혹은 횡전계방식이라고 칭한다.
IPS방식의 액정표시장치는, 상기 미국특허 명세서 제 5,754,266호 명세서에 개시되어 있는 바와 같이, 액정분자의 배향을 제어하는 전계를 발생하는 2종류의 전극을 박막트랜지스터(TFT)가 설치된 기판(TFT기판)측에 형성한 것도 있으며, 미국특허 명세서 제 5,598,285호 명세서에 개시되어 있는 바와 같이, 제 1 및 제 2의 전극의 한쪽을 TFT기판측에, 다른쪽을 또 다른 한쪽의 기판에 형성한 것도 있다.
어떠한 구성에 있어서도, 상기 제 1 및 제 2의 전극에는 각각 다른쪽의 전극에 대향하지 않는 영역이 존재하며, 특히 제 1의 전극의 그 영역에 대향하는 주면(즉, 액정층에 대향한 측)의 위에는 도전성의 박막을 형성하지 않도록 배선되어 있다. 이 기술에 관해서는, 차광막 즉 블랙 매트릭스재료의 저항치를 낮게 억제하도록 한 일본특허공개 평 7-191994호 공보등에 기재가 있다.
이와 같은 IPS방식의 액정표시장치에 관하여, 본 발명자들은, 박막트랜지스터(전계효과 트랜지스터)의 게이트전극에 제어신호를 전송하는 게이트선의 단선 검사단자를, 산화인디움(In2O3)에 1 ~ 5중량%의 산화규소(SnO2)를 첨가한 ITO(이디움·친·오키사이드)로 불리는 도전성재료로 형성했다.
이 재료는, 종래의 검사단자에 이용되고 있던 금속재료에 비해, 그 구성원소에 의한 액정층의 오염이 적고, 또 산화등에 의한 열화도 적다는 이점을 가진다. 한편, 상기 게이트선 및 상기 트랜지스터의 소스·드레인전극의 한쪽에 영상신호를 공급하는 데이터선을 ITO보다 도전율에 있어서 나은 금속재료로 형성했다.
상기 ITO로 이루어지는 검사단자는 상기 게이트선을 덮는 게이트 절연막 및 게이트 절연막과 상기 데이터선을 덮는 보호막(페시베이션막이라고 칭함)의 적어도 2종류의 절연막을 관통하는 구멍(개구 : 컨택트 홀)을 형성하고, 그 내부에서 게이트선에 접하고, 또 상기 보호막상에 인출되도록 형성했다.
또, 액정층을 밀봉하는 영역을 형성하는 실재의 도포부분과 표시영역(화상표시에 실제로 기여하는 영역)과의 사이에는, 소정의 스페이스를 설정하지 않으면 안된다.
이와 같은 조건하에서, 표시영역에 대한 주연부분의 면적을 좁게한다는 협액연화(狹額緣化)의 요청을 고려하여, 상기 ITO의 검사단자를 액정밀봉영역에 설치했다. 이것에 의해, 상기 ITO의 검사단자는 액정층에 가까운 위치에 배치된다.
그러나, 이와 같은 ITO의 검사단자를 가지는 액정표시장치를 동작시켰을때, 표시영역의 단부에 위치하는 화소에서 예기치 않은 빛 누설, 즉 검은 표시의 상태임에도 불구하고 상기 단부에 위치하는 화소에 있어서 표시색의 스트라이프(휘선)가 생긴다는 문제(제 1의 과제)가 있다.
또, 상기 제 2의 전극(대향전극)의 전위를 안정시키는 데에 있어서, 각 화소의 대향전극에 전압을 분배하는 대향전압 신호선의 각각을 기판단부에 배치한 공통배선(커먼·버스라인)에 도통시키는 것이 요청된다. 이 대향전압 신호선은 기판의 액정층에 대향하는 주면에 형성되는 이상, 대향전극과 동일하게, 그 위에 게이트 절연막, 보호막, 또는 오버코트막을 형성하고, 또한 액정층에 접하는 위치에 배향막을 형성하지 않으면 안된다. 따라서, 대향전압 신호선을 절연막으로 덮는 공정이 필요하게 된다.
그러나, 특히 플라즈마를 사용한 CVD(화학적 기상성장법)로 절연막을 형성할때, 절연막의 성장에 따라, 대향전압 신호선에 발생한 전하가 상기 공통배선에 유입되어 축척되면, 이 공통배선과 상기 플라즈마 또는 이것을 발생하는 적극과의 사이에 예기치 않은 방전이 발생한다.
이 방전에 원인으로 생각되는 전류가 대향전압 신호선으로 되돌아가고, 그 전력이 대향전압 신호선의 허용량을 초과하면, 대향전압 신호선을 구성하는 재료(크롬 등)가 녹아, 이것이 인접하는 다른 배선과 단락하거나, 대향전압 신호선 자체의 단선을 초래한다는 문제(제 2의 과제)가 있다.
또한, IPS방식의 액정표시장치의 화소전극 및 대향전극은, 상기 ITO 이외의 재료로 형성하는 것도 가능하다. 이 경우, 상기 보호막을 이루는 절연층 및 상기 검사단자를 이루는 ITO막의 성막상태를 평가하는 부분은, 상기 게이트선에서 검사단자를 추출하는 컨택트홀에 한정된다.
그러나, 이 컨택트홀의 형상은 각 게이트선의 단선평가를 가능한 한 동일 조건으로 행하기 위해, 같은 치수가 되도록 설계된다. 따라서, 이 콘택트홀만으로는 성막평가에 있어서 참조하는 데이터를 취할 수 없다는 문제(제 3의 과제)에 직면한다.
본 발명의 목적은, 상기의 검사단자의 구조, 대향전압 신호선의 레이아웃, 또는 ITO 재료 이외로 이루어지는 화소전극 및 대향전극의 적어도 하나를 채용한 경우에 발생하는 상술의 문제(제 1 ~ 제 3의 과제의 적어도 하나)를 해결한 액정표시장치를 제공하는 것에 있다.
도 1은 본 발명을 적용한 액티브·매트릭스형의 컬러 액정표시장치의 1화소와 그 주변을 설명하는 요부평면도,
도 2는 도 1의 Ⅱ-Ⅱ 절단선에 따른 화소부근의 단면도,
도 3은 도 1의 Ⅲ-Ⅲ 절단선에 따른 화소부근의 단면도,
도 4는 상하의 투명유리기판을 포함하는 표시패널의 표시영역의 주변의 구성을 설명하는 평면도,
도 5는 액정패널 단부(端部)의 실(seal)부 부근의 구성을 나타내는 단면도,
도 6은 하부 유리기판상에 형성된 액티브·매트릭스형 액정표시장치의 회로구성의 개요를 나타내는 모식도,
도 7은 표시영역(AR)의 외측으로 연장한 게이트 신호선의 검사단자의 구조를 설명하는 평면도,
도 8은 도 7의 요부를 설명하는 단면도,
도 9는 대향전압 버스배선을 구성하는 제 1의 부분과 제 2의 부분의 사이를 전기적으로 접속하는 구조예를 설명하는 요부단면도,
도 10은 본 발명의 제 2 실시예를 설명하는 요부평면도,
도 11은 도 10의 ⅩⅠ-ⅩⅠ선에 따른 단면도,
도 12는 도 10의 ⅩⅡ-ⅩⅡ 선에 따른 단면도,
도 13은 도 10의 ⅩⅢ-ⅩⅢ 선에 따른 단면도,
도 14는 본 발명의 제 3 실시예를 설명하는 도 7의 ⅩⅣ-ⅩⅣ에 따른 단면도이다.
상기 목적을 달성하기 위한 본 발명의 액정표시장치의 구성(이하, LCD구성)의 대표적인 것은, 상기 과제의 각각에 대응하여 이하와 같이 기술된다.
< 제 1의 과제를 해결하는 수단 >
(1) 제 1의 LCD구성 : 각각의 주면을 대향시켜 배치한 제 1의 기판과 제 2의 기판에 끼워진 공간에 액정재료를 밀봉하여 형성된 액정밀봉영역과,
상기 제 1의 기판과 제 2의 기판의 적어도 한쪽에 당해 기판보다도 광 투과율이 낮은 재료로 형성된 차광막의 개구에 의해 상기 액정밀봉영역 내에 규정된 표시영역과,
상기 제 1의 기판과 제 2의 기판의 적어도 한쪽의 상기 액정밀봉영역에서의 상기 주면에 상기 표시영역으로부터 외측에 연재하여 형성된 제 1의 도전층과,
제 1의 도전층을 덮어 형성된 절연층과,
상기 표시영역의 외측에서 상기 제 1의 도전층에 접하고, 또 상기 절연층상에 연재한 단자와,
상기 절연층상에서 상기 표시영역과 상기 단자와의 사이에 설치된 제 2의 도전층을 구비하고,
상기 제 2의 도전층과 상기 제 1의 도전층과는 전위가 다른 것을 특징으로 한다.
(2) 제 2의 LCD구성 : 제 1의 LCD구성에서의 상기 제 2의 도전층이 상기 제 1의 도전층을 덮는 상기 절연층상에 형성되며, 또 당해 제 2의 도전층의 제 1의 도전층의 연재방향에 따른 길이가, 상기 단자의 제 1의 도전층의 연재방향에 따른 길이보다 긴것을 특징으로 한다.
(3) 제 3의 LCD구성 : 제 1의 LCD구성에서의 상기 제 1의 도전층이, 상기 표시영역으로부터 외측에 연재하여 병설된 복수의 도전층으로 이루어지며,
상기 복수의 제 1의 도전층의 사이에 상기 절연층에 형성된 개구를 통하여 상기 제 2의 도전층과 전기적으로 접속된 제 3의 도전층을 가지는 것을 특징으로 한다.
(4) 제 4의 LCD구성 : 제 3의 LCD구성에서의 상기 제 1의 기판과 제 2의 기판의 적어도 한쪽의 상기 표시영역에서, 상기 기판의 주면에 스위칭 소자와 화소전극을 가지는 복수의 화소가 형성되어, 상기 제 1의 도전층이 이 스위칭 소자에 전기적으로 접속되어 있는 것을 특징으로 한다.
(5) 제 5의 LCD구성 : 제 4의 LCD구성에서의 상기 스위칭 소자가 반도체소자로 구성되며, 상기 제 1의 기판 및 제 2의 기판의 적어도 한쪽의 표시영역의 상기 주면에, 상기 제 1의 도전층의 연재방향과 교차하는 방향으로 형성되어 상기 스위칭 소자를 구성하는 반도체소자의 채널의 일단(一端)에 전압신호를 공급하는 제 4의 도전층을 가지고,
상기 절연층이, 상기 제 1의 도전층의 상면과 상기 제 4의 도전층의 하면과의 사이에 형성된 제 1의 절연층과 제 2의 절연층으로 이루어지며,
상기 채널의 타단(他端)이 상기 화소에 설치된 상기 화소전극과 전기적으로 접속되어, 상기 제 1의 도전층이 상기 반도체소자의 채널에 당해 제 1의 절연층을 통하여 전계를 인가하는 전극과 전기적으로 접속되어 있는 것을 특징으로 한다.
(6) 제 6의 LCD구성 : 제 5의 LCD구성에서의 상기 제 3의 도전층이 상기 화소전극과의 사이에 상기 액정재료에 인가하는 전계를 생성하는 대향전극과 전기적으로 접속되어 있는 것을 특징으로 한다.
(7) 제 7의 LCD구성 : 제 6의 LCD구성에서의 상기 단자와 이 단자에 대향하는 상기 표시영역의 단부가, 상기 화소의 상기 제 1의 도전층의 연재방향에 따른 길이의 4배 이상의 간격으로 이간(離間)되어 있는 것을 특징으로 한다.
(8) 제 8의 LCD구성 : 제 6의 LCD구성에서의 상기 제 1의 도전층은 상기 제 2의 도전층과 교차하는 전위와 상기 단자와 접하는 전위와의 사이에, 상기 표시영역으로부터의 제 1의 연재방향에 대해서 소정의 각도의 기울기로써 제 2의 방향에 연재하는 부분을 가지는 것을 특징으로 한다.
(9) 제 9의 LCD구성 : 제 8의 LCD구성에서의 상기 제 1의 도전층의 상기 단자에 대향하는 상기 표시영역의 단부에서 상기 제 2의 연재방향으로 굽은 부분까지의 상기 제 1의 연재방향에 따른 길이가 , 상기 화소의 당해 제 1의 연재방향에 따른 길이의 4배 이상인 것을 특징으로 한다.
상기 제 1 내지 제 9 중 어느 하나의 LCD구성을 채용함으로써, 표시영역의 단부에 위치하는 화소에서의 예기치 않은 빛 누설이나, 검은 표시의 상태임에도 불구하고, 상기 단부에 위치하는 화소에 있어서, 표시색의 스트라이프(휘선)가 발생하는 문제가 해소된다.
< 제 2의 과제를 해결하는 수단 >
(10) 제 10의 LCD구성 : 각각의 주면을 대향시켜서 배치한 제 1의 기판과 제 2의 기판에 끼워진 공간에 액정재료를 밀봉하여 형성된 액정밀봉영역과,
상기 제 1의 기판과 제 2의 기판의 적어도 한쪽에 당해 기판보다도 광 투과율이 낮은 재료로 형성된 차광막의 개구에 의해 상기 액정밀봉영역 내에 규정된 표시영역과,
상기 제 1의 기판과 제 2의 기판의 적어도 한쪽의 상기 액정밀봉영역에서의 상기 주면에 상기 표시영역으로부터 외측에 연재하여 병설된 복수의 제 1의 도전층과,
상기 표시영역의 외측에, 상기 제 1의 도전층의 연재방향과 교차하는 방향으로 연장하고, 또 당해 제 1의 도전층과 이간하여 형성된 제 2의 도전층과,
상기 제 1의 도전층과 상기 제 2의 도전층을 덮어 형성된 절연층과,
상기 절연층상에 형성되고, 또 상기 표시영역의 외측에서 상기 절연층에 설치된 개구를 통하여 상기 제 1의 도전층 및 제 2의 도전층에 각각 전기적으로 접속하는 부분을 가지는 제 3의 도전층을 구비한 것을 특징으로 한다.
(11) 제 11의 LCD구성 : 제 10의 LCD구성에서의 상기 절연층은, 제 1의 절연층과 그 상부에 형성된 제 2의 절연층으로 이루어지며, 상기 제 2의 도전층은 상기 제 1의 절연층의 하부에 형성된 제 1의 부분과 상기 제 1의 절연층과 제 2의 절연층과의 사이에 형성된 제 2의 부분을 가지고, 상기 제 3의 도전층은 상기 제 1의 절연층과 제 2의 절연층에 형성된 개구를 통하여 상기 제 1의 부분과 전기적으로 접속되며, 또 상기 제 2의 절연층에 형성된 개구를 통하여 상기 제 2의 부분과 전기적으로 접속되어 있는 것을 특징으로 한다.
(12) 제 12의 LCD구성 : 제 11의 LCD구성에서의 상기 제 2의 도전층에는, 상기 제 1의 절연층 및 제 2의 절연층에 형성된 개구를 통하여 상기 제 1의 부분에 전기적으로 접속되고, 또 상기 제 2의 절연층에 형성된 개구를 통하여 상기 제 2의부분에 전기적으로 접속되며, 또 상기 제 2의 절연층상의 상기 2개의 개구의 사이에 형성된 도전성재료로 이루어지는 단자가 형성되어 있는 것을 특징으로 한다.
(13) 제 13의 LCD구성 : 제 11의 LCD구성에서의 상기 절연층상의 상기 표시영역과 상기 제 2의 도전층과의 사이에, 상기 제 1의 도전층의 연재방향과 교차하는 방향으로 연장하는 제 4의 도전층이 형성되고,
상기 도전층은 상기 절연층에 형성된 개구를 통하여 상기 복수의 제 1의 도전층과 각각 전기적으로 접속되어 있는 것을 특징으로 한다.
(14) 제 14의 LCD구성 : 제 13의 LCD구성에서의 상기 절연층은, 제 1의 절연층과 그 상부에 형성된 제 2의 절연층으로 이루어지며, 상기 제 1의 도전층은, 상기 제 3의 도전층과 전기적으로 접속하는 부분과 상기 제 4의 도전층과 전기적으로 접속하는 부분과의 사이에서, 상기 제 1의 절연층과 제 2의 절연층과의 사이에 상기 제 4의 도전층과 전기적으로 접속하는 부분으로부터 상기 표시영역측에 연재하는 부분에서 상기 제 1의 절연층의 하부에 나누어져 형성되고,
상기 제 1의 도전층의 분리한 부분은 상기 제 1의 절연층 및 제 2의 절연층에 형성된 개구를 통하여 각각 상기 제 4의 도전층과 접하여 전기적으로 접속되어 있는 것을 특징으로 한다.
(15) 제 15의 LCD구성 : 제 13의 LCD구성에서의 상기 제 4의 도전층과 제 1의 도전층이 접하는 영역의 당해 제 1의 도전층의 연재방향에 따른 길이가, 당해 제 4의 도전층의 상기 제 1의 도전층의 연재방향에 따른 길이의 절반 이상인 것을 특징으로 한다.
(16) 제 16의 LCD구성 : 제 13의 LCD구성에서의 상기 복수의 제 1의 도전층의 상기 제 2의 도전층에 대향하는 단부는, 당해 제 1의 도전층의 연재방향과 교차하는 방향으로 연장한 도전층에 의해 전기적으로 접속되어 있는 것을 특징으로 한다.
(17) 제 17의 LCD구성 : 제 15의 LCD구성에서의 상기 복수의 제 11의 도전층의 단부에 접속되는 도전층의 당해 제 1의 도전층의 연재방향에 따른 길이가, 상기 제 2의 도전층의 당해 제 1의 도전층의 연재방향에 따른 길이보다 짧은 것을 특징으로 한다.
(18) 제 18의 LCD구성 : 제 17의 LCD구성에서의 상기 제 2의 도전층과 제 3의 도전층이 접하는 상기 절연층의 개구는 당해 제 2의 도전층의 연재방향에 따라서 연장하고, 상기 제 1의 도전층과 제 3의 도전층이 접하는 영역의 당해 제 1의 도전의 연재방향에 층길이는 당해 제 2의 도전층과 제 3의 도전층이 접하는 영역의 당해 제 1의 도전층의 연재방향에 따른 길이보다 긴것을 특징으로 한다.
(19) 제 19의 LCD구성 : 제 13의 LCD구성에서의 상기 제 3의 도전층 및 제 4의 도전층은, ITO나 SnO2등의 산화물재료로 형성되어 있는 것을 특징으로 한다.
상기 제 10 내지 제 19 중 어느 하나를 LCD구성으로 함으로써, 플라즈마를 사용한 CVD(화학적 기상성장법)으로의 절연막의 성장에 처하여 대향전압 신호선에 발생한 전하의 상기 공통배선으로의 유입으로 상기 공통배선과 상기 플라즈마 또는 이것을 발생하는 전극과의 사이에 예기치 않은 방전이 발생하거나, 혹은 이 방전에기인하는 전류가 대향전압 신호선으로 되돌아옴으로써 당해 대향전압 신호선의 구성재료가 녹아, 당해 대향전압 신호선과 이것에 인접하는 다른 배선이 단락하며, 또는 당해 대상전압 신호선 자체가 단선한다는 문제가 해소된다.
< 제 3의 과제를 해결하는 수단 >
(20) 제 20의 LCD구성 : 각각의 주면을 대향시켜 배치한 제 1의 기판과 제 2의 기판에 끼워진 공간에 액정재료를 밀봉하여 형성된 액정밀봉영역과,
상기 제 1의 기판과 제 2의 기판의 적어도 한쪽에 당해 기판보다도 광 투과율이 낮은 재료로 형성된 차광막의 개구에 의해 상기 액정밀봉영역 내에 규정된 표시영역과,
상기 표시영역에 병설되고, 또 제 1의 방향에 연재하는 복수의 제 1의 도전층과,
상기 제 1의 도전층의 상부에 형성된 제 1의 절연층과,
상기 표시영역의 상기 제 1의 절연층의 상부에 병설되고, 또 제 1의 방향에 교차하는 제 2의 방향에 연재하는 복수의 제 2의 도전층과,
상기 표시영역의 상기 제 1의 도전층의 한쌍과 제 2의 도전층의 한쌍으로 둘러싸인 영역에 배치된 화소와,
상기 제 2의 도전층의 상부에 형성된 제 2의 절연층과,
상기 표시영역의 외측에서 상기 제 2의 절연층상에 형성된 부분을 가지는 제 3의 도전층을 구비하고,
상기 제 1의 도전층 및 제 2의 도전층의 적어도 한쪽은, 상기 표시영역의 외측으로 연장하고, 또 상기 표시영역의 외측에서 상기 제 1의 절연층 및 제 2의 절연층에 형성된 개구를 통하여 상기 제 3의 도전층의 상기 부분에 접하고,
상기 표시영역의 외측에서 상기 제 1의 절연층의 하부에 제 4의 도전층이 상기 제 1의 절연층과 상기 제 2의 절연층과의 사이에 제 5의 도전층이 각각 형성되며,
상기 제 1의 절연층 및 제 2의 절연층에는 상기 제 4의 도전층의 상면에 이르는 제 1의 개구가 형성되고, 상기 제 2의 절연층에는 상기 제 1의 개구와는 이간하여 상기 제 5의 도전층의 상면에 이르는 제 2의 개구가 형성되며, 또 상기 제 2의 절연층상에 상기 제 1의 개구 및 제 2의 개구를 각각 둘러싸고, 또 제 1 및 제 2의 개구의 각각의 내부에 연장하도록 제 6의 도전층이 형성되며,
상기 제 3의 도전층 및 제 6의 도전층은, 상기 제 4의 도전층 및 제 5의 도전층보다도 광 투과율이 높은 도전성재료로 형성되어 있는 것을 특징으로 한다.
(21) 제 21의 LCD구성 : 제 20의 LCD구성에서의 상기 제 1의 개구에 형성되는 상기 제 6의 도전층과 상기 제 2의 개구에 형성되는 상기 제 6의 도전층이 상기 제 2의 절연층상에서 서로 이간하여 배치되어 있는 것을 특징으로 한다.
(22) 제 22의 LCD구성 : 제 20의 LCD구성에서의 상기 제 4의 도전층 및 제 5의 도전층의 어느것이나 상기 제 1 ~ 제 3도 도전층과는 전기적으로 접속되어 있는 것을 특징으로 한다.
(23) 제 23의 LCD구성 : 제 20의 LCD구성에서의 상기 제 3의 도전층 및 제 6의 도전층은, ITO나 SnO2등의 산화물재료로 형성되어 있는 것을 특징으로 한다.
상기 제 20 내지 제 23 중 어느 하나를 LCD구성으로 함으로써, 각 게이트선의 단선평가가 가능하게 된다.
또, 상기 제 1 내지 제 3 중 어느 하나의 과제를 해결하는 수단으로서 이상에 설명한 구성간의 조합으로서, 하기의 구성을 더 들수 있다.
(24) 제 24의 LCD구성 : 제 1의 과제의 해결수단에서의 제 2의 도전층을, 제 2의 과제의 해결수단에서의 제 4의 도전층과 병용한 것을 특징으로 한다.
(25) 제 25의 LCD구성 : 제 1의 과제의 해결수단에서의 단자를 제 2의 과제의 해결수단에서의 제 2의 도전층보다 표시영역측에 설치하여, 제 2의 과제의 해결수단에서의 복수의 제 1의 도전층의 단부에 접속하고, 또 제 2의 도전층에 따라 연재하는 도전층보다 표시영역측에 설치한 것을 특징으로 한다.
(26) : 제 1의 과제의 해결수단에서의 표시영역을 제 4의 도전층 중 표시영역의 단부에 가장 가깝게 배치된 것의 표시영역측의 변(邊)으로 규정하고, 혹은 차광재료에 형성된 개구의 표시영역의 단부에 가장 가까운 가장자리로 규정한 것을 특징으로 한다.
(27) : 제 3의 과제의 해결수단에서의 제 1 및 제 2의 개구를, 제 1의 과제의 해결수단에서의 제 2의 도전층 또는 제 2의 과제의 해결수단에서의 제 4의 도전층의 단부에 대향하는 위치에 설치한 것을 특징으로 한다.
또한, 본 발명은 상기의 각 구성 및 후술하는 실시예의 구성에 한정되는 것이 아니고, 본 발명의 기술사상을 일탈(逸脫)하는 일 없이 여러가지의 변경이 가능한 것은 말할 필요도 없다.
본 발명에 관한 이들 및 그외의 목적, 특징, 및 효과는 이후의 기재에 이것에 첨부된 도면을 관련시킴으로써, 더 명확하게 된다.
이하, 본 발명의 실시형태에 관해서, IPS방식의 액티브·매트릭스형 액정표시장치를 예로한 실시예의 도면을 참조하여 상세하게 설명한다.
< 표시영역(화소를 중심으로 하여 본다) 평면구성 >
도 1은 본 발명을 적용한 액티브·매트릭스형의 컬러 액정표시장치의 1화소와 그 주변을 설명하는 요부평면도이다. 또한, 도면 중, 블랙 매트릭스(BM)는 개구연으로 나타내고, 1화소는 이 개구부분에 형성되어 있다.
동 도면에서, 각 화소는, 게이트 신호선(주사신호선 또는 수평신호선)(GL)과, 대향전압 신호선(대향전극배선)(CL)과, 인접하는 2개의 데이터 신호선(영상신호선, 드레인선 또는 수직신호선)(DL)과의 교차영역내, 즉 이들 4개의 신호선으로 둘러싸인 영역내에 배치되어 있다.
각 화소는 박막트랜지스터(TFT), 축적용량(Cstg), 화소전극(PX) 및 대향전극(CT)을 포함하고 있다. 게이트 신호선(GL), 대향전압 신호선(CL)은, 도 1에서는 좌우방향으로 연재하고, 상하방향으로 복수개 배치되어 있다.
화소전극(PX)은, 그 인가전압을 스위칭하는 스위칭 소자로서의 박막트랜지스터(TFT)와 접속되며, 대향전극(CT)은 대향전압 신호선(CL)과 일체로 되어 있다.
화소전극(PX)와 대향전극(CT)는 서로 대향하고, 각 화소전극(PX)과대향전극(CT)과의 사이의 전계에 의해 액정(LC)(도 2참조)의 광학적인 상태를 제어하며, 표시를 제어한다. 화소전극(PX)과 대향전극(CT)은 빗살모양으로 구성되며, 각각 도 1의 상하방향에 긴 전극으로 되어 있다.
도 1에서 명백한 바와 같이, 한쌍의 게이트 신호선(GL)과 데이터 신호선(DL)에 둘러싸인 화소영역은, 게이트 신호선(GL)에 따른 변에 대해, 데이터 신호선(DL)에 따른 변쪽이 길다.
< 표시영역의 단면구성 >
도 2는 도 1의 Ⅱ-Ⅱ 절단선에 따른 화소부근의 단면도, 도 3은 도 1의 Ⅲ-Ⅲ 절단선에 따른 화소부근의 단면도이다. 액정층(LC)을 기준으로 하여 하부 투명유리기판(SUB1)측에는 박막트랜지스터(TFT), 축적용량(Cstg) 및 그외의 전극군이 형성되며, 상부 투명유리기판(SUB2)측에는 컬러필터(FIL), 유리기판 등의 재료에 비해 광 투명율이 낮은 재료로 이루어지는 차광막인 블랙 매트릭스(BM)의 패턴이 형성되어 있다.
또, 투명유리기판(SUB1, SUB2)의 각각의 내측(액정(LC)측, 즉 주면)에는, 액정의 초기배향을 제어하는 배향막(ORI1, ORI2)이 설치되어 있다. 투명유리기판(SUB1, SUB2)의 각각의 외측의 표면에는, 편광축이 직교하여 배치(크로스니콜 배치)된 편광판(POL1, POL2)이 각각 설치되어 있다.
박막트랜지스터(TFT)나 축적용량(Cstg)의 상세한 설명에 관해서는, 예를 들면 상기한 미국특허 제 5,598,285호 명세서에서, 단면으로 설명되어 있다.
도 1 및 도 2에서 나타내는 실시예의 구성에 있어서, 게이트 신호선(GL)은도전막(g1)으로 구성되어 있다. 이 게이트 신호선(GL)의 도전막(g1)은 게이트 전극(GT)의 도전막(g1)과 동일 제조공정으로 형성되며, 또 일체로 구성되어 있다. 이 게이트 신호선(GL)에 의해, 외부회로로부터 게이트 전압(Vg)을 게이트 전극(GT)에 공급한다.
도 2에서는, 게이트 신호선(GL)을 알루미늄(Al)으로 형성하고, 그위에 알루미늄의 양극산화막(AOF)을 설치하고 있다.
또한, 게이트 신호선(GL)은 상기 알루미늄(Al)에 한정하지 않고 크롬(Cr)이나 이것과 크롬·몰리브덴합금(Cr-Mo)과의 적층, 그외, 금속 또는 금속재료의 단층 또는 다층을 대신하여도 된다. 또, 상기 양극산화막(AOF)은 게이트 신호선(GL)의 재료의 선태에 따라서는 형성하지 않아도 된다. 게이트 신호선(GL)은, 상기 박막트랜지스터(TFT)의 게이트 전극(GT)과 함께 형성된다.
대향전극(커먼전극 또는 공통전극)(CT)은 게이트 전극(GT) 및 게이트 신호선(GL)과 동층의 도전막(g1)으로 구성되어 있다.
또, 대향전극(CT)상에도 알루미늄(Al)의 양극산화막(AOF)이 설치되어 있다. 단, 상기의 게이트 신호선의 경우와 동일하게, 그 재료를 적절하게 변경할 수 있고, 또 양극산화막을 형성하지 않아도 된다. 본 실시예의 경우, 대향전극(CT)은 양극산화막(AOF)으로 덮여 있는 것으로부터, 데이터 신호선(DL)과 접근시켜도, 이들이 단락하는 확률을 저감할 수 있다. 또, 이들을 교차시켜서 구성시킬 수도 있다.
대향전압 신호선(CL)도 도전막(g1)으로 구성되어 있다. 본 실시형태에 있어서는, 이 대향전압 신호선(CL)의 도전막(g1)을 게이트 전극(GT), 주사신호선(GL)및 대향전극(CT)의 도전막(g1)과 동일 제조공정으로 형성하고, 또 대향전극(CT)과 일체로 하고 있다.
이 대향전압 신호선(CL)에 의해, 외부회로로부터 공급되는 전압으로 대향전극의 전위를 거의 안정하게 유지한다. 본 실시예에서는, 대향전압 신호선(CL)상에도 알루미늄(Al)의 양극산화막(AOF)이 설치되어 있지만, 그 필요성 및 장점은 상기 게이트 신호선이나 대향전극에서 서술한 대로이다.
절연막(GI)은, 박막트랜지스터(TFT)에서 게이트 전극(GT)으로부터 후술의 반도체층(AS)에 전계를 공급하기 위한 게이트 절연막으로서 사용된다. 그리고, 표시영역을 제작하는 프로세스에서, 절연막(GI)은 게이트 전극(GT)뿐만 아니라 게이트 신호선(GL)의 상층에도 형성되어 있다.
절연막(GI)으로서는, 예를 들면 플라즈마 CVD로 형성된 질화실리콘막(SiN)이 선택되며, 1200 ~ 2700Å의 두께로(본 실시예에서는 2400Å정도) 형성된다. 게이트 절연막(GI)은 표시영역(AR)의 전역에 형성되며, 주변부는 후술의 외부 접속단자(Td, Tg)를 노출하도록 제거되어 있다. 또, 절연막(GI)은 데이터 신호선(GL) 및 대향전압 신호선(CL)과 데이터 신호선(DL)의 전기적 절연에도 기여하고 있다.
비정질 실리콘으로 이루어지는 i형 반도체층(AS)은, 200 ~ 2200Å의 두께로(본 실시예에서는 2000Å정도의 막두께) 형성된다. 박막트랜지스터(TFT)에서는, i형 반도체층(AS)은 전계효과 트랜지스터의 채널을 구성한다.
i형 반도체층(AS)의 상에는 인(P)을 도브한 N(+)형 비정질 실리콘반도체층(d0)이 형성되며, 후술의 금속 또는 합금재료로 이루어지는 데이터 신호선(DL)의 분기부분과의 오믹 컨택트를 도모함으로써, i형 반도체층(AS)에 캐리어(전자 또는 정공)을 주입하기 쉽게 하고 있다. N(+)형 비정질 실리콘 반도체층(d0)은, 상기 게이트 전극(GT)으로부터의 전계가 인가되는 i형 반도체층(AS)의 채널의 영역상에서 소스측, 드레인측의 2개로 분리되어 있다.
게이트 절연막(GI)의 상부에는, 데이터 신호선(DL)과 이것으로부터 박막트랜지스터(TFT)에 분기하는 드레인전극, 상기의 채널상에서 드레인전극과 대향하는 소스전극 및 이것에 접속하는 화소전극이 형성된다.
소스전극 및 드레인전극의 정의는, 박막트랜지스터(TFT)의 동작조건에 의존하기 때문에, 데이터 신호선(DL)에서 박막트랜지스터(TFT)에 분기하는 드레인전극이 소스전극으로서 기능하고, 이것에 대향하는 소스전극이 드레인전극으로서 기능하는 경우도 있다. 단, 여기서는 편의적으로 박막트랜지스터를 구성하는 각 전극에 상기와 같은 명칭을 붙여 설명한다.
도 1 ~ 도 3에 나타낸 실시예에서는, 데이터 신호선(DL), 드레인전극, 소스전극 및 화소전극(PX)을 같은 프로세스로 형성할 수도 있다. 데이터 신호선(DL)은 게이트 절연막(GI)위 또는 이위에 형성된 i형 반도체층(AS)위에 형성된다. 이것에 대해, 드레인전극 및 소스전극은, 이 i형 반도체층(AS)위에 형성된 N(+)형 반도체층(d0)의 위에 형성되는 것이 다르다. 데이터 신호선(DL)은, 스퍼터로 형성한 500 ~ 1000Å의 두께의 크롬(Cr)막으로 이루어지는 도전막(d1)과 알루미늄(Al)막으로 이루어지는 도전막(d2)과의 적층으로 구성한다.
도전막(d1)으로서, Cr막 외에 고융점금속(Mo, Ti, Ta, W)막, 고융점금속 실리사이드(MoSi2, TiSi2, TaSi2, WSi2)막을 사용할 수도 있다.
도전막(d2)은 Al의 스퍼터링으로 3000 ~ 5000Å의 두께로(본 실시예에서는 4000Å정도) 형성된다. Al막은 Cr막에 비해 스트레스가 작고, 두꺼운 막두께로 형성하는 것이 가능하며, 소스전극(SD1), 드레인전극(SD2) 및 영상신호선(DL)의 저항치를 저감하거나, 게이트 전극(GT)이나 i형 반도체층(AS)에 기인하는 단차 극복을 확실하게 하는(스텝 커버레지를 좋게 한다) 움직임이 있다. 또, 데이터 신호선(DL), 드레인전극, 소스전극 및 화소전극(PX)의 어느것이나, 게이트 신호선(GL)과 같이 Cr막(d1)뿐이라는, 단층의 금속막이라도 형성할 수 있다. 후술하는 도 5는 데이터 신호선(DL) 및 이것으로부터 분기한 박막트랜지스터(TFT)의 드레인전극(SD)을 단층의 금속막으로 형성한 예를 나타낸다.
화소전극(PX)은 대향전압 신호선(CL)상에 형성된 절연막(GI)상에 형성되어 있다. 이 화소전극(PX)과 대향전압 신호선(CL)과의 중합은, 축적용량(정전용량소자)(Cstg)을 구성한다.
도 5에 나타낸 바와 같이, 데이터 신호선(DL)(d1), 드레인전극, 소스전극 및 화소전극(PX)의 상부에는, 보호막(페시베이션막)(PSV1)을 형성한다. 보호막(PSV1)은, 질화실리콘등의 절연성 재료로 이루어진다. 그 상면에는, 폴리이미드등의 유기재료로 이루어지는 배향막(ORI1)을 형성하고 있다.
< 표시영역 주변의 구성 >
도 4는 상하의 투명유리기판(상부 투명유리기판과 하부 투명유리기판, 이하 단순히 하기판, 상기판이라고 함)(SUB1, SUB2)을 포함하는 표시패널(PNL)의 표시영역 또는 매트릭스로 불리는 영역(AR) 주변의 평면을 나타내는 도면이다. 또, 도 5는, 좌측에 게이트 신호선의 검사단자(GP)와 복수의 대향전압 신호선(CT)에 전기적으로 접속되어 그 전위를 안정화하는 대향전압 버스선(CB2)이 배치되는 패널단부의 실부 부근을 나타내는 단면도이다. 또한, 도 5에서는, 박막트랜지스터(TFT) 및 각종 전극, 단자를 형성한 하기판(SUB1)측을 TFTSUB, 컬러필터(FIL)나 블랙 매트릭스(BM)를 형성한 상기판(SUB2)측을 OPSUB로서 나타내고 있다.
이 패널의 제조에서는, 작은 사이즈이면 스루풋 향상을 위해 1장의 유리기판으로 복수개분의 디바이스(패널부품)를 동시에 가공한 후 분할하고, 큰 사이즈이면 제조설비의 공용을 위해, 어느 품종이라도 표준화된 크기의 유리기판을 가공한 후 각 품종에 맞는 사이즈로 작게하고, 어떠한 경우라도 대강의 공정을 거친 후 유리를 절단한다.
도 4 및 도 5는 후자의 예를 나타내는 것으로, 양도면 모두 상하기판(SUB1, SUB2)의 절단후를 표시하고 있다. 상기 어떠한 경우도, 완성상태에서는 게이트 신호선(GL) 및 데이터 신호선(DL)과 외부회로와의 접속단자군(Tg, Td) 및 대향전압 신호선(CT)에 전위를 공급하는 단자(대향전극단자)(TC1, TC2)가 존재하는 부분(도면에서 상변과 좌변의)은, 그들을 노출하도록 상기판(SUB2)의 크기가 하기판(SUB1)보다도 내측에 이루어지도록 제한되어 있다.
단자군(Tg, Td)은, 각각 게이트신호 공급회로 접속용 단자, 데이터신호 공급회로 접속용 단자와 각각에 대응하는 인출배선부를 집적회로 칩이 탑재된 테이프 캐리어 패키지마다 복수개를 모아 기록한 것이다. 이 집접회로 칩의 실장방법에 관해서는, 예를 들면 상기 미국특허 제 5,598,285호 명세서에 상술되어 있다.
각군의 매트릭스부에서 외부 접속단자부에 이르기까지의 인출배선은, 양단에 접근함에 따라 기울어져 있다. 이것은, 테이프 캐리어 패키지의 배선 피지 및 접속단자 피치와 표시패널(PNL)의 데이터 신호선(DL), 게이트 신호선(GL)의 피치의 차를 조정하기 때문이다.
또, 대향전극단자(CT1, CT2)는 대향전극(CT)에 대향전압을 외부회로에서 공급하기 위한 단자이다. 대향전압 신호선(CL)은 표시영역(AR)에 관해서 게이트신호 공급회로용 단자(Tg)측과 그 반대측(도면에서는 좌우측)으로 인출하고, 각 대향전압 신호선을 공통버스라인(CB(CB1, CB2))에서 각각 하나로 합쳐 대향전극단자(CMT)에 접속하고 있다.
투명유리기판(SUB1, SUB2)의 사이에는 각각의 가장자리에 따라, 액정봉입 입구(INJ)를 제외하고, 에폭시수지등으로 이루어지는 실재(SL)의 테두리가 형성되며, 이 테두리내의 공간에 액정재료의 층(액정층)(LC)이 밀봉된다(도 5의 우측 참조). 즉, 이 공간이 액정밀봉 영역으로 된다. 배향막(ORI1, ORI2)의 층은 액정밀봉영역의 내측에 형성된다. 하부 배향막(ORI1)은 하부 투명유리기판(SUB1)측의 액정층에 대향하는 주면의 상부에 형성된 보호막(PSV1)의 상면에 형성된다.
편광판(POL1, POL2)은 각각 하부 투명유리기판(SUB1), 상부 투명유리기판(SUB2)의 외측의 표면(액정밀봉영역에 대향하지 않는 면)에 구성되어있다.
이 액정표시장치는 하부 투명유리기판(SUB1)측, 상부 투명유리기판(SUB2)측에서 별개로 여러가지의 층을 적층하여, 실재(SL)의 테두리 모양의 패턴을 상부 투명유리기판(SUB2)측에 형성한다. 하부 투명유리기판(SUB1)과 상부 투명유리기판(SUB2)을 중합시켜, 실재(SL)의 개구부(INJ)에서 액정재료를 주입한 후, 주입구(INJ)를 에폭시수지등으로 밀봉하고, 상하기판을 절단함으로써 조립된다. 이 실재(SL)의 테두리내는 액정재료가 밀봉되어 액정밀봉영역으로 된다.
< 실시예의 상세한 설명 >
도 6은 하부 유리기판(SUB1)상에 형성된 액티브·매트릭스형 액정표시장치의 회로구성의 개요를 나타내는 모식도이다. 하부 유리기판(SUB1)의 장변방향으로 연장한 2개의 게이트 신호선(GL)과 기판의 단변방향으로 연장한 2개의 데이터 신호선(DL)으로 둘러싸인 공간마다 박막트랜지스터(TFT)를 가지는 복수의 화소가 배치되어 있다. 각 화소마다 나타내는 용량의 기호는 액정층을 끼워서 대향하는 화소전극과 대향전극을 나타낸다.
도시한 복수의 화소중, 해칭된 영역에 있는 화소군은 표시영역(AR)내에 배치된 것으로, 그 주위에 있는 화소군은 표시영역(AR)의 외측에 배치된 화상표시에 기여하지 않는 더미의 화소이다.
이 표시영역에 배치된 게이트 신호선(GL), 이것에 따라 연장하는 대향전압 신호선(CL) 및 데이터 신호선(DL)은 표시영역의 외측에 연재하고 있다.
각각의 게이트 신호선(GL)의 표시영역의 일단에서 외측으로 나온 배선부분에는 패널(PNL) 외부에 설치된 게이트신호 공급회로와의 접속단자(TG)가 설치되며, 타단에서 외측으로 나온 부분에는 그 결선상태를 검사하기 위한 검사단자(GP)가 설치되어 있다.
각각의 데이터 신호선(DL)의 표시영역의 일단에서 외측으로 나온 배선부분에는 패널(PNL)의 외부에 설치된 데이터신호 공급회로와의 접속단자(TD)가 설치되며, 타단에서 외측으로 나온 부분에는 그 결선상태를 검사하기 위한 검사단자(DP)가 설치되어 있다.
복수의 대향전압 신호선(CL)은, 표시영역(AR)의 일단에서 외측으로 나온 배선부분에서 대향전압 버스배선(커먼·버스라인)(CB1)에 접속되며, 타단에서 외측으로 나온 부분에서 대향전압 버스배선(CB2)에 접속되어 있다.
대향전압 버스배선(CB1)은 표시영역의 일단측에 형성된 대향전극단자(TC1)에서, 대향전압 버스배선(CB2)은 표시영역(AR)의 타단측에 형성된 대향전극단자(TC2)에서 각각 패널(PNL) 외부에 설치된 전원회로에 접속되며, 패널(PNL)상에 형성된 각 화소의 대향전극(CT)(도 1참조)의 전위를 안정하게 유지한다.
도 7은 표시영역(AR)의 외측에 연장한 게이트 신호선(GL)의 검사단자(GP) 구조의 평면도이며, 도 8은 도 7의 요부의 단면도이고, 도 8의 (a)는 도 7의 Ⅷa-Ⅷa 선에 따른 단면도, 도 8의 (b) 및 동 도면 (c)는 도 7의 Ⅷb-Ⅷb 선에 따른 단면도이다.
도 8의 (a)에 나타낸 바와 같이, 검사단자(GP)는 게이트 신호선(GL) 상부에 형성된 절연막(GI)에 형성된 개구로 게이트 신호선(g1)에 접하는 부분에서 게이트절연막(GI)상에 형성된 부분으로 연장한 형상을 가진다. 이때문에, 검사단자(GP)는 액정층에 가깝게 배치되며, 그 잔류전하 등의 액정층에의 영향이 무시할 수 없다(표시영역으로의 빛 누설의 발생).
이 잔류전하 등에 의한 영향에 대해서, 본 실시예에서는 절연막(GI)상의 표시영역(AR)과 검사단자(GP)와의 사이에 새롭게 도전층(SH)을 설치했다(도 8의(a)). 이하, 이것을 편의적으로 실드전극이라 칭한다. 그리고, 게이트 신호선(GI)의 전위에 대해서, 실드전극(SH)의 전위가 바뀔수 있도록, 이 실드전극(SH)에 외부회로를 접속한 결과, 상기 제 1의 과제(표시영역에서의 예기치 않은 빛 누설)는 거의 해소 되었다. 상기 빛 누설의 원인이 상기 잔류전하라고 생각하면, 실드전극(SH)에 게이트 신호선 이외의 전압원을 결선하는 것으로, 잔류전하에 의해 형성되는 전기력선이 표시영역에 도달하지 않고, 실드전극에서 거의 종단되어진 것으로 생각할 수 있다.
실드전극(SH)을 게이트 신호선(GL)을 덮는 절연막(GI)상에 연장하면, 검사단자(GP)에서 게이트 신호선(GL)을 따라서 표시영역(AR)으로 향하는 예기치 않은 발광(출사광)의 연장이 억제된다.
실드전극(SH)의 게이트 신호선(GL)의 연신방향에 따른 치수를, 검사단자(GP)의 그것보다 길게할 수록, 빛 누설이 억지된다.
하부 유기기판(SUB1)의 주면상에 복수의 게이트 신호선(GL)과, 대향전압 신호선(CL) 또는 상기 게이트 신호선과 별도의 회로계통에 접속된 도전층을 번갈아 배치하는 경우, 도 8의 (b)와 같이 각각의 대향전압 신호선의 상면에 이르는 개구를 절연막(GI)에 형성하고, 실드전극(SH)과 대향전압 신호선을 접하면 된다. 이것에 의해, 실드전극(SH) 자체의 차지업이 억제된다. 또, 실드전극(SH)을 대향전압 신호선(CL)과 같이 게이트 신호선(GL)에 비해 전위변동의 적은 배선에 접속하면 빛 누설을 확실하게 방지할 수 있다.
이 실드전극은 도 8의 (a)에 나타낸 바와 같은 검사단자(GP)를 게이트 신호선(GL) 또는 데이터 신호선(DL)에 설치된 액정표시장치에 적용하여 유효하다.
게이트 신호선(GL)에 따른 화소의 변은 데이터 신호선(DL)에 따른 그것보다 짧기 때문에, 표시영역의 주위에 더비화소를 배치하여도 게이트 신호선의 검사단자에 관해서는 빛 누설을 해소 할 수 없다. 이 경우, 실드전극(SH)의 효과는 게이트 신호선(GL)의 검사단자(GP)에서 효과가 두드러진다.
또, 게이트 신호선(GL)을 따라서 대향전압 신호선(CL)을 배치하는 IPS형의 액정표시장치에서는 도 8의 (b)에 나타낸 바와 같은 구성을 채용할 수 있기 때문에, 그 효과가 크다.
본 발명의 실시할때, 게이트 신호선(GL)의 검사단자(GP)와 그것에 대향하는 상기 표시영역(AR)의 단부와의 거리(도 5의 L2)는 화소의 게이트 신호선(GL)의 연재방향에 따른 길이(도 5의 L1)의 4배 이상, 즉 1화소를 구성하는 3색의 단위 화소분리한 거리 이상으로 설정하면 된다.
또한, 상기한 표시영역(AR)의 단부의 정의는, 표시영역(AR)의 단부의 화소의 기판단부측에 위치한 데이터 신호선(DL)의 화소영역측의 변을 기준으로 해도, 또 차광막(블랙 매트릭스)(BM)의 개구의 기판단부에 가장 가까운 가장자리를 기준으로해도 된다(이들의 기준설정의 차는 오차범위에 그친다).
게이트 신호선(GL)이나 데이터 신호선(DL)의 표시영역(AR)의 외측에서의 피치는 검사단자(GP)의 피치에 맞추어져 있다. 이들의 표시영역(AR)내의 피치와 검사단자(GP)의 피치가 다를때, 게이트 신호선(GL) 또는 데이터 신호선(DL)에는 표시영역(AR)에서의 연재방향에 대해 표시영역(AR) 외에서 소정의 각도로 굽는부분(도 7에 GL´로 나타냄)이 형성된다. 이 경우, 검사단자(GP)에서의 빛 누설은 이 굽는부분(GL´)에서도 현저하게 된다. 이와 같은 문제도 실드전극(SH)을 설치함으로써 해소된다.
상기 굽는부분(GL´)으로부터의 빛 누설을 억지하기 위해서는 상기의 표시영역(AR)의 단부에서 굽는부분(GL´) 까지의 거리를, 상기한 바와 같이 화소의 게이트 신호선(GL)의 연재방향에 따른 길이의 4배 이상으로 하면 된다.
검사단자(GP) 및 실드전극(SH)은 도전성을 가지는 산화물재료(ITO, 산화주석 등)로 형성하면 된다. 액정층에 가깝게 배치하는 경우, 금속층에 비해 액정층 오염의 염려는 없다.
표시영역(AR)의 외측에 연장한 복수의 대향전압 신호선(CL)은 표시영역의 외측에서 대향전압 신호선(CL)의 연신방향과 교차하는 방향으로 연장하고, 또 그것과 이간하여 형성된 대향전압 버스배선(CB2), 이들의 도전층의 상부에 형성된 절연막(GI) 및 보호막(PSV1)과 표시영역(AR)의 외측에서 절연막(GI) 및 보호막(PSV1)에 설치된 개구(CLC, CBC2(CBC2a, CBC2b))를 통하여 대향전압 신호선(CL)과 대향전압 버스배선(CB2)에 각각 접하고, 또 보호막(PSV1)상에 형성된부분을 가지는 도전층(CC2)을 가진다.
게이트 절연막(GI)이나 보호막(PSV1)의 형성시에, 복수의 대향전압 신호선(CL)과 대향전압 버스배선(CB2)을 떼어 놓아 둔다. 대향전압 신호선(CL)과 대향전압 버스배선(CB2)은 절연막(GI) 및 보호막(PSV1)을 형성한 후, 이들의 절연막층에 각각의 도전층에 이르는 개구를 형성하고, 한쪽의 개구에서 대향전압 신호선(CL)에 접한 도전층(CC2)을 보호막(PSV1)상을 거쳐 다른쪽의 개구에 연장하고, 대향전압 버스배선(CB2)에 접촉시킨다.
이와 같은 구성으로 함으로써, 게이트 절연막(GI)이나 보호막(PSV1) 형성에서 대향전압 신호선(CL)의 각각에 발생한 전하(정전기)는 대향전압 버스배선(CB2)에 유입되지 않는다.
대향전압 버스배선(CB2)에는 잉여의 전하가 축적되지 않기 때문에, 특히 플라즈마 CVD(Chemical Vapor Deposition)에 의해 게이트 절연막(GI) 또는 보호막(PSV1)을 형성하는 경우, 플라즈마나 이것을 발생하는 전극과 대향전압 신호선(CL), 대향전압 버스배선(CB2) 등의 기판 상부에 배치된 도전층과의 사이에 이들 도전층을 단선시키는 방전은 발생하지 않게 된다.
도 8의 (b)에 나타낸 실시형태에서는, 대향전압 버스배선(CB2)을 게이트 절연막(GI)의 하부에 형성된 제 1의 부분(CB2a)과 절연막(GI)과 보호막(PSV1)과의 사이에 형성된 제 2의 부분(CB2b)의 2층을 적층한 구조로 하고, 제 1의 부분(CB2a)의 상면에 이르는 개구를 보호막(PSV1)과 절연막(GI)에, 제 2의 부분(CB2b)의 상면에 이르는 보호막(PSV1)에 각각 형성하며, 각각의 개구에서 제 1의 부부(CB2a) 및 제2의 부분(CB2b)에 접하도록 도전층(CC2)을 형성한다.
대향전압 신호선(CL)과 대향전압 버스배선(CB2)을 도전층(CC2)에서 접속하기 때문에, 접속부에서의 저항 상승이 대향전극단자(TC2)(도 4참조)에서 공급되는 전위를 변동시키는 가능성이 있다. 이 국부적인 저항 상승을 미리 상쇄하기 위해, 대향전압 버스배선(CB2)을 2층 구조로 하고, 여기서의 저항을 저감했다.
대향전극단자(TC2)의 저항 저감도, 도전층(CC2)의 접속부에서 저항 상승이 발생한 경우, 이것을 상쇄하기에 효과적인 것으로서 추장(推奬)된다.
도 9는 대향전압 버스배선(CB2)을 구성하는 제 1의 부분(CB2a)과 제 2의 부분(CB2b)의 사이를 전기적으로 접속하는 구조예를 설명하는 요부단면도이다.
도 9에 나타낸 바와 같이, 대향전극단자(TC2)는 대향전압 버스배선의 제 1 부분(CB2a)에 절연막(GI)과 보호막(PSV1)으로 형성된 개구에서 접하고, 제 2 부분(CB2b)에 보호막(PSV1)에 형성된 개구에서 접하는 도전층(TER)을, 이들의 개구 사이에서 보호막(PSV1)상에 연장하여 형성한다.
표시영역(AR)과 대향전압 버스배선(CB2)과의 사이의 보호막(PSV1)상에 대향전극 신호선의 연신방향과 교차하는 방향으로 연장한 도전층(SH)을 배치하고, 이것을 보호막(PSV1)에 형성된 개구(SHC에 상당)에서 복수의 대향전압 신호선(CL)과 각각 접한다.
이것에 의해, 각 대향전압 신호선(CL) 사이의 전위의 변동을 보정할 수 있다. 상기한 바와 같이 대향전압 신호선(CL)의 전위를 안정하게 유지하기 위해, 대향전압 버스배선(CB2)의 면적을 2층 구조의 채용등으로 크게 하고 있지만,도전층(SH)은 대향전압 버스배선(CB2)의 움직을 돕기 위해, 대향전압 버스배선을 작게 할 수 있다. 이 도전층(SH)의 채용은 액정패널(PNL)의 표시영역(AR)의 주위를 좁게하는 소위 「협액연화」에 적당하다.
도면으로부터 명백한 바와 같이, 이 도전층은 상술의 제 1의 문제를 해결하기 위해 사용한 실드전극(SH)과 유사하다. 다시말하면, 이 도전층은 상술의 실드전극의 기능도 겸하고 있는 것이다.
도전층(SH)을 채용하는 일예로서, 도 8의 (c)에는 대향전압 신호선(CL)을 도전층(CC2)과 접하는 부분과 도전층(SH)와 접하는 부분과의 사이에서 절연막(GI)과 보호막(PSV1)과의 사이에, 도전층(SH)과 접하는 부분에서 표시영역(AR)으로 연장하는 부분에서 절연막(GI)의 하부에 나누어 형성하고, 이 분단된 대향전압 신호선은 보호막(PSV1) 또는 이것과 절연막(GI)에 형성된 개구에서 각각 도전층(SH)과 접하여 전기적으로 접속되어 있다. 도전층(SH)은 이들의 개구사이에 보호막(PSV1)상에 형성된 부분을 가진다.
이 구조는 상기 제 2의 과제를 보다 확실하게 해결하는 것이며, 플라즈마 CVD의 프로세스 조건이 예상 이상으로 기판상의 도전층에 데미지를 가하는 것을 고려한 것이다. 플라즈마에서 대향전압 신호선에 다량의 전하가 유입되면, 대향전압 신호선의 단부와 이것과 이간한 대향전압 버스배선(CB2)과의 사이에 방전이 발생한다. 이 방전에 의한 전류로, 대향전압 신호선이 녹아 단선한다.
이 문제에 대해, 절연막(GI)의 형성시에 표시영역에서 연장하는 대향전압 신호선(CL)의 단부를 대향전압 버스배선(CB2)으로부터 사이를 두고, 보호막(PSV1)의형성시에는 대향전압 신호선(CL)의 단부를 대향전압 버스배선(CB2)에 접근시키면서도, 그 표시영역으로 연중하는 부분을 제외하는(앞서 절연막(GI) 하부에 형성하여 버린다) 것으로, 이 대향전압 신호선(CL)으로의 전하의 주입량을 저감할 수 있다.
도 8의 (c)의 실시예에서는, 대향전압 신호선(CL)의 표시영역(AR)측을 게이트 절연막(GI)의 하부에, 대향전압 버스배선(CB2)측을 절연막(GI)과 보호막(PSV1)과의 사이에 배치했지만, 표시영역(AR)측에서의 대향전압 신호선(CL)의 배치에 따라서는 표시영역(AR)측과 대향전압 버스배선(CB2)측에서의 배치관계를 역전시켜도 된다.
도전층(SH)을 채용한 경우, 이것과 대향전압 신호선(CL)이 접하는 영역(SHC)의 대향전압 신호선(CL)의 연신방향에 따른 길이는 도전층(SH) 자체의 대향전압 신호선(CL)의 연신방향에 따른 길이의 절반 이상으로 하면 된다. 이것에 의해, 대향전압 사이의 도전층(SH)의 저항의 저감이 유리하게 된다.
복수의 대향전압 신호선(CL)의 대향전압 버스배선(CB2)에 대향하는 단부는, 도 7에 점선으로 나타내는 바와 같이 대향전압 신호선(CL)의 연신방향과 교차하는 방향으로 연장한 제 2의 대향전압 버스배선(CB2´)에 의해 전기적으로 접속해도 된다. 제 2의 대향전압 버스배선(CB2´)은 IPS형 액정표시장치에서 커먼·버스라인으로서 사용된 것이다. 본 실시예의 대향전압 버스배선(CB2)의 채용에 의해, 상기 배선(CB2´)은 불필요하게 되지만, 대향전압 신호선(CL)과 대향전극단자(TC2)와의 사이의 저항 저감을 위해 이용해도 된다.
본 실시예의 대향전압 버스배선(CB2)과 병용하기 위해, 제 2의 대향전압 버스배선(CB2´)의 폭은 대향전압 버스배선(CB2)에 비해 좁게 할 수 있다. 이때문에, 게이트 절연막(GI)이나 보호막(PSV1)의 성막시에 제 2의 대향전압 버스배선(CB2´)이 대향전압 신호선(CL)과 연결되어 있어도, 방전의 확률은 낮고, 대향전압 신호선(CL)의 파손은 무시할 수 있다(도 7 참조).
대향전압 버스배선(CB2)과 도전층(CC2)이 접하는 절연물층의 개구(CBC2)는 대향전압 버스배선(CB2)의 연신방향에 따라 연장하고, 대향전압 신호선(CL)과 도전층(CC2)이 접하는 영역(개구)(CLC)의 대향전압 신호선(CL)의 연재방향에 따른 길이는 대향전압 버스배선(CB2)과 도전층(CC2)이 접하는 영역의 대향전압 신호선(CL)의 연신방향에 따른 길이(소위 장변방향에 대한 폭)보다 큰값을 가진다(도 7 참조).
대향전압 신호선(CL), 대향전압 버스배선(CB2) 둘다 가능한한 절연물층으로 덮는 것이, 이들의 구성재료에 의한 액정층의 오염을 막는점에서 바람직하다. 대향전압 버스배선(CB2)과 도전층(CC2)이 접하는 영역에 비해, 대향전압 신호선(CL)과 도전층(CC2)이 접하는 영역(개구)(CLC)의 형성 스페이스는 한정되어지기 때문에, 영역(CBC2)에 비해 영역(CLC)을 대향전압 신호선(CL)의 연재방향에 따라 길게하면 된다.
도전층(CC2) 및 도전층(SH)은 도전성을 가지는 산화물재료(ITO, 산화주석 등)로 형성한다. 이 이점은 상기한 바와 같이, 액정층의 오염이 없는 것이다.
도 10은 본 발명의 제 2 실시예를 설명하는 요부평면도이며, 대향전압 버스배선(CB1)에 상기 실시예와 동일한 구성을 적용한 것이다. 또, 도 11 ~ 도 13은 도 10의 요부단면도이며, 도 11은 도 10의 ⅩⅠ-ⅩⅠ 선에 따른 단면도, 도 12는 도10의 ⅩⅡ-ⅩⅡ 선에 따른 단면도, 도 13은 도 10의 ⅩⅢ-ⅩⅢ 선에 따른 단면도를 나타낸다. 또한 도 10에서는, 도 7에 대해서, CB1은 CB2에, CBC1은 CBC2에, SH1은 SH에, SHC1은 SHC에 각각 대응한다. 게이트 신호선(GL)은 도면 좌측의 바깥에 위치하는 게이트신호 공급단자(Tg)(도 4 참조)에 연장한다.
상기와 같은 방전에 의한 도전층의 파괴(정전파괴)는 게이트 신호선(GL)에서도 일어난다. 게이트신호 공급단자(Tg)에서는 게이트 신호선(GL)의 배선층 면적이 넓어지는 부분도 발생할 수 있기 때문에, 그 대책을 강구하는 것이 바람직하다.
상기의 대책으로서, 도 6에 나타낸 바와 같은 보호다이오드(DG1)를 설치한다. 그 평면구조를 도 10에, 단면구조를 도 13에 각각 나타낸다. 보호다이오드(DG1)의 일단은 게이트 신호선(GL)에 배선층(GLB)을 경유하고, 타단은 다이오드 버스배선(BDG)에 배선층(DIg)을 경유하여 접속된다.
다이오드 버스배선(BDG)은 도 6에 나타내는 바와 같이 각 게이트 신호선(GL)에 배치된 다이오드의 타단에 접속되며, 특정의 게이트 신호선에 발생한 이상전류를 이들의 게이트 신호선(GL)으로 분배하고, 특정의 게이트 신호선의 파손을 막는다.
다이오드 단면은 절연막(GI) 및 보호막(PSV1)에 형성된 스루홀(THa, THd) 및 보호막(PSV1)에 형성된 스루홀(THb, THc)dmf 통한 배선구조를 가지고, 상기의 i반도체층(AS)과 함께 형성된 채널을 가진다. 배선층(GLB, DIg)은 게이트 신호선(GL)등과 함께, 배선층(DId)은 데이터 신호선(DL)등과 함께, 동일한 프로세스로 형성된다.
도 14는 본 발명의 제 3 실시예를 설명하는 도 7의 ⅩⅣ-ⅩⅣ에 따른 단면도이다. 도 6 및 도 7에 나타낸 바와 같이, 제 1의 방향으로 연신하는 복수의 게이트 신호선(GL)이나 대향전압 신호선(CL)과, 이 제 1의 방향에 교차하는 제 2의 방향으로 연신하는 복수의 데이터 신호선(DL)과, 2개의 게이트 신호선(GL) 또는 대향전압 신호선(CL) 및 2개의 데이터 신호선(DL)으로 둘러싸인 영역에 따라서 형성되는 화소가 배치되며, 게이트 신호선(GL)이나 대향전압 신호선(CL)의 상부와 데이터 신호선(DL)의 하부와의 사이에 게이트 절연막(GI)이, 또 데이터 신호선(DL)의 상부에 보호막(PSV1)이 각각 형성되며, 게이트 신호선(GL), 대향전압 신호선(CL) 및 데이터 신호선(DL)의 적어도 한쪽은 표시영역(AR)의 외측으로 연장하고, 표시영역(AR) 외측에서 절연막(GI)이나 보호막(PSV1)에 형성된 개구에 의해 도전층(GP, SH)에 접하고, 또 도전층(GP, SH)은 보호막(PSV1)상에 형성된 부분을 가지는 액정표시장치에서, 이들의 도전층(GP, SH)의 프로세스 평가를 행하기 위해서, 도 7 및 도 13에 나타내는 바와 같이, 표시영역(AR)의 외측에 게이트 절연막(GI)의 하부에 도전막(PAT1)을, 또 게이트 절연막(GI)과 보호막(PSV1)의 사이에 도전막(PAT2)을 형성한다. 그리고, 게이트 절연막(GI)과 보호막(PSV1)에 도전막(PAT1) 상면에 이르는 제 1 개구를, 보호막(PSV1)에 도전막(PAT2) 상면에 이르는 제 2 개구를 서로 이간하여 형성하고, 또 제 1 및 제 2 개구의 내부에서 각각의 개구를 둘러싸는 보호막(PSV1) 상부에 넓어지는 도전막(ITO1)을 도전층(GP, SH)과 함께 도전막(PAT1, PAT2)보다 광 투과율이 높은 도전성재료로 형성한다.
도전층(GP, SH)을 ITO 등의 광 투과율이 높은 도전성재료로 형성하는 경우,도 14에 나타낸 바와 같이, 이들의 도전층이나 보호막(PSV1)의 형성결과(프로세스 상태)를 2종류의 개구의 밑부분의 면적(WPAS)의 각각과 도전막(ITO1)의 면적(WITO)의 비(比)에서 광학적으로 평가할 수 있다. 본 실시예에서는 도전막(ITO), 보호막(PSV1) 및 절연막(GI)의 적층을 통하여 각각의 WPAS를 관찰할 수 있다.
또, 제 1 개구에 형성되는 도전막(ITO)과 제 2 개구에 형성되는 도전막(ITO1)을 보호막(PSV1)상에서 서로 이간시킴으로써, 상기의 프로세스 평가의 정도가 높아진다.
도전막(PAT1)은 게이트 신호선(GL) 등과, 도전막(PAT2)은 데이터 신호선(DL) 등과 동일 프로세스로 형성해도 된다. 도전막(PAT1, PAT2)은 도전막(ITO)보다 광 투과율이 낮은 재료이면 충분하기 때문에, 게이트 신호선(GL)이나 데이터 신호선(DL) 등과 접속할 필요는 없고, 또 이들의 신호선에 잡음신호를 삽입시키지 않기 위해서, 이들의 신호선과는 전기적으로 접속하지 않는 쪽이 바람직하다.
광 투과율이 높은 도전성재료로서는 상기와 동일하게 도전성을 가지는 산화물재료(ITO, 산화주석 등)를 사용하는 것이 추장된다.
이상 설명한 바와 같이, 본 발명에 의하면, ITO의 검사단자를 액정밀봉영역에 설치한 경우의 표시영역의 단부에 위치하는 화소에서의 빛 누설을 회피할 수 있다. 또, 플라즈마를 사용한 CVD(화학적 기상성장법)등에서 절연막을 형성할때의 방전에 기인하는 대향전압 신호선의 용단(溶斷)이나, 인접배선의 단락등 방지할 수있다. 또한, 각 게이트선의 단선평가가 가능하게 되고, 신뢰성이 높은 액정표시장치를 제공할 수 있다.
본 발명에 관한 몇개의 실시예를 나타내고, 이들에 관해서 서술하였지만, 본 발명은 이들에 한정되지 않고 당업자가 알수 있는 범위에서 이들이 행하여지는 여러가지의 변형 및 개선을 혀용하는 것으로 이해되는 것이며, 따라서 본원 명세서에 첨부한 청구항의 범위는 이것에 나타내며, 또 기재되는 상세한 설명에 구속되는 일없이, 가용한 변형 및 개선을 전부 포함하는 것을 의도하는 것이다.

Claims (23)

  1. 각각의 주면을 대향시켜서 배치한 제 1의 기판과 제 2의 기판에 끼워진 공간에 액정재료를 밀봉하여 형성된 액정밀봉영역과,
    상기 제 1의 기판과 제 2의 기판의 적어도 한쪽에 당해 기판보다도 광 투과율이 낮은 재료로 형성된 차광막의 개구에 의해 상기 액정밀봉영역 내에 규정된 표시영역과,
    상기 제 1의 기판과 제 2의 기판의 적어도 한쪽의 상기 액정밀봉영역에서의 상기 주면에 상기 표시영역으로부터 외측에 연재하여 형성된 제 1의 도전층과,
    제 1의 도전층을 덮어 형성된 절연층과,
    상기 표시영역의 외측에서 상기 제 1의 도전층에 접하고, 또 상기 절연층상에 연재한 단자와,
    상기 절연층상에서 상기 표시영역과 상기 단자와의 사이에 설치된 제 2의 도전층을 구비하고,
    상기 제 2의 도전층과 상기 제 1의 도전층과는 전위가 다른 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 2의 도전층이 상기 제 1의 도전층을 덮는 상기 절연층상에 형성되며, 또 당해 제 2의 도전층의 제 1의 도전층의 연재방향에 따른 길이가 상기 단자의 제 1의 도전층의 연재방향에 따른 길이보다 긴것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제 1의 도전층이 상기 표시영역으로부터 외측에 연재하여 병설된 복수의 도전층으로 이루어지며, 상기 복수의 제 1의 도전층의 사이에 상기 절연층에 형성된 개구를 통하여 상기 제 2의 도전층과 전기적으로 접속된 제 3의 도전층을 가지는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 제 1의 기판과 제 2의 기판의 적어도 한쪽의 상기 표시영역에서의 상기 주면에 스위칭 소자와 화소전극을 가지는 복수의 화소가 형성되며, 상기 제 1의 도전층이 이 스위칭 소자에 전기적으로 접속되어 있는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 스위칭 소자가 상기 제 1의 도전층의 연재방향과 교차하는 방향에 형성되어 상기 스위칭 소자를 구성하는 반도체소자의 채널을 가지는 반도체소자로 형성되며,
    상기 제 1의 기판 및 제 2의 기판의 적어도 한쪽의 표시영역의 상기 주면에,상기 채널의 일단(一端)에 전압신호를 공급하는 제 4의 도전층이 설치되고,
    상기 절연층이 상기 제 1의 도전층의 상면과 상기 제 4의 도전층의 하면의 사이에 형성된 제 1의 절연층과 제 2의 절연층으로 이루어지며,
    상기 채널의 타단(他端)이 상기 화소에 설치된 상기 화소전극과 전기적으로 접속되고,
    상기 제 1의 도전층이 상기 반도체소자의 채널에 당해 제 1의 절연층을 통하여 전계를 인가하는 전극과 전기적으로 접속되어 있는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 제 3의 도전층이 상기 화소전극과의 사이에 상기 액정재료에 인가하는 전계를 생성하는 대향전극과 전기적으로 접속되어 있는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 단자와 이 단자에 대향하는 상기 표시영역의 단부(端部)가, 상기 화소의 상기 제 1의 도전층의 연재방향에 따른 화소 길이의 4배 이상의 간격으로 이간(離間)하도록 배치되어 있는 것을 특징으로 하는 액정표시장치.
  8. 제 6 항에 있어서,
    상기 제 1의 도전층은, 상기 제 2의 도전층과 교차하는 위치와 상기 단자와 접하는 위치와의 사이에, 상기 표시영역으로부터의 제 1의 연재방향에 대해서 소정의 각도의 구부러짐으로 제 2의 방향에 연재하는 부분을 가지는 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    상기 제 1의 도전층은 상기 제 1의 연재방향에 따라 상기 단자에 대향하는 상기 표시영역의 단부에서 상기 제 2의 연재방향으로 굽는부분까지 연장하는 다른 부분을 가지고, 상기 다른 부분의 상기 제 1의 연재방향에 따른 화소길이는 상기 화소의 당해 제 1의 연재방향에 따른 길이의 4배 이상인 것을 특징으로 하는 액정표시장치.
  10. 각각의 주면을 대향시켜서 배치한 제 1의 기판과 제 2의 기판에 끼워진 공간에 액정재료를 밀봉하여 형성된 액정밀봉영역과,
    상기 제 1의 기판과 제 2의 기판의 적어도 한쪽에 당해 기판보다도 광 투과율이 낮은 재료로 형성된 차광막의 개구에 의해 상기 액정밀봉영역 내에 규성된 표시영역과,
    상기 제 1의 기판과 제 2의 기판의 적어도 한쪽의 상기 액정밀봉영역에서의 상기 주면에 상기 표시영역으로부터 외측에 연재하여 병설된 복수의 제 1의 도전층과,
    상기 표시영역의 외측에, 상기 제 1의 도전층의 연재방향과 교차하는 방향으로 연장하고, 또 당해 제 1의 도전층과 이간하여 형성된 제 2의 도전층과,
    상기 제 1의 도전층과 상기 제 2의 도전층을 덮어 형성된 절연층과,
    상기 절연층상에 형성되며, 또 상기 표시영역의 외측에서 상기 절연층에 설치한 개구를 통하여 상기 제 1의 도전층 및 제 2의 도전층에 각각 전기적으로 접속하는 부분을 가지는 제 3의 도전층을 구비한 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 절연층은, 제 1의 절연층과 그 상부에 형성된 제 2의 절연층으로 이루어지며, 상기 제 2의 도전층은 상기 제 1의 절연층의 하부에 형성된 제 1의 부분과 상기 제 1의 절연층과 제 2의 절연층과의 사이에 형성된 제 2의 부분을 가지고,
    상기 제 3의 도전층은, 상기 제 1의 절연층과 제 2의 절연층에 형성된 개구를 통하여 상기 제 1의 부분과 전기적으로 접속되며, 상기 제 2의 절연층에 형성된 개구를 통하여 상기 제 2의 부분과 전기적으로 접속되어 있는 것을 특징으로 하는 액정표시장치.
  12. 제 11 항에 있어서,
    상기 제 2의 도전층에는, 상기 제 1의 절연층 및 제 2의 절연층에 형성된 개구를 통하여 상기 제 1의 부분에 전기적으로 접속함과 동시에 당해 제 2의 절연층에 형성된 개구를 통하여 상기 제 2의 부분에 전기적으로 접속하여 상기 2개의 개구의 사이에서 상기 제 2의 절연층상에 형성된 도전성재료로 이루어지는 단자가 형성되어 있는 것을 특징으로 하는 액정표시장치.
  13. 제 11 항에 있어서,
    상기 표시영역과 상기 제 2의 도전층과의 사이의 영역에서 상기 절연층상에 상기 제 1의 도전층의 연재방향과 교차하는 방향으로 연장하는 제 4의 도전층이 설치되며,
    상기 제 4의 도전층은, 상기 절연층에 형성된 개구를 통하여 상기 복수의 제 1의 도전층과 각각 전기적으로 접속되어 있는 것을 특징으로 하는 액정표시장치.
  14. 제 13 항에 있어서,
    상기 절연층은, 제 1의 절연층과 그 상부에 형성된 제 2의 절연층으로 이루어지며,
    상기 제 1의 도전층은, 상기 제 3의 도전층과 전기적으로 접속하는 제 1의 위치와 상기 제 4의 도전층과 전기적으로 접속하는 제 2의 위치와의 사이에서, 상기 제 1의 절연층과 제 2의 절연층과의 사이에 형성된 분리부분과 상기 제 1의 절연층의 하부에서 상기 제 2의 위치로부터 상기 표시영역측을 향하여 연장하는 다른 부분으로 분리되고,
    상기 제 1의 도전층의 분리부분은 상기 제 1의 절연층 및 제 2의 절연층에 각각 형성된 개구를 통하여 상기 제 4의 도전층과 접함으로써 상기 제 1의 도전층의 다른 부분과 전기적으로 접속되어 있는 것을 특징으로 하는 액정표시장치.
  15. 제 13 항에 있어서,
    상기 제 4의 도전층과 제 1의 도전층이 접하는 영역의 당해 제 1의 도전층의 연재방향에 따른 길이가, 당해 제 4의 도전층의 상기 제 1의 도전층의 연재방향에 따른 길이의 절반 이상인 것을 특징으로 하는 액정표시장치.
  16. 제 13 항에 있어서,
    상기 복수의 제 1의 도전층의 상기 제 2의 도전층에 대향하는 단부의 각각은, 당해 제 1의 도전층의 연재방향과 교차하는 방향으로 연장한 도전층에 의해 전기적으로 접속되어 있는 것을 특징으로 하는 액정표시장치.
  17. 제 16 항에 있어서,
    상기 복수의 제 1의 도전층의 단부에 접속되는 도전층의 당해 제 1의 도전층의 하나의 연재방향에 따른 길이가, 상기 제 2의 도전층의 당해 제 1의 도전층의 하나의 연재방향에 따른 길이보다 짧은 것을 특징으로 하는 액정표시장치.
  18. 제 17 항에 있어서,
    상기 제 2의 도전층과 제 3의 도전층이 접하는 상기 절연층의 개구는 당해 제 2의 도전층의 연재방향에 따라 연장하고, 상기 제 1의 도전층과 제 3의 도전층이 접하는 영역의 당해 제 1의 도전의 연재방향에 따른 길이는 당해 제 2의 도전층과 제 3의 도전층이 접하는 영역의 당해 제 1의 도전층의 연재방향에 따른 길이보다 긴것을 특징으로 하는 액정표시장치.
  19. 제 13 항에 있어서,
    상기 제 3의 도전층 및 제 4의 도전층은, ITO나 SnO2등의 산화물재료로 형성되어 있는 것을 특징으로 하는 액정표시장치.
  20. 각각의 주면을 대향시켜서 배치한 제 1의 기판과 제 2의 기판에 끼워진 공간에 액정재료를 밀봉하여 형성된 액정밀봉영역과,
    상기 제 1의 기판과 제 2의 기판의 적어도 한쪽에 당해 기판보다도 광 투과율이 낮은 재료로 형성된 차광막의 개구에 의해 상기 액정밀봉영역 내에 규정된 표시영역과,
    상기 표시영역에 병설되며, 또 제 1의 방향에 연재하는 복수의 제 1의 도전층과,
    상기 제 1의 도전층의 상부에 형성된 제 1의 절연층과,
    상기 표시영역의 상기 제 1의 절연층의 상부에 병설되며, 또 제 1의 방향으로 교차하는 제 2의 방향에 연재하는 복수의 제 2의 도전층과,
    상기 표시영역의 상기 제 1의 도전층의 한쌍과 제 2의 도전층의 한쌍으로 둘러싸인 영역에 배치된 화소와,
    상기 제 2의 도전층의 상부에 형성된 제 2의 절연막과,
    상기 표시영역의 외측에서 상기 제 2의 절연층상에 형성된 부분을 가지는 제 3의 도전층을 구비하고,
    상기 제 1의 도전층 및 제 2의 도전층의 적어도 한쪽은 상기 표시영역의 외측에 연장하고, 또 상기 표시영역의 외측에서 상기 제 1의 절연층 및 제 2의 절연층에 형성된 개구를 통하여 상기 제 3의 도전층의 상기 부분에 접하며,
    상기 표시영역의 외측에서 상기 제 1의 절연층의 하부에 제 4의 도전층이 상기 제 1의 절연층과 상기 제 2의 절연층과의 사이에 제 5의 도전층이 각각 형성되고,
    상기 제 1의 절연층 및 제 2의 절연층에는 상기 제 4의 도전층의 상면에 이르는 제 1의 개구가 형성되며, 상기 제 2의 절연층에는 상기 제 1의 개구와는 이간하여 상기 제 5의 도전층의 상면에 이르는 제 2의 개구가 형성되고, 또 상기 제 2의 절연층상에 상기 제 1의 개구 및 제 2의 개구를 각각 둘러싸고, 또 제 1 및 제 2의 개구의 각각의 내부에 연장하도록 제 6의 도전층이 형성되며,
    상기 제 3의 도전층 및 제 6의 도전층은, 상기 제 4의 도전층 및 제 5의 도전층보다도 광 투과율이 높은 도전성재료로 형성되어 있는 것을 특징으로 하는 액정표시장치.
  21. 제 20 항에 있어서,
    상기 제 1의 개구에 형성되는 상기 제 6의 도전층과 상기 제 2의 개구에 형성되는 상기 제 6의 도전층이 상기 제 2의 절연층상에서 서로 이간되어 있는 것을 특징으로 하는 액정표시장치.
  22. 제 20 항에 있어서,
    상기 제 4의 도전층 및 제 5의 도전층의 어느것이나 제 1 ~ 제 3의 도전층과는 전기적으로 절연되어 있는 것을 특징으로 하는 액정표시장치.
  23. 제 20 항에 있어서,
    상기 제 3의 도전층 및 제 6의 도전층은 ITO나 SnO2등의 산화물재료로 형성되어 있는 것을 특징으로 하는 액정표시장치.
KR1020000025986A 1999-05-17 2000-05-16 액정표시장치 KR100340803B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13526099A JP3766563B2 (ja) 1999-05-17 1999-05-17 液晶表示装置
JP99-135260 1999-05-17

Publications (2)

Publication Number Publication Date
KR20000077277A KR20000077277A (ko) 2000-12-26
KR100340803B1 true KR100340803B1 (ko) 2002-06-20

Family

ID=15147553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000025986A KR100340803B1 (ko) 1999-05-17 2000-05-16 액정표시장치

Country Status (4)

Country Link
US (1) US6801288B1 (ko)
JP (1) JP3766563B2 (ko)
KR (1) KR100340803B1 (ko)
TW (1) TWI252362B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3628997B2 (ja) * 2000-11-27 2005-03-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法
KR100800318B1 (ko) * 2001-12-20 2008-02-01 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널 및 그 제조방법
TW594177B (en) * 2003-07-23 2004-06-21 Hannstar Display Corp Liquid crystal display panel for eliminating flicker
JP4462981B2 (ja) * 2004-03-29 2010-05-12 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス基板及び該基板を備える液晶表示装置
JP4381938B2 (ja) * 2004-09-09 2009-12-09 シャープ株式会社 液晶表示パネル及びその検査方法並びにそれに用いる検査装置
KR100977500B1 (ko) * 2005-04-19 2010-08-23 후지쯔 가부시끼가이샤 액정 표시 장치 및 배향 처리 방법
KR101293950B1 (ko) * 2006-06-30 2013-08-07 삼성디스플레이 주식회사 표시기판 및 이를 갖는 표시패널
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
CN101449202B (zh) * 2006-08-31 2011-02-09 夏普株式会社 显示面板和包括该显示面板的显示装置
US7896854B2 (en) 2007-07-13 2011-03-01 Bacoustics, Llc Method of treating wounds by creating a therapeutic solution with ultrasonic waves
JP4829260B2 (ja) * 2008-02-05 2011-12-07 三菱電機株式会社 液晶表示装置
JP5306784B2 (ja) * 2008-11-18 2013-10-02 株式会社ジャパンディスプレイ 表示装置
WO2012090794A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 半導体装置およびその製造方法
KR101843872B1 (ko) * 2011-06-27 2018-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6360718B2 (ja) * 2014-05-16 2018-07-18 株式会社ジャパンディスプレイ 表示装置
TWI544272B (zh) * 2015-04-17 2016-08-01 元太科技工業股份有限公司 顯示裝置
CN115616803A (zh) * 2018-03-14 2023-01-17 群创光电股份有限公司 电子装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960014823B1 (ko) * 1991-03-15 1996-10-21 가부시기가이샤 히다찌세이사구쇼 액정표시장치
JP3205373B2 (ja) 1992-03-12 2001-09-04 株式会社日立製作所 液晶表示装置
JP2907629B2 (ja) 1992-04-10 1999-06-21 松下電器産業株式会社 液晶表示パネル
DE69332575T2 (de) 1992-09-18 2003-11-20 Hitachi Ltd Flüssigkristall-Anzeigevorrichtung
JPH081502B2 (ja) * 1993-06-21 1996-01-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
JP2917786B2 (ja) 1993-12-27 1999-07-12 日本電気株式会社 自然言語インタフェース方式
TW354380B (en) * 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
JP2708098B2 (ja) 1995-04-28 1998-02-04 株式会社日立製作所 液晶表示装置
JP2787661B2 (ja) 1995-07-27 1998-08-20 株式会社日立製作所 液晶表示装置
TW477905B (en) 1995-06-14 2002-03-01 Hitachi Ltd Liquid crystal display device formed of high resistance black matrix with wide view angle
JP3767154B2 (ja) * 1997-06-17 2006-04-19 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
JP3119228B2 (ja) * 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
JP3634138B2 (ja) * 1998-02-23 2005-03-30 株式会社 日立ディスプレイズ 液晶表示装置

Also Published As

Publication number Publication date
KR20000077277A (ko) 2000-12-26
JP2000321592A (ja) 2000-11-24
US6801288B1 (en) 2004-10-05
TWI252362B (en) 2006-04-01
JP3766563B2 (ja) 2006-04-12

Similar Documents

Publication Publication Date Title
KR100340803B1 (ko) 액정표시장치
KR100467920B1 (ko) 액정표시장치
US8310641B2 (en) Liquid crystal display device, display device and manufacturing method thereof
US8743330B2 (en) Liquid crystal display device
KR100373667B1 (ko) 액정 표시 장치
KR100461484B1 (ko) 액정 표시 장치
KR101098084B1 (ko) 액정 표시 장치
JPH1010493A (ja) 液晶表示装置および液晶表示基板
KR20040086926A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20000048089A (ko) 액정 표시 장치
KR20090033809A (ko) 액정 표시 장치 및 전자 기기
KR20070112955A (ko) 액정 표시 장치
US8218116B2 (en) Liquid crystal display panel and manufacturing method thereof
KR101203522B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
KR20050025780A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 17