JP3761089B2 - 差動電流出力装置 - Google Patents
差動電流出力装置 Download PDFInfo
- Publication number
- JP3761089B2 JP3761089B2 JP2003121152A JP2003121152A JP3761089B2 JP 3761089 B2 JP3761089 B2 JP 3761089B2 JP 2003121152 A JP2003121152 A JP 2003121152A JP 2003121152 A JP2003121152 A JP 2003121152A JP 3761089 B2 JP3761089 B2 JP 3761089B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output
- mirror
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45094—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/456—A scaled replica of a transistor being present in an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45646—Indexing scheme relating to differential amplifiers the LC comprising an extra current source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45651—Indexing scheme relating to differential amplifiers the LC comprising two cascode current sources
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、差動入力電圧に応じた差動電流出力を負荷に供給するための差動電流出力装置に関する。
【０００２】
【従来の技術】
ファン駆動用などの単相モータ、ＨＤＤ等のボイスコイルモータ（ＶＣＭ）や、ＶＴＲ、ＣＤ−ＲＯＭ、ＤＶＤなどの駆動用ＤＣモータ等を、差動入力電圧の極性及び大きさに応じて形成された出力電流により駆動することが行われている。
【０００３】
この電動機の駆動制御において、入力電圧を基準値と比較した信号によって、モータ駆動回路の出力トランジスタをオン・オフさせる駆動回路構成では、出力電流のゼロクロス点（極性変化点）前後で電流値が急激に切り替わるために、発生するノイズが大きくなってしまう。また、流出側出力トランジスタ及び流入側出力トランジスタが同時にオンして大電流、所謂貫通電流が流れることを防止するために、遅延回路を設ける必要があった。
【０００４】
このような電流値の急激な変化を避けて、出力電流のゼロクロス点前後を緩やかに切り替えるために、オペアンプ（演算増幅器）やその出力により制御されるパワーアンプ回路等を用いた駆動回路が用いられている（例えば、非特許文献１参照）。
【０００５】
【非特許文献１】
鈴木雅臣著、「定本トランジスタ回路の設計」、第１３版、ＣＱ出 版株式会社、１９９８年７月１日、ｐ．１３４、図１８及びｐ．３１４〜ｐ．３１６、図２７
【０００６】
【発明が解決しようとする課題】
非特許文献１に記載されたようなオペアンプ等を用いる駆動回路では、回路構成が複雑になり、また位相補償用等のコンデンサを必要とする。この駆動回路は、通常ＩＣチップに作り込まれるから、位相補償用等のコンデンサを形成するために大きな面積を要し、ＩＣチップが大きくなり、コストアップの要因となっていた。
【０００７】
そこで、本発明は、回路構成を簡略化し、コンデンサの使用をできるだけ少なくしてチップ面積を小さくするとともに、差動入力電圧の変化に応じて滑らかに出力電流を変化させることができる差動電流出力装置を提供することを目的とする。
【０００８】
また、電流増幅率などトランジスタ特性が温度などの変化によって変化しても、出力電流特性が殆ど影響を受けることなく安定した動作を行うことができる差動電流出力装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１の差動電流出力装置は、第１定電流Ｉ０を流す第１定電流源Ｑ１７、入力される入力電圧Ｖｉｎを差動増幅して前記第１定電流Ｉ０を分配するように動作する第１差動増幅用トランジスタＱ１５及び第２差動増幅用トランジスタＱ１６、前記第１差動増幅用トランジスタＱ１５に流れる第１電流Ｉ１に比例した第１ミラー元電圧ｉを発生する第１電流ミラー元トランジスタＱ１１、前記第２差動増幅用トランジスタＱ１６に流れる第２電流Ｉ２に比例した第２ミラー元電圧iiを発生する第２電流ミラー元トランジスタＱ１３、を含む差動入力回路１０と、
前記第１ミラー元電圧ｉを受けて前記第１電流Ｉ１の第１所定ミラー比ｍ倍の第１ミラー電流ｍ・Ｉ１を流す第１ミラー先トランジスタＱ２２、前記第２ミラー元電圧iiを受けて前記第２電流Ｉ２の第１所定ミラー比ｍ倍の第２ミラー電流ｍ・Ｉ２を流す第２ミラー先トランジスタＱ２１を含み、前記第１ミラー電流ｍ・Ｉ１と前記第２ミラー電流ｍ・Ｉ２との差電流ｍ・Ｉ１−ｍ・Ｉ２に応じた電流を出力する電流引き算回路２０と、
電流出力指令信号が供給されて動作する第３ミラー元トランジスタとこの第３ミラー元トランジスタに流れる電流に応じた第２所定ミラー比ｎ倍の出力電流を流す第３ミラー先トランジスタを含む、複数の出力トランジスタ回路４０−１〜４０−４を有し、前記電流指令信号の極性及び大きさに応じた正方向あるいは負方向の出力電流Ｉｏｕｔを負荷７０へ供給する電流出力回路４０と、
前記電流引き算回路２０からの前記差電流ｍ・Ｉ１−ｍ・Ｉ２に応じて動作して各々前記電流出力指令信号を発生する複数の切り分け用トランジスタ回路Ｑ３１〜Ｑ３４を有し、該複数の切り分け用トランジスタ回路Ｑ３１〜Ｑ３４により前記差電流ｍ・Ｉ１−ｍ・Ｉ２の極性に応じて且つ前記差電流の大きさに応じた前記電流出力指令信号を切り分けて、前記複数の出力トランジスタ回路４０−１〜４０−４の第３ミラー元トランジスタへ供給する切り分け回路と、を備えることを特徴とする。
【００１０】
請求項２の差動電流出力装置は、請求項１記載の差動電流出力装置において、前記第１定電流源Ｑ１７の電流値Ｉ０を制御するための電流値設定回路６０を有することを特徴とする。
【００１１】
請求項３の差動電流出力装置は、請求項１記載の差動電流出力装置において、前記電流引き算回路２０は、
前記第１ミラー電流ｍ・Ｉ１を流す前記第１ミラー先トランジスタＱ２２と第２定電流ｍ・Ｉ０／２を流す第２定電流源Ｑ２４とが直列に接続され、この接続点から前記差電流ｍ・Ｉ１−ｍ・Ｉ２に応じた電流を出力し、
前記第２ミラー電流ｍ・Ｉ２を流す前記第２ミラー先トランジスタＱ２１と第２定電流ｍ・Ｉ０／２を流す第３定電流源Ｑ２３とが直列に接続され、該接続点から前記差電流ｍ・Ｉ１−ｍ・Ｉ２とは逆極性の差電流ｍ・Ｉ２−ｍ・Ｉ１に応じた電流を出力することを特徴とする。
【００１２】
請求項４の差動電流出力装置は、請求項３記載の差動電流出力装置において、前記第１定電流源Ｑ１７、前記第２定電流源Ｑ２４及び前記第３定電流源Ｑ２３の各電流値を同時に同比率で制御するための電流値設定回路６０を有することを特徴とする。
【００１３】
請求項５の差動電流出力装置は、請求項１、２記載の差動電流出力装置において、前記電流引き算回路２０Ａは、
前記第１ミラー電流ｍ・Ｉ１を流す前記第１ミラー先トランジスタＱ２１ａと、前記第２ミラー元電圧iiに応じた前記第２電流Ｉ２の第１所定ミラー比ｍ倍の電流ｍ・Ｉ２を流す第１引き算用トランジスタＱ２４ａとが直列に接続され、該接続点から前記差電流ｍ・Ｉ１−ｍ・Ｉ２に応じた電流を出力し、
前記第２ミラー電流ｍ・Ｉ２を流す前記第２ミラー先トランジスタＱ２６ａと、前記第１ミラー元電圧ｉに応じた前記第１電流Ｉ１の第１所定ミラー比ｍ倍の電流ｍ・Ｉ１を流す第２引き算用トランジスタＱ２９ａとが直列に接続され、該接続点から前記差電流ｍ・Ｉ１−ｍ・Ｉ２とは逆極性の差電流ｍ・Ｉ２−ｍ・Ｉ１に応じた電流を出力することを特徴とする。
【００１４】
請求項６の差動電流出力装置は、請求項１〜５記載の差動電流出力装置において、前記切り分け回路３０は、前記差電流ｍ・Ｉ１−ｍ・Ｉ２が負極性のときにその差電流に応じて制御された電流出力指令信号をそれぞれ出力する第１切り分け用トランジスタ回路Ｑ３２及び第２切り分け用トランジスタ回路Ｑ３３と、前記差電流ｍ・Ｉ１−ｍ・Ｉ２が正極性のときにその差電流に応じて制御された電流出力指令信号をそれぞれ出力する第３切り分け用トランジスタ回路Ｑ３１及び第４切り分け用トランジスタ回路Ｑ３４とを有しており、
前記電流出力回路４０は、前記第１切り分け用トランジスタ回路Ｑ３２からの電流出力指令信号viiに応じた出力電流を流すための第１出力トランジスタ回路４０−１と、前記第２切り分け用トランジスタ回路Ｑ３３からの電流出力指令信号viiiに応じた出力電流を流すための第２出力トランジスタ回路４０−２と、前記第３切り分け用トランジスタ回路Ｑ３１からの電流出力指令信号viに応じた出力電流を流すための第３出力トランジスタ回路４０−３と、前記第４切り分け用トランジスタ回路Ｑ３４からの電流出力指令信号ixに応じた出力電流を流すための第４出力トランジスタ回路４０−４とを有し、前記第１出力トランジスタ回路４０−１の出力電流を外部負荷へ流出させ、前記第２出力トランジスタ回路４０−２の出力電流を前記外部負荷から流入させる第１負荷電流経路を形成するとともに、前記第３出力トランジスタ回路４０−３の出力電流を前記外部負荷へ流出させ、前記第４出力トランジスタ回路４０−４の出力電流を前記外部負荷から流入させる、前記第１負荷電流とは逆方向の第２負荷電流経路を形成することを特徴とする。
【００１５】
請求項７の差動電流出力装置は、請求項６記載の差動電流出力装置において、前記第１〜第４出力トランジスタ回路４０−１〜４０−４は、前記切り分け回路３０からのそれぞれの電流出力指令信号により制御されるミラー元トランジスタと第２所定ミラー比ｎ倍の電流を流すミラー先トランジスタとを有することを特徴とする。
【００１６】
請求項８の差動電流出力装置は、請求項６記載の差動電流出力装置において、前記第１及び第３出力トランジスタ回路４０−１、４０−３は、前記切り分け回路３０からのそれぞれの電流出力指令信号vii、viにより制御されるミラー元トランジスタと第２所定ミラー比ｎ倍の電流を流すミラー先トランジスタとを有し、前記第２及び第４出力トランジスタ回路４０−２、４０−４は、前記切り分け回路３０からのそれぞれの電流出力指令信号viii、ixにより制御されるミラー元トランジスタと第３所定ミラー比ｎ×α倍（ただし、αは、１以外の任意の係数）の電流を流すミラー先トランジスタとを有することを特徴とする。
【００１７】
請求項９の差動電流出力装置は、請求項６記載の差動電流出力装置において、前記第１〜第４出力トランジスタ回路４０−１〜４０−４は、前記切り分け回路３０からのそれぞれの電流出力指令信号により制御される第４所定ミラー比ｑの電流ミラー回路と、この第４所定ミラー比ｑの電流ミラー回路の出力側電流により制御される第５所定ミラー比ｐの電流ミラー回路とを有することを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の差動電流出力装置の実施の形態について、図を参照して説明する。図１は、本発明の第１の実施の形態に係る差動電流出力装置の構成を示す図であり、図２は、図１の差動電流出力装置の動作を説明するための図である。
【００１９】
図１において、差動入力回路１０は、ＮＰＮ型バイポーラトランジスタ（以下、ＮＰＮトランジスタ）Ｑ１７と抵抗Ｒ１５とが直列に接続されて第１定電流源を形成し、電流値設定信号iiiに応じて第１定電流Ｉ０を流す。この第１定電流源にエミッタが共通に接続された第１差動増幅用ＮＰＮトランジスタＱ１５及び第２差動増幅用ＮＰＮトランジスタＱ１６が設けられ、これらトランジスタＱ１５、Ｑ１６の両ベース間に入力される入力電圧Ｖｉｎを差動増幅して第１定電流Ｉ０を分配するように動作し、ＮＰＮトランジスタＱ１５に第１電流Ｉ１が流れ、ＮＰＮトランジスタＱ１６に第２電流Ｉ２が流れる。
【００２０】
ＮＰＮトランジスタＱ１５のコレクタと電源電圧Ｖｃｃとの間に、第１ミラー元トランジスタとなるＰＮＰ型バイポーラトランジスタ（以下、ＰＮＰトランジスタ）Ｑ１１と抵抗Ｒ１１とが直列接続される。そのＰＮＰトランジスタＱ１１のベースにエミッタが接続され、ＰＮＰトランジスタＱ１１のコレクタにベースが接続され、コレクタがグランドに接続されたＰＮＰトランジスタＱ１２と、ＰＮＰトランジスタＱ１１のベースと電源電圧Ｖｃｃとの間に接続された抵抗Ｒ１２が設けられる。
【００２１】
これにより、第１電流Ｉ１は、ＰＮＰトランジスタＱ１１と抵抗Ｒ１１との直列接続回路を介して流れ、また、ＰＮＰトランジスタＱ１１のベースには第１電流Ｉ１に比例した第１ミラー元電圧ｉが発生する。なお、以下、電圧は、特に断らない場合にはグランド電位との間の電圧を意味する。
【００２２】
ＮＰＮトランジスタＱ１６のコレクタと電源電圧Ｖｃｃとの間に、第２ミラー元トランジスタとなるＰＮＰトランジスタＱ１３と抵抗Ｒ１３とが直列接続される。そのＰＮＰトランジスタＱ１３のベースにエミッタが接続され、ＰＮＰトランジスタＱ１３のコレクタにベースが接続され、コレクタがグランドに接続されたＰＮＰトランジスタＱ１４と、ＰＮＰトランジスタＱ１３のベースと電源電圧Ｖｃｃとの間に接続された抵抗Ｒ１４が設けられる。これにより、第２電流Ｉ２は、ＰＮＰトランジスタＱ１３と抵抗Ｒ１３との直列接続回路を介して流れ、また、ＰＮＰトランジスタＱ１３のベースには第２電流Ｉ２に比例した第２ミラー元電圧iiが発生する。
【００２３】
電流引き算回路２０は、抵抗Ｒ２２と第１ミラー元電圧ｉを受けて第１電流Ｉ１の第１所定ミラー比ｍ倍の第１ミラー電流ｍ・Ｉ１を流す第１ミラー先トランジスタであるＰＮＰトランジスタＱ２２と、第２定電流ｍ・Ｉ０／２を流す第２定電流源であるＮＰＮトランジスタＱ２４と抵抗Ｒ２４が直列に接続され、ＰＮＰトランジスタＱ２２とＮＰＮトランジスタＱ２４との接続点から第１差電流ｍ・Ｉ１−ｍ・Ｉ２に応じた電流vを出力する。第１所定ミラー比ｍは、任意の値に設定される。
【００２４】
また、抵抗Ｒ２１と第２ミラー元電圧iiを受けて第２電流Ｉ２の第１所定ミラー比ｍ倍の第２ミラー電流ｍ・Ｉ２を流す第２ミラー先トランジスタであるＰＮＰトランジスタＱ２１と、第２定電流ｍ・Ｉ０／２を流す第３定電流源であるＮＰＮトランジスタＱ２３と抵抗Ｒ２３が直列に接続され、ＰＮＰトランジスタＱ２１とＮＰＮトランジスタＱ２３との接続点から、第１差電流とは逆極性の第２差電流ｍ・Ｉ２−ｍ・Ｉ１に応じた電流ivを出力する。
【００２５】
ＮＰＮトランジスタＱ２３及びＮＰＮトランジスタＱ２４は、ＮＰＮトランジスタＱ１７のｍ／２倍の電流比を持っている。これらＮＰＮトランジスタＱ２３、ＮＰＮトランジスタＱ２４及びＮＰＮトランジスタＱ１７のベースに供給される電圧iiiを電流値設定回路６０によって変更することにより、それぞれの定電流Ｉ０、ｍ・Ｉ０／２を同時に同比率で制御する。
【００２６】
この電流値設定回路６０は、電源電圧Ｖｃｃとグランド間に接続された可変定電流源Ｉ６１とＮＰＮトランジスタＱ６１と、ＮＰＮトランジスタＱ６１のベースにエミッタが接続され、ＮＰＮトランジスタＱ６１のコレクタにベースが接続され、コレクタが電源電圧Ｖｃｃに接続されたＮＰＮトランジスタＱ６２とにより構成され、ＮＰＮトランジスタＱ６１のベースがＮＰＮトランジスタＱ２３、ＮＰＮトランジスタＱ２４及びＮＰＮトランジスタＱ１７のベースに接続される。可変定電流源Ｉ６１の電流値を変更することによりＮＰＮトランジスタＱ６１のベース電圧を制御して、これとカレントミラー構成になっているＮＰＮトランジスタＱ２３、ＮＰＮトランジスタＱ２４及びＮＰＮトランジスタＱ１７のベース電圧iiiを制御して各定電流を制御する。
【００２７】
切り分け回路３０は、第１切り分けトランジスタであるＮＰＮトランジスタＱ３２、第２切り分けトランジスタであるＰＮＰトランジスタＱ３３、第３切り分けトランジスタであるＮＰＮトランジスタＱ３１、第４切り分けトランジスタであるＰＮＰトランジスタＱ３４と、電源電圧Ｖｃｃを分圧点が所定分圧電圧になるように分圧する分圧抵抗Ｒ３１、Ｒ３２を有している。この分圧電圧は、第１差電流ｍ・Ｉ１−ｍ・Ｉ２（及び第２差電流ｍ・Ｉ２−ｍ・Ｉ１）が零のときの、電流引き算回路２０の出力端電圧と等しくすることがよい。
【００２８】
これら第１〜第４切り分けトランジスタＱ３２、Ｑ３３、Ｑ３１、Ｑ３４のベースを分圧点に接続し、第１及び第４切り分けトランジスタＱ３２、Ｑ３４のエミッタに第１差電流ｍ・Ｉ１−ｍ・Ｉ２に応じた電流vを供給し、第２及び第３切り分けトランジスタＱ３３、Ｑ３１のエミッタに第２差電流ｍ・Ｉ２−ｍ・Ｉ１に応じた電流ivを供給する。
【００２９】
これらの第１〜第４切り分けトランジスタＱ３２、Ｑ３３、Ｑ３１、Ｑ３４から、電流v、電流ivの極性と大きさに応じた、第１〜第４電流出力指令信号（即ち、電流値）vi〜ixがそれぞれ出力される。
【００３０】
電流出力回路４０は、第１切り分け用ＮＰＮトランジスタＱ３２からの電流出力指令信号viiに応じた出力電流を流すための第１出力トランジスタ回路４０−１と、第２切り分け用ＰＮＰトランジスタＱ３３からの電流出力指令信号viiiに応じた出力電流を流すための第２出力トランジスタ回路４０−２と、第３切り分け用ＮＰＮトランジスタＱ３１からの電流出力指令信号viに応じた出力電流を流すための第３出力トランジスタ回路４０−３と、第４切り分け用ＰＮＰトランジスタＱ３４からの電流出力指令信号ixに応じた出力電流を流すための第４出力トランジスタ回路４０−４とを有している。
【００３１】
第１出力トランジスタ回路４０−１は、ＮＰＮトランジスタＱ３２のコレクタと電源電圧Ｖｄｄとの間に、第３ミラー元トランジスタとなるＰＮＰトランジスタＱ４４が接続される。そのＰＮＰトランジスタＱ４４のベースにエミッタが接続され、ＰＮＰトランジスタＱ４４のコレクタにベースが接続され、コレクタがグランドに接続されたＰＮＰトランジスタＱ４５と、ＰＮＰトランジスタＱ４４のベースと電源電圧Ｖｄｄとの間に接続された抵抗Ｒ４２が設けられる。
【００３２】
これにより、電流出力指令信号viiは、ＰＮＰトランジスタＱ４４を介して流れ、また、ＰＮＰトランジスタＱ４４のベースには電流出力指令信号viiに比例した第３ミラー元電圧が発生する。この第３ミラー元電圧を受けて、第３ミラー先トランジスタであるＰＮＰトランジスタＱ４６には、電流出力指令信号viiの第２所定ミラー比ｎ倍の第３ミラー電流ｎ・viiが負荷電流（差動出力電流）Ｉｏｕｔとして負荷７０へ流出する。第２所定ミラー比ｎは、任意の値に設定される。通常は、ｎは１以上に設定されることがよい。
【００３３】
第２出力トランジスタ回路４０−２は、ＰＮＰトランジスタＱ３３のコレクタとグランドとの間に、第３ミラー元トランジスタとなるＮＰＮトランジスタＱ５１が接続される。そのＮＰＮトランジスタＱ５１のベースにエミッタが接続され、ＮＰＮトランジスタＱ５１のコレクタにベースが接続され、コレクタが電源電圧Ｖｄｄに接続されたＮＰＮトランジスタＱ５２と、ＮＰＮトランジスタＱ５１のベースとグランドとの間に接続された抵抗Ｒ５１が設けられる。
【００３４】
これにより、電流出力指令信号viiiは、ＮＰＮトランジスタＱ５１を介して流れ、また、ＮＰＮトランジスタＱ５１のベースには電流出力指令信号viiiに比例した第３ミラー元電圧が発生する。この第３ミラー元電圧を受けて、第３ミラー先トランジスタであるＮＰＮトランジスタＱ５３には、電流出力指令信号viiiの第２所定ミラー比ｎ倍の第３ミラー電流ｎ・viiiが負荷電流Ｉｏｕｔとして負荷７０から流入する。
【００３５】
第３出力トランジスタ回路４０−３は、各ＰＮＰトランジスタＱ４１、Ｑ４２、Ｑ４３、抵抗Ｒ４１により、第１出力トランジスタ回路４０−１と同様に構成され、ＰＮＰトランジスタＱ４３には、電流出力指令信号viの第２所定ミラー比ｎ倍の第３ミラー電流ｎ・viが負荷電流Ｉｏｕｔとして負荷７０へ流出する。
【００３６】
また、第４出力トランジスタ回路４０−４は、各ＮＰＮトランジスタＱ５４、Ｑ５５、Ｑ５６、抵抗Ｒ５２により、第２出力トランジスタ回路４０−２と同様に構成され、ＮＰＮトランジスタＱ５６には、電流出力指令信号ixの第２所定ミラー比ｎ倍の第３ミラー電流ｎ・ixが負荷電流Ｉｏｕｔとして負荷７０から流入する。
【００３７】
このように、第１出力トランジスタ回路４０−１の出力電流ｎ・viiを負荷７０へ流出させ、第２出力トランジスタ回路４０−２の出力電流ｎ・viiiを負荷７０から流入させる第１負荷電流経路を形成するとともに、第３出力トランジスタ回路４０−３の出力電流ｎ・viを負荷７０へ流出させ、第４出力トランジスタ回路４０−４の出力電流ixを負荷７０から流入させる、逆方向の第２負荷電流経路を形成する。
【００３８】
図１の差動電流出力装置の動作を、図２も参照して説明する。
【００３９】
電流値設定回路６０によって、第１定電流Ｉ０が所定値に設定される。このとき、第２定電流はｍ／２倍の電流比にしたがって、ｍ・Ｉ０／２になる。
【００４０】
入力電圧Ｖｉｎが図２の時点ｔ１のように零のときには、第１電流Ｉ１と第２電流Ｉ２は等しく、第１ミラー電流ｍ・Ｉ１、第２ミラー電流ｍ・Ｉ２は、ともにｍ・Ｉ０／２である。したがって、差電流iv、vは零であるから、電流出力指令信号vi〜ixは全て零であり、負荷電流Ｉｏｕｔは流れない。
【００４１】
入力電圧Ｖｉｎが図２の期間Ｔ１のように差動入力回路１０の（＋）入力端子側が正で、（−）入力端子側が負のときには、入力電圧Ｖｉｎの大きさに応じて第１電流Ｉ１が大きく、第２電流Ｉ２が小さくなる。この第１電流Ｉ１，第２電流Ｉ２は、第１ミラー比ｍにしたがって正確に変換されて、それぞれ第１ミラー電流ｍ・Ｉ１、第２ミラー電流ｍ・Ｉ２は、ｍ・Ｉ１＞ｍ・Ｉ２となる。このとき差電流vは、ｍ・Ｉ１−ｍ・Ｉ０／２だから、（ｍ・Ｉ１−ｍ・Ｉ２）／２で流出になり、差電流ivは、ｍ・Ｉ２−ｍ・Ｉ０／２だから、（ｍ・Ｉ２−ｍ・Ｉ１）／２で流入になる。即ち、大きさが等しく、方向が逆になる。
【００４２】
そして、差電流ivにより、第３切り分けトランジスタＱ３１が導通制御され、電流出力検出信号viが第３出力トランジスタ回路４０−３に供給される。一方、差電流vにより、第４切り分けトランジスタＱ３４が導通制御され、電流出力検出信号ixが第４出力トランジスタ回路４０−４に供給される。
【００４３】
これにより、第３出力トランジスタ回路４０−３のＰＮＰトランジスタＱ４３からの電流ｎ・viが正極性の負荷電流Ｉｏｕｔとして負荷７０へ流出し、第４出力トランジスタ回路４０−４のＮＰＮトランジスタＱ５６の電流ｎ・ixが負荷電流Ｉｏｕｔとして負荷７０から流入する。これらの流出・流入する電流値は等しい。
【００４４】
入力電圧Ｖｉｎが図２の期間Ｔ２のように差動入力回路１０の（−）入力端子側が正で、（＋）入力端子側が負のときには、入力電圧Ｖｉｎの大きさに応じて第２電流Ｉ２が大きく、第１電流Ｉ１が小さくなる。このとき、第１ミラー電流ｍ・Ｉ１、第２ミラー電流ｍ・Ｉ２は、ｍ・Ｉ１＜ｍ・Ｉ２となるから、差電流vは、ｍ・Ｉ１−ｍ・Ｉ０／２だから、（ｍ・Ｉ１−ｍ・Ｉ２）／２で流入になり、差電流ivは、ｍ・Ｉ２−ｍ・Ｉ０／２だから、（ｍ・Ｉ２−ｍ・Ｉ１）／２で流出になる。即ち、やはり大きさが等しく、方向が逆になる。
【００４５】
差電流vにより、第１切り分けトランジスタＱ３２が導通制御され、電流出力検出信号viiが第１出力トランジスタ回路４０−１に供給される。一方、差電流ivにより、第２切り分けトランジスタＱ３３が導通制御され、電流出力検出信号viiiが第２出力トランジスタ回路４０−２に供給される。
【００４６】
これにより、出力トランジスタ回路４０−１のＰＮＰトランジスタＱ４６からの電流ｎ・viiが負極性の負荷電流Ｉｏｕｔとして負荷７０へ流出し、出力トランジスタ回路４０−２のＮＰＮトランジスタＱ５３の電流ｎ・viiiが負荷電流Ｉｏｕｔとして負荷７０から流入する。これらの流出・流入する電流値は等しい。なお、負荷電流Ｉｏｕｔは、図２では所定電流値で飽和する場合を例に説明しているが、勿論、飽和しない電流値としてもよい。
【００４７】
このように切り分け回路３０では、差電流v及び差電流ivの方向に応じて、流出側では第１切り分けトランジスタＱ３２及び流入側では第２切り分けトランジスタＱ３３が導通制御されたり、或いは、流出側では第３切り分けトランジスタＱ３１及び流入側では第４切り分けトランジスタＱ３４が導通制御されたりが、切り分けられる。即ち、上下分離が自動的に切り分け制御される。
【００４８】
次に、図２の期間Ｔ１から期間Ｔ２へ移るときのように、入力電圧Ｖｉｎが正から零を経て負に移るとき動作（例、図２の時点ｔ１）を説明する。
【００４９】
期間Ｔ１では、差電流ivにより第３切り分けトランジスタＱ３１が導通制御され、電流出力検出信号viが第３出力トランジスタ回路４０−３に供給される一方、差電流vにより第４切り分けトランジスタＱ３４が導通制御され、電流出力検出信号ixが第４出力トランジスタ回路４０−４に供給されている。
【００５０】
差電流iv及び差電流vは、差動入力回路１０及び電流引き算回路２０の作用によって、入力電圧Ｖｉｎの極性及び大きさに正確に比例している。したがって、入力電圧Ｖｉｎが正から零に向けて変化するにつれて、差電流iv及び差電流vもその極性及び大きさが変化する。そして、入力電圧Ｖｉｎが零になったときに差電流iv及び差電流vも零になる。
【００５１】
そして、期間Ｔ２になると、入力電圧Ｖｉｎが零から負方向に変化するにつれて、差電流iv及び差電流vも、それ以前の期間Ｔ１とは、その極性が逆でその大きさが変化していく。
【００５２】
差電流v及び差電流ivの方向及び大きさに応じて、切り分け回路３０での上下分離が自動的に切り分け制御され、その切り分け制御の結果にしたがって出力トランジスタ回路４０−１〜４０−４からの流出或いは流入電流が滑らかに制御される。即ち、入力電圧Ｖｉｎに応じた負荷電流Ｉｏｕｔを差動で供給することで、負荷電流Ｉｏｕｔが零となる前後での出力電流の波形を滑らかにすることができる。また、切り分け回路３０を設けて、流出電流と流入電流とを切り分けることで、電流出力回路４０の上・下（流出側・流入側）の出力トランジスタに同時に電流が流れることがないから、大電流（貫通電流）による破壊は防止できる。
【００５３】
また、入力電圧Ｖｉｎに対する負荷電流Ｉｏｕｔの大きさ、即ち、差動電流出力装置としての増幅度は、電流値設定回路６０の可変定電流源Ｉ６１の電流値を変更することにより、差動入力回路１０の定電流Ｉ０及び電流引き算回路２０の定電流ｍ・Ｉ０／２を同時に同比率で制御することことにより、容易に調整することができる。
【００５４】
図３は、本発明の第２の実施の形態に係る差動電流出力装置における、引き算回路の他の構成例を示す図である。
【００５５】
図３において、電流引き算回路２０Ａは、抵抗Ｒ２２ａと第１ミラー元電圧ｉを受けて第１電流Ｉ１の第１所定ミラー比ｍ倍の第１ミラー電流ｍ・Ｉ１を流す第１ミラー先トランジスタであるＰＮＰトランジスタＱ２１ａと、第２電流Ｉ２の第１所定ミラー比ｍ倍の第２ミラー電流ｍ・Ｉ２を流す第１引き算用トランジスタであるＮＰＮトランジスタＱ２４ａとが直列に接続される。
【００５６】
このＮＰＮトランジスタＱ２４ａの第２ミラー電流ｍ・Ｉ２を得るために、抵抗Ｒ２１ａと第２ミラー元電圧iiを受けて第２電流Ｉ２の第１所定ミラー比ｍ倍の第２ミラー電流ｍ・Ｉ２を流すＰＮＰトランジスタＱ２０ａと、このＰＮＰトランジスタＱ２０ａの電流ｍ・Ｉ２をカレントミラー構成によりＮＰＮトランジスタＱ２４ａに流させるためのＮＰＮトランジスタＱ２２ａ、ＮＰＮトランジスタＱ２３ａからなるカレントミラー用のトランジスタ回路を設けている。
【００５７】
そして、ＰＮＰトランジスタＱ２１ａとＮＰＮトランジスタＱ２４ａとの接続点から第１差電流ｍ・Ｉ１−ｍ・Ｉ２の電流vを出力する。
【００５８】
また、差動電流出力装置２０Ａは、抵抗Ｒ２４ａと第２ミラー元電圧iiを受けて第２電流Ｉ２の第１所定ミラー比ｍ倍の第２ミラー電流ｍ・Ｉ２を流す第２ミラー先トランジスタであるＰＮＰトランジスタＱ２６ａと、第１電流Ｉ１の第１所定ミラー比ｍ倍の第１ミラー電流ｍ・Ｉ１を流す第２引き算用トランジスタであるＮＰＮトランジスタＱ２９ａとが直列に接続される。
【００５９】
このＮＰＮトランジスタＱ２９ａの第１ミラー電流ｍ・Ｉ１を得るために、抵抗Ｒ２３ａと第１ミラー元電圧ｉを受けて第１電流Ｉ１の第１所定ミラー比ｍ倍の第１ミラー電流ｍ・Ｉ１を流すＰＮＰトランジスタＱ２５ａと、このＰＮＰトランジスタＱ２５ａの電流ｍ・Ｉ１をカレントミラー構成によりＮＰＮトランジスタＱ２９ａに流させるためのＮＰＮトランジスタＱ２７ａ、ＮＰＮトランジスタＱ２８ａからなるカレントミラー用のトランジスタ回路を設けている。
【００６０】
そして、ＰＮＰトランジスタＱ２６ａとＮＰＮトランジスタＱ２９ａとの接続点から第２差電流ｍ・Ｉ２−ｍ・Ｉ１の電流ivを出力する。
【００６１】
この図３の電流引き算回路２０Ａも、図１の電流引き算回路２０と同様に作用する。さらに、この電流引き算回路２０Ａでは、第１差電流ｍ・Ｉ１−ｍ・Ｉ２の電流v及び第２差電流ｍ・Ｉ２−ｍ・Ｉ１の電流ivは、第１ミラー元電圧ｉ及び第２ミラー元電圧iiと、同一構成のカレントミラー回路とにより、形成される。したがって、電流引き算回路２０Ａでは、図１の第２定電流に含まれる可能性のある誤差分が排除されるから、より一層正確に第１差電流、第２差電流を得ることができる。
【００６２】
図４は、本発明の第３の実施の形態に係る差動電流出力装置における、電流出力回路の他の構成例を示す図である。
【００６３】
図４において、電流出力回路４０Ａでは、第１〜第４出力トランジスタ回路４０−１〜４０−４の回路構成は、図１の電流出力回路４０と同様である。しかし、流入側の第２出力トランジスタ回路４０−２の出力電流を流すＮＰＮトランジスタＱ５３ａ及び流入側の第４出力トランジスタ回路４０−４の出力電流を流すＮＰＮトランジスタＱ５６ａのカレントミラー比がｎ×αとされている点で異なっている。この係数αは、基本的には、１以外の任意の係数でよい。
【００６４】
この係数αを、１より大きい、例えば１．５とした場合を想定する。例えば、第１出力トランジスタ回路４０−１の出力電流ｎ・viiを負荷７０へ流出させ、第２出力トランジスタ回路４０−２の出力電流ｎ・α・viiiを外部負荷から流入させる第１負荷電流経路では、負荷電流Ｉｏｕｔは小さい方の出力電流ｎ・viiとなる。
【００６５】
一方、第２出力トランジスタ回路４０−２では、より大きい出力電流ｎ・α・viiiを流すように、ＮＰＮトランジスタＱ５３ａが導通制御されるから、その導通度は第１出力トランジスタ回路４０−１のＰＮＰトランジスタＱ４６の導通度より高くなる。この結果、ＮＰＮトランジスタＱ５３ａのコレクタ電圧は、オン抵抗の電圧降下のみになり、極めて低くなる。この電圧降下が小さい場合には、ほぼグランド電位と見ることができる。
【００６６】
また、第３出力トランジスタ回路４０−３と第４出力トランジスタ回路４０−４とによる第２負荷電流経路での負荷電流の場合にも同様であり、ＮＰＮトランジスタＱ５６ａのコレクタ電圧は、オン抵抗の電圧降下のみになり、極めて低くなる。
【００６７】
この結果、負荷７０に印加される負荷電圧は、グランド電位基準となる。これによれば、例え、第１出力トランジスタ回路４０−１と第２出力トランジスタ回路４０−２とのインピーダンスバランスや、第３出力トランジスタ回路４０−３と第４出力トランジスタ回路４０−４のインピーダンスバランスが崩れていても、負荷７０にはグランド電位基準の電圧が印加されるから、出力電圧波形を安定させることができる。
【００６８】
なお、この係数αを、１より小さい値としてもよく、この場合には、負荷７０には電源電圧Ｖｄｄ基準の電圧が印加されることになり、やはり、出力電圧波形を安定させることができる。この係数αとしては、実際の回路においては回路構成などの点から、１．１＜α＜１．５（もしくはその逆数）程度に設定することが、適当である。
【００６９】
図５は、本発明の第４の実施の形態に係る差動電流出力装置における、電流出力回路のさらに他の構成例を示す図である。
【００７０】
図５において、電流出力回路４０Ｂでは、第１〜第４出力トランジスタ回路４０−１〜４０−４は、切り分け回路３０からのそれぞれの電流出力指令信号vi,vii,viii,ixにより制御される第４所定ミラー比ｑの電流ミラー回路と、この第４所定ミラー比ｑの電流ミラー回路の出力側電流により制御される第５所定ミラー比ｐの電流ミラー回路とを設けるようにしている。即ち、図１の電流出力回路４０における電流ミラー比ｎを、第４所定ミラー比ｑと第５所定ミラー比ｐとの積（ｎ＝ｑ×ｐ）により得ている。
【００７１】
これを第１出力トランジスタ回路４０−１について見ると、電源電圧Ｖｄｄと電流出力指令信号viiの間に、第３ミラー元トランジスタとなるＰＮＰトランジスタＱ４５ｂが接続される。そのＰＮＰトランジスタＱ４５ｂのベースにエミッタが接続され、ＰＮＰトランジスタＱ４５ｂのコレクタにベースが接続され、コレクタがグランドに接続されたＰＮＰトランジスタＱ４６ｂと、ＰＮＰトランジスタＱ４５ｂのベースと電源電圧Ｖｃｃとの間に接続された抵抗Ｒ４２ｂが設けられる。
【００７２】
これにより、電流出力指令信号viiは、ＰＮＰトランジスタＱ４５ｂを介して流れ、また、ＰＮＰトランジスタＱ４５ｂのベースには電流出力指令信号viiに比例した第３ミラー元電圧が発生する。この第３ミラー元電圧を受けて、第３ミラー先トランジスタであるＰＮＰトランジスタＱ４７ｂには、電流出力指令信号viiの第４所定ミラー比ｑ倍の第３ミラー電流ｑ・viiが流れる。この第３ミラー電流ｑ・viiが、ＮＰＮトランジスタＱ４８ｂと出力トランジスタとなる第５所定ミラー比ｐのＮＰＮトランジスタＱ４９ｂからなるカレントミラー回路に流れる。これにより、負荷電流Ｉｏｕｔとして、電流vii・ｑ・ｐが負荷７０へ流出する。他の第２〜第４出力トランジスタ回路４０−２〜４０−４も同様である。
【００７３】
このミラー比ｑ及びミラー比ｐを、ｐ×ｑ＝ｎ、に選択することにより、図１などにおいて、ミラー比ｎを大きくする必要がある場合に、使用するトランジスタの個数や、或いは個々のトランジスタ面積を小さくすることができるから、全体としてのチップ面積を小さくすることができる。例えば、ｎ＝１００とする場合に、ｑ＝１０、ｐ＝１０とすることで、同じ電流ミラー比を得ることができる。
【００７４】
なお、以上の各実施の形態では、トランジスタとして、バイポーラトランジスタを使用することとして説明したが、ＭＯＳなどの電界効果型トランジスタを用いても同様に構成することができる。
【００７５】
【発明の効果】
本発明によれば、オペアンプを使用せず、コンデンサの使用を少なくしているから、回路構成が簡略化でき、チップ面積を小さくすることができる。
【００７６】
また、入力電圧に正確に追従して出力電流が変化するから、出力電流のゼロクロス点の切り替わりが滑らかに行われ、ノイズを抑制することができる。
【００７７】
また、切り分け回路を用いて、上下の出力トランジスタ回路を分離しているから、上下の出力トランジスタ回路を通した電流（即ち、貫通電流）が流れることがなく、出力トランジスタ回路の破壊などを防止でき、損失を低減できる。
【００７８】
また、差動入力回路の共通エミッタ電流値（即ち、定電流値）を制御することにより出力トランジスタ回路の電流値を制御できるから、出力電流の大きさを容易に調整することができる。
【００７９】
また、入力から出力までの全ての回路を、差動回路と所定ミラー比のカレントミラー回路とで構成しているから、トランジスタの電流増幅率ｈｆｅなどの特性が変化しても、出力電流特性がほとんど影響を受けることがない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る差動電流出力装置の構成を示す図。
【図２】図１の差動電流出力装置の動作を説明するための図。
【図３】本発明の第２の実施の形態に係る差動電流出力装置における、引き算回路の他の構成例を示す図。
【図４】本発明の第３の実施の形態に係る差動電流出力装置における、電流出力回路の他の構成例を示す図。
【図５】本発明の第４の実施の形態に係る差動電流出力装置における、電流出力回路のさらに他の構成例を示す図。
【符号の説明】
１０ 差動入力回路
２０、２０Ａ 電流引き算回路
３０ 切り分け回路
４０、４０Ａ、４０Ｂ 電流出力回路
４０−１〜４０−４ 出力トランジスタ回路
６０ 電流値設定回路
７０ 負荷
ｍ、ｎ、ｑ、ｐ 電流ミラー比
Ｖｉｎ 入力電圧
Ｉｏｕｔ 負荷電流（差動出力電流）
【発明の属する技術分野】
本発明は、差動入力電圧に応じた差動電流出力を負荷に供給するための差動電流出力装置に関する。
【０００２】
【従来の技術】
ファン駆動用などの単相モータ、ＨＤＤ等のボイスコイルモータ（ＶＣＭ）や、ＶＴＲ、ＣＤ−ＲＯＭ、ＤＶＤなどの駆動用ＤＣモータ等を、差動入力電圧の極性及び大きさに応じて形成された出力電流により駆動することが行われている。
【０００３】
この電動機の駆動制御において、入力電圧を基準値と比較した信号によって、モータ駆動回路の出力トランジスタをオン・オフさせる駆動回路構成では、出力電流のゼロクロス点（極性変化点）前後で電流値が急激に切り替わるために、発生するノイズが大きくなってしまう。また、流出側出力トランジスタ及び流入側出力トランジスタが同時にオンして大電流、所謂貫通電流が流れることを防止するために、遅延回路を設ける必要があった。
【０００４】
このような電流値の急激な変化を避けて、出力電流のゼロクロス点前後を緩やかに切り替えるために、オペアンプ（演算増幅器）やその出力により制御されるパワーアンプ回路等を用いた駆動回路が用いられている（例えば、非特許文献１参照）。
【０００５】
【非特許文献１】
鈴木雅臣著、「定本トランジスタ回路の設計」、第１３版、ＣＱ出 版株式会社、１９９８年７月１日、ｐ．１３４、図１８及びｐ．３１４〜ｐ．３１６、図２７
【０００６】
【発明が解決しようとする課題】
非特許文献１に記載されたようなオペアンプ等を用いる駆動回路では、回路構成が複雑になり、また位相補償用等のコンデンサを必要とする。この駆動回路は、通常ＩＣチップに作り込まれるから、位相補償用等のコンデンサを形成するために大きな面積を要し、ＩＣチップが大きくなり、コストアップの要因となっていた。
【０００７】
そこで、本発明は、回路構成を簡略化し、コンデンサの使用をできるだけ少なくしてチップ面積を小さくするとともに、差動入力電圧の変化に応じて滑らかに出力電流を変化させることができる差動電流出力装置を提供することを目的とする。
【０００８】
また、電流増幅率などトランジスタ特性が温度などの変化によって変化しても、出力電流特性が殆ど影響を受けることなく安定した動作を行うことができる差動電流出力装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１の差動電流出力装置は、第１定電流Ｉ０を流す第１定電流源Ｑ１７、入力される入力電圧Ｖｉｎを差動増幅して前記第１定電流Ｉ０を分配するように動作する第１差動増幅用トランジスタＱ１５及び第２差動増幅用トランジスタＱ１６、前記第１差動増幅用トランジスタＱ１５に流れる第１電流Ｉ１に比例した第１ミラー元電圧ｉを発生する第１電流ミラー元トランジスタＱ１１、前記第２差動増幅用トランジスタＱ１６に流れる第２電流Ｉ２に比例した第２ミラー元電圧iiを発生する第２電流ミラー元トランジスタＱ１３、を含む差動入力回路１０と、
前記第１ミラー元電圧ｉを受けて前記第１電流Ｉ１の第１所定ミラー比ｍ倍の第１ミラー電流ｍ・Ｉ１を流す第１ミラー先トランジスタＱ２２、前記第２ミラー元電圧iiを受けて前記第２電流Ｉ２の第１所定ミラー比ｍ倍の第２ミラー電流ｍ・Ｉ２を流す第２ミラー先トランジスタＱ２１を含み、前記第１ミラー電流ｍ・Ｉ１と前記第２ミラー電流ｍ・Ｉ２との差電流ｍ・Ｉ１−ｍ・Ｉ２に応じた電流を出力する電流引き算回路２０と、
電流出力指令信号が供給されて動作する第３ミラー元トランジスタとこの第３ミラー元トランジスタに流れる電流に応じた第２所定ミラー比ｎ倍の出力電流を流す第３ミラー先トランジスタを含む、複数の出力トランジスタ回路４０−１〜４０−４を有し、前記電流指令信号の極性及び大きさに応じた正方向あるいは負方向の出力電流Ｉｏｕｔを負荷７０へ供給する電流出力回路４０と、
前記電流引き算回路２０からの前記差電流ｍ・Ｉ１−ｍ・Ｉ２に応じて動作して各々前記電流出力指令信号を発生する複数の切り分け用トランジスタ回路Ｑ３１〜Ｑ３４を有し、該複数の切り分け用トランジスタ回路Ｑ３１〜Ｑ３４により前記差電流ｍ・Ｉ１−ｍ・Ｉ２の極性に応じて且つ前記差電流の大きさに応じた前記電流出力指令信号を切り分けて、前記複数の出力トランジスタ回路４０−１〜４０−４の第３ミラー元トランジスタへ供給する切り分け回路と、を備えることを特徴とする。
【００１０】
請求項２の差動電流出力装置は、請求項１記載の差動電流出力装置において、前記第１定電流源Ｑ１７の電流値Ｉ０を制御するための電流値設定回路６０を有することを特徴とする。
【００１１】
請求項３の差動電流出力装置は、請求項１記載の差動電流出力装置において、前記電流引き算回路２０は、
前記第１ミラー電流ｍ・Ｉ１を流す前記第１ミラー先トランジスタＱ２２と第２定電流ｍ・Ｉ０／２を流す第２定電流源Ｑ２４とが直列に接続され、この接続点から前記差電流ｍ・Ｉ１−ｍ・Ｉ２に応じた電流を出力し、
前記第２ミラー電流ｍ・Ｉ２を流す前記第２ミラー先トランジスタＱ２１と第２定電流ｍ・Ｉ０／２を流す第３定電流源Ｑ２３とが直列に接続され、該接続点から前記差電流ｍ・Ｉ１−ｍ・Ｉ２とは逆極性の差電流ｍ・Ｉ２−ｍ・Ｉ１に応じた電流を出力することを特徴とする。
【００１２】
請求項４の差動電流出力装置は、請求項３記載の差動電流出力装置において、前記第１定電流源Ｑ１７、前記第２定電流源Ｑ２４及び前記第３定電流源Ｑ２３の各電流値を同時に同比率で制御するための電流値設定回路６０を有することを特徴とする。
【００１３】
請求項５の差動電流出力装置は、請求項１、２記載の差動電流出力装置において、前記電流引き算回路２０Ａは、
前記第１ミラー電流ｍ・Ｉ１を流す前記第１ミラー先トランジスタＱ２１ａと、前記第２ミラー元電圧iiに応じた前記第２電流Ｉ２の第１所定ミラー比ｍ倍の電流ｍ・Ｉ２を流す第１引き算用トランジスタＱ２４ａとが直列に接続され、該接続点から前記差電流ｍ・Ｉ１−ｍ・Ｉ２に応じた電流を出力し、
前記第２ミラー電流ｍ・Ｉ２を流す前記第２ミラー先トランジスタＱ２６ａと、前記第１ミラー元電圧ｉに応じた前記第１電流Ｉ１の第１所定ミラー比ｍ倍の電流ｍ・Ｉ１を流す第２引き算用トランジスタＱ２９ａとが直列に接続され、該接続点から前記差電流ｍ・Ｉ１−ｍ・Ｉ２とは逆極性の差電流ｍ・Ｉ２−ｍ・Ｉ１に応じた電流を出力することを特徴とする。
【００１４】
請求項６の差動電流出力装置は、請求項１〜５記載の差動電流出力装置において、前記切り分け回路３０は、前記差電流ｍ・Ｉ１−ｍ・Ｉ２が負極性のときにその差電流に応じて制御された電流出力指令信号をそれぞれ出力する第１切り分け用トランジスタ回路Ｑ３２及び第２切り分け用トランジスタ回路Ｑ３３と、前記差電流ｍ・Ｉ１−ｍ・Ｉ２が正極性のときにその差電流に応じて制御された電流出力指令信号をそれぞれ出力する第３切り分け用トランジスタ回路Ｑ３１及び第４切り分け用トランジスタ回路Ｑ３４とを有しており、
前記電流出力回路４０は、前記第１切り分け用トランジスタ回路Ｑ３２からの電流出力指令信号viiに応じた出力電流を流すための第１出力トランジスタ回路４０−１と、前記第２切り分け用トランジスタ回路Ｑ３３からの電流出力指令信号viiiに応じた出力電流を流すための第２出力トランジスタ回路４０−２と、前記第３切り分け用トランジスタ回路Ｑ３１からの電流出力指令信号viに応じた出力電流を流すための第３出力トランジスタ回路４０−３と、前記第４切り分け用トランジスタ回路Ｑ３４からの電流出力指令信号ixに応じた出力電流を流すための第４出力トランジスタ回路４０−４とを有し、前記第１出力トランジスタ回路４０−１の出力電流を外部負荷へ流出させ、前記第２出力トランジスタ回路４０−２の出力電流を前記外部負荷から流入させる第１負荷電流経路を形成するとともに、前記第３出力トランジスタ回路４０−３の出力電流を前記外部負荷へ流出させ、前記第４出力トランジスタ回路４０−４の出力電流を前記外部負荷から流入させる、前記第１負荷電流とは逆方向の第２負荷電流経路を形成することを特徴とする。
【００１５】
請求項７の差動電流出力装置は、請求項６記載の差動電流出力装置において、前記第１〜第４出力トランジスタ回路４０−１〜４０−４は、前記切り分け回路３０からのそれぞれの電流出力指令信号により制御されるミラー元トランジスタと第２所定ミラー比ｎ倍の電流を流すミラー先トランジスタとを有することを特徴とする。
【００１６】
請求項８の差動電流出力装置は、請求項６記載の差動電流出力装置において、前記第１及び第３出力トランジスタ回路４０−１、４０−３は、前記切り分け回路３０からのそれぞれの電流出力指令信号vii、viにより制御されるミラー元トランジスタと第２所定ミラー比ｎ倍の電流を流すミラー先トランジスタとを有し、前記第２及び第４出力トランジスタ回路４０−２、４０−４は、前記切り分け回路３０からのそれぞれの電流出力指令信号viii、ixにより制御されるミラー元トランジスタと第３所定ミラー比ｎ×α倍（ただし、αは、１以外の任意の係数）の電流を流すミラー先トランジスタとを有することを特徴とする。
【００１７】
請求項９の差動電流出力装置は、請求項６記載の差動電流出力装置において、前記第１〜第４出力トランジスタ回路４０−１〜４０−４は、前記切り分け回路３０からのそれぞれの電流出力指令信号により制御される第４所定ミラー比ｑの電流ミラー回路と、この第４所定ミラー比ｑの電流ミラー回路の出力側電流により制御される第５所定ミラー比ｐの電流ミラー回路とを有することを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の差動電流出力装置の実施の形態について、図を参照して説明する。図１は、本発明の第１の実施の形態に係る差動電流出力装置の構成を示す図であり、図２は、図１の差動電流出力装置の動作を説明するための図である。
【００１９】
図１において、差動入力回路１０は、ＮＰＮ型バイポーラトランジスタ（以下、ＮＰＮトランジスタ）Ｑ１７と抵抗Ｒ１５とが直列に接続されて第１定電流源を形成し、電流値設定信号iiiに応じて第１定電流Ｉ０を流す。この第１定電流源にエミッタが共通に接続された第１差動増幅用ＮＰＮトランジスタＱ１５及び第２差動増幅用ＮＰＮトランジスタＱ１６が設けられ、これらトランジスタＱ１５、Ｑ１６の両ベース間に入力される入力電圧Ｖｉｎを差動増幅して第１定電流Ｉ０を分配するように動作し、ＮＰＮトランジスタＱ１５に第１電流Ｉ１が流れ、ＮＰＮトランジスタＱ１６に第２電流Ｉ２が流れる。
【００２０】
ＮＰＮトランジスタＱ１５のコレクタと電源電圧Ｖｃｃとの間に、第１ミラー元トランジスタとなるＰＮＰ型バイポーラトランジスタ（以下、ＰＮＰトランジスタ）Ｑ１１と抵抗Ｒ１１とが直列接続される。そのＰＮＰトランジスタＱ１１のベースにエミッタが接続され、ＰＮＰトランジスタＱ１１のコレクタにベースが接続され、コレクタがグランドに接続されたＰＮＰトランジスタＱ１２と、ＰＮＰトランジスタＱ１１のベースと電源電圧Ｖｃｃとの間に接続された抵抗Ｒ１２が設けられる。
【００２１】
これにより、第１電流Ｉ１は、ＰＮＰトランジスタＱ１１と抵抗Ｒ１１との直列接続回路を介して流れ、また、ＰＮＰトランジスタＱ１１のベースには第１電流Ｉ１に比例した第１ミラー元電圧ｉが発生する。なお、以下、電圧は、特に断らない場合にはグランド電位との間の電圧を意味する。
【００２２】
ＮＰＮトランジスタＱ１６のコレクタと電源電圧Ｖｃｃとの間に、第２ミラー元トランジスタとなるＰＮＰトランジスタＱ１３と抵抗Ｒ１３とが直列接続される。そのＰＮＰトランジスタＱ１３のベースにエミッタが接続され、ＰＮＰトランジスタＱ１３のコレクタにベースが接続され、コレクタがグランドに接続されたＰＮＰトランジスタＱ１４と、ＰＮＰトランジスタＱ１３のベースと電源電圧Ｖｃｃとの間に接続された抵抗Ｒ１４が設けられる。これにより、第２電流Ｉ２は、ＰＮＰトランジスタＱ１３と抵抗Ｒ１３との直列接続回路を介して流れ、また、ＰＮＰトランジスタＱ１３のベースには第２電流Ｉ２に比例した第２ミラー元電圧iiが発生する。
【００２３】
電流引き算回路２０は、抵抗Ｒ２２と第１ミラー元電圧ｉを受けて第１電流Ｉ１の第１所定ミラー比ｍ倍の第１ミラー電流ｍ・Ｉ１を流す第１ミラー先トランジスタであるＰＮＰトランジスタＱ２２と、第２定電流ｍ・Ｉ０／２を流す第２定電流源であるＮＰＮトランジスタＱ２４と抵抗Ｒ２４が直列に接続され、ＰＮＰトランジスタＱ２２とＮＰＮトランジスタＱ２４との接続点から第１差電流ｍ・Ｉ１−ｍ・Ｉ２に応じた電流vを出力する。第１所定ミラー比ｍは、任意の値に設定される。
【００２４】
また、抵抗Ｒ２１と第２ミラー元電圧iiを受けて第２電流Ｉ２の第１所定ミラー比ｍ倍の第２ミラー電流ｍ・Ｉ２を流す第２ミラー先トランジスタであるＰＮＰトランジスタＱ２１と、第２定電流ｍ・Ｉ０／２を流す第３定電流源であるＮＰＮトランジスタＱ２３と抵抗Ｒ２３が直列に接続され、ＰＮＰトランジスタＱ２１とＮＰＮトランジスタＱ２３との接続点から、第１差電流とは逆極性の第２差電流ｍ・Ｉ２−ｍ・Ｉ１に応じた電流ivを出力する。
【００２５】
ＮＰＮトランジスタＱ２３及びＮＰＮトランジスタＱ２４は、ＮＰＮトランジスタＱ１７のｍ／２倍の電流比を持っている。これらＮＰＮトランジスタＱ２３、ＮＰＮトランジスタＱ２４及びＮＰＮトランジスタＱ１７のベースに供給される電圧iiiを電流値設定回路６０によって変更することにより、それぞれの定電流Ｉ０、ｍ・Ｉ０／２を同時に同比率で制御する。
【００２６】
この電流値設定回路６０は、電源電圧Ｖｃｃとグランド間に接続された可変定電流源Ｉ６１とＮＰＮトランジスタＱ６１と、ＮＰＮトランジスタＱ６１のベースにエミッタが接続され、ＮＰＮトランジスタＱ６１のコレクタにベースが接続され、コレクタが電源電圧Ｖｃｃに接続されたＮＰＮトランジスタＱ６２とにより構成され、ＮＰＮトランジスタＱ６１のベースがＮＰＮトランジスタＱ２３、ＮＰＮトランジスタＱ２４及びＮＰＮトランジスタＱ１７のベースに接続される。可変定電流源Ｉ６１の電流値を変更することによりＮＰＮトランジスタＱ６１のベース電圧を制御して、これとカレントミラー構成になっているＮＰＮトランジスタＱ２３、ＮＰＮトランジスタＱ２４及びＮＰＮトランジスタＱ１７のベース電圧iiiを制御して各定電流を制御する。
【００２７】
切り分け回路３０は、第１切り分けトランジスタであるＮＰＮトランジスタＱ３２、第２切り分けトランジスタであるＰＮＰトランジスタＱ３３、第３切り分けトランジスタであるＮＰＮトランジスタＱ３１、第４切り分けトランジスタであるＰＮＰトランジスタＱ３４と、電源電圧Ｖｃｃを分圧点が所定分圧電圧になるように分圧する分圧抵抗Ｒ３１、Ｒ３２を有している。この分圧電圧は、第１差電流ｍ・Ｉ１−ｍ・Ｉ２（及び第２差電流ｍ・Ｉ２−ｍ・Ｉ１）が零のときの、電流引き算回路２０の出力端電圧と等しくすることがよい。
【００２８】
これら第１〜第４切り分けトランジスタＱ３２、Ｑ３３、Ｑ３１、Ｑ３４のベースを分圧点に接続し、第１及び第４切り分けトランジスタＱ３２、Ｑ３４のエミッタに第１差電流ｍ・Ｉ１−ｍ・Ｉ２に応じた電流vを供給し、第２及び第３切り分けトランジスタＱ３３、Ｑ３１のエミッタに第２差電流ｍ・Ｉ２−ｍ・Ｉ１に応じた電流ivを供給する。
【００２９】
これらの第１〜第４切り分けトランジスタＱ３２、Ｑ３３、Ｑ３１、Ｑ３４から、電流v、電流ivの極性と大きさに応じた、第１〜第４電流出力指令信号（即ち、電流値）vi〜ixがそれぞれ出力される。
【００３０】
電流出力回路４０は、第１切り分け用ＮＰＮトランジスタＱ３２からの電流出力指令信号viiに応じた出力電流を流すための第１出力トランジスタ回路４０−１と、第２切り分け用ＰＮＰトランジスタＱ３３からの電流出力指令信号viiiに応じた出力電流を流すための第２出力トランジスタ回路４０−２と、第３切り分け用ＮＰＮトランジスタＱ３１からの電流出力指令信号viに応じた出力電流を流すための第３出力トランジスタ回路４０−３と、第４切り分け用ＰＮＰトランジスタＱ３４からの電流出力指令信号ixに応じた出力電流を流すための第４出力トランジスタ回路４０−４とを有している。
【００３１】
第１出力トランジスタ回路４０−１は、ＮＰＮトランジスタＱ３２のコレクタと電源電圧Ｖｄｄとの間に、第３ミラー元トランジスタとなるＰＮＰトランジスタＱ４４が接続される。そのＰＮＰトランジスタＱ４４のベースにエミッタが接続され、ＰＮＰトランジスタＱ４４のコレクタにベースが接続され、コレクタがグランドに接続されたＰＮＰトランジスタＱ４５と、ＰＮＰトランジスタＱ４４のベースと電源電圧Ｖｄｄとの間に接続された抵抗Ｒ４２が設けられる。
【００３２】
これにより、電流出力指令信号viiは、ＰＮＰトランジスタＱ４４を介して流れ、また、ＰＮＰトランジスタＱ４４のベースには電流出力指令信号viiに比例した第３ミラー元電圧が発生する。この第３ミラー元電圧を受けて、第３ミラー先トランジスタであるＰＮＰトランジスタＱ４６には、電流出力指令信号viiの第２所定ミラー比ｎ倍の第３ミラー電流ｎ・viiが負荷電流（差動出力電流）Ｉｏｕｔとして負荷７０へ流出する。第２所定ミラー比ｎは、任意の値に設定される。通常は、ｎは１以上に設定されることがよい。
【００３３】
第２出力トランジスタ回路４０−２は、ＰＮＰトランジスタＱ３３のコレクタとグランドとの間に、第３ミラー元トランジスタとなるＮＰＮトランジスタＱ５１が接続される。そのＮＰＮトランジスタＱ５１のベースにエミッタが接続され、ＮＰＮトランジスタＱ５１のコレクタにベースが接続され、コレクタが電源電圧Ｖｄｄに接続されたＮＰＮトランジスタＱ５２と、ＮＰＮトランジスタＱ５１のベースとグランドとの間に接続された抵抗Ｒ５１が設けられる。
【００３４】
これにより、電流出力指令信号viiiは、ＮＰＮトランジスタＱ５１を介して流れ、また、ＮＰＮトランジスタＱ５１のベースには電流出力指令信号viiiに比例した第３ミラー元電圧が発生する。この第３ミラー元電圧を受けて、第３ミラー先トランジスタであるＮＰＮトランジスタＱ５３には、電流出力指令信号viiiの第２所定ミラー比ｎ倍の第３ミラー電流ｎ・viiiが負荷電流Ｉｏｕｔとして負荷７０から流入する。
【００３５】
第３出力トランジスタ回路４０−３は、各ＰＮＰトランジスタＱ４１、Ｑ４２、Ｑ４３、抵抗Ｒ４１により、第１出力トランジスタ回路４０−１と同様に構成され、ＰＮＰトランジスタＱ４３には、電流出力指令信号viの第２所定ミラー比ｎ倍の第３ミラー電流ｎ・viが負荷電流Ｉｏｕｔとして負荷７０へ流出する。
【００３６】
また、第４出力トランジスタ回路４０−４は、各ＮＰＮトランジスタＱ５４、Ｑ５５、Ｑ５６、抵抗Ｒ５２により、第２出力トランジスタ回路４０−２と同様に構成され、ＮＰＮトランジスタＱ５６には、電流出力指令信号ixの第２所定ミラー比ｎ倍の第３ミラー電流ｎ・ixが負荷電流Ｉｏｕｔとして負荷７０から流入する。
【００３７】
このように、第１出力トランジスタ回路４０−１の出力電流ｎ・viiを負荷７０へ流出させ、第２出力トランジスタ回路４０−２の出力電流ｎ・viiiを負荷７０から流入させる第１負荷電流経路を形成するとともに、第３出力トランジスタ回路４０−３の出力電流ｎ・viを負荷７０へ流出させ、第４出力トランジスタ回路４０−４の出力電流ixを負荷７０から流入させる、逆方向の第２負荷電流経路を形成する。
【００３８】
図１の差動電流出力装置の動作を、図２も参照して説明する。
【００３９】
電流値設定回路６０によって、第１定電流Ｉ０が所定値に設定される。このとき、第２定電流はｍ／２倍の電流比にしたがって、ｍ・Ｉ０／２になる。
【００４０】
入力電圧Ｖｉｎが図２の時点ｔ１のように零のときには、第１電流Ｉ１と第２電流Ｉ２は等しく、第１ミラー電流ｍ・Ｉ１、第２ミラー電流ｍ・Ｉ２は、ともにｍ・Ｉ０／２である。したがって、差電流iv、vは零であるから、電流出力指令信号vi〜ixは全て零であり、負荷電流Ｉｏｕｔは流れない。
【００４１】
入力電圧Ｖｉｎが図２の期間Ｔ１のように差動入力回路１０の（＋）入力端子側が正で、（−）入力端子側が負のときには、入力電圧Ｖｉｎの大きさに応じて第１電流Ｉ１が大きく、第２電流Ｉ２が小さくなる。この第１電流Ｉ１，第２電流Ｉ２は、第１ミラー比ｍにしたがって正確に変換されて、それぞれ第１ミラー電流ｍ・Ｉ１、第２ミラー電流ｍ・Ｉ２は、ｍ・Ｉ１＞ｍ・Ｉ２となる。このとき差電流vは、ｍ・Ｉ１−ｍ・Ｉ０／２だから、（ｍ・Ｉ１−ｍ・Ｉ２）／２で流出になり、差電流ivは、ｍ・Ｉ２−ｍ・Ｉ０／２だから、（ｍ・Ｉ２−ｍ・Ｉ１）／２で流入になる。即ち、大きさが等しく、方向が逆になる。
【００４２】
そして、差電流ivにより、第３切り分けトランジスタＱ３１が導通制御され、電流出力検出信号viが第３出力トランジスタ回路４０−３に供給される。一方、差電流vにより、第４切り分けトランジスタＱ３４が導通制御され、電流出力検出信号ixが第４出力トランジスタ回路４０−４に供給される。
【００４３】
これにより、第３出力トランジスタ回路４０−３のＰＮＰトランジスタＱ４３からの電流ｎ・viが正極性の負荷電流Ｉｏｕｔとして負荷７０へ流出し、第４出力トランジスタ回路４０−４のＮＰＮトランジスタＱ５６の電流ｎ・ixが負荷電流Ｉｏｕｔとして負荷７０から流入する。これらの流出・流入する電流値は等しい。
【００４４】
入力電圧Ｖｉｎが図２の期間Ｔ２のように差動入力回路１０の（−）入力端子側が正で、（＋）入力端子側が負のときには、入力電圧Ｖｉｎの大きさに応じて第２電流Ｉ２が大きく、第１電流Ｉ１が小さくなる。このとき、第１ミラー電流ｍ・Ｉ１、第２ミラー電流ｍ・Ｉ２は、ｍ・Ｉ１＜ｍ・Ｉ２となるから、差電流vは、ｍ・Ｉ１−ｍ・Ｉ０／２だから、（ｍ・Ｉ１−ｍ・Ｉ２）／２で流入になり、差電流ivは、ｍ・Ｉ２−ｍ・Ｉ０／２だから、（ｍ・Ｉ２−ｍ・Ｉ１）／２で流出になる。即ち、やはり大きさが等しく、方向が逆になる。
【００４５】
差電流vにより、第１切り分けトランジスタＱ３２が導通制御され、電流出力検出信号viiが第１出力トランジスタ回路４０−１に供給される。一方、差電流ivにより、第２切り分けトランジスタＱ３３が導通制御され、電流出力検出信号viiiが第２出力トランジスタ回路４０−２に供給される。
【００４６】
これにより、出力トランジスタ回路４０−１のＰＮＰトランジスタＱ４６からの電流ｎ・viiが負極性の負荷電流Ｉｏｕｔとして負荷７０へ流出し、出力トランジスタ回路４０−２のＮＰＮトランジスタＱ５３の電流ｎ・viiiが負荷電流Ｉｏｕｔとして負荷７０から流入する。これらの流出・流入する電流値は等しい。なお、負荷電流Ｉｏｕｔは、図２では所定電流値で飽和する場合を例に説明しているが、勿論、飽和しない電流値としてもよい。
【００４７】
このように切り分け回路３０では、差電流v及び差電流ivの方向に応じて、流出側では第１切り分けトランジスタＱ３２及び流入側では第２切り分けトランジスタＱ３３が導通制御されたり、或いは、流出側では第３切り分けトランジスタＱ３１及び流入側では第４切り分けトランジスタＱ３４が導通制御されたりが、切り分けられる。即ち、上下分離が自動的に切り分け制御される。
【００４８】
次に、図２の期間Ｔ１から期間Ｔ２へ移るときのように、入力電圧Ｖｉｎが正から零を経て負に移るとき動作（例、図２の時点ｔ１）を説明する。
【００４９】
期間Ｔ１では、差電流ivにより第３切り分けトランジスタＱ３１が導通制御され、電流出力検出信号viが第３出力トランジスタ回路４０−３に供給される一方、差電流vにより第４切り分けトランジスタＱ３４が導通制御され、電流出力検出信号ixが第４出力トランジスタ回路４０−４に供給されている。
【００５０】
差電流iv及び差電流vは、差動入力回路１０及び電流引き算回路２０の作用によって、入力電圧Ｖｉｎの極性及び大きさに正確に比例している。したがって、入力電圧Ｖｉｎが正から零に向けて変化するにつれて、差電流iv及び差電流vもその極性及び大きさが変化する。そして、入力電圧Ｖｉｎが零になったときに差電流iv及び差電流vも零になる。
【００５１】
そして、期間Ｔ２になると、入力電圧Ｖｉｎが零から負方向に変化するにつれて、差電流iv及び差電流vも、それ以前の期間Ｔ１とは、その極性が逆でその大きさが変化していく。
【００５２】
差電流v及び差電流ivの方向及び大きさに応じて、切り分け回路３０での上下分離が自動的に切り分け制御され、その切り分け制御の結果にしたがって出力トランジスタ回路４０−１〜４０−４からの流出或いは流入電流が滑らかに制御される。即ち、入力電圧Ｖｉｎに応じた負荷電流Ｉｏｕｔを差動で供給することで、負荷電流Ｉｏｕｔが零となる前後での出力電流の波形を滑らかにすることができる。また、切り分け回路３０を設けて、流出電流と流入電流とを切り分けることで、電流出力回路４０の上・下（流出側・流入側）の出力トランジスタに同時に電流が流れることがないから、大電流（貫通電流）による破壊は防止できる。
【００５３】
また、入力電圧Ｖｉｎに対する負荷電流Ｉｏｕｔの大きさ、即ち、差動電流出力装置としての増幅度は、電流値設定回路６０の可変定電流源Ｉ６１の電流値を変更することにより、差動入力回路１０の定電流Ｉ０及び電流引き算回路２０の定電流ｍ・Ｉ０／２を同時に同比率で制御することことにより、容易に調整することができる。
【００５４】
図３は、本発明の第２の実施の形態に係る差動電流出力装置における、引き算回路の他の構成例を示す図である。
【００５５】
図３において、電流引き算回路２０Ａは、抵抗Ｒ２２ａと第１ミラー元電圧ｉを受けて第１電流Ｉ１の第１所定ミラー比ｍ倍の第１ミラー電流ｍ・Ｉ１を流す第１ミラー先トランジスタであるＰＮＰトランジスタＱ２１ａと、第２電流Ｉ２の第１所定ミラー比ｍ倍の第２ミラー電流ｍ・Ｉ２を流す第１引き算用トランジスタであるＮＰＮトランジスタＱ２４ａとが直列に接続される。
【００５６】
このＮＰＮトランジスタＱ２４ａの第２ミラー電流ｍ・Ｉ２を得るために、抵抗Ｒ２１ａと第２ミラー元電圧iiを受けて第２電流Ｉ２の第１所定ミラー比ｍ倍の第２ミラー電流ｍ・Ｉ２を流すＰＮＰトランジスタＱ２０ａと、このＰＮＰトランジスタＱ２０ａの電流ｍ・Ｉ２をカレントミラー構成によりＮＰＮトランジスタＱ２４ａに流させるためのＮＰＮトランジスタＱ２２ａ、ＮＰＮトランジスタＱ２３ａからなるカレントミラー用のトランジスタ回路を設けている。
【００５７】
そして、ＰＮＰトランジスタＱ２１ａとＮＰＮトランジスタＱ２４ａとの接続点から第１差電流ｍ・Ｉ１−ｍ・Ｉ２の電流vを出力する。
【００５８】
また、差動電流出力装置２０Ａは、抵抗Ｒ２４ａと第２ミラー元電圧iiを受けて第２電流Ｉ２の第１所定ミラー比ｍ倍の第２ミラー電流ｍ・Ｉ２を流す第２ミラー先トランジスタであるＰＮＰトランジスタＱ２６ａと、第１電流Ｉ１の第１所定ミラー比ｍ倍の第１ミラー電流ｍ・Ｉ１を流す第２引き算用トランジスタであるＮＰＮトランジスタＱ２９ａとが直列に接続される。
【００５９】
このＮＰＮトランジスタＱ２９ａの第１ミラー電流ｍ・Ｉ１を得るために、抵抗Ｒ２３ａと第１ミラー元電圧ｉを受けて第１電流Ｉ１の第１所定ミラー比ｍ倍の第１ミラー電流ｍ・Ｉ１を流すＰＮＰトランジスタＱ２５ａと、このＰＮＰトランジスタＱ２５ａの電流ｍ・Ｉ１をカレントミラー構成によりＮＰＮトランジスタＱ２９ａに流させるためのＮＰＮトランジスタＱ２７ａ、ＮＰＮトランジスタＱ２８ａからなるカレントミラー用のトランジスタ回路を設けている。
【００６０】
そして、ＰＮＰトランジスタＱ２６ａとＮＰＮトランジスタＱ２９ａとの接続点から第２差電流ｍ・Ｉ２−ｍ・Ｉ１の電流ivを出力する。
【００６１】
この図３の電流引き算回路２０Ａも、図１の電流引き算回路２０と同様に作用する。さらに、この電流引き算回路２０Ａでは、第１差電流ｍ・Ｉ１−ｍ・Ｉ２の電流v及び第２差電流ｍ・Ｉ２−ｍ・Ｉ１の電流ivは、第１ミラー元電圧ｉ及び第２ミラー元電圧iiと、同一構成のカレントミラー回路とにより、形成される。したがって、電流引き算回路２０Ａでは、図１の第２定電流に含まれる可能性のある誤差分が排除されるから、より一層正確に第１差電流、第２差電流を得ることができる。
【００６２】
図４は、本発明の第３の実施の形態に係る差動電流出力装置における、電流出力回路の他の構成例を示す図である。
【００６３】
図４において、電流出力回路４０Ａでは、第１〜第４出力トランジスタ回路４０−１〜４０−４の回路構成は、図１の電流出力回路４０と同様である。しかし、流入側の第２出力トランジスタ回路４０−２の出力電流を流すＮＰＮトランジスタＱ５３ａ及び流入側の第４出力トランジスタ回路４０−４の出力電流を流すＮＰＮトランジスタＱ５６ａのカレントミラー比がｎ×αとされている点で異なっている。この係数αは、基本的には、１以外の任意の係数でよい。
【００６４】
この係数αを、１より大きい、例えば１．５とした場合を想定する。例えば、第１出力トランジスタ回路４０−１の出力電流ｎ・viiを負荷７０へ流出させ、第２出力トランジスタ回路４０−２の出力電流ｎ・α・viiiを外部負荷から流入させる第１負荷電流経路では、負荷電流Ｉｏｕｔは小さい方の出力電流ｎ・viiとなる。
【００６５】
一方、第２出力トランジスタ回路４０−２では、より大きい出力電流ｎ・α・viiiを流すように、ＮＰＮトランジスタＱ５３ａが導通制御されるから、その導通度は第１出力トランジスタ回路４０−１のＰＮＰトランジスタＱ４６の導通度より高くなる。この結果、ＮＰＮトランジスタＱ５３ａのコレクタ電圧は、オン抵抗の電圧降下のみになり、極めて低くなる。この電圧降下が小さい場合には、ほぼグランド電位と見ることができる。
【００６６】
また、第３出力トランジスタ回路４０−３と第４出力トランジスタ回路４０−４とによる第２負荷電流経路での負荷電流の場合にも同様であり、ＮＰＮトランジスタＱ５６ａのコレクタ電圧は、オン抵抗の電圧降下のみになり、極めて低くなる。
【００６７】
この結果、負荷７０に印加される負荷電圧は、グランド電位基準となる。これによれば、例え、第１出力トランジスタ回路４０−１と第２出力トランジスタ回路４０−２とのインピーダンスバランスや、第３出力トランジスタ回路４０−３と第４出力トランジスタ回路４０−４のインピーダンスバランスが崩れていても、負荷７０にはグランド電位基準の電圧が印加されるから、出力電圧波形を安定させることができる。
【００６８】
なお、この係数αを、１より小さい値としてもよく、この場合には、負荷７０には電源電圧Ｖｄｄ基準の電圧が印加されることになり、やはり、出力電圧波形を安定させることができる。この係数αとしては、実際の回路においては回路構成などの点から、１．１＜α＜１．５（もしくはその逆数）程度に設定することが、適当である。
【００６９】
図５は、本発明の第４の実施の形態に係る差動電流出力装置における、電流出力回路のさらに他の構成例を示す図である。
【００７０】
図５において、電流出力回路４０Ｂでは、第１〜第４出力トランジスタ回路４０−１〜４０−４は、切り分け回路３０からのそれぞれの電流出力指令信号vi,vii,viii,ixにより制御される第４所定ミラー比ｑの電流ミラー回路と、この第４所定ミラー比ｑの電流ミラー回路の出力側電流により制御される第５所定ミラー比ｐの電流ミラー回路とを設けるようにしている。即ち、図１の電流出力回路４０における電流ミラー比ｎを、第４所定ミラー比ｑと第５所定ミラー比ｐとの積（ｎ＝ｑ×ｐ）により得ている。
【００７１】
これを第１出力トランジスタ回路４０−１について見ると、電源電圧Ｖｄｄと電流出力指令信号viiの間に、第３ミラー元トランジスタとなるＰＮＰトランジスタＱ４５ｂが接続される。そのＰＮＰトランジスタＱ４５ｂのベースにエミッタが接続され、ＰＮＰトランジスタＱ４５ｂのコレクタにベースが接続され、コレクタがグランドに接続されたＰＮＰトランジスタＱ４６ｂと、ＰＮＰトランジスタＱ４５ｂのベースと電源電圧Ｖｃｃとの間に接続された抵抗Ｒ４２ｂが設けられる。
【００７２】
これにより、電流出力指令信号viiは、ＰＮＰトランジスタＱ４５ｂを介して流れ、また、ＰＮＰトランジスタＱ４５ｂのベースには電流出力指令信号viiに比例した第３ミラー元電圧が発生する。この第３ミラー元電圧を受けて、第３ミラー先トランジスタであるＰＮＰトランジスタＱ４７ｂには、電流出力指令信号viiの第４所定ミラー比ｑ倍の第３ミラー電流ｑ・viiが流れる。この第３ミラー電流ｑ・viiが、ＮＰＮトランジスタＱ４８ｂと出力トランジスタとなる第５所定ミラー比ｐのＮＰＮトランジスタＱ４９ｂからなるカレントミラー回路に流れる。これにより、負荷電流Ｉｏｕｔとして、電流vii・ｑ・ｐが負荷７０へ流出する。他の第２〜第４出力トランジスタ回路４０−２〜４０−４も同様である。
【００７３】
このミラー比ｑ及びミラー比ｐを、ｐ×ｑ＝ｎ、に選択することにより、図１などにおいて、ミラー比ｎを大きくする必要がある場合に、使用するトランジスタの個数や、或いは個々のトランジスタ面積を小さくすることができるから、全体としてのチップ面積を小さくすることができる。例えば、ｎ＝１００とする場合に、ｑ＝１０、ｐ＝１０とすることで、同じ電流ミラー比を得ることができる。
【００７４】
なお、以上の各実施の形態では、トランジスタとして、バイポーラトランジスタを使用することとして説明したが、ＭＯＳなどの電界効果型トランジスタを用いても同様に構成することができる。
【００７５】
【発明の効果】
本発明によれば、オペアンプを使用せず、コンデンサの使用を少なくしているから、回路構成が簡略化でき、チップ面積を小さくすることができる。
【００７６】
また、入力電圧に正確に追従して出力電流が変化するから、出力電流のゼロクロス点の切り替わりが滑らかに行われ、ノイズを抑制することができる。
【００７７】
また、切り分け回路を用いて、上下の出力トランジスタ回路を分離しているから、上下の出力トランジスタ回路を通した電流（即ち、貫通電流）が流れることがなく、出力トランジスタ回路の破壊などを防止でき、損失を低減できる。
【００７８】
また、差動入力回路の共通エミッタ電流値（即ち、定電流値）を制御することにより出力トランジスタ回路の電流値を制御できるから、出力電流の大きさを容易に調整することができる。
【００７９】
また、入力から出力までの全ての回路を、差動回路と所定ミラー比のカレントミラー回路とで構成しているから、トランジスタの電流増幅率ｈｆｅなどの特性が変化しても、出力電流特性がほとんど影響を受けることがない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る差動電流出力装置の構成を示す図。
【図２】図１の差動電流出力装置の動作を説明するための図。
【図３】本発明の第２の実施の形態に係る差動電流出力装置における、引き算回路の他の構成例を示す図。
【図４】本発明の第３の実施の形態に係る差動電流出力装置における、電流出力回路の他の構成例を示す図。
【図５】本発明の第４の実施の形態に係る差動電流出力装置における、電流出力回路のさらに他の構成例を示す図。
【符号の説明】
１０ 差動入力回路
２０、２０Ａ 電流引き算回路
３０ 切り分け回路
４０、４０Ａ、４０Ｂ 電流出力回路
４０−１〜４０−４ 出力トランジスタ回路
６０ 電流値設定回路
７０ 負荷
ｍ、ｎ、ｑ、ｐ 電流ミラー比
Ｖｉｎ 入力電圧
Ｉｏｕｔ 負荷電流（差動出力電流）
Claims (9)
- 第１定電流を流す第１定電流源、入力される入力電圧を差動増幅して前記第１定電流を分配するように動作する第１差動増幅用トランジスタ及び第２差動増幅用トランジスタ、前記第１差動増幅用トランジスタに流れる第１電流に比例した第１ミラー元電圧を発生する第１電流ミラー元トランジスタ、前記第２差動増幅用トランジスタに流れる第２電流に比例した第２ミラー元電圧を発生する第２電流ミラー元トランジスタ、を含む差動入力回路と、
前記第１ミラー元電圧を受けて前記第１電流の第１所定ミラー比ｍ倍の第１ミラー電流を流す第１ミラー先トランジスタ、前記第２ミラー元電圧を受けて前記第２電流の第１所定ミラー比ｍ倍の第２ミラー電流を流す第２ミラー先トランジスタを含み、前記第１ミラー電流と前記第２ミラー電流との差電流に応じた電流を出力する電流引き算回路と、
電流出力指令信号が供給されて動作する第３ミラー元トランジスタとこの第３ミラー元トランジスタに流れる電流に応じた第２所定ミラー比ｎ倍の出力電流を流す第３ミラー先トランジスタを含む、複数の出力トランジスタ回路を有し、前記電流指令信号の極性及び大きさに応じた正方向あるいは負方向の出力電流を負荷へ供給する電流出力回路と、
前記電流引き算回路からの前記差電流に応じて動作して各々前記電流出力指令信号を発生する複数の切り分け用トランジスタ回路を有し、該複数の切り分け用トランジスタ回路により前記差電流の極性に応じて且つ前記差電流の大きさに応じた前記電流出力指令信号を切り分けて、前記複数の出力トランジスタ回路の第３ミラー元トランジスタへ供給する切り分け回路と、
を備えることを特徴とする、差動電流出力装置。 - 前記第１定電流源の電流値を制御するための電流値設定回路を有することを特徴とする、請求項１記載の差動電流出力装置。
- 前記電流引き算回路２０は、前記第１ミラー電流を流す前記第１ミラー先トランジスタと第２定電流を流す第２定電流源とが直列に接続され、この接続点から前記差電流に応じた電流を出力し、
前記第２ミラー電流を流す前記第２ミラー先トランジスタと第２定電流を流す第３定電流源とが直列に接続され、該接続点から前記差電流とは逆極性の差電流に応じた電流を出力することを特徴とする、請求項１記載の差動電流出力装置。 - 前記第１定電流源、前記第２定電流源及び前記第３定電流源の各電流値を同時に同比率で制御するための電流値設定回路を有することを特徴とする請求項３記載の差動電流出力装置。
- 前記電流引き算回路は、前記第１ミラー電流を流す前記第１ミラー先トランジスタと、前記第２ミラー元電圧に応じた前記第２電流の第１所定ミラー比ｍ倍の電流を流す第１引き算用トランジスタとが直列に接続され、該接続点から前記差電流に応じた電流を出力し、
前記第２ミラー電流を流す前記第２ミラー先トランジスタと、前記第１ミラー元電圧に応じた前記第１電流の第１所定ミラー比ｍ倍の電流を流す第２引き算用トランジスタとが直列に接続され、該接続点から前記差電流とは逆極性の差電流に応じた電流を出力することを特徴とする、請求項１、２記載の差動電流出力装置。 - 前記切り分け回路は、前記差電流が負極性のときにその差電流に応じて制御された電流出力指令信号をそれぞれ出力する第１切り分け用トランジスタ回路及び第２切り分け用トランジスタ回路と、前記差電流が正極性のときにその差電流に応じて制御された電流出力指令信号をそれぞれ出力する第３切り分け用トランジスタ回路及び第４切り分け用トランジスタ回路とを有しており、
前記電流出力回路は、前記第１切り分け用トランジスタ回路からの電流出力指令信号に応じた出力電流を流すための第１出力トランジスタ回路と、前記第２切り分け用トランジスタ回路からの電流出力指令信号に応じた出力電流を流すための第２出力トランジスタ回路と、前記第３切り分け用トランジスタ回路からの電流出力指令信号に応じた出力電流を流すための第３出力トランジスタ回路と、前記第４切り分け用トランジスタ回路からの電流出力指令信号に応じた出力電流を流すための第４出力トランジスタ回路とを有し、前記第１出力トランジスタ回路の出力電流を外部負荷へ流出させ、前記第２出力トランジスタ回路の出力電流を前記外部負荷から流入させる第１負荷電流経路を形成するとともに、前記第３出力トランジスタ回路の出力電流を前記外部負荷へ流出させ、前記第４出力トランジスタ回路の出力電流を前記外部負荷から流入させる、前記第１負荷電流とは逆方向の第２負荷電流経路を形成することを特徴とする、請求項１〜５記載の差動電流出力装置。 - 前記第１〜第４出力トランジスタ回路は、前記切り分け回路からのそれぞれの電流出力指令信号により制御されるミラー元トランジスタと第２所定ミラー比ｎ倍の電流を流すミラー先トランジスタとを有することを特徴とする、請求項６記載の差動電流出力装置。
- 前記第１及び第３出力トランジスタ回路は、前記切り分け回路からのそれぞれの電流出力指令信号により制御されるミラー元トランジスタと第２所定ミラー比ｎ倍の電流を流すミラー先トランジスタとを有し、前記第２及び第４出力トランジスタ回路は、前記切り分け回路からのそれぞれの電流出力指令信号により制御されるミラー元トランジスタと第３所定ミラー比ｎ×α倍（ただし、αは、１以外の任意の係数）の電流を流すミラー先トランジスタとを有することを特徴とする、請求項６記載の差動電流出力装置。
- 前記第１〜第４出力トランジスタ回路は、前記切り分け回路からのそれぞれの電流出力指令信号により制御される第４所定ミラー比ｑの電流ミラー回路と、この第４所定ミラー比ｑの電流ミラー回路の出力側電流により制御される第５所定ミラー比ｐの電流ミラー回路とを有することを特徴とする、請求項６記載の差動電流出力装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003121152A JP3761089B2 (ja) | 2003-04-25 | 2003-04-25 | 差動電流出力装置 |
| TW093109424A TW200507434A (en) | 2003-04-25 | 2004-04-06 | Differential current output device |
| US10/828,373 US6977535B2 (en) | 2003-04-25 | 2004-04-19 | Differential current output unit |
| KR1020040028325A KR20040093031A (ko) | 2003-04-25 | 2004-04-23 | 차동 전류 출력 장치 |
| CNB2004100369934A CN100353657C (zh) | 2003-04-25 | 2004-04-26 | 差动电流输出装置 |
| US11/227,039 US7279942B2 (en) | 2003-04-25 | 2005-09-14 | Differential current output unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003121152A JP3761089B2 (ja) | 2003-04-25 | 2003-04-25 | 差動電流出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004328427A JP2004328427A (ja) | 2004-11-18 |
| JP3761089B2 true JP3761089B2 (ja) | 2006-03-29 |
Family
ID=33410031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003121152A Expired - Fee Related JP3761089B2 (ja) | 2003-04-25 | 2003-04-25 | 差動電流出力装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6977535B2 (ja) |
| JP (1) | JP3761089B2 (ja) |
| KR (1) | KR20040093031A (ja) |
| CN (1) | CN100353657C (ja) |
| TW (1) | TW200507434A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI832306B (zh) * | 2021-09-14 | 2024-02-11 | 華邦電子股份有限公司 | 溫度補償電路及使用其的半導體積體電路 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3761089B2 (ja) * | 2003-04-25 | 2006-03-29 | ローム株式会社 | 差動電流出力装置 |
| JP4710849B2 (ja) * | 2007-02-27 | 2011-06-29 | ソニー株式会社 | 増幅回路、受信機および受信機用ｉｃ |
| JP2009065485A (ja) * | 2007-09-07 | 2009-03-26 | Panasonic Corp | スイッチング制御装置及びモータ駆動装置 |
| JP2010258928A (ja) * | 2009-04-28 | 2010-11-11 | Renesas Electronics Corp | 半導体集積回路 |
| CN103235622B (zh) * | 2013-02-05 | 2015-03-25 | 天津大学 | 一种差动恒流源电路及其控制方法 |
| RU2568385C1 (ru) * | 2014-07-25 | 2015-11-20 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | k-ЗНАЧНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ "МАКСИМУМ" |
| TWI610532B (zh) * | 2017-03-13 | 2018-01-01 | 茂達電子股份有限公司 | 馬達驅動電路 |
| US20240056043A1 (en) * | 2022-08-12 | 2024-02-15 | Qualcomm Incorporated | Linear and bandwidth reconfigurable current buffer or amplifier |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514074A (ja) * | 1991-07-01 | 1993-01-22 | Sharp Corp | 平衡型差動増幅回路 |
| JP3249579B2 (ja) | 1992-05-21 | 2002-01-21 | ローム株式会社 | モータ駆動回路 |
| JP2726212B2 (ja) | 1993-03-11 | 1998-03-11 | ローム株式会社 | モータ制御回路およびこれを用いたモータシステム |
| JP2645231B2 (ja) | 1995-03-09 | 1997-08-25 | ローム株式会社 | モータ駆動装置 |
| US5936468A (en) * | 1996-03-05 | 1999-08-10 | U.S. Philips Corporation | Operational amplifier having two differential amplifiers |
| US5818269A (en) * | 1997-04-01 | 1998-10-06 | National Semiconductor Corporation | Differential current mode driver |
| GB2344902B (en) * | 1998-12-18 | 2003-04-23 | Ericsson Telefon Ab L M | Level shift circuit |
| JP4178702B2 (ja) * | 1999-12-28 | 2008-11-12 | ソニー株式会社 | 差動増幅器、コンパレータ、及びａ／ｄコンバータ |
| JP3761089B2 (ja) * | 2003-04-25 | 2006-03-29 | ローム株式会社 | 差動電流出力装置 |
-
2003
- 2003-04-25 JP JP2003121152A patent/JP3761089B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-06 TW TW093109424A patent/TW200507434A/zh unknown
- 2004-04-19 US US10/828,373 patent/US6977535B2/en not_active Expired - Fee Related
- 2004-04-23 KR KR1020040028325A patent/KR20040093031A/ko not_active Application Discontinuation
- 2004-04-26 CN CNB2004100369934A patent/CN100353657C/zh not_active Expired - Fee Related
-
2005
- 2005-09-14 US US11/227,039 patent/US7279942B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI832306B (zh) * | 2021-09-14 | 2024-02-11 | 華邦電子股份有限公司 | 溫度補償電路及使用其的半導體積體電路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7279942B2 (en) | 2007-10-09 |
| KR20040093031A (ko) | 2004-11-04 |
| US6977535B2 (en) | 2005-12-20 |
| TW200507434A (en) | 2005-02-16 |
| CN1571263A (zh) | 2005-01-26 |
| JP2004328427A (ja) | 2004-11-18 |
| US20040227477A1 (en) | 2004-11-18 |
| US20060006910A1 (en) | 2006-01-12 |
| CN100353657C (zh) | 2007-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5374857A (en) | Circuit for providing drive current to a motor using a sensefet current sensing device and a fast amplifier | |
| US7279942B2 (en) | Differential current output unit | |
| CN112187198B (zh) | 具有高速共模反馈的差分放大器 | |
| JP2647014B2 (ja) | ＢｉＣＭＯＳ論理回路 | |
| JPH06180803A (ja) | データ記憶装置 | |
| EP1955437B1 (en) | Small signal amplifier with large signal output boost stage | |
| JP3857255B2 (ja) | 磁気記録再生装置 | |
| JP3056841B2 (ja) | マルチプレクサ回路 | |
| JP2019527981A (ja) | 選択可能な電流リミッタ回路 | |
| JPS63240109A (ja) | 差動増幅器 | |
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| US8619382B2 (en) | High speed, low power write current switching scheme for HDD preamplifier | |
| CN106464219A (zh) | 放大器***中的电流限制 | |
| US8030864B2 (en) | Motor drive circuit | |
| JP6359928B2 (ja) | ドライバ回路 | |
| JPH09321555A (ja) | 半導体集積回路の差動増幅器 | |
| JP3648702B2 (ja) | パワーアンプｉｃおよびオーディオシステム | |
| JP3097593B2 (ja) | 半導体装置 | |
| JP3728056B2 (ja) | 容量回路 | |
| US7554402B2 (en) | High CMR amplifier topology | |
| JPH0315844B2 (ja) | ||
| JPH08204477A (ja) | リミッタ回路 | |
| JPH06140844A (ja) | 電流増幅回路 | |
| JPH0312487B2 (ja) | ||
| JP2005123821A (ja) | 可変利得増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060105 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130120 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |