JP3759136B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP3759136B2
JP3759136B2 JP2003334052A JP2003334052A JP3759136B2 JP 3759136 B2 JP3759136 B2 JP 3759136B2 JP 2003334052 A JP2003334052 A JP 2003334052A JP 2003334052 A JP2003334052 A JP 2003334052A JP 3759136 B2 JP3759136 B2 JP 3759136B2
Authority
JP
Japan
Prior art keywords
game
prize ball
winning
power
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003334052A
Other languages
Japanese (ja)
Other versions
JP2004000796A (en
JP2004000796A5 (en
Inventor
詔八 鵜川
武宏 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2003334052A priority Critical patent/JP3759136B2/en
Publication of JP2004000796A publication Critical patent/JP2004000796A/en
Publication of JP2004000796A5 publication Critical patent/JP2004000796A5/ja
Application granted granted Critical
Publication of JP3759136B2 publication Critical patent/JP3759136B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)
  • Display Devices Of Pinball Game Machines (AREA)

Description

本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機やコイン遊技機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。   The present invention relates to a gaming machine such as a pachinko gaming machine or a coin gaming machine in which a game is performed in accordance with a player's operation, and more particularly to a gaming machine in which a game is performed in accordance with a player's operation in a gaming area on a gaming board. .

遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。   As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are paid out to the player. There is something to be done. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.

特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。   The display result of the variable display unit that displays the special symbol is a combination of a specific display mode that is determined in advance. Note that the game value is the right that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is likely to win a ball, or the advantageous state for a player. It is to generate.

大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個(例えば10個)の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数(例えば16ラウンド)に固定されている。なお、各開放について開放時間(例えば29.5秒)が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件(例えば、大入賞口内に設けられているVゾーンへの入賞)が成立していない場合には、大当り遊技状態は終了する。   When the big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state where the hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. If a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.

また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。   In addition, among the combinations of display modes other than the “big hit” combination, the variable display in which the display result has already been derived and displayed at the stage where some of the display results of the plurality of variable display units have not yet been derived and displayed. A state in which the display mode of the part satisfies a display condition that is a combination of specific display modes is referred to as “reach”. Then, if the display result of the identification information variably displayed on the variable display portion does not satisfy the condition of “reach”, it becomes “missing”, and the variable display state ends. A player plays a game while enjoying how to generate a big hit.

そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。なお、以下、遊技制御手段およびその他の制御手段を、それぞれ遊技用装置制御手段と呼ぶことがある。   When a game ball wins a winning opening provided on the game board, a predetermined number of prize balls are paid out. Since the progress of the game is controlled by game control means mounted on the main board, the number of winning balls based on winning is determined by the game control means and transmitted to the winning ball control board. Hereinafter, the game control means and other control means may be referred to as game device control means, respectively.

なお、従来の遊技機について記載した先行技術文献として、例えば、特許文献1が挙げられる。また、分割出願である本出願の出願日(すなわち、いわゆる親出願の出願日である平成11年9月22日)の後に公開された文献として、例えば、特許3354534号明細書が挙げられる。
実公平6−17458号公報
As a prior art document describing a conventional gaming machine, for example, Patent Document 1 is cited. Further, as a document published after the filing date of this application which is a divisional application (that is, the filing date of a so-called parent application, September 22, 1999), for example, Japanese Patent No. 3354534 is cited.
Japanese Utility Model Publication No. 6-17458

以上のように、遊技機には、遊技制御手段を初めとする種々の遊技用装置制御手段が搭載されている。一般に、各遊技用装置制御手段はマイクロコンピュータで構成される。すなわち、ROM等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがRAMに格納される。すると、遊技機に停電等による電源断状態が発生すると、RAM内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態(例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態)に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当たり遊技中において電源断が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当たりの発生にもとづく利益を享受することができなくなってしまう。   As described above, the gaming machine is equipped with various game device control means including game control means. Generally, each game device control means is constituted by a microcomputer. That is, a program is stored in a ROM or the like, and data temporarily generated for control or data that changes as control proceeds is stored in the RAM. Then, when the power-off state due to a power failure or the like occurs in the gaming machine, the data in the RAM is lost. Therefore, when recovering from a power outage or the like, the player must return to the initial state (for example, the state when the game machine was first turned on at the game store for the first time in the day), which may cause a disadvantage to the player. There is. For example, if a power failure occurs during a jackpot game and the gaming machine returns to the initial state, the player cannot enjoy the benefits based on the jackpot.

そのような事態を回避するには、停電等の不測の電源断が生じたときに、必要なデータを電源バックアップRAMに保存し、電源が復旧したときに保存されていたデータを復元して遊技を再開させればよい。しかし、電源断が生じたときに電源バックアップRAMに保存されるデータに誤りが生ずると、電源が復旧したときに誤った状態復元処理がなされてしまう。例えば、電源復旧時に、電源断時の遊技状態とは異なる遊技状態に設定されてしまったり、本来の賞球個数とは異なる賞球個数にもとづく賞球払出再開が行われたりしてしまう。そのような場合には、遊技者に不測の不利益が与えられてしまう。   In order to avoid such a situation, when an unexpected power cut such as a power failure occurs, the necessary data is saved in the power backup RAM, and the data saved when the power is restored is restored. Can be resumed. However, if an error occurs in the data stored in the power backup RAM when the power is cut off, an erroneous state restoration process is performed when the power is restored. For example, when the power is restored, a gaming state different from the gaming state when the power is turned off is set, or award ball payout is resumed based on the number of prize balls different from the original number of prize balls. In such a case, an unexpected disadvantage is given to the player.

そこで、本発明は、電源投入時に電源バックアップされている内容にもとづいて遊技状態を復帰させる遊技状態復帰制御を行うことが可能である遊技機において、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる遊技機を提供することを目的とする。   Therefore, according to the present invention, in a gaming machine capable of performing the game state return control for returning the game state based on the contents backed up when the power is turned on, it is possible to perform reliable data storage when the power is turned off. An object of the present invention is to provide a gaming machine that can prevent the player from being disadvantaged.

本発明による遊技機は、遊技球を用いて遊技が行われ、表示状態が変化可能な可変表示部(例えば、可変表示部9)が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様(例えば、大当たり図柄)となったことにより所定の遊技価値(例えば、遊技球の払い出し)を遊技者に与える遊技機であって可変表示部の表示結果が特定の表示態様となったことにより開放する大入賞口(例えば、開閉板20により開閉される大入賞口)と、遊技球の入賞により可変表示部における図柄変動を開始させるための始動入賞口(例えば、始動入賞口14)と、遊技球の入賞により賞球を払い出すための入賞口(例えば、始動口19,24)と、大入賞口への遊技球の入賞を検出するカウントスイッチ(例えば、カウントスイッチ23)と、始動入賞口への遊技球の入賞を検出する始動口スイッチ(例えば、始動口スイッチ17)と、入賞口への遊技球の入賞を検出する入賞口スイッチ(例えば、入賞口スイッチ19a,24a)と、カウントスイッチ、始動口スイッチおよび入賞口スイッチが入賞を検出すると、賞球の払出個数を指示する払出個数指示コマンドを出力する遊技制御用マイクロコンピュータ(例えば、CPU56)を搭載した遊技制御基板(例えば、主基板53)と、賞球を払い出す玉払出装置(例えば、玉払出装置97)と、払出個数指示コマンドに応じて玉払出装置を駆動する賞球制御用マイクロコンピュータ(例えば、賞球制御用CPU371)を搭載した賞球制御基板(例えば、賞球制御基板37)と、遊技制御用マイクロコンピュータからのコマンドにもとづいて可変表示部の表示制御を行う表示制御用マイクロコンピュータを搭載した表示制御基板(例えば、表示制御基板80)と、所定電位電源(例えば、+30V電源電圧)の電圧低下を検出(例えば、+14V以下に低下したことを検出するための電源監視回路と、電源監視回路が電圧低下を検出した所定期間後に賞球制御用マイクロコンピュータにシステムリセット信号を出力するリセット回路とを備え、源監視回路検出出力およびリセット回路のシステムリセット信号は、賞球制御用マイクロコンピュータに入力され、賞球制御用マイクロコンピュータは、払出個数指示コマンドによって指示される払出個数の総数が記憶されるとともに、遊技機に対する電源が断しても内容が保存されるバックアップRAM領域(例えば、図24に示すバックアップRAM領域)を含み、バックアップRAM領域が記憶する払出個数の総数の値に払出個数指示コマンドによって指示された払出個数を加算し、玉払出装置を駆動して1個の払出が完了する度にバックアップRAM領域が記憶する払出個数の総数の値を1減算し、源監視回路らの検出出力が入力されたことにより、RAMアクセス禁止状態に設定し、リセット回路のシステムリセット信号が入力されたことにより、システムリセットされ、遊技制御基板に搭載された遊技制御用マイクロコンピュータは、可変表示部における図柄変動を開始させるときに、図柄の変動時間を示す情報を含む変動開始コマンド出力し、さらに表示結果を示す表示結果指定コマンド出力し、可変表示部における図柄変動を確定させるときに、変動停止コマンド出力することを特徴とする。 The gaming machine according to the present invention is provided with a variable display section (for example, the variable display section 9) in which a game is played using a game ball and the display state can be changed, and the display result of the variable display section is specified in advance. the display mode (e.g., a bonus game symbol) predetermined game value by which a (for example, payout of game balls) a game machine giving a player a display result of the variable display unit is a certain display mode special winning opening which opens by the (e.g., winning opening which is opened and closed by the closing plate 20) and, starting winning opening for starting symbol variation in the variable display portion by winning the game ball (e.g., start winning opening 14 ), A winning port (for example, start ports 19 and 24) for paying out the winning ball by winning the game ball, and a count switch (for example, the count switch 23) for detecting the winning of the gaming ball to the big winning port And a start port switch (for example, start port switch 17) for detecting the winning of the game ball to the start winning port, and a winning port switch (for example, the winning port switches 19a, 24a) for detecting the winning of the game ball to the winning port. ) And a game control board equipped with a game control microcomputer (e.g., CPU 56) that outputs a payout number instruction command for instructing the number of payout balls when the count switch, start port switch, and winning port switch detect winning. (For example, main board 53), a ball paying device (for example, a ball paying device 97) for paying out a prize ball, and a prize ball control microcomputer (for example, a prize for driving the ball paying device in response to a payout number instruction command prize balls control board mounted with ball control CPU 371) (e.g., a winning balls control board 37), the frame of the game control microcomputer Variable display control board having the display control microcomputer for controlling the display of the display unit (e.g., a display control board 80) on the basis of the de detection and the voltage drop of a predetermined potential power supply (e.g., + 30 V supply voltage) (e.g. , + with 14V and a power monitoring circuit for detecting) that falls below, a reset circuit for the power supply monitoring circuit outputs a system reset signal after a predetermined time period of detecting the voltage drop in Shodama control microcomputer, electrostatic system reset signal of the detection output and the reset circuit of the source monitoring circuit is input to the prize balls control microcomputer, the winning balls control microcomputer, together with the total number of payout number indicated by the payout number instruction command is stored , A backup RAM area where the contents are saved even if the power to the gaming machine is cut off For example, the number of payouts indicated by the payout number instruction command is added to the value of the total number of payouts stored in the backup RAM area, and the ball payout device is driven to by payout value of the total number of payout number of the backup RAM area every complete stores subtracted by 1, the detection output of the power monitoring circuit or we are inputted, sets the RAM access prohibited state, the reset circuit by the system reset signal is input, the system reset, the game control microcomputer mounted on the game controller board, when starting the symbol variation in the variable display unit, variation including information indicating the varying time of symbols outputs a start command, and outputs a display result designation command showing still display results, determine the symbol variation in the variable display unit When to, and outputs the change stop command.

また、本発明による遊技機は、遊技球を用いて遊技が行われ、表示状態が変化可能な可変表示部(例えば、可変表示部9)が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様(例えば、大当たり図柄)となったことにより所定の遊技価値(例えば、遊技球の払い出し)を遊技者に与える遊技機であって、可変表示部の表示結果が特定の表示態様となったことにより開放する大入賞口(例えば、開閉板20により開閉される大入賞口)と、遊技球の入賞により可変表示部における図柄変動を開始させるための始動入賞口(例えば、始動入賞口14)と、遊技球の入賞により賞球を払い出すための入賞口(例えば、始動口19,24)と、大入賞口への遊技球の入賞を検出するカウントスイッチ(例えば、カウントスイッチ23)と、始動入賞口への遊技球の入賞を検出する始動口スイッチ(例えば、始動口スイッチ17)と、入賞口への遊技球の入賞を検出する入賞口スイッチ(例えば、入賞口スイッチ19a,24a)と、カウントスイッチ、始動口スイッチおよび入賞口スイッチが入賞を検出すると、賞球の払出個数を指示する払出個数指示コマンドを出力する遊技制御用マイクロコンピュータ(例えば、CPU56)を搭載した遊技制御基板(例えば、主基板53)と、賞球を払い出す玉払出装置(例えば、玉払出装置97)と、払出個数指示コマンドに応じて玉払出装置を駆動する賞球制御用マイクロコンピュータ(例えば、賞球制御用CPU371)を搭載した賞球制御基板(例えば、賞球制御基板37)と、遊技制御用マイクロコンピュータからのコマンドにもとづいて可変表示部の表示制御を行う表示制御用マイクロコンピュータを搭載した表示制御基板(例えば、表示制御基板80)と、所定電位電源(例えば、+30V電源電圧)の電圧低下を検出(例えば、+14V以下に低下したことを検出)するための電源監視回路と、電源監視回路が電圧低下を検出した所定期間後に賞球制御用マイクロコンピュータにシステムリセット信号を出力するリセット回路とを備え、電源監視回路の検出出力およびリセット回路のシステムリセット信号は、賞球制御用マイクロコンピュータに入力され、賞球制御用マイクロコンピュータは、払出個数指示コマンドによって指示される払出個数の総数が記憶されるとともに、遊技機に対する電源が断しても内容が保存されるバックアップRAM領域(例えば、図24に示すバックアップRAM領域)を含み、バックアップRAM領域が記憶する払出個数の総数の値に払出個数指示コマンドによって指示された払出個数を加算し、玉払出装置を駆動して1個の払出が完了する度にバックアップRAM領域が記憶する払出個数の総数の値を1減算し、電源監視回路からの検出出力が入力されたことにより、RAMアクセス禁止状態に設定し、リセット回路のシステムリセット信号が入力されたことにより、非動作状態となり、遊技制御基板に搭載された遊技制御用マイクロコンピュータは、可変表示部における図柄変動を開始させるときに、図柄の変動時間を示す情報を含む変動開始コマンドを出力し、さらに表示結果を示す表示結果指定コマンドを出力し、可変表示部における図柄変動を確定させるときに、変動停止コマンドを出力することを特徴とする。The gaming machine according to the present invention is provided with a variable display unit (for example, variable display unit 9) in which a game is played using a game ball and the display state can be changed, and the display result of the variable display unit is predetermined. A gaming machine that gives a player a predetermined game value (for example, payout of a game ball) by becoming a specific display mode (for example, jackpot symbol), and the display result of the variable display unit is a specific display mode And a start winning opening (for example, a start winning opening) for starting a change of symbols in the variable display portion by winning a game ball. Mouth 14), a winning opening (for example, starting openings 19 and 24) for paying out a winning ball by winning a game ball, and a count switch (for example, a count switch for detecting the winning of a gaming ball to the big winning opening) 23), a start port switch (for example, start port switch 17) for detecting the winning of the game ball to the start winning port, and a winning port switch (for example, a winning port switch 19a) for detecting the winning of the game ball to the winning port , 24a), and a game control microcomputer (for example, CPU 56) that outputs a payout number instruction command for instructing a payout number of winning balls when the count switch, start port switch and winning port switch detect winning. A control board (eg, main board 53), a ball payout device (eg, a ball payout device 97) for paying out a prize ball, and a prize ball control microcomputer (eg, a ball payout control device) that drives the ball payout device in response to a payout number instruction command A prize ball control board (for example, prize ball control board 37) equipped with a prize ball control CPU 371) and a game control microcomputer. A display control board (for example, display control board 80) equipped with a display control microcomputer that performs display control of the variable display unit based on a command and a voltage drop of a predetermined potential power supply (for example, +30 V power supply voltage) are detected (for example, , And a reset circuit that outputs a system reset signal to the award ball control microcomputer after a predetermined period of time when the power monitoring circuit detects a voltage drop. The detection output of the monitoring circuit and the system reset signal of the reset circuit are input to the award ball control microcomputer, and the award ball control microcomputer stores the total number of payouts instructed by the payout number instruction command. Backup RAM area where contents are saved even if the power to the gaming machine is cut off (For example, the backup RAM area shown in FIG. 24), the payout number designated by the payout number instruction command is added to the value of the total number of payouts stored in the backup RAM area, and the ball payout device is driven to give one When the payout is completed, the value of the total number of payouts stored in the backup RAM area is decremented by 1, and when the detection output from the power supply monitoring circuit is input, the RAM access is prohibited and the reset circuit system is set. When the reset signal is input, the game control microcomputer mounted on the game control board enters the non-operating state, and when the variable display unit starts the symbol variation, the variation including information indicating the symbol variation time. A start command is output, and then a display result designation command indicating the display result is output to check the symbol variation in the variable display section. When to be, and outputs the change stop command.

電源監視回路からの検出出力は、賞球制御用マイクロコンピュータのマスク不能割込端子に入力され、賞球制御用マイクロコンピュータは、所定期間毎に発生するタイマ割込による割込処理にて賞球払出処理を実行し、マスク不能割込端子への前記電源監視回路からの検出出力の入力により、賞球払出処理の実行を停止してRAMアクセス禁止状態の設定を実行するように構成されていてもよい。 The detection output from the power supply monitoring circuit is input to the non-maskable interrupt terminal of the prize ball control microcomputer, and the prize ball control microcomputer receives the prize ball by an interrupt process by a timer interrupt generated every predetermined period. The payout process is executed, and the detection of the prize ball payout process is stopped and the RAM access prohibited state is set by inputting the detection output from the power supply monitoring circuit to the non-maskable interrupt terminal. Also good.

電源監視回路の検出出力は賞球制御用マイクロコンピュータの入力ポートに入力され、賞球制御用マイクロコンピュータは、入力ポートを監視し、電源監視回路の検出出力が入力していればRAMアクセス禁止状態の設定を実行するように構成されていてもよい。
また、電源監視回路の検出出力は、遊技制御用マイクロコンピュータにも入力され、遊技制御用マイクロコンピュータは、遊技機に対する電源が断しても内容が保存される遊技制御用バックアップRAM領域を含み、電源監視回路からの検出出力が入力されたことにより、電源断フラグを設定し、遊技機に対する電源が投入されたときは、遊技制御用バックアップRAM領域に電源断フラグが設定されていても初期化操作スイッチからの信号が入力されていれば遊技制御用バックアップRAM領域の記憶内容を初期化する初期化処理を実行するように構成されていてもよい。
The detection output of the power supply monitoring circuit is inputted to the input port of the winning balls control microcomputer, the winning balls control microcomputer, monitors the input port, RAM access inhibition state when the detection output is long as the input power supply monitoring circuit It may be configured to execute the setting.
Further, the detection output of the power supply monitoring circuit is also input to the game control microcomputer, and the game control microcomputer includes a game control backup RAM area in which the contents are stored even if the power to the game machine is cut off, When the detection output from the power monitoring circuit is input, the power-off flag is set, and when the power to the gaming machine is turned on, the game control backup RAM area is initialized even if the power-off flag is set If a signal from the operation switch is input, an initialization process for initializing the stored contents of the game control backup RAM area may be executed.

請求項1記載の発明では、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる。   According to the first aspect of the present invention, reliable data storage can be performed when the power is turned off, and a disadvantage to the player can be prevented.

請求項4記載の発明では、割込を使用しなくても、RAMアクセス禁止状態の設定を確実に実行することができる。   According to the fourth aspect of the present invention, the setting of the RAM access prohibited state can be reliably executed without using an interrupt.

以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図1はパチンコ遊技機1を正面からみた正面図、図2はパチンコ遊技機1の内部構造を示す全体背面図、図3はパチンコ遊技機1の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. 1 is a front view of the pachinko gaming machine 1 as seen from the front, FIG. 2 is an overall rear view showing the internal structure of the pachinko gaming machine 1, and FIG. 3 is a rear view of the gaming board of the pachinko gaming machine 1 as seen from the back. Here, a pachinko gaming machine is shown as an example of a gaming machine, but the present invention is not limited to a pachinko gaming machine, and may be, for example, a coin gaming machine. It can also be applied to image-type gaming machines and slot machines.

図1に示すように、パチンコ遊技機1は、額縁状に形成されたガラス扉枠2を有する。ガラス扉枠2の下部表面には打球供給皿3がある。打球供給皿3の下部には、打球供給皿3からあふれた景品玉を貯留する余剰玉受皿4と打球を発射する打球操作ハンドル(操作ノブ)5が設けられている。ガラス扉枠2の後方には、遊技盤6が着脱可能に取り付けられている。また、遊技盤6の前面には遊技領域7が設けられている。   As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. There is a hitting ball supply tray 3 on the lower surface of the glass door frame 2. Below the hitting ball supply tray 3, there are provided an extra ball receiving tray 4 for storing prize balls overflowing from the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing the hitting ball. A game board 6 is detachably attached to the rear side of the glass door frame 2. A game area 7 is provided in front of the game board 6.

遊技領域7の中央付近には、複数種類の図柄を可変表示するための可変表示部9と7セグメントLEDによる可変表示器10とを含む可変表示装置8が設けられている。この実施の形態では、可変表示部9には、「左」、「中」、「右」の3つの図柄表示エリアがある。可変表示装置8の側部には、打球を導く通過ゲート11が設けられている。通過ゲート11を通過した打球は、玉出口13を経て始動入賞口14の方に導かれる。通過ゲート11と玉出口13との間の通路には、通過ゲート11を通過した打球を検出するゲートスイッチ12がある。また、始動入賞口14に入った入賞球は、遊技盤6の背面に導かれ、始動口スイッチ17によって検出される。また、始動入賞口14の下部には開閉動作を行う可変入賞球装置15が設けられている。可変入賞球装置15は、ソレノイド16によって開状態とされる。   Near the center of the game area 7, there is provided a variable display device 8 including a variable display unit 9 for variably displaying a plurality of types of symbols and a variable display 10 using 7 segment LEDs. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. A passing gate 11 for guiding a hit ball is provided on the side of the variable display device 8. The hit ball that has passed through the passing gate 11 is guided to the start winning opening 14 through the ball outlet 13. In the passage between the passage gate 11 and the ball exit 13, there is a gate switch 12 that detects a hit ball that has passed through the passage gate 11. The winning ball that has entered the start winning opening 14 is guided to the back of the game board 6 and detected by the start opening switch 17. A variable winning ball device 15 that opens and closes is provided below the start winning opening 14. The variable winning ball device 15 is opened by a solenoid 16.

可変入賞球装置15の下部には、特定遊技状態(大当り状態)においてソレノイド21によって開状態とされる開閉板20が設けられている。この実施の形態では、開閉板20が大入賞口を開閉する手段となる。開閉板20から遊技盤6の背面に導かれた入賞球のうち一方(Vゾーン)に入った入賞球はVカウントスイッチ22で検出される。また、開閉板20からの入賞球はカウントスイッチ23で検出される。可変表示装置8の下部には、始動入賞口14に入った入賞球数を表示する4個の表示部を有する始動入賞記憶表示器18が設けられている。この例では、4個を上限として、始動入賞がある毎に、始動入賞記憶表示器18は点灯している表示部を1つずつ増やす。そして、可変表示部9の可変表示が開始される毎に、点灯している表示部を1つ減らす。   An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the game board 6, the winning ball entering one (V zone) is detected by the V count switch 22. A winning ball from the opening / closing plate 20 is detected by the count switch 23. At the bottom of the variable display device 8, a start winning memory display 18 having four display units for displaying the number of winning balls that have entered the start winning opening 14 is provided. In this example, with the upper limit being four, each time there is a start prize, the start prize storage display 18 increases the number of lit display units one by one. Then, each time the variable display of the variable display unit 9 is started, the lit display unit is reduced by one.

遊技盤6には、複数の入賞口19,24が設けられ、遊技球の入賞口19,24への入賞は入賞口スイッチ19a,24aによって検出される。遊技領域7の左右周辺には、遊技中に点滅表示される装飾ランプ25が設けられ、下部には、入賞しなかった打球を吸収するアウト口26がある。また、遊技領域7の外側の左右上部には、効果音を発する2つのスピーカ27が設けられている。遊技領域7の外周には、遊技効果LED28aおよび遊技効果ランプ28b,28cが設けられている。   The game board 6 is provided with a plurality of winning openings 19, 24, and winning of the game balls to the winning openings 19, 24 is detected by winning opening switches 19a, 24a. Decorative lamps 25 blinking during the game are provided around the left and right sides of the game area 7, and an outlet 26 for absorbing a hit ball that has not won a prize is provided below. Two speakers 27 that emit sound effects are provided on the left and right upper portions outside the game area 7. On the outer periphery of the game area 7, a game effect LED 28a and game effect lamps 28b and 28c are provided.

そして、この例では、一方のスピーカ27の近傍に、景品玉払出時に点灯する賞球ランプ51が設けられ、他方のスピーカ27の近傍に、補給玉が切れたときに点灯する球切れランプ52が設けられている。さらに、図1には、パチンコ遊技台1に隣接して設置され、プリペイドカードが挿入されることによって玉貸しを可能にするカードユニット50も示されている。   In this example, a prize ball lamp 51 that is lit when the prize ball is paid out is provided in the vicinity of one speaker 27, and a ball break lamp 52 that is lit when the supply ball is cut is provided in the vicinity of the other speaker 27. Is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming machine 1 and enables ball lending by inserting a prepaid card.

カードユニット50には、使用可能状態であるか否かを示す使用可表示ランプ151、カード内に記録された残額情報に端数(100円未満の数)が存在する場合にその端数を打球供給皿3の近傍に設けられる度数表示LEDに表示させるための端数表示スイッチ152、カードユニット50がいずれの側のパチンコ遊技機1に対応しているのかを示す連結台方向表示器153、カードユニット50内にカードが投入されていることを示すカード投入表示ランプ154、記録媒体としてのカードが挿入されるカード挿入口155、およびカード挿入口155の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット50を解放するためのカードユニット錠156が設けられている。   The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and when the remaining amount information recorded in the card has a fraction (a number less than 100 yen), the fraction is indicated as a hitting tray. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connecting table direction indicator 153 indicating which side of the pachinko gaming machine 1 corresponds to the card unit 50, in the card unit 50 Check the card insertion indicator lamp 154 indicating that a card is inserted, the card insertion slot 155 into which a card as a recording medium is inserted, and the mechanism of the card reader / writer provided on the back of the card insertion slot 155. In some cases, a card unit lock 156 is provided for releasing the card unit 50.

打球発射装置から発射された打球は、打球レールを通って遊技領域7に入り、その後、遊技領域7を下りてくる。打球が通過ゲート11を通ってゲートスイッチ12で検出されると、可変表示器10の表示数字が連続的に変化する状態になる。また、打球が始動入賞口14に入り始動口スイッチ17で検出されると、図柄の変動を開始できる状態であれば、可変表示部9内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を1増やす。   The hit ball fired from the hit ball launching device enters the game area 7 through the hit ball rail, and then descends the game area 7. When the hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the variable display 10 changes continuously. Further, when the hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbol in the variable display portion 9 starts to rotate if the variation of the symbol can be started. If it is not in a state where the change of the symbol can be started, the start winning memory is increased by one.

可変表示部9内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板20が、一定時間経過するまで、または、所定個数(例えば10個)の打球が入賞するまで開放する。そして、開閉板20の開放中に打球が特定入賞領域に入賞しVカウントスイッチ22で検出されると、継続権が発生し開閉板20の開放が再度行われる。継続権の発生は、所定回数(例えば15ラウンド)許容される。   The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of the stop is a combination of jackpot symbols, the game shifts to a jackpot gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or a predetermined number (for example, 10) of hit balls wins. When the hit ball enters the specific winning area while the opening / closing plate 20 is opened and is detected by the V count switch 22, a right to continue is generated and the opening / closing plate 20 is opened again. The generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds).

停止時の可変表示部9内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器10における停止図柄が所定の図柄(当り図柄)である場合に、可変入賞球装置15が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器10における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置15の開放時間と開放回数が高められる。   When the combination of images in the variable display section 9 at the time of stop is a combination of jackpot symbols with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state for the player in a high probability state. Further, when the stop symbol on the variable display 10 is a predetermined symbol (winning symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol in the variable display 10 becomes a winning symbol is increased, and the opening time and the number of times of opening of the variable winning ball device 15 are increased.

次に、パチンコ遊技機1の裏面の構造について図2を参照して説明する。
可変表示装置8の背面では、図2に示すように、機構板36の上部に景品玉タンク38が設けられ、パチンコ遊技機1が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク38に供給される。景品玉タンク38内の景品玉は、誘導樋39を通って玉払出装置に至る。
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG.
On the back surface of the variable display device 8, as shown in FIG. 2, a prize ball tank 38 is provided on the top of the mechanism plate 36, and the prize ball is placed from above in a state where the pachinko gaming machine 1 is installed on the gaming machine installation island. It is supplied to the prize ball tank 38. The prize balls in the prize ball tank 38 pass through the guide rod 39 and reach the ball dispensing device.

機構板36には、中継基板30を介して可変表示部9を制御する可変表示制御ユニット29、基板ケース32に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板(主基板)31、可変表示制御ユニット29と遊技制御基板31との間の信号を中継するための中継基板33、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板37が設置されている。さらに、機構板36の下部には、モータの回転力を利用して打球を遊技領域7に発射する打球発射装置34と、遊技効果ランプ・LED28a,28b,28c、賞球ランプ51および球切れランプ52に信号を送るためのランプ制御基板35が設置されている。   The mechanism plate 36 includes a variable display control unit 29 for controlling the variable display unit 9 via the relay board 30, a game control board (main board) 31 covered with a board case 32 and mounted with a game control microcomputer, etc. A relay board 33 for relaying signals between the variable display control unit 29 and the game control board 31, and a prize ball control board 37 on which a prize ball control microcomputer for performing payout control of prizes is mounted. Has been. Further, at the lower part of the mechanism plate 36, a hitting ball launching device 34 that launches a hitting ball into the game area 7 using the rotational force of the motor, game effect lamps / LEDs 28a, 28b, 28c, a prize ball lamp 51, and a ball break lamp A lamp control board 35 for sending a signal to 52 is installed.

また、図3はパチンコ遊技機1の遊技盤を背面からみた背面図である。誘導樋39を通った玉は、図3に示されるように、球切れ検出器187a,187bを通過して玉供給樋186a,186bを経て玉払出装置97に至る。玉払出装置97から払い出された景品玉は、連絡口45を通ってパチンコ遊技機1の前面に設けられている打球供給皿3に供給される。連絡口45の側方には、パチンコ遊技機1の前面に設けられている余剰玉受皿4に連通する余剰玉通路46が形成されている。入賞にもとづく景品玉が多数払い出されて打球供給皿3が満杯になり、ついには景品玉が連絡口45に到達した後さらに景品玉が払い出されると景品玉は、余剰玉通路46を経て余剰玉受皿4に導かれる。さらに景品玉が払い出されると、感知レバー47が満タンスイッチ48を押圧して満タンスイッチ48がオンする。その状態では、玉払出装置97内のステッピングモータの回転が停止して玉払出装置97の動作が停止するとともに、必要に応じて打球発射装置34の駆動も停止する。なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す玉払出装置として、ステッピングモータの回転によって遊技球が払い出される玉払出装置97を例示するが、その他の駆動源によって遊技球を送り出す構造の玉払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の玉払出装置を用いてもよい。   FIG. 3 is a rear view of the game board of the pachinko gaming machine 1 as seen from the back. As shown in FIG. 3, the ball passing through the guide rod 39 passes through the ball break detectors 187a and 187b and reaches the ball dispensing device 97 via the ball supply rods 186a and 186b. The prize balls paid out from the ball payout device 97 are supplied to the hit ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the connection port 45. A surplus ball passage 46 communicating with the surplus ball receiving tray 4 provided on the front surface of the pachinko gaming machine 1 is formed on the side of the communication port 45. A lot of premium balls based on the winnings are paid out and the hitting ball supply tray 3 becomes full. Finally, when the premium balls are paid out after the premium balls reach the contact port 45, the premium balls pass through the surplus ball passage 46 and surplus. It is guided to the ball receiving tray 4. When the prize ball is further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball dispensing device 97 is stopped, the operation of the ball dispensing device 97 is stopped, and the driving of the ball striking device 34 is stopped as necessary. In this embodiment, the ball payout device 97 for paying out the game ball by the rotation of the stepping motor is exemplified as the ball payout device for paying out the game ball by driving the electric drive source. A ball dispensing device having a structure for delivering a ball may be used, or a ball dispensing device having a structure in which a stopper is removed by driving of an electric drive source and the game ball is dispensed by its own weight.

賞球払出制御を行うために、入賞口スイッチ19a,24a、始動口スイッチ17およびVカウントスイッチ22からの信号が、主基板31に送られる。主基板31のCPU56は、始動口スイッチ17がオンすると6個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ23がオンすると15個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると10個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口24に入賞した遊技球は、入賞口24からの入賞球流路に設けられている入賞口スイッチ24aで検出され、入賞口19に入賞した遊技球は、入賞口19からの入賞球流路に設けられている入賞口スイッチ19aで検出される。   In order to perform prize ball payout control, signals from the prize opening switches 19 a and 24 a, the start opening switch 17 and the V count switch 22 are sent to the main board 31. The CPU 56 of the main board 31 knows that a winning corresponding to six prize ball payout has occurred when the start port switch 17 is turned on. Further, when the count switch 23 is turned on, it is known that a winning corresponding to 15 prize ball payouts has occurred. Then, when the winning opening switch is turned on, it is known that a winning corresponding to ten winning ball payouts has occurred. In this embodiment, for example, a game ball won in the winning opening 24 is detected by a winning opening switch 24 a provided in a winning ball flow path from the winning opening 24 and won in the winning opening 19. Is detected by a winning port switch 19a provided in a winning ball flow path from the winning port 19.

図4は、主基板31における回路構成の一例を示すブロック図である。なお、図4には、賞球制御基板37、ランプ制御基板35、音制御基板70、発射制御基板91および表示制御基板80も示されている。主基板31には、プログラムに従ってパチンコ遊技機1を制御する基本回路53と、ゲートスイッチ12、始動口スイッチ17、Vカウントスイッチ22、カウントスイッチ23および入賞口スイッチ19a,24aからの信号を基本回路53に与えるスイッチ回路58と、可変入賞球装置15を開閉するソレノイド16および開閉板20を開閉するソレノイド21を基本回路53からの指令に従って駆動するソレノイド回路59と、始動記憶表示器18の点灯および滅灯を行うとともに7セグメントLEDによる可変表示器10と装飾ランプ25とを駆動するランプ・LED回路60とが搭載されている。   FIG. 4 is a block diagram illustrating an example of a circuit configuration in the main board 31. 4 also shows a prize ball control board 37, a lamp control board 35, a sound control board 70, a launch control board 91, and a display control board 80. On the main board 31, the basic circuit 53 for controlling the pachinko gaming machine 1 according to the program and the signals from the gate switch 12, the start port switch 17, the V count switch 22, the count switch 23 and the winning port switches 19a and 24a are the basic circuit. 53, a solenoid circuit 59 for driving the solenoid 16 for opening / closing the variable winning ball apparatus 15 and the solenoid 21 for opening / closing the opening / closing plate 20 according to a command from the basic circuit 53, and lighting of the start memory display 18 A lamp / LED circuit 60 that carries out the extinction lamp and drives the variable display 10 using the 7-segment LED and the decorative lamp 25 is mounted.

また、基本回路53から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部9の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路64を含む。   Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the image display of the variable display unit 9, and the fact that the probability variation has occurred. An information output circuit 64 is provided for outputting the probability variation information and the like to a host computer such as a hall management computer.

基本回路53は、ゲーム制御用のプログラム等を記憶するROM54、ワークメモリとして使用されるRAM55、制御用のプログラムに従って制御動作を行うCPU56およびI/Oポート部57を含む。この実施の形態では、ROM54,RAM55はCPU56に内蔵されている。すなわち、CPU56は、1チップマイクロコンピュータである。なお、1チップマイクロコンピュータは、少なくともRAM55が内蔵されていればよく、ROM54およびI/Oポート部57は外付けであっても内蔵されていてもよい。また、I/Oポート部57は、マイクロコンピュータにおける情報入出力可能な端子である。   The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a RAM 55 that is used as a work memory, a CPU 56 that performs a control operation according to a control program, and an I / O port unit 57. In this embodiment, the ROM 54 and RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to incorporate at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally attached or built-in. The I / O port unit 57 is a terminal capable of inputting and outputting information in the microcomputer.

さらに、主基板31には、電源投入時に基本回路53をリセットするための初期リセット回路65と、基本回路53から与えられるアドレス信号をデコードしてI/Oポート部57のうちのいずれかのI/Oポートを選択するための信号を出力するアドレスデコード回路67とが設けられている。
なお、玉払出装置97から主基板31に入力されるスイッチ情報もあるが、図4ではそれらは省略されている。
Further, the main board 31 includes an initial reset circuit 65 for resetting the basic circuit 53 when power is turned on, and an address signal supplied from the basic circuit 53 to decode any I / O port 57. An address decode circuit 67 for outputting a signal for selecting the / O port is provided.
Note that there is also switch information input to the main board 31 from the ball dispensing device 97, but these are omitted in FIG.

遊技球を打撃して発射する打球発射装置は発射制御基板91上の回路によって制御される駆動モータ94で駆動される。そして、駆動モータ94の駆動力は、操作ノブ5の操作量に従って調整される。すなわち、発射制御基板91上の回路によって、操作ノブ5の操作量に応じた速度で打球が発射されるように制御される。   A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the launch control board 91. Then, the driving force of the drive motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the firing control board 91 is controlled so that the hit ball is fired at a speed corresponding to the operation amount of the operation knob 5.

図5は、電源監視および電源バックアップのためのCPU56周りの一構成例を示すブロック図である。図5に示すように、電源監視用IC902は、+30V電源電圧を導入し、+30V電源電圧を監視することによって電源断の発生を検出する。具体的には、+30V電源電圧が所定値以下になったら、電源断が生ずるとして電圧低下信号を出力する。この実施の形態では、所定値を+16Vとする。なお、+30V電源電圧は、交流から直流に変換された直後の電圧である。電源監視用IC902からの電圧低下信号は、CPU56に接続される入力ポート570に入力されている。従って、CPU56は、入力ポート570を介して電源断の状況を確認することができる。   FIG. 5 is a block diagram showing an example of the configuration around the CPU 56 for power supply monitoring and power supply backup. As shown in FIG. 5, the power supply monitoring IC 902 detects the occurrence of power supply interruption by introducing the + 30V power supply voltage and monitoring the + 30V power supply voltage. Specifically, when the + 30V power supply voltage becomes equal to or lower than a predetermined value, a voltage drop signal is output because the power supply is cut off. In this embodiment, the predetermined value is + 16V. The + 30V power supply voltage is a voltage immediately after being converted from AC to DC. A voltage drop signal from the power monitoring IC 902 is input to an input port 570 connected to the CPU 56. Therefore, the CPU 56 can check the power-off state via the input port 570.

なお、入力ポート570は、遊技機に設けられている遊技球を検出するための遊技球検出手段(この例では、始動口スイッチ17、カウントスイッチ23、入賞口スイッチ19a,24a等)の出力信号を入力する入力ポートの空きビットに入力されている。すなわち、電圧低下信号は、遊技球検出手段の検出情報を入力する検出入力手段としての入力ポート570に入力される。   The input port 570 is an output signal of game ball detecting means (in this example, the start port switch 17, the count switch 23, the winning port switches 19a, 24a, etc.) for detecting a game ball provided in the gaming machine. Is input to the empty bit of the input port. That is, the voltage drop signal is input to the input port 570 as detection input means for inputting detection information of the game ball detection means.

また、電源監視手段としての電源監視用IC902からの電圧低下信号は、CPU56に対して情報伝達可能に接続されていればよく、入力ポート570は、CPU56の内蔵ポートでもよいし、外付けのポートであってもよい。なお、入力ポート570には、電源基板に設置されている初期化操作スイッチの状態を示すスイッチ入力信号も接続されている。   The voltage drop signal from the power monitoring IC 902 serving as the power monitoring means may be connected to the CPU 56 so that information can be transmitted. The input port 570 may be a built-in port of the CPU 56 or an external port. It may be. The input port 570 is also connected to a switch input signal indicating the state of the initialization operation switch installed on the power supply board.

電源監視用IC902が電源断を検知するための所定値は、通常時の電圧より低いが、CPU56が暫くの間動作しうる程度の電圧である。また、電源監視用IC902が、CPU56を駆動するための電圧(この例では+5V)よりも高く、かつ、交流から直流に変換された直後の電圧を監視するように構成されているので、CPU56が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧として+30Vを用いる場合には、遊技機の各種スイッチに供給される電圧が+12Vであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、+30V電源の電圧を監視すると、+30V作成の以降に作られる+12Vが落ち始める以前の段階でそれの低下を検出できる。よって、+12V電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、+12Vより早く低下する+30V電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。   The predetermined value for the power monitoring IC 902 to detect the power interruption is lower than the normal voltage, but is a voltage that allows the CPU 56 to operate for a while. Further, the power monitoring IC 902 is configured to monitor the voltage immediately after being converted from alternating current to direct current because it is higher than the voltage for driving the CPU 56 (in this example, +5 V). The monitoring range can be expanded for the required voltage. Therefore, more precise monitoring can be performed. Furthermore, when + 30V is used as the monitoring voltage, since the voltage supplied to the various switches of the gaming machine is + 12V, prevention of erroneous switch-on detection at the moment of power interruption can be expected. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop. Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes in the on state. However, if the power supply interruption is recognized by monitoring the + 30V power supply voltage that decreases faster than + 12V, the switch output becomes the power It is possible to enter a state of waiting for recovery and not detect switch output.

さらに、主基板31には、電源監視用IC902による第1の電源監視回路の他に、第2の電源監視回路903が搭載されている。この例では、第2の電源監視回路903において、電源監視用IC904が、第1の電源監視回路が監視する電圧よりも低い電圧である+5V電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。なお、+5V電源電圧は、遊技用装置制御マイクロコンピュータ(CPU56等)の駆動電源電圧である。   Further, a second power supply monitoring circuit 903 is mounted on the main board 31 in addition to the first power supply monitoring circuit by the power supply monitoring IC 902. In this example, in the second power supply monitoring circuit 903, the power supply monitoring IC 904 monitors the + 5V power supply voltage, which is a voltage lower than the voltage monitored by the first power supply monitoring circuit, and the voltage value falls below a predetermined value. A low level voltage drop signal is generated. The + 5V power supply voltage is a drive power supply voltage for the gaming machine control microcomputer (CPU 56, etc.).

第2の電源監視回路903からの電圧低下信号は、初期リセット回路65からの初期リセット信号と論理和をとられた後に、CPU56のリセット端子に入力される。従って、CPU56は、初期リセット回路65からの初期リセット信号がローレベルを呈しているとき、または、第2の電源監視回路903からの電圧低下信号がローレベルを呈しているときに、リセット状態(非動作状態)になる。   The voltage drop signal from the second power supply monitoring circuit 903 is logically summed with the initial reset signal from the initial reset circuit 65 and then input to the reset terminal of the CPU 56. Therefore, when the initial reset signal from the initial reset circuit 65 exhibits a low level, or when the voltage drop signal from the second power supply monitoring circuit 903 exhibits a low level, the CPU 56 Inactive state).

電源電圧が低下したときに、電源監視用IC904がローレベルの電圧低下信号を発生するタイミングは電源監視用IC902が電圧低下信号を発生するタイミングに対して遅くなるように、電源監視用IC904のしきい値レベル(電圧低下信号を発生する電圧レベル)が設定される。例えば、しきい値は4.25Vである。4.25Vは、通常時の電圧より低いが、CPU56が暫くの間動作しうる程度の電圧である。   When the power supply voltage is lowered, the power monitoring IC 904 generates a low level voltage drop signal so that the timing at which the power monitoring IC 902 generates a voltage drop signal is delayed with respect to the timing at which the power monitoring IC 902 generates the voltage drop signal. A threshold level (voltage level that generates a voltage drop signal) is set. For example, the threshold is 4.25V. 4.25 V is lower than the normal voltage, but is a voltage that allows the CPU 56 to operate for a while.

なお、初期リセット回路65のリセットIC651は、遊技機に電源が投入され+5V電源の電圧が上昇していくときに、+5V電源電圧が所定値以上になると、出力信号をハイレベルにする。すなわち、初期リセット信号をオフ状態にする。また、ここでは、電源監視用IC902,904が異なる電源電圧を監視しているが、同一の電源電圧を監視してもよい。例えば、ともに+30V電源電圧を監視してもよい。そして、例えば、一方の検出電圧(電圧低下信号を出力することになる電圧)を+16Vとし、他方の検出電圧を+8Vとする。そのように構成した場合には、同一の電圧を監視するので、第1の電圧監視手段が電圧低下信号を出力するタイミングと第2の電圧監視手段が電圧低下信号を出力するタイミングの差である所定期間を所望の値に確実に設定することができる。   Note that the reset IC 651 of the initial reset circuit 65 sets the output signal to a high level when the + 5V power supply voltage becomes a predetermined value or more when the gaming machine is turned on and the voltage of the + 5V power supply rises. That is, the initial reset signal is turned off. Here, the power supply monitoring ICs 902 and 904 monitor different power supply voltages, but the same power supply voltage may be monitored. For example, both + 30V power supply voltage may be monitored. For example, one detection voltage (voltage that outputs a voltage drop signal) is + 16V, and the other detection voltage is + 8V. In such a configuration, since the same voltage is monitored, there is a difference between the timing at which the first voltage monitoring means outputs the voltage drop signal and the timing at which the second voltage monitoring means outputs the voltage drop signal. The predetermined period can be reliably set to a desired value.

さらに、それぞれの監視電圧がそれぞれの所定値にまで落ちたら、それぞれの電圧低下信号を出力するように設定された1個の電源監視用ICを用いてもよい。例えば、1個の電源監視用ICが+16Vと+8Vの双方を監視するようにしてもよい。その場合には、1個の電源監視用ICで第1の電源監視手段と第2の電源監視手段が実現できる。さらに、この実施の形態では電源監視手段は主基板31に設けられているが、電源基板に搭載してもよい。   Furthermore, one power supply monitoring IC that is set to output each voltage drop signal when each monitoring voltage drops to a predetermined value may be used. For example, one power monitoring IC may monitor both + 16V and + 8V. In that case, the first power monitoring means and the second power monitoring means can be realized by one power monitoring IC. Further, in this embodiment, the power monitoring means is provided on the main board 31, but it may be mounted on the power board.

+5V電源から電力が供給されていない間、RAMの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、初期リセット回路65からリセット信号が発せられるので、CPU56は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。   While power is not supplied from the + 5V power supply, at least a part of the RAM is backed up by a backup power supply supplied from the power supply board, and the contents are preserved even if the power supply to the gaming machine is cut off. When the + 5V power supply is restored, a reset signal is issued from the initial reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.

図6は、電源基板910の一構成例を示すブロック図である。電源基板910は、主基板31、表示制御基板80、音制御基板70、ランプ制御基板35および賞球制御基板37等の遊技装置用制御基板と独立して設置され、遊技機内の各遊技装置用制御基板および機構部品が使用する電圧を生成する。この例では、AC24V、DC+30V、DC+21V、DC+12VおよびDC+5Vを生成する。また、バックアップ電源となるコンデンサ916は、DC+5Vすなわち各基板上のIC等を駆動する電源のラインから充電される。   FIG. 6 is a block diagram illustrating a configuration example of the power supply substrate 910. The power supply board 910 is installed independently of control boards for gaming machines such as the main board 31, the display control board 80, the sound control board 70, the lamp control board 35, and the prize ball control board 37, and is used for each gaming machine in the gaming machine. A voltage used by the control board and the mechanical component is generated. In this example, AC24V, DC + 30V, DC + 21V, DC + 12V and DC + 5V are generated. A capacitor 916 serving as a backup power supply is charged from a line of power supply for driving DC + 5V, that is, an IC or the like on each substrate.

トランス911は、交流電源からの交流電圧を24Vに変換する。AC24V電圧は、コネクタ915に出力される。また、整流回路912は、AC24Vから+30Vの直流電圧を生成し、DC−DCコンバータ913およびコネクタ915に出力する。DC−DCコンバータ913は、+21V、+12Vおよび+5Vを生成してコネクタ915に出力する。コネクタ915は例えば中継基板に接続され、中継基板から各遊技装置用制御基板および機構部品に必要な電圧の電力が供給される。なお、トランス911の入力側には、遊技機に対する電源供給を停止したり開始させたりするための電源スイッチ918が設置されている。   The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 21V, + 12V, and + 5V and outputs them to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each gaming machine control board and mechanism parts is supplied from the relay board. Note that a power switch 918 for stopping or starting the power supply to the gaming machine is installed on the input side of the transformer 911.

DC−DCコンバータ913からの+5Vラインは分岐してバックアップ+5Vラインを形成する。バックアップ+5Vラインとグラウンドレベルとの間には大容量のコンデンサ916が接続されている。コンデンサ916は、遊技機に対する電力供給が遮断されたときの遊技装置用制御基板のバックアップRAM(電源バックアップされているRAMすなわち記憶内容保持状態となりうる変動データ記憶手段)に対するバックアップ電源となる。また、+5Vラインとバックアップ+5Vラインとの間に、逆流防止用のダイオード917が挿入される。   The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-capacitance capacitor 916 is connected between the backup + 5V line and the ground level. The capacitor 916 serves as a backup power source for a backup RAM (a RAM that is backed up by power, that is, a variable data storage unit that can be in a storage content holding state) of the control board for gaming machine when power supply to the gaming machine is cut off. Further, a backflow preventing diode 917 is inserted between the + 5V line and the backup + 5V line.

なお、バックアップ電源として、+5V電源から充電可能な電池を用いてもよい。電池を用いる場合には、+5V電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。   A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.

また、電源基板910には、初期化操作スイッチ919が搭載されている。初期化操作スイッチの状態を示す信号は主基板31に入力されるが、その役割等については後で詳しく説明する。この実施の形態では、他の制御基板とは独立して設置される電源基板910に電源スイッチ918および初期化操作スイッチ919が搭載されているので、遊技盤の入れ替え等の場合に入れ替え後の遊技盤に対して電源基板910をそのまま使用しても、入れ替え後の遊技盤において、後述する電源スイッチ918および初期化操作スイッチ919を利用した停電処理を実行することができる。   An initialization operation switch 919 is mounted on the power supply board 910. A signal indicating the state of the initialization operation switch is input to the main board 31 and its role will be described in detail later. In this embodiment, since the power switch 918 and the initialization operation switch 919 are mounted on the power supply board 910 that is installed independently of the other control boards, the game after replacement in the case of replacement of the game board or the like. Even if the power supply board 910 is used as it is for the board, the power failure processing using the power switch 918 and the initialization operation switch 919 described later can be executed in the replaced game board.

次に遊技機の動作について説明する。
図7は、主基板31におけるCPU56が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、CPU56は、まず、停電からの復旧時であったか否か確認する(ステップS1)。停電からの復旧時であったか否かは、例えば、電源断時にバックアップRAM領域に設定される電源断フラグによって確認される。すなわち、停電からの復旧時には、バックアップRAM領域に所定のデータが保存されているのに対して、そうでないときにはRAMの内容は不定になっていることにもとづいて、電源断フラグがセットされているか否かによって停電からの復旧時であったか否かを確認することができる。
Next, the operation of the gaming machine will be described.
FIG. 7 is a flowchart showing main processing executed by the CPU 56 on the main board 31. When the power to the gaming machine is turned on, in the main process, the CPU 56 first checks whether or not it is a time of recovery from a power failure (step S1). Whether or not the power failure has been recovered is confirmed by, for example, a power-off flag set in the backup RAM area when the power is turned off. That is, whether or not the power-off flag is set based on the fact that the predetermined data is stored in the backup RAM area at the time of recovery from a power failure, but otherwise the contents of the RAM are undefined. Whether or not it was at the time of recovery from a power failure can be confirmed.

停電からの復旧時であった場合には、CPU56は、入力ポート570を介して初期化操作スイッチ919の状態を確認する(ステップS3)。この実施の形態では、初期化操作スイッチ919がオンされると、その出力がローレベルになる(図6参照)。初期化操作スイッチ919がオン状態であれば、通常の初期化処理を実行する(ステップS2)。また、初期化操作スイッチ919がオフ状態であれば、CPU56は、後述する停電復旧処理を実行する(ステップS4)。なお、初期化操作スイッチ919は、電源スイッチ918のオン前にオン状態に設定されていてもよいし、電源スイッチ918と同時に押下されてもよい。さらに、電源スイッチ918押下後にオン状態とされてもよい。電源スイッチ918押下後にオン状態とされることを考慮して、ステップS3の判定前にディレイ時間をおいてもよい。   If it is during recovery from a power failure, the CPU 56 checks the state of the initialization operation switch 919 via the input port 570 (step S3). In this embodiment, when the initialization operation switch 919 is turned on, its output becomes a low level (see FIG. 6). If the initialization operation switch 919 is on, normal initialization processing is executed (step S2). On the other hand, if the initialization operation switch 919 is in the off state, the CPU 56 executes a power failure recovery process described later (step S4). The initialization operation switch 919 may be set to an on state before the power switch 918 is turned on, or may be pressed simultaneously with the power switch 918. Further, the power switch 918 may be turned on after being pressed. Considering that the power switch 918 is turned on after the power switch 918 is pressed, a delay time may be set before the determination in step S3.

停電からの復旧時でない場合には、CPU56は、通常の初期化処理を実行する(ステップS1,S2)。その後、メイン処理では、タイマ割込フラグの監視(ステップS6)の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理(ステップS5)も実行される。   If it is not time to recover from a power failure, the CPU 56 executes normal initialization processing (steps S1 and S2). Thereafter, in the main process, the process proceeds to a loop process in which the monitoring of the timer interrupt flag (step S6) is confirmed. In the loop, a display random number update process (step S5) is also executed.

通常の初期化処理では、図8に示すように、レジスタおよびRAMのクリア処理(ステップS2a)と、必要な初期値設定処理(ステップS2b)が行われた後に、2ms毎に定期的にタイマ割込がかかるようにCPU56に設けられているタイマレジスタの初期設定(タイムアウトが2msであることと繰り返しタイマが動作する設定)が行われる(ステップS2c)。すなわち、ステップS2cで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。   In the normal initialization process, as shown in FIG. 8, after the register and RAM clear process (step S2a) and the necessary initial value setting process (step S2b) are performed, the timer allocation is periodically performed every 2 ms. Initial setting of the timer register provided in the CPU 56 (setting that the time-out is 2 ms and the timer repeatedly operates) is performed so as to cause a delay (step S2c). That is, in step S2c, processing for activating a timer interrupt and processing for setting a timer interrupt interval are executed.

従って、この実施の形態では、CPU56の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、図9に示すように、タイマ割込が発生すると、CPU56は、タイマ割込フラグをセットする(ステップS11)。   Therefore, in this embodiment, the internal timer of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 9, when a timer interrupt occurs, the CPU 56 sets a timer interrupt flag (step S11).

CPU56は、ステップS6において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに(ステップS7)、電圧異常の監視を行う(ステップS8)。電圧異常の監視は、入力ポート570を介して電源監視用IC902からの電圧低下信号を監視することによって実行される。電圧異常すなわち電源電圧の低下を検出したら、CPU56は、後述する停電発生処理(電源断時処理:ステップS9)を実行する。   When detecting that the timer interrupt flag is set in step S6, the CPU 56 resets the timer interrupt flag (step S7) and monitors the voltage abnormality (step S8). The voltage abnormality is monitored by monitoring a voltage drop signal from the power supply monitoring IC 902 via the input port 570. When detecting a voltage abnormality, that is, a drop in the power supply voltage, the CPU 56 executes a power failure generation process (power-off process: step S9) described later.

電圧異常が検出されない場合には、CPU56は、遊技制御処理を実行する(ステップS9)。以上の制御によって、この実施の形態では、遊技制御処理は2ms毎に起動されることになる。   When the voltage abnormality is not detected, the CPU 56 executes a game control process (step S9). With the above control, in this embodiment, the game control process is started every 2 ms.

図10は、遊技制御処理を示すフローチャートである。遊技制御処理において、CPU56は、まず、表示制御基板80に送出される表示制御コマンドをRAM55の所定の領域に設定する処理を行った後に(表示制御データ設定処理:ステップS21)、表示制御コマンドを出力する処理を行う(表示制御データ出力処理:ステップS22)。   FIG. 10 is a flowchart showing the game control process. In the game control process, the CPU 56 first performs a process of setting a display control command sent to the display control board 80 in a predetermined area of the RAM 55 (display control data setting process: step S21), and then displays the display control command. An output process is performed (display control data output process: step S22).

次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う(データ出力処理:ステップS23)。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う(ステップS24)。さらに、パチンコ遊技機1の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる(エラー処理:ステップS25)。   Next, a process of outputting the contents of the storage area for various output data to each output port is performed (data output process: step S23). Also, output data setting processing is performed for setting output data such as jackpot information, start information, probability variation information, etc., output to the hall management computer in the storage area (step S24). Further, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S25).

次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う(ステップS26)。   Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S26).

さらに、CPU56は、特別図柄プロセス処理を行う(ステップS27)。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機1を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う(ステップS28)。普通図柄プロセス処理では、7セグメントLEDによる可変表示器10を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。   Further, the CPU 56 performs special symbol process processing (step S27). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. The value of the special symbol process flag is updated during each process according to the gaming state. Further, normal symbol process processing is performed (step S28). In the normal symbol process, the corresponding process is selected and executed in accordance with the normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. The value of the normal symbol process flag is updated during each process according to the gaming state.

さらに、CPU56は、スイッチ回路58を介して、ゲートセンサ12、始動口センサ17、カウントセンサ23および入賞口スイッチ19a,24aの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する(スイッチ処理:ステップS29)。CPU56は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う(ステップS30)。   Further, the CPU 56 inputs the states of the gate sensor 12, the start port sensor 17, the count sensor 23, and the winning port switches 19a and 24a via the switch circuit 58, and determines whether or not there has been a winning for each winning port or winning device. (Switch processing: step S29). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S30).

また、CPU56は、賞球制御基板37との間の信号処理を行う(ステップS31)。すなわち、所定の条件が成立すると賞球制御基板37に賞球制御コマンドを出力する。賞球制御基板37に搭載されている賞球制御用CPUは、賞球制御コマンドに応じて玉払出装置97を駆動する。   Further, the CPU 56 performs signal processing with the prize ball control board 37 (step S31). That is, when a predetermined condition is satisfied, a prize ball control command is output to the prize ball control board 37. The prize ball control CPU mounted on the prize ball control board 37 drives the ball payout device 97 according to the prize ball control command.

以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。   As described above, the main process includes a process for determining whether or not to shift to the game control process, and the timer control process based on the timer interrupt periodically generated by the internal timer of the CPU 56 is used for the game control process. Since a flag for determining whether or not to shift is set, all the game control processes are executed reliably. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. ing.

従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図10に示された例に則して説明すると、例えば、ステップS31の処理中であっても、強制的にステップS21の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。   Conventional general game control processing is forcibly returned to the initial state by an external interrupt that occurs periodically. If it demonstrates in accordance with the example shown by FIG. 10, for example, even if it was during the process of step S31, it was forcibly returned to the process of step S21. In other words, there is a possibility that the next game control process will be started before all the processes in the game control process are completed.

なお、この実施の形態では、電源電圧低下の判定(ステップS8)は、定期的に発生するタイマ割込によって起動される遊技制御処理を実行する前に行われたが、遊技制御処理を実行した後に行ってもよい。いずれの時期に行っても、遊技制御手段が他の遊技装置用制御手段や遊技用装置との間で情報入出力を行っていない時期に電源電圧低下の判定が行われるので、情報入出力を行っているときに停電発生処理(ステップS9)が実行されることはない。すなわち、情報入出力が途中で中断されてしまうことはない。例えば、他の基板に送出される制御コマンドが確実に送出完了される。   In this embodiment, the determination of the power supply voltage drop (step S8) is performed before executing the game control process activated by the timer interrupt that occurs periodically, but the game control process is executed. It may be done later. Regardless of the timing, the power supply voltage drop is determined when the game control means is not inputting / outputting information to / from other gaming device control means or gaming devices. The power failure occurrence process (step S9) is not executed during the execution. That is, information input / output is not interrupted in the middle. For example, a control command sent to another substrate is reliably completed.

また、ここでは、主基板31のCPU56が実行する遊技制御処理は、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に(例えば2ms毎)信号を発生するハードウェア回路を設け、その回路からの信号をCPU56の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。   Further, here, the game control process executed by the CPU 56 of the main board 31 is executed according to the flag set in the timer interrupt process based on the timer interrupt that the internal timer of the CPU 56 periodically generates. A hardware circuit that generates a signal periodically (for example, every 2 ms) is provided, a signal from the circuit is introduced into an external interrupt terminal of the CPU 56, and it is determined whether or not to shift to a game control process by the interrupt signal. A flag may be set for this purpose. Even in such a configuration, the determination of the flag is not performed until all of the game control processes are executed, so that it is guaranteed that all the processes in the game control process are completed.

図11は、停電発生処理(ステップS9)の一例を示すフローチャートである。停電発生処理において、CPU56は、まず、割込禁止に設定する(ステップS41)。停電発生処理ではRAM内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにCPUが動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。   FIG. 11 is a flowchart illustrating an example of a power failure generation process (step S9). In the power failure generation process, the CPU 56 first sets prohibition of interruption (step S41). In the power failure generation process, a checksum generation process is performed to ensure the storage of the RAM contents. If another interrupt process is performed during the process, the CPU may not be able to operate before the checksum generation process is completed. Settings are made so that no interruption occurs.

次いで、CPU56は、全ての出力ポートをオフ状態にする(ステップS42)。そして、必要ならば各レジスタの内容をバックアップRAM領域に格納する(ステップS43)。また、電源断フラグをセットする(ステップS44)。さらに、バックアップRAM領域のバックアップチェックデータ領域に適当な初期値を設定し(ステップS45)、初期値およびバックアップRAM領域のデータについて順次排他的論理和をとって(ステップS46)、最終的な演算値をバックアップパリティデータ領域に設定する(ステップS47)。その後、RAMアクセス禁止状態にしてループする(ステップS48)。電源電圧が低下していくときには、各種信号線のレベルが不安定になってRAM内容が化ける可能性があるが、このようにRAMアクセス禁止状態にしておけば、バックアップRAM内のデータが化けることはない。   Next, the CPU 56 turns off all output ports (step S42). If necessary, the contents of each register are stored in the backup RAM area (step S43). Further, a power-off flag is set (step S44). Further, an appropriate initial value is set in the backup check data area of the backup RAM area (step S45), the exclusive value is sequentially obtained for the initial value and the data in the backup RAM area (step S46), and the final calculation value is obtained. Is set in the backup parity data area (step S47). Thereafter, the RAM access is prohibited and looped (step S48). When the power supply voltage is lowered, the level of various signal lines may become unstable and the contents of the RAM may be altered, but if the RAM access is prohibited in this manner, the data in the backup RAM will be altered. There is no.

なお、RAMアクセス禁止にする前にセットされる電源断フラグは、上述したように、電源投入時において停電からの復旧か否かを判断する際に使用される。また、ステップS41からS48の処理は、第2の電源監視手段が電圧低下信号を発生する前に完了する。換言すれば、第2の電源監視手段が電圧低下信号を発生する前に完了するように、第1の電圧監視手段および第2の電圧監視手段の検出電圧の設定が行われている。   Note that, as described above, the power-off flag that is set before the RAM access is prohibited is used when determining whether or not to recover from a power failure when the power is turned on. Further, the processing of steps S41 to S48 is completed before the second power supply monitoring unit generates the voltage drop signal. In other words, the detection voltages of the first voltage monitoring means and the second voltage monitoring means are set so that the second power supply monitoring means is completed before generating the voltage drop signal.

図12は、停電復旧処理(ステップS4)の一例を示すフローチャートである。停電復旧処理において、CPU56は、まず、バックアップRAM領域のデータチェック(この例ではパリティチェック)を行う(ステップS51)。不測の電源断が生じた後に復旧した場合には、バックアップRAM領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理(ステップS2)と同様の初期化処理を実行する(ステップS52,S54)。   FIG. 12 is a flowchart illustrating an example of a power failure recovery process (step S4). In the power failure recovery process, the CPU 56 first performs data check (parity check in this example) in the backup RAM area (step S51). In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state at the time of power-off, so the initialization process similar to the initialization process (step S2) executed at the time of power-on not at the time of power failure recovery is executed. (Steps S52 and S54).

チェック結果が正常であれば、CPU56は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行うとともに(ステップS53)、電源断フラグをクリアする(ステップS55)。   If the check result is normal, the CPU 56 performs a game state restoration process for returning the internal state to the state at the time of power-off (step S53) and clears the power-off flag (step S55).

なお、ここでは、ステップS1で停電からの復旧か否かを確認し、停電からの復旧時であればパリティチェックを行ったが、最初に、パリティチェックを実行し、チェック結果が正常でなければ停電からの復旧ではないと判断してステップS2の初期化処理を実行し、チェック結果が正常であれば遊技状態復帰処理を行ってもよい。すなわち、パリティチェックの結果をもって停電からの復旧であるか否かを判断してもよい。   Here, it is confirmed in step S1 whether or not the recovery from the power failure, and if the recovery from the power failure, the parity check is performed. First, the parity check is performed and the check result is not normal. If it is determined that the power is not recovered from the power failure, the initialization process of step S2 is executed. If the check result is normal, the game state return process may be performed. That is, it may be determined whether or not recovery from a power failure is made based on the result of the parity check.

図13は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図13に示す例では、簡単のために、バックアップデータRAM領域のデータのサイズを3バイトとする。電源電圧低下にもとづく停電発生処理において、図13(A)に示すように、バックアップチェックデータ領域に、初期データ(この例では00H)が設定される。次に、「00H」と「F0H」の排他的論理和がとられ、その結果と「16H」の排他的論理和がとられる。さらに、その結果と「DFH」の排他的論理和がとられる。そして、その結果(この例では「39H」)がバックアップパリティデータ領域に設定される。   FIG. 13 is an explanatory diagram for explaining a backup parity data creation method. However, in the example shown in FIG. 13, for the sake of simplicity, the size of the data in the backup data RAM area is 3 bytes. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 13A, initial data (00H in this example) is set in the backup check data area. Next, an exclusive logical sum of “00H” and “F0H” is taken, and an exclusive logical sum of “16H” is obtained. Further, an exclusive OR of the result and “DFH” is taken. Then, the result (“39H” in this example) is set in the backup parity data area.

電源が再投入されたときには、停電復旧処理においてパリティ診断が行われるが、図13(B)はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図13(A)に示すようなデータがバックアップ領域に設定されている。   When power is turned on again, parity diagnosis is performed in the power failure recovery process. FIG. 13B is an explanatory diagram illustrating an example of parity diagnosis. If all the data in the backup area is stored as it is, data as shown in FIG. 13A is set in the backup area when the power is turned on again.

ステップS51の処理において、CPU56は、バックアップRAM領域のバックアップパリティデータ領域に設定されていたデータ(この例では「39H」)を初期データとして、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「00H」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップRAM領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「00H」にならない。   In the processing of step S51, the CPU 56 sequentially performs exclusive OR for each data in the backup data area using the data (in this example, “39H”) set in the backup parity data area in the backup RAM area as initial data. Process. If all the data in the backup area is stored as it is, the final calculation result matches “00H”, that is, the data set in the backup check data area. If a bit error has occurred in the data in the backup RAM area, the final calculation result is not “00H”.

よって、CPU56は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。   Therefore, the CPU 56 compares the final calculation result with the data set in the backup check data area, and if they match, the parity diagnosis is normal. If they do not match, the parity diagnosis is abnormal.

なお、この実施の形態では、停電発生処理で、チェックデータ(この例ではパリティデータ)の生成が行われたが、チェックデータの生成を行わず、電源断フラグのセットのみを行うようにしてもよい。   In this embodiment, check data (parity data in this example) is generated in the power failure generation process, but check data is not generated and only the power-off flag is set. Good.

以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる変動データ記憶手段(この例ではバックアップRAM)が設けられ、電源投入時に、CPU56(具体的にはCPU56が実行するプログラム)は、変動データ記憶手段がバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理(ステップS53)を行うように構成される。   As described above, in this embodiment, the game control means is provided with the fluctuation data storage means (in this example, the backup RAM) that is backed up for a predetermined period even when the power of the gaming machine is cut off. Sometimes, the CPU 56 (specifically, the program executed by the CPU 56) is configured to perform a game state recovery process (step S53) for recovering the game state based on the backup data if the variable data storage means is in the backup state. The

その際、初期化操作スイッチ919がオン状態であれば、遊技状態復旧処理は実行されず、通常の初期化処理(ステップS2)が実行される。従って、遊技店員等は、電源スイッチ918の投入等にもとづく遊技機の電源投入時に、初期化操作スイッチ919を操作することによって、変動データ記憶手段に記憶されているバックアップデータにもとづく遊技状態復旧処理を実行するか否かを選択することができる。従って、電源断が発生しても遊技者に不利益がもたらされることを防止することができるとともに、遊技店での遊技機運用上の利便性を向上させることもできる遊技機が提供される。   At this time, if the initialization operation switch 919 is in the ON state, the game state restoration process is not executed, and the normal initialization process (step S2) is executed. Therefore, the game store clerk operates the initialization operation switch 919 when the gaming machine is turned on based on the power switch 918 and the like, thereby performing the game state restoration process based on the backup data stored in the variable data storage means. Can be selected. Therefore, there is provided a gaming machine that can prevent the player from being disadvantaged even if the power is cut off and can improve the convenience of operating the gaming machine at the gaming store.

なお、電源投入時に、変動データ記憶手段にバックアップデータが記憶されていない場合に実行される初期化処理と、変動データ記憶手段にバックアップデータが記憶されていても初期化操作スイッチ919がオフ状態である場合に実行される初期化処理とは、プログラム上兼用されている(図7のステップS2参照)。従って、遊技店での運用上の利便性を向上させる制御を付加しても、プログラム容量はさほど増えない。   It should be noted that, when the backup data is not stored in the fluctuation data storage means when the power is turned on, the initialization operation switch 919 is in the OFF state even if the backup data is stored in the fluctuation data storage means. The initialization process executed in some cases is also used in the program (see step S2 in FIG. 7). Therefore, even if control for improving convenience in operation at a game store is added, the program capacity does not increase so much.

以下、遊技状態復旧処理について説明する。
まず、この実施の形態において、主基板31のCPU56が、表示制御基板80、音制御基板70およびランプ制御基板35に送出する表示制御コマンド、音制御コマンドおよびランプ制御コマンドについて説明する。各制御コマンドは、図10に示された遊技制御処理における特別図柄プロセス処理(ステップS28)で遊技進行に応じて送出することが決定され、表示制御データ設定処理(ステップS21)で具体的なデータが設定され、表示制御データ出力処理(ステップS22)で出力ポートから出力されることによって送出される。
Hereinafter, the gaming state restoration process will be described.
First, in this embodiment, the display control command, the sound control command, and the lamp control command sent from the CPU 56 of the main board 31 to the display control board 80, the sound control board 70, and the lamp control board 35 will be described. Each control command is determined to be sent according to the game progress in the special symbol process (step S28) in the game control process shown in FIG. 10, and specific data is displayed in the display control data setting process (step S21). Is set and is output by being output from the output port in the display control data output process (step S22).

図14(A)は、可変表示部9における図柄変動に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板31のCPU56は、図柄変動を開始させるときに、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して変動開始コマンドを送出する。表示制御基板80に対しては、さらに、左右中図柄の確定図柄を示す図柄指定コマンドを送出する。   FIG. 14A is an explanatory diagram showing an example of the transmission timing of each control command related to symbol variation in the variable display unit 9. In this embodiment, the CPU 56 of the main board 31 sends a change start command to each of the display control board 80, the sound control board 70, and the lamp control board 35 when starting the pattern change. Further, a symbol designating command indicating the determined symbols of the left and right middle symbols is transmitted to the display control board 80.

そして、図柄変動を確定させるときに、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して変動停止コマンドを送出する。表示制御基板80、音制御基板70およびランプ制御基板35に搭載されている各CPUは、変動開始コマンドで指定された変動態様に応じた表示制御、音発生制御およびランプ点灯制御を行う。なお、変動開始コマンドには変動時間を示す情報が含まれている。   When the symbol variation is determined, a variation stop command is sent to each of the display control board 80, the sound control board 70, and the lamp control board 35. Each CPU mounted on the display control board 80, the sound control board 70, and the lamp control board 35 performs display control, sound generation control, and lamp lighting control according to the variation mode specified by the variation start command. The change start command includes information indicating the change time.

図14(B)は、可変表示部9の表示結果が所定の大当り図柄であった場合に実行される大当り遊技に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板31のCPU56は、大当り遊技開始時に、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して大当り開始コマンドを送出する。また、所定時間経過後に、1ラウンド(1R)指定コマンドを送出する。表示制御基板80、音制御基板70およびランプ制御基板35に搭載されている各CPUは、大当り開始コマンドを受信すると、大当り開始時の表示制御、音発生制御およびランプ点灯制御を行う。また、1ラウンド指定コマンドを受信すると、大当り中の表示制御、音発生制御およびランプ点灯制御を行う。ただし、表示制御基板80のCPUは、1ラウンド目の表示を行う。   FIG. 14B is an explanatory diagram showing an example of a transmission timing of each control command related to the jackpot game executed when the display result of the variable display unit 9 is a predetermined jackpot symbol. In this embodiment, the CPU 56 of the main board 31 sends a big hit start command to each of the display control board 80, the sound control board 70, and the lamp control board 35 when the big hit game is started. Further, after a predetermined time elapses, a one round (1R) designation command is transmitted. When the CPUs mounted on the display control board 80, the sound control board 70, and the lamp control board 35 receive the jackpot start command, they perform display control, sound generation control, and lamp lighting control at the start of the jackpot. When a one-round designation command is received, display control, sound generation control, and lamp lighting control during a big hit are performed. However, the CPU of the display control board 80 performs the first round display.

その後、主基板31のCPU56は、表示制御基板80に対して各ラウンドを示すコマンド等を順次送出する。表示制御基板80のCPUは、それらのコマンドに応じて対応する表示制御を行う。   Thereafter, the CPU 56 of the main board 31 sequentially sends commands indicating each round to the display control board 80. The CPU of the display control board 80 performs corresponding display control according to these commands.

また、大当り遊技終了時に、主基板31のCPU56は、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して大当り終了コマンドを送出する。そして、所定時間経過後に、通常画面表示コマンドを送出する。各遊技装置用制御手段は、通常画面表示コマンドを受信すると、制御状態を遊技待ちの状態にする。   At the end of the big hit game, the CPU 56 of the main board 31 sends a big hit end command to each of the display control board 80, the sound control board 70, and the lamp control board 35. Then, after a predetermined time has elapsed, a normal screen display command is sent out. Each game device control means, when receiving the normal screen display command, sets the control state to a game waiting state.

図15は、図12に示された停電復旧処理で行われる遊技状態復旧処理の一例を示すフローチャートである。この例では、CPU56は、レジスタ内容を復元する必要があれば、バックアップRAMに保存されていた値をレジスタに復元する(ステップS61)。そして、バックアップRAMに保存されていたデータにもとづいて停電時の遊技状態を確認する。例えば、特別図柄プロセス処理の進行状況に対応した特別図柄プロセスフラグの値によって遊技状態を確認することができる。   FIG. 15 is a flowchart illustrating an example of the gaming state recovery process performed in the power failure recovery process illustrated in FIG. In this example, if it is necessary to restore the register contents, the CPU 56 restores the value stored in the backup RAM to the register (step S61). Then, the gaming state at the time of a power failure is confirmed based on the data stored in the backup RAM. For example, the gaming state can be confirmed by the value of the special symbol process flag corresponding to the progress of the special symbol process.

遊技状態が図柄変動中であった場合には(ステップS62)、変動開始コマンドを表示制御基板80、音制御基板70およびランプ制御基板35に送出する制御を行う(ステップS63)。また、遊技状態が大当り遊技中であった場合には(ステップS64)、停電前に最後の送出された制御コマンドを表示制御基板80、音制御基板70およびランプ制御基板35に送出する制御を行う(ステップS65)。そして、それ以外の遊技状態であった場合には、例えば、通常画面表示コマンドを制御コマンドを表示制御基板80、音制御基板70およびランプ制御基板35に送出する制御を行う(ステップS66)。また、例えば、大当り中であった場合の可変入賞球装置15の状態復帰は、RAMのデータが保存されているため、後の遊技制御処理内で自動的に行われる。   If the gaming state is changing in the design (step S62), control is performed to send a change start command to the display control board 80, the sound control board 70, and the lamp control board 35 (step S63). If the gaming state is a big hit game (step S64), control is performed to send the last sent control command to the display control board 80, the sound control board 70, and the lamp control board 35 before the power failure. (Step S65). If the game state is other than that, for example, control is performed to send a normal screen display command to the display control board 80, the sound control board 70, and the lamp control board 35 (step S66). Further, for example, the return of the state of the variable winning ball device 15 in the case of a big hit is automatically performed in the later game control process because the data in the RAM is stored.

図16は、停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。図16において、可変表示の状態は表示制御基板80のCPU(表示制御手段)によって実現され、音の状態は音制御基板70のCPU(音制御手段)によって実現され、ランプの状態はランプ制御基板35のCPU(ランプ制御手段)によって実現される。   FIG. 16 is an explanatory diagram illustrating an example of a control state when the power is restored after a power failure. In FIG. 16, the variable display state is realized by the CPU (display control means) of the display control board 80, the sound state is realized by the CPU (sound control means) of the sound control board 70, and the lamp state is the lamp control board. This is realized by 35 CPUs (lamp control means).

図16(A)は、図柄変動中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板31から変動開始コマンドが送出される(図15におけるステップS63)。変動開始コマンドは、図柄変動開始時に送出されるコマンドであるから、可変表示制御、音制御およびランプ制御の状態は、変動開始時の状態に戻る。この実施の形態では、変動開始コマンドには変動時間を指定する情報を含まれ、主基板31のCPU56は変動開始コマンド送出後では変動終了時の確定コマンド(変動停止コマンド)まで何も送出しない(図柄指定コマンドを除く)。従って、図柄変動中に停電が生じた場合には、変動途中の状態から変動を再開することはできないが、変動開始コマンドを再送出することによって、表示制御、音制御およびランプ制御は同期した状態に戻る。   FIG. 16A shows an example in the case where the power is restored after a power failure occurs during symbol variation. In this case, when the power is restored, a change start command is sent from the main board 31 (step S63 in FIG. 15). Since the variation start command is a command sent at the start of symbol variation, the states of variable display control, sound control, and lamp control are returned to the state at the beginning of variation. In this embodiment, the change start command includes information for specifying the change time, and after sending the change start command, the CPU 56 of the main board 31 does not send anything until the confirmation command at the end of change (change stop command) ( Except for the designating command). Therefore, if a power failure occurs during symbol fluctuation, fluctuation cannot be resumed from the middle of fluctuation, but display control, sound control, and lamp control are synchronized by retransmitting the fluctuation start command. Return to.

なお、主基板31において、変動開始時に使用した各種パラメータはバックアップRAMに保存されている。従って、電源復旧後の変動における表示結果(確定図柄)等は、停電によって中断した変動においてなされるはずであった表示結果等と同じである。従って、遊技者に不利益が与えられるということはない。   In the main board 31, various parameters used at the start of the change are stored in the backup RAM. Accordingly, the display result (determined symbol) or the like in the fluctuation after power restoration is the same as the display result or the like that should have been in the fluctuation interrupted by the power failure. Therefore, there is no disadvantage to the player.

図16(B)は、大当り遊技中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板31から停電前の最後に表示制御基板80、音制御基板70およびランプ制御基板35に送出されたコマンドが再送出される(図15におけるステップS65)。従って、音制御およびランプ制御は、大当り遊技中の制御状態に戻る。また、表示制御も、停電時に行われていた状態に戻る。   FIG. 16B shows an example in the case of recovery after a power failure occurs during a big hit game. In this case, when power is restored, the command sent from the main board 31 to the display control board 80, the sound control board 70, and the lamp control board 35 at the end before the power failure is re-sent (step S65 in FIG. 15). Therefore, the sound control and the lamp control are returned to the control state during the big hit game. In addition, the display control returns to the state performed at the time of power failure.

なお、主基板31において、大当り遊技中の各種パラメータ(大入賞口開放回数、大入賞口入賞球数等)はバックアップRAMに保存されている。従って、遊技者にとっての遊技状態も停電前の状態に戻るので、遊技者に不利益が与えられるということはない。   In the main board 31, various parameters during the big hit game (number of times of opening of the big winning opening, number of winning balls of the big winning opening, etc.) are stored in the backup RAM. Therefore, the gaming state for the player also returns to the state before the power failure, so there is no disadvantage to the player.

なお、上記の実施の形態では、遊技制御手段において電源監視処理、データ保存処理および復旧処理が行われる場合について説明したが、音声制御手段、ランプ制御手段および表示制御手段におけるRAMの一部も電源バックアップされ、表示制御手段、音制御手段およびランプ制御手段も、上述したような処理を行ってもよい。ただし、表示制御手段、音制御手段およびランプ制御手段は、復旧時にコマンド送出処理を行う必要はない。   In the above embodiment, the case where the power supply monitoring process, the data storage process, and the restoration process are performed in the game control unit has been described. However, a part of the RAM in the voice control unit, the lamp control unit, and the display control unit is also powered The display control means, the sound control means, and the lamp control means that are backed up may also perform the processing as described above. However, the display control means, the sound control means, and the lamp control means do not need to perform command transmission processing at the time of recovery.

また、この実施の形態では、図5に示されたように、主基板31に、2つの電源監視手段が搭載されている。そして、電源電圧が低下していくときに、第2の電源監視手段(この例では電源監視用IC904)が電圧低下信号を発生する時期は、第1の電源監視手段(この例では電源監視用IC902)が電圧低下信号を発生する時期よりも遅くなるように設定されている。さらに、第2の電源監視手段からの電圧低下信号は、CPU56のリセット端子に入力されている。   In this embodiment, as shown in FIG. 5, two power supply monitoring units are mounted on the main board 31. When the power supply voltage decreases, the second power supply monitoring means (power supply monitoring IC 904 in this example) generates a voltage drop signal when the first power supply monitoring means (power supply monitoring IC in this example) is generated. IC 902) is set to be later than the time when the voltage drop signal is generated. Further, the voltage drop signal from the second power supply monitoring means is input to the reset terminal of the CPU 56.

すると、CPU56は、図17に示すように、第1の電源監視手段(電源監視用IC902)からの電圧低下信号にもとづいて停電発生処理(電源断時処理)を実行した後に電源断待ちに入るのであるが、電源断待ち状態において、リセット状態に入ることになる。すなわち、CPU56の動作が停止する。電源待ち状態では+5V電源電圧値が徐々に低下するので入出力状態が不定になるが、CPU56はリセット状態になるので、不定データにもとづいて異常動作してしまうことは防止される。   Then, as shown in FIG. 17, the CPU 56 performs a power failure generation process (power shutdown process) based on the voltage drop signal from the first power monitoring means (power monitoring IC 902) and then waits for a power shutdown. However, in the power-off waiting state, the reset state is entered. That is, the operation of the CPU 56 is stopped. In the power supply waiting state, the + 5V power supply voltage value gradually decreases and the input / output state becomes indefinite. However, since the CPU 56 is in the reset state, the abnormal operation based on the indefinite data is prevented.

このように、この実施の形態では、CPU56が、第1の電源監視手段からの検出出力の入力に応じて電源断時処理を実行するとともに、第2の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成したので、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる。   As described above, in this embodiment, the CPU 56 executes the power-off process in response to the detection output input from the first power supply monitoring means, and receives the detection output from the second power supply monitoring means. Since the system is reset accordingly, it is possible to reliably store data when the power is turned off, and to prevent a disadvantage from being brought to the player.

次に、遊技制御手段すなわち主基板31におけるCPU56と他の遊技装置用制御手段におけるCPUに対する電源断時の電圧供給状況について説明する。ここでは、遊技装置用制御手段として、玉払出装置97を制御する賞球制御手段を例にする。   Next, a description will be given of the state of voltage supply when the power is turned off to the CPU 56 in the game control means, that is, the main board 31 and the CPU in the other game device control means. Here, a prize ball control means for controlling the ball payout device 97 is taken as an example of the game apparatus control means.

図18は、電源監視および電源バックアップのための賞球制御用CPU371周りの一構成例を示すブロック図である。図18に示すように、電源監視用IC932は、+30V電源電圧を導入し、+30V電源電圧を監視することによって電源断の発生を検出する。具体的には、+30V電源電圧が所定値以下になったら、電源断が生ずるとして、賞球制御用CPU371に割り込み信号を与える。この実施の形態では、所定値を+14Vとする。賞球制御用CPU371において、この割り込みは、マスク不能割込(NMI)端子に入力されている。また、NMI端子に入力される信号は、入力ポートにも入力されている。従って、賞球制御用CPU371は、NMI処理において、入力ポートのレベルを確認することによって電源断の状況を確認することができる。   FIG. 18 is a block diagram showing a configuration example around the prize ball control CPU 371 for power supply monitoring and power supply backup. As shown in FIG. 18, the power supply monitoring IC 932 detects the occurrence of power supply interruption by introducing the + 30V power supply voltage and monitoring the + 30V power supply voltage. Specifically, when the + 30V power supply voltage becomes a predetermined value or less, it is determined that the power supply is cut off, and an interrupt signal is given to the prize ball control CPU 371. In this embodiment, the predetermined value is + 14V. In the prize ball control CPU 371, this interrupt is input to a non-maskable interrupt (NMI) terminal. A signal input to the NMI terminal is also input to the input port. Accordingly, the prize ball control CPU 371 can confirm the power-off state by confirming the level of the input port in the NMI processing.

電源監視用IC932が電源断を検知するための所定値は、通常時の電圧より低いが、賞球制御用CPU371が暫くの間動作しうる程度の電圧である。また、電源監視用IC932が、賞球制御用CPU371が必要とする電圧(この例では+5V)よりも高い電圧を監視するように構成されているので、賞球制御用CPU371が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。   The predetermined value for the power monitoring IC 932 to detect the power interruption is lower than the normal voltage, but is a voltage that allows the prize ball control CPU 371 to operate for a while. Further, since the power monitoring IC 932 is configured to monitor a voltage higher than the voltage required by the prize ball control CPU 371 (in this example, +5 V), the voltage required by the prize ball control CPU 371 is set. On the other hand, the monitoring range can be expanded. Therefore, more precise monitoring can be performed.

+5V電源から電力が供給されていない間、賞球制御用CPU371の内蔵RAMの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、初期リセット回路935からリセット信号が発せられるので、賞球制御用CPU371は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。   While power is not supplied from the + 5V power supply, at least a part of the built-in RAM of the prize ball control CPU 371 is backed up by connecting a backup power supply supplied from the power supply board to the backup terminal, and the power supply to the gaming machine is supplied. Even if you decline, the contents are saved. When the +5 V power supply is restored, the reset signal is issued from the initial reset circuit 935, so that the winning ball control CPU 371 returns to the normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.

図19は、主基板31から賞球制御基板37に送信される賞球制御コマンドのビット構成の一例を示す説明図である。図19に示すように、1バイト中の上位4ビットが制御指定部として使用され、下位4ビットが賞球数を示す領域として用いられる。   FIG. 19 is an explanatory diagram showing an example of a bit configuration of a prize ball control command transmitted from the main board 31 to the prize ball control board 37. As shown in FIG. 19, the upper 4 bits in one byte are used as a control designating part, and the lower 4 bits are used as an area indicating the number of prize balls.

図20に示すように、制御指定部において、ビット7,6,5,4が「0,1,0,0」であれば払出個数指定コマンドであることを示し、「0,1,0,1」であれば払出指定コマンドであることを示す。払出個数指定コマンドは、主基板31のCPU56が入賞を検出すると直ちに賞球制御基板37に送出される。   As shown in FIG. 20, in the control designation unit, if bits 7, 6, 5, and 4 are “0, 1, 0, 0”, it indicates a payout number designation command, and “0, 1, 0, “1” indicates a payout designation command. The payout number designation command is sent to the winning ball control board 37 as soon as the CPU 56 of the main board 31 detects winning.

ビット7,6,5,4が「1,0,0,0」である球切れ指定コマンドは、補給玉がなくなったことが検出されたときに主基板31から送信される。また、ビット7,6,5,4が「1,0,0,1」である発射停止指定コマンドは、余剰玉受皿4が満タンになって満タンスイッチ48がオンしたとき(満タン状態フラグがオンしたとき)に主基板31から送信される。   The ball break designation command whose bits 7, 6, 5, and 4 are “1, 0, 0, 0” is transmitted from the main board 31 when it is detected that there is no supply ball. Further, the firing stop designation command in which bits 7, 6, 5, 4 are “1, 0, 0, 1” is issued when the surplus ball receiving tray 4 is full and the full switch 48 is turned on (full state). (When the flag is turned on).

賞球制御コマンドは、主基板31から賞球制御基板37に、1バイト(8ビット:賞球制御コマンドD7〜D0)のデータとして出力される。賞球制御コマンドD7〜D0は正論理で出力される。また、賞球制御コマンドD7〜D0が出力されたときには、負論理の賞球制御INT信号が出力される。   The prize ball control command is output as data of 1 byte (8 bits: prize ball control commands D7 to D0) from the main board 31 to the prize ball control board 37. The prize ball control commands D7 to D0 are output in positive logic. When prize ball control commands D7 to D0 are output, a negative logic prize ball control INT signal is output.

この実施の形態では、図21に示すように、主基板31から賞球制御コマンドD7〜D0が出力されるときに、賞球制御INT信号が5μs以上ローレベルになる。賞球制御INT信号は、賞球制御基板37において、賞球制御用CPU371の割込端子に接続されている。よって、賞球制御用CPU371は、割り込みがあると、賞球制御コマンドD7〜D0が主基板31から送出されたことを認識でき、割込処理において賞球制御コマンド受信処理を行う。   In this embodiment, as shown in FIG. 21, when the prize ball control commands D7 to D0 are output from the main board 31, the prize ball control INT signal becomes low level for 5 μs or more. The prize ball control INT signal is connected to the interrupt terminal of the prize ball control CPU 371 on the prize ball control board 37. Therefore, when there is an interruption, the prize ball control CPU 371 can recognize that the prize ball control commands D7 to D0 are sent from the main board 31, and perform a prize ball control command reception process in the interrupt process.

なお、図19に示されたコマンド構成は一例であって、他の構成にしてもよい。例えば、1バイト中の上位下位を、図19に示された構成とは逆にしてもよい。   Note that the command configuration shown in FIG. 19 is an example, and other configurations may be used. For example, the upper and lower order in one byte may be reversed from the configuration shown in FIG.

図22は、賞球制御用CPU371のメイン処理を示すフローチャートである。メイン処理では、賞球制御用CPU371は、まず、RAM領域をクリアする等の初期値設定処理を行う(ステップS701)。なお、内蔵RAMの電源バックアップされたRAM領域(バックアップRAM領域)にデータが設定されている場合には、それらの領域のクリア処理はなされない。その後、この実施の形態では、賞球制御用CPU371は、所定期間(例えば2ms)毎に発生するタイマ割込による割込処理で賞球払出制御を行う(ステップS702)。タイマ割込処理では、図23に示すように、賞球制御用CPU371は、賞球払出制御処理を実行する(ステップS711)。   FIG. 22 is a flowchart showing main processing of the prize ball control CPU 371. In the main process, the prize ball control CPU 371 first performs an initial value setting process such as clearing the RAM area (step S701). When data is set in the RAM area (backup RAM area) backed up by the power supply of the built-in RAM, the clearing process of those areas is not performed. Thereafter, in this embodiment, the prize ball control CPU 371 performs prize ball payout control by an interruption process by a timer interruption generated every predetermined period (for example, 2 ms) (step S702). In the timer interruption process, as shown in FIG. 23, the prize ball control CPU 371 executes a prize ball payout control process (step S711).

図24は、賞球制御用CPU371が内蔵するRAMの使用例を示す説明図である。この例では、バックアップRAM領域に総合個数記憶(例えば2バイト)が形成されている。総合個数記憶は、主基板31の側から指示された払出個数の総数を記憶するものである。   FIG. 24 is an explanatory diagram showing a usage example of the RAM built in the prize ball control CPU 371. In this example, the total number storage (for example, 2 bytes) is formed in the backup RAM area. The total number storage stores the total number of payouts instructed from the main board 31 side.

図25は、割込処理による賞球制御コマンド受信処理を示すフローチャートである。主基板31からの賞球制御INT信号は賞球制御用CPU371の割込端子に入力されている。よって、主基板31からの賞球制御INT信号がオン状態になると、賞球制御用CPU371に割込がかかり、図25に示す賞球制御コマンドの受信処理が開始される。   FIG. 25 is a flowchart showing a prize ball control command reception process by an interrupt process. The prize ball control INT signal from the main board 31 is input to the interrupt terminal of the prize ball control CPU 371. Therefore, when the prize ball control INT signal from the main board 31 is turned on, the prize ball control CPU 371 is interrupted, and the prize ball control command reception process shown in FIG. 25 is started.

賞球制御コマンドの受信処理において、賞球制御用CPU371は、まず、賞球制御コマンドデータの入力に割り当てられている入力ポートから1バイトのデータを読み込む(ステップS852)。読み込んだデータが払出個数指示コマンドであれば(ステップS853)、払出個数指示コマンドで指示された個数を総合個数記憶に加算する(ステップS855)。そうでなければ、通信終了フラグをセットする(ステップS854)。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。   In the prize ball control command reception process, the prize ball control CPU 371 first reads 1-byte data from the input port assigned to the prize ball control command data (step S852). If the read data is a payout number instruction command (step S853), the number specified by the payout number instruction command is added to the total number memory (step S855). Otherwise, a communication end flag is set (step S854). In this example, the communication end flag is a flag indicating that a command other than the payout number instruction command has been received.

以上のように、賞球制御基板37に搭載された賞球制御用CPU371は、主基板31のCPU56から送られた払出個数指示コマンドに含まれる賞球数をバックアップRAM領域(総合個数記憶)に記憶する。   As described above, the prize ball control CPU 371 mounted on the prize ball control board 37 stores the number of prize balls included in the payout number instruction command sent from the CPU 56 of the main board 31 in the backup RAM area (total number memory). Remember.

賞球制御用CPU371は、タイマ割込で起動される賞球制御処理(ステップS711)において、総合個数記憶の値が0でない場合には、玉払出装置97を駆動して賞球払出を行い、1個の払出が完了する度に総合個数記憶の値を1減らす。   In the prize ball control process (step S711) activated by the timer interruption, the prize ball control CPU 371 drives the ball dispensing device 97 to issue a prize ball when the total number storage value is not 0, Every time one payout is completed, the value of the total number storage is decreased by one.

図26は、賞球制御用CPU371が実行するNMI割込処理を示すフローチャートである。図18に示された電源監視用IC932が電源電圧の低下を検出するとNMI割込が発生し、NMI割込処理が開始される。従って、NMI割込処理では、停電発生処理(電源断時処理)が実行される。電源断時処理において、賞球制御用CPU371は、RAMアクセス禁止状態に設定して(ステップS801)、その後ループする。従って、電源監視用IC932から電圧低下信号が出力されると、賞球払出制御がなされない状態になる。   FIG. 26 is a flowchart showing an NMI interrupt process executed by the prize ball control CPU 371. When the power supply monitoring IC 932 shown in FIG. 18 detects a drop in the power supply voltage, an NMI interrupt is generated and the NMI interrupt process is started. Therefore, in the NMI interrupt process, a power failure generation process (power-off process) is executed. In the power-off process, the winning ball control CPU 371 sets the RAM access prohibited state (step S801), and then loops. Accordingly, when the voltage drop signal is output from the power monitoring IC 932, the prize ball payout control is not performed.

図27は、賞球制御用CPU371が電源投入時に実行する初期化処理の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、賞球制御用CPU371は、まず、バックアップRAM領域に形成されている総合個数記憶の値が0でないかどうか確認する(ステップS901)。0である場合には、前回の電源オフ時に未払出賞球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全RAM領域をクリアして(ステップS903)、スタックポインタの初期設定を行う(ステップS904)。   FIG. 27 is a flowchart showing a part of the initialization process executed by the prize ball control CPU 371 when the power is turned on. When the power is turned on or the power is restored, the prize ball control CPU 371 first checks whether the value of the total number storage formed in the backup RAM area is not 0 (step S901). If it is 0, it means that there was no unpaid prize ball at the time of the previous power-off, so normal initial setting processing is performed. That is, the register and the entire RAM area are cleared (step S903), and the stack pointer is initialized (step S904).

総合個数記憶の値が0でない場合には、アドレスを指定してレジスタと非バックアップRAM領域をクリアする(ステップS905)。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う(ステップS906)。なお、バックアップRAM領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。   If the total number storage value is not 0, the address is designated and the register and the non-backup RAM area are cleared (step S905). Then, settings for restarting the prize ball are made. For example, an in-price ball processing flag is set (step S906). Even if it is a backup RAM area, if it is an area not related to the number of winning balls, it may be cleared by designating those addresses.

このように、賞球制御用CPU371は、電源投入時に、バックアップRAM領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。   Thus, the prize ball control CPU 371 can determine whether to perform normal initial setting processing or restore the state in the prize ball simply by checking the data in the backup RAM area when the power is turned on. In other words, it is possible to resume the prize ball processing for the unpaid prize balls by simple determination.

この実施の形態では、賞球制御基板37に搭載されている電源監視用IC932は+30V電源電圧が+14V以下になると電圧低下信号を出力する。そして、賞球制御用CPU371は、電圧低下信号に応じて停電発生処理(この例ではNMI処理)を実行する。一方、主基板31に搭載されている電源監視用IC902は+30V電源電圧が+16V以下になると電圧低下信号を出力する。そして、CPU56は、電圧低下信号に応じて停電発生処理を実行する。従って、図28に示すように、停電等が発生したときに、遊技制御手段が停電発生処理を開始する時期は、賞球制御手段が停電発生処理を開始する時期よりも早い。すなわち、停電等が発生したときに、遊技制御手段は、賞球制御手段が賞球払出制御を停止する前に、遊技制御を停止する。   In this embodiment, the power monitoring IC 932 mounted on the prize ball control board 37 outputs a voltage drop signal when the + 30V power supply voltage becomes + 14V or less. Then, the winning ball control CPU 371 executes a power failure generation process (NMI process in this example) in response to the voltage drop signal. On the other hand, the power monitoring IC 902 mounted on the main board 31 outputs a voltage drop signal when the + 30V power supply voltage becomes + 16V or less. And CPU56 performs a power failure generation process according to a voltage drop signal. Therefore, as shown in FIG. 28, when a power failure or the like occurs, the time when the game control means starts the power failure occurrence process is earlier than the time when the prize ball control means starts the power failure occurrence process. That is, when a power failure or the like occurs, the game control means stops the game control before the prize ball control means stops the prize ball payout control.

従って、例えば、遊技制御手段が停電発生処理開始の直前に賞球払出個数を示す賞球制御コマンドを送出したとしても、その賞球制御コマンドは確実に賞球制御手段に受信される。そして、賞球制御手段は受信したコマンドにもとづく賞球払出個数を総合個数記憶として記憶する。総合個数記憶はバックアップRAM領域に形成されているので、停電から復旧したときに賞球払出制御が再開される。つまり、この実施の形態では、停電等が発生したときでも賞球払出個数は確実に保存され復旧時に払出が行われるので、遊技者に不利益が与えられることはない。   Therefore, for example, even if the game control means sends out a prize ball control command indicating the number of prize balls paid out immediately before the start of the power failure generation process, the prize ball control command is reliably received by the prize ball control means. The prize ball control means stores the number of prize balls paid out based on the received command as a total number memory. Since the total number storage is formed in the backup RAM area, the winning ball payout control is resumed when the power is restored from the power failure. In other words, in this embodiment, even if a power failure occurs, the number of prize balls to be paid out is surely stored and paid out at the time of recovery, so there is no disadvantage to the player.

なお、この実施の形態では、賞球制御用CPU371は、NMI処理によって電源断時処理を実行したが、通常の割込処理によって電源断時処理を実行してもよいし、主基板31のCPU56と同様に第1の電源監視回路の検出出力を入力ポートに導入し、割込処理によらず入力ポートを監視することによって電源断時処理を実行してもよい。また、賞球制御手段は、賞球払出個数を総合個数記憶として一括管理せずに、賞球数毎に賞球回数を記憶するようにしてもよい。   In this embodiment, the prize ball control CPU 371 executes the power-off process by the NMI process, but may execute the power-off process by a normal interrupt process or the CPU 56 of the main board 31. Similarly to the above, the detection output of the first power supply monitoring circuit may be introduced into the input port, and the power-off process may be executed by monitoring the input port regardless of the interrupt process. Further, the prize ball control means may store the number of prize balls for each number of prize balls, without managing the number of prize balls paid out as a total number memory.

また、賞球制御基板37にも、主基板31に設けられている回路と同様の第2の電源監視回路を設け、第2の電源監視回路が賞球制御用CPU371を駆動するための+5V電源電圧を監視し、第2の電源監視回路の検出出力を賞球制御用CPU371のリセット端子に接続するようにしてもよい。その場合に、2つの電源監視回路が同一の電源電圧を監視してもよい。例えば、ともに+30V電源電圧を監視してもよい。そして、例えば、一方の検出電圧を+14Vとし、他方の検出電圧を+8Vとする。さらに、1個の電源監視用ICで2つの電位を監視するようにしてもよい   The prize ball control board 37 is also provided with a second power supply monitoring circuit similar to the circuit provided on the main board 31, and the second power supply monitoring circuit drives the prize ball control CPU 371 with a + 5V power supply. The voltage may be monitored, and the detection output of the second power supply monitoring circuit may be connected to the reset terminal of the winning ball control CPU 371. In that case, two power supply monitoring circuits may monitor the same power supply voltage. For example, both + 30V power supply voltage may be monitored. For example, one detection voltage is set to + 14V and the other detection voltage is set to + 8V. Furthermore, two potentials may be monitored by one power monitoring IC.

そして、2つの電源監視回路を設けた場合には、賞球制御用CPU371が、第1の電源監視手段からの検出出力の入力に応じて電源断時処理を実行するとともに、第2の電源監視手段からの検出出力の入力に応じてシステムリセットされるので、電源断時に、より確実に賞球払出個数等のデータが保存され、遊技者に不利益がもたらされることを防止することができる。   When two power supply monitoring circuits are provided, the prize ball control CPU 371 executes a power-off process in response to the detection output input from the first power supply monitoring means, and the second power supply monitoring circuit. Since the system is reset in response to the input of the detection output from the means, it is possible to more reliably store data such as the number of prize balls paid out when the power is cut off, thereby preventing the player from being disadvantaged.

なお、上記の実施の形態では、変動データ記憶手段としてRAMを用いた場合を示したが、変動データ記憶手段として、電気的に書き換えが可能な記憶手段であればRAM以外のものを用いてもよい。   In the above embodiment, the RAM is used as the fluctuation data storage means. However, as the fluctuation data storage means, a storage means other than the RAM may be used as long as it is an electrically rewritable storage means. Good.

さらに、ここでは、遊技制御手段以外の他の遊技装置用制御手段として賞球制御手段を例示したが、表示制御手段、音制御手段およびランプ制御手段についても、電圧低下信号を発生するための電圧値が遊技制御手段における電圧値より低く設定されている電源監視用ICを設けてもよい。   Further, here, the prize ball control means is exemplified as the game device control means other than the game control means. However, the display control means, the sound control means, and the lamp control means also have a voltage for generating a voltage drop signal. A power supply monitoring IC whose value is set lower than the voltage value in the game control means may be provided.

パチンコ遊技機を正面からみた正面図である。It is the front view which looked at the pachinko machine from the front. パチンコ遊技機の遊技盤を正面からみた正面図である。It is the front view which looked at the game board of the pachinko machine from the front. パチンコ遊技機を背面からみた背面図である。It is the rear view which looked at the pachinko game machine from the back. 遊技制御基板(主基板)の回路構成例を示すブロック図である。It is a block diagram which shows the circuit structural example of a game control board (main board). 電源監視および電源バックアップのためのCPU周りの一構成例を示すブロック図である。It is a block diagram which shows one structural example of CPU periphery for a power supply monitoring and a power supply backup. 電源基板の一構成例を示すブロック図である。It is a block diagram which shows one structural example of a power supply board. 主基板における基本回路の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the basic circuit in a main board | substrate. 初期化処理を示すフローチャートである。It is a flowchart which shows the initialization process. 2msタイマ割込処理を示すフローチャートである。It is a flowchart which shows a 2 ms timer interruption process. 遊技制御処理を示すフローチャートである。It is a flowchart which shows a game control process. 停電発生処理を示すフローチャートである。It is a flowchart which shows a power failure generation process. 停電復旧処理を示すフローチャートである。It is a flowchart which shows a power failure recovery process. バックアップパリティデータ作成方法を説明するための説明図である。It is explanatory drawing for demonstrating the backup parity data creation method. 主基板からの各制御コマンドの送出タイミング例を示す説明図である。It is explanatory drawing which shows the example of transmission timing of each control command from a main board | substrate. 遊技状態復旧処理の一例を示すフローチャートである。It is a flowchart which shows an example of a game state restoration process. 停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。It is explanatory drawing which shows an example of the control state at the time of recovering after a power failure generate | occur | produces. 電圧監視手段の出力にもとづくCPUの動作状態の一例を示すタイミング図である。It is a timing chart which shows an example of the operation state of CPU based on the output of a voltage monitoring means. 電源監視および電源バックアップのための賞球制御用CPU周りの一構成例を示すブロック図である。It is a block diagram which shows the example of 1 structure around CPU for prize ball control for power supply monitoring and power supply backup. 賞球制御コマンドの構成例を示す説明図である。It is explanatory drawing which shows the structural example of a prize ball control command. 賞球制御コマンドのビット構成を示す説明図である。It is explanatory drawing which shows the bit structure of a prize ball control command. 賞球制御コマンドデータの出力の様子を示すタイミング図である。FIG. 10 is a timing chart showing a state of outputting prize ball control command data. 賞球制御用CPUが実行するメイン処理を示すフローチャートである。It is a flowchart which shows the main process which CPU for prize ball control performs. 賞球制御用CPUの2msタイマ割込処理を示すフローチャートである。It is a flowchart which shows the 2ms timer interruption process of CPU for prize ball control. 賞球制御手段におけるRAMの一構成例を示す説明図である。It is explanatory drawing which shows the example of 1 structure of RAM in a prize ball control means. 賞球制御用CPUのコマンド受信処理を示すフローチャートである。It is a flowchart which shows the command reception process of CPU for prize ball control. 賞球制御用CPUのNMI割込処理を示すフローチャートである。It is a flowchart which shows the NMI interruption process of CPU for prize ball control. 賞球制御用CPUの初期化処理の一例を示すフローチャートである。It is a flowchart which shows an example of the initialization process of CPU for prize ball control. 遊技制御手段が停電発生処理を開始する時期と賞球制御手段が停電発生処理を開始する時期との関係の一例を示すタイミング図である。It is a timing chart showing an example of the relationship between the time when the game control means starts the power failure occurrence process and the time when the prize ball control means starts the power failure occurrence process.

符号の説明Explanation of symbols

1 パチンコ遊技機
31 主基板
35 ランプ制御基板
37 賞球制御基板
70 音制御基板
80 表示制御基板
53 基本回路
56 CPU
371 賞球制御用CPU
570 入力ポート
902,932 電源監視用IC
903 第2の電源監視回路
910 電源基板
916 コンデンサ
918 電源スイッチ
919 初期化操作スイッチ
1 Pachinko machine 31 Main board 35 Lamp control board 37 Prize ball control board 70 Sound control board 80 Display control board 53 Basic circuit 56 CPU
371 CPU for prize ball control
570 Input port 902,932 Power monitoring IC
903 Second power supply monitoring circuit 910 Power supply board 916 Capacitor 918 Power switch 919 Initialization operation switch

Claims (5)

遊技球を用いて遊技が行われ、表示状態が変化可能な可変表示部が設けられ、前記可変表示部の表示結果があらかじめ定められた特定の表示態様となったことにより所定の遊技価値を遊技者に与える遊技機であって
前記可変表示部の表示結果が前記特定の表示態様となったことにより開放する大入賞口と、
遊技球の入賞により前記可変表示部における図柄変動を開始させるための始動入賞口と、
遊技球の入賞により賞球を払い出すための入賞口と、
前記大入賞口への遊技球の入賞を検出するカウントスイッチと、
前記始動入賞口への遊技球の入賞を検出する始動口スイッチと、
前記入賞口への遊技球の入賞を検出する入賞口スイッチと、
前記カウントスイッチ、前記始動口スイッチおよび前記入賞口スイッチが入賞を検出すると、賞球の払出個数を指示する払出個数指示コマンドを出力する遊技制御用マイクロコンピュータを搭載した遊技制御基板と、
賞球を払い出す玉払出装置と、
前記払出個数指示コマンドに応じて前記玉払出装置を駆動する賞球制御用マイクロコンピュータを搭載した賞球制御基板と、
前記遊技制御用マイクロコンピュータからのコマンドにもとづいて前記可変表示部の表示制御を行う表示制御用マイクロコンピュータを搭載した表示制御基板と、
所定電位電源の電圧低下を検出するための電源監視回路と、
前記電源監視回路が電圧低下を検出した所定期間後に前記賞球制御用マイクロコンピュータにシステムリセット信号を出力するリセット回路とを備え、
前記電源監視回路検出出力および前記リセット回路のシステムリセット信号は、前記賞球制御用マイクロコンピュータに入力され、
前記賞球制御用マイクロコンピュータは、
前記払出個数指示コマンドによって指示される払出個数の総数が記憶されるとともに、遊技機に対する電源が断しても内容が保存されるバックアップRAM領域を含み、
前記バックアップRAM領域が記憶する払出個数の総数の値に前記払出個数指示コマンドによって指示された払出個数を加算し、前記玉払出装置を駆動して1個の払出が完了する度に前記バックアップRAM領域が記憶する払出個数の総数の値を1減算し、
前記電源監視回路らの検出出力が入力されたことにより、RAMアクセス禁止状態に設定し、前記リセット回路のシステムリセット信号が入力されたことにより、システムリセットされ、
前記遊技制御基板に搭載された遊技制御用マイクロコンピュータは、
前記可変表示部における図柄変動を開始させるときに、図柄の変動時間を示す情報を含む変動開始コマンド出力し、さらに表示結果を示す表示結果指定コマンド出力し、前記可変表示部における図柄変動を確定させるときに、変動停止コマンド出力する
ことを特徴とする遊技機。
Is a game performed using the game ball, the variable display unit is a display state possible changes is provided, the game a predetermined game value by displaying the result of the variable display unit becomes specific display mode predetermined a game machine to be supplied to the person,
A special winning opening that opens by displaying the result of the variable display unit becomes the specified display mode,
A start winning opening for starting symbol variation in the variable display portion by winning a game ball;
A winning opening for paying out award balls by winning game balls,
A count switch for detecting a winning of a game ball to the big winning opening;
A start port switch for detecting a winning of a game ball to the start winning port;
A winning opening switch for detecting winning of a game ball in the winning opening;
A game control board equipped with a game control microcomputer for outputting a payout number instruction command for instructing a payout number of winning balls when the count switch, the start opening switch and the winning opening switch detect winning;
A ball dispensing device for dispensing a prize ball;
A prize ball control board equipped with a prize ball control microcomputer that drives the ball dispensing device in response to the number-of-payout instruction command;
A display control board equipped with a display control microcomputer that performs display control of the variable display unit based on a command from the game control microcomputer;
A power supply monitoring circuit for detecting a voltage drop of a predetermined potential power supply;
A reset circuit that outputs a system reset signal to the prize ball controlling microcomputer after a predetermined period when the power supply monitoring circuit detects a voltage drop ;
System reset signal of the detection output and the reset circuit of the power supply monitoring circuit is input to the prize ball control microcomputer,
The prize ball controlling microcomputer is:
A total number of payouts instructed by the payout number instruction command is stored, and includes a backup RAM area in which contents are saved even if the power to the gaming machine is cut off,
The backup RAM area is added to the total number of payouts stored in the backup RAM area by adding the payout number instructed by the payout number instruction command and driving the ball payout device to complete one payout. Subtract 1 from the total number of payouts stored by
By detecting the output of the power source monitoring circuit or we are inputted, it sets the RAM access prohibited state, by a system reset signal of the reset circuit is input, is the system reset,
The game control microcomputer mounted on the game control board is:
When starting a symbol variation in the variable display unit, and outputs the fluctuation start command includes information indicating the varying time of the symbol, and outputs a display result designation command showing still display result, the symbol variation in the variable display unit A gaming machine that outputs a variable stop command when it is confirmed.
遊技球を用いて遊技が行われ、表示状態が変化可能な可変表示部が設けられ、前記可変表示部の表示結果があらかじめ定められた特定の表示態様となったことにより所定の遊技価値を遊技者に与える遊技機であって、A game is performed using a game ball, and a variable display unit capable of changing a display state is provided, and a display result of the variable display unit becomes a specific display mode determined in advance, and a predetermined game value is played. A gaming machine to give
前記可変表示部の表示結果が前記特定の表示態様となったことにより開放する大入賞口と、A prize winning opening that is opened when the display result of the variable display unit is the specific display mode;
遊技球の入賞により前記可変表示部における図柄変動を開始させるための始動入賞口と、A start winning opening for starting symbol variation in the variable display portion by winning a game ball;
遊技球の入賞により賞球を払い出すための入賞口と、A winning opening for paying out award balls by winning game balls,
前記大入賞口への遊技球の入賞を検出するカウントスイッチと、A count switch for detecting a winning of a game ball to the big winning opening;
前記始動入賞口への遊技球の入賞を検出する始動口スイッチと、A start port switch for detecting a winning of a game ball to the start winning port;
前記入賞口への遊技球の入賞を検出する入賞口スイッチと、A winning opening switch for detecting winning of a game ball in the winning opening;
前記カウントスイッチ、前記始動口スイッチおよび前記入賞口スイッチが入賞を検出すると、賞球の払出個数を指示する払出個数指示コマンドを出力する遊技制御用マイクロコンピュータを搭載した遊技制御基板と、A game control board equipped with a game control microcomputer for outputting a payout number instruction command for instructing a payout number of winning balls when the count switch, the start opening switch and the winning opening switch detect winning;
賞球を払い出す玉払出装置と、A ball dispensing device for dispensing a prize ball;
前記払出個数指示コマンドに応じて前記玉払出装置を駆動する賞球制御用マイクロコンピュータを搭載した賞球制御基板と、A prize ball control board equipped with a prize ball control microcomputer that drives the ball dispensing device in response to the number-of-payout instruction command;
前記遊技制御用マイクロコンピュータからのコマンドにもとづいて前記可変表示部の表示制御を行う表示制御用マイクロコンピュータを搭載した表示制御基板と、A display control board equipped with a display control microcomputer for performing display control of the variable display unit based on a command from the game control microcomputer;
所定電位電源の電圧低下を検出するための電源監視回路と、A power supply monitoring circuit for detecting a voltage drop of a predetermined potential power supply;
前記電源監視回路が電圧低下を検出した所定期間後に前記賞球制御用マイクロコンピュータにシステムリセット信号を出力するリセット回路とを備え、A reset circuit that outputs a system reset signal to the prize ball controlling microcomputer after a predetermined period when the power monitoring circuit detects a voltage drop;
前記電源監視回路の検出出力および前記リセット回路のシステムリセット信号は、前記賞球制御用マイクロコンピュータに入力され、The detection output of the power monitoring circuit and the system reset signal of the reset circuit are input to the prize ball controlling microcomputer,
前記賞球制御用マイクロコンピュータは、The prize ball controlling microcomputer is:
前記払出個数指示コマンドによって指示される払出個数の総数が記憶されるとともに、遊技機に対する電源が断しても内容が保存されるバックアップRAM領域を含み、A total number of payouts instructed by the payout number instruction command is stored, and includes a backup RAM area in which contents are saved even if the power to the gaming machine is cut off,
前記バックアップRAM領域が記憶する払出個数の総数の値に前記払出個数指示コマンドによって指示された払出個数を加算し、前記玉払出装置を駆動して1個の払出が完了する度に前記バックアップRAM領域が記憶する払出個数の総数の値を1減算し、The backup RAM area is added to the total number of payouts stored in the backup RAM area by adding the payout number instructed by the payout number instruction command and driving the ball payout device to complete one payout. Subtract 1 from the total number of payouts stored by
前記電源監視回路からの検出出力が入力されたことにより、RAMアクセス禁止状態に設定し、前記リセット回路のシステムリセット信号が入力されたことにより、非動作状態となり、When the detection output from the power supply monitoring circuit is input, the RAM access prohibited state is set, and when the system reset signal of the reset circuit is input, the non-operation state is set.
前記遊技制御基板に搭載された遊技制御用マイクロコンピュータは、The game control microcomputer mounted on the game control board is:
前記可変表示部における図柄変動を開始させるときに、図柄の変動時間を示す情報を含む変動開始コマンドを出力し、さらに表示結果を示す表示結果指定コマンドを出力し、前記可変表示部における図柄変動を確定させるときに、変動停止コマンドを出力するWhen starting the symbol variation in the variable display unit, a variation start command including information indicating the variation time of the symbol is output, a display result designation command indicating the display result is further output, and the symbol variation in the variable display unit is output. When confirming, output the variable stop command
ことを特徴とする遊技機。A gaming machine characterized by that.
電源監視回路からの検出出力は、賞球制御用マイクロコンピュータのマスク不能割込端子に入力され、
前記賞球制御用マイクロコンピュータは、
所定期間毎に発生するタイマ割込による割込処理にて賞球払出処理を実行し、
前記マスク不能割込端子への前記電源監視回路からの検出出力の入力により、前記賞球払出処理の実行を停止してRAMアクセス禁止状態の設定を実行する
請求項1または請求項2記載の遊技機
The detection output from the power monitoring circuit is input to the non-maskable interrupt terminal of the prize ball control microcomputer,
The prize ball controlling microcomputer is:
Execute prize ball payout processing by interrupt processing by timer interruption that occurs every predetermined period,
3. The game according to claim 1 , wherein execution of the prize ball payout processing is stopped and setting of a RAM access prohibited state is executed by inputting a detection output from the power supply monitoring circuit to the non-maskable interrupt terminal. Machine
電源監視回路の検出出力は賞球制御用マイクロコンピュータの入力ポートに入力され、
前記賞球制御用マイクロコンピュータは、
前記入力ポートを監視し、前記電源監視回路の検出出力が入力していればRAMアクセス禁止状態の設定を実行する
請求項1から請求項3のうちいずれか1項に記載の遊技機。
The detection output of the power supply monitoring circuit is input to the input port of the prize ball control microcomputer ,
The prize ball controlling microcomputer is:
The gaming machine according to any one of claims 1 to 3, wherein the input port is monitored , and if a detection output of the power supply monitoring circuit is input, a RAM access prohibited state is set.
電源監視回路の検出出力は、遊技制御用マイクロコンピュータにも入力され、The detection output of the power monitoring circuit is also input to the game control microcomputer,
前記遊技制御用マイクロコンピュータは、The game control microcomputer is:
遊技機に対する電源が断しても内容が保存される遊技制御用バックアップRAM領域を含み、Includes a game control backup RAM area where the contents are stored even if the power to the gaming machine is cut off,
前記電源監視回路からの検出出力が入力されたことにより、電源断フラグを設定し、When the detection output from the power monitoring circuit is input, the power off flag is set,
遊技機に対する電源が投入されたときは、前記遊技制御用バックアップRAM領域に電源断フラグが設定されていても初期化操作スイッチからの信号が入力されていれば前記遊技制御用バックアップRAM領域の記憶内容を初期化する初期化処理を実行するWhen the power to the gaming machine is turned on, even if a power-off flag is set in the gaming control backup RAM area, if the signal from the initialization operation switch is input, the gaming control backup RAM area is stored. Execute the initialization process to initialize the contents
請求項1から請求項4のうちいずれか1項に記載の遊技機。The gaming machine according to any one of claims 1 to 4.
JP2003334052A 2003-09-25 2003-09-25 Game machine Expired - Fee Related JP3759136B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003334052A JP3759136B2 (en) 2003-09-25 2003-09-25 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003334052A JP3759136B2 (en) 2003-09-25 2003-09-25 Game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP26848899A Division JP3609297B2 (en) 1999-09-22 1999-09-22 Game machine

Publications (3)

Publication Number Publication Date
JP2004000796A JP2004000796A (en) 2004-01-08
JP2004000796A5 JP2004000796A5 (en) 2005-10-27
JP3759136B2 true JP3759136B2 (en) 2006-03-22

Family

ID=30439127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003334052A Expired - Fee Related JP3759136B2 (en) 2003-09-25 2003-09-25 Game machine

Country Status (1)

Country Link
JP (1) JP3759136B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4529520B2 (en) * 2004-03-31 2010-08-25 奥村遊機株式会社 Game machine
JP4710095B2 (en) * 2006-06-12 2011-06-29 タイヨーエレック株式会社 Bullet ball machine

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6058186A (en) * 1983-09-09 1985-04-04 オムロン株式会社 Power failure treating apparatus of game machine
JPS59166178A (en) * 1984-03-06 1984-09-19 株式会社ソフイア Pinball machine
JPS61259685A (en) * 1985-05-14 1986-11-17 株式会社ソフイア Pinball game machine
JPH064111B2 (en) * 1985-07-13 1994-01-19 邦雄 毒島 Ball game machine
JPH0617458Y2 (en) * 1986-08-29 1994-05-11 ユニバーサル販売株式会社 Pachinko machine
JPH0228801A (en) * 1988-07-19 1990-01-30 Matsushita Electric Ind Co Ltd Control device for equipment
JPH02171935A (en) * 1988-12-26 1990-07-03 Fuji Electric Co Ltd Runaway preventing circuit for microprocessor
JP2908833B2 (en) * 1990-04-03 1999-06-21 株式会社三共 Ball game machine
JP2867293B2 (en) * 1990-06-28 1999-03-08 株式会社ソフィア Gaming equipment
JPH0467733U (en) * 1990-10-18 1992-06-16
JP2977936B2 (en) * 1991-04-30 1999-11-15 株式会社三共 Gaming machine
JPH05237247A (en) * 1992-02-29 1993-09-17 Sankyo Kk Game machine
JP2709873B2 (en) * 1992-03-18 1998-02-04 ホシザキ電機株式会社 Dishwasher control device
JP3229661B2 (en) * 1992-08-12 2001-11-19 株式会社ソフィア Gaming machine
JPH0671028A (en) * 1992-08-27 1994-03-15 Sophia Co Ltd Game machine
JPH06233867A (en) * 1993-02-08 1994-08-23 Sophia Co Ltd Game machine
JPH06246047A (en) * 1993-02-26 1994-09-06 Sophia Co Ltd Game machine
JPH07265529A (en) * 1994-03-31 1995-10-17 Sankyo Kk Device for game
JPH08178391A (en) * 1994-12-28 1996-07-12 Matsushita Electric Ind Co Ltd Controller for air conditioning equipment
JPH09117560A (en) * 1995-10-26 1997-05-06 Sophia Co Ltd Island equipment device
JPH09266981A (en) * 1996-04-03 1997-10-14 Sankyo Kk Pachinko machine
JPH1071257A (en) * 1996-08-29 1998-03-17 Kyoraku Sangyo Kk Guard device for pachinko game machine
JP3142790B2 (en) * 1997-02-19 2001-03-07 株式会社ソフィア Pachinko machine
JP4011773B2 (en) * 1998-12-28 2007-11-21 サミー株式会社 Bullet ball machine
JP3354525B2 (en) * 1999-08-31 2002-12-09 株式会社高尾 Ball game machine
JP3354534B2 (en) * 1999-11-02 2002-12-09 株式会社高尾 Ball game machine

Also Published As

Publication number Publication date
JP2004000796A (en) 2004-01-08

Similar Documents

Publication Publication Date Title
JP3609297B2 (en) Game machine
JP2001087472A (en) Game machine
JP4142055B2 (en) Game machine
JP3816474B2 (en) Game machine
JP3759136B2 (en) Game machine
JP4790860B2 (en) Game machine
JP4828650B2 (en) Game machine
JP4828648B2 (en) Game machine
JP3816473B2 (en) Game machine
JP3782416B2 (en) Game machine
JP4142052B2 (en) Game machine
JP4142053B2 (en) Game machine
JP4790697B2 (en) Game machine
JP4790857B2 (en) Game machine
JP4790858B2 (en) Game machine
JP4790859B2 (en) Game machine
JP4790856B2 (en) Game machine
JP3857262B2 (en) Game machine
JP3816472B2 (en) Game machine
JP4142054B2 (en) Game machine
JP4142048B2 (en) Game machine
JP4625068B2 (en) Game machine
JP4828647B2 (en) Game machine
JP4828649B2 (en) Game machine
JP4870222B2 (en) Game machine

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050907

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050907

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051207

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20051219

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3759136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140113

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees