JP3734709B2 - 集積メモリの欠陥のあるメモリセルの修理用方法 - Google Patents
集積メモリの欠陥のあるメモリセルの修理用方法 Download PDFInfo
- Publication number
- JP3734709B2 JP3734709B2 JP2000568008A JP2000568008A JP3734709B2 JP 3734709 B2 JP3734709 B2 JP 3734709B2 JP 2000568008 A JP2000568008 A JP 2000568008A JP 2000568008 A JP2000568008 A JP 2000568008A JP 3734709 B2 JP3734709 B2 JP 3734709B2
- Authority
- JP
- Japan
- Prior art keywords
- redundant
- line
- programming
- row
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
本発明は、集積メモリの欠陥のあるメモリセルの修理用方法に関する。
【0002】
米国特許第5410687号明細書には、その種の方法が記載されている。そこでは、行と列との交点にあるメモリの個別メモリセルがテストされる。各列及び各行に、メモリはエラーカウンタを有しており、このエラーカウンタで、この列乃至行で検出されたエラーが加算される。全てのメモリセルが検査された後、エラーカウンタ内に記憶された情報に基づいて、欠陥のあるメモリセルが、冗長列及び行線路を用いて修理される。既述の方法は、当該方法の実施に必要なエラーカウンタが比較的大きな所要スペースを必要とするという欠点を有している。
【0003】
米国特許第5206583号明細書には、冗長エレメントの持続的なプログラミング用の切り離し可能な結合部(フューズ)を有する集積回路が記載されている。この集積回路は、更にヒューズに並列接続されたリバーシブルプログラミング可能なエレメントを、冗長エレメントのリバーシブルプログラミングのテストのために使用されるラッチの形式で有している。
【0004】
従って、本発明が基づく課題は、必要なハードウエアコンポーネントができる限り僅かな所要面しか必要としない、集積メモリの欠陥のあるメモリセルの修理方法を提供することである。
【0005】
本発明によると、この課題は、請求項1記載の方法により解決される。本発明の有利な実施例は、従属請求項から得られる。
【0006】
本発明の方法は、以下のステップを有している:
−メモリセルは行毎に欠陥が検査され、
−丁度検査したメモリセルに欠陥が検出された場合、プログラミングされた冗長列線路の数が所定限界値を超過しない限りで、当該列線路が冗長列線路によって代替され、
−限界値の超過の際、当該行線路内で検出された欠陥に基づいて行われる冗長列線路の全てのプログラミングが放棄され、
−行線路は、冗長行線路の1つによって代替される
ステップを有している。
【0007】
列線路は、例えば、ビット線であり、行線路は、集積メモリのワード線である。他の実施例では、列線路はワード線であり、行線路はメモリのビット線である。
【0008】
この方法の有する利点は、(冒頭に記載した米国特許第5410687号明細書の場合とは異なり)、検査すべき列線路及び行線路にエラーカウンタは必要としないという点にあり、つまり、欠陥の検出の直ぐ後その都度欠陥を修理するからである。それにも拘わらず、実行すべき修理を所定のように最適化するために、予めプログラミングされた冗長線路の数に依存して、少なくとも1つの冗長線路をプログラミングし、その結果、続いて、この冗長線路を用いて、事後に検出された欠陥を修理することができる。
【0009】
冗長線路のリバーシブルプログラミングは、例えば、リバーシブルプログラミング可能な要素、例えば、米国特許第5206583号明細書に記載されたラッチを用いて行うことができる。本発明の修理方法の特徴は、極めて僅かなハードウエアコストにあり、その結果、特に、修理すべき集積メモリの自己テスト及び自己修理の実行のために適している。つまり、修理方法の実行のために必要な全ての構成要素は、集積メモリの構成部分であり、乃至、同じ集積回路上に設けられている。他方、本発明の方法は、ソフトウェアにより実行してもよく、又は、集積メモリを外部テスターによって実行してもよいことは当然である。
【0010】
この発明では、公知の欠陥の修理は、テスト方向に対して垂直方向に行われる。即ち、行毎に検査され、先ず、列毎に代替される。既に使用された冗長列線路の数が限界値を超過して初めて、先ず部分的に先行プログラミングが放棄される。何れにせよ、当該行線路内で検出された欠陥に基づいてプログラミングされる冗長列線路のプログラミングだけが取り消される。当該行線路は、続いて冗長行線路によって代替され、予め検査された行線路に基づいて行われた冗長列線路のプログラミングは放棄されないので、既述のように、冗長線路が十分に存在する場合、検出された全ての欠陥は、メモリセルの一回の検査を実行する間に修理される。
【0011】
修理方法の、この発明によると、プログラミングすべき冗長列線路の数の限界値は、検査の間に変わる。こうすることによって、未だプログラミングされていない冗長列線路の既存の数に適合させることができる。
【0012】
修理方法の他の発明によると、メモリセルは、スタートアドレスから開始して検査される。全ての冗長線路がプログラミングされた後、別の欠陥の検出時に、冗長線路のプログラミングは放棄される。メモリセルは、続いてスタートアドレスから開始して新たに検査される。その際、アドレスが別の欠陥の前にある欠陥が検出されると即座に、相応の冗長線路のプログラミングの放棄が取り消される。即ち、相応の冗長線路は、そのプログラミングの放棄前と同じ通常線路の代替のためにプログラミングされる。続いて、3つの先行の方法ステップが、各冗長線路の他の線路のプログラミングの放棄に関して繰り返される。それに続く、メモリセルの検査の間、冗長線路の内の1つのプログラミングを放棄した後、アドレスが別の欠陥の前にある欠陥が検出されないと即座に、この別の欠陥は、そのプログラミングの放棄によって空き状態になった冗長線路を用いて修理される。
【0013】
本発明の、この発明により、単に、既に検出され、更に既に他の冗長線路によって問題を解決された欠陥を修理する冗長線路のプログラミングを放棄することができる。
【0014】
従って、当該の冗長線路のプログラミングを放棄した後、この欠陥は修理される。
【0015】
以下、本発明について図示の実施例を用いて詳細に説明する。
【0016】
その際、
図1は、修理方法の第1の実施例の流れ図、
図2は、図1の流れ図の補完図、
図3は、修理方法の第2の実施例の流れ図、
図4〜10は、図3に示した修理方法の実施のための実施例を示す図、
図11及び12は、図1に示した修理方法の実施のための実施例を示す図
である。
【0017】
図1によると、集積メモリのメモリセルが検査される。後続の各メモリセルの検査のために、アドレスが相応に上昇される。新規行線路の検査の開始の度毎に、カウンタXは0にセットされる。欠陥が検出されると、カウンタXは、1だけ上昇され、カウンタXの状態が限界値Yと比較される。限界値Yは、実際の行線路での修理にとって最大許容可能にプログラミングされた列線路の数に該当する。メモリセルの検査は、即ち、行毎に、欠陥の検出時に修理が列毎に実行される間行われる。欠陥の検出時にカウンタXが限界値Yを超過していない限り、この欠陥は、冗長列線路によって取り除かれる。しかし、カウンタXが限界値Yを超過すると、実際の行線路内で検出された欠陥の修理のためにプログラミングされた冗長列線路のプログラミングが放棄される。続いて、実際の行線路が冗長行線路によって修理される。
【0018】
特に有利には、代替された冗長行線路のエラーが、代替後検査される。このために、最も低い列アドレスの冗長行線路のメモリセルが検査され続ける。冗長行線路のエラーが発見されると、前述のように、先ず、冗長行線路を介して修理される。その数が許容限界値を超過すると、そのプログラミングが放棄され、冗長行線路が他の冗長行線路によって代替される。プログラミングされた冗長行線路のメモリセルの検査は、冗長線路が、そのプログラミングの前に検査されて、続いて、エラーのない冗長線路だけが修理のために利用される場合には、当然省略することができる。
【0019】
本発明修理方法の第1の実施例について、以下、図11及び12を用いて説明する。図11には、左側部分に、集積メモリのメモリセル領域が図示されており、右側部分には、冗長線路を概観した図が示されている。そのために、図11及び12並びに4〜10には、ほぼ同じ表示形式で、これについて一回だけ入れられている。集積メモリのメモリセルMCは、ビット線BLとワード線WLとの交点に設けられている。ビット線BLは、0〜3、ワード線WLは、0〜4でナンバリングされている。欠陥のあるメモリセルMCは、クロスによってマーキングされている。既に冗長線路によって修理されたメモリセルMCは、四角形によってマーキングされている。冗長線路によって既に修理されたメモリセルMCは、四角形によってマーキングされている。円によっては、実際に、つまり、メモリセルMCの丁度最初に検出された欠陥がマーキングされている。図11の右側部分には、分かり易くするために、メモリの、利用される全ての冗長線路が含まれている。図11及び12を用いて説明する実施例では、メモリは2つの冗長ワード線RWL0,RWL1及び冗長ビット線RBL0,RBL1,RBL2を有している。この表からは、この冗長線路のどれが既に正常線路BL,WLの1つの代替のためにプログラミングされているか分かる。その際、0は、所属の冗長線路が未だプログラミングされていないことを意味し、1は、既にプログラミングされていることを意味する。
【0020】
図11の左側部分からも分かることは、欠陥のあるメモリセルMCの修理の仕方である。メモリセル領域の右側には、即ち、各々の正常のビット線BLの代替のためにプログラミングされる冗長ビット線RBLiが記入されており、メモリセル領域の下側には、正常ワード線の代替のためにプログラミングされる冗長ワード線RWLiが記入されている。この場合、図11に図示された状態の前に既に、メモリセルMCが、メモリセルアドレス0,0(即ち、ワード線WL0及びビット線BL0)から始めて、即ち、ワード線WLの方向にシーケンシャルに検査される。メモリセル0,0には、欠陥がない。続いて、メモリセル0,1が検査され(ワード線WL0、ビット線BL1)、その際、欠陥が検出される。この欠陥は、ビット線1が冗長ビット線RBL0によって代替されるようにして修理される。続いて、メモリセルは更にテストされ、その際、直ぐ次のワード線WL1の開始の際に、エラーカウンタXが0にリセットされる。ワード線WL1上の欠陥のあるメモリセル1,0は、冗長ビット線RBL1によって修理され、エラーカウンタXは、値1に上昇される。ビット線BL1は、既に冗長ビット線RBL0によって代替されているので、直ぐ次に検出されるエラーは、アドレス1,2のエラーである。このエラーは、冗長ビット線RBL2によって修理される。エラーカウンタXは、2に上昇される。直ぐ次のものとして、メモリセル1,3の欠陥が検出される。この状態は、図11に示されている。この欠陥は、冗長ビット線によって修理される。つまり、エラーカウンタXは、3に上昇され、従って、同様に値2の限界値Yを超過するからである。この結果、実際のワード線WL1で検出された、アドレス1,0及び1,2の欠陥に基づいて検出された冗長ビット線RBL1及びRBL2のプログラミングが放棄される。それに対して、正常なビット線BL1によって代替される冗長ビット線RBL0のプログラミングは放棄されない。つまり、実際のワード線WL1で検出された欠陥に基づいてプログラミングされないからである。そのプログラミングは、ワード線WL0で検出されたアドレス0,1の欠陥に基づいて行われる。続いて、正常なワード線WL1が冗長ワード線RWL0によって代替される。
【0021】
図12には、集積メモリの、この状態が示されている。限界値Yは、値2に設定される。つまり、新たに、冗長ビット線RBLiの2つがプログラミングのために使用されるからである。これは、冗長ビット線RBL1及びRBL2であり、そのプログラミングは、上述のように、放棄される。メモリセルは、持続して検査され、その結果、直ぐ次の欠陥として、アドレス3,0の欠陥が検出される。これは、冗長ビット線RBLiによって修理される。修理方法は、アナログ式に持続され、その際、冗長ビット線の幾つかのプログラミングは、カウンタXの状態が限界値Yを超過すると常に放棄される。
【0022】
利用されるが、未だプログラミングされていない冗長ビット線RBLiの数が変わると、直ぐ次のワード線WLiの検査開始のために、限界値Yが新たに設定される。図2には、図1の流れ図を補完する部分が示されており、この部分は、A及びBで示した個所で取り出されており、それにより、限界値Yは、例えば、既にプログラミングされた冗長列線路の数が所定値Zを超過した場合に適合される。この場合、相対的に僅かな数の冗長列線路だけがプログラミングのために利用され、その結果、限界値Yを値Y′に低減する必要がある。
【0023】
図3には、本発明の修理方法の第2の実施例の流れ図が示されている。メモリセルは、アドレスADR=0から始まってシーケンシャルに検査される。エラーが検出されない限り、アドレスは連続して増分される。最後のアドレスに達しても、修理不可能な欠陥が残っていない場合、集積回路は修理されたものとされ、修理方法は終了される。欠陥のあるメモリセルが検出されると即座に、冗長線路をプログラミングのために未だ利用できる限り、この欠陥の修理は、当該行線路又は当該列線路を相応の冗長線路によって代替することによって行われる。しかし、既に全ての冗長線路がプログラミングされている場合、冗長線路のプログラミングは放棄され、その結果、元の正常な列乃至行線路が再度アドレッシングされる。続いて、全てのメモリセルが、スタートアドレスADR=0から開始して、新規にシーケンシャルに検査される。その際、最後に検出された欠陥よりもアドレスが前の欠陥が検出されない場合、プログラミングが放棄される冗長線路によって修理された欠陥が、他の冗長線路によって(つまり、複数回)修理される。従って、最後に検出された欠陥の修理のために空けられた冗長線路を使用することができる。しかし、最後に検出された欠陥のアドレスよりも低いアドレスの欠陥が検出された場合、当該冗長線路のプログラミングの放棄が取り消される。つまり、そのプログラミングの放棄の前にプログラミングされていたのと全く同様にして新たにプログラミングされる。つまり、この冗長線路は、実際の欠陥の修理のためには利用できない。その代わりに、冗長線路の他の線路のプログラミングが放棄され、セルが新規に検査される。この方法は、冗長線路の1つのプログラミングが放棄されるか、又は、実際の欠陥を修理できないまま、全ての冗長線路のプログラミングが順次放棄される迄、繰り返される。この後者の場合、チップは、欠陥があるとされ、修理方法が終了される。
【0024】
以下、図4〜10を用いて、図3に示した修理方法の具体的な実施例について説明する。この実施例では、集積メモリは、冗長ワード線RWL0,RWL1及び2つの冗長ビット線RBL0,RBL1を利用する。欠陥のあるメモリセルMCは、メモリセル領域内の交点によって特徴付けられている。この交点は、実際の検出された欠陥を示す。検出された欠陥の修理は、この実施例では、図の右側部分に示された表の列順序で行われる。アドレス0,1(ワード線WL0,ビット線BL1)の第1の欠陥の修理のためには、従って、冗長ワード線RWL0が使用される。ポインタPは、その都度直ぐ次のものとして使用すべき冗長線路を指示する。
【0025】
図5には、ワード線WL0がアドレスにより冗長ワード線RBL0によって代替される集積メモリが示されている。ポインタPは、直ぐ次のものとしてプログラミングすべき冗長線路RWL1を指示する。メモリセルの検査は、シーケンシャルに続行され、直ぐ次のものとして、メモリセル1,0の欠陥が検出される。図6によると、この欠陥は、冗長ワード線RWL1のプログラミングによって修理される。その際、自動的に、ワード線WL1上の他の欠陥も修理される(これは検査する必要はない)。この際、前提とされているのは、プログラミングされる冗長線路は、それぞれエラーがないということである。これは、そのプログラミングの前に実行されるテストによって検出することができる。その際、エラーなしとして検出された冗長線路は、修理のために利用される。
【0026】
直ぐ次のワード線WL2には欠陥がないので、直ぐ次に検出される欠陥は、アドレス3,0の欠陥である。ポインタPは、その間、第3の冗長線路RBひ0を指示し、その結果、実際の欠陥は、冗長ビット線RBL0によって代替される。これは、図7に示されている。図8によると、アドレス3,1の直ぐ次の欠陥は、冗長ビット線RBL1によって代替される。
【0027】
直ぐ次に検出されたアドレス3,3の欠陥は、最早直ぐには修理することができないので(つまり、既に全ての冗長線路がプログラミングされ、ポインタPは、第1の冗長線路RWL0を指示する。この実施例では、ポインタPが指示する(これは、第1のものとしてプログラミングされる冗長線路RBL0である)冗長線路のプログラミングが放棄される。冗長ワード線RWL0によって今まで修理された1つの欠陥は、アドレス0,1の欠陥であり、この欠陥は、更に冗長ビット線RBL1のプログラミングによっても取り除かれるので、全てのメモリセルの次ぎのテストの場合に、アドレスが実際の、アドレス3,3の欠陥の前にある欠陥は検出されない。従って、そのプログラミングの放棄によって、空き状態になった冗長ワード線RWL0をメモリセル3,3の欠陥の修理のために使用することができる。この状態は、図9に示されている。ポインタPは、直ぐ次の冗長線路に進められる。メモリテストは、未だ検査されていないメモリセルMCを用いて続行されて、アドレス4,2の欠陥が検出される。続いて、ポインタPが指示している冗長ワード線RWL1のプログラミングが取り消される。メモリセルは、アドレス0,0から始めて新たに検査され、その際、アドレス1,2の欠陥が第1の欠陥として検出される。このアドレスは、実際の欠陥のアドレス4,2よりも小さい。従って、冗長ワード線RWL1のプログラミングの放棄が取り消される。
【0028】
ポインタは、直ぐ次の冗長線路RWL0に進められる(図10)。実際の、アドレス4,2の欠陥は依然として修理されていないので、この冗長線路RBL0のプログラミングは放棄される。メモリセルは、スタートアドレス0,0から始めて新たにテストされる。その際、アドレス4,2の実際の欠陥の前にある欠陥は検出されない。これは、アドレス1,0及び3,0の欠陥が予め冗長ワード線RBL1及びRWL0によって修理される点にある。つまり、空き状態になった冗長ビット線RBL0は、実際の欠陥の修理のためにプログラミングすることができる。この状態は、図10に示されている。ポインタPは、直ぐ次のプログラミングされる冗長線路RBL1に進められる。最後のものとして、欠陥のないアドレス4,3のメモリセルが検査される。従って、完全に修理された集積メモリでの修理方法が閉じられる。
【図面の簡単な説明】
【図1】 修理方法の第1の実施例の流れ図
【図2】 図1の流れ図の補完図
【図3】 修理方法の第2の実施例の流れ図
【図4】 図3に示した修理方法の実施のための実施例を示す図
【図5】 図3に示した修理方法の実施のための実施例を示す図
【図6】 図3に示した修理方法の実施のための実施例を示す図
【図7】 図3に示した修理方法の実施のための実施例を示す図
【図8】 図3に示した修理方法の実施のための実施例を示す図
【図9】 図3に示した修理方法の実施のための実施例を示す図
【図10】 図3に示した修理方法の実施のための実施例を示す図
【図11】 図1に示した修理方法の実施のための実施例を示す図
【図12】 図1に示した修理方法の実施のための実施例を示す図
Claims (4)
- 行線路(WL)と列線路(BL)との交点に設けられた集積メモリの欠陥のあるメモリセル(MC)の、冗長行線路(RWL)及び冗長列線路(RBL)のリバーシブルプログラミングによる修理用方法において、
以下の各ステップ:
−メモリセル(M C )は行毎に欠陥が検査され、
−丁度検査したメモリセル(M C )に欠陥が検出された場合、リバーシブルプログラミングされた冗長列線路RB L の数(X)が所定限界値(Y)を超過しない限りで、当該列線路(B L )が冗長列線路(RB L )によって代替され、
−前記限界値(Y)の超過の際、当該行線路(W L )内で検出された欠陥に基づいて行われる冗長列線路(RB L )の全てのプログラミングが放棄され、
−前記行線路(W L )は、冗長行線路(RW L )の1つによって代替される
各ステップを有していることを特徴とする修理用方法。 - 限界値(Y)は、検査中変えられる請求項1記載の方法。
- 行線路(W L )と列線路(B L )との交点に設けられた集積メモリの欠陥のあるメモリセル(M C )の、冗長行線路(RW L )及び冗長列線路(RB L )のリバーシブルプログラミングによる修理用方法において、
以下の各ステップ:
−メモリセル(M C )は、スタートアドレスから開始して検査され、
−全ての冗長線路(RW L ,RB L )がプログラミングされた後、別の欠陥の検出時に、各冗長線路の内の1つのプログラミングは放棄され、
−前記メモリセル(M C )は、続いて前記スタートアドレスから開始して新たに検査され、
−その際、アドレスが別の欠陥の前にある欠陥が検出されると即座に、相応の冗長線路(RW L ,RB L )のプログラミングの放棄が取り消され、
−続いて、3つの先行の方法ステップが、前記各冗長線路(RW L ,RB L )の他の線路のプログラミングの放棄に関して繰り返され、
−それに続く、前記メモリセル(M C )の検査の間、前記冗長線路の内の1つのプログラミングを放棄した後、アドレスが別の欠陥の前にある欠陥が検出されないと即座に、前記別の欠陥は、前記プログラミングの放棄によって空き状態になった冗長線路を用いて修理される
各ステップを有していることを特徴とする修理用方法。 - 別の欠陥の検出後、全ての冗長線路(RBL,RWL)のプログラミングの順次実行される放棄により、これまで検出された全ての欠陥の修理を行うことができないようにされる請求項3記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19838861A DE19838861A1 (de) | 1998-08-26 | 1998-08-26 | Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Speichers |
DE19838861.6 | 1998-08-26 | ||
PCT/DE1999/002571 WO2000013087A1 (de) | 1998-08-26 | 1999-08-17 | Verfahren zur reparatur von defekten speicherzellen eines integrierten speichers |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002523856A JP2002523856A (ja) | 2002-07-30 |
JP3734709B2 true JP3734709B2 (ja) | 2006-01-11 |
Family
ID=7878822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000568008A Expired - Fee Related JP3734709B2 (ja) | 1998-08-26 | 1999-08-17 | 集積メモリの欠陥のあるメモリセルの修理用方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6418069B2 (ja) |
EP (1) | EP1105802B1 (ja) |
JP (1) | JP3734709B2 (ja) |
KR (1) | KR100404016B1 (ja) |
DE (2) | DE19838861A1 (ja) |
TW (1) | TW440855B (ja) |
WO (1) | WO2000013087A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19901206C2 (de) | 1999-01-14 | 2003-02-06 | Infineon Technologies Ag | Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Halbleiterspeichers |
US20020133769A1 (en) * | 2001-03-15 | 2002-09-19 | Cowles Timothy B. | Circuit and method for test and repair |
US6904552B2 (en) * | 2001-03-15 | 2005-06-07 | Micron Technolgy, Inc. | Circuit and method for test and repair |
JP2002343098A (ja) * | 2001-05-18 | 2002-11-29 | Mitsubishi Electric Corp | 半導体記憶装置の試験方法 |
US6968479B2 (en) * | 2002-03-06 | 2005-11-22 | Hewlett-Packard Development Company, L.P. | Verifying data in a data storage device |
US7509543B2 (en) * | 2003-06-17 | 2009-03-24 | Micron Technology, Inc. | Circuit and method for error test, recordation, and repair |
JP2006185569A (ja) * | 2004-12-01 | 2006-07-13 | Toshiba Corp | 半導体記憶装置 |
JP2006228330A (ja) * | 2005-02-17 | 2006-08-31 | Toshiba Corp | 半導体記憶装置 |
US7260004B2 (en) * | 2006-01-12 | 2007-08-21 | International Busniess Machines Corporation | Method and apparatus for increasing yield in a memory circuit |
KR101314037B1 (ko) * | 2007-04-26 | 2013-10-01 | 에이저 시스템즈 엘엘시 | 메모리 복구 회로, 집적 회로, 자동화 테스트 설비 장치 및 불량 복구 시스템 |
JP4877396B2 (ja) * | 2010-01-20 | 2012-02-15 | 日本電気株式会社 | メモリ障害処理システム、および、メモリ障害処理方法 |
US11133042B2 (en) | 2016-06-27 | 2021-09-28 | SK Hynix Inc. | Semiconductor memory system and semiconductor memory device, which can be remotely initialized |
US10181346B2 (en) | 2016-08-02 | 2019-01-15 | SK Hynix Inc. | Semiconductor devices and operations thereof |
KR102592359B1 (ko) | 2016-06-27 | 2023-10-20 | 에스케이하이닉스 주식회사 | 반도체장치 |
US11217286B2 (en) | 2016-06-27 | 2022-01-04 | SK Hynix Inc. | Semiconductor memory device with power down operation |
US10037788B2 (en) * | 2016-08-02 | 2018-07-31 | SK Hynix Inc. | Semiconductor devices and semiconductor systems |
US10157097B2 (en) * | 2016-08-11 | 2018-12-18 | SK Hynix Inc. | Redundant bytes utilization in error correction code |
US11682471B2 (en) | 2020-05-28 | 2023-06-20 | International Business Machines Corporation | Dual damascene crossbar array for disabling a defective resistive switching device in the array |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4586178A (en) | 1983-10-06 | 1986-04-29 | Eaton Corporation | High speed redundancy processor |
JP2842923B2 (ja) * | 1990-03-19 | 1999-01-06 | 株式会社アドバンテスト | 半導体メモリ試験装置 |
US5206583A (en) * | 1991-08-20 | 1993-04-27 | International Business Machines Corporation | Latch assisted fuse testing for customized integrated circuits |
US6026505A (en) * | 1991-10-16 | 2000-02-15 | International Business Machines Corporation | Method and apparatus for real time two dimensional redundancy allocation |
FR2699301B1 (fr) * | 1992-12-16 | 1995-02-10 | Sgs Thomson Microelectronics | Procédé de traitement d'éléments défectueux dans une mémoire. |
JP3774500B2 (ja) * | 1995-05-12 | 2006-05-17 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JPH1064294A (ja) * | 1996-08-20 | 1998-03-06 | Advantest Corp | メモリデバイスの不良救済解析方法 |
DE19725581C2 (de) | 1997-06-17 | 2000-06-08 | Siemens Ag | Verfahren zur Funktionsüberprüfung von Speicherzellen eines integrierten Speichers |
-
1998
- 1998-08-26 DE DE19838861A patent/DE19838861A1/de not_active Withdrawn
-
1999
- 1999-08-17 WO PCT/DE1999/002571 patent/WO2000013087A1/de active IP Right Grant
- 1999-08-17 DE DE59901516T patent/DE59901516D1/de not_active Expired - Lifetime
- 1999-08-17 JP JP2000568008A patent/JP3734709B2/ja not_active Expired - Fee Related
- 1999-08-17 EP EP99952423A patent/EP1105802B1/de not_active Expired - Lifetime
- 1999-08-17 KR KR10-2001-7002435A patent/KR100404016B1/ko not_active IP Right Cessation
- 1999-08-19 TW TW088114175A patent/TW440855B/zh not_active IP Right Cessation
-
2001
- 2001-02-26 US US09/793,789 patent/US6418069B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20010017806A1 (en) | 2001-08-30 |
KR100404016B1 (ko) | 2003-11-05 |
JP2002523856A (ja) | 2002-07-30 |
EP1105802A1 (de) | 2001-06-13 |
US6418069B2 (en) | 2002-07-09 |
DE19838861A1 (de) | 2000-03-02 |
WO2000013087A1 (de) | 2000-03-09 |
DE59901516D1 (de) | 2002-06-27 |
EP1105802B1 (de) | 2002-05-22 |
KR20010072986A (ko) | 2001-07-31 |
TW440855B (en) | 2001-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3734709B2 (ja) | 集積メモリの欠陥のあるメモリセルの修理用方法 | |
US7490274B2 (en) | Method and apparatus for masking known fails during memory tests readouts | |
DE19820442A1 (de) | Verfahren zum Prüfen von Speicheroperationen unter Verwendung einer Selbstreparaturschaltung und zum Sperren von Speicherstellen auf Dauer | |
US20030084386A1 (en) | ECC Based system and method for repairing failed memory elements | |
JPH1074396A (ja) | 半導体記憶装置 | |
JPS63239696A (ja) | 冗長回路付メモリの試験装置 | |
US20080282107A1 (en) | Method and Apparatus for Repairing Memory | |
US20010006481A1 (en) | Integrated semiconductor memory with a memory unit for storing addresses of defective memory cells | |
US20050066226A1 (en) | Redundant memory self-test | |
DE102004028340A1 (de) | Verringern von Speicherausfällen in integrierten Schaltungen | |
JP4230061B2 (ja) | 不良救済解析器を搭載したメモリ試験装置 | |
JP2005100542A (ja) | 半導体記憶装置とそのテスト方法 | |
JP3930446B2 (ja) | 半導体装置 | |
JP2001023397A (ja) | 半導体メモリのテスト方法及び半導体メモリ | |
JP4215723B2 (ja) | 集積回路 | |
US6621751B1 (en) | Method and apparatus for programming row redundancy fuses so decoding matches internal pattern of a memory array | |
JPH076597A (ja) | メモリ内の欠陥素子の処理方法 | |
US7257733B2 (en) | Memory repair circuit and method | |
JPH03160697A (ja) | 不揮発性半導体記憶装置 | |
JPH03160698A (ja) | 不揮発性半導体記憶装置 | |
US6292414B1 (en) | Method for repairing defective memory cells of an integrated semiconductor memory | |
JPH07262791A (ja) | 半導体記憶装置 | |
JP2741878B2 (ja) | メモリデバイス試験装置 | |
JPH06310581A (ja) | 半導体記憶装置の検査方法、及び検査装置 | |
WO2001054134A2 (de) | Testverfahren für einen datenspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040714 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041012 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050922 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |