JP2002523856A - 集積メモリの欠陥のあるメモリセルの修理用方法 - Google Patents

Abstract

(57)【要約】 メモリセル（Ｍ_Ｃ）を相互に検査し、検査された各メモリセルの欠陥の検出に直ぐ続いて、当該行線路（Ｗ_Ｌ）又は当該列線路（Ｂ_Ｌ）を冗長線路（ＲＷ_Ｌ，ＲＢ_Ｌ）のプログラミングによって代替する。所定数の冗長線路がプログラミングされた後、別の欠陥が検出された場合、各冗長線路の内の少なくとも１つの冗長線路のプログラミングを放棄する。この冗長線路（ＲＷ_Ｌ，ＲＢ_Ｌ）を、他のメモリセル（Ｍ_Ｃ）の欠陥の修理のためにプログラミングする。

Description

【発明の詳細な説明】

【０００１】 本発明は、集積メモリの欠陥のあるメモリセルの修理用方法に関する。

【０００２】 米国特許第５４１０６８７号明細書には、その種の方法が記載されている。そ
こでは、行と列との交点にあるメモリの個別メモリセルがテストされる。各列及
び各行に、メモリはエラーカウンタを有しており、このエラーカウンタで、この
列乃至行で検出されたエラーが加算される。全てのメモリセルが検査された後、
エラーカウンタ内に記憶された情報に基づいて、欠陥のあるメモリセルが、冗長
列及び行線路を用いて修理される。既述の方法は、当該方法の実施に必要なエラ
ーカウンタが比較的大きな所要スペースを必要とするという欠点を有している。

【０００３】 米国特許第５２０６５８３号明細書には、冗長エレメントの持続的なプログラ
ミング用の切り離し可能な結合部（フューズ）を有する集積回路が記載されてい
る。この集積回路は、更にヒューズに並列接続されたリバーシブルプログラミン
グ可能なエレメントを、冗長エレメントのリバーシブルプログラミングのテスト
のために使用されるラッチの形式で有している。

【０００４】 従って、本発明が基づく課題は、必要なハードウエアコンポーネントができる
限り僅かな所要面しか必要としない、集積メモリの欠陥のあるメモリセルの修理
方法を提供することである。

【０００５】 本発明によると、この課題は、請求項１記載の方法により解決される。本発明
の有利な実施例は、従属請求項から得られる。

【０００６】 本発明の方法は、以下のステップを有している： −メモリセルを相互に検査し、 −検査された各メモリセルの欠陥の検出に直ぐ続いて、当該行線路又は当該列線
路を冗長線路のプログラミングによって代替し、 −所定数の冗長線路がプログラミングされた後、別の欠陥が検出された場合、少
なくとも１つの冗長線路のプログラミングを放棄し、 −この冗長線路を、他のメモリセルの欠陥の修理のためにプログラミングする ステップを有している。

【０００７】 列線路は、例えば、ビット線であり、行線路は、集積メモリのワード線である
。他の実施例では、列線路はワード線であり、行線路はメモリのビット線である
。

【０００８】 この方法の有する利点は、（冒頭に記載した米国特許第５４１０６８７号明細
書の場合とは異なり）、検査すべき列線路及び行線路にエラーカウンタは必要と
しないという点にあり、つまり、欠陥の検出の直ぐ後その都度欠陥を修理するか
らである。それにも拘わらず、実行すべき修理を所定のように最適化するために
、予めプログラミングされた冗長線路の数に依存して、少なくとも１つの冗長線
路をプログラミングし、その結果、続いて、この冗長線路を用いて、事後に検出
された欠陥を修理することができる。

【０００９】 冗長線路のリバーシブルプログラミングは、例えば、リバーシブルプログラミ
ング可能な要素、例えば、米国特許第５２０６５８３号明細書に記載されたラッ
チを用いて行うことができる。本発明の修理方法の特徴は、極めて僅かなハード
ウエアコストにあり、その結果、特に、修理すべき集積メモリの自己テスト及び
自己修理の実行のために適している。つまり、修理方法の実行のために必要な全
ての構成要素は、集積メモリの構成部分であり、乃至、同じ集積回路上に設けら
れている。他方、本発明の方法は、ソフトウェアにより実行してもよく、又は、
集積メモリを外部テスターによって実行してもよいことは当然である。

【００１０】 修理方法の第１の実施例によると、メモリセルは行毎に欠陥が検査され、丁度
検査したメモリセルに欠陥が検出された場合、当該列線路が冗長列線路によって
代替される（但し、その際、プログラミングされた冗長列線路の数が所定限界値
を超過しない限りで）。限界値の超過の際、当該行線路内で検出された欠陥に基
づいて行われる冗長列線路の全てのプログラミングが放棄され、当該行線路は、
冗長行線路の１つによって代替される。

【００１１】 この実施例では、公知の欠陥の修理は、テスト方向に対して垂直方向に行われ
る。即ち、行毎に検査され、先ず、列毎に代替される。既に使用された冗長列線
路の数が限界値を超過して初めて、先ず部分的に先行プログラミングが放棄され
る。何れにせよ、当該行線路内で検出された欠陥に基づいてプログラミングされ
る冗長列線路のプログラミングだけが取り消される。当該行線路は、続いて冗長
行線路によって代替され、予め検査された行線路に基づいて行われた冗長列線路
のプログラミングは放棄されないので、既述のように、冗長線路が十分に存在す
る場合、検出された全ての欠陥は、メモリセルの一回の検査を実行する間に修理
される。

【００１２】 修理方法の、この実施例の実施によると、プログラミングすべき冗長列線路の
数の限界値は、検査の間に変わる。こうすることによって、未だプログラミング
されていない冗長列線路の既存の数に適合させることができる。

【００１３】 修理方法の他の実施例によると、メモリセルは、スタートアドレスから開始し
て検査される。全ての冗長線路がプログラミングされた後、別の欠陥の検出時に
、冗長線路のプログラミングは放棄される。メモリセルは、続いてスタートアド
レスから開始して新たに検査される。その際、アドレスが別の欠陥の前にある欠
陥が検出されると即座に、相応の冗長線路のプログラミングの放棄が取り消され
る。即ち、相応の冗長線路は、そのプログラミングの放棄前と同じ通常線路の代
替のためにプログラミングされる。続いて、３つの先行の方法ステップが、各冗
長線路の他の線路のプログラミングの放棄に関して繰り返される。それに続く、
メモリセルの検査の間、冗長線路の内の１つのプログラミングを放棄した後、ア
ドレスが別の欠陥の前にある欠陥が検出されないと即座に、この別の欠陥は、そ
のプログラミングの放棄によって空き状態になった冗長線路を用いて修理される
。

【００１４】 本発明の、この実施例により、単に、既に検出され、更に既に他の冗長線路に
よって問題を解決された欠陥を修理する冗長線路のプログラミングを放棄するこ
とができる。

【００１５】 従って、当該の冗長線路のプログラミングを放棄した後、この欠陥は修理され
る。

【００１６】 以下、本発明について図示の実施例を用いて詳細に説明する。

【００１７】 その際、 図１は、修理方法の第１の実施例の流れ図、 図２は、図１の流れ図の補完図、 図３は、修理方法の第２の実施例の流れ図、 図４〜１０は、図３に示した修理方法の実施のための実施例を示す図、 図１１及び１２は、図１に示した修理方法の実施のための実施例を示す図 である。

【００１８】 図１によると、集積メモリのメモリセルが検査される。後続の各メモリセルの
検査のために、アドレスが相応に上昇される。新規行線路の検査の開始の度毎に
、カウンタＸは０にセットされる。欠陥が検出されると、カウンタＸは、１だけ
上昇され、カウンタＸの状態が限界値Ｙと比較される。限界値Ｙは、実際の行線
路での修理にとって最大許容可能にプログラミングされた列線路の数に該当する
。メモリセルの検査は、即ち、行毎に、欠陥の検出時に修理が列毎に実行される
間行われる。欠陥の検出時にカウンタＸが限界値Ｙを超過していない限り、この
欠陥は、冗長列線路によって取り除かれる。しかし、カウンタＸが限界値Ｙを超
過すると、実際の行線路内で検出された欠陥の修理のためにプログラミングされ
た冗長列線路のプログラミングが放棄される。続いて、実際の行線路が冗長行線
路によって修理される。

【００１９】 特に有利には、代替された冗長行線路のエラーが、代替後検査される。このた
めに、最も低い列アドレスの冗長行線路のメモリセルが検査され続ける。冗長行
線路のエラーが発見されると、前述のように、先ず、冗長行線路を介して修理さ
れる。その数が許容限界値を超過すると、そのプログラミングが放棄され、冗長
行線路が他の冗長行線路によって代替される。プログラミングされた冗長行線路
のメモリセルの検査は、冗長線路が、そのプログラミングの前に検査されて、続
いて、エラーのない冗長線路だけが修理のために利用される場合には、当然省略
することができる。

【００２０】 本発明修理方法の第１の実施例について、以下、図１１及び１２を用いて説明
する。図１１には、左側部分に、集積メモリのメモリセル領域が図示されており
、右側部分には、冗長線路を概観した図が示されている。そのために、図１１及
び１２並びに４〜１０には、ほぼ同じ表示形式で、これについて一回だけ入れら
れている。集積メモリのメモリセルＭ_Ｃは、ビット線Ｂ_Ｌとワード線Ｗ_Ｌとの交
点に設けられている。ビット線Ｂ_Ｌは、０〜３、ワード線Ｗ_Ｌは、０〜４でナン
バリングされている。欠陥のあるメモリセルＭ_Ｃは、クロスによってマーキング
されている。既に冗長線路によって修理されたメモリセルＭ_Ｃは、四角形によっ
てマーキングされている。冗長線路によって既に修理されたメモリセルＭ_Ｃは、
四角形によってマーキングされている。円によっては、実際に、つまり、メモリ
セルＭ_Ｃの丁度最初に検出された欠陥がマーキングされている。図１１の右側部
分には、分かり易くするために、メモリの、利用される全ての冗長線路が含まれ
ている。図１１及び１２を用いて説明する実施例では、メモリは２つの冗長ワー
ド線ＲＷ_Ｌ０，ＲＷ_Ｌ１及び冗長ビット線ＲＢ_Ｌ０，ＲＢ_Ｌ１，ＲＢ_Ｌ２を有し
ている。この表からは、この冗長線路のどれが既に正常線路Ｂ_Ｌ，Ｗ_Ｌの１つの
代替のためにプログラミングされているか分かる。その際、０は、所属の冗長線
路が未だプログラミングされていないことを意味し、１は、既にプログラミング
されていることを意味する。

【００２１】 図１１の左側部分からも分かることは、欠陥のあるメモリセルＭ_Ｃの修理の仕
方である。メモリセル領域の右側には、即ち、各々の正常のビット線Ｂ_Ｌの代替
のためにプログラミングされる冗長ビット線ＲＢ_Ｌｉが記入されており、メモリ
セル領域の下側には、正常ワード線の代替のためにプログラミングされる冗長ワ
ード線ＲＷ_Ｌｉが記入されている。この場合、図１１に図示された状態の前に既
に、メモリセルＭ_Ｃが、メモリセルアドレス０，０（即ち、ワード線Ｗ_Ｌ０及び
ビット線Ｂ_Ｌ０）から始めて、即ち、ワード線Ｗ_Ｌの方向にシーケンシャルに検
査される。メモリセル０，０には、欠陥がない。続いて、メモリセル０，１が検
査され（ワード線Ｗ_Ｌ０、ビット線Ｂ_Ｌ１）、その際、欠陥が検出される。この
欠陥は、ビット線１が冗長ビット線ＲＢ_Ｌ０によって代替されるようにして修理
される。続いて、メモリセルは更にテストされ、その際、直ぐ次のワード線Ｗ_{Ｌ １} の開始の際に、エラーカウンタＸが０にリセットされる。ワード線Ｗ_Ｌ１上の
欠陥のあるメモリセル１，０は、冗長ビット線ＲＢ_Ｌ１によって修理され、エラ
ーカウンタＸは、値１に上昇される。ビット線Ｂ_Ｌ１は、既に冗長ビット線ＲＢ _Ｌ０ によって代替されているので、直ぐ次に検出されるエラーは、アドレス１，
２のエラーである。このエラーは、冗長ビット線ＲＢ_Ｌ２によって修理される。
エラーカウンタＸは、２に上昇される。直ぐ次のものとして、メモリセル１，３
の欠陥が検出される。この状態は、図１１に示されている。この欠陥は、冗長ビ
ット線によって修理される。つまり、エラーカウンタＸは、３に上昇され、従っ
て、同様に値２の限界値Ｙを超過するからである。この結果、実際のワード線Ｗ _Ｌ１ で検出された、アドレス１，０及び１，２の欠陥に基づいて検出された冗長
ビット線ＲＢ_Ｌ１及びＲＢ_Ｌ２のプログラミングが放棄される。それに対して、
正常なビット線Ｂ_Ｌ１によって代替される冗長ビット線ＲＢ_Ｌ０のプログラミン
グは放棄されない。つまり、実際のワード線Ｗ_Ｌ１で検出された欠陥に基づいて
プログラミングされないからである。そのプログラミングは、ワード線Ｗ_Ｌ０で
検出されたアドレス０，１の欠陥に基づいて行われる。続いて、正常なワード線
Ｗ_Ｌ１が冗長ワード線ＲＷ_Ｌ０によって代替される。

【００２２】 図１２には、集積メモリの、この状態が示されている。限界値Ｙは、値２に設
定される。つまり、新たに、冗長ビット線ＲＢ_Ｌｉの２つがプログラミングのた
めに使用されるからである。これは、冗長ビット線ＲＢ_Ｌ１及びＲＢ_Ｌ２であり
、そのプログラミングは、上述のように、放棄される。メモリセルは、持続して
検査され、その結果、直ぐ次の欠陥として、アドレス３，０の欠陥が検出される
。これは、冗長ビット線ＲＢ_Ｌｉによって修理される。修理方法は、アナログ式
に持続され、その際、冗長ビット線の幾つかのプログラミングは、カウンタＸの
状態が限界値Ｙを超過すると常に放棄される。

【００２３】 利用されるが、未だプログラミングされていない冗長ビット線ＲＢ_Ｌｉの数が
変わると、直ぐ次のワード線Ｗ_Ｌｉの検査開始のために、限界値Ｙが新たに設定
される。図２には、図１の流れ図を補完する部分が示されており、この部分は、
Ａ及びＢで示した個所で取り出されており、それにより、限界値Ｙは、例えば、
既にプログラミングされた冗長列線路の数が所定値Ｚを超過した場合に適合され
る。この場合、相対的に僅かな数の冗長列線路だけがプログラミングのために利
用され、その結果、限界値Ｙを値Ｙ′に低減する必要がある。

【００２４】 図３には、本発明の修理方法の第２の実施例の流れ図が示されている。メモリ
セルは、アドレスＡＤＲ＝０から始まってシーケンシャルに検査される。エラー
が検出されない限り、アドレスは連続して増分される。最後のアドレスに達して
も、修理不可能な欠陥が残っていない場合、集積回路は修理されたものとされ、
修理方法は終了される。欠陥のあるメモリセルが検出されると即座に、冗長線路
をプログラミングのために未だ利用できる限り、この欠陥の修理は、当該行線路
又は当該列線路を相応の冗長線路によって代替することによって行われる。しか
し、既に全ての冗長線路がプログラミングされている場合、冗長線路のプログラ
ミングは放棄され、その結果、元の正常な列乃至行線路が再度アドレッシングさ
れる。続いて、全てのメモリセルが、スタートアドレスＡＤＲ＝０から開始して
、新規にシーケンシャルに検査される。その際、最後に検出された欠陥よりもア
ドレスが前の欠陥が検出されない場合、プログラミングが放棄される冗長線路に
よって修理された欠陥が、他の冗長線路によって（つまり、複数回）修理される
。従って、最後に検出された欠陥の修理のために空けられた冗長線路を使用する
ことができる。しかし、最後に検出された欠陥のアドレスよりも低いアドレスの
欠陥が検出された場合、当該冗長線路のプログラミングの放棄が取り消される。
つまり、そのプログラミングの放棄の前にプログラミングされていたのと全く同
様にして新たにプログラミングされる。つまり、この冗長線路は、実際の欠陥の
修理のためには利用できない。その代わりに、冗長線路の他の線路のプログラミ
ングが放棄され、セルが新規に検査される。この方法は、冗長線路の１つのプロ
グラミングが放棄されるか、又は、実際の欠陥を修理できないまま、全ての冗長
線路のプログラミングが順次放棄される迄、繰り返される。この後者の場合、チ
ップは、欠陥があるとされ、修理方法が終了される。

【００２５】 以下、図４〜１０を用いて、図３に示した修理方法の具体的な実施例について
説明する。この実施例では、集積メモリは、冗長ワード線ＲＷ_Ｌ０，ＲＷ_Ｌ１及
び２つの冗長ビット線ＲＢ_Ｌ０，ＲＢ_Ｌ１を利用する。欠陥のあるメモリセルＭ
Ｃは、メモリセル領域内の交点によって特徴付けられている。この交点は、実際
の検出された欠陥を示す。検出された欠陥の修理は、この実施例では、図の右側
部分に示された表の列順序で行われる。アドレス０，１（ワード線Ｗ_Ｌ０，ビッ
ト線Ｂ_Ｌ１）の第１の欠陥の修理のためには、従って、冗長ワード線ＲＷ_Ｌ０が
使用される。ポインタＰは、その都度直ぐ次のものとして使用すべき冗長線路を
指示する。

【００２６】 図５には、ワード線Ｗ_Ｌ０がアドレスにより冗長ワード線ＲＢ_Ｌ０によって代
替される集積メモリが示されている。ポインタＰは、直ぐ次のものとしてプログ
ラミングすべき冗長線路ＲＷ_Ｌ１を指示する。メモリセルの検査は、シーケンシ
ャルに続行され、直ぐ次のものとして、メモリセル１，０の欠陥が検出される。
図６によると、この欠陥は、冗長ワード線ＲＷ_Ｌ１のプログラミングによって修
理される。その際、自動的に、ワード線Ｗ_Ｌ１上の他の欠陥も修理される（これ
は検査する必要はない）。この際、前提とされているのは、プログラミングされ
る冗長線路は、それぞれエラーがないということである。これは、そのプログラ
ミングの前に実行されるテストによって検出することができる。その際、エラー
なしとして検出された冗長線路は、修理のために利用される。

【００２７】 直ぐ次のワード線Ｗ_Ｌ２には欠陥がないので、直ぐ次に検出される欠陥は、ア
ドレス３，０の欠陥である。ポインタＰは、その間、第３の冗長線路ＲＢひ０を
指示し、その結果、実際の欠陥は、冗長ビット線ＲＢ_Ｌ０によって代替される。
これは、図７に示されている。図８によると、アドレス３，１の直ぐ次の欠陥は
、冗長ビット線ＲＢ_Ｌ１によって代替される。

【００２８】 直ぐ次に検出されたアドレス３，３の欠陥は、最早直ぐには修理することがで
きないので（つまり、既に全ての冗長線路がプログラミングされ、ポインタＰは
、第１の冗長線路ＲＷ_Ｌ０を指示する。この実施例では、ポインタＰが指示する
（これは、第１のものとしてプログラミングされる冗長線路ＲＢ_Ｌ０である）冗
長線路のプログラミングが放棄される。冗長ワード線ＲＷ_Ｌ０によって今まで修
理された１つの欠陥は、アドレス０，１の欠陥であり、この欠陥は、更に冗長ビ
ット線ＲＢ_Ｌ１のプログラミングによっても取り除かれるので、全てのメモリセ
ルの次ぎのテストの場合に、アドレスが実際の、アドレス３，３の欠陥の前にあ
る欠陥は検出されない。従って、そのプログラミングの放棄によって、空き状態
になった冗長ワード線ＲＷ_Ｌ０をメモリセル３，３の欠陥の修理のために使用す
ることができる。この状態は、図９に示されている。ポインタＰは、直ぐ次の冗
長線路に進められる。メモリテストは、未だ検査されていないメモリセルＭ_Ｃを
用いて続行されて、アドレス４，２の欠陥が検出される。続いて、ポインタＰが
指示している冗長ワード線ＲＷ_Ｌ１のプログラミングが取り消される。メモリセ
ルは、アドレス０，０から始めて新たに検査され、その際、アドレス１，２の欠
陥が第１の欠陥として検出される。このアドレスは、実際の欠陥のアドレス４，
２よりも小さい。従って、冗長ワード線ＲＷ_Ｌ１のプログラミングの放棄が取り
消される。

【００２９】 ポインタは、直ぐ次の冗長線路ＲＷ_Ｌ０に進められる（図１０）。実際の、ア
ドレス４，２の欠陥は依然として修理されていないので、この冗長線路ＲＢ_Ｌ０ のプログラミングは放棄される。メモリセルは、スタートアドレス０，０から始
めて新たにテストされる。その際、アドレス４，２の実際の欠陥の前にある欠陥
は検出されない。これは、アドレス１，０及び３，０の欠陥が予め冗長ワード線
ＲＢ_Ｌ１及びＲＷ_Ｌ０によって修理される点にある。つまり、空き状態になった
冗長ビット線ＲＢ_Ｌ０は、実際の欠陥の修理のためにプログラミングすることが
できる。この状態は、図１０に示されている。ポインタＰは、直ぐ次のプログラ
ミングされる冗長線路ＲＢ_Ｌ１に進められる。最後のものとして、欠陥のないア
ドレス４，３のメモリセルが検査される。従って、完全に修理された集積メモリ
での修理方法が閉じられる。

【図面の簡単な説明】

【図１】 修理方法の第１の実施例の流れ図

【図２】 図１の流れ図の補完図

【図３】 修理方法の第２の実施例の流れ図

【図４】 図３に示した修理方法の実施のための実施例を示す図

【図５】 図３に示した修理方法の実施のための実施例を示す図

【図６】 図３に示した修理方法の実施のための実施例を示す図

【図７】 図３に示した修理方法の実施のための実施例を示す図

【図８】 図３に示した修理方法の実施のための実施例を示す図

【図９】 図３に示した修理方法の実施のための実施例を示す図

【図１０】 図３に示した修理方法の実施のための実施例を示す図

【図１１】 図１に示した修理方法の実施のための実施例を示す図

【図１２】 図１に示した修理方法の実施のための実施例を示す図

Claims (5)

【特許請求の範囲】
1. 【請求項１】 行線路（Ｗ_Ｌ）と列線路（Ｂ_Ｌ）との交点に設けられた集積
   メモリの欠陥のあるメモリセル（Ｍ_Ｃ）の、冗長行線路（ＲＷ_Ｌ）及び冗長列線
   路（ＲＢ_Ｌ）のリバーシブルプログラミングによる修理用方法において、 以下の各ステップ： −メモリセル（Ｍ_Ｃ）を相互に検査し、 −検査された各メモリセルの欠陥の検出に直ぐ続いて、当該行線路（Ｗ_Ｌ）又は
   当該列線路（Ｂ_Ｌ）を冗長線路（ＲＷ_Ｌ，ＲＢ_Ｌ）のプログラミングによって代
   替し、 −所定数の前記冗長線路（ＲＷ_Ｌ，ＲＢ_Ｌ）がプログラミングされた後、別の欠
   陥が検出された場合、少なくとも１つの冗長線路のプログラミングを放棄し、 −この冗長線路（ＲＷ_Ｌ，ＲＢ_Ｌ）を、他のメモリセル（Ｍ_Ｃ）の欠陥の修理の
   ためにプログラミングする 各ステップを有していることを特徴とする修理用方法。
2. 【請求項２】 請求項１記載の方法であって、以下の各ステップ： −メモリセル（Ｍ_Ｃ）は行毎に欠陥が検査され、 −丁度検査したメモリセル（Ｍ_Ｃ）に欠陥が検出された場合、プログラミングさ
   れた冗長列線路ＲＢ_Ｌの数（Ｘ）が所定限界値（Ｙ）を超過しない限りで、当該
   列線路（Ｂ_Ｌ）が冗長列線路（ＲＢ_Ｌ）によって代替され、 −前記限界値（Ｙ）の超過の際、当該行線路（Ｗ_Ｌ）内で検出された欠陥に基づ
   いて行われる冗長列線路（ＲＢ_Ｌ）の全てのプログラミングが放棄され、 −前記行線路（Ｗ_Ｌ）は、冗長行線路（ＲＷ_Ｌ）の１つによって代替される 請求項１記載の方法。
3. 【請求項３】 限界値（Ｙ）は、検査中変えられる請求項２記載の方法。
4. 【請求項４】 請求項１記載の方法であって、以下の各ステップ： −メモリセル（Ｍ_Ｃ）は、スタートアドレスから開始して検査され、 −全ての冗長線路（ＲＷ_Ｌ，ＲＢ_Ｌ）がプログラミングされた後、別の欠陥の検
   出時に、各冗長線路の内の１つのプログラミングは放棄され、 −前記メモリセル（Ｍ_Ｃ）は、続いて前記スタートアドレスから開始して新たに
   検査され、 −その際、アドレスが別の欠陥の前にある欠陥が検出されると即座に、相応の冗
   長線路（ＲＷ_Ｌ，ＲＢ_Ｌ）のプログラミングの放棄が取り消され、 −続いて、３つの先行の方法ステップが、前記各冗長線路（ＲＷ_Ｌ，ＲＢ_Ｌ）の
   他の線路のプログラミングの放棄に関して繰り返され、 −それに続く、前記メモリセル（Ｍ_Ｃ）の検査の間、前記冗長線路の内の１つの
   プログラミングを放棄した後、アドレスが別の欠陥の前にある欠陥が検出されな
   いと即座に、前記別の欠陥は、前記プログラミングの放棄によって空き状態にな
   った冗長線路を用いて修理される 請求項１記載の方法。
5. 【請求項５】 別の欠陥の検出後、全ての冗長線路（ＲＢ_Ｌ，ＲＷ_Ｌ）のプ
   ログラミングの順次実行される放棄により、これまで検出された全ての欠陥の修
   理を行うことができないようにされる請求項４記載の方法。