JP2002523856A - 集積メモリの欠陥のあるメモリセルの修理用方法 - Google Patents
集積メモリの欠陥のあるメモリセルの修理用方法Info
- Publication number
- JP2002523856A JP2002523856A JP2000568008A JP2000568008A JP2002523856A JP 2002523856 A JP2002523856 A JP 2002523856A JP 2000568008 A JP2000568008 A JP 2000568008A JP 2000568008 A JP2000568008 A JP 2000568008A JP 2002523856 A JP2002523856 A JP 2002523856A
- Authority
- JP
- Japan
- Prior art keywords
- redundant
- line
- programming
- defect
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
こでは、行と列との交点にあるメモリの個別メモリセルがテストされる。各列及
び各行に、メモリはエラーカウンタを有しており、このエラーカウンタで、この
列乃至行で検出されたエラーが加算される。全てのメモリセルが検査された後、
エラーカウンタ内に記憶された情報に基づいて、欠陥のあるメモリセルが、冗長
列及び行線路を用いて修理される。既述の方法は、当該方法の実施に必要なエラ
ーカウンタが比較的大きな所要スペースを必要とするという欠点を有している。
ミング用の切り離し可能な結合部(フューズ)を有する集積回路が記載されてい
る。この集積回路は、更にヒューズに並列接続されたリバーシブルプログラミン
グ可能なエレメントを、冗長エレメントのリバーシブルプログラミングのテスト
のために使用されるラッチの形式で有している。
限り僅かな所要面しか必要としない、集積メモリの欠陥のあるメモリセルの修理
方法を提供することである。
の有利な実施例は、従属請求項から得られる。
路を冗長線路のプログラミングによって代替し、 −所定数の冗長線路がプログラミングされた後、別の欠陥が検出された場合、少
なくとも1つの冗長線路のプログラミングを放棄し、 −この冗長線路を、他のメモリセルの欠陥の修理のためにプログラミングする ステップを有している。
。他の実施例では、列線路はワード線であり、行線路はメモリのビット線である
。
書の場合とは異なり)、検査すべき列線路及び行線路にエラーカウンタは必要と
しないという点にあり、つまり、欠陥の検出の直ぐ後その都度欠陥を修理するか
らである。それにも拘わらず、実行すべき修理を所定のように最適化するために
、予めプログラミングされた冗長線路の数に依存して、少なくとも1つの冗長線
路をプログラミングし、その結果、続いて、この冗長線路を用いて、事後に検出
された欠陥を修理することができる。
ング可能な要素、例えば、米国特許第5206583号明細書に記載されたラッ
チを用いて行うことができる。本発明の修理方法の特徴は、極めて僅かなハード
ウエアコストにあり、その結果、特に、修理すべき集積メモリの自己テスト及び
自己修理の実行のために適している。つまり、修理方法の実行のために必要な全
ての構成要素は、集積メモリの構成部分であり、乃至、同じ集積回路上に設けら
れている。他方、本発明の方法は、ソフトウェアにより実行してもよく、又は、
集積メモリを外部テスターによって実行してもよいことは当然である。
検査したメモリセルに欠陥が検出された場合、当該列線路が冗長列線路によって
代替される(但し、その際、プログラミングされた冗長列線路の数が所定限界値
を超過しない限りで)。限界値の超過の際、当該行線路内で検出された欠陥に基
づいて行われる冗長列線路の全てのプログラミングが放棄され、当該行線路は、
冗長行線路の1つによって代替される。
る。即ち、行毎に検査され、先ず、列毎に代替される。既に使用された冗長列線
路の数が限界値を超過して初めて、先ず部分的に先行プログラミングが放棄され
る。何れにせよ、当該行線路内で検出された欠陥に基づいてプログラミングされ
る冗長列線路のプログラミングだけが取り消される。当該行線路は、続いて冗長
行線路によって代替され、予め検査された行線路に基づいて行われた冗長列線路
のプログラミングは放棄されないので、既述のように、冗長線路が十分に存在す
る場合、検出された全ての欠陥は、メモリセルの一回の検査を実行する間に修理
される。
数の限界値は、検査の間に変わる。こうすることによって、未だプログラミング
されていない冗長列線路の既存の数に適合させることができる。
て検査される。全ての冗長線路がプログラミングされた後、別の欠陥の検出時に
、冗長線路のプログラミングは放棄される。メモリセルは、続いてスタートアド
レスから開始して新たに検査される。その際、アドレスが別の欠陥の前にある欠
陥が検出されると即座に、相応の冗長線路のプログラミングの放棄が取り消され
る。即ち、相応の冗長線路は、そのプログラミングの放棄前と同じ通常線路の代
替のためにプログラミングされる。続いて、3つの先行の方法ステップが、各冗
長線路の他の線路のプログラミングの放棄に関して繰り返される。それに続く、
メモリセルの検査の間、冗長線路の内の1つのプログラミングを放棄した後、ア
ドレスが別の欠陥の前にある欠陥が検出されないと即座に、この別の欠陥は、そ
のプログラミングの放棄によって空き状態になった冗長線路を用いて修理される
。
よって問題を解決された欠陥を修理する冗長線路のプログラミングを放棄するこ
とができる。
る。
検査のために、アドレスが相応に上昇される。新規行線路の検査の開始の度毎に
、カウンタXは0にセットされる。欠陥が検出されると、カウンタXは、1だけ
上昇され、カウンタXの状態が限界値Yと比較される。限界値Yは、実際の行線
路での修理にとって最大許容可能にプログラミングされた列線路の数に該当する
。メモリセルの検査は、即ち、行毎に、欠陥の検出時に修理が列毎に実行される
間行われる。欠陥の検出時にカウンタXが限界値Yを超過していない限り、この
欠陥は、冗長列線路によって取り除かれる。しかし、カウンタXが限界値Yを超
過すると、実際の行線路内で検出された欠陥の修理のためにプログラミングされ
た冗長列線路のプログラミングが放棄される。続いて、実際の行線路が冗長行線
路によって修理される。
めに、最も低い列アドレスの冗長行線路のメモリセルが検査され続ける。冗長行
線路のエラーが発見されると、前述のように、先ず、冗長行線路を介して修理さ
れる。その数が許容限界値を超過すると、そのプログラミングが放棄され、冗長
行線路が他の冗長行線路によって代替される。プログラミングされた冗長行線路
のメモリセルの検査は、冗長線路が、そのプログラミングの前に検査されて、続
いて、エラーのない冗長線路だけが修理のために利用される場合には、当然省略
することができる。
する。図11には、左側部分に、集積メモリのメモリセル領域が図示されており
、右側部分には、冗長線路を概観した図が示されている。そのために、図11及
び12並びに4〜10には、ほぼ同じ表示形式で、これについて一回だけ入れら
れている。集積メモリのメモリセルMCは、ビット線BLとワード線WLとの交
点に設けられている。ビット線BLは、0〜3、ワード線WLは、0〜4でナン
バリングされている。欠陥のあるメモリセルMCは、クロスによってマーキング
されている。既に冗長線路によって修理されたメモリセルMCは、四角形によっ
てマーキングされている。冗長線路によって既に修理されたメモリセルMCは、
四角形によってマーキングされている。円によっては、実際に、つまり、メモリ
セルMCの丁度最初に検出された欠陥がマーキングされている。図11の右側部
分には、分かり易くするために、メモリの、利用される全ての冗長線路が含まれ
ている。図11及び12を用いて説明する実施例では、メモリは2つの冗長ワー
ド線RWL0,RWL1及び冗長ビット線RBL0,RBL1,RBL2を有し
ている。この表からは、この冗長線路のどれが既に正常線路BL,WLの1つの
代替のためにプログラミングされているか分かる。その際、0は、所属の冗長線
路が未だプログラミングされていないことを意味し、1は、既にプログラミング
されていることを意味する。
方である。メモリセル領域の右側には、即ち、各々の正常のビット線BLの代替
のためにプログラミングされる冗長ビット線RBLiが記入されており、メモリ
セル領域の下側には、正常ワード線の代替のためにプログラミングされる冗長ワ
ード線RWLiが記入されている。この場合、図11に図示された状態の前に既
に、メモリセルMCが、メモリセルアドレス0,0(即ち、ワード線WL0及び
ビット線BL0)から始めて、即ち、ワード線WLの方向にシーケンシャルに検
査される。メモリセル0,0には、欠陥がない。続いて、メモリセル0,1が検
査され(ワード線WL0、ビット線BL1)、その際、欠陥が検出される。この
欠陥は、ビット線1が冗長ビット線RBL0によって代替されるようにして修理
される。続いて、メモリセルは更にテストされ、その際、直ぐ次のワード線WL 1 の開始の際に、エラーカウンタXが0にリセットされる。ワード線WL1上の
欠陥のあるメモリセル1,0は、冗長ビット線RBL1によって修理され、エラ
ーカウンタXは、値1に上昇される。ビット線BL1は、既に冗長ビット線RB L0 によって代替されているので、直ぐ次に検出されるエラーは、アドレス1,
2のエラーである。このエラーは、冗長ビット線RBL2によって修理される。
エラーカウンタXは、2に上昇される。直ぐ次のものとして、メモリセル1,3
の欠陥が検出される。この状態は、図11に示されている。この欠陥は、冗長ビ
ット線によって修理される。つまり、エラーカウンタXは、3に上昇され、従っ
て、同様に値2の限界値Yを超過するからである。この結果、実際のワード線W L1 で検出された、アドレス1,0及び1,2の欠陥に基づいて検出された冗長
ビット線RBL1及びRBL2のプログラミングが放棄される。それに対して、
正常なビット線BL1によって代替される冗長ビット線RBL0のプログラミン
グは放棄されない。つまり、実際のワード線WL1で検出された欠陥に基づいて
プログラミングされないからである。そのプログラミングは、ワード線WL0で
検出されたアドレス0,1の欠陥に基づいて行われる。続いて、正常なワード線
WL1が冗長ワード線RWL0によって代替される。
定される。つまり、新たに、冗長ビット線RBLiの2つがプログラミングのた
めに使用されるからである。これは、冗長ビット線RBL1及びRBL2であり
、そのプログラミングは、上述のように、放棄される。メモリセルは、持続して
検査され、その結果、直ぐ次の欠陥として、アドレス3,0の欠陥が検出される
。これは、冗長ビット線RBLiによって修理される。修理方法は、アナログ式
に持続され、その際、冗長ビット線の幾つかのプログラミングは、カウンタXの
状態が限界値Yを超過すると常に放棄される。
変わると、直ぐ次のワード線WLiの検査開始のために、限界値Yが新たに設定
される。図2には、図1の流れ図を補完する部分が示されており、この部分は、
A及びBで示した個所で取り出されており、それにより、限界値Yは、例えば、
既にプログラミングされた冗長列線路の数が所定値Zを超過した場合に適合され
る。この場合、相対的に僅かな数の冗長列線路だけがプログラミングのために利
用され、その結果、限界値Yを値Y′に低減する必要がある。
セルは、アドレスADR=0から始まってシーケンシャルに検査される。エラー
が検出されない限り、アドレスは連続して増分される。最後のアドレスに達して
も、修理不可能な欠陥が残っていない場合、集積回路は修理されたものとされ、
修理方法は終了される。欠陥のあるメモリセルが検出されると即座に、冗長線路
をプログラミングのために未だ利用できる限り、この欠陥の修理は、当該行線路
又は当該列線路を相応の冗長線路によって代替することによって行われる。しか
し、既に全ての冗長線路がプログラミングされている場合、冗長線路のプログラ
ミングは放棄され、その結果、元の正常な列乃至行線路が再度アドレッシングさ
れる。続いて、全てのメモリセルが、スタートアドレスADR=0から開始して
、新規にシーケンシャルに検査される。その際、最後に検出された欠陥よりもア
ドレスが前の欠陥が検出されない場合、プログラミングが放棄される冗長線路に
よって修理された欠陥が、他の冗長線路によって(つまり、複数回)修理される
。従って、最後に検出された欠陥の修理のために空けられた冗長線路を使用する
ことができる。しかし、最後に検出された欠陥のアドレスよりも低いアドレスの
欠陥が検出された場合、当該冗長線路のプログラミングの放棄が取り消される。
つまり、そのプログラミングの放棄の前にプログラミングされていたのと全く同
様にして新たにプログラミングされる。つまり、この冗長線路は、実際の欠陥の
修理のためには利用できない。その代わりに、冗長線路の他の線路のプログラミ
ングが放棄され、セルが新規に検査される。この方法は、冗長線路の1つのプロ
グラミングが放棄されるか、又は、実際の欠陥を修理できないまま、全ての冗長
線路のプログラミングが順次放棄される迄、繰り返される。この後者の場合、チ
ップは、欠陥があるとされ、修理方法が終了される。
説明する。この実施例では、集積メモリは、冗長ワード線RWL0,RWL1及
び2つの冗長ビット線RBL0,RBL1を利用する。欠陥のあるメモリセルM
Cは、メモリセル領域内の交点によって特徴付けられている。この交点は、実際
の検出された欠陥を示す。検出された欠陥の修理は、この実施例では、図の右側
部分に示された表の列順序で行われる。アドレス0,1(ワード線WL0,ビッ
ト線BL1)の第1の欠陥の修理のためには、従って、冗長ワード線RWL0が
使用される。ポインタPは、その都度直ぐ次のものとして使用すべき冗長線路を
指示する。
替される集積メモリが示されている。ポインタPは、直ぐ次のものとしてプログ
ラミングすべき冗長線路RWL1を指示する。メモリセルの検査は、シーケンシ
ャルに続行され、直ぐ次のものとして、メモリセル1,0の欠陥が検出される。
図6によると、この欠陥は、冗長ワード線RWL1のプログラミングによって修
理される。その際、自動的に、ワード線WL1上の他の欠陥も修理される(これ
は検査する必要はない)。この際、前提とされているのは、プログラミングされ
る冗長線路は、それぞれエラーがないということである。これは、そのプログラ
ミングの前に実行されるテストによって検出することができる。その際、エラー
なしとして検出された冗長線路は、修理のために利用される。
ドレス3,0の欠陥である。ポインタPは、その間、第3の冗長線路RBひ0を
指示し、その結果、実際の欠陥は、冗長ビット線RBL0によって代替される。
これは、図7に示されている。図8によると、アドレス3,1の直ぐ次の欠陥は
、冗長ビット線RBL1によって代替される。
きないので(つまり、既に全ての冗長線路がプログラミングされ、ポインタPは
、第1の冗長線路RWL0を指示する。この実施例では、ポインタPが指示する
(これは、第1のものとしてプログラミングされる冗長線路RBL0である)冗
長線路のプログラミングが放棄される。冗長ワード線RWL0によって今まで修
理された1つの欠陥は、アドレス0,1の欠陥であり、この欠陥は、更に冗長ビ
ット線RBL1のプログラミングによっても取り除かれるので、全てのメモリセ
ルの次ぎのテストの場合に、アドレスが実際の、アドレス3,3の欠陥の前にあ
る欠陥は検出されない。従って、そのプログラミングの放棄によって、空き状態
になった冗長ワード線RWL0をメモリセル3,3の欠陥の修理のために使用す
ることができる。この状態は、図9に示されている。ポインタPは、直ぐ次の冗
長線路に進められる。メモリテストは、未だ検査されていないメモリセルMCを
用いて続行されて、アドレス4,2の欠陥が検出される。続いて、ポインタPが
指示している冗長ワード線RWL1のプログラミングが取り消される。メモリセ
ルは、アドレス0,0から始めて新たに検査され、その際、アドレス1,2の欠
陥が第1の欠陥として検出される。このアドレスは、実際の欠陥のアドレス4,
2よりも小さい。従って、冗長ワード線RWL1のプログラミングの放棄が取り
消される。
ドレス4,2の欠陥は依然として修理されていないので、この冗長線路RBL0 のプログラミングは放棄される。メモリセルは、スタートアドレス0,0から始
めて新たにテストされる。その際、アドレス4,2の実際の欠陥の前にある欠陥
は検出されない。これは、アドレス1,0及び3,0の欠陥が予め冗長ワード線
RBL1及びRWL0によって修理される点にある。つまり、空き状態になった
冗長ビット線RBL0は、実際の欠陥の修理のためにプログラミングすることが
できる。この状態は、図10に示されている。ポインタPは、直ぐ次のプログラ
ミングされる冗長線路RBL1に進められる。最後のものとして、欠陥のないア
ドレス4,3のメモリセルが検査される。従って、完全に修理された集積メモリ
での修理方法が閉じられる。
Claims (5)
- 【請求項1】 行線路(WL)と列線路(BL)との交点に設けられた集積
メモリの欠陥のあるメモリセル(MC)の、冗長行線路(RWL)及び冗長列線
路(RBL)のリバーシブルプログラミングによる修理用方法において、 以下の各ステップ: −メモリセル(MC)を相互に検査し、 −検査された各メモリセルの欠陥の検出に直ぐ続いて、当該行線路(WL)又は
当該列線路(BL)を冗長線路(RWL,RBL)のプログラミングによって代
替し、 −所定数の前記冗長線路(RWL,RBL)がプログラミングされた後、別の欠
陥が検出された場合、少なくとも1つの冗長線路のプログラミングを放棄し、 −この冗長線路(RWL,RBL)を、他のメモリセル(MC)の欠陥の修理の
ためにプログラミングする 各ステップを有していることを特徴とする修理用方法。 - 【請求項2】 請求項1記載の方法であって、以下の各ステップ: −メモリセル(MC)は行毎に欠陥が検査され、 −丁度検査したメモリセル(MC)に欠陥が検出された場合、プログラミングさ
れた冗長列線路RBLの数(X)が所定限界値(Y)を超過しない限りで、当該
列線路(BL)が冗長列線路(RBL)によって代替され、 −前記限界値(Y)の超過の際、当該行線路(WL)内で検出された欠陥に基づ
いて行われる冗長列線路(RBL)の全てのプログラミングが放棄され、 −前記行線路(WL)は、冗長行線路(RWL)の1つによって代替される 請求項1記載の方法。 - 【請求項3】 限界値(Y)は、検査中変えられる請求項2記載の方法。
- 【請求項4】 請求項1記載の方法であって、以下の各ステップ: −メモリセル(MC)は、スタートアドレスから開始して検査され、 −全ての冗長線路(RWL,RBL)がプログラミングされた後、別の欠陥の検
出時に、各冗長線路の内の1つのプログラミングは放棄され、 −前記メモリセル(MC)は、続いて前記スタートアドレスから開始して新たに
検査され、 −その際、アドレスが別の欠陥の前にある欠陥が検出されると即座に、相応の冗
長線路(RWL,RBL)のプログラミングの放棄が取り消され、 −続いて、3つの先行の方法ステップが、前記各冗長線路(RWL,RBL)の
他の線路のプログラミングの放棄に関して繰り返され、 −それに続く、前記メモリセル(MC)の検査の間、前記冗長線路の内の1つの
プログラミングを放棄した後、アドレスが別の欠陥の前にある欠陥が検出されな
いと即座に、前記別の欠陥は、前記プログラミングの放棄によって空き状態にな
った冗長線路を用いて修理される 請求項1記載の方法。 - 【請求項5】 別の欠陥の検出後、全ての冗長線路(RBL,RWL)のプ
ログラミングの順次実行される放棄により、これまで検出された全ての欠陥の修
理を行うことができないようにされる請求項4記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19838861A DE19838861A1 (de) | 1998-08-26 | 1998-08-26 | Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Speichers |
DE19838861.6 | 1998-08-26 | ||
PCT/DE1999/002571 WO2000013087A1 (de) | 1998-08-26 | 1999-08-17 | Verfahren zur reparatur von defekten speicherzellen eines integrierten speichers |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002523856A true JP2002523856A (ja) | 2002-07-30 |
JP3734709B2 JP3734709B2 (ja) | 2006-01-11 |
Family
ID=7878822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000568008A Expired - Fee Related JP3734709B2 (ja) | 1998-08-26 | 1999-08-17 | 集積メモリの欠陥のあるメモリセルの修理用方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6418069B2 (ja) |
EP (1) | EP1105802B1 (ja) |
JP (1) | JP3734709B2 (ja) |
KR (1) | KR100404016B1 (ja) |
DE (2) | DE19838861A1 (ja) |
TW (1) | TW440855B (ja) |
WO (1) | WO2000013087A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19901206C2 (de) | 1999-01-14 | 2003-02-06 | Infineon Technologies Ag | Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Halbleiterspeichers |
US20020133769A1 (en) * | 2001-03-15 | 2002-09-19 | Cowles Timothy B. | Circuit and method for test and repair |
US6904552B2 (en) * | 2001-03-15 | 2005-06-07 | Micron Technolgy, Inc. | Circuit and method for test and repair |
JP2002343098A (ja) * | 2001-05-18 | 2002-11-29 | Mitsubishi Electric Corp | 半導体記憶装置の試験方法 |
US6968479B2 (en) * | 2002-03-06 | 2005-11-22 | Hewlett-Packard Development Company, L.P. | Verifying data in a data storage device |
US7509543B2 (en) * | 2003-06-17 | 2009-03-24 | Micron Technology, Inc. | Circuit and method for error test, recordation, and repair |
JP2006185569A (ja) * | 2004-12-01 | 2006-07-13 | Toshiba Corp | 半導体記憶装置 |
JP2006228330A (ja) * | 2005-02-17 | 2006-08-31 | Toshiba Corp | 半導体記憶装置 |
US7260004B2 (en) * | 2006-01-12 | 2007-08-21 | International Busniess Machines Corporation | Method and apparatus for increasing yield in a memory circuit |
KR101314037B1 (ko) * | 2007-04-26 | 2013-10-01 | 에이저 시스템즈 엘엘시 | 메모리 복구 회로, 집적 회로, 자동화 테스트 설비 장치 및 불량 복구 시스템 |
JP4877396B2 (ja) * | 2010-01-20 | 2012-02-15 | 日本電気株式会社 | メモリ障害処理システム、および、メモリ障害処理方法 |
US11133042B2 (en) | 2016-06-27 | 2021-09-28 | SK Hynix Inc. | Semiconductor memory system and semiconductor memory device, which can be remotely initialized |
US10181346B2 (en) | 2016-08-02 | 2019-01-15 | SK Hynix Inc. | Semiconductor devices and operations thereof |
KR102592359B1 (ko) | 2016-06-27 | 2023-10-20 | 에스케이하이닉스 주식회사 | 반도체장치 |
US11217286B2 (en) | 2016-06-27 | 2022-01-04 | SK Hynix Inc. | Semiconductor memory device with power down operation |
US10037788B2 (en) * | 2016-08-02 | 2018-07-31 | SK Hynix Inc. | Semiconductor devices and semiconductor systems |
US10157097B2 (en) * | 2016-08-11 | 2018-12-18 | SK Hynix Inc. | Redundant bytes utilization in error correction code |
US11682471B2 (en) | 2020-05-28 | 2023-06-20 | International Business Machines Corporation | Dual damascene crossbar array for disabling a defective resistive switching device in the array |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4586178A (en) | 1983-10-06 | 1986-04-29 | Eaton Corporation | High speed redundancy processor |
JP2842923B2 (ja) * | 1990-03-19 | 1999-01-06 | 株式会社アドバンテスト | 半導体メモリ試験装置 |
US5206583A (en) * | 1991-08-20 | 1993-04-27 | International Business Machines Corporation | Latch assisted fuse testing for customized integrated circuits |
US6026505A (en) * | 1991-10-16 | 2000-02-15 | International Business Machines Corporation | Method and apparatus for real time two dimensional redundancy allocation |
FR2699301B1 (fr) * | 1992-12-16 | 1995-02-10 | Sgs Thomson Microelectronics | Procédé de traitement d'éléments défectueux dans une mémoire. |
JP3774500B2 (ja) * | 1995-05-12 | 2006-05-17 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JPH1064294A (ja) * | 1996-08-20 | 1998-03-06 | Advantest Corp | メモリデバイスの不良救済解析方法 |
DE19725581C2 (de) | 1997-06-17 | 2000-06-08 | Siemens Ag | Verfahren zur Funktionsüberprüfung von Speicherzellen eines integrierten Speichers |
-
1998
- 1998-08-26 DE DE19838861A patent/DE19838861A1/de not_active Withdrawn
-
1999
- 1999-08-17 WO PCT/DE1999/002571 patent/WO2000013087A1/de active IP Right Grant
- 1999-08-17 DE DE59901516T patent/DE59901516D1/de not_active Expired - Lifetime
- 1999-08-17 JP JP2000568008A patent/JP3734709B2/ja not_active Expired - Fee Related
- 1999-08-17 EP EP99952423A patent/EP1105802B1/de not_active Expired - Lifetime
- 1999-08-17 KR KR10-2001-7002435A patent/KR100404016B1/ko not_active IP Right Cessation
- 1999-08-19 TW TW088114175A patent/TW440855B/zh not_active IP Right Cessation
-
2001
- 2001-02-26 US US09/793,789 patent/US6418069B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3734709B2 (ja) | 2006-01-11 |
US20010017806A1 (en) | 2001-08-30 |
KR100404016B1 (ko) | 2003-11-05 |
EP1105802A1 (de) | 2001-06-13 |
US6418069B2 (en) | 2002-07-09 |
DE19838861A1 (de) | 2000-03-02 |
WO2000013087A1 (de) | 2000-03-09 |
DE59901516D1 (de) | 2002-06-27 |
EP1105802B1 (de) | 2002-05-22 |
KR20010072986A (ko) | 2001-07-31 |
TW440855B (en) | 2001-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3734709B2 (ja) | 集積メモリの欠陥のあるメモリセルの修理用方法 | |
US6477672B1 (en) | Memory testing apparatus | |
KR101498009B1 (ko) | 비휘발성 메모리 시스템에서 결함 블록 분리 | |
JPH1074396A (ja) | 半導体記憶装置 | |
US20080282107A1 (en) | Method and Apparatus for Repairing Memory | |
KR100746389B1 (ko) | 결함 메모리 셀의 어드레스를 저장하기 위한 메모리유닛을 갖춘 집적 반도체 메모리 | |
JP2005100542A (ja) | 半導体記憶装置とそのテスト方法 | |
US6112321A (en) | Nonvolatile semiconductor storage device | |
JP4612150B2 (ja) | 半導体デバイス試験装置 | |
JPH07282600A (ja) | テスト機能を内蔵する電気的に変更可能な不揮発性メモリ | |
KR20000077319A (ko) | 반도체 메모리를 테스트하기 위한 방법 및 테스트디바이스를 가진 반도체 메모리 | |
US6158016A (en) | Method for the processing of defective elements in a memory | |
JP4125542B2 (ja) | 半導体記憶装置およびその製造方法 | |
CN111415696B (zh) | 一种对一次可编程存储器芯片进行筛选的方法 | |
US6785170B2 (en) | Data memory with short memory access time | |
JP2007280546A (ja) | 半導体試験装置および半導体装置の試験方法 | |
JPH07335000A (ja) | 不揮発性メモリ | |
JP2000339988A (ja) | 記憶装置の状態を検査する回路装置 | |
JPH06310581A (ja) | 半導体記憶装置の検査方法、及び検査装置 | |
JP2741878B2 (ja) | メモリデバイス試験装置 | |
WO2001054134A2 (de) | Testverfahren für einen datenspeicher | |
JPH07262791A (ja) | 半導体記憶装置 | |
JPH09147596A (ja) | 半導体試験装置 | |
JP2811580B2 (ja) | Lsiメモリーのテスト方法 | |
JPH1186595A (ja) | 半導体メモリ試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040714 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041012 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050922 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |