JP3734485B2 - 光ディスク装置 - Google Patents

Description

本発明は、光ディスク装置に係り、さらに詳しくは、光ディスクから得られるウォブル信号を位相復調するウォブル信号復調回路を備える光ディスク装置に関する。

近年、デジタル技術の進歩及びデータ圧縮技術の向上に伴い、音楽、映画、写真及びコンピュータソフトなどのユーザデータを記録するための媒体として、ＣＤ（compact disc）や、ＣＤの約７倍相当のデータをＣＤと同じ直径のディスクに記録可能としたＤＶＤ（digital versatile disc）などの光ディスクが注目されるようになり、その低価格化とともに、光ディスクをデータ記録の対象媒体とする光ディスク装置が普及するようになった。

一般的に、ＤＶＤ＋Ｒ（ＤＶＤ＋recordable）等の追記型光ディスクやＤＶＤ＋ＲＷ（ＤＶＤ＋rewritable）等の書き換え可能型光ディスクでは、あらかじめ製造時にトラックを蛇行（ウォブリング）させ、その蛇行形状を変調することにより情報を付加している（例えば、特許文献１参照）。例えばＤＶＤ＋Ｒ及びＤＶＤ＋ＲＷ（以下、便宜上「ＤＶＤ＋系」ともいう）では位相変調方式が用いられている。

そこで、例えばＤＶＤ＋系に対応した光ディスク装置では、光ディスクへのアクセスの際に、光源から出射されトラックで反射した戻り光束から蛇行形状に対応したウォブル信号を検出し、該ウォブル信号からクロック信号などを生成するとともに、該クロック信号に同期してウォブル信号を位相復調し、前記情報を取得している。ＤＶＤ＋系では、トラックに付加されている前記情報として特に重要なものはアドレス情報である。光ディスク装置では、ユーザデータを記録する際に、アドレス情報及びクロック信号などに基づいて記録位置の制御を行なっている。なお、ウォブル信号を位相復調する回路を備えた種々の装置が提案されている（例えば、特許文献２〜特許文献５参照）。また、電子カメラや衛星放送受信機においても位相復調は行なわれている（例えば、特許文献６及び特許文献７参照）。

通常、ウォブル信号からアドレス情報を取得するための回路には各種フィルタが用いられている。これらのフィルタは低コスト化のために汎用部品で構成されている。そのため、フィルタの周波数応答特性にばらつきがあり、位相復調された信号の品質にばらつきを生じることとなる。今後、記録速度が高速化すると、ノイズ要因が多様化するとともに、ノイズレベルの許容値が低下し、位相復調された信号の品質のばらつきに起因して、アドレス情報を正しく取得できない場合が発生することが予想され、それにより記録品質の低下を招くおそれがある。そこで、位相復調精度の更なる向上が要求されることとなる。

特開平１０−６９６４６号公報 特開２００１−５２４４６号公報 特開２００１−１２６４１３号公報 特開２００２−２０８１４１号公報 特開２００３−１１５１７４号公報 特公平６−１９８９８号公報 特許第２８９３４９６号公報

本発明は、かかる事情の下になされたもので、その目的は、記録品質に優れた記録を行うことができる光ディスク装置を提供することにある。

請求項１に記載の発明は、光ディスクに対して、データの記録、再生及び消去のうち少なくとも記録を行なう光ディスク装置であって、光ディスクの記録面からの反射光に基づいて、所定の基本周波数を有する搬送波部と所定の情報が付加された位相変調波部とを含むウォブル信号を検出するウォブル信号検出回路と；前記基本周波数近傍の中心周波数を有し、前記ウォブル信号から前記搬送波部の信号を抽出するバンドパスフィルタと、前記バンドパスフィルタの中心周波数を前記光ディスクの回転の線速度に応じた周波数調整信号に基づいて調整する周波数調整回路と、前記抽出された搬送波部の信号からクロック信号を生成する信号生成回路と、前記クロック信号の位相を前記光ディスクの回転の線速度に応じた位相調整信号に基づいて調整する位相調整回路と、前記位相調整されたクロック信号に同期して前記ウォブル信号における前記位相変調波部を位相復調する変調波復調回路とを有するウォブル信号復調回路と；前記光ディスクの回転の線速度に基づいて前記周波数調整信号を生成し、前記ウォブル信号復調回路に出力する周波数調整信号生成手段と；前記クロック信号の位相調整量が線速度毎に格納されている位相調整用メモリと；前記位相調整用メモリに格納されている位相調整量と前記光ディスクの回転の線速度とに基づいて前記位相調整信号を生成し、前記ウォブル信号復調回路に出力する位相調整信号生成手段と；前記ウォブル信号復調回路の出力信号から位置情報を取得し、該位置情報に基づいて記録開始位置を決定し、前記光ディスクにデータを記録するデータ記録手段と；を備える光ディスク装置である。

これによれば、光ディスクの記録面からの反射光に基づいて、ウォブル信号検出回路により所定の基本周波数を有する搬送波部と所定の情報が付加された位相変調波部とを含むウォブル信号が検出される。そして、バンドパスフィルタによりウォブル信号から搬送波部の信号が抽出される。バンドパスフィルタは搬送波部の基本周波数近傍の中心周波数を有するとともに、その中心周波数が周波数調整信号生成手段にて生成された光ディスクの回転の線速度に応じた周波数調整信号に基づいて周波数調整回路により調整されるため、光ディスクの回転の線速度が大きくなり、基本周波数が高くなっても、ウォブル信号に含まれている搬送波成分を精度良く抽出することができる。また、抽出された搬送波部の信号から信号生成回路によりクロック信号が生成される。このクロック信号は、位相調整信号生成手段にて生成された光ディスクの回転の線速度に応じた位相調整信号に基づいて位相調整回路により位相調整されるため、信号生成回路における信号遅延が補正される。そこで、例えば信号生成回路における信号遅延が大きい場合であっても、ウォブル信号の位相変調波部に含まれている所定の情報から位置情報を精度良く取得することができる。従って、データ記録手段により記録開始位置が精度良く決定され、結果として記録品質に優れた記録を行うことが可能となる。

この場合において、請求項２に記載の光ディスク装置の如く、前記位相調整用メモリは不揮発性のメモリであることとすることができる。

上記請求項１及び２に記載の各光ディスク装置において、請求項３に記載の光ディスク装置の如く、前記位相調整量は、装置の製造工程、調整工程及び検査工程のうちの少なくともいずれかにおいて取得され、前記位相調整用メモリに格納されていることとすることができる。

上記請求項１〜３に記載の各光ディスク装置において、請求項４に記載の光ディスク装置の如く、前記位相調整信号生成手段は、前記位相調整用メモリを参照し、指定された線速度に対応する位相調整量に基づいて前記位相調整信号を生成することとすることができる。

上記請求項１〜３に記載の各光ディスク装置において、請求項５に記載の光ディスク装置の如く、前記位相調整信号生成手段は、指定された線速度に対応する位相調整量が前記位相調整用メモリに格納されていない場合に、前記位相調整用メモリに格納されている異なる線速度に対応する位相調整量を参照して所定の演算を行い、その演算結果に基づいて前記位相調整信号を生成することとすることができる。

上記請求項１〜５に記載の各光ディスク装置において、請求項６に記載の光ディスク装置の如く、前記線速度毎に前記中心周波数の周波数調整量が格納されている周波数調整用メモリを更に備えることとすることができる。

この場合において、請求項７に記載の光ディスク装置の如く、前記周波数調整用メモリは不揮発性のメモリであることとすることができる。

上記請求項６及び７に記載の各光ディスク装置において、請求項８に記載の光ディスク装置の如く、前記周波数調整量は、装置の製造工程、調整工程及び検査工程のうちの少なくともいずれかにおいて取得され、前記周波数調整用メモリに格納されていることとすることができる。

上記請求項６〜８に記載の各光ディスク装置において、請求項９に記載の光ディスク装置の如く、前記周波数調整信号生成手段は、前記周波数調整用メモリを参照し、指定された線速度に対応する周波数調整量に基づいて前記周波数調整信号を生成することとすることができる。

上記請求項６〜８に記載の各光ディスク装置において、請求項１０に記載の光ディスク装置の如く、前記周波数調整信号生成手段は、指定された線速度に対応する周波数調整量が前記周波数調整用メモリに格納されていない場合に、前記周波数調整用メモリに格納されている異なる線速度に対応する周波数調整量を参照して所定の演算を行い、その演算結果に基づいて前記周波数調整信号を生成することとすることができる。

上記請求項５及び１０に記載の各光ディスク装置において、請求項１１に記載の光ディスク装置の如く、前記演算は、近似演算又は補間演算であることとすることができる。

上記請求項１〜１１に記載の各光ディスク装置において、請求項１２に記載の光ディスク装置の如く、前記光ディスクはＤＶＤ＋ＲあるいはＤＶＤ＋ＲＷの規格に準拠した光ディスクであることとすることができる。

以下、本発明の一実施形態を図１〜図１５に基づいて説明する。図１には、本発明の一実施形態に係る光ディスク装置２０の概略構成が示されている。

この図１に示される光ディスク装置２０は、光ディスク１５を回転駆動するためのスピンドルモータ２２、光ピックアップ装置２３、レーザコントロール回路２４、エンコーダ２５、モータドライバ２７、再生信号処理回路２８、サーボコントローラ３３、バッファＲＡＭ３４、バッファマネージャ３７、インターフェース３８、フラッシュメモリ３９、ＣＰＵ４０及びＲＡＭ４１などを備えている。なお、図１における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。また、本実施形態では、一例としてＤＶＤ＋Ｒの規格に準拠した情報記録媒体が光ディスク１５に用いられるものとする。

光ディスク１５の記録面には、スパイラル状の案内溝としてのグルーブ（Ｇとする）が形成されている。一般に光ディスクでは、レーザ光の入射方向からみたときに、凸形状となる部分をグルーブＧ、凹形状となる部分をランド（Ｌとする）と呼んでいる。そして、グルーブＧが情報記録用のトラックであり、グルーブＧにデータが記録される。また、グルーブＧは、一例として図２に示されるように、蛇行（ウォブリング）している。

ＤＶＤ＋Ｒの規格によると、トラックの蛇行形状はＡＤＩＰユニットと搬送波によって決定される。ＡＤＩＰユニットには種々の情報が含まれている。また、搬送波は記録用の基準クロック信号や位相復調用のタイミングクロック信号などを生成するのに用いられる。本実施形態では、搬送波とＡＤＩＰユニットとから構成される基本単位を情報フレームと呼ぶこととする。また、情報フレームにおける搬送波の部分を搬送波部と呼ぶこととする。１つの情報フレームの大きさは、図３に示されるように、搬送波の１周期（ウォブル周期ともいう）分の大きさを１ウォブルとすると、９３ウォブル（ウォブル番号Ｎｗ＝０〜９２）である。そして、ウォブル番号Ｎｗ＝０〜７がＡＤＩＰユニット、ウォブル番号Ｎｗ＝８〜９２が搬送波部である。データが記録される領域であるデータ・ゾーンにおけるＡＤＩＰユニットは、同期情報が含まれている領域（以下「同期情報部」という）とアドレス情報が含まれている領域（以下「ＡＤＩＰ情報部」という）とから構成されている。そして、ウォブル番号０〜３が同期情報部、ウォブル番号４〜７がＡＤＩＰ情報部である。すなわち、同期情報部の大きさは４ウォブル、ＡＤＩＰ情報部の大きさは４ウォブルである。上記各情報部はそれぞれ位相変調（ＰＳＫ：Phase Shift Keying）されている。

ＡＤＩＰ情報部は、４ウォブルで１ビットのデータを表している。データが「０」のときは、図４（Ａ）に示されるように、前方の２ウォブルを搬送波部と同位相とし、後方の２ウォブルを搬送波部と逆位相とする。一方、データが「１」のときは、図４（Ｂ）に示されるように、前方の２ウォブルを搬送波部と逆位相とし、後方の２ウォブルを搬送波部と同位相とする。なお、アドレスデータを得るには５１ビットのデータが必要である。

同期情報部は、次の情報フレームにおけるＡＤＩＰ情報部にデータの先頭ビットが格納されているときには、図５（Ａ）に示されるように、ワード同期（word sync）情報、すなわち４ウォブル全てを搬送波部と逆位相とする。また、ＡＤＩＰ情報部にデータが格納されているときには、図５（Ｂ）に示されるように、ビット同期（bit sync）情報、すなわち先頭の１ウォブルを搬送波部と逆位相とし、残りの３ウォブルを搬送波部と同位相とする。従って、図６に示されるように、５２個の情報フレームから１つのアドレスデータが得られる。

前記光ピックアップ装置２３は、トラックが形成された光ディスク１５の記録面にレーザ光を照射するとともに、記録面からの反射光を受光するための装置である。この光ピックアップ装置２３は、一例として図７に示されるように、光源ユニット５１、コリメートレンズ５２、ビームスプリッタ５４、対物レンズ６０、検出レンズ５８、受光器ＰＤ、及び駆動系（フォーカシングアクチュエータ、トラッキングアクチュエータ及びシークモータ（いずれも図示省略））などを備えている。

前記光源ユニット５１は、波長が６６０ｎｍのレーザ光を発光する光源としての半導体レーザＬＤを含んで構成されている。なお、本実施形態では、光源ユニット５１から出射されるレーザ光の光束の最大強度出射方向を＋Ｘ方向とする。

前記コリメートレンズ５２は、光源ユニット５１の＋Ｘ側に配置され、光源ユニット５１から出射された光束を略平行光とする。

前記ビームスプリッタ５４は、コリメートレンズ５２の＋Ｘ側に配置され、コリメートレンズ５２で略平行光とされた光束をそのまま透過させる。また、ビームスプリッタ５４は、光ディスク１５の記録面で反射され、前記対物レンズ６０を介して入射する光束（戻り光束）を−Ｚ方向に分岐する。

前記対物レンズ６０は、ビームスプリッタ５４の＋Ｘ側に配置され、ビームスプリッタ５４を透過した光束を光ディスク１５の記録面に集光する。

前記検出レンズ５８は、ビームスプリッタ５４の−Ｚ側に配置され、ビームスプリッタ５４で−Ｚ方向に分岐された戻り光束を前記受光器ＰＤの受光面に集光する。受光器ＰＤは複数の受光素子を含んで構成され、ウォブル信号情報、再生データ情報、フォーカスエラー情報及びトラックエラー情報などを含む信号を再生信号処理回路２８に出力する。

前記フォーカシングアクチュエータ（図示省略）は、対物レンズ６０の光軸方向であるフォーカス方向（ここではＸ軸方向）に対物レンズ６０を微少駆動するためのアクチュエータである。

前記トラッキングアクチュエータ（図示省略）は、トラックの接線方向に直交する方向であるトラッキング方向（ここではＺ軸方向）に対物レンズ６０を微少駆動するためのアクチュエータである。

前記シークモータ（図示省略）は、スレッジ方向（ここではＺ軸方向）に光ピックアップ装置自体を駆動するためのモータである。

前記再生信号処理回路２８は、図８に示されるように、Ｉ／Ｖアンプ２８ａ、サーボ信号検出回路２８ｂ、ウォブル信号検出回路２８ｃ、ＲＦ信号検出回路２８ｄ、デコーダ２８ｅ、クロック信号生成回路２８ｆ、変調波復調回路としての復調信号生成回路２８ｇ、アドレス復号回路２８ｈ及び調整回路２８ｉなどから構成されている。なお、図８における矢印は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。

上記Ｉ／Ｖアンプ２８ａは、受光器ＰＤからの電流信号を電圧信号に変換するとともに、所定のゲインで増幅する。サーボ信号検出回路２８ｂは、Ｉ／Ｖアンプ２８ａの出力信号に基づいてサーボ信号（フォーカスエラー信号及びトラックエラー信号など）を検出する。ここで検出されたサーボ信号はサーボコントローラ３３に出力される。ウォブル信号検出回路２８ｃは、Ｉ／Ｖアンプ２８ａの出力信号に基づいてウォブル信号（Ｓwbとする）を検出する。ここで検出されたウォブル信号Ｓwbは、クロック信号生成回路２８ｆ、及び復調信号生成回路２８ｇに出力される。ＲＦ信号検出回路２８ｄは、Ｉ／Ｖアンプ２８ａの出力信号に基づいてＲＦ信号（Ｓrfとする）を検出する。ここで検出されたＲＦ信号Ｓrfは、デコーダ２８ｅに出力される。

前記デコーダ２８ｅは、ＲＦ信号Ｓrfに対して復号処理及び誤り検出処理等を行い、誤りが検出されたときには誤り訂正処理を行った後、再生データとしてバッファマネージャ３７を介してバッファＲＡＭ３４に格納する。なお、ＲＦ信号にはアドレスデータが含まれており、デコーダ２８ｅは、ＲＦ信号から抽出したアドレスデータをＣＰＵ４０に出力する。

前記クロック信号生成回路２８ｆは、ウォブル信号Ｓwbに基づいて基準クロック信号（Ｗckとする）及びタイミングクロック信号（Ｓtimとする）を生成する。ここではクロック信号生成回路２８ｆは、一例として図９に示されるように、バンドパスフィルタとしてのバンドパスフィルタ（ＢＰＦ）回路ｆ１及び信号生成回路としてのＰＬＬ（Phase Locked Loop）回路ｆ２を備えている。このバンドパスフィルタ回路ｆ１は、ウォブル信号Ｓwbから搬送波成分を抽出する。なお、バンドパスフィルタ回路ｆ１の中心周波数はＣＰＵ４０から設定される。また、ＰＬＬ回路ｆ２はバンドパスフィルタ回路ｆ１の出力信号に同期した基準クロック信号Ｗck及びタイミングクロック信号Ｓtimを生成する。ここで生成された基準クロック信号Ｗckはエンコーダ２５に出力され、タイミングクロック信号Ｓtimは調整回路２８ｉに出力される。なお、基準クロック信号Ｗckの周期はウォブル信号Ｓwbの周期の１／３２である。また、タイミングクロック信号Ｓtimの周期はウォブル信号Ｓwbと同じである。

前記調整回路２８ｉは、一例として図９に示されるように、中心周波数調整回路ｉ１、及び位相調整回路ｉ２を有している。この中心周波数調整回路ｉ１はＣＰＵ４０からの周波数調整信号に応じて上記バンドパスフィルタ回路ｆ１の中心周波数を調整する。また、位相調整回路ｉ２はＣＰＵ４０からの位相調整信号に応じて上記タイミングクロック信号Ｓtimの位相を調整する。ここで位相調整されたタイミングクロック信号Ｓtimは調整タイミングクロック信号Ｓtim'として復調信号生成回路２８ｇに出力される。

前記復調信号生成回路２８ｇは、上記調整タイミングクロック信号Ｓtim'に同期してウォブル信号Ｓwbを位相復調し、復調信号を生成する。ここで生成された復調信号はアドレス復号回路２８ｈに出力される。ここでは復調信号生成回路２８ｇは、一例として図９に示されるように、ハイパスフィルタ（ＨＰＦ）ｇ１、ローパスフィルタ（ＬＰＦ）ｇ２、乗算器ｇ３、積分回路ｇ４、サンプルホールド回路（Ｓ／Ｈ回路）ｇ５、制御信号生成回路ｇ６、低域検出回路ｇ７、及びサイン波生成回路ｇ８などから構成されている。

上記ハイパスフィルタｇ１は、ウォブル信号Ｓwbに含まれる低周波ノイズをほぼ除去する。そして、上記ローパスフィルタｇ２は、ハイパスフィルタｇ１の出力信号に含まれる高周波ノイズをほぼ除去する。従って、ローパスフィルタ回路ｇ２の出力信号Ｓg2は、ウォブル信号Ｓwbに含まれる低周波ノイズと高周波ノイズとがそれぞれほぼ除去された信号となる（図１０の信号Ｓg2参照）。

前記サイン波生成回路ｇ８は、調整タイミングクロック信号Ｓtim'に基づいて、調整タイミングクロック信号Ｓtim'と同じ周波数のサイン波信号Ｓg8を生成する（図１０の信号Ｓg8参照）。ここで生成されたサイン波信号Ｓg8は乗算器ｇ３及び制御信号生成回路ｇ６に出力される。

前記乗算器ｇ３は、ローパスフィルタｇ２の出力信号Ｓg2とサイン波信号Ｓg8とを乗算する。乗算器ｇ３の出力信号Ｓg3は、信号Ｓg2と信号Ｓg8とが同位相の場合には正の信号となり、信号Ｓg2と信号Ｓg8とが逆位相の場合には負の信号となる（図１０の信号Ｓg3参照）。乗算器ｇ３での乗算結果は信号Ｓg3として積分回路ｇ４及び低域検出回路ｇ７に出力される。

前記制御信号生成回路ｇ６は、サイン波信号Ｓg8に基づいて、積分回路ｇ４にリセットを指示するリセット信号Ｓrst及びサンプルホールド回路ｇ５にサンプリングを指示するサンプリング信号Ｓshを生成する。ここでは、リセット信号Ｓrstとして、サイン波の１周期における開始タイミングに同期したパルス信号が出力される（図１０の信号Ｓrst参照）。また、サンプリング信号Ｓshとしては、積分回路ｇ４がリセットされる前にサンプリングを行なう必要があるため、リセット信号Ｓrstよりも立ち上がりが若干早いパルス信号が出力される（図１０の信号Ｓsh参照）。ここで生成されたリセット信号Ｓrstは積分回路ｇ４に出力され、サンプリング信号Ｓshはサンプルホールド回路ｇ５に出力される。

前記積分回路ｇ４は、制御信号生成回路ｇ６からのリセット信号Ｓrstの立ち上がりタイミングでリセットされ、サイン波信号Ｓg8の周期毎に乗算器ｃ２４の出力信号Ｓg3を積分する（図１０の信号Ｓg4参照）。積分回路ｇ４からの信号Ｓg4はサンプルホールド回路ｇ５に出力される。

前記サンプルホールド回路ｇ５は、制御信号生成回路ｇ６からのサンプリング信号Ｓshに同期して積分回路ｇ４の出力信号Ｓg4に対するサンプリングを行なう。ここではサンプリング信号Ｓshの立ち上がりタイミングで信号Ｓg4をサンプリングしている（図１０の信号Ｓdm参照）。サンプルホールド回路ｇ５からの信号は復調信号Ｓdmとしてアドレス復号回路２８ｈ及びＣＰＵ４０に出力される。

前記低域検出回路ｇ７は、乗算器ｇ３の出力信号Ｓg3における低レベル領域を検出する（図１０の信号Ｓg7参照）。低域検出回路ｇ７からの信号Ｓg7はアドレス復号回路２８ｈに出力される。

図８に戻り、前記アドレス復号回路２８ｈは、低域検出回路ｇ７の出力信号Ｓg7に基づいて、復調信号Ｓdmにおける同期情報部に対応する部分（以下、便宜上「同期情報信号」ともいう）を監視するための同期検出信号（図１１参照）を生成する。この同期信号は、低域検出回路ｇ７の出力信号Ｓg7が＋レベルから−レベルに変化する際のゼロクロス位置に対応して、信号レベルが０（ローレベル）から１（ハイレベル）あるいは１から０に変化する。そして、アドレス復号回路２８ｈは同期情報信号を検知すると、該同期情報信号に格納されている同期情報が前記ワード同期情報であるか前記ビット同期情報であるかを判別し、ビット同期情報であれば、ＡＤＩＰ情報部に対応する部分（以下、便宜上「ＡＤＩＰ情報信号」ともいう）を抽出する。さらに、アドレス復号回路２８ｈは、抽出したＡＤＩＰ情報信号が所定量（ここでは、５１ビット分）に達すると各ＡＤＩＰ情報信号からアドレスデータを復号する。ここで復号されたアドレスデータは、アドレス信号ＳadとしてＣＰＵ４０に出力される。

図１に戻り、前記サーボコントローラ３３は、サーボ信号検出回路２８ｂからのフォーカスエラー信号に基づいてフォーカスずれを補正するためのフォーカス制御信号を生成するとともに、トラックエラー信号に基づいてトラックずれを補正するためのトラッキング制御信号を生成する。ここで生成された各制御信号は、サーボオンのときにモータドライバ２７に出力され、サーボオフのときには出力されない。サーボオン及びサーボオフはＣＰＵ４０によって設定される。

前記モータドライバ２７は、上記フォーカス制御信号に基づいて前記フォーカシングアクチュエータの駆動信号を光ピックアップ装置２３に出力し、上記トラッキング制御信号に基づいて前記トラッキングアクチュエータの駆動信号を光ピックアップ装置２３に出力する。すなわち、サーボ信号検出回路２８ｂ、サーボコントローラ３３及びモータドライバ２７によってトラッキング制御及びフォーカス制御が行われる。また、モータドライバ２７は、ＣＰＵ４０からの制御信号に基づいてスピンドルモータ２２及び前記シークモータの駆動信号をそれぞれ出力する。

前記バッファＲＡＭ３４は、光ディスク１５に記録するデータ（記録用データ）、及び光ディスク１５から再生したデータ（再生データ）などが一時的に格納されるバッファ領域と、各種プログラム変数などが格納される変数領域とを有している。

前記バッファマネージャ３７は、バッファＲＡＭ３４へのデータの入出力を管理する。そして、バッファＲＡＭ３４のバッファ領域に蓄積されたデータ量が所定量になるとＣＰＵ４０に通知する。

前記エンコーダ２５は、ＣＰＵ４０の指示に基づいてバッファＲＡＭ３４に蓄積されている記録用データをバッファマネージャ３７を介して取り出し、データ変調及びエラー訂正コードの付加などを行ない、光ディスク１５への書き込み信号を生成する。ここで生成された書き込み信号は、前記基準クロック信号Ｗckとともにレーザコントロール回路２４に出力される。

前記レーザコントロール回路２４は、光ディスク１５に照射されるレーザ光のパワーを制御する。例えば記録の際には、記録条件、半導体レーザＬＤの発光特性、エンコーダ２５からの書き込み信号及び基準クロック信号Ｗckなどに基づいて半導体レーザＬＤの駆動信号が生成される。

前記インターフェース３８は、ホストとの双方向の通信インターフェースであり、一例としてＡＴＡＰＩ（AT Attachment Packet Interface）の規格に準拠している。

前記フラッシュメモリ３９はプログラム領域とデータ領域とを備えており、プログラム領域には、ＣＰＵ４０にて解読可能なコードで記述されたプログラムが格納されている。データ領域には、半導体レーザＬＤの発光特性に関する情報、光ピックアップ装置２３のシーク動作に関する情報（以下「シーク情報」ともいう）、記録条件、線速度毎の前記バンドパスフィルタ回路ｆ１の中心周波数などが格納されている。

前記ＣＰＵ４０は、フラッシュメモリ３９のプログラム領域に格納されているプログラムに従って上記各部の動作を制御するとともに、制御に必要なデータなどをバッファＲＡＭ３４の変数領域及びＲＡＭ４１に保存する。なお、ＣＰＵ４０には不図示のＡ／Ｄ変換器及びＤ／Ａ変換器が併設されており、アナログ信号はＡ／Ｄ変換器を介してＣＰＵ４０に入力されるようになっている。また、ＣＰＵ４０からの信号はＤ／Ａ変換器を介してアナログ回路に出力されるようになっている。

《調整量の取得処理》
次に、前述のように構成される光ディスク装置２０の製造工程、調整工程及び検査工程のうちの少なくともいずれかの工程で実施される、前記バンドパスフィルタ回路ｆ１の中心周波数の最適な調整量（以下「最適周波数調整量」ともいう）、及び前記タイミングクロック信号Ｓtimの位相の最適な調整量（以下「最適位相調整量」ともいう）を取得する処理（以下「最適調整量取得処理」という）について図１２を用いて説明する。図１２のフローチャートは、ＣＰＵ４０によって実行される一連の処理アルゴリズムに対応している。最適調整量取得処理要求が検知されると、図１２のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、最適調整量取得処理がスタートする。なお、ここでは、光ディスク装置２０では種々の線速度での記録及び再生が可能であるものとする。

最初のステップ４０１では、最初の線速度として基準線速度（１．２〜１．４ｍ／ｓｅｃ）を設定する。

次のステップ４０３では、フラッシュメモリ３９のデータ領域を参照し、設定された線速度に対応した中心周波数をバンドパスフィルタ回路ｆ１に設定する。

次のステップ４０５では、予め設定されている初期値を周波数調整量（Ｆとする）にセットし、その周波数調整量Ｆの情報を含む周波数調整信号を中心周波数調整回路ｉ１に出力する。これにより、バンドパスフィルタ回路ｆ１の中心周波数が周波数調整量Ｆの値に応じて調整される。また、ループカウンタ（ｎfとする）に初期値１をセットする。

次のステップ４０７では、バンドパスフィルタ回路ｆ１の出力信号の振幅を取得する。そして、その取得結果をそのときの周波数調整量Ｆの値に対応付けてＲＡＭ４１に保存する。

次のステップ４０９では、ループカウンタｎfの値が予め設定されている値Ｎf（≧２）以上であるか否かを判断する。ここではｎf＝１なので、ステップ４０９での判断は否定され、ステップ４１１に移行する。

このステップ４１１では、予め設定されている変分ΔＦを周波数調整量Ｆに加算して周波数調整量Ｆの値を更新した後、該更新された周波数調整量Ｆの情報を含む周波数調整信号を中心周波数調整回路ｉ１に出力する。これにより、バンドパスフィルタ回路ｆ１の中心周波数が更新された周波数調整量Ｆの値に応じて調整される。また、ループカウンタｎfに１を加算する。そして、前記ステップ４０７に戻る。

以下、ステップ４０９での判断が肯定されるまで、ステップ４０７→４０９→４１１の処理を繰り返す。

ループカウンタｎfの値がＮf以上になると、ステップ４０９での判断は肯定され、ステップ４１３に移行する。

このステップ４１３では、ＲＡＭ４１に保存している振幅の複数の取得結果から振幅の最大値（最大振幅）を求め、その最大振幅に対応する周波数調整量Ｆの値（Ｆxとする）を抽出し、最適周波数調整量とする（図１３参照）。

次のステップ４１５では、値Ｆxをそのときの線速度に対応付けてフラッシュメモリ３９のデータ領域に格納する。

次のステップ４１７では、予め設定されている初期値を位相調整量（Ｐとする）にセットし、位相調整量Ｐの情報を含む位相調整信号を位相調整回路ｉ２に出力する。これにより、位相調整回路ｉ２にてタイミングクロック信号Ｓtimの位相が位相調整量Ｐの値に応じて調整される。また、ループカウンタ（ｎpとする）に初期値１をセットする。

次のステップ４１９では、サンプルホールド回路ｇ５の出力信号、すなわち、復調信号Ｓdmの信号レベルの絶対値を取得する。そして、その取得結果をそのときの位相調整量Ｐの値に対応付けてＲＡＭ４１に保存する。

次のステップ４２１では、ループカウンタｎpの値が予め設定されている値Ｎp（≧２）以上であるか否かを判断する。ここではｎp＝１なので、ステップ４２１での判断は否定され、ステップ４２３に移行する。

このステップ４２３では、予め設定されている変分ΔＰを位相調整量Ｐに加算して位相調整量Ｐの値を更新した後、該更新した位相調整量Ｐの情報を含む位相調整信号を位相調整回路ｉ２に出力する。これにより、位相調整回路ｉ２にてタイミングクロック信号Ｓtimの位相が更新された位相調整量Ｐの値に応じて調整される。また、ループカウンタｎpに１を加算する。そして、前記ステップ４１９に戻る。

以下、ステップ４２１での判断が肯定されるまで、ステップ４１９→４２１→４２３の処理を繰り返す。

ループカウンタｎpの値がＮp以上になると、ステップ４２１での判断は肯定され、ステップ４２５に移行する。

このステップ４２５では、ＲＡＭ４１に保存している絶対値の複数の取得結果から絶対値の最大値を求め、その最大値に対応する位相調整量Ｐの値（Ｐxとする）を抽出し、最適位相調整量とする。

次のステップ４２７では、値Ｐxをそのときの線速度に対応付けてフラッシュメモリ３９のデータ領域に格納する。

次のステップ４２９では、未設定の線速度があるか否かを判断する。そして、未設定の線速度があれば、ここでの判断は肯定されステップ４３１に移行する。

このステップ４３１では、次の線速度を設定する。そして、上記ステップ４０３に戻る。

一方、上記ステップ４２９において、未設定の線速度がなければ、ステップ４２９での判断は否定され、最適調整量取得処理を終了する。

《記録処理》
次に、ホストからの記録要求コマンドを受信したときの光ディスク装置２０における処理（記録処理）について図１４を用いて簡単に説明する。図１４のフローチャートは、ＣＰＵ４０によって実行される一連の処理アルゴリズムに対応し、ホストから記録要求コマンドを受信すると、図１４のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、記録処理がスタートする。なお、ここでは記録処理の途中で線速度は変更されないものとする。

最初のステップ５０１では、記録速度に対応した線速度（以下、便宜上「記録線速度」ともいう）に基づいてスピンドルモータ２２の回転を制御するための制御信号を生成し、モータドライバ２７に出力するとともに、ホストから記録要求コマンドを受信した旨を再生信号処理回路２８に通知する。また、ホストから受信したデータ（記録用データ）のバッファＲＡＭ３４への蓄積をバッファマネージャ３７に指示する。

次のステップ５０３では、フラッシュメモリ３９のデータ領域から、上記記録線速度に対応したバンドパスフィルタ回路ｆ１の中心周波数を抽出し、バンドパスフィルタ回路ｆ１に設定する。

次のステップ５０５では、フラッシュメモリ３９のデータ領域から、記録線速度に対応した最適周波数調整量を抽出し、該最適周波数調整量の情報を含む周波数調整信号を中心周波数調整回路ｉ１に出力する。これにより、バンドパスフィルタ回路ｆ１の中心周波数が最適周波数調整量に応じて調整される。

次のステップ５０７では、フラッシュメモリ３９のデータ領域から、記録線速度に対応した最適位相調整量を抽出し、該最適位相調整量の情報を含む位相調整信号を位相調整回路ｉ２に出力する。これにより、位相調整回路ｉ２にてタイミングクロック信号Ｓtimの位相が最適位相調整量に応じて調整される。

次のステップ５０９では、光ディスク１５が前記記録線速度で回転していることを確認すると、サーボコントローラ３３に対してサーボオンを設定する。これにより、前述の如く、トラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は記録処理が終了するまで随時行われる。

次のステップ５１１では、記録速度に基づいてＯＰＣ（Optimum Power Control）を行い、最適な記録パワーを取得する。すなわち、記録パワーを段階的に変化させつつ、ＰＣＡ（Power Calibration Area）と呼ばれる試し書き領域に所定のデータを試し書きした後、それらのデータを順次再生し、例えばＲＦ信号から検出されたアシンメトリの値が予め実験等で求めた目標値とほぼ一致する場合を最も高い記録品質であると判断し、そのときの記録パワーを最適な記録パワーとする。

次のステップ５１３では、アドレス復号回路２８ｈからのアドレス信号Ｓadに基づいて現在のアドレスを取得する。

次のステップ５１５では、現在のアドレスと記録要求コマンドから抽出した目標アドレスとの差分（アドレス差）を算出する。

次のステップ５１７では、アドレス差に基づいてシークが必要であるか否かを判断する。ここでは、前記シーク情報の一つとしてフラッシュメモリ３９に格納されている所定の閾値を参照し、アドレス差が閾値を越えていれば、ここでの判断は肯定され、ステップ５１９に移行する。

このステップ５１９では、アドレス差に応じたシークモータの制御信号をモータドライバ２７に出力する。これによりシークモータが駆動し、シーク動作が行なわれる。そして、前記ステップ５１３に戻る。

なお、前記ステップ５１７において、アドレス差が閾値を越えていなければ、ステップ５１７での判断は否定され、ステップ５２１に移行する。

このステップ５２１では、現在のアドレスが目標アドレスと一致しているか否かを判断する。現在のアドレスが目標アドレスと一致していなければ、ここでの判断は否定され、ステップ５２３に移行する。

このステップ５２３では、アドレス復号回路２８ｈからのアドレス信号Ｓadに基づいて現在のアドレスを取得する。そして、前記ステップ５２１に戻る。

以下、前記ステップ５２１での判断が肯定されるまで、ステップ５２１→５２３の処理を繰り返し行う。

現在のアドレスが目標アドレスと一致すれば、前記ステップ５２１での判断は肯定され、ステップ５２５に移行する。

このステップ５２５では、エンコーダ２５に書き込みを許可する。これにより、記録用データは、エンコーダ２５、レーザコントロール回路２４及び光ピックアップ装置２３を介して光ディスク１５に書き込まれる。記録用データがすべて書き込まれると、所定の終了処理を行った後、記録処理を終了する。

《再生処理》
さらに、ホストから再生要求コマンドを受信したときの光ディスク装置２０における処理（再生処理）について図１５を用いて説明する。図１５のフローチャートは、ＣＰＵ４０によって実行される一連の処理アルゴリズムに対応し、ホストから再生要求コマンドを受信すると、図１５のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、再生処理がスタートする。

最初のステップ７０１では、再生速度に対応する線速度（以下、便宜上「再生線速度」ともいう）に基づいてスピンドルモータ２２の回転を制御するための制御信号を生成し、モータドライバ２７に出力するとともに、ホストから再生要求コマンドを受信した旨を再生信号処理回路２８に通知する。

次のステップ７０３では、光ディスク１５が前記再生線速度で回転していることを確認すると、サーボコントローラ３３に対してサーボオンを設定する。これにより、前述の如くトラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は再生処理が終了するまで随時行われる。また、トラックのアドレスデータはＲＦ信号に基づいて随時デコーダ２８ｅからＣＰＵ４０に出力される。

次のステップ７０５では、デコーダ２８ｅからのアドレスデータに基づいて現在のアドレスを取得する。

次のステップ７０７では、現在のアドレスと再生要求コマンドから抽出した目標アドレスとの差分（アドレス差）を算出する。

次のステップ７０９では、前記ステップ５１７と同様にして、シークが必要であるか否かを判断する。シークが必要であれば、ここでの判断は肯定され、ステップ７１１に移行する。

このステップ７１１では、アドレス差に応じたシークモータの制御信号をモータドライバ２７に出力する。そして、前記ステップ７０５に戻る。

一方、前記ステップ７０９において、シークが必要でなければ、ここでの判断は否定され、ステップ７１３に移行する。

このステップ７１３では、現在のアドレスが目標アドレスと一致しているか否かを判断する。現在のアドレスが目標アドレスと一致していなければ、ここでの判断は否定され、ステップ７１５に移行する。

このステップ７１５では、デコーダ２８ｅからのアドレスデータに基づいて現在のアドレスを取得する。そして、前記ステップ７１３に戻る。

以下、前記ステップ７１３での判断が肯定されるまで、ステップ７１３→７１５の処理を繰り返し行う。

現在のアドレスが目標アドレスと一致すれば、前記ステップ７１３での判断は肯定され、ステップ７１７に移行する。

このステップ７１７では、再生信号処理回路２８に読み取りを指示する。これにより、再生信号処理回路２８にて再生データが取得され、バッファＲＡＭ３４に格納される。この再生データはセクタ単位でバッファマネージャ３７及びインターフェース３８を介してホストに転送される。そして、ホストから指定されたデータの再生がすべて終了すると、所定の終了処理を行った後、再生処理を終了する。

以上の説明から明らかなように、本実施形態に係る光ディスク装置２０では、クロック信号生成回路２８ｆ、調整回路２８ｉ、及び復調信号生成回路２８ｇによって、ウォブル信号復調回路が実現されている。

また、フラッシュメモリ３９によって、位相調整用メモリ及び周波数調整用メモリが実現されている。

また、光ピックアップ装置２３、ＣＰＵ４０及び該ＣＰＵ４０によって実行されるプログラムとによって、データ記録手段が実現されている。また、ＣＰＵ４０及び該ＣＰＵ４０によって実行されるプログラムとによって、位相調整信号生成手段及び周波数調整信号生成手段が実現されている。しかしながら、本発明がこれに限定されるものではないことは勿論である。すなわち、上記実施形態は一例に過ぎず、上記のＣＰＵ４０によるプログラムに従う処理によって実現した各手段の少なくとも一部をハードウェアによって構成することとしても良いし、あるいは全てをハードウェアによって構成することとしても良い。

以上説明したように、本実施形態に係る光ディスク装置２０によると、クロック信号生成回路２８ｆにおけるバンドパスフィルタ回路ｆ１の中心周波数は、中心周波数調整回路ｉ１により光ディスクの回転の線速度に応じて、バンドパスフィルタ回路ｆ１の出力信号の振幅が最大となるように調整される。これにより、例えば記録速度が高速化されても、バンドパスフィルタ回路ｆ１の出力信号の劣化を防止することができ、ウォブル信号Ｓwbに含まれている搬送波成分を精度良く抽出することが可能となる。従って、ＰＬＬ回路ｆ２ではタイミングクロック信号を精度良く生成することができ、その結果としてウォブル信号Ｓwbに含まれている位相変調波部の復調精度を向上させることが可能となる。また、ＰＬＬ回路ｆ２では基準クロック信号を精度良く生成することが可能となる。

また、バンドパスフィルタ回路ｆ１を汎用部品で構成することができるため、部品コストを低減することが可能である。さらに、バンドパスフィルタ回路ｆ１におけるフィルタ特性の設計値からのずれ許容度を大きくすることができるため、調整工程を簡素化することが可能である。

また、ＰＬＬ回路ｆ２で生成されたタイミングクロック信号Ｓtimの位相は、位相調整回路ｉ２により光ディスクの回転の線速度に応じて、復調信号生成回路２８ｇから出力される信号のレベルの絶対値が最大となるように調整される。これにより、例えば記録速度が高速化されても、乗算器ｇ３の出力信号の劣化を防止することができ、同期情報を精度良く検出することが可能となる。そして、その結果としてＡＤＩＰ情報部を精度良く復調することができる。すなわち、アドレス情報を精度良く取得することができる。

そして、基準クロック信号が精度良く生成され、かつアドレスデータが精度良く取得されるため、結果として記録品質に優れた記録を行うことができる。

なお、上記実施形態では、バンドパスフィルタ回路ｆ１の出力信号の振幅がＣＰＵ４０で取得される場合について説明したが、これに限らず、例えば図１６に示されるように、前記バンドパスフィルタ回路ｆ１の出力信号の振幅を検出する振幅検出回路ｉ３を前記調整回路２８ｉに設けても良い。この振幅検出回路ｉ３での検出結果はＣＰＵ４０に出力される。

また、上記実施形態では、バンドパスフィルタ回路ｆ１の出力信号の振幅が最大となるときの周波数調整値を最適周波数調整値とする場合について説明したが、これに限らず、例えば前記バンドパスフィルタ回路ｆ１の出力信号のジッタが最小となるときの周波数調整値を最適周波数調整値としても良い。この場合には、一例として図１７に示されるように、前記バンドパスフィルタ回路ｆ１の出力信号のジッタを検出するジッタ検出回路ｉ４を前記調整回路２８ｉに設け、そのジッタ検出回路ｉ４での検出結果をＣＰＵ４０に出力しても良い。そこで、この場合には、前記ステップ４０７では、前記バンドパスフィルタ回路ｆ１の出力信号の振幅を取得する代わりに、ジッタ検出回路ｉ４を介して前記バンドパスフィルタ回路ｆ１の出力信号のジッタを取得することとなる。また、前記ステップ４１３では、ＲＡＭ４１に保存しているジッタの複数の取得結果からジッタの最小値を求め、その最小値に対応する周波数調整量Ｆの値を抽出し（図１８参照）、最適周波数調整量とすることとなる。

また、上記実施形態では、バンドパスフィルタ回路ｆ１の出力信号の振幅を実測した結果に基づいて最適周波数調整値を取得する場合について説明したが、これに限らず、例えばシミュレーションや理論計算などにより最適周波数調整値を取得しても良い。

また、上記実施形態では、復調信号Ｓdmの信号レベルの絶対値が最大となるときの位相調整量を最適位相調整量とする場合について説明したが、これに限らず、例えば図１９に示されるように、前記サイン波生成回路ｇ８の出力信号Ｓg8と前記ローパスフィルタｇ２の出力信号Ｓg2との位相差を検出し、その位相差がほぼ０となるときの位相調整量を最適位相調整量としても良い。

また、上記実施形態では、復調信号Ｓdmの信号レベルを実測した結果に基づいて最適位相調整値を取得する場合について説明したが、これに限らず、例えばシミュレーションや理論計算などにより最適位相調整値を取得しても良い。

また、上記実施形態では、光ディスク装置２０の製造工程、調整工程及び検査工程のうちの少なくともいずれかの工程で、前記最適調整量取得処理が行われる場合について説明したが、これに限らず例えばホストからの要求に応じて行っても良い。

また、上記実施形態において、記録の途中で線速度が変更された場合には、新たな線速度に対応して前記中心周波数、最適周波数調整量、及び最適位相調整量が設定される。

また、上記実施形態において、指定された線速度に対応する最適周波数調整量がフラッシュメモリ３９のデータ領域に格納されていないときは、フラッシュメモリ３９のデータ領域に格納されている異なる線速度に対応する最適周波数調整量を参照して近似演算又は補間演算などの所定の演算を行い、指定された線速度での最適周波数調整量を推定しても良い。

また、上記実施形態において、指定された線速度に対応する最適位相調整量がフラッシュメモリ３９のデータ領域に格納されていないときは、フラッシュメモリ３９のデータ領域に格納されている異なる線速度に対応する最適位相調整量を参照して近似演算又は補間演算などの所定の演算を行い、指定された線速度での最適位相調整量をそれぞれ推定しても良い。

また、上記実施形態では、最適周波数調整量がＣＰＵ４０から出力される場合について説明したが、これに限らず、例えば図２０に示されるように、最適周波数調整量と線速度との関係が格納されたメモリｉ５を前記調整回路２８ｉに設け、前記中心周波数調整回路ｉ１が、ＣＰＵ４０からの線速度情報に基づいて、対応する最適周波数調整量をメモリｉ５から抽出しても良い。この場合に、メモリｉ５に最適位相調整量と線速度との関係を格納し、前記位相調整回路ｉ２が、ＣＰＵ４０からの線速度情報に基づいて対応する最適位相調整量をメモリｉ５から抽出しても良い。

また、上記実施形態では、線速度毎に最適周波数調整量及び最適位相調整量を取得しているが、温度変動が大きい場合には、例えば光ピックアップ装置２３の近傍に温度センサを設け、更に温度毎に最適周波数調整量及び最適位相調整量の少なくとも一方を取得しても良い。

また、上記実施形態では、光ディスク１５がＤＶＤ＋Ｒの規格に準拠する場合について説明したが、本発明がこれに限定されるものではなく、例えばＤＶＤ＋ＲＷであっても良い。

また、上記実施形態では、光ディスク装置としてデータの記録及び再生が可能な光ディスク装置について説明したが、これに限らず、データの記録、再生及び消去のうち、少なくともデータの記録が可能な光ディスク装置であれば良い。

また、上記実施形態では、前記光ピックアップ装置２３が１つの半導体レーザを備える場合について説明したが、これに限らず、例えば互いに異なる波長の光束を発光する複数の半導体レーザを備えていても良い。この場合に、例えば波長が約４０５ｎｍの光束を発光する半導体レーザ、波長が約６６０ｎｍの光束を発光する半導体レーザ及び波長が約７８０ｎｍの光束を発光する半導体レーザの少なくとも１つを含んでいても良い。すなわち、光ディスク装置が互いに異なる規格に準拠した複数種類の光ディスクに対応する光ディスク装置であっても良い。

また、上記実施形態では、前記インターフェース３８がＡＴＡＰＩの規格に準拠する場合について説明したが、これに限らず、例えばＡＴＡ（AT Attachment）、ＳＣＳＩ（Small Computer System Interface）、ＵＳＢ（Universal Serial Bus）１．０、ＵＳＢ２．０、ＩＥＥＥ１３９４、ＩＥＥＥ８０２．３、シリアルＡＴＡ及びシリアルＡＴＡＰＩのうちのいずれかの規格に準拠しても良い。

本発明の一実施形態に係る光ディスク装置の構成を示すブロック図である。 光ディスクにおけるトラックの蛇行形状を説明するための図である。 情報フレームの構成を説明するための図である。 図４（Ａ）及び図４（Ｂ）は、それぞれＡＤＩＰ情報部の蛇行形状を説明するための図である。 図５（Ａ）及び図５（Ｂ）は、それぞれ同期情報部の蛇行形状を説明するための図である。 ＡＤＩＰ情報部のデータビットを説明するための図である。 図１における光ピックアップ装置の構成を説明するための図である。 図１における再生信号処理回路の構成を説明するためのブロック図である。 図８のクロック信号生成回路、調整回路及び復調信号生成回路の構成をそれぞれ説明するためのブロック図である。 図８の復調信号生成回路の作用を説明するためのタイミングチャートである。 図８のアドレス復号回路の作用を説明するためのタイミングチャートである。 最適周波数調整量及び最適位相調整量を線速度毎に取得する処理を説明するためのフローチャートである。 最大振幅を説明するための波形図である。 ホストからの記録要求コマンドに応じて行なわれる光ディスク装置における記録処理を説明するためのフローチャートである。 ホストからの再生要求コマンドに応じて行なわれる光ディスク装置における再生処理を説明するためのフローチャートである。 振幅検出回路を有する調整回路を説明するためのブロック図である。 ジッタ検出回路を有する調整回路を説明するためのブロック図である。 最小ジッタを説明するための図である。 図８における復調信号生成回路の別の構成例を説明するためのブロック図である。 メモリを有する調整回路を説明するためのブロック図である。

符号の説明

１５…光ディスク、２０…光ディスク装置、２３…光ピックアップ装置（データ記録手段の一部）、２８ｃ…ウォブル信号検出回路、２８ｆ…クロック信号生成回路（ウォブル信号復調回路の一部）、２８ｇ…復調信号生成回路（変調波復調回路）、２８ｉ…調整回路（ウォブル信号復調回路の一部）、３９…フラッシュメモリ（位相調整用メモリ、周波数調整用メモリ）、４０…ＣＰＵ（データ記録手段の一部、位相調整信号生成手段、周波数調整信号生成手段）、ｆ１…バンドパスフィルタ回路（バンドパスフィルタ）、ｆ２…ＰＬＬ回路（信号生成回路）、ｉ１…中心周波数調整回路（周波数調整回路）、ｉ２…位相調整回路、ｉ５…メモリ（位相調整用メモリ、周波数調整用メモリ）。

Claims (12)

1. 光ディスクに対して、データの記録、再生及び消去のうち少なくとも記録を行なう光ディスク装置であって、
   光ディスクの記録面からの反射光に基づいて、所定の基本周波数を有する搬送波部と所定の情報が付加された位相変調波部とを含むウォブル信号を検出するウォブル信号検出回路と；
   前記基本周波数近傍の中心周波数を有し、前記ウォブル信号から前記搬送波部の信号を抽出するバンドパスフィルタと、前記バンドパスフィルタの中心周波数を前記光ディスクの回転の線速度に応じた周波数調整信号に基づいて調整する周波数調整回路と、前記抽出された搬送波部の信号からクロック信号を生成する信号生成回路と、前記クロック信号の位相を前記光ディスクの回転の線速度に応じた位相調整信号に基づいて調整する位相調整回路と、前記位相調整されたクロック信号に同期して前記ウォブル信号における前記位相変調波部を位相復調する変調波復調回路とを有するウォブル信号復調回路と；
   前記光ディスクの回転の線速度に基づいて前記周波数調整信号を生成し、前記ウォブル信号復調回路に出力する周波数調整信号生成手段と；
   前記クロック信号の位相調整量が線速度毎に格納されている位相調整用メモリと；
   前記位相調整用メモリに格納されている位相調整量と前記光ディスクの回転の線速度とに基づいて前記位相調整信号を生成し、前記ウォブル信号復調回路に出力する位相調整信号生成手段と；
   前記ウォブル信号復調回路の出力信号から位置情報を取得し、該位置情報に基づいて記録開始位置を決定し、前記光ディスクにデータを記録するデータ記録手段と；を備える光ディスク装置。
2. 前記位相調整用メモリは不揮発性のメモリであることを特徴とする請求項１に記載の光ディスク装置。
3. 前記位相調整量は、装置の製造工程、調整工程及び検査工程のうちの少なくともいずれかにおいて取得され、前記位相調整用メモリに格納されていることを特徴とする請求項１又は２に記載の光ディスク装置。
4. 前記位相調整信号生成手段は、前記位相調整用メモリを参照し、指定された線速度に対応する位相調整量に基づいて前記位相調整信号を生成することを特徴とする請求項１〜３のいずれか一項に記載の光ディスク装置。
5. 前記位相調整信号生成手段は、指定された線速度に対応する位相調整量が前記位相調整用メモリに格納されていない場合に、前記位相調整用メモリに格納されている異なる線速度に対応する位相調整量を参照して所定の演算を行い、その演算結果に基づいて前記位相調整信号を生成することを特徴とする請求項１〜４のいずれか一項に記載の光ディスク装置。
6. 前記線速度毎に前記中心周波数の周波数調整量が格納されている周波数調整用メモリを更に備えることを特徴とする請求項１〜５のいずれか一項に記載の光ディスク装置。
7. 前記周波数調整用メモリは不揮発性のメモリであることを特徴とする請求項６に記載の光ディスク装置。
8. 前記周波数調整量は、装置の製造工程、調整工程及び検査工程のうちの少なくともいずれかにおいて取得され、前記周波数調整用メモリに格納されていることを特徴とする請求項６又は７に記載の光ディスク装置。
9. 前記周波数調整信号生成手段は、前記周波数調整用メモリを参照し、指定された線速度に対応する周波数調整量に基づいて前記周波数調整信号を生成することを特徴とする請求項６〜８のいずれか一項に記載の光ディスク装置。
10. 前記周波数調整信号生成手段は、指定された線速度に対応する周波数調整量が前記周波数調整用メモリに格納されていない場合に、前記周波数調整用メモリに格納されている異なる線速度に対応する周波数調整量を参照して所定の演算を行い、その演算結果に基づいて前記周波数調整信号を生成することを特徴とする請求項６〜８のいずれか一項に記載の光ディスク装置。
11. 前記演算は、近似演算又は補間演算であることを特徴とする請求項５又は１０に記載の光ディスク装置。
12. 前記光ディスクはＤＶＤ＋ＲあるいはＤＶＤ＋ＲＷの規格に準拠した光ディスクであることを特徴とする請求項１〜１１のいずれか一項に記載の光ディスク装置。

Images