JP3718952B2 - 半導体レーザ - Google Patents
半導体レーザ Download PDFInfo
- Publication number
- JP3718952B2 JP3718952B2 JP09741797A JP9741797A JP3718952B2 JP 3718952 B2 JP3718952 B2 JP 3718952B2 JP 09741797 A JP09741797 A JP 09741797A JP 9741797 A JP9741797 A JP 9741797A JP 3718952 B2 JP3718952 B2 JP 3718952B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- laminated structure
- current
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体レーザに関し、特に、いわゆる端面窓構造を有する半導体レーザにおける端面窓構造に起因するリーク電流の低減に関するものである。
【０００２】
【従来の技術】
近年、光ディスク装置等においては、信号の読み取り，記憶の両方を半導体レーザを用いて行うことから、半導体レーザの高出力化への要求が高まっている。そこで、従来の半導体レーザでは、その高出力化のためのアプローチの一つとして、いわゆる「端面窓構造」が採用されている。
【０００３】
この端面窓構造は、半導体レーザを構成する光導波路の端面部に亜鉛（Ｚｎ）等の不純物を拡散し、該端面部のバンドギャップエネルギーを増大させることにより、光導波路の端面部での光吸収を抑制するものである。この端面窓構造により、半導体レーザの光出射端面の劣化を効果的に抑制しつつ、半導体レーザの高出力化を図ることができる。
【０００４】
図１２(a) は、従来の端面窓構造を有する半導体レーザの構造を示す斜視図である。また、図１２(b) は、図１２(a) におけるＡ−Ａ断面図，図１２(c) は、図１２(a) におけるＢ−Ｂ断面図である。
【０００５】
これらの図を参照して従来の半導体レーザＬＤの構造について説明すると、この半導体レーザＬＤは、ｎ−ＧａＡｓ基板１上に設けられ、いわゆるＭＱＷの活性層３をｎ−ＡｌＧａＩｎＰ下クラッド層（第１導電型下クラッド層）２と、ｐ−ＡｌＧａＩｎＰ上クラッド層（第２導電型上クラッド層）４との間に挟持した積層構造２００を有している。
【０００６】
ここで、上記上クラッド層４は、上記活性層３上の全面に形成された厚さ約０．２μｍのｐ−ＡｌＧａＩｎＰ第１上クラッド層４ａと、該第１上クラッド層４ａの所定の帯状領域上に形成された厚さ約１．２５μｍのｐ−ＡｌＧａＩｎＰ第２上クラッド層４ｂとから構成されており、該第２上クラッド層４ｂの上面部分には、厚さ約０．１μｍのｐ−ＧａＩｎＰバンド不連続緩和層７が形成されている。また上記下クラッド層２の厚さは約１．５μｍとなっている。また、上記第１上クラッド層４ａの表面には、厚さ６０オングストロームのｐ−ＧａＩｎＰエッチングストッパ層５が形成されている。
【０００７】
このエッチングストッパ層５上の、上記第２上クラッド層４ｂの両側には、該積層構造２００における光導波路を構成する所定の帯状領域に駆動電流が集中するよう該駆動電流をブロックするｎ−ＧａＡｓ電流ブロック層８が形成されており、上記積層構造２００における第２上クラッド層４ｂと、その下側の第１上クラッド層４ａ，活性層３及び下クラッド層２の、該クラッド４ｂに対応する部分とにより、上記光導波路が構成されている。
【０００８】
また、上記積層構造２００は、上記光導波路の両端部分にＺｎの拡散により形成された、その活性層部分のバンドギャップエネルギーが該光導波路の他の活性層部分のバンドギャップエネルギーより大きい拡散領域１０を有しており、上記電流ブロック層８はその一部が該光導波路両端の拡散領域１０上に位置する構造となっている。
【０００９】
また、上記バンド不連続緩和層７及び電流ブロック層８上には全面にｐ−ＧａＡｓコンタクト層９が形成されており、このコンタクト層９上にはｐ電極（表面電極）９ａが形成され、上記基板１の裏面側にはｎ電極（裏面電極）１ａが形成されている。
【００１０】
なお、上記Ｚｎ拡散領域１０がいわゆる窓領域であって、かかる窓領域が形成されている半導体レーザは、一般に端面窓構造を有する半導体レーザと呼ばれている。
【００１１】
このような構成の半導体レーザＬＤでは、上記各電極９ａ，１ａに駆動電圧を印加すると、上記積層構造２００中を主電流Ｉｍが流れ、これにより活性層３にてレーザ光Ｌが発生して光導波路の光出射端面から出射される。
【００１２】
この際、光導波路の端面部分にはＺｎ拡散領域１０が形成され、この部分での活性層のバンドギャップエネルギーが他の部分に比べて大きくなっているので、上記光出射端面部でのレーザ光の吸収はほとんどなく、高出力でのレーザ発振を良好に行うことができる。
【００１３】
次に、この半導体レーザＬＤの製造方法について説明する。図１３(a) ないし(e) は、半導体レーザＬＤの製造方法を主要工程順に示す図である。半導体レーザＬＤは、次のようにして製造することができる。
【００１４】
始めに、ｎ−ＧａＡｓ基板１上に、ｎ−ＡｌＧａＩｎＰ下クラッド層２，活性層３，ｐ−ＡｌＧａＩｎＰ第１上クラッド層４ａ，ｐ−ＧａＩｎＰエッチングストッパ層５，ｐ−ＡｌＧａＩｎＰ第２上クラッド層４ｂおよびｐ−ＧａＩｎＰバンド不連続緩和層７を順次結晶成長させる（図１３(a) 参照）。このとき、上記ｎ−ＡｌＧａＩｎＰ下クラッド層２は約１．５μｍ厚に、ｐ−ＡｌＧａＩｎＰ第１上クラッド層４ａは約０．２μｍ厚に、ｐ−ＡｌＧａＩｎＰ第２上クラッド層４ｂは約１．２５μｍ厚に、そして、ｐ−ＧａＩｎＰバンド不連続緩和層７は約０．１μｍ厚にそれぞれ形成する。なお、この結晶成長には、有機金属気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法等を用いる。
【００１５】
続いて、全面に厚さ約５００オングストロームのＳｉＮ膜１１を形成した後、ＳｉＮ膜１１の、光導波路の両端部となるべき部分を、その幅Ｗ１が数十μｍ程度となるようパターニングにより除去し、開口１１ａを形成する（図１３(b) 参照）。そして、拡散源となるＺｎＯ膜及びキャップ層としてのＳｉＯ2 膜（図示せず）を各々１０００オングストローム厚の厚さで上記ＳｉＮ膜１１上に成膜し、その後、熱処理を行うことにより、上記ＳｉＮ膜１１の開口１１ａ内に露出する部分に選択的に亜鉛（Ｚｎ）を拡散する。これにより、Ｚｎ拡散領域１０が形成される（図１３(c) 参照）。その後、上記ＺｎＯ膜及びＳｉＯ2 膜を除去する。
【００１６】
さらに上記ＳｉＮ膜１１のパターニングを行って、約３μｍ幅のストライプパターンを有する部分１１ｂを、上記両Ｚｎ拡散領域１０を結ぶ方向に沿って形成する。このとき、Ｚｎ拡散領域１０上にはＳｉＮ膜がないため、この部分の、光導波路となるべき部分には、レジスト１２を被覆する（図１３(d) 参照）。
【００１７】
そして、ウェットエッチング法により上記レジスト１２及びＳｉＮ膜１１ｂをマスクとして、上記バンド不連続緩和層７及び第２上クラッド層４ｂを選択的にエッチングして、上記積層構造２００における光導波路となる部分を形成する。この選択エッチング時のエッチング深さは、エッチングストッパ層５によりエッチングが停止することにより制御される。
【００１８】
次に上記レジスト１２を除去した後、ＳｉＮ膜１１ｂを選択成長マスクとしてｎ−ＧａＡｓ電流ブロック層８を埋め込み成長させる（図１３(e) 参照）。
【００１９】
次に、ＳｉＮ膜１１ｂを除去し、ｐ−ＧａＡｓコンタクト層９を全面に結晶成長させ（図１２(a) 参照）、最後に、ｐ−ＧａＡｓコンタクト層９上にｐ−オーミック電極９ａを形成し、ｎ−ＧａＡｓ基板１の裏面側にｎ−オーミック電極１ａを形成して、上記半導体レーザＬＤを完成する。
【００２０】
【発明が解決しようとする課題】
ところで、かかる端面窓構造を有する半導体レーザＬＤでは、半導体レーザＬＤの光出射端面の窓構造としての亜鉛拡散領域１０は、キャリア濃度１０18〜１０19ｃｍ-3程度の高濃度ｐ型領域となっていることから、拡散を行わないほかの領域に比べて抵抗が低い。このため、亜鉛拡散領域１０にてリーク電流が流れやすいという問題がある。
【００２１】
加えて、亜鉛拡散領域１０がｎ−ＧａＡｓ基板１まで到達している場合、Ｚｎの拡散が行われていない領域では、ＧａＩｎＰまたはＡｌＧａＩｎＰ領域中にｐｎ接合が形成されているのに対し、亜鉛拡散領域１０では、ＧａＡｓ領域中にｐｎ接合が形成される。ＧａＡｓ領域中のｐｎ接合は、ＧａＩｎＰまたはＡｌＧａＩｎＰ領域中のｐｎ接合に比べてバンドギャップエネルギーが小さいため、亜鉛拡散領域（窓構造）１０の方がリーク電流が流れやすくなる。
【００２２】
ここで、リーク電流としては、図１２(c) に示すように、主に次の３つが考えられる。
【００２３】
第１のリーク電流は、電流ブロック層８の電流ブロック効果が十分でない場合に電流ブロック層８を介して亜鉛拡散領域１０に流れ込むリーク電流Ir１である。
【００２４】
第２のリーク電流は、ｐ−ＧａＡｓコンタクト層９から亜鉛拡散領域１０に直接流れ込むリーク電流Ir２である。
【００２５】
第３のリーク電流は、ｐ−ＧａＡｓコンタクト層９からｐ−ＡｌＧａＩｎＰ第２上クラッド層４ｂを通って亜鉛拡散領域１０に流れ込むリーク電流Ir３である。
【００２６】
これらリーク電流が発生すると、半導体レーザＬＤのしきい値や所望の光出力を発生させるための消費電力が大きくなる等の種々の問題が起こる。
【００２７】
本発明は、かかる背景の下になされたものであり、窓構造を構成する亜鉛拡散領域に流れ込むリーク電流を抑制することができる半導体レーザを提供することを目的とする。
【００２８】
【課題を解決するための手段】
本発明（請求項１）に係る半導体レーザは、第１導電型半導体基板と、該半導体基板上に設けられ、活性層を第１導電型下クラッド層と第２導電型上クラッド層との間に挟持してなる積層構造と、該積層構造の表面側に配置された表面電極と、上記半導体基板の裏面側に配置された裏面電極と、該積層構造と表面電極との間に形成され、該積層構造における光導波路を構成する所定の帯状領域に駆動電流が集中するよう該駆動電流をブロックする第１導電型電流ブロック層とを備え、上記積層構造は、上記光導波路の両端部分に不純物の拡散により形成された、その活性層部分のバンドギャップエネルギーが該光導波路の他の活性層部分のバンドギャップエネルギーより大きい窓構造部を有し、上記電流ブロック層の、上記窓構造部上に位置する部分と、上記積層構造との間には、高抵抗領域が設けられていることを特徴とするものである。
【００２９】
本発明（請求項２）に係る半導体レーザは、第１導電型半導体基板と、該半導体基板上に設けられ、活性層を第１導電型下クラッド層と第２導電型上クラッド層との間に挟持してなる積層構造と、該積層構造の表面側に配置された表面電極と、上記半導体基板の裏面側に配置された裏面電極と、該積層構造と表面電極との間に形成され、該積層構造における光導波路を構成する所定の帯状領域に駆動電流が集中するよう該駆動電流をブロックする第１導電型電流ブロック層とを備え、上記積層構造は、上記光導波路の両端部分に不純物の拡散により形成された、その活性層部分のバンドギャップエネルギーが該光導波路の他の活性層部分のバンドギャップエネルギーより大きい窓構造部を有し、上記電流ブロック層の、上記窓構造部上に位置する部分は、活性層にて発振されたレーザ光を吸収しない半導体材料から構成された下層領域と、該下層領域上に配置された該下層領域よりバンドギャップエネルギーの小さい上層領域とからなる２層構造となっていることを特徴とするものである。
【００３０】
本発明（請求項３）に係る半導体レーザは、請求項２記載の半導体レーザにおいて、上記電流ブロック層の、上記窓構造部上に位置する部分は、該窓構造部の上面を完全に覆うよう、その平面形状を該窓構造部上面の平面形状より大きくしたことを特徴とするものである。
【００３２】
本発明（請求項４）に係る半導体レーザは、第１導電型半導体基板と、該半導体基板上に設けられ、活性層を第１導電型下クラッド層と第２導電型上クラッド層との間に挟持してなる積層構造と、該積層構造の表面側に配置された表面電極と、上記半導体基板の裏面側に配置された裏面電極と、該積層構造と表面電極との間に形成され、該積層構造における光導波路を構成する所定の帯状領域に駆動電流が集中するよう該駆動電流をブロックする第１導電型電流ブロック層とを備え、上記積層構造は、上記光導波路の両端部分に不純物の拡散により形成された、その活性層部分のバンドギャップエネルギーが該光導波路の他の活性層部分のバンドギャップエネルギーより大きい窓構造部を有するとともに、該光導波路の該窓構造部内側にこれに隣接して位置する、第１導電型領域あるいは高抵抗領域からなる電流制限領域を有し、上記電流ブロック層は、その一部が上記窓構造部の表面、あるいは該窓構造部及び上記電流制限領域の表面を覆う構造となっていることを特徴とするものである。
【００３３】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
実施の形態１．
図１は、本発明の実施の形態１による半導体レーザを説明するための図であり、図１(a) は、半導体レーザの構造を示す斜視図であり、図１(b) ，(c) は、それぞれ図１(a) におけるＡ−Ａ断面図，Ｂ−Ｂ断面図である。また、図２は、この半導体レーザＬＤの製造方法をその主要工程（図(a) 〜図(f) ）順に示す図である。
【００３４】
図において、ＬＤ１は本実施の形態１の半導体レーザであり、そのｎ−ＧａＡｓ基板２１上には、いわゆるＭＱＷの活性層２５をｎ−ＡｌＧａＩｎＰ下クラッド層（第１導電型下クラッド層）２８と、ｐ−ＡｌＧａＩｎＰ上クラッド層（第２導電型上クラッド層）２７ａとの間に挟持してなる積層構造２２が設けられている。
【００３５】
ここで、上記上クラッド層２７ａは、上記活性層２５上の全面に形成された厚さ約０．２μｍのｐ−ＡｌＧａＩｎＰ第１上クラッド層２６と、該第１上クラッド層２６の所定の帯状領域上に形成された厚さ約１．２５μｍのｐ−ＡｌＧａＩｎＰ第２上クラッド層２７とから構成されており、該第２上クラッド層２７の表面部分には、厚さ約０．１μｍのｐ−ＧａＩｎＰバンド不連続緩和層３０が形成されている。また上記下クラッド層２８の厚さは約１．５μｍとなっている。また、上記第１上クラッド層２６の表面には、厚さ６０オングストロームのｐ−ＧａＩｎＰエッチングストッパ層２９が形成されている。
【００３６】
このエッチングストッパ層２９上の、上記第２上クラッド層２７の両側には、該積層構造２２における光導波路を構成する所定の帯状領域に駆動電流が集中するよう該駆動電流をブロックするｎ−ＧａＡｓ電流ブロック層２３が形成されており、上記積層構造２２における第２上クラッド層２７と、その下側の，エッチングストッパ層２９，第１上クラッド層２６，活性層２５及び下クラッド層２８の、該第２上クラッド層２７に対応する部分とにより、上記光導波路が構成されている。
【００３７】
また、上記積層構造２２は、上記光導波路の両端部分にＺｎの拡散により形成された、その活性層部分のバンドギャップエネルギーが該光導波路の他の活性層部分のバンドギャップエネルギーより大きい拡散領域３１を有しており、上記電流ブロック層２３はその一部が該光導波路両端の拡散領域３１上に位置する構造となっている。
【００３８】
また、上記バンド不連続緩和層３０及び電流ブロック層２３上には全面にｐ−ＧａＡｓコンタクト層２４が形成されており、このコンタクト層２４上にはｐ電極（表面電極）２４ａが形成され、上記基板２１の裏面側にはｎ電極（裏面電極）２１ａが形成されている。
【００３９】
そして、本実施の形態１の特徴とするところは、図１(c) に示すように、上記光導波路の両端部分に窓構造部（Ｚｎ拡散領域）３１が形成されており、電流ブロック層２３の、窓構造部３１上に位置する部分と上記積層構造２２との間には、高抵抗領域３２が設けられている点である。なお、上記窓構造部３１は、亜鉛（Ｚｎ）等の不純物の拡散により形成されており、これにより、窓構造部３１における、活性層２５部分のバンドギャップエネルギーが光導波路の他の活性層２５部分（亜鉛が拡散されていない部分）のバンドギャップエネルギーよりも大きくなっている。
【００４０】
次に、図２を参照して、半導体レーザＬＤの製造方法について説明する。
まず、図２(a) 〜(c) に示すプロセスフローは、従来の半導体レーザのプロセスフローと全く同じである。すなわち、始めに、ｎ−ＧａＡｓ基板２１上に約１．５μｍ厚のｎ−ＡｌＧａＩｎＰ下クラッド層（キャリア濃度４×１０17ｃｍ-3）２８、活性層２５、約０．２μｍ厚のｐ−ＡｌＧａＩｎＰ第１上クラッド層（キャリア濃度４×１０17ｃｍ-3）２６、厚さ６０オングストロームのｐ−ＧａＩｎＰエッチングストッパ層（キャリア濃度１×１０18ｃｍ-3）２９、約１．２５μｍ厚のｐ−ＡｌＧａＩｎＰ第２上クラッド層（キャリア濃度７×１０17ｃｍ-3）２７、約０．１μｍ厚のｐ−ＧａＩｎＰバンド不連続緩和層（キャリア濃度１×１０18ｃｍ-3）３０を、順次結晶成長する（図２(a) ）。この結晶成長には、有機金属気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法等を採用できる。
【００４１】
続いて、約５００オングストローム厚のＳｉＮ膜３３を形成した後、半導体レーザＬＤ１の端面に相当する部分３４（以下、「端面部３４」という）に、幅Ｗ１が数十μｍ程度のパターニングを施して切欠部３５を形成する（図２(b) ）。
【００４２】
次に、拡散源となるＺｎＯ膜およびキャップ層のＳｉＯ2 膜を各々１０００オングストローム程度の厚さでＳｉＮ膜３３の上に成膜し、続いて熱処理を行うことにより、上記切欠部３５に露出する部分に選択的に亜鉛（Ｚｎ）を拡散し、その後、ＺｎＯ膜、ＳｉＯ2 膜を除去する（図２(c) ）。これにより、亜鉛拡散領域として窓構造部３１が形成される。
【００４３】
本実施の形態では、亜鉛拡散領域３１を形成した後、ＳｉＮ膜３３の切欠部３５を、亜鉛拡散領域３１の拡散フロントが表面側から見える程度に大きく広げる（図２(d) ）。続いて、このＳｉＮ膜３３をマスクにしてプロトン（Ｈ）等をイオン注入することにより、高抵抗領域３２を形成する。このイオン注入に用いるイオン種は、高抵抗になるものであれば、プロトン（Ｈ）に限らず、シリコン（Ｓｉ）等でもよい。なお、イオン注入により形成される高抵抗領域の深さは、通常０．５μｍ程度である。また、図２(d) では、高抵抗領域３２を、亜鉛拡散領域３１及びその近傍，つまり端面部３４の中央部のみに形成しているが、高抵抗領域３２は、端面部３４の全領域にわたって形成してもよい。
【００４４】
次に、従来の半導体レーザと同様、光導波路を形成するために、約３μｍ幅の帯状パターンのマスクを形成する。この時、イオン注入による高抵抗領域３２上にはＳｉＮ膜３３がないため、この部分にはレジスト３６を形成し、これをエッチングマスクに使用する（図２(e) ）。そして、上記レジスト３６及びＳｉＮ膜３３をマスクとするウェットエッチング法により光導波路を形成した後、レジスト３６を除去し、ＳｉＮ膜３３を選択成長マスクとして使用し、ｎ−ＧａＡｓ電流ブロック層２３を埋め込み成長させる（図２(f) ）。上記光導波路形成時のエッチングの深さの制御は、従来と同様、エッチングストッパ層２９によりエッチング処理を停止させることにより行う。
【００４５】
その後、ＳｉＮ膜３３を除去し、ｐ−ＧａＡｓコンタクト層２４を結晶成長させ（図１(a) ）、最後に、ｎ−ＧａＡｓ基板２１の表面、及びｐ−ＧａＡｓコンタクト層２４の表面上にオーミック電極２１ａ，２４ａを形成して、半導体レーザＬＤ１を完成する。
【００４６】
次に、図１を参照して、本実施の形態の作用効果について説明する。
本実施の形態１では、端面部３４の亜鉛拡散領域３１と電流ブロック層２３との間にイオン注入による高抵抗領域３２が挿入されているため、電流ブロック層２３を介して亜鉛（Ｚｎ）拡散領域３１に流れ込むリーク電流Ir１（図１２(c) 参照）を効果的に抑制することができる。
【００４７】
また、本実施の形態では、高抵抗領域３２が亜鉛拡散領域３１より大きいサイズに形成されているので、高濃度ｐ型の亜鉛拡散領域３１がｐ−ＧａＡｓコンタクト層２４と直接接することがなくなり、ｐ−ＧａＡｓコンタクト層２４から亜鉛（Ｚｎ）拡散領域３１に直接流れ込むリーク電流Ir２（図１２(c) 参照）を効果的に抑制することができる。
【００４８】
また、本実施の形態では、イオン注入によりｐ−ＧａＩｎＰバンド不連続緩和層３０およびｐ−ＡｌＧａＩｎＰ第２上クラッド層２７の一部が高抵抗化されるため、ｐ−ＧａＡｓコンタクト層２４からｐ−ＡｌＧａＩｎＰ第２上クラッド層２７を通って亜鉛拡散領域３１に至るリーク電流経路の幅が狭くなり、この電流経路を流れるリーク電流Ir３を少なくできる。
【００４９】
実施の形態２．
次に、本発明の実施の形態２について説明する。
図３は、本発明の実施の形態２による半導体レーザを説明するための図であり、図３(a) は、半導体レーザＬＤ２の構造を示す斜視図であり、図３(b) ，(c) は、それぞれ図３(a) におけるＡ−Ａ断面図，Ｂ−Ｂ断面図である。図４は、この半導体レーザＬＤ２の製造方法を主要工程（図(a) 〜(f) ）順に説明するための図である。
【００５０】
図において、ＬＤ２は本実施の形態２の半導体レーザであり、図１と同一符号は実施の形態１の半導体レーザＬＤ１におけるものと同一のものを示している。そしてこの実施の形態２では、図３(c) に示すように、上記光導波路の両端部分に窓構造部３１が形成されており、電流ブロック層２３の、窓構造部３１上に位置する部分は、活性層２５にて発振されたレーザ光を吸収しない半導体材料からなる下層領域４０と、下層領域４０の上部に配置され、この下層領域４０よりもバンドギャップエネルギーの小さい上層領域４１とからなる二層構造となっている点が上記実施の形態１とは異なっている。
【００５１】
具体的には、電流ブロック層２３は、ｎ−ＡｌＧａＩｎＰからなる下層領域４０と、ｎ−ＧａＡｓからなる上層領域４１とを有している。なお、上記窓構造部３１は、亜鉛の拡散により形成されており、これにより、窓構造部３１における活性層２５部分のバンドギャップエネルギーが光導波路の他の活性層２５部分（亜鉛が拡散されていない部分）のバンドギャップエネルギーよりも大きくなっている。
【００５２】
次に、図４を参照して、半導体レーザＬＤ２の製造方法について説明する。
まず、図４(a) 〜(c) に示すプロセスフローは、上記実施の形態１で示したプロセスフローと全く同じである。すなわち、始めに、ｎ−ＧａＡｓ基板２１上に下クラッド層２８、活性層２５、第１上クラッド層２６、エッチングストッパ層２９、第２上クラッド層２７、及びバンド不連続緩和層３０を、順次結晶成長した後（図４(a) ）、端面部３４に切欠部３５を有するＳｉＮ膜３３を形成する（図４(b) ）。その後、上記ＳｉＮ膜３３上に形成した、拡散源となるＺｎＯ膜およびキャップ層のＳｉＯ2 膜を用いて、上記切欠部３５内に露出する半導体領域に、選択的に亜鉛（Ｚｎ）を拡散する。これにより、亜鉛拡散領域として窓構造部３１を形成する。
【００５３】
そして本実施の形態による半導体レーザＬＤ２の製造方法では、亜鉛拡散領域３１を形成した後、端面部３４のＳｉＮ膜３３をエッチング除去する。この時、エッチング除去する領域は、亜鉛拡散領域３１の拡散フロントが結晶表面側から見える程度に十分大きくする。
【００５４】
次に、このＳｉＮ膜３３をマスクとして、ｐ−ＧａＩｎＰバンド不連続緩和層３０、ｐ−ＡｌＧａＩｎＰ第２上クラッド層２７をエッチング除去した後、ｎ−ＡｌＧａＩｎＰ電流ブロック層４０、ｎ−ＧａＡｓ電流ブロック層４１を埋め込み成長する（図４(d) ）。
【００５５】
ｎ−ＡｌＧａＩｎＰ電流ブロック層４０のＡｌ組成比は、発振波長の光を吸収しないＡｌ組成比、たとえば、上記クラッド層２６，２７，２８のＡｌ組成比とほぼ等しくしておく。エッチング深さの制御は、エッチングストッパ層２９でエッチングを停止させることにより行う。
【００５６】
次に、従来の半導体レーザと同様、光導波路を形成するために、約３μｍ幅の帯状パターンを有するレジスト膜３６をＳｉＮ膜３３上に、ｎ−ＡｌＧａＩｎＰ電流ブロック層４０及びｎ−ＧａＡｓ電流ブロック層４１を埋め込んだ領域にまたがるよう形成する（図４(e) ）。次に、上記レジスト膜３６をマスクとするウェットエッチング法により、光導波路を形成し、その後レジスト３６を除去し、さらにＳｉＮ膜３３を選択成長マスクとしてｎ−ＧａＡｓ電流ブロック層４１を埋め込み成長する（図４(f) ）。
【００５７】
そして、ＳｉＮ膜３３を除去し、ｐ−ＧａＡｓコンタクト層２４を結晶成長させ（図３(a) ）、最後に、ｎ−ＧａＡｓ基板２１の裏面、及びｐ−ＧａＡｓコンタクト層２４の表面上にオーミック電極を形成して、半導体レーザＬＤ２を完成する。
【００５８】
次に、図３を参照して、本実施の形態の作用効果について説明する。
この実施の形態２では、端面部３４における電流ブロック層２３は、ｎ−ＡｌＧａＩｎＰ電流ブロック層４０とｎ−ＧａＡｓ電流ブロック層４１とを積層した構造となっており、その厚さは２μｍ前後と厚く形成されているので、電流ブロック層２３を介して亜鉛拡散領域３１に流れ込むリーク電流Ir１（図１２(c) 参照）を効果的に抑制することができる。
【００５９】
ここで、端面部３４の電流ブロック層２３を、ＧａＡｓのみで構成せずに、ＡｌＧａＩｎＰ／ＧａＡｓの二層構造とした理由を説明する。仮に、端面部３４の電流ブロック層２３をＧａＡｓのみで構成した場合には、ＧａＡｓが活性層から約０．２μｍの位置まで埋め込まれることになるので、リーク電流低減の効果は大きいが、ＧａＡｓが発振波長の光を吸収するため、端面近傍で損失（ロス）が増えてレーザ特性を悪化させてしまう。一方、このＧａＡｓ電流ブロック層と活性層２５との距離を離すと、損失（ロス）の増加は抑えることができるが、リーク電流低減の効果は小さくなってしまう。
【００６０】
本実施の形態２においては、電流ブロック層２３の、窓構造部３１上に位置しかつ活性層２５に隣接する部分を、発振波長の光を吸収しないＡｌ組成比のＡｌＧａＩｎＰで構成しているので、電流ブロック層２３を活性層から約０．２μｍの距離に近づけても発振波長の光の吸収が生ずることはなく、レーザ特性が悪化することはない。
【００６１】
また、本実施の形態では、電流ブロック層４０，４１の平面形状が亜鉛拡散領域３１の平面形状より大きくなっているので、高濃度Ｚｎ拡散領域３１がｐ−ＧａＡｓコンタクト層２４と直接接することがなくなり、ｐ−ＧａＡｓコンタクト層２４から亜鉛（Ｚｎ）拡散領域３１に直接流れ込むリーク電流Ir２（図１２(c) 参照）を効果的に抑制することができる。
【００６２】
しかも、本実施の形態では、ｐ−ＧａＡｓコンタクト層２４からｐ−ＡｌＧａＩｎＰ上クラッド層２７を通って亜鉛拡散領域３１に至る電流経路の最小幅は、ｐ−ＡｌＧａＩｎＰ第１上クラッド層２６の層厚である約０．２μｍと極めて狭くなるため、この経路を流れるリーク電流Ir３を極めて小さくすることができる。
【００６３】
実施の形態３．
図５は、本発明の実施の形態３に係る半導体レーザＬＤ３を説明するための図であり、図５(a) は、半導体レーザＬＤの構造を示す斜視図であり、図５(b) ，(c) は、それぞれ図５(a) におけるＡ−Ａ断面図，Ｂ−Ｂ断面図である。図６は、この半導体レーザの製造方法を主要工程（図(a) 〜(f) ）順に説明するための図である。
【００６４】
図において、ＬＤ３は本実施の形態３の半導体レーザであり、図１と同一符号は実施の形態１の半導体レーザＬＤ１におけるものと同一のものを示している。
【００６５】
本実施の形態３の特徴とするところは、図５(c) に示すように、上記光導波路の両端部分に窓構造部３１が形成されており、上記コンタクト層２４ｃは、その平面形状が上記光導波路の両端に位置する窓構造部３１と接触しない形状に形成されている点である。なお、この実施の形態３では、光導波路の両端部上には電流ブロック層２３が形成されていない。
【００６６】
次に、図６を参照して、半導体レーザの製造方法について説明する。
図６(a) 〜(c) に示すように、上記実施の形態１の半導体レーザの製造方法における図２(a) 〜(c) に示す処理と同一の処理を行った後、図６(d) に示すように、ＳｉＮ膜３３をパターニングして、約３μｍ幅の帯状のマスクを形成する。この場合も亜鉛拡散領域３１上にはＳｉＮ膜がないため、この部分にはレジスト３６を形成し、これをマスクに使用する。
【００６７】
その後は、上記実施の形態１の、図２(f) 及び図１(a) に示す処理と同様の処理を行って、ｎ−ＧａＡｓ電流ブロック層２３の形成（図６(e) ）、及びコンタクト層２４の形成（図６(f) ）を行う。
【００６８】
そして本実施の形態３では、ｐ−ＧａＡｓコンタクト層２４を結晶成長した後、コンタクト層２４を、これが上記亜鉛拡散領域３１と重ならないようパターニングし、さらに端面部３４のｐ−ＧａＡｓ電流ブロック層２３をエッチング除去する（図５(a) 参照）。この時、エッチング除去する面積は、亜鉛拡散領域３１の拡散フロントが結晶表面側から見える程度に十分に広くし、エッチング深さはｐ−ＧａＩｎＰバンド不連続緩和層３０が完全に露出するまでとする。最後に、ｐ−ＧａＡｓコンタクト層２４にｐ側オーミック電極５０を、ｎ−ＧａＡｓ基板２１にｎ側オーミック電極２１ａを形成して、半導体レーザＬＤ３を完成する。
【００６９】
次に、図５を参照して、本実施の形態の作用効果について説明する。
本実施の形態３では、端面部３４にてｐ−ＧａＡｓコンタクト層２４ｃ及びｎ−ＧａＡｓ電流ブロック層２３は完全に除去され、亜鉛拡散領域３１の上にはｎ−ＧａＡｓ電流ブロック層２３もｐ−ＧａＡｓコンタクト層２４ｃも存在しないので、ｐ−ＧａＡｓコンタクト層２４ｃから電流ブロック層２３を介して亜鉛拡散領域３１に流れ込むリーク電流Ir１をなくすことができる。
【００７０】
また、ｐ−ＧａＡｓコンタクト層２４ｃと亜鉛拡散領域３１が直接接していないので、ｐ−ＧａＡｓコンタクト層２４ｃから亜鉛拡散領域３１に直接流れ込むリーク電流Ir２もなくすことができる。
【００７１】
さらに、ｐ−ＧａＡｓコンタクト層２４ｃを亜鉛拡散領域３１からできるだけ距離を離してチップ内側のみに形成すれば、ｐ−ＧａＡｓコンタクト層２４ｃからｐ−ＡｌＧａＩｎＰ上クラッド層２７を通って亜鉛拡散領域３１に至るリークパスが長くなるので、このリークパスを流れるリーク電流Ir３を低減できる。
【００７２】
実施の形態４．
図７は、本発明の実施の形態４による半導体レーザを説明するための図であり、図７(a) は、半導体レーザＬＤ４の構造を示す斜視図であり、図７(b) は、図７(a) におけるＡ−Ａ断面図である。また、図８(a) 〜(c) ，図９(a) 〜(c) ，図１０(a) ，(b) は、この半導体レーザの製造方法を主要工程順に説明するための図である。
【００７３】
図において、ＬＤ４は本実施の形態４の半導体レーザであり、図１と同一符号は実施の形態１の半導体レーザＬＤ１におけるものと同一のものを示している。そして、本実施の形態４では、図７(b) に示すように、上記積層構造２２は、光導波路の両端部分に形成された窓構造部３１を有し、この窓構造部３１の内側に、これに隣接してｎ−ＧａＡｓ電流制限領域６０が形成されており、上記電流ブロック層２３は、その一部が窓構造部３１の上面を覆う構造となっている。また、この実施の形態４では、下クラッド層２８と基板２１との間にｎ−ＧａＡｓバッファ層６１が形成されている。その他の構成は上記実施の形態１と同一である。
【００７４】
次に、図８〜図１０を参照して、半導体レーザＬＤ４の製造方法について説明する。
まず、ｎ−ＧａＡｓ（００１）基板２１上に、約０．５μｍ厚のｎ−ＧａＡｓバッファ層（キャリア濃度１×１０18ｃｍ-3）６１，約１．５μｍ厚のｎ−ＡｌＧａＩｎＰ下クラッド層（キャリア濃度４×１０17ｃｍ-3）２８，いわゆるＭＱＷの活性層２５，約０．２μｍ厚のｐ−ＡｌＧａＩｎＰ第１上クラッド層（キャリア濃度４×１０17ｃｍ-3）２６，約６０オングストローム厚のｐ−ＧａＩｎＰエッチングストッパ層（ＥＳＬ）（キャリア濃度１×１０18ｃｍ-3）２９，約１．２５μｍ厚のｐ−ＡｌＧａＩｎＰ第２上クラッド層（キャリア濃度７×１０17ｃｍ-3）２７，約０．１μｍ厚のｐ−ＧａＩｎＰバンド不連続緩和層（キャリア濃度１×１０18ｃｍ-3）３０，約０．４μｍ厚のｐ−ＧａＡｓ層（キャリア濃度５×１０18ｃｍ-3）６２を、ＭＯＣＶＤ法を用いて順次成長させる（図８(a) ）。
【００７５】
次に、ＳｉＮ膜３３を熱ＣＶＤで成膜した後、写真製版技術を用いて図８(b) のようにＳｉＮ膜３３に穴６３をあける。なお、図８(c) は、図８(b) におけるＡ−Ａ断面図である。図８(c) に示すように、穴６３内に露出するｐ−ＧａＡｓ層６２を除去した後、イオン注入（又は拡散）により穴６３の領域にＳｉを拡散してｎ型電流制限領域６０を形成する。このとき、不純物の拡散は、電流制限領域６０がエッチングストッパ層２９の近傍まで到達するよう行う。
【００７６】
次に、もう一度写真製版技術を用いて、図９(a) に示すように、先ほど穴開けした外側で、かつ＜／１１０＞方向に沿ってＳｉＮ膜３３に穴６４をあける。すなわち、上記図８(b) で示したＳｉＮ膜３３を除去し、再びＳｉＮ膜３３ａを熱ＣＶＤで成膜した後、このＳｉＮ膜３３ａに穴６４をあける。穴６４をあけた領域に、今度はＺｎを拡散させる（図９(b) ）。同図では、Ｚｎの拡散フロントは、ｎ−ＧａＡｓバッファ層６１まで到達しているが、これはｎ−ＡｌＧａＩｎＰ下クラッド２８、あるいはｎ−ＧａＡｓ基板２１まで到達するようにしても良い。
【００７７】
図９(c) は、図９(b) におけるＡ−Ａ断面図である。活性層２５のＺｎを拡散した部分は無秩序化され、活性層２５の、Ｚｎを拡散していない部分で発光する波長６５０ｎｍの光を吸収しない領域となる。このＺｎ拡散層（窓構造部）３１と前述の電流制限領域６０は、図９(c) に示すように隣接して配置される。
【００７８】
次に、写真製版技術を用いて、図１０(a) のようにレジスト膜のパターニングを行って、＜／１１０＞方向に沿った幅３μｍの帯状レジスト６５を形成する。その後、上記レジスト膜６５をマスクとして上記ＳｉＮ膜３３ａをＨＦ（フッ酸）を用いて選択的にエッチングする。これによりレジスト６５に覆われていない領域を除去する。さらに、このレジスト６５をエッチングマスクとして、ｐ−ＧａＡｓ層６２，ｐ−ＧａＩｎＰバンド不連続緩和層３０，ｐ−ＡｌＧａＩｎＰ第２上クラッド層２７を除去する。このエッチング処理は、エッチングストッパ層２９にて停止する。
【００７９】
さらに上記レジスト膜６５を除去した後、今度は、ストライプ状のＳｉＮ膜３３ａを選択成長マスクとしてｎ−ＧａＡｓ電流ブロック層（キャリア濃度４×１０18ｃｍ-3，層厚１μｍ）２３を成長させる（図１０(b) ）。このｎ−ＧａＡｓ電流ブロック層２３は、Ｚｎ拡散層３１の上部を覆うように成長させ、その後、ＳｉＮ膜３３ａを除去する（図１０(b) ）。そして、ｐ−ＧａＡｓコンタクト層（キャリア濃度１×１０19ｃｍ-3，層厚１μｍ）２４を成長し（図７(a) 参照）、該コンタクト層２４の表面側及び基板２１の裏面側にオーミック電極２４ａ，２１ａを形成して、半導体レーザＬＤ４を完成する（図７(b) 参照）。
【００８０】
次に、上記プロセスで作製した半導体レーザＬＤ４の動作原理について説明する。
順バイアスを半導体レーザＬＤ４に印加したときの電流の流れについて図１１(a) を用いて説明する。上記半導体レーザＬＤ４では、電流パス６６を構成する半導体領域はｐｎｐｎサイリスタ構造となり、この経路６６を流れる電流の量は少なくなっている。また電流パス６７及び６８についても同様な理由で、これのパスの電流量は少なくなっている。さらに電流パス６９を構成する半導体領域はｐｎ接合構造となるため、この電流パス６９では電流量が多くなるとも考えられるが、ｐ−ＡｌＧａＩｎＰ第１上クラッド層２６のシート抵抗が、電流パス６９の他の領域のものより２〜３桁程度高いため、他の電流パスと同様に電流量は抑制される。このように、Ｚｎ拡散の窓構造部３１を通して流れるリーク電流は抑制されることとなる。
【００８１】
なお、上記実施の形態４では、電流制限領域をｎ型半導体層により構成したものを示したが、該電流制限領域６０はｉ型高抵抗領域により構成してもよいが、この場合、リーク電流の実質的な低減を図るためには、電流ブロック層２３により電流制限領域６０を完全に覆うようにし、しかも該電流制限領域６０の＜／１１０＞方向における幅を所定寸法以上とする必要がある。
【００８２】
以下、簡単に説明すると、上記電流制限領域６０をｉ型高抵抗領域により構成した場合、電流パス６６及び６９の電流量は前述と同様に少なくなるが、電流パス６７，６８を構成する半導体領域はｐｉｐｎ構造となる。この構造の電流パス６７，６８では、電流量が、実質的なｉ層の厚さ，つまり電流制限領域６０の厚み（Ｌ）で決まり、しかも低バイアス時はオーム電流が流れ、高バイアス時には空間制限電流が流れることとなる。ここで、オーム電流量は空間制限電流量より少なく、また、リーク電流の発生モードがオーム電流によるモードから空間制限電流によるモードに切り換わる臨界電圧Ｖは、次式で表され、リーク電流経路における上記電流制限領域６０の厚みＬに強く依存する。
【００８３】
【数１】
【００８４】
本実施の形態では、半導体レーザＬＤ４の動作電圧は３Ｖ近くなる。従って、この場合、リーク電流の発生モードとして、オーム電流によるモードが保持されるようにするには、少なくとも電流制限領域６０の厚みを５μｍ程度にする必要がある。ところが、電流パス６８における実質的な電流制限領域６０の厚みは、１μｍ（ｐ−ＡｌＧａＩｎＰ第２クラッド層２７の厚み）程度しかないため、電流制限領域６０がｎ型半導体からなる場合と比べて、電流パス６８の電流量が多くなる可能性がある。
【００８５】
この電流パス６８の電流量の増加を回避する対策としては、図１１(b) のように、ｎ−ＧａＡｓ電流ブロック層２３が電流制限領域６０の表面全体を覆う構造が有効である。つまりこの構造では、リーク電流のパスとして上記電流パス６８のかわりに電流パス７０が形成されるため、電流制限領域６０の＜／１１０＞方向の幅を５μｍにすれば、リーク電流の発生モードをオーム電流によるモードに保持することができ、電流パス７０の電流量を抑えることができる。
【００８６】
【発明の効果】
本発明（請求項１）に係る半導体レーザによれば、電流ブロック層の、窓構造部に位置する部分と、活性層を上下のクラッド層により挟み込んでなる積層構造との間に、高抵抗領域を設けたので、電流ブロック層を介して窓構造部に流れ込むリーク電流を効果的に抑制することができ、その結果、半導体レーザのしきい値及び消費電力を小さく抑えつつ高出力化を図ることができる効果がある。
【００８７】
本発明（請求項２）に係る半導体レーザによれば、電流ブロック層の、上記窓構造部上に位置する部分は、活性層にて発振されたレーザ光を吸収しない半導体材料から構成された下層領域と、該下層領域上に配置された該下層領域よりバンドギャップエネルギーの小さい上層領域とからなる２層構造となっているので、電流ブロック層を介して窓領域である不純物拡散領域に流れ込むリーク電流を極めて効果的に抑制することができると共に、電流ブロック層と活性層との距離を小さくすることができ、レーザ特性の向上を図ることができるという効果がある。
【００８８】
本発明（請求項３）によれば、請求項２記載の半導体レーザにおいて、電流ブロック層の、窓構造部上に位置する部分が、窓構造部の上面を完全に覆っているので、窓構造部がコンタクト層と直接接することがなくなり、コンタクト層から窓構造部に直接流れ込むリーク電流をさらに効果的に抑制することができ、その結果、一層半導体レーザの高出力化を図ることができるという効果がある。
【００９０】
本発明（請求項４）に係る半導体レーザによれば、光導波路の窓構造部内側に第１導電型領域または高抵抗領域からなる電流制限領域を設け、第１導電型電流ブロック層を、その一部が窓構造部の表面、あるいは窓構造部及び電流制限領域の表面を覆う構造としたので、上記窓構造部に流れ込むリーク電流を上記電流ブロック層及び電流制限領域により抑制することが可能となり、その結果、半導体レーザのしきい値及び消費電力を抑えつつ高出力化を図ることができるという効果がある。
【図面の簡単な説明】
【図１】 本発明の実施の形態１による半導体レーザの構造を示す図であって、(a) は斜視図，(b) はＡ−Ａ断面図，(c) はＢ−Ｂ断面図である。
【図２】 本発明の実施の形態１に係る半導体レーザの製造方法を主要工程順（図(a) 〜(f) ）に説明するための図である。
【図３】 本発明の実施の形態２による半導体レーザの構造を示す図であって、(a) は斜視図，(b) はＡ−Ａ断面図，(c) はＢ−Ｂ断面図である。
【図４】 本発明の実施の形態２に係る半導体レーザの製造方法を主要工程（図(a) 〜(f) ）順に説明するための図である。
【図５】 本発明の実施の形態３による半導体レーザの構造を示す図であって、(a) は斜視図，(b) はＡ−Ａ断面図，(c) はＢ−Ｂ断面図である。
【図６】 本発明の実施の形態３による半導体レーザの製造方法を主要工程（図(a) 〜(f) ）順に説明するための図である。
【図７】 本発明の実施の形態４による半導体レーザの構造を示す図であって、(a) は斜視図，(b) はＡ−Ａ断面図である。
【図８】 本発明の実施の形態４による半導体レーザの製造方法を主要工程（図(a) 〜(c) ）順に説明するための図である。
【図９】 本発明の実施の形態４による半導体レーザの製造方法を主要工程（図(a) 〜(c) ）順に説明するための図である。
【図１０】 本発明の実施の形態４に係る半導体レーザの製造方法を主要工程（図(a) ，(b) ）順に説明するための図である。
【図１１】 本発明の実施の形態４による半導体レーザのリーク電流の流れを示す図である。
【図１２】 従来の半導体レーザの構造を示す図であって、(a) は斜視図，(b) はＡ−Ａ断面図，(c) はＢ−Ｂ断面図である。
【図１３】 従来の半導体レーザの製造方法を主要工程（図(a) 〜(e) ）順に説明するための図である。
【符号の説明】
２１ 半導体基板、２２ 半導体積層構造、２３ 電流ブロック層、
２４ コンタクト層、２５ 活性層、２６ 第１上クラッド層、２７ 第２上クラッド層、２８ 下クラッド層、３１ 窓構造部、３２ 高抵抗領域、
Ir１，Ir２，Ir３ リーク電流、４０ 下層領域、４１ 上層領域、６０ 電流制限領域、６６〜７０ 電流パス、ＬＤ１，ＬＤ２，ＬＤ３，ＬＤ４ 半導体レーザ。
【発明の属する技術分野】
本発明は半導体レーザに関し、特に、いわゆる端面窓構造を有する半導体レーザにおける端面窓構造に起因するリーク電流の低減に関するものである。
【０００２】
【従来の技術】
近年、光ディスク装置等においては、信号の読み取り，記憶の両方を半導体レーザを用いて行うことから、半導体レーザの高出力化への要求が高まっている。そこで、従来の半導体レーザでは、その高出力化のためのアプローチの一つとして、いわゆる「端面窓構造」が採用されている。
【０００３】
この端面窓構造は、半導体レーザを構成する光導波路の端面部に亜鉛（Ｚｎ）等の不純物を拡散し、該端面部のバンドギャップエネルギーを増大させることにより、光導波路の端面部での光吸収を抑制するものである。この端面窓構造により、半導体レーザの光出射端面の劣化を効果的に抑制しつつ、半導体レーザの高出力化を図ることができる。
【０００４】
図１２(a) は、従来の端面窓構造を有する半導体レーザの構造を示す斜視図である。また、図１２(b) は、図１２(a) におけるＡ−Ａ断面図，図１２(c) は、図１２(a) におけるＢ−Ｂ断面図である。
【０００５】
これらの図を参照して従来の半導体レーザＬＤの構造について説明すると、この半導体レーザＬＤは、ｎ−ＧａＡｓ基板１上に設けられ、いわゆるＭＱＷの活性層３をｎ−ＡｌＧａＩｎＰ下クラッド層（第１導電型下クラッド層）２と、ｐ−ＡｌＧａＩｎＰ上クラッド層（第２導電型上クラッド層）４との間に挟持した積層構造２００を有している。
【０００６】
ここで、上記上クラッド層４は、上記活性層３上の全面に形成された厚さ約０．２μｍのｐ−ＡｌＧａＩｎＰ第１上クラッド層４ａと、該第１上クラッド層４ａの所定の帯状領域上に形成された厚さ約１．２５μｍのｐ−ＡｌＧａＩｎＰ第２上クラッド層４ｂとから構成されており、該第２上クラッド層４ｂの上面部分には、厚さ約０．１μｍのｐ−ＧａＩｎＰバンド不連続緩和層７が形成されている。また上記下クラッド層２の厚さは約１．５μｍとなっている。また、上記第１上クラッド層４ａの表面には、厚さ６０オングストロームのｐ−ＧａＩｎＰエッチングストッパ層５が形成されている。
【０００７】
このエッチングストッパ層５上の、上記第２上クラッド層４ｂの両側には、該積層構造２００における光導波路を構成する所定の帯状領域に駆動電流が集中するよう該駆動電流をブロックするｎ−ＧａＡｓ電流ブロック層８が形成されており、上記積層構造２００における第２上クラッド層４ｂと、その下側の第１上クラッド層４ａ，活性層３及び下クラッド層２の、該クラッド４ｂに対応する部分とにより、上記光導波路が構成されている。
【０００８】
また、上記積層構造２００は、上記光導波路の両端部分にＺｎの拡散により形成された、その活性層部分のバンドギャップエネルギーが該光導波路の他の活性層部分のバンドギャップエネルギーより大きい拡散領域１０を有しており、上記電流ブロック層８はその一部が該光導波路両端の拡散領域１０上に位置する構造となっている。
【０００９】
また、上記バンド不連続緩和層７及び電流ブロック層８上には全面にｐ−ＧａＡｓコンタクト層９が形成されており、このコンタクト層９上にはｐ電極（表面電極）９ａが形成され、上記基板１の裏面側にはｎ電極（裏面電極）１ａが形成されている。
【００１０】
なお、上記Ｚｎ拡散領域１０がいわゆる窓領域であって、かかる窓領域が形成されている半導体レーザは、一般に端面窓構造を有する半導体レーザと呼ばれている。
【００１１】
このような構成の半導体レーザＬＤでは、上記各電極９ａ，１ａに駆動電圧を印加すると、上記積層構造２００中を主電流Ｉｍが流れ、これにより活性層３にてレーザ光Ｌが発生して光導波路の光出射端面から出射される。
【００１２】
この際、光導波路の端面部分にはＺｎ拡散領域１０が形成され、この部分での活性層のバンドギャップエネルギーが他の部分に比べて大きくなっているので、上記光出射端面部でのレーザ光の吸収はほとんどなく、高出力でのレーザ発振を良好に行うことができる。
【００１３】
次に、この半導体レーザＬＤの製造方法について説明する。図１３(a) ないし(e) は、半導体レーザＬＤの製造方法を主要工程順に示す図である。半導体レーザＬＤは、次のようにして製造することができる。
【００１４】
始めに、ｎ−ＧａＡｓ基板１上に、ｎ−ＡｌＧａＩｎＰ下クラッド層２，活性層３，ｐ−ＡｌＧａＩｎＰ第１上クラッド層４ａ，ｐ−ＧａＩｎＰエッチングストッパ層５，ｐ−ＡｌＧａＩｎＰ第２上クラッド層４ｂおよびｐ−ＧａＩｎＰバンド不連続緩和層７を順次結晶成長させる（図１３(a) 参照）。このとき、上記ｎ−ＡｌＧａＩｎＰ下クラッド層２は約１．５μｍ厚に、ｐ−ＡｌＧａＩｎＰ第１上クラッド層４ａは約０．２μｍ厚に、ｐ−ＡｌＧａＩｎＰ第２上クラッド層４ｂは約１．２５μｍ厚に、そして、ｐ−ＧａＩｎＰバンド不連続緩和層７は約０．１μｍ厚にそれぞれ形成する。なお、この結晶成長には、有機金属気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法等を用いる。
【００１５】
続いて、全面に厚さ約５００オングストロームのＳｉＮ膜１１を形成した後、ＳｉＮ膜１１の、光導波路の両端部となるべき部分を、その幅Ｗ１が数十μｍ程度となるようパターニングにより除去し、開口１１ａを形成する（図１３(b) 参照）。そして、拡散源となるＺｎＯ膜及びキャップ層としてのＳｉＯ2 膜（図示せず）を各々１０００オングストローム厚の厚さで上記ＳｉＮ膜１１上に成膜し、その後、熱処理を行うことにより、上記ＳｉＮ膜１１の開口１１ａ内に露出する部分に選択的に亜鉛（Ｚｎ）を拡散する。これにより、Ｚｎ拡散領域１０が形成される（図１３(c) 参照）。その後、上記ＺｎＯ膜及びＳｉＯ2 膜を除去する。
【００１６】
さらに上記ＳｉＮ膜１１のパターニングを行って、約３μｍ幅のストライプパターンを有する部分１１ｂを、上記両Ｚｎ拡散領域１０を結ぶ方向に沿って形成する。このとき、Ｚｎ拡散領域１０上にはＳｉＮ膜がないため、この部分の、光導波路となるべき部分には、レジスト１２を被覆する（図１３(d) 参照）。
【００１７】
そして、ウェットエッチング法により上記レジスト１２及びＳｉＮ膜１１ｂをマスクとして、上記バンド不連続緩和層７及び第２上クラッド層４ｂを選択的にエッチングして、上記積層構造２００における光導波路となる部分を形成する。この選択エッチング時のエッチング深さは、エッチングストッパ層５によりエッチングが停止することにより制御される。
【００１８】
次に上記レジスト１２を除去した後、ＳｉＮ膜１１ｂを選択成長マスクとしてｎ−ＧａＡｓ電流ブロック層８を埋め込み成長させる（図１３(e) 参照）。
【００１９】
次に、ＳｉＮ膜１１ｂを除去し、ｐ−ＧａＡｓコンタクト層９を全面に結晶成長させ（図１２(a) 参照）、最後に、ｐ−ＧａＡｓコンタクト層９上にｐ−オーミック電極９ａを形成し、ｎ−ＧａＡｓ基板１の裏面側にｎ−オーミック電極１ａを形成して、上記半導体レーザＬＤを完成する。
【００２０】
【発明が解決しようとする課題】
ところで、かかる端面窓構造を有する半導体レーザＬＤでは、半導体レーザＬＤの光出射端面の窓構造としての亜鉛拡散領域１０は、キャリア濃度１０18〜１０19ｃｍ-3程度の高濃度ｐ型領域となっていることから、拡散を行わないほかの領域に比べて抵抗が低い。このため、亜鉛拡散領域１０にてリーク電流が流れやすいという問題がある。
【００２１】
加えて、亜鉛拡散領域１０がｎ−ＧａＡｓ基板１まで到達している場合、Ｚｎの拡散が行われていない領域では、ＧａＩｎＰまたはＡｌＧａＩｎＰ領域中にｐｎ接合が形成されているのに対し、亜鉛拡散領域１０では、ＧａＡｓ領域中にｐｎ接合が形成される。ＧａＡｓ領域中のｐｎ接合は、ＧａＩｎＰまたはＡｌＧａＩｎＰ領域中のｐｎ接合に比べてバンドギャップエネルギーが小さいため、亜鉛拡散領域（窓構造）１０の方がリーク電流が流れやすくなる。
【００２２】
ここで、リーク電流としては、図１２(c) に示すように、主に次の３つが考えられる。
【００２３】
第１のリーク電流は、電流ブロック層８の電流ブロック効果が十分でない場合に電流ブロック層８を介して亜鉛拡散領域１０に流れ込むリーク電流Ir１である。
【００２４】
第２のリーク電流は、ｐ−ＧａＡｓコンタクト層９から亜鉛拡散領域１０に直接流れ込むリーク電流Ir２である。
【００２５】
第３のリーク電流は、ｐ−ＧａＡｓコンタクト層９からｐ−ＡｌＧａＩｎＰ第２上クラッド層４ｂを通って亜鉛拡散領域１０に流れ込むリーク電流Ir３である。
【００２６】
これらリーク電流が発生すると、半導体レーザＬＤのしきい値や所望の光出力を発生させるための消費電力が大きくなる等の種々の問題が起こる。
【００２７】
本発明は、かかる背景の下になされたものであり、窓構造を構成する亜鉛拡散領域に流れ込むリーク電流を抑制することができる半導体レーザを提供することを目的とする。
【００２８】
【課題を解決するための手段】
本発明（請求項１）に係る半導体レーザは、第１導電型半導体基板と、該半導体基板上に設けられ、活性層を第１導電型下クラッド層と第２導電型上クラッド層との間に挟持してなる積層構造と、該積層構造の表面側に配置された表面電極と、上記半導体基板の裏面側に配置された裏面電極と、該積層構造と表面電極との間に形成され、該積層構造における光導波路を構成する所定の帯状領域に駆動電流が集中するよう該駆動電流をブロックする第１導電型電流ブロック層とを備え、上記積層構造は、上記光導波路の両端部分に不純物の拡散により形成された、その活性層部分のバンドギャップエネルギーが該光導波路の他の活性層部分のバンドギャップエネルギーより大きい窓構造部を有し、上記電流ブロック層の、上記窓構造部上に位置する部分と、上記積層構造との間には、高抵抗領域が設けられていることを特徴とするものである。
【００２９】
本発明（請求項２）に係る半導体レーザは、第１導電型半導体基板と、該半導体基板上に設けられ、活性層を第１導電型下クラッド層と第２導電型上クラッド層との間に挟持してなる積層構造と、該積層構造の表面側に配置された表面電極と、上記半導体基板の裏面側に配置された裏面電極と、該積層構造と表面電極との間に形成され、該積層構造における光導波路を構成する所定の帯状領域に駆動電流が集中するよう該駆動電流をブロックする第１導電型電流ブロック層とを備え、上記積層構造は、上記光導波路の両端部分に不純物の拡散により形成された、その活性層部分のバンドギャップエネルギーが該光導波路の他の活性層部分のバンドギャップエネルギーより大きい窓構造部を有し、上記電流ブロック層の、上記窓構造部上に位置する部分は、活性層にて発振されたレーザ光を吸収しない半導体材料から構成された下層領域と、該下層領域上に配置された該下層領域よりバンドギャップエネルギーの小さい上層領域とからなる２層構造となっていることを特徴とするものである。
【００３０】
本発明（請求項３）に係る半導体レーザは、請求項２記載の半導体レーザにおいて、上記電流ブロック層の、上記窓構造部上に位置する部分は、該窓構造部の上面を完全に覆うよう、その平面形状を該窓構造部上面の平面形状より大きくしたことを特徴とするものである。
【００３２】
本発明（請求項４）に係る半導体レーザは、第１導電型半導体基板と、該半導体基板上に設けられ、活性層を第１導電型下クラッド層と第２導電型上クラッド層との間に挟持してなる積層構造と、該積層構造の表面側に配置された表面電極と、上記半導体基板の裏面側に配置された裏面電極と、該積層構造と表面電極との間に形成され、該積層構造における光導波路を構成する所定の帯状領域に駆動電流が集中するよう該駆動電流をブロックする第１導電型電流ブロック層とを備え、上記積層構造は、上記光導波路の両端部分に不純物の拡散により形成された、その活性層部分のバンドギャップエネルギーが該光導波路の他の活性層部分のバンドギャップエネルギーより大きい窓構造部を有するとともに、該光導波路の該窓構造部内側にこれに隣接して位置する、第１導電型領域あるいは高抵抗領域からなる電流制限領域を有し、上記電流ブロック層は、その一部が上記窓構造部の表面、あるいは該窓構造部及び上記電流制限領域の表面を覆う構造となっていることを特徴とするものである。
【００３３】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
実施の形態１．
図１は、本発明の実施の形態１による半導体レーザを説明するための図であり、図１(a) は、半導体レーザの構造を示す斜視図であり、図１(b) ，(c) は、それぞれ図１(a) におけるＡ−Ａ断面図，Ｂ−Ｂ断面図である。また、図２は、この半導体レーザＬＤの製造方法をその主要工程（図(a) 〜図(f) ）順に示す図である。
【００３４】
図において、ＬＤ１は本実施の形態１の半導体レーザであり、そのｎ−ＧａＡｓ基板２１上には、いわゆるＭＱＷの活性層２５をｎ−ＡｌＧａＩｎＰ下クラッド層（第１導電型下クラッド層）２８と、ｐ−ＡｌＧａＩｎＰ上クラッド層（第２導電型上クラッド層）２７ａとの間に挟持してなる積層構造２２が設けられている。
【００３５】
ここで、上記上クラッド層２７ａは、上記活性層２５上の全面に形成された厚さ約０．２μｍのｐ−ＡｌＧａＩｎＰ第１上クラッド層２６と、該第１上クラッド層２６の所定の帯状領域上に形成された厚さ約１．２５μｍのｐ−ＡｌＧａＩｎＰ第２上クラッド層２７とから構成されており、該第２上クラッド層２７の表面部分には、厚さ約０．１μｍのｐ−ＧａＩｎＰバンド不連続緩和層３０が形成されている。また上記下クラッド層２８の厚さは約１．５μｍとなっている。また、上記第１上クラッド層２６の表面には、厚さ６０オングストロームのｐ−ＧａＩｎＰエッチングストッパ層２９が形成されている。
【００３６】
このエッチングストッパ層２９上の、上記第２上クラッド層２７の両側には、該積層構造２２における光導波路を構成する所定の帯状領域に駆動電流が集中するよう該駆動電流をブロックするｎ−ＧａＡｓ電流ブロック層２３が形成されており、上記積層構造２２における第２上クラッド層２７と、その下側の，エッチングストッパ層２９，第１上クラッド層２６，活性層２５及び下クラッド層２８の、該第２上クラッド層２７に対応する部分とにより、上記光導波路が構成されている。
【００３７】
また、上記積層構造２２は、上記光導波路の両端部分にＺｎの拡散により形成された、その活性層部分のバンドギャップエネルギーが該光導波路の他の活性層部分のバンドギャップエネルギーより大きい拡散領域３１を有しており、上記電流ブロック層２３はその一部が該光導波路両端の拡散領域３１上に位置する構造となっている。
【００３８】
また、上記バンド不連続緩和層３０及び電流ブロック層２３上には全面にｐ−ＧａＡｓコンタクト層２４が形成されており、このコンタクト層２４上にはｐ電極（表面電極）２４ａが形成され、上記基板２１の裏面側にはｎ電極（裏面電極）２１ａが形成されている。
【００３９】
そして、本実施の形態１の特徴とするところは、図１(c) に示すように、上記光導波路の両端部分に窓構造部（Ｚｎ拡散領域）３１が形成されており、電流ブロック層２３の、窓構造部３１上に位置する部分と上記積層構造２２との間には、高抵抗領域３２が設けられている点である。なお、上記窓構造部３１は、亜鉛（Ｚｎ）等の不純物の拡散により形成されており、これにより、窓構造部３１における、活性層２５部分のバンドギャップエネルギーが光導波路の他の活性層２５部分（亜鉛が拡散されていない部分）のバンドギャップエネルギーよりも大きくなっている。
【００４０】
次に、図２を参照して、半導体レーザＬＤの製造方法について説明する。
まず、図２(a) 〜(c) に示すプロセスフローは、従来の半導体レーザのプロセスフローと全く同じである。すなわち、始めに、ｎ−ＧａＡｓ基板２１上に約１．５μｍ厚のｎ−ＡｌＧａＩｎＰ下クラッド層（キャリア濃度４×１０17ｃｍ-3）２８、活性層２５、約０．２μｍ厚のｐ−ＡｌＧａＩｎＰ第１上クラッド層（キャリア濃度４×１０17ｃｍ-3）２６、厚さ６０オングストロームのｐ−ＧａＩｎＰエッチングストッパ層（キャリア濃度１×１０18ｃｍ-3）２９、約１．２５μｍ厚のｐ−ＡｌＧａＩｎＰ第２上クラッド層（キャリア濃度７×１０17ｃｍ-3）２７、約０．１μｍ厚のｐ−ＧａＩｎＰバンド不連続緩和層（キャリア濃度１×１０18ｃｍ-3）３０を、順次結晶成長する（図２(a) ）。この結晶成長には、有機金属気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法等を採用できる。
【００４１】
続いて、約５００オングストローム厚のＳｉＮ膜３３を形成した後、半導体レーザＬＤ１の端面に相当する部分３４（以下、「端面部３４」という）に、幅Ｗ１が数十μｍ程度のパターニングを施して切欠部３５を形成する（図２(b) ）。
【００４２】
次に、拡散源となるＺｎＯ膜およびキャップ層のＳｉＯ2 膜を各々１０００オングストローム程度の厚さでＳｉＮ膜３３の上に成膜し、続いて熱処理を行うことにより、上記切欠部３５に露出する部分に選択的に亜鉛（Ｚｎ）を拡散し、その後、ＺｎＯ膜、ＳｉＯ2 膜を除去する（図２(c) ）。これにより、亜鉛拡散領域として窓構造部３１が形成される。
【００４３】
本実施の形態では、亜鉛拡散領域３１を形成した後、ＳｉＮ膜３３の切欠部３５を、亜鉛拡散領域３１の拡散フロントが表面側から見える程度に大きく広げる（図２(d) ）。続いて、このＳｉＮ膜３３をマスクにしてプロトン（Ｈ）等をイオン注入することにより、高抵抗領域３２を形成する。このイオン注入に用いるイオン種は、高抵抗になるものであれば、プロトン（Ｈ）に限らず、シリコン（Ｓｉ）等でもよい。なお、イオン注入により形成される高抵抗領域の深さは、通常０．５μｍ程度である。また、図２(d) では、高抵抗領域３２を、亜鉛拡散領域３１及びその近傍，つまり端面部３４の中央部のみに形成しているが、高抵抗領域３２は、端面部３４の全領域にわたって形成してもよい。
【００４４】
次に、従来の半導体レーザと同様、光導波路を形成するために、約３μｍ幅の帯状パターンのマスクを形成する。この時、イオン注入による高抵抗領域３２上にはＳｉＮ膜３３がないため、この部分にはレジスト３６を形成し、これをエッチングマスクに使用する（図２(e) ）。そして、上記レジスト３６及びＳｉＮ膜３３をマスクとするウェットエッチング法により光導波路を形成した後、レジスト３６を除去し、ＳｉＮ膜３３を選択成長マスクとして使用し、ｎ−ＧａＡｓ電流ブロック層２３を埋め込み成長させる（図２(f) ）。上記光導波路形成時のエッチングの深さの制御は、従来と同様、エッチングストッパ層２９によりエッチング処理を停止させることにより行う。
【００４５】
その後、ＳｉＮ膜３３を除去し、ｐ−ＧａＡｓコンタクト層２４を結晶成長させ（図１(a) ）、最後に、ｎ−ＧａＡｓ基板２１の表面、及びｐ−ＧａＡｓコンタクト層２４の表面上にオーミック電極２１ａ，２４ａを形成して、半導体レーザＬＤ１を完成する。
【００４６】
次に、図１を参照して、本実施の形態の作用効果について説明する。
本実施の形態１では、端面部３４の亜鉛拡散領域３１と電流ブロック層２３との間にイオン注入による高抵抗領域３２が挿入されているため、電流ブロック層２３を介して亜鉛（Ｚｎ）拡散領域３１に流れ込むリーク電流Ir１（図１２(c) 参照）を効果的に抑制することができる。
【００４７】
また、本実施の形態では、高抵抗領域３２が亜鉛拡散領域３１より大きいサイズに形成されているので、高濃度ｐ型の亜鉛拡散領域３１がｐ−ＧａＡｓコンタクト層２４と直接接することがなくなり、ｐ−ＧａＡｓコンタクト層２４から亜鉛（Ｚｎ）拡散領域３１に直接流れ込むリーク電流Ir２（図１２(c) 参照）を効果的に抑制することができる。
【００４８】
また、本実施の形態では、イオン注入によりｐ−ＧａＩｎＰバンド不連続緩和層３０およびｐ−ＡｌＧａＩｎＰ第２上クラッド層２７の一部が高抵抗化されるため、ｐ−ＧａＡｓコンタクト層２４からｐ−ＡｌＧａＩｎＰ第２上クラッド層２７を通って亜鉛拡散領域３１に至るリーク電流経路の幅が狭くなり、この電流経路を流れるリーク電流Ir３を少なくできる。
【００４９】
実施の形態２．
次に、本発明の実施の形態２について説明する。
図３は、本発明の実施の形態２による半導体レーザを説明するための図であり、図３(a) は、半導体レーザＬＤ２の構造を示す斜視図であり、図３(b) ，(c) は、それぞれ図３(a) におけるＡ−Ａ断面図，Ｂ−Ｂ断面図である。図４は、この半導体レーザＬＤ２の製造方法を主要工程（図(a) 〜(f) ）順に説明するための図である。
【００５０】
図において、ＬＤ２は本実施の形態２の半導体レーザであり、図１と同一符号は実施の形態１の半導体レーザＬＤ１におけるものと同一のものを示している。そしてこの実施の形態２では、図３(c) に示すように、上記光導波路の両端部分に窓構造部３１が形成されており、電流ブロック層２３の、窓構造部３１上に位置する部分は、活性層２５にて発振されたレーザ光を吸収しない半導体材料からなる下層領域４０と、下層領域４０の上部に配置され、この下層領域４０よりもバンドギャップエネルギーの小さい上層領域４１とからなる二層構造となっている点が上記実施の形態１とは異なっている。
【００５１】
具体的には、電流ブロック層２３は、ｎ−ＡｌＧａＩｎＰからなる下層領域４０と、ｎ−ＧａＡｓからなる上層領域４１とを有している。なお、上記窓構造部３１は、亜鉛の拡散により形成されており、これにより、窓構造部３１における活性層２５部分のバンドギャップエネルギーが光導波路の他の活性層２５部分（亜鉛が拡散されていない部分）のバンドギャップエネルギーよりも大きくなっている。
【００５２】
次に、図４を参照して、半導体レーザＬＤ２の製造方法について説明する。
まず、図４(a) 〜(c) に示すプロセスフローは、上記実施の形態１で示したプロセスフローと全く同じである。すなわち、始めに、ｎ−ＧａＡｓ基板２１上に下クラッド層２８、活性層２５、第１上クラッド層２６、エッチングストッパ層２９、第２上クラッド層２７、及びバンド不連続緩和層３０を、順次結晶成長した後（図４(a) ）、端面部３４に切欠部３５を有するＳｉＮ膜３３を形成する（図４(b) ）。その後、上記ＳｉＮ膜３３上に形成した、拡散源となるＺｎＯ膜およびキャップ層のＳｉＯ2 膜を用いて、上記切欠部３５内に露出する半導体領域に、選択的に亜鉛（Ｚｎ）を拡散する。これにより、亜鉛拡散領域として窓構造部３１を形成する。
【００５３】
そして本実施の形態による半導体レーザＬＤ２の製造方法では、亜鉛拡散領域３１を形成した後、端面部３４のＳｉＮ膜３３をエッチング除去する。この時、エッチング除去する領域は、亜鉛拡散領域３１の拡散フロントが結晶表面側から見える程度に十分大きくする。
【００５４】
次に、このＳｉＮ膜３３をマスクとして、ｐ−ＧａＩｎＰバンド不連続緩和層３０、ｐ−ＡｌＧａＩｎＰ第２上クラッド層２７をエッチング除去した後、ｎ−ＡｌＧａＩｎＰ電流ブロック層４０、ｎ−ＧａＡｓ電流ブロック層４１を埋め込み成長する（図４(d) ）。
【００５５】
ｎ−ＡｌＧａＩｎＰ電流ブロック層４０のＡｌ組成比は、発振波長の光を吸収しないＡｌ組成比、たとえば、上記クラッド層２６，２７，２８のＡｌ組成比とほぼ等しくしておく。エッチング深さの制御は、エッチングストッパ層２９でエッチングを停止させることにより行う。
【００５６】
次に、従来の半導体レーザと同様、光導波路を形成するために、約３μｍ幅の帯状パターンを有するレジスト膜３６をＳｉＮ膜３３上に、ｎ−ＡｌＧａＩｎＰ電流ブロック層４０及びｎ−ＧａＡｓ電流ブロック層４１を埋め込んだ領域にまたがるよう形成する（図４(e) ）。次に、上記レジスト膜３６をマスクとするウェットエッチング法により、光導波路を形成し、その後レジスト３６を除去し、さらにＳｉＮ膜３３を選択成長マスクとしてｎ−ＧａＡｓ電流ブロック層４１を埋め込み成長する（図４(f) ）。
【００５７】
そして、ＳｉＮ膜３３を除去し、ｐ−ＧａＡｓコンタクト層２４を結晶成長させ（図３(a) ）、最後に、ｎ−ＧａＡｓ基板２１の裏面、及びｐ−ＧａＡｓコンタクト層２４の表面上にオーミック電極を形成して、半導体レーザＬＤ２を完成する。
【００５８】
次に、図３を参照して、本実施の形態の作用効果について説明する。
この実施の形態２では、端面部３４における電流ブロック層２３は、ｎ−ＡｌＧａＩｎＰ電流ブロック層４０とｎ−ＧａＡｓ電流ブロック層４１とを積層した構造となっており、その厚さは２μｍ前後と厚く形成されているので、電流ブロック層２３を介して亜鉛拡散領域３１に流れ込むリーク電流Ir１（図１２(c) 参照）を効果的に抑制することができる。
【００５９】
ここで、端面部３４の電流ブロック層２３を、ＧａＡｓのみで構成せずに、ＡｌＧａＩｎＰ／ＧａＡｓの二層構造とした理由を説明する。仮に、端面部３４の電流ブロック層２３をＧａＡｓのみで構成した場合には、ＧａＡｓが活性層から約０．２μｍの位置まで埋め込まれることになるので、リーク電流低減の効果は大きいが、ＧａＡｓが発振波長の光を吸収するため、端面近傍で損失（ロス）が増えてレーザ特性を悪化させてしまう。一方、このＧａＡｓ電流ブロック層と活性層２５との距離を離すと、損失（ロス）の増加は抑えることができるが、リーク電流低減の効果は小さくなってしまう。
【００６０】
本実施の形態２においては、電流ブロック層２３の、窓構造部３１上に位置しかつ活性層２５に隣接する部分を、発振波長の光を吸収しないＡｌ組成比のＡｌＧａＩｎＰで構成しているので、電流ブロック層２３を活性層から約０．２μｍの距離に近づけても発振波長の光の吸収が生ずることはなく、レーザ特性が悪化することはない。
【００６１】
また、本実施の形態では、電流ブロック層４０，４１の平面形状が亜鉛拡散領域３１の平面形状より大きくなっているので、高濃度Ｚｎ拡散領域３１がｐ−ＧａＡｓコンタクト層２４と直接接することがなくなり、ｐ−ＧａＡｓコンタクト層２４から亜鉛（Ｚｎ）拡散領域３１に直接流れ込むリーク電流Ir２（図１２(c) 参照）を効果的に抑制することができる。
【００６２】
しかも、本実施の形態では、ｐ−ＧａＡｓコンタクト層２４からｐ−ＡｌＧａＩｎＰ上クラッド層２７を通って亜鉛拡散領域３１に至る電流経路の最小幅は、ｐ−ＡｌＧａＩｎＰ第１上クラッド層２６の層厚である約０．２μｍと極めて狭くなるため、この経路を流れるリーク電流Ir３を極めて小さくすることができる。
【００６３】
実施の形態３．
図５は、本発明の実施の形態３に係る半導体レーザＬＤ３を説明するための図であり、図５(a) は、半導体レーザＬＤの構造を示す斜視図であり、図５(b) ，(c) は、それぞれ図５(a) におけるＡ−Ａ断面図，Ｂ−Ｂ断面図である。図６は、この半導体レーザの製造方法を主要工程（図(a) 〜(f) ）順に説明するための図である。
【００６４】
図において、ＬＤ３は本実施の形態３の半導体レーザであり、図１と同一符号は実施の形態１の半導体レーザＬＤ１におけるものと同一のものを示している。
【００６５】
本実施の形態３の特徴とするところは、図５(c) に示すように、上記光導波路の両端部分に窓構造部３１が形成されており、上記コンタクト層２４ｃは、その平面形状が上記光導波路の両端に位置する窓構造部３１と接触しない形状に形成されている点である。なお、この実施の形態３では、光導波路の両端部上には電流ブロック層２３が形成されていない。
【００６６】
次に、図６を参照して、半導体レーザの製造方法について説明する。
図６(a) 〜(c) に示すように、上記実施の形態１の半導体レーザの製造方法における図２(a) 〜(c) に示す処理と同一の処理を行った後、図６(d) に示すように、ＳｉＮ膜３３をパターニングして、約３μｍ幅の帯状のマスクを形成する。この場合も亜鉛拡散領域３１上にはＳｉＮ膜がないため、この部分にはレジスト３６を形成し、これをマスクに使用する。
【００６７】
その後は、上記実施の形態１の、図２(f) 及び図１(a) に示す処理と同様の処理を行って、ｎ−ＧａＡｓ電流ブロック層２３の形成（図６(e) ）、及びコンタクト層２４の形成（図６(f) ）を行う。
【００６８】
そして本実施の形態３では、ｐ−ＧａＡｓコンタクト層２４を結晶成長した後、コンタクト層２４を、これが上記亜鉛拡散領域３１と重ならないようパターニングし、さらに端面部３４のｐ−ＧａＡｓ電流ブロック層２３をエッチング除去する（図５(a) 参照）。この時、エッチング除去する面積は、亜鉛拡散領域３１の拡散フロントが結晶表面側から見える程度に十分に広くし、エッチング深さはｐ−ＧａＩｎＰバンド不連続緩和層３０が完全に露出するまでとする。最後に、ｐ−ＧａＡｓコンタクト層２４にｐ側オーミック電極５０を、ｎ−ＧａＡｓ基板２１にｎ側オーミック電極２１ａを形成して、半導体レーザＬＤ３を完成する。
【００６９】
次に、図５を参照して、本実施の形態の作用効果について説明する。
本実施の形態３では、端面部３４にてｐ−ＧａＡｓコンタクト層２４ｃ及びｎ−ＧａＡｓ電流ブロック層２３は完全に除去され、亜鉛拡散領域３１の上にはｎ−ＧａＡｓ電流ブロック層２３もｐ−ＧａＡｓコンタクト層２４ｃも存在しないので、ｐ−ＧａＡｓコンタクト層２４ｃから電流ブロック層２３を介して亜鉛拡散領域３１に流れ込むリーク電流Ir１をなくすことができる。
【００７０】
また、ｐ−ＧａＡｓコンタクト層２４ｃと亜鉛拡散領域３１が直接接していないので、ｐ−ＧａＡｓコンタクト層２４ｃから亜鉛拡散領域３１に直接流れ込むリーク電流Ir２もなくすことができる。
【００７１】
さらに、ｐ−ＧａＡｓコンタクト層２４ｃを亜鉛拡散領域３１からできるだけ距離を離してチップ内側のみに形成すれば、ｐ−ＧａＡｓコンタクト層２４ｃからｐ−ＡｌＧａＩｎＰ上クラッド層２７を通って亜鉛拡散領域３１に至るリークパスが長くなるので、このリークパスを流れるリーク電流Ir３を低減できる。
【００７２】
実施の形態４．
図７は、本発明の実施の形態４による半導体レーザを説明するための図であり、図７(a) は、半導体レーザＬＤ４の構造を示す斜視図であり、図７(b) は、図７(a) におけるＡ−Ａ断面図である。また、図８(a) 〜(c) ，図９(a) 〜(c) ，図１０(a) ，(b) は、この半導体レーザの製造方法を主要工程順に説明するための図である。
【００７３】
図において、ＬＤ４は本実施の形態４の半導体レーザであり、図１と同一符号は実施の形態１の半導体レーザＬＤ１におけるものと同一のものを示している。そして、本実施の形態４では、図７(b) に示すように、上記積層構造２２は、光導波路の両端部分に形成された窓構造部３１を有し、この窓構造部３１の内側に、これに隣接してｎ−ＧａＡｓ電流制限領域６０が形成されており、上記電流ブロック層２３は、その一部が窓構造部３１の上面を覆う構造となっている。また、この実施の形態４では、下クラッド層２８と基板２１との間にｎ−ＧａＡｓバッファ層６１が形成されている。その他の構成は上記実施の形態１と同一である。
【００７４】
次に、図８〜図１０を参照して、半導体レーザＬＤ４の製造方法について説明する。
まず、ｎ−ＧａＡｓ（００１）基板２１上に、約０．５μｍ厚のｎ−ＧａＡｓバッファ層（キャリア濃度１×１０18ｃｍ-3）６１，約１．５μｍ厚のｎ−ＡｌＧａＩｎＰ下クラッド層（キャリア濃度４×１０17ｃｍ-3）２８，いわゆるＭＱＷの活性層２５，約０．２μｍ厚のｐ−ＡｌＧａＩｎＰ第１上クラッド層（キャリア濃度４×１０17ｃｍ-3）２６，約６０オングストローム厚のｐ−ＧａＩｎＰエッチングストッパ層（ＥＳＬ）（キャリア濃度１×１０18ｃｍ-3）２９，約１．２５μｍ厚のｐ−ＡｌＧａＩｎＰ第２上クラッド層（キャリア濃度７×１０17ｃｍ-3）２７，約０．１μｍ厚のｐ−ＧａＩｎＰバンド不連続緩和層（キャリア濃度１×１０18ｃｍ-3）３０，約０．４μｍ厚のｐ−ＧａＡｓ層（キャリア濃度５×１０18ｃｍ-3）６２を、ＭＯＣＶＤ法を用いて順次成長させる（図８(a) ）。
【００７５】
次に、ＳｉＮ膜３３を熱ＣＶＤで成膜した後、写真製版技術を用いて図８(b) のようにＳｉＮ膜３３に穴６３をあける。なお、図８(c) は、図８(b) におけるＡ−Ａ断面図である。図８(c) に示すように、穴６３内に露出するｐ−ＧａＡｓ層６２を除去した後、イオン注入（又は拡散）により穴６３の領域にＳｉを拡散してｎ型電流制限領域６０を形成する。このとき、不純物の拡散は、電流制限領域６０がエッチングストッパ層２９の近傍まで到達するよう行う。
【００７６】
次に、もう一度写真製版技術を用いて、図９(a) に示すように、先ほど穴開けした外側で、かつ＜／１１０＞方向に沿ってＳｉＮ膜３３に穴６４をあける。すなわち、上記図８(b) で示したＳｉＮ膜３３を除去し、再びＳｉＮ膜３３ａを熱ＣＶＤで成膜した後、このＳｉＮ膜３３ａに穴６４をあける。穴６４をあけた領域に、今度はＺｎを拡散させる（図９(b) ）。同図では、Ｚｎの拡散フロントは、ｎ−ＧａＡｓバッファ層６１まで到達しているが、これはｎ−ＡｌＧａＩｎＰ下クラッド２８、あるいはｎ−ＧａＡｓ基板２１まで到達するようにしても良い。
【００７７】
図９(c) は、図９(b) におけるＡ−Ａ断面図である。活性層２５のＺｎを拡散した部分は無秩序化され、活性層２５の、Ｚｎを拡散していない部分で発光する波長６５０ｎｍの光を吸収しない領域となる。このＺｎ拡散層（窓構造部）３１と前述の電流制限領域６０は、図９(c) に示すように隣接して配置される。
【００７８】
次に、写真製版技術を用いて、図１０(a) のようにレジスト膜のパターニングを行って、＜／１１０＞方向に沿った幅３μｍの帯状レジスト６５を形成する。その後、上記レジスト膜６５をマスクとして上記ＳｉＮ膜３３ａをＨＦ（フッ酸）を用いて選択的にエッチングする。これによりレジスト６５に覆われていない領域を除去する。さらに、このレジスト６５をエッチングマスクとして、ｐ−ＧａＡｓ層６２，ｐ−ＧａＩｎＰバンド不連続緩和層３０，ｐ−ＡｌＧａＩｎＰ第２上クラッド層２７を除去する。このエッチング処理は、エッチングストッパ層２９にて停止する。
【００７９】
さらに上記レジスト膜６５を除去した後、今度は、ストライプ状のＳｉＮ膜３３ａを選択成長マスクとしてｎ−ＧａＡｓ電流ブロック層（キャリア濃度４×１０18ｃｍ-3，層厚１μｍ）２３を成長させる（図１０(b) ）。このｎ−ＧａＡｓ電流ブロック層２３は、Ｚｎ拡散層３１の上部を覆うように成長させ、その後、ＳｉＮ膜３３ａを除去する（図１０(b) ）。そして、ｐ−ＧａＡｓコンタクト層（キャリア濃度１×１０19ｃｍ-3，層厚１μｍ）２４を成長し（図７(a) 参照）、該コンタクト層２４の表面側及び基板２１の裏面側にオーミック電極２４ａ，２１ａを形成して、半導体レーザＬＤ４を完成する（図７(b) 参照）。
【００８０】
次に、上記プロセスで作製した半導体レーザＬＤ４の動作原理について説明する。
順バイアスを半導体レーザＬＤ４に印加したときの電流の流れについて図１１(a) を用いて説明する。上記半導体レーザＬＤ４では、電流パス６６を構成する半導体領域はｐｎｐｎサイリスタ構造となり、この経路６６を流れる電流の量は少なくなっている。また電流パス６７及び６８についても同様な理由で、これのパスの電流量は少なくなっている。さらに電流パス６９を構成する半導体領域はｐｎ接合構造となるため、この電流パス６９では電流量が多くなるとも考えられるが、ｐ−ＡｌＧａＩｎＰ第１上クラッド層２６のシート抵抗が、電流パス６９の他の領域のものより２〜３桁程度高いため、他の電流パスと同様に電流量は抑制される。このように、Ｚｎ拡散の窓構造部３１を通して流れるリーク電流は抑制されることとなる。
【００８１】
なお、上記実施の形態４では、電流制限領域をｎ型半導体層により構成したものを示したが、該電流制限領域６０はｉ型高抵抗領域により構成してもよいが、この場合、リーク電流の実質的な低減を図るためには、電流ブロック層２３により電流制限領域６０を完全に覆うようにし、しかも該電流制限領域６０の＜／１１０＞方向における幅を所定寸法以上とする必要がある。
【００８２】
以下、簡単に説明すると、上記電流制限領域６０をｉ型高抵抗領域により構成した場合、電流パス６６及び６９の電流量は前述と同様に少なくなるが、電流パス６７，６８を構成する半導体領域はｐｉｐｎ構造となる。この構造の電流パス６７，６８では、電流量が、実質的なｉ層の厚さ，つまり電流制限領域６０の厚み（Ｌ）で決まり、しかも低バイアス時はオーム電流が流れ、高バイアス時には空間制限電流が流れることとなる。ここで、オーム電流量は空間制限電流量より少なく、また、リーク電流の発生モードがオーム電流によるモードから空間制限電流によるモードに切り換わる臨界電圧Ｖは、次式で表され、リーク電流経路における上記電流制限領域６０の厚みＬに強く依存する。
【００８３】
【数１】
本実施の形態では、半導体レーザＬＤ４の動作電圧は３Ｖ近くなる。従って、この場合、リーク電流の発生モードとして、オーム電流によるモードが保持されるようにするには、少なくとも電流制限領域６０の厚みを５μｍ程度にする必要がある。ところが、電流パス６８における実質的な電流制限領域６０の厚みは、１μｍ（ｐ−ＡｌＧａＩｎＰ第２クラッド層２７の厚み）程度しかないため、電流制限領域６０がｎ型半導体からなる場合と比べて、電流パス６８の電流量が多くなる可能性がある。
【００８５】
この電流パス６８の電流量の増加を回避する対策としては、図１１(b) のように、ｎ−ＧａＡｓ電流ブロック層２３が電流制限領域６０の表面全体を覆う構造が有効である。つまりこの構造では、リーク電流のパスとして上記電流パス６８のかわりに電流パス７０が形成されるため、電流制限領域６０の＜／１１０＞方向の幅を５μｍにすれば、リーク電流の発生モードをオーム電流によるモードに保持することができ、電流パス７０の電流量を抑えることができる。
【００８６】
【発明の効果】
本発明（請求項１）に係る半導体レーザによれば、電流ブロック層の、窓構造部に位置する部分と、活性層を上下のクラッド層により挟み込んでなる積層構造との間に、高抵抗領域を設けたので、電流ブロック層を介して窓構造部に流れ込むリーク電流を効果的に抑制することができ、その結果、半導体レーザのしきい値及び消費電力を小さく抑えつつ高出力化を図ることができる効果がある。
【００８７】
本発明（請求項２）に係る半導体レーザによれば、電流ブロック層の、上記窓構造部上に位置する部分は、活性層にて発振されたレーザ光を吸収しない半導体材料から構成された下層領域と、該下層領域上に配置された該下層領域よりバンドギャップエネルギーの小さい上層領域とからなる２層構造となっているので、電流ブロック層を介して窓領域である不純物拡散領域に流れ込むリーク電流を極めて効果的に抑制することができると共に、電流ブロック層と活性層との距離を小さくすることができ、レーザ特性の向上を図ることができるという効果がある。
【００８８】
本発明（請求項３）によれば、請求項２記載の半導体レーザにおいて、電流ブロック層の、窓構造部上に位置する部分が、窓構造部の上面を完全に覆っているので、窓構造部がコンタクト層と直接接することがなくなり、コンタクト層から窓構造部に直接流れ込むリーク電流をさらに効果的に抑制することができ、その結果、一層半導体レーザの高出力化を図ることができるという効果がある。
【００９０】
本発明（請求項４）に係る半導体レーザによれば、光導波路の窓構造部内側に第１導電型領域または高抵抗領域からなる電流制限領域を設け、第１導電型電流ブロック層を、その一部が窓構造部の表面、あるいは窓構造部及び電流制限領域の表面を覆う構造としたので、上記窓構造部に流れ込むリーク電流を上記電流ブロック層及び電流制限領域により抑制することが可能となり、その結果、半導体レーザのしきい値及び消費電力を抑えつつ高出力化を図ることができるという効果がある。
【図面の簡単な説明】
【図１】 本発明の実施の形態１による半導体レーザの構造を示す図であって、(a) は斜視図，(b) はＡ−Ａ断面図，(c) はＢ−Ｂ断面図である。
【図２】 本発明の実施の形態１に係る半導体レーザの製造方法を主要工程順（図(a) 〜(f) ）に説明するための図である。
【図３】 本発明の実施の形態２による半導体レーザの構造を示す図であって、(a) は斜視図，(b) はＡ−Ａ断面図，(c) はＢ−Ｂ断面図である。
【図４】 本発明の実施の形態２に係る半導体レーザの製造方法を主要工程（図(a) 〜(f) ）順に説明するための図である。
【図５】 本発明の実施の形態３による半導体レーザの構造を示す図であって、(a) は斜視図，(b) はＡ−Ａ断面図，(c) はＢ−Ｂ断面図である。
【図６】 本発明の実施の形態３による半導体レーザの製造方法を主要工程（図(a) 〜(f) ）順に説明するための図である。
【図７】 本発明の実施の形態４による半導体レーザの構造を示す図であって、(a) は斜視図，(b) はＡ−Ａ断面図である。
【図８】 本発明の実施の形態４による半導体レーザの製造方法を主要工程（図(a) 〜(c) ）順に説明するための図である。
【図９】 本発明の実施の形態４による半導体レーザの製造方法を主要工程（図(a) 〜(c) ）順に説明するための図である。
【図１０】 本発明の実施の形態４に係る半導体レーザの製造方法を主要工程（図(a) ，(b) ）順に説明するための図である。
【図１１】 本発明の実施の形態４による半導体レーザのリーク電流の流れを示す図である。
【図１２】 従来の半導体レーザの構造を示す図であって、(a) は斜視図，(b) はＡ−Ａ断面図，(c) はＢ−Ｂ断面図である。
【図１３】 従来の半導体レーザの製造方法を主要工程（図(a) 〜(e) ）順に説明するための図である。
【符号の説明】
２１ 半導体基板、２２ 半導体積層構造、２３ 電流ブロック層、
２４ コンタクト層、２５ 活性層、２６ 第１上クラッド層、２７ 第２上クラッド層、２８ 下クラッド層、３１ 窓構造部、３２ 高抵抗領域、
Ir１，Ir２，Ir３ リーク電流、４０ 下層領域、４１ 上層領域、６０ 電流制限領域、６６〜７０ 電流パス、ＬＤ１，ＬＤ２，ＬＤ３，ＬＤ４ 半導体レーザ。
Claims (4)
- 第１導電型半導体基板と、
該半導体基板上に設けられ、活性層を第１導電型下クラッド層と第２導電型上クラッド層との間に挟持してなる積層構造と、
該積層構造の表面側に配置された表面電極と、
上記半導体基板の裏面側に配置された裏面電極と、
該積層構造と表面電極との間に形成され、該積層構造における光導波路を構成する所定の帯状領域に駆動電流が集中するよう該駆動電流をブロックする第１導電型電流ブロック層とを備え、
上記積層構造は、上記光導波路の両端部分に不純物の拡散により形成された、その活性層部分のバンドギャップエネルギーが該光導波路の他の活性層部分のバンドギャップエネルギーより大きい窓構造部を有し、
上記電流ブロック層の、上記窓構造部上に位置する部分と、上記積層構造との間には、高抵抗領域が設けられていることを特徴とする半導体レーザ。 - 第１導電型半導体基板と、
該半導体基板上に設けられ、活性層を第１導電型下クラッド層と第２導電型上クラッド層との間に挟持してなる積層構造と、
該積層構造の表面側に配置された表面電極と、
上記半導体基板の裏面側に配置された裏面電極と、
該積層構造と表面電極との間に形成され、該積層構造における光導波路を構成する所定の帯状領域に駆動電流が集中するよう該駆動電流をブロックする第１導電型電流ブロック層とを備え、
上記積層構造は、上記光導波路の両端部分に不純物の拡散により形成された、その活性層部分のバンドギャップエネルギーが該光導波路の他の活性層部分のバンドギャップエネルギーより大きい窓構造部を有し、
上記電流ブロック層の、上記窓構造部上に位置する部分は、活性層にて発振されたレーザ光を吸収しない半導体材料から構成された下層領域と、該下層領域上に配置された該下層領域よりバンドギャップエネルギーの小さい上層領域とからなる２層構造となっていることを特徴とする半導体レーザ。 - 請求項２記載の半導体レーザにおいて、
上記電流ブロック層の、上記窓構造部上に位置する部分は、該窓構造部の上面を完全に覆うよう、その平面形状を該窓構造部上面の平面形状より大きくしたものである半導体レーザ。 - 第１導電型半導体基板と、
該半導体基板上に設けられ、活性層を第１導電型下クラッド層と第２導電型上クラッド層との間に挟持してなる積層構造と、
該積層構造の表面側に配置された表面電極と、
上記半導体基板の裏面側に配置された裏面電極と、
該積層構造と表面電極との間に形成され、該積層構造における光導波路を構成する所定の帯状領域に駆動電流が集中するよう該駆動電流をブロックする第１導電型電流ブロック層とを備え、
上記積層構造は、上記光導波路の両端部分に不純物の拡散により形成された、その活性層部分のバンドギャップエネルギーが該光導波路の他の活性層部分のバンドギャップエネルギーより大きい窓構造部を有するとともに、該光導波路の該窓構造部内側にこれに隣接して位置する、第１導電型領域あるいは高抵抗領域からなる電流制限領域を有し、
上記電流ブロック層は、その一部が上記窓構造部の表面、あるいは該窓構造部及び上記電流制限領域の表面を覆う構造となっていることを特徴とする半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09741797A JP3718952B2 (ja) | 1997-04-15 | 1997-04-15 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09741797A JP3718952B2 (ja) | 1997-04-15 | 1997-04-15 | 半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10290043A JPH10290043A (ja) | 1998-10-27 |
| JP3718952B2 true JP3718952B2 (ja) | 2005-11-24 |
Family
ID=14191892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09741797A Expired - Fee Related JP3718952B2 (ja) | 1997-04-15 | 1997-04-15 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3718952B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3719705B2 (ja) * | 2001-01-19 | 2005-11-24 | ユーディナデバイス株式会社 | 化合物半導体装置の製造方法 |
| JP4099317B2 (ja) * | 2001-02-28 | 2008-06-11 | シャープ株式会社 | 半導体レーザ素子の製造方法 |
| US6834068B2 (en) | 2001-06-29 | 2004-12-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device and method for fabricating the same |
| TW554601B (en) | 2001-07-26 | 2003-09-21 | Matsushita Electric Ind Co Ltd | Semiconductor laser device and method for fabricating the same |
| JP2003142774A (ja) * | 2001-11-06 | 2003-05-16 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置及びその製造方法 |
| US7215691B2 (en) | 2002-09-19 | 2007-05-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device and method for fabricating the same |
| JP2008022043A (ja) * | 2007-10-10 | 2008-01-31 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置の製造方法 |
| JP2010199520A (ja) * | 2009-02-27 | 2010-09-09 | Renesas Electronics Corp | 半導体レーザ及び半導体レーザの製造方法 |
| JPWO2019138635A1 (ja) * | 2018-01-10 | 2020-12-24 | ソニーセミコンダクタソリューションズ株式会社 | 半導体レーザ |
| JP7028049B2 (ja) * | 2018-04-26 | 2022-03-02 | 住友電気工業株式会社 | 量子カスケードレーザ |
| CN112640233B (zh) * | 2018-09-12 | 2022-03-01 | 三菱电机株式会社 | 半导体激光器 |
| CN113394657A (zh) * | 2020-03-12 | 2021-09-14 | 深圳市中光工业技术研究院 | 激光芯片及其制备方法 |
-
1997
- 1997-04-15 JP JP09741797A patent/JP3718952B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10290043A (ja) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006270028A (ja) | 半導体発光素子 | |
| JP3718952B2 (ja) | 半導体レーザ | |
| KR100232993B1 (ko) | 반도체 레이저장치 및 그 제조방법 | |
| KR100895056B1 (ko) | 반도체 레이저장치 | |
| JP2004146527A (ja) | 半導体レーザ素子とその製造方法 | |
| US5998231A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2001068789A (ja) | 半導体レーザ | |
| US5805628A (en) | Semiconductor laser | |
| JPH09246652A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP4117557B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2006203054A (ja) | 半導体レーザ素子の製造方法及びその半導体レーザ素子 | |
| JP3410959B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| KR100363240B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| JPH11145553A (ja) | 半導体レーザ素子及びその作製法 | |
| JP4083836B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2006134943A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH11251678A (ja) | 半導体レーザ及びその製造方法 | |
| JP2855887B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH0697589A (ja) | 半導体レーザアレイ素子とその製造方法 | |
| JP3208177B2 (ja) | 半導体レーザ素子 | |
| JP2000101186A (ja) | 半導体光素子およびその製造方法 | |
| JP2005243945A (ja) | 半導体発光装置 | |
| JP3422365B2 (ja) | リッジストライプ型半導体レーザ装置 | |
| KR100255694B1 (ko) | 반도체 레이져 다이오드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050829 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |